JPH11154010A - プラント制御装置の試験装置 - Google Patents

プラント制御装置の試験装置

Info

Publication number
JPH11154010A
JPH11154010A JP32137797A JP32137797A JPH11154010A JP H11154010 A JPH11154010 A JP H11154010A JP 32137797 A JP32137797 A JP 32137797A JP 32137797 A JP32137797 A JP 32137797A JP H11154010 A JPH11154010 A JP H11154010A
Authority
JP
Japan
Prior art keywords
test
logic
displayed
plant control
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32137797A
Other languages
English (en)
Inventor
Tatsuoki Tanaka
龍起 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP32137797A priority Critical patent/JPH11154010A/ja
Publication of JPH11154010A publication Critical patent/JPH11154010A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing And Monitoring For Control Systems (AREA)

Abstract

(57)【要約】 【課題】 試験状況及び試験結果が迅速、且つ詳細に把
握でき、また周辺ロジックとの関連性も理解できるよう
にし、異常時の対応が早急に行えるようにする。 【解決手段】 A/D変換器、リミッタ等の電気回路の
各種のロジック11と、入力値、測定値のテストポイン
ト(TP)16と、これらを接続し信号の流れを示す矢
印とを組み合わせてブロック図化し、テストポイントで
の入力値22、測定値22、24、26及び誤差値2
3、25、27を表示し、測定結果に異常・不良個所が
あれば、その箇所11aを二重丸(または色別)等で強
調表示することにより、試験信号値だけでなく、信号の
流れや異常・不良個所を図示する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、プラント制御装
置の試験を行う試験装置に関するものである。
【0002】
【従来の技術】図11は従来の試験装置の構成図であ
る。図において、1は試験対象であるプラント制御装
置、2は模擬入力を発生する信号発生器、3は測定器、
4は信号発生器とプラント制御装置を接続するマルチプ
ログラマ(スキャナ)、5は測定器とプラント制御装置
を接続するマルチプログラマ(スキャナ)、6は入力出
力信号、及び不良・異常個所を表示する計算機、7は表
形式による試験内容表示である。
【0003】図12は上記の計算機で表示された従来の
画面で、図11の試験内容表示7の画面である。図にお
いて、11は信号を処理する各種ロジックのTAG名
称、及びロジックのロケーション(ロケーションとはT
AG対象のロジックの制御盤内の位置)、12は入力信
号値と出力測定値の別(INPUT,OUTPUT)、
13はTAGの機能内容で、例えば、I/Eは電流/電
圧変換の機能であり、L/LはLEAD/LAGで、入
力信号を時間要素で模擬的に進めたり遅らせたりする機
能である。
【0004】14は入力信号、出力測定信号の単位、1
5は入力信号値、または出力測定値とその理想出力値
(基準測定値)、16は模擬信号を入力するテストポイ
ントおよび出力信号値を測定するテストポイントの名
称、17は最大誤差で、各ロジックにおける試験ステッ
プ(模擬信号の入力回数)中、出力測定値と理想出力値
の差の最大値、18は判定基準となる許容誤差値、19
は総合判定である。
【0005】なお、ロジックはA/DまたはD/A変換
器、リミッタ、増幅器等の各種の電気回路のロジックで
ある。
【0006】次に動作について説明する。 操作者より試験開始を要求された計算機6は、画面に
試験を実施するプラント制御装置のロジックのTAG名
称、及びロケーション11、入力信号値と出力測定値の
別12、TAGの機能内容13、入力信号、出力測定信
号の単位14、入力信号値及び理想出力値15[出力測
定値は空白]、模擬信号を入力するテストポイントや出
力信号値を測定するテストポイントの名称16、各ロジ
ックの判定基準となる許容誤差値18を表示する。
【0007】その後、マルチプログラマ4、5を用い
て、信号発生器2および測定器3とプラント制御装置1
とを接続する。 そして、信号発生器2を操作し、プラント制御装置1
に模擬信号を入力して、装置の出力信号を測定器3で計
測する。
【0008】その入力信号値、及び出力測定値15を
画面に表示する。 全試験ステップ終了後、各ロジックの最大誤差値18
を計算、表示し、試験結果を判定19し、表示する。
【0009】
【発明が解決しようとする課題】従来の試験装置は、試
験状況及び試験結果を以上のように表示していたので、
試験を行っているロジックの部位や信号の流れ方、不良
・異常ロジックの位置、及び 不良・異常ロジック発生
時の他ロジックへの影響範囲の確認には、人がブロック
図面と照らし合わせる必要があった。
【0010】また、不良・異常ロジック発生時、再試験
には不良・異常ロジックだけでなく他のロジックも試験
する必要があり、時間など余分な労力が必要であった。
【0011】この発明は上記のような課題を解決するた
めになされたものであり、的確な試験を実施し、その試
験状況及び試験結果が迅速に把握し、また、周辺ロジッ
クとの関連性が理解できるようにすることを目的とす
る。また、不良・異常ロジック発生時のロジックの確認
し、また、他ロジックへの影響範囲の確認などが容易に
できるようにすることを目的とする。
【0012】
【課題を解決するための手段】(1)この発明に係わる
プラント制御装置の試験装置は、プラント制御装置を試
験し、その試験結果を表示装置の画面上に表示するプラ
ント制御装置の試験装置において、上記プラント制御装
置に所定の電気信号を入力して出力される電気信号を計
測して試験し、上記表示装置において、試験対象の上記
プラント制御装置内の各種制御用のロジックと、これら
ロジック間の信号の流れを表わす信号線と、上記ロジッ
クの入出点を示すテストポイントとをブロック図化して
画面上に表示すると共に、上記各テストポイントでの入
力値、出力測定値、基準測定値、誤差値等の試験結果を
画面上に表示するようにしたものである。
【0013】(2)また、プラント制御装置を試験し、
その試験結果を表示装置の画面上に表示するプラント制
御装置の試験装置において、試験対象の上記プラント制
御装置内の制御用ロジックを指定すると、そのロジック
に対して所定の電気信号を入力して出力される電気信号
を計測して試験し、上記表示装置において、上記指定さ
れたロジックと、このロジック近傍の信号の流れを表わ
す信号線と、上記指定されたロジックの入出力点を示す
テストポイントとをブロック図化して画面上に表示する
と共に、上記テストポイントでの入力値、出力測定値、
基準測定値、誤差値等の試験結果を画面上に表示するも
のである。
【0014】(3)また、上記(1)または(2)にお
いて、試験の結果、異常のロジックがあった場合、表示
装置において上記異常ロジックの画面上の表示を形状・
色調等で強調表示するようにしたものである。
【0015】(4)また、上記(1)〜(3)のいずれ
か1項において、表示装置において、上記ブロック図化
した表示及び上記試験結果の表示をする代わりに、ロジ
ック毎の誤差値をグラフ化して表示するか、または、ロ
ジック毎の誤差値をグラフ化して表示すると共に、上記
ブロック図化した表示および試験結果の表示の少なくと
もいずれか一方を同時に表示するようにしたものであ
る。
【0016】
【発明の実施の形態】実施の形態1.以下、この発明の
実施の形態1を図に基づいて説明する。図1はこの発明
の各実施の形態に共通の試験装置の構成図である。図に
おいて、1は試験対象であるプラント制御装置、2は模
擬入力を発生する信号発生器、3は測定器、4は信号発
生器とプラント制御装置を接続するマルチプログラマ
(スキャナ)、5は測定器とプラント制御装置を接続す
るマルチプログラマ(スキャナ)、6は入力出力信号、
及び不良・異常個所を表示する計算機、8はブロック図
化、グラフ化による試験内容表示である。
【0017】図2、図3は試験状況をブロック図表示化
したもので、図2はその画面表示の全体を示し、図面の
大きさの制限のため図2に数値表示する部分を別にして
いるが、実際は図2の画面中に図3も表示される。図4
は試験動作のフローチャートである。
【0018】図2、図3において、11は信号を処理す
るロジックのTAG名称、及びロジックのロケーショ
ン、そのL/L機能を有した回路において、てい(ロケ
ーションとはTAG対象のロジックの制御盤内の位
置)、12は入力信号を出力測定値の別(INPUT,
OUTPUT)、13はTAGの機能内容で、電気回路
の機能であり、例えば、I/Eは電流/電圧変換の機能
であり、L/LはLEAD/LAGで、入力信号を時間
要素で模擬的に進めたり遅らせたりする機能である。
【0019】16は模擬信号を入力するテストポイント
や出力信号値を測定するテストポイントの名称、21、
22、24、26は入力信号値、または出力測定値とそ
の理想出力値(基準測定値)とその単位、23、25、
27は各試験ステップにおける、出力測定値と理想出力
値の差とその最大値、及び判定基準となる許容誤差値、
19は総合判定である。また、図2で信号の流れを矢印
で表す。
【0020】次に動作について図4のフローチャートと
共に説明する。 操作者より試験開始を要求された計算機6は、ブロッ
ク図情報31を参照する(ステップS1)。その内容
は、画面に試験を実施するプラント制御装置のロジック
のTAG名称、及びロジックのロケーション11、TA
Gの機能内容13、模擬信号を入力するテストポイント
や出力信号値を測定するテストポイントの名称16等で
ある。
【0021】次に試験情報(32)を参照する。その
内容は、各ロジックの判定基準となる許容誤差値23
a、25a、27a[出力測定値と理想出力値の差、及
びその最大値は空白]を参照する(ステップS2)。 ステップS1,2の参照情報を表示する(ステップS
3)。
【0022】試験はマルチプログラマ4、5を用い
て、信号発生器、測定器とプラント制御装置を接続し
て、試験を開始する(ステップS4)。 信号発生器2を操作し、プラント制御装置に模擬信号
を入力して、装置の出力信号を測定器3で計測し、その
入力信号値、及び出力測定値22、24、26と、出力
測定値と理想出力値との誤差値23、25、27をロジ
ック毎に計算し、全試験ステップ終了後、各ロジックの
最大誤差値を計算し、最後に総合判定19する(ステッ
プS5)。
【0023】ステップS5の測定結果を図2,図3の
ように表示する(ステップS6)。 ステップS5の測定結果をディスク33に格納する
(ステップS7)。
【0024】尚、上記実施の形態では、試験状況をブロ
ック図化のみで表示した場合であるが、従来の表示も併
用することにより、より一層、試験状況がくわしく理解
できる。
【0025】以上のようにこの実施の形態1において
は、試験状況及び試験結果の表示をブロック図化しなが
ら、試験時の信号値だけでなく信号の流れを示したた
め、試験状況が容易に、より深く把握できる。
【0026】実施の形態2.以下、この発明の実施の形
態2を図に基づいて説明する。図5、図6は試験状況を
ブロック図表示化したもので、不良・異常ロジックを明
確化したものである。図5はその画面表示の全体を示
し、図面の大きさの制限のため図6に数値表示する部分
を別にしているが、実際は図5の画面中に図6も表示さ
れる。図7は試験動作のフローチャートである。
【0027】図5、図6において、実施の形態1の図
2、図3と同一符号は同一のものを示し、説明を省略す
る。11aは不良・異常のロジックである。
【0028】次に動作について図7のフローチャートと
共に説明する。 ステップT1からT5までは、実施の形態1の図4の
フローチャートのステップS1〜S5と同一であり、こ
れを実行する。 ステップT5の試験結果により、誤差値と許容誤差値
とを比較して誤差値が許容誤差値を超えておれば、その
ロジックは不良・異常と判定する(ステップT6)。 異常がなれれば、実施の形態1と同様にステップT5
の試験結果を表示し(ステップT7)、 その試験結果をディスクに格納する(ステップT
8)。 ステップT6で異常があると、ブロック図情報31を
参照し、異常箇所のブロック図表示情報を検索する(ス
テップT9)。 ステップT5の試験結果を表示すると共に、ステップ
T9で検索した異常箇所を強調表示する。(ステップ1
0) この強調表示はマーキング(もしくは色付け)する。例
えば、図5の11aに示すように、二重丸で表示する。
また赤色表示したり、フリッカさせたりする。
【0029】以上のようにこの実施の形態2において
は、正常・異常(良好・不良)ロジックの別を明確にし
たため、異常ロジック発生時などの場合に、適切な処置
をするための即応支援ができる。
【0030】実施の形態3.以下、この発明の実施の形
態3を図に基づいて説明する。図8はロジック毎の試験
における試験状況をブロック図表示化したものである。
図9は試験動作のフローチャートである。図8におい
て、実施の形態1の図2、図3と同一符号は同一のもの
を示し、説明を省略する。
【0031】次に動作について説明する。不良・異常ロ
ジック発生などのとき、操作者より単ロジックの試験開
始を要求された計算機6は、次の動作を実行する。 ステップU1からU3までは、実施の形態1の図4の
フローチャートのステップS1〜S3と同一であり、こ
れを実行する。
【0032】操作者は試験範囲を指定する(ステップ
U4)。指定範囲の指定の仕方は、例えば、画面上でロ
ジックのLM−517(11)を指定する。複数のロジ
ックを指定する場合は、その初めのロジックと終わりの
ロジックを指定する。
【0033】指定された範囲を中心として図8のよう
に表示される(ステップU5)。 試験が開始され、試験結果が測定される(ステップU
6、U7)。 異常箇所の有無を判定し(ステップU8)、
【0034】異常が無ければ、試験結果を表示すると
共に、ディスクに格納する(ステップU9、U10)。 ステップU8で異常箇所が有れば、ブロック図情報3
1から異常箇所を検索して、その部分を強調表示する
(ステップU11、U12)。
【0035】以上のようにこの実施の形態3において
は、ロジック毎またはロジックの範囲を限定して試験を
可能にしたため、異常ロジック発生時などの再試験の効
率が向上でき、ロジックの状態がより詳しく把握でき
る。
【0036】実施の形態4.以下、この発明の実施の形
態4を図に基づいて説明する。図10は、ロジック毎に
測定値と理想出力値の誤差値をグラフ表示化したもの
で、図において、実施の形態1の図2、図3と同一符号
は同一のものを示し、説明を省略する。41は入力値、
42は測定値と理想値、43は誤差値及び最大誤差値、
43bは許容誤差値である。
【0037】次に動作について説明する。操作者よりグ
ラフ表示を要求された計算機6は、実施の形態1の図4
のフローと同様の動作を実行する。但し、ステップS6
の試験結果の表示が異なる。即ち、図10(b)のよう
にステップNo毎に入力信号値41、出力測定値42、
出力測定値と理想出力値の誤差値及び最大誤差値43、
許容誤差値43bを表示し、図10(a)のように、グ
ラフ上にプロットする。
【0038】なお、この実施の形態4は、実施の形態2
の図5、図6の表示の状態、または実施の形態3の図8
の表示の状態から図10(a)のようにグラフ化するよ
うにしてもよい。
【0039】以上のようにこの実施の形態4において
は、測定値と理想出力値の誤差値をグラフ表示化したた
め、試験状況の視認性が向上し、試験者の負荷低減に効
果がある。
【0040】
【発明の効果】以上のようにこの発明によれば、試験状
況及び試験結果の表示をブロック図化すると共に、試験
時の信号値だけでなく信号の流れを示すようにしたの
で、試験状況が容易に把握でき、試験の効率化が図れ
る。
【0041】また、ロジック毎または所定範囲のロジッ
クの試験を可能にしたので、異常ロジック発生時などの
再試験が容易にでき、試験効率の向上が図れる。
【0042】また、異常(不良)ロジックを明確に表示
するようにしたので、異常ロジック発生時に即応性のあ
る適切な処置を支援することができる。
【0043】また、誤差値をグラフ化して表示したの
で、試験状況の視認性が向上し、試験者の負荷低減が図
れる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による試験装置の構
成図である。
【図2】 この発明の実施の形態1による試験状況をブ
ロック図化した表示画面の図である。
【図3】 この発明の実施の形態1による試験状況をブ
ロック図化した表示画面の一部の図である。
【図4】 この発明の実施の形態1による試験動作のフ
ローチャートである。
【図5】 この発明の実施の形態2による試験状況をブ
ロック図化し、異常ロジックを明確化した表示画面の図
である。
【図6】 この発明の実施の形態2による試験状況をブ
ロック図化し、異常ロジックを明確化した表示画面の一
部の図である。
【図7】 この発明の実施の形態2による試験動作のフ
ローチャートである。
【図8】 この発明の実施の形態3によるロジック毎の
試験における試験状況をブロック図化した表示画面の図
である。
【図9】 この発明の実施の形態3による試験動作のフ
ローチャートである。
【図10】 この発明の実施の形態4によるロジック毎
の測定値、理想出力値、の誤差値とグラフ化した表示画
面の図である。
【図11】 従来の試験装置の構成図である。
【図12】 従来の試験結果を表示した画面の図であ
る。
【符号の説明】
1 プラント制御装置 2 信号発生器 3 測定器 4,5 マルチプログ
ラマ(スキャナ) 6 計算機 7 表形式による試験
内容表示 8 ブロック図化、グラフ化による試験内容表示 11ロジックのTAG名称及びロケーション l1a不良・異常ロジック 12 入力信号値と出
力測定値の別 13 TAGの機能内容 14 入力信号及び出
力測定信号の単位 15 入力信号値または出力測定値とその理想出力値
(基準測定値) 16 テストポイント 17 最大値誤差 18 許容誤差 19 総合判定 21,41 入力信号値 22 24 26 42 出力測定値とその理想出力値
(基準測定値) 23 25 27 43 誤差値及び最大誤差値 23a 25a 27a 43b 判定基準となる許容
誤差値 27b 許容誤差超過の誤差値 31 ブロック図情報 32 試験情報 33 ディスク

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 プラント制御装置を試験し、その試験結
    果を表示装置の画面上に表示するプラント制御装置の試
    験装置において、上記プラント制御装置に所定の電気信
    号を入力して出力される電気信号を計測して試験し、上
    記表示装置において、試験対象の上記プラント制御装置
    内の各種制御用のロジックと、これらロジック間の信号
    の流れを表わす信号線と、上記ロジックの入出点を示す
    テストポイントとをブロック図化して画面上に表示する
    と共に、上記各テストポイントでの入力値、出力測定
    値、基準測定値、誤差値等の試験結果を画面上に表示す
    るようにしたことを特徴とするプラント制御装置の試験
    装置。
  2. 【請求項2】 プラント制御装置を試験し、その試験結
    果を表示装置の画面上に表示するプラント制御装置の試
    験装置において、試験対象の上記プラント制御装置内の
    制御用ロジックを指定すると、そのロジックに対して所
    定の電気信号を入力して出力される電気信号を計測して
    試験し、上記表示装置において、上記指定されたロジッ
    クと、このロジック近傍の信号の流れを表わす信号線
    と、上記指定されたロジックの入出力点を示すテストポ
    イントとをブロック図化して画面上に表示すると共に、
    上記テストポイントでの入力値、出力測定値、基準測定
    値、誤差値等の試験結果を画面上に表示するようにした
    ことを特徴とするプラント制御装置の試験装置。
  3. 【請求項3】 請求項1または請求項2のプラント制御
    装置の試験装置において、試験の結果、異常のロジック
    があった場合、表示装置において上記異常ロジックの画
    面上の表示を形状・色調等で強調表示するようにしたこ
    とを特徴とするプラント制御装置の試験装置。
  4. 【請求項4】 請求項1〜3のいずれか1項のプラント
    制御装置の試験装置において、表示装置において、上記
    ブロック図化した表示及び上記試験結果の表示をする代
    わりに、ロジック毎の誤差値をグラフ化して表示する
    か、または、ロジック毎の誤差値をグラフ化して表示す
    ると共に、上記ブロック図化した表示および試験結果の
    表示の少なくともいずれか一方を同時に表示するように
    したことを特徴とするプラント制御装置の試験装置。
JP32137797A 1997-11-21 1997-11-21 プラント制御装置の試験装置 Pending JPH11154010A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32137797A JPH11154010A (ja) 1997-11-21 1997-11-21 プラント制御装置の試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32137797A JPH11154010A (ja) 1997-11-21 1997-11-21 プラント制御装置の試験装置

Publications (1)

Publication Number Publication Date
JPH11154010A true JPH11154010A (ja) 1999-06-08

Family

ID=18131889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32137797A Pending JPH11154010A (ja) 1997-11-21 1997-11-21 プラント制御装置の試験装置

Country Status (1)

Country Link
JP (1) JPH11154010A (ja)

Similar Documents

Publication Publication Date Title
JPH11154010A (ja) プラント制御装置の試験装置
JPH1183923A (ja) 電子機器検査装置
JP2008175681A (ja) 試験装置
JPS63281597A (ja) 分散形制御システムの機能検査方式
JPH02189476A (ja) 電子回路の測定方法
JPH0755602Y2 (ja) 制御ユニツトの検査装置
JPS6319811Y2 (ja)
JPH05164803A (ja) インサーキットテスタ用オープンテスト装置
JP2765096B2 (ja) 電気系コネクタの接続良否診断装置及び診断方法
JPH03197880A (ja) インサーキットテスタによる不良データの出力表示方法
JPS58198717A (ja) 数値表示器
KR0164702B1 (ko) Dc 전압 검사장치 및 그 방법
JP2896182B2 (ja) 回路装置の検査システム
JP2983109B2 (ja) 抵抗検査装置
JPH10246645A (ja) 測定装置
JPH03137575A (ja) 測定試料の良否判定方法及びその装置
JPS61116661A (ja) 臨床検査システムにおけるリアルタイム前回値比較方式
JPH0311916A (ja) ディジタル形保護継電装置
JPH0227615B2 (ja)
JPS636434A (ja) 材料試験装置の自動故障診断装置
JPH01260372A (ja) 電子機器の劣化診断装置
JPS6157867A (ja) 自動車電気系統の故障診断方式
JPS62294984A (ja) 半導体検査装置
JPS59173853A (ja) 試験装置
JP2003004591A (ja) A/t試験装置の故障診断方法