JPH11150346A - Wiring board - Google Patents
Wiring boardInfo
- Publication number
- JPH11150346A JPH11150346A JP31546097A JP31546097A JPH11150346A JP H11150346 A JPH11150346 A JP H11150346A JP 31546097 A JP31546097 A JP 31546097A JP 31546097 A JP31546097 A JP 31546097A JP H11150346 A JPH11150346 A JP H11150346A
- Authority
- JP
- Japan
- Prior art keywords
- land
- component
- wiring
- pattern
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、基板上に配線パタ
ーンが形成され、この配線パターン上に電子部品が搭載
される配線基板に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board on which a wiring pattern is formed on a substrate and electronic components are mounted on the wiring pattern.
【０００２】[0002]
【従来の技術】従来、カメラのコンパクト化に伴なっ
て、基板の配線パターンも微細になっている。基板の配
線は、部品ランド間をつなぐ配線ランドにて形成されて
いる。この部品ランド間をつなぐ微細な配線パターン
に、ハンダやフラックが飛散してショート・リークが発
生しないように、また、ごみ等が直接付着しないように
するため、部品ランドを除く表面に絶縁保護用の樹脂膜
を形成している。このため、基板に搭載する部品数が多
い場合は、多層基板を使用し、内層に配線パターンを配
置することにより、基板表面の部品搭載面積を増加する
ようにしている。また、電子部品を基板に接続する方法
として、導電異方性接着剤を用いることが知られている
（例えば、特開昭６０−１８０１８９号、特公平４−２
４８５９号公報参照）。さらには、セラミック基板にお
いては、基材が高温で焼結されるため、基板上に印刷形
成したパターンを基材の焼結条件で硬化させるようにし
ている。この場合、基板上の配線はすべて印刷による配
線パターンである。2. Description of the Related Art Conventionally, as the size of a camera has been reduced, the wiring pattern of a substrate has become finer. The wiring of the board is formed by wiring lands connecting the component lands. Insulation protection on the surface excluding the component lands to prevent short-leakage from occurring due to the scatter of solder and flux on the fine wiring pattern connecting these component lands, and to prevent dust from directly adhering. Is formed. For this reason, when the number of components to be mounted on the board is large, a multilayer board is used, and a wiring pattern is arranged in an inner layer to increase the component mounting area on the board surface. As a method of connecting an electronic component to a substrate, it is known to use a conductive anisotropic adhesive (for example, Japanese Patent Application Laid-Open No. 60-180189, Japanese Patent Publication No. 4-2).
No. 4859). Further, in the case of a ceramic substrate, since the base material is sintered at a high temperature, the pattern printed on the substrate is cured under the sintering conditions of the base material. In this case, all the wirings on the substrate are wiring patterns by printing.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、上記の
ような多層基板は、価格が高く、低価格の製品には使い
にくい。また、上記公報に示されるような導電異方性接
着剤を用いたものでは、縦方向に導通があるだけである
ので、印刷によるパターン配線の引き回しはできない。
さらに、導電粒子により導通を図るため、加圧と加熱を
必要とし、高さの異なった部品を接着するのは困難であ
る。また、基板に搭載する部品数の増加に伴って配線本
数も増加するため、部品を配置できない箇所が増加す
る。すなわち、通常の片面・両面配線基板は、多層基板
のように内部に配線パターンを配置することはできない
ため、搭載する部品数が多い分、配線本数も増加するた
め、部品が搭載できるスペースは、基板面積の半分以下
となり、残りのほとんどのスペースは配線パターンであ
る。However, such a multilayer substrate is expensive and difficult to use for low-priced products. Further, in the case of using the conductive anisotropic adhesive as disclosed in the above-mentioned publication, since there is only conduction in the vertical direction, the pattern wiring cannot be routed by printing.
Further, since conduction is achieved by the conductive particles, pressure and heat are required, and it is difficult to bond components having different heights. In addition, the number of wirings increases with the increase in the number of components mounted on the board, so that the number of places where components cannot be arranged increases. That is, a normal single-sided / double-sided wiring board cannot arrange a wiring pattern inside like a multi-layer board, so the number of components increases because the number of components to be mounted increases, so the space for mounting components is It is less than half of the substrate area, and most of the remaining space is a wiring pattern.
【０００４】本発明は、上述した問題点を解決するため
になされたものであり、従来のような多層基板を用いる
のでなく、部品ランド間に配置される配線パターンスペ
ースを有効に利用して多数の電子部品を搭載可能とし、
高密度と低コストを両立することができ、さらには、絶
縁層上に容易にチェッカーランドを形成することができ
る配線基板を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems. Instead of using a conventional multi-layer substrate, a large number of wiring patterns are effectively used between component lands. Electronic components can be mounted,
It is an object of the present invention to provide a wiring board that can achieve both high density and low cost, and that can easily form a checker land on an insulating layer.
【０００５】[0005]
【課題を解決するための手段】上記目的を達成するため
に請求項１の発明は、基板上に配線パターンが形成さ
れ、この配線パターン上に電子部品が搭載される配線基
板において、配線パターンのうち少なくとも電子部品を
搭載する部品ランドパターン及び外部接続用ランドパタ
ーン部分を除いて基板上を絶縁層で覆い、この絶縁層の
表面に導電性樹脂ぺースト剤からなるランドを形成し、
このランドを、露出したパターンと接続することにより
チェッカーランドとして使用するようにしたものであ
る。According to a first aspect of the present invention, there is provided a wiring board in which a wiring pattern is formed on a substrate and an electronic component is mounted on the wiring pattern. Among them, the substrate is covered with an insulating layer except for at least a component land pattern for mounting electronic components and a land pattern portion for external connection, and a land made of a conductive resin paste is formed on the surface of the insulating layer.
This land is used as a checker land by connecting to the exposed pattern.
【０００６】この構成においては、基板の配線パターン
の保護膜として形成された絶縁層（カバーレイ）の表面
に導電性樹脂ぺースト剤によるチェッカー用ランドが形
成されるので、配線パターン上を多層構造に利用でき
る。このため、搭載しなければならない電子部品が増加
し、基板上のランドパターン及び外部接続用ランドパタ
ーンの割合が増加して高密度となっても、所望のチェッ
カーランドを容易に配置することができる。チェッカー
ランドは、基板上に電子部品を搭載する前に、導電性樹
脂ペースト剤を印刷して、リフローによって硬化・接着
すればよい。また、形成されたチェッカーランドが撥水
性を有することにより、チェッカーランドに飛散したフ
ラックスやハンダをはじき、付着した場合でも簡単に拭
き取ることができる。なお、チェッカーランドは、電気
的に基板ユニットが良品であるかを確認するためのチェ
ッカーピンとコンタクトするランドであり、従来では部
品ランドと同様に基板表面に配置されていた。In this structure, since a checker land made of a conductive resin paste is formed on the surface of an insulating layer (cover lay) formed as a protective film of a wiring pattern on a substrate, a multilayer structure is formed on the wiring pattern. Available to For this reason, even if the number of electronic components to be mounted increases and the ratio of land patterns and external connection land patterns on the substrate increases and the density increases, desired checker lands can be easily arranged. . Before mounting the electronic components on the substrate, the checker land may be printed with a conductive resin paste and then cured and bonded by reflow. In addition, since the formed checker land has water repellency, the flux or solder scattered on the checker land can be repelled and easily wiped off even if adhered. Note that the checker land is a land that electrically contacts a checker pin for confirming whether or not the board unit is a non-defective product. Conventionally, the checker land is arranged on the board surface in the same manner as the component land.
【０００７】また、導電性樹脂ペースト剤は、熱硬化樹
脂にＡｇ、Ｃｕ、Ｃ等の導電粒子を主成分として含有
し、エポキシ系、又はアクリル系の樹脂と混合したもの
を用いればよい。硬化のためのリフロー条件はハンダの
場合、リフローで予備加熱１５０℃、本加熱２４０℃の
溶融条件を必要とするが、導電性樹脂ペースト剤は、硬
化温度の条件が低い（エポキシ系：８０℃〜１５０℃、
１分〜３０分程度で硬化、アクリル系：紫外線硬化タイ
プで、加熱しない）。As the conductive resin paste, a thermosetting resin containing conductive particles such as Ag, Cu, and C as a main component and mixed with an epoxy-based or acrylic-based resin may be used. As for the reflow conditions for curing, in the case of soldering, melting conditions of preheating 150 ° C. and main heating 240 ° C. are required for reflow, but the conductive resin paste has a low curing temperature condition (epoxy type: 80 ° C.). ~ 150 ° C,
Curing in about 1 minute to 30 minutes, acrylic: UV curing type, no heating).
【０００８】また、請求項２の発明は、基板上に配線パ
ターンが形成され、この配線パターン上に電子部品が搭
載される配線基板において、配線パターンのうち少なく
とも電子部品を搭載する部品ランドパターンを含む外部
接続用ランドパターン部分を除いて基板上を絶縁層で覆
い、外部接続用ランドパターン及び絶縁層の上面に導電
性樹脂ぺースト剤を形成し、この導電性樹脂ぺースト剤
により電子部品と配線パターンとを電気的に接続するよ
うにしたものである。この構成においては、部品ランド
間にも導電性樹脂ぺースト剤にて部品ランド及びチェッ
カーランドを形成することができる。According to a second aspect of the present invention, in a wiring board on which a wiring pattern is formed on a substrate and an electronic component is mounted on the wiring pattern, at least a component land pattern of the wiring pattern on which the electronic component is mounted is formed. Except for the external connection land pattern portion, the substrate is covered with an insulating layer, and a conductive resin paste is formed on the upper surface of the external connection land pattern and the insulating layer. The wiring pattern is electrically connected. In this configuration, the component land and the checker land can be formed between the component lands with the conductive resin paste.
【０００９】また、請求項３の発明は、上記請求項１又
は請求項２に記載の構成において、導電性樹脂ぺースト
剤を配線パターンとして使用するようにしたものであ
る。この構成においては、絶縁層の上面に導電性樹脂ぺ
ースト剤を用いてジャンパーラインやチェッカーランド
を形成することができる。According to a third aspect of the present invention, in the configuration of the first or second aspect, a conductive resin paste is used as a wiring pattern. In this configuration, a jumper line or a checker land can be formed on the upper surface of the insulating layer by using a conductive resin paste.
【００１０】[0010]
【発明の実施の形態】以下、本発明を具体化した実施形
態を図面を参照して説明する。図１は本発明の一実施形
態による配線基板の平面図、図２及び図３は図１のＡ−
Ａ´線及びＢ−Ｂ´線断面図である。配線基板としての
フレキシブル基板１（以下、ＦＰＣという）は、ベース
（基板）２上に配線パターン３が形成され、この配線パ
ターン３のうち電子部品を搭載する部品ランド４，４ａ
及び外部接続用ランド（図示なし）のパターン部分を除
いて基板上を絶縁層５（斜線で示す。以下、カバーレイ
という）で覆い、このカバーレイ５の表面に導電性樹脂
ぺースト剤６（以下、導電ペーストという）からなるラ
ンドを印刷により形成する。このランドの一部は、露出
したパターン、ここでは部品ランド４ａと接続され、カ
バーレイ５の表面に形成された部分は、電子部品が搭載
されるチェッカーランド７とされる。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a plan view of a wiring board according to an embodiment of the present invention, and FIGS.
It is a sectional view taken along the line A 'and the line BB'. A flexible substrate 1 (hereinafter, referred to as FPC) as a wiring substrate has a wiring pattern 3 formed on a base (substrate) 2, and component lands 4, 4 a of the wiring pattern 3 on which electronic components are mounted.
The substrate is covered with an insulating layer 5 (indicated by oblique lines; hereinafter, referred to as a coverlay) except for a pattern portion of a land for external connection (not shown), and a conductive resin paste 6 ( A land made of a conductive paste is hereinafter formed by printing. A part of this land is connected to the exposed pattern, in this case, the component land 4a, and the portion formed on the surface of the coverlay 5 is a checker land 7 on which electronic components are mounted.
【００１１】部品ランド４，４ａ間又は部品ランド４，
４間には電子部品８（以下、チップ部品という）がハン
ダ９付けにより接続される。図示は、ＦＰＣの部品ラン
ド間にチップ部品８を搭載した状態であり、導電ペース
ト６を印刷している部品ランド４ａは、もう一方の部品
ランド４よりその印刷面積分だけ大きく形成している。
導電ペースト６はチップ部品８をハンダ付けするに必要
な面積を確保して、部品ランド４ａに印刷されている。
導電ペースト６は、熱硬化樹脂にＡｇ、Ｃｕ、Ｃ等の導
電粒子を主成分（８０％以上）として含有し、エポキシ
系、又はアクリル系の樹脂と混合したものを用いる。導
電ペースト６の硬化は、チップ部品８のリフロー条件に
て硬化、接着される。導電ペースト６によるチェッカー
ランド７は、チップ部品８，８間で、カバーレイ５を介
して配線パターン３上に配置させており、この位置は通
常の基板ではデッドスペースになる部分である。ちなみ
に、通常の片面・両面配線基板では、多層配線板のよう
に内部に配線パターンを配置することはできないため、
搭載される部品が多いと、配線数も増加する。このた
め、部品が搭載できるスペースは基板面積の４０〜５０
％程度であり、残りのほとんどは配線パターンである。
本発明によれば、この配線パターンのスペースを有効利
用することができる。Between the component lands 4 and 4a or between the component lands 4 and 4a
An electronic component 8 (hereinafter, referred to as a chip component) is connected between the four by soldering 9. The drawing shows a state in which the chip components 8 are mounted between the component lands of the FPC, and the component land 4a on which the conductive paste 6 is printed is formed larger than the other component land 4 by the printing area.
The conductive paste 6 is printed on the component land 4a while securing an area necessary for soldering the chip component 8.
The conductive paste 6 contains a thermosetting resin containing conductive particles such as Ag, Cu, and C as a main component (80% or more) and is mixed with an epoxy-based or acrylic-based resin. The conductive paste 6 is cured and adhered under the reflow condition of the chip component 8. The checker land 7 made of the conductive paste 6 is arranged on the wiring pattern 3 via the coverlay 5 between the chip components 8, 8, and this position is a portion that becomes a dead space in a normal substrate. By the way, with a normal single-sided / double-sided wiring board, it is not possible to arrange a wiring pattern inside like a multilayer wiring board,
When there are many components to be mounted, the number of wirings also increases. For this reason, the space in which components can be mounted is 40 to 50 times the board area.
%, And most of the remaining parts are wiring patterns.
According to the present invention, the space of the wiring pattern can be effectively used.
【００１２】図４は、本発明の配線基板における導電ペ
ースト６を印刷する部品ランド４ａのランド形状のバリ
エーションを示す。（ａ）は、チップ部品を搭載する標
準ランド４より幅を広くした部品ランド４ａを形成した
もの、（ｂ）は、チップ部品を搭載する標準ランド４に
三角状に印刷部を設けてなる部品ランド４ａを形成した
もの、（ｃ）は、チップ部品を搭載する標準ランド４に
印刷用の突出パターン部を設けた部品ランド４ａを形成
したもの、（ｄ）は、チップ部品を搭載する標準ランド
４とは別の位置に、配線パターン３上のカバーレイ５に
導電ペースト６導通用の開口部（穴）５ｃを設けたもの
を示す。FIG. 4 shows a variation of the land shape of the component land 4a for printing the conductive paste 6 on the wiring board of the present invention. (A) is a component land 4a formed wider than the standard land 4 on which chip components are mounted, and (b) is a component formed by providing a triangular printed portion on the standard land 4 on which chip components are mounted. A land 4a is formed, (c) is a standard land 4 on which a chip component is mounted and a component land 4a is provided with a protruding pattern portion for printing, and (d) is a standard land on which a chip component is mounted. 4, a cover lay 5 on the wiring pattern 3 is provided with an opening (hole) 5c for conduction of the conductive paste 6 at a position different from that of FIG.
【００１３】図４の（ａ）のランド４ａによれば、ラン
ドの開口部が広く、導電ペーストを広く塗布できるの
で、接続抵抗を低く抑えることができる。これにより、
接地抵抗や抵抗値のチェック時にチェッカー用配線部の
誤差を少なくすることができる。（ｂ）（ｃ）のランド
４ａによれば、通常のファンクション用で、比較的、入
力抵抗が高く、チェッカーランドの配線抵抗が問題にな
らない箇所（通常の基板ユニットは大半がこれに相当）
に使用する。（ｄ）は、配線パターン３上にカバーレイ
５の開口５ｃを設けている。According to the land 4a of FIG. 4A, the opening of the land is wide and the conductive paste can be applied widely, so that the connection resistance can be suppressed low. This allows
Errors in the checker wiring portion can be reduced when checking the ground resistance and the resistance value. According to the lands 4a in (b) and (c), the input resistance is relatively high for normal functions, and the wiring resistance of the checker lands does not matter (most of the normal board units correspond to this).
Used for 3D, the opening 5c of the cover lay 5 is provided on the wiring pattern 3.
【００１４】図５は、図４の各ランド４ａに導電ペース
ト６を印刷した状態を示している。図５（ａ）は、図４
（ａ）の部品ランド４ａに印刷した状態を示し、図５
（ｂ）は、図４（ｂ）の部品ランド４ａに印刷した状態
を示し、図５（ｃ）は、図４（ｃ）の部品ランド４ａに
印刷した状態を示す。図５（ｄ）は、図４（ｄ）の開口
５ｃの上に導電ペースト６を印刷して、チェッカーラン
ド７を形成した状態を示す。FIG. 5 shows a state where the conductive paste 6 is printed on each land 4a of FIG. FIG. 5A shows FIG.
FIG. 5A shows a state printed on the component land 4a, and FIG.
(B) shows a state printed on the component land 4a of FIG. 4 (b), and FIG. 5 (c) shows a state printed on the component land 4a of FIG. 4 (c). FIG. 5D shows a state in which the conductive paste 6 is printed on the opening 5c in FIG.
【００１５】チェッカーランド７のランド形状は、部品
が搭載される部品ランド４ａ上におけるチェッカーラン
ド７の導電ペースト６を印刷していない部分の面積より
大きいものとする。このような大きさとすることで、チ
ェッカーランド７が使い良いものとなる。また、この場
合、チェッカーランド７を形成する導電ペースト６は、
部品ランド４ａの周囲を使用して印刷形成すればよい。
また、導電ペースト６は、搭載部品ランド４ａ上の部品
領域には印刷されないようにする。また、印刷に使用さ
れる導電ペースト６は、硬化後もフレキシブル基板の曲
げに対応できる弾性のある樹脂をベースにしておく。こ
の場合の導電ペースト６の導電材は、Ａｇ，Ｃｕ，Ｎ
ｉ，Ｃの粒子で、ペーストに８０％以上含有されている
ものを用いる。The land shape of the checker land 7 is larger than the area of the part of the checker land 7 on which the conductive paste 6 is not printed on the component land 4a on which the component is mounted. With such a size, the checker land 7 becomes easy to use. In this case, the conductive paste 6 forming the checker land 7 is
What is necessary is just to print and form using the periphery of the component land 4a.
The conductive paste 6 is not printed on the component area on the mounted component land 4a. Further, the conductive paste 6 used for printing is based on an elastic resin capable of coping with bending of the flexible substrate even after curing. The conductive material of the conductive paste 6 in this case is Ag, Cu, N
The particles of i and C which are contained in the paste in an amount of 80% or more are used.
【００１６】図６は、本発明の他の実施形態による配線
基板の平面図であり、導電ペーストを印刷する前の基板
状態を示す。基板１は、部品ランド４やパターン導電部
である開口５ｃ等の外部接続部以外はすべて絶縁層であ
るカバーレイ５で覆われている。部品ランド４の間に
は、配線パターン３が配置されており、片面及び両面基
板は、搭載部品が増加するに伴って配線パターン３が増
えるため、通常、基板面積の５０％以下しか部品搭載で
きず、残りは配線パターン３で占められている。FIG. 6 is a plan view of a wiring board according to another embodiment of the present invention, showing the state of the board before printing a conductive paste. The substrate 1 is covered with a cover lay 5 which is an insulating layer except for external connection portions such as the component lands 4 and the openings 5c which are pattern conductive portions. The wiring patterns 3 are arranged between the component lands 4. On the single-sided and double-sided boards, the wiring patterns 3 increase as the number of mounted components increases, so that usually only 50% or less of the board area can be mounted. The rest is occupied by the wiring pattern 3.
【００１７】図７は、図６の基板１に導電ペースト６を
印刷した状態を示す。導電ペースト６は部品ランド４及
びカバーレイ５の配線パターン３上にも印刷塗布され
る。導電ペースト６は、上述の通り、導電粒子の金属を
含んだ接着剤樹脂で、ハンダの代わりにチップ部品と基
板の部品ランド４を電気的に接続する。さらに、カバー
レイ５上に印刷することにより、配線パターン３として
カバーレイ５上に形成することができる。そして、部品
ランド４間にある配線パターン３のスペースに導電ペー
スト６による部品ランド４ａを形成することにより、基
板表面に多層板並みの部品実装をすることができる。FIG. 7 shows a state where the conductive paste 6 is printed on the substrate 1 of FIG. The conductive paste 6 is also printed on the wiring patterns 3 of the component lands 4 and the cover lay 5. As described above, the conductive paste 6 is an adhesive resin containing metal of conductive particles, and electrically connects the chip component and the component land 4 of the board instead of the solder. Further, by printing on the cover lay 5, the wiring pattern 3 can be formed on the cover lay 5. Then, by forming the component land 4a of the conductive paste 6 in the space of the wiring pattern 3 between the component lands 4, it is possible to mount the component on the surface of the board as a multilayer board.
【００１８】図８は、図７の導電ペースト６を印刷した
基板１に電子部品を搭載した状態を示す。図９は図８の
Ｃ−Ｃ´線断面図である。導電ペースト６を印刷塗布し
た部品ランド４，４ａにチップ部品８を搭載した状態を
示す。部品ランド４のパターンに塗布した導電ペースト
６は、クリームハンダの代わりとして、チップ部品８と
基板１の部品ランド４を電気的に接続する。基板１の部
品ランド４のパターンに導電ペースト６にて、配線パタ
ーン３と部品ランド４ａを形成することにより、今まで
部品スペースがあっても部品ランドが配置できなかった
スペースに、部品を搭載することができる。この導電ペ
ースト６は、熱硬化性のエポキシ系樹脂をベースに、Ａ
ｇ又はＣｕの金属粒子を８０％以上含有し、１００℃
で、３〜３０分間で硬化するものを用いる。これによっ
て、今まで溶融のために２３０℃前後に加熱する必要が
あったハンダに較べて、温度も低いので、ハンダリフロ
ーで対応できない、手付けする部品も実装できる可能性
がある。FIG. 8 shows a state where electronic components are mounted on the substrate 1 on which the conductive paste 6 of FIG. 7 is printed. FIG. 9 is a sectional view taken along line CC ′ of FIG. The state where the chip component 8 is mounted on the component lands 4 and 4a to which the conductive paste 6 is applied by printing is shown. The conductive paste 6 applied to the pattern of the component land 4 electrically connects the chip component 8 and the component land 4 of the substrate 1 instead of cream solder. By forming the wiring pattern 3 and the component land 4a on the pattern of the component land 4 of the substrate 1 with the conductive paste 6, the component is mounted in a space where the component land could not be arranged even if there was a component space until now. be able to. This conductive paste 6 is based on a thermosetting epoxy resin,
containing 80% or more of g or Cu metal particles, at 100 ° C.
And one that cures in 3 to 30 minutes. As a result, since the temperature is lower than that of solder that had to be heated to about 230 ° C. for melting until now, there is a possibility that parts to be handed, which cannot be handled by solder reflow, can be mounted.
【００１９】また、今まで配線スペースであった箇所に
部品ランド４ａを配置するので、多層板並みの部品実装
も可能になる。導電ペースト６と配線パターン３との電
気的接続は、配線パターン３の上部にカバーレイ開口部
５ｃを設け、その開口部５ｃに導電ペースト６を印刷塗
布することにより接続される。導電ペースト６の硬化
と、チップ部品８と部品ランド４，４ａとの接着は同一
の加熱工程で同時に行えばよい。また、従来、電子部品
はハンダにより接続されており、ハンダは鉛を多く含む
ため、環境問題も生じていたが、導電ペースト６を用い
ることにより、その問題も解消される。Further, since the component lands 4a are arranged at a place which has been a wiring space, the component mounting can be performed like a multilayer board. The electrical connection between the conductive paste 6 and the wiring pattern 3 is established by providing a coverlay opening 5c above the wiring pattern 3 and printing and applying the conductive paste 6 to the opening 5c. The curing of the conductive paste 6 and the bonding between the chip component 8 and the component lands 4, 4a may be performed simultaneously in the same heating step. Conventionally, the electronic components are connected by solder, and the solder contains a lot of lead, which causes an environmental problem. However, the use of the conductive paste 6 solves the problem.
【００２０】図１０は、本発明の他の実施形態による配
線基板を示す平面図であり、部品ランド４ａの代わりに
チェッカーランド７を形成した場合を示す。チップ部品
８を配置するスペースがない場合は、このようなチェッ
カーランド７を配置することにより、従来特別に基板に
別途設けていたチェッカーランドを廃止することができ
る。これら図８及び図１０に示したように、基板１のス
ペースに合わせて、使い分けることにより、効率良く配
線スペースを使用することができる。FIG. 10 is a plan view showing a wiring board according to another embodiment of the present invention, in which a checker land 7 is formed instead of the component land 4a. If there is no space for arranging the chip components 8, such checker lands 7 can be disposed to eliminate the checker lands which are conventionally separately provided on the substrate. As shown in FIGS. 8 and 10, by properly using the wiring according to the space of the substrate 1, the wiring space can be used efficiently.
【００２１】[0021]
【発明の効果】以上のように本発明に係る配線基板によ
れば、絶縁層の表面に形成した導電性樹脂ぺースト剤か
らなるランドをチェッカーランドとして使用できるよう
にしたので、基板の部品ランド間に配置される配線パタ
ーンスペースを有効に利用してチェッカーランドを形成
でき、従来、配線パターン上に形成していたチェッカー
ランドを廃止でき、その分、高密度に配線パターンを設
けることが可能となり、多数の電子部品を基板に搭載可
能となる。同時に、チェッカーランドを配置する位置や
大きさの自由度が増加する。また、従来の多層基板を用
いないので、低コストを図ることもできる。As described above, according to the wiring board of the present invention, since the land made of the conductive resin paste formed on the surface of the insulating layer can be used as the checker land, the component land of the board can be used. The checker lands can be formed by effectively using the wiring pattern space arranged between them, and the checker lands conventionally formed on the wiring patterns can be eliminated, and the wiring patterns can be provided at a higher density accordingly. Thus, a large number of electronic components can be mounted on the substrate. At the same time, the degree of freedom in the position and size of the checker land is increased. Further, since a conventional multi-layer substrate is not used, the cost can be reduced.
【００２２】また、基板の外部接続用ランドパターン及
び絶縁層の上面に形成した導電性樹脂ぺースト剤により
電子部品と配線パターンとを電気的に接続するようにし
たので、上記と同様、基板の部品ランド間のスペースを
有効利用して、多数の電子部品を基板に搭載可能とな
る。Further, the electronic component and the wiring pattern are electrically connected by the conductive resin paste formed on the land pattern for external connection of the substrate and the upper surface of the insulating layer. A large number of electronic components can be mounted on the board by effectively utilizing the space between the component lands.
【図１】本発明の一実施形態による配線基板の平面図で
ある。FIG. 1 is a plan view of a wiring board according to an embodiment of the present invention.
【図２】図１のＡ−Ａ´線断面図である。FIG. 2 is a sectional view taken along line AA 'of FIG.
【図３】図１のＢ−Ｂ´線断面図である。FIG. 3 is a sectional view taken along line BB ′ of FIG. 1;
【図４】配線基板における導電ペーストを印刷する部品
ランドのランド形状のバリエーションを示す図である。FIG. 4 is a view showing a variation of a land shape of a component land on a wiring board on which a conductive paste is printed.
【図５】図４の各ランドに導電ペーストを印刷した状態
を示す図である。FIG. 5 is a view showing a state where a conductive paste is printed on each land of FIG. 4;
【図６】本発明の他の実施形態による配線基板の平面図
である。FIG. 6 is a plan view of a wiring board according to another embodiment of the present invention.
【図７】図６の基板に導電ペーストを印刷した状態を示
す図である。FIG. 7 is a view showing a state where a conductive paste is printed on the substrate of FIG. 6;
【図８】図７の導電ペーストを印刷した基板に電子部品
を搭載した状態を示す図である。8 is a diagram showing a state in which electronic components are mounted on a substrate on which the conductive paste of FIG. 7 is printed.
【図９】図８のＣ−Ｃ´線断面図である。FIG. 9 is a sectional view taken along line CC ′ of FIG. 8;
【図１０】本発明の他の実施形態による配線基板を示す
平面図である。FIG. 10 is a plan view showing a wiring board according to another embodiment of the present invention.
２ ベース（基板） ３ 配線パターン ４，４ａ 部品ランド ５ 絶縁層 ５ｃ 開口 ６ 導電性樹脂ぺースト剤 ７ チェッカーランド ８ 電子部品 2 Base (substrate) 3 Wiring pattern 4, 4a Component land 5 Insulating layer 5c Opening 6 Conductive resin paste 7 Checker land 8 Electronic component
Claims (3)
配線パターン上に電子部品が搭載される配線基板におい
て、 前記配線パターンのうち少なくとも電子部品を搭載する
部品ランドパターン及び外部接続用ランドパターン部分
を除いて基板上を絶縁層で覆い、 この絶縁層の表面に導電性樹脂ぺースト剤からなるラン
ドを形成し、このランドを、前記の露出したパターンと
接続することによりチェッカーランドとして使用するよ
うにしたことを特徴とする配線基板。1. A wiring board on which a wiring pattern is formed and an electronic component is mounted on the wiring pattern, wherein at least a component land pattern and an external connection land pattern portion of the wiring pattern on which the electronic component is mounted. Except for covering the substrate with an insulating layer, a land made of a conductive resin paste is formed on the surface of the insulating layer, and this land is used as a checker land by connecting to the exposed pattern. A wiring board, characterized in that:
配線パターン上に電子部品が搭載される配線基板におい
て、 前記配線パターンのうち少なくとも電子部品を搭載する
部品ランドパターンを含む外部接続用ランドパターン部
分を除いて基板上を絶縁層で覆い、 前記外部接続用ランドパターン及び絶縁層の上面に導電
性樹脂ぺースト剤を形成し、この導電性樹脂ぺースト剤
により電子部品と配線パターンとを電気的に接続するよ
うにしたことを特徴とする配線基板。2. A wiring board on which a wiring pattern is formed and an electronic component is mounted on the wiring pattern, wherein the external connection land pattern includes a component land pattern for mounting at least the electronic component among the wiring patterns. Except for the portion, the substrate is covered with an insulating layer, a conductive resin paste is formed on the external connection land pattern and the upper surface of the insulating layer, and the conductive resin paste is used to electrically connect the electronic component and the wiring pattern. A wiring board characterized in that the wiring board is electrically connected.
ンとして使用するようにしたことを特徴とする請求項１
又は請求項２に記載の配線基板。3. The method according to claim 1, wherein the conductive resin paste is used as a wiring pattern.
Or the wiring board according to claim 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31546097A JPH11150346A (en) | 1997-11-17 | 1997-11-17 | Wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31546097A JPH11150346A (en) | 1997-11-17 | 1997-11-17 | Wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11150346A true JPH11150346A (en) | 1999-06-02 |
Family
ID=18065634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31546097A Withdrawn JPH11150346A (en) | 1997-11-17 | 1997-11-17 | Wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11150346A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015126039A (en) * | 2013-12-26 | 2015-07-06 | 日本インター株式会社 | Electric circuit board, and method for manufacturing electric circuit board |
| WO2020170712A1 (en) * | 2019-02-22 | 2020-08-27 | 株式会社棚澤八光社 | Wiring board |
-
1997
- 1997-11-17 JP JP31546097A patent/JPH11150346A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015126039A (en) * | 2013-12-26 | 2015-07-06 | 日本インター株式会社 | Electric circuit board, and method for manufacturing electric circuit board |
| WO2020170712A1 (en) * | 2019-02-22 | 2020-08-27 | 株式会社棚澤八光社 | Wiring board |
| JPWO2020170712A1 (en) * | 2019-02-22 | 2021-12-16 | 株式会社棚澤八光社 | Wiring board |
| US11754617B2 (en) | 2019-02-22 | 2023-09-12 | Tanazawa Hakkosha Co., Ltd. | Printed circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6066808A (en) | Multilayer circuit board having metallized patterns formed flush with a top surface thereof | |
| KR0142178B1 (en) | Electric circuit board module and method for producing electric circuit board module | |
| JP2664873B2 (en) | Electronic package and manufacturing method thereof | |
| CN101184362B (en) | Method of making circuitized substrate with solder paste connections | |
| WO2009104506A1 (en) | Printed wiring board, electronic device and method for manufacturing electronic device | |
| JPH06120643A (en) | Flexible wiring board and production thereof | |
| JPS63310581A (en) | Film body for electric connection | |
| JP2004296562A (en) | Substrate with built-in electronic components, and its manufacturing method | |
| JPH05198732A (en) | Method and device for changing function of integrated circuit module | |
| JPH11150346A (en) | Wiring board | |
| JP3560996B2 (en) | Wiring board for mounting and mounting method using the same | |
| JP2859741B2 (en) | Manufacturing method of printed wiring board | |
| US5219607A (en) | Method of manufacturing printed circuit board | |
| JP2692522B2 (en) | Package module board | |
| JP4590088B2 (en) | Flexible substrate piece and multilayer flexible wiring board | |
| JPH08191128A (en) | Electronic device | |
| JP2007300038A (en) | Electronic component package, and its manufacturing method | |
| JPH0230199B2 (en) | FUKUGOPURINTOHAISENBANNOSEIZOHOHO | |
| EP0375954B1 (en) | Method of manufacturing printed circuit board | |
| JP2001135903A (en) | Flexible wiring board | |
| JP2820115B2 (en) | Method for highly reliable connection and mounting of electronic components on printed circuit board and electronic components | |
| KR100204613B1 (en) | Fabrication method of printed circuit board | |
| JP2007305863A (en) | Interboard connection structure and printed wiring board | |
| JPH04147692A (en) | Printed board | |
| JPS60110196A (en) | Through hole printed circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050201 |