JPH11146306A - Pdp表示装置 - Google Patents

Pdp表示装置

Info

Publication number
JPH11146306A
JPH11146306A JP9304658A JP30465897A JPH11146306A JP H11146306 A JPH11146306 A JP H11146306A JP 9304658 A JP9304658 A JP 9304658A JP 30465897 A JP30465897 A JP 30465897A JP H11146306 A JPH11146306 A JP H11146306A
Authority
JP
Japan
Prior art keywords
subfield
sub
field
display device
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9304658A
Other languages
English (en)
Inventor
Masayuki Otawara
正幸 大田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP9304658A priority Critical patent/JPH11146306A/ja
Publication of JPH11146306A publication Critical patent/JPH11146306A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2037Display of intermediate tones by time modulation using two or more time intervals using sub-frames with specific control of sub-frames corresponding to the least significant bits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/2803Display of gradations
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0238Improving the black level
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/029Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

(57)【要約】 【課題】 消費電力や最大の表示輝度を変えること無
く、視覚的に目立ち易い暗い画面での階調不足を解消す
る技術を提供する。 【解決手段】 MPU6で、共通部分比算出処理部7a
の手順により、A/D変換部1の出力から各サブフィー
ルド毎の総表示画素数と共通表示画素の総和を求め、こ
の共通表示画素の総和を総表示画素数で除算した商を共
通部分比とする。駆動シーケンス制御処理部7bの手順
で共通部分比を所定値と比較し、所定値以下の場合に
は、主にノイズを表示するサブフィールドと判定して、
サブフィールド生成部3を制御してそのサブフィールド
をビット0に対応するサブフィールドSF1/2に変換
して表示する。なお、共通部分比が全てのサブフィール
ドで所定値以下の場合には、表示画面の切り替わり部と
して、本来のサブフィールドをそのまま表示する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、サブフィールド法
で階調表示を行うPDP(プラズマディスプレイパネ
ル)で、暗い画面での表示階調を増大させるPDP表示
装置に関する。
【0002】
【従来の技術】パルス放電で表示を行うPDPでは、テ
レビ映像等の階調表示を行うために、1つのフィールド
を表示するディジタル映像信号の各ビットに対応するサ
ブフィールドに分割して、その各々に対応するビットの
重みに比例する回数のパルス放電を行っている。サブフ
ィールドの数を増やせば表示階調数が上がるが、各サブ
フィールド毎に表示画素への走査期間があるため、表示
輝度が低下する。従って、消費電力を一定とすれば原則
として表示階調数と表示輝度はトレードオフの関係にあ
る。そのため、テレビのように時間によって画面の明る
さが変化する映像を十分な輝度で、かつ細かい表示階調
で表現することは、省電力との関係も有り困難な課題
で、電力を上げずに十分な輝度を取るときは、特に視覚
的に目立ち易い暗い画面での階調不足が目立つという問
題がある。
【0003】
【発明が解決しようとする課題】本発明は上記問題点に
鑑みなされたもので、消費電力や最大の表示輝度を変え
ること無く、視覚的に目立ち易い暗い画面での階調不足
を解消する技術を提供することを目的とする。
【0004】
【課題を解決するための手段】PDP(プラズマディス
プレイパネル)を用いて表示するディジタル映像信号の
各ビットに対応するサブフィールドにより映像信号の階
調表示を行うPDP表示装置において、各サブフィール
ド毎の信号がノイズか否かを判定するノイズ判定手段
と、通常表示する同映像信号のLSB(Least Signific
ant Bit )に対応するサブフィールドの1/2のサブフ
ィールドを表示するサブフィールドの駆動シーケンス制
御手段を設け、主にノイズ成分を含むサブフィールドが
検知されたら、当該サブフィールドを前記LSBの1/
2の重み付けのサブフィールドとする。
【0005】前記映像信号の各サブフィールド毎のフィ
ールド間の相関を求める相関検出手段を設け、前記ノイ
ズ判定手段では、同相関が所定値以下となるサブフィー
ルドを主にノイズを表示するサブフィールドと判定す
る。
【0006】前記各サブフィールドの総画素数に対する
フィールド間又はフレーム間の共通部分の画素数の割合
を求める共通部分比算出手段を設け、同共通部分比が所
定値以下のサブフィールドを主にノイズを表示するサブ
フィールドと判定する。
【0007】前記共通部分比が全てのサブフィールドで
所定値以下の場合は、前記主にノイズを表示するサブフ
ィールドが無いと判定する。
【0008】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて詳細に説明する。図1は、本発明による
PDP表示装置の1実施例の要部ブロック図である。図
2は、同表示装置の階調表示のためのサブフィールドの
タイミング図である。入力する映像信号S1をA/D変
換部1でディジタル映像信号とし、サブフィールド生成
部3で各ビットの重みに比例した点灯期間をもつサブフ
ィールドSFを作成する。通常表示するときのビット数
をたとえばビット1(LSB)からビット6(MSB)
までの6ビットとすると、映像信号S1の1フィールド
期間をそれぞれのビットに対応してサブフィールドSF
1からSF6までの6つのサブフィールドに分ける。各
サブフィールドSF1、SF2、・・は、PDPの各放
電セルを走査するアドレス期間と実際に表示放電を行う
点灯期間からなる。たとえばビット6に対応するサブフ
ィールドSF6はアドレス期間SF6aと点灯期間SF
6sからなる。各サブフィールドSF1、SF2、・・
の点灯期間は、対応する各ビットの重みに比例した期間
とする。駆動部4では、このようなサブフィールドの構
成にしたがって、各アドレス期間にPDP5の点灯すべ
き画素に壁電荷を形成するなどの走査を行い、点灯期間
に比例する回数だけ放電させることで、PDP5に映像
信号S1を表示する。
【0009】MPU6で、共通部分比算出処理部7aの
手順により、A/D変換部1から出力するビット1から
ビット6まで、すなわち各サブフィールド毎に1フィー
ルド分の累和をとり総表示画素数を求める。同時に、A
/D変換部1からの出力とフィールドメモリ2からの出
力のビット1からビット6までの各々の論理積の累和す
なわちフィールド間の共通表示画素の総和を求める。こ
の共通表示画素の総和を総表示画素数で除算した商を共
通部分比とする。駆動シーケンス制御処理部7bの手順
で、この共通部分比を予め定めた所定値と比較して、所
定値以下の場合には、対応するサブフィールドを主にノ
イズを表示するサブフィールドと判定して、サブフィー
ルド生成部3を制御してそのサブフィールドをビット0
に対応するサブフィールドSF1/2に変換して表示す
る。なお、共通部分比が全てのサブフィールドで所定値
以下の場合には、表示画面の切り替わり部として、本来
のサブフィールドをそのまま表示する。
【0010】本発明によるPDP表示装置の別の実施例
としては、上記と同様にしてMPU6で、A/D変換部
1でディジタル化した映像信号の各サブフィールド毎の
フィールド間の相関を求め、その相関が所定値以下とな
るサブフィールドを主にノイズを表示するサブフィール
ドと判定して、そのサブフィールドをビット0の対応す
るサブフィールドSF1/2に変換して表示する。
【0011】
【発明の効果】PDPを用いて表示するディジタル映像
信号の各ビットに対応するサブフィールドにより映像信
号の階調表示を行うPDP表示装置において、各サブフ
ィールド毎の信号がノイズか否かを判定するノイズ判定
手段と、通常表示する同映像信号のLSBに対応するサ
ブフィールドの1/2のサブフィールドを表示するサブ
フィールドの駆動シーケンス制御手段を設けて、主にノ
イズ成分を含むサブフィールドが検知されたら、当該サ
ブフィールドを前記LSBの1/2の重み付けのサブフ
ィールドとすることにより、PDPに明るい表示を行う
ときでも視覚的に目立ち易い暗い画面での階調を上げる
ことができ、優れた画質での映像表示が可能となる。
【図面の簡単な説明】
【図1】本発明によるPDP表示装置の1実施例の要部
ブロック図である。
【図2】同表示装置の階調表示のためのサブフィールド
のタイミング図である。
【符号の説明】
S1 映像信号 1 A/D変換部 2 フィールドメモリ 3 サブフィールド生成部 4 駆動部 5 PDP 6 MPU 7a 共通部分比算出処理部 7b 駆動シーケンス制御処理部 SF サブフィールド SF1/2 ビット0のサブフィールド SF1 ビット1のサブフィールド SF2 ビット2のサブフィールド SF3 ビット3のサブフィールド SF4 ビット4のサブフィールド SF5 ビット5のサブフィールド SF6 ビット6のサブフィールド

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 PDP(プラズマディスプレイパネル)
    を用いて表示するディジタル映像信号の各ビットに対応
    するサブフィールドにより映像信号の階調表示を行うP
    DP表示装置において、各サブフィールド毎の信号がノ
    イズか否かを判定するノイズ判定手段と、通常表示する
    同映像信号のLSB(Least Significant Bit )に対応
    するサブフィールドの1/2のサブフィールドを表示す
    るサブフィールドの駆動シーケンス制御手段を設け、主
    にノイズ成分を含むサブフィールドが検知されたら、当
    該サブフィールドを前記LSBの1/2の重み付けのサ
    ブフィールドとすることを特徴としたPDP表示装置。
  2. 【請求項2】 前記映像信号の各サブフィールド毎のフ
    ィールド間の相関を求める相関検出手段を設け、前記ノ
    イズ判定手段では、同相関が所定値以下となるサブフィ
    ールドを主にノイズを表示するサブフィールドと判定す
    ることを特徴とした請求項1記載のPDP表示装置。
  3. 【請求項3】 前記各サブフィールドの総画素数に対す
    るフィールド間又はフレーム間の共通部分の画素数の割
    合を求める共通部分比算出手段を設け、同共通部分比が
    所定値以下のサブフィールドを主にノイズを表示するサ
    ブフィールドと判定することを特徴とした請求項1記載
    のPDP表示装置。
  4. 【請求項4】 前記共通部分比が全てのサブフィールド
    で所定値以下の場合は、前記主にノイズを表示するサブ
    フィールドが無いと判定することを特徴とした請求項1
    記載のPDP表示装置。
JP9304658A 1997-11-06 1997-11-06 Pdp表示装置 Pending JPH11146306A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9304658A JPH11146306A (ja) 1997-11-06 1997-11-06 Pdp表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9304658A JPH11146306A (ja) 1997-11-06 1997-11-06 Pdp表示装置

Publications (1)

Publication Number Publication Date
JPH11146306A true JPH11146306A (ja) 1999-05-28

Family

ID=17935681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9304658A Pending JPH11146306A (ja) 1997-11-06 1997-11-06 Pdp表示装置

Country Status (1)

Country Link
JP (1) JPH11146306A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001034226A (ja) * 1999-07-08 2001-02-09 Lg Electronics Inc プラズマディスプレイパネルの階調表示処理装置及びその処理方法
JP2001092409A (ja) * 1999-09-17 2001-04-06 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001034226A (ja) * 1999-07-08 2001-02-09 Lg Electronics Inc プラズマディスプレイパネルの階調表示処理装置及びその処理方法
JP2001092409A (ja) * 1999-09-17 2001-04-06 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
US7053868B1 (en) 1999-09-17 2006-05-30 Fujitsu Hitachi Plasma Display Limited Plasma display apparatus
US7466292B2 (en) 1999-09-17 2008-12-16 Fujitsu Hitachi Plasma Display Limited Plasma display apparatus

Similar Documents

Publication Publication Date Title
JP2994633B2 (ja) 疑似輪郭ノイズ検出装置およびそれを用いた表示装置
KR100713053B1 (ko) 플라즈마 디스플레이 장치
KR20040072070A (ko) 플라즈마 디스플레이 패널의 계조 표시 방법 및 장치
JPH07261696A (ja) 階調表示方法
JPH1165521A (ja) ディスプレイの駆動方式
JP2001067041A (ja) プラズマディスプレイの駆動装置、プラズマディスプレイのサブフィールド変換方法、およびプラズマディスプレイ装置
KR100438604B1 (ko) 플라즈마 디스플레이 패널의 계조표시 처리방법
JPH11231824A (ja) 表示装置
US7486258B2 (en) Method of driving plasma display panel
JPH07248743A (ja) 階調表示方法
JPH11146306A (ja) Pdp表示装置
JPH1195719A (ja) Pdp表示装置
JP3564951B2 (ja) Pdp表示装置
JP3521591B2 (ja) ディスプレイ装置の誤差拡散処理装置
JPH1039829A (ja) ディスプレイ装置の階調歪み補正回路
JP2002149106A (ja) プラズマディスプレイパネルの階調表示処理方法
JPH11288240A (ja) 表示装置の駆動方法及び回路
JP2003255886A (ja) 表示装置及び階調表示方法
JP3557780B2 (ja) ディスプレイ装置の誤差拡散処理装置
US20030206186A1 (en) Driving method for PDPs with variable vertical frequency
EP1403843A1 (en) Method of displaying images and apparatus for doing the same
KR100581867B1 (ko) 영상의 재현성 증진을 위한 방전 디스플레이 패널의 구동방법 및 이 방법을 사용한 방전 디스플레이 장치
KR100578917B1 (ko) 플라즈마 디스플레이 패널의 구동 장치, 플라즈마디스플레이 패널의 화상 처리 방법 및 플라즈마디스플레이 패널
JP3521592B2 (ja) ディスプレイ装置の誤差拡散処理装置
JP3525659B2 (ja) 表示装置の駆動方法及び駆動回路