JPH11135761A - 半導体基板の作製方法及び貼り合わせ基板及び半導体基板 - Google Patents
半導体基板の作製方法及び貼り合わせ基板及び半導体基板Info
- Publication number
- JPH11135761A JPH11135761A JP23092698A JP23092698A JPH11135761A JP H11135761 A JPH11135761 A JP H11135761A JP 23092698 A JP23092698 A JP 23092698A JP 23092698 A JP23092698 A JP 23092698A JP H11135761 A JPH11135761 A JP H11135761A
- Authority
- JP
- Japan
- Prior art keywords
- porous
- semiconductor layer
- substrate
- layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
単結晶ウェハー並に優れたSiあるいは化合物半導体単
結晶層を得るうえで、生産性、均一性、制御性、コスト
の面において卓越した半導体基板の作製方法を提案す
る。 【解決手段】 非多孔質基板上の多孔質半導体層の上に
非多孔質単結晶半導体層を有する第1の基体を用意する
工程、及び前記第1の基体と第2の基体とを、前記非多
孔質単結晶半導体層が内側に位置するように貼り合わせ
る貼り合わせ工程、を含み、前記第2の基体上に前記非
多孔質単結晶半導体層を有する半導体基板を作製する方
法において、貼り合わされた前記第1及び第2の基体を
前記多孔質半導体層において分離する分離工程、及び前
記分離工程の後に前記第2の基体上の非多孔質単結晶半
導体層上に残留する前記多孔質半導体層の残留部を除去
する除去工程、を含むことを特徴とする半導体基板の作
製方法。
Description
方法及びこれに用いる貼り合わせ基板及び半導体基板に
関する。更に詳しくは、誘電体分離あるいは、絶縁物上
の単結晶半導体、半動体基板上の単結晶化合物半導体の
作製方法、さらに単結晶半導体層に作成される電子デバ
イス、集積回路に適する半導体基板の作製方法に関する
ものである。
は、シリコン オン インシュレーター(SOI)技術
として広く知られ、通常のSi集積回路を作製するバル
クSi基板では到達しえない数々の優位点をSOI技術
を利用したデバイスが有することから多くの研究が成さ
れてきた。すなわち、SOI技術を利用することで、 1.誘電体分離が容易に高集積化が可能、 2.対放射線耐性に優れている、 3.浮遊容量が低減され高速化が可能、 4.ウェル工程が省略できる、 5.ラッチアップを防止できる、 6.薄膜化による完全空乏型電界効果トランジスタが可
能、 等の優位点が得られる。
点を実現するために、ここ数十年に渡り、SOI構造の
形成方法について研究されてきている。この内容は、例
えば以下の文献にまとめられている。
le−crystal silicon on non
−single−crystal insulator
s”;edited by G.W.Cullen,J
ournal of Crystal Growth,
volume 63,no3,pp429〜590(1
983). また、古くは、単結晶サファイア基板上に、SiをCV
D(化学気相法)で、ヘテロエピタキシーさせて形成す
るSOS(シリコン オン サファイア)が知られてお
り、最も成熟したSOI技術として一応の成功は収めは
したが、Si層と下地サファイア基板界面の格子不整合
により大量の結晶欠陥、サファイア基板からのアルミニ
ュームのSi層への混入、そして何よりも基板の高価格
と大面積化への遅れにより、その応用の広がりが妨げら
れている。比較的近年には、サファイア基板を使用せず
にSOI構造を実現しようという試みが行なわれてい
る。この試みは、次の二つに大別される。
開けてSi基板を部分的に表出させ、その部分をシード
として横方向へエピタキシャル成長させ、SiO2 上へ
Si単結晶層を形成する。(この場合には、SiO2 上
にSi層の堆積をともなう。) 2.Si単結晶基板そのものを活性層として使用し、そ
の下部にSiO2 を形成する。(この方法は、Si層の
堆積をともなわない。) また、化合物半導体上のデバイスはSiでは得られない
高い性能、たとえば、高速、発光など、を持っている。
現在は、これらのデバイスはほとんどGaAs等の化合
物半導体基板上にエピタキシャル成長をしてその中に作
り込まれている。
械的強度が低く、大面積ウェハは作成が困難などの問題
点がある。
も高く、大面積ウェハが作製できるSiウェハ上に、化
合物半導体をヘテロエピタキシャル成長させる試みがな
されている。
手段として、CVDにより、直接、単結晶層Siを横方
向エピタキシャル成長させる方法、非晶質Siを堆積し
て、熱処理により固相横方向エピタキシャル成長させる
方法、非晶質あるいは、多結晶Si層に電子線、レーザ
ー光等のエネルギービームを収束して照射し、溶融再結
晶により単結晶層をSiO2 上に成長させる方法、そし
て、棒状ヒーターにより帯状に溶融領域を走査する方法
(Zone Melting Recrystalli
zation)が知られている。これらの方法にはそれ
ぞれ一長一短があるが、その制御性、生産性、均一性、
品質に多大の問題を残しており、いまだに、工業的に実
用化したものはない。たとえば、CVD法は平坦薄膜化
するには、犠牲酸化が必要となり、固相成長法ではその
結晶性が悪い。また、ビームアニール法では、収束ビー
ム走査による処理時間と、ビームの重なり具合、焦点調
整などの制御性に問題がある。このうち、Zone M
elting Recrystallization法
がもっとも成熟しており、比較的大規模な集積回路も試
作されてはいるが、依然として、亜粒界等の結晶欠陥
は、多数残留しており、少数キャリヤーデバイスを作成
するにいたってない。
ャル成長の種子として用いない方法に於いては、次の4
種類の方法が挙げられる。
れたSi単結晶基板に酸化膜を形成し、該酸化膜上に多
結晶Si層をSi基板と同じ程厚く堆積した後、Si基
板の裏面から研磨によって、厚い多結晶Si層上にV溝
に囲まれて誘電分離されたSi単結晶領域を形成する。
この手法に於ては、結晶性は、良好であるが、多結晶S
iを数百ミクロンも厚く堆積する工程、単結晶Si基板
を裏面より研磨して分離したSi活性層のみを残す工程
に、制御性と生産性の点から問題がある。
ration by ion implanted o
xygen)と称されるSi単結晶基板中に酸素のイオ
ン注入によりSiO2 層を形成する方法であり、Siプ
ロセスと整合性が良いため現在もっとも成熟した手法で
ある。しかしながら、SiO2 層を形成するためには、
酸素イオンを1018ions/cm2 以上も注入する必
要があるが、その注入時間は長大であり、生産性は高い
とはいえず、また、ウェハーコストは高い。更に、結晶
欠陥は多く残存し、工業的に見て、少数キャリヤーデバ
イスを作製できる充分な品質に至っていない。
よりSOI構造を形成する方法。この方法は、P型Si
単結晶基板表面にN型Si層をプロトンイオン注入、
(イマイ他,J.Crystal Growth,vo
l 63,547(1983)),もしくは、エピタキ
シャル成長とパターニングによって島状に形成し、表面
よりSi島を囲むようにHF溶液中の陽極化成法により
P型Si基板のみを多孔質化したのち、増速酸化により
N型Si島を誘電体分離する方法である。本方法では、
分離されているSi領域は、デバイス工程のまえに決定
されており、デバイス設計の自由度を制限する場合があ
るという問題点がある。
法とは別に、近年、Si単結晶基板を、熱酸化した別の
Si単結晶基板に、熱処理又は接着剤を用いて張り合
せ、SOI構造を形成する方法が注目を浴びている。こ
の方法は、デバイスのための活性層を均一に薄膜化する
必要がある。すなわち、数百ミクロンもの厚さのSi単
結晶基板をミクロンオーダーかそれ以下に薄膜化する必
要がある。この薄膜化には以下のように2種類の方法が
ある。
サブミクロンの薄膜化は、ばらつきが数十%にもなって
しまい、この均一化は大きな問題となっている。さらに
ウェハの大口径化が進めばその困難度は増すばかりであ
る。
効とされているが、 ・せいぜい102 と選択比が充分でない ・エッチング後の表面性が悪い ・イオン注入、高濃度BドープSi層上のエピタキシャ
ル成長あるいはヘテロエピタキシャル成長を用いている
ためSOI層の結晶性が悪い等の問題点がある (C.Harendt,et.al.,J.Elec
t.Mater.Vol.20,267(1991)、
H.Baumgart,et.al.,Extende
d Abstract of ECS 1st Int
ernational Symposium of W
afer Bonding, pp−733(199
1)、C.E.Hunt,Extended Abst
ract ofECS 1st Internatio
nal Symposium of Wafer Bo
nding,pp−696(1991))。
必ず2枚のウェハを必要とし、そのうち1枚はほとんど
大部分が研磨・エッチング等により無駄に除去され捨て
られてしまい、限りある地球の資源を無駄使いしてしま
う。
いては、現状の方法では、その制御性、均一性さらには
経済性に多くの問題点が存在する。
には、一般には、その結晶構造の無秩序性から、堆積し
た薄膜Si層は、基板の無秩序性を反映して、非晶質
か、良くて多結晶層にしかならず、高性能なデバイスは
作製できない。それは、基板の結晶構造が非晶質である
ことによっており、単に、Si層を堆積しても、良質な
単結晶層は得られない。
あるコンタクトセンサーや投影型液晶画像表示装置を構
成するうえにおいて重要である。そして、センサーや表
示装置の画素(絵素)をより一層、高密度化、高解像度
化、高精密化するには、高性能な駆動素子が必要とな
る。その結果、光透過性基板上に設けられている素子と
しても優れた結晶性を有する単結晶層を用いて作製され
ることが必要となる。
は、その欠陥の多い結晶構造ゆえに要求されるあるいは
今後要求されるに十分な性能を持った駆動素子を作製す
ることが難しい。
ス作製には化合物半導体の基板が必要不可欠となってい
る。しかし、化合物半導体の基板は高価で、しかも、大
面積化が非常に困難である。
半導体をエピタキシャル成長させることが試みられてい
るが、格子定数や熱膨張係数の違いにより、その成長膜
は結晶性が悪く、デバイスに応用することは非常に困難
となっている。
多孔質Si上に化合物半導体をエピタキシャル成長させ
ることが試みられているが、多孔質Siの熱安定性の低
さ、経時変化等によりデバイスを作製中あるいは、作製
した後の基板としての安定性、信頼性に欠ける。
隆夫は、上述した課題点に鑑み、先に特開平5−213
38号公報に開示された新規な半導体部材の製造方法を
提案した。
のものである。即ち、多孔質単結晶半導体領域上に非多
孔質単結晶半導体領域を配した部材を形成し、前記非多
孔質単結晶半導体領域の表面に、表面が絶縁性物質で構
成された部材の表面を貼り合わせた後、前記多孔質単結
晶半導体領域をエッチングにより除去することを特徴と
する半導体部材の製造方法である。
れたものである。しかしながら、当該公報に開示された
方法を更に発展させて半導体基板の生産性の向上、低コ
スト化が更に図れれば、当該技術分野に係る産業への寄
与は極めて大きなものとなる。
示された方法を、更に改善した半導体基板の作製方法を
提供することを目的とする。
面積に渡り均一平坦な、極めて優れた結晶性を有する単
結晶基板を用いて、表面に形成された半導体層あるいは
化合物半導体活性層を残して、その片面から該活性層ま
でを取り去り、絶縁物上に欠陥の著しく少ない単結晶層
あるいは化合物半導体結晶層を得る半導体基板の作製方
法を提供することにある。
過性基板)上に結晶性が単結晶ウェハー並に優れたSi
あるいは化合物半導体単結晶層を得るうえで、生産性、
均一性、制御性、コストの面において卓越した半導体基
板の作製方法を提案することにある。
規模集積回路を作製する際にも、高価なSOSや、SI
MOXの代替足り得る半導体基板の作製方法を提案する
ことにある。
製方法は、下述する構成のものである。
1の態様は、非多孔質基板上の多孔質半導体層の上に非
多孔質単結晶半導体層を有する第1の基体を用意する工
程、及び前記第1の基体と第2の基体とを、前記非多孔
質単結晶半導体層が内側に位置するように貼り合わせる
貼り合わせ工程、を含み、前記第2の基体上に前記非多
孔質単結晶半導体層を有する半導体基板を作製する方法
において、貼り合わされた前記第1及び第2の基体を前
記多孔質半導体層において分離する分離工程、及び前記
分離工程の後に前記第2の基体上の非多孔質単結晶半導
体層上に残留する前記多孔質半導体層の残留部を除去す
る除去工程、を含むことを特徴とする半導体基板の作製
方法である。
2の態様は、非多孔質基板上の多孔質半導体層の上に非
多孔質単結晶半導体層を有する第1の基体を用意する工
程、及び前記第1の基体と第2の基体とを、前記非多孔
質単結晶半導体層が内側に位置するように貼り合わせる
貼り合わせ工程、を含み、前記第2の基体上に前記非多
孔質単結晶半導体層を有する半導体基板を作製する方法
において、互いに多孔度の異なる複数の層を有するよう
に前記多孔質半導体層を形成し、貼り合わされた前記第
1及び第2の基体を前記多孔質半導体層において分離す
る分離工程、を含むことを特徴とする半導体基板の作製
方法である。
3の態様は、非多孔質基板上の多孔質半導体層の上に非
多孔質単結晶半導体層を有する第1の基体を用意する工
程、及び前記第1の基体と第2の基体とを、前記非多孔
質単結晶半導体層が内側に位置するように貼り合わせる
貼り合わせ工程、を含み、前記第2の基体上に前記非多
孔質単結晶半導体層を有する半導体基板を作製する方法
において、前記非多孔質単結晶半導体層を単結晶化合物
半導体層で構成し、貼り合わされた前記第1及び第2の
基体を前記多孔質半導体層において分離する分離工程、
を含むことを特徴とする半導体基板の作製方法である。
4の態様は、非多孔質基板表面を変化させて多孔度が異
なる2層の多孔質層を形成する工程と、該多孔質層の表
面に非多孔質単結晶半導体層を成長させる工程と、該非
多孔質単結晶半導体層を前記多孔質層を介して前記非多
孔質基板から分離する工程とを有することを特徴とする
半導体基板の作製方法である。
5の態様は、非多孔質基板表面を変化させて第1の多孔
質層を形成する工程と、該第1の多孔質層と該非多孔質
基板との界面に、前記第1の多孔質層より多孔度の高い
第2の多孔質層を形成する工程と、前記第1の多孔質層
の表面に非多孔質単結晶半導体膜を形成する工程と、該
非多孔質単結晶半導体層を前記第2の多孔質層を介して
前記非多孔質基板から分離する工程とを有することを特
徴とする半導体基板の作製方法である。
質基板上の多孔質半導体層の上に非多孔質単結晶半導体
層を有する第1の基体を用意し、該第1の基体と第2の
基体とが前記非多孔質単結晶半導体層が内側に位置する
ように貼り合わされた貼り合わせ基板において、前記多
孔質半導体層が互いに多孔度の異なる領域を有している
ことを特徴とする貼り合わせ基板である。
法により作製されたことを特徴とする半導体基板でもあ
る。
体を多孔質層で分離し、非多孔質単結晶半導体層が配さ
れた第2の基体上の多孔質層を除去することにより、高
品質な非多孔質単結晶半導体層が配された半導体基体を
形成できる。これに加えて、貼り合わせて構成された基
体を多孔質層で分離し、第1の基体を構成する多孔質層
を除去することにより、多孔質層を除去した第1の基体
を半導体基体作製に再利用することができる。これによ
り、半導体基体の生産性の向上、低コスト化が更に図れ
る。
板)をはじめとする基板上に結晶性が単結晶ウェハー並
に優れたSi等の単結晶層あるいは化合物半導体単結晶
層を得るうえで、生産性、均一性、制御性、コストの面
において卓越した半導体基板の作製方法を提案すること
ができる。
模集積回路を作製する際にも、高価なSOSや、SIM
OXの代替足り得る半導体基板の作製方法を提案するこ
とができる。
を2つ以上に分離することができ、分離後の一方の基体
は、残留多孔質を除去した後、半導体基板として使用可
能であり、他方の基体は、残留多孔質を除去した後、再
度、半導体基板の作製に利用することができる。
および非多孔質単結晶層を形成し、該単結晶層を挟むよ
うに2枚の別の基体を貼り合わせた後、前記多孔質層で
基体を分離することにより同時に2枚の半導体基板を作
製することができる。
シリコンを例に挙げて以下に詳細に説明する。
yにより異なるが、バルクSiよりも十分に弱いと考え
られる。たとえば、porosityが50%であれば
機械的強度はバルクの半分と考えて良い。すなわち、貼
り合わせウェハに圧縮、引っ張りあるいは剪断力をかけ
ると、まず多孔質Si層が破壊されることになる。ま
た、porosityを増加させればより弱い力で多孔
質層を破壊できる。
よって多孔質化させることができる。この多孔質Si層
は、単結晶Siの密度2.33g/cm3 に比べて、H
F溶液濃度を50〜20%に変化させることでその密度
を1.1〜0.6g/cm3の範囲に変化させることが
できる。この多孔質層は、下記の理由により、N型Si
層には形成されず、P型Si基板のみに形成される。こ
の多孔質Si層は、透過電子顕微鏡による観察によれ
ば、平均約600オングストローム程度の径の孔が形成
される。
56年に半導体の電解研磨の研究過程において発見され
た(A.Uhlir,Bell Syst.Tech.
J.,vol.35,333(1956))。
の溶解反応を研究し、HF溶液中のSiの陽極反応には
正孔が必要であり、その反応は、次のようであると報告
している(T.ウナガミ、J.Electroche
m.Soc.,vol.127,476(198
0))。
+2H+ +ne- SiF2 +2HF→SiF4 +H2 SiF4 +2HF→H2 SiF6 または、 Si+4HF+(4−λ)e+ →SiF4 +4H+ +λ
e- SiF4 +2HF→H2 SiF6 ここで、e+ およびe- はそれぞれ正孔と電子を表して
いる。また、nおよびλはそれぞれSil原子が溶解す
るために必要な正孔の数であり、n>2またはλ>4な
る条件が満たされる場合に多孔質Siが形成されるとし
ている。
は多孔質化されるが、N型Siは多孔質化されない。こ
の多孔質化における選択性は長野等および今井によって
実証されている(長野、中島、安野、大中、梶原、電子
通信学会技術研究報告、vol.79,SSD79−9
549(1979))、(K.Imai,Solid−
State Electronics,vol.24,
159(1981))。
されるとの報告もあり(R.P.Holmstrom
and J.Y.Chi,Appl.Phys.Let
t.,vol.42,386(1983))、P型、N
型の別にこだわらず、多孔質化を実現できる基板を選ぶ
ことが重要である。
観察によれば、平均約600オングストローム程度の径
の孔が形成されており、その密度は単結晶Siに比べる
と、半分以下になるにもかかわらず、単結晶性は維持さ
れており、多孔質層の上部へ単結晶Si層をエピタキシ
ャル成長させることも可能である。ただし、1000℃
以上では、内部の孔の再配列が起こり、増速エッチング
の特性が損なわれる。このため、Si層のエピタキシャ
ル成長には、分子線エピタキシャル成長、プラズマCV
D、減圧CVD法、光CVD、バイアス・スパッター
法、液相成長法等の低温成長が好適とされている。
形成されている為に、密度が半分以下に減少する。その
結果、体積に比べて表面積が飛躍的に増大するため、そ
の化学エッチング速度は、通常の単結晶層のエッチング
速度に比べて、著しく増速される。
に、まず第1のSi単結晶基板11を用意して、その表
面層を多孔質化12し、多孔質Si12上に非多孔質単
結晶Si層13を形成する(図1(b))。
のSi支持基板14と単結晶Si層13とを絶縁層15
を介して室温で密着させた後、陽極接合、加圧、あるい
は熱処理、あるいはこれらの組み合わせにより貼り合わ
せる。これにより、Si支持基板14と単結晶層13と
は絶縁層15を介して強固に結合する。絶縁層15は単
結晶Si層上、Si支持基板14上の少なくとも一方に
形成する、あるいは絶縁性の薄板をはさみ3枚重ねで貼
り合わせる。
(図1(d))。Si支持基板側は、多孔質Si12/
単結晶Si層13/絶縁層15/Si支持基板14のよ
うな構造となる。
る。通常のSiのエッチング液、あるいは多孔質Siの
選択エッチング液である弗酸、あるいは弗酸にアルコー
ルおよび過酸化水素水の少なくともどちらか一方を添加
した混合液、あるいは、バッファード弗酸あるいはバッ
ファード弗酸にアルコールおよび過酸化水素水の少なく
ともどちらか一方を添加した混合液の少なくとも1種類
を用いて、多孔質Si12のみを無電解湿式化学エッチ
ングして絶縁性基板15+14上に薄膜化した単結晶S
i層13を残存させ形成する。上記詳述したように、多
孔質Siの膨大な表面積により通常のSiのエッチング
液でも選択的に多孔質Siのみをエッチングすることが
可能である。
パーとして多孔質Si12を選択研磨で除去する。
基板が示される。絶縁性基板15+14上に単結晶Si
層13が平坦に、しかも均一に薄層化されて、ウェハ全
域に、大面積に形成される、こうして得られた半導体基
板は、絶縁分離された電子素子作製という点から見ても
好適に使用することができる。
Siを除去して、表面平坦性が許容できないほど荒れて
いる場合には、表面平坦化を行なった後、再度第1のS
i単結晶基板11として使用する。
体を分離する方法としては、貼り合わせた基体の両側よ
り加圧して多孔質層を押しつぶす方法、それぞれの基体
を両側に引き、両者を分離する方法、多孔質層に治具を
そう入する方法、貼り合わせた基体の表面に平行な方向
に力を加える方法、多孔層に超音波振動を加える方法等
が採用できる。
層の多孔度(porosity)は、一般的には10〜
80%の範囲であり、より好ましくは、20〜60%の
範囲である。
に、まず第1のSi単結晶基板21を用意して、その表
面層を多孔質化22し、多孔質Si22上に非多孔質単
結晶Si層23を形成する(図2(b))。
ラスに代表される光透過性支持基板24と単結晶Si層
23とを絶縁層25を介して室温で密着させた後、陽極
接合、加圧、あるいは熱処理、あるいはこれらの組み合
わせにより貼り合わせる。これにより、光透過性支持基
板24と単結晶層23とは絶縁層25を介して強固に結
合する。絶縁層25は単結晶Si層上、光透過性支持基
板24上の少なくとも一方に形成する、あるいは絶縁性
の薄板をはさみ3枚重ねで貼り合わせる。
(図2(d))。光透過性支持基板側は、多孔質Si2
2/単結晶Si層23/絶縁層25/光透過性支持基板
24のような構造となる。
る。通常のSiのエッチング液、あるいは多孔質Siの
選択エッチング液である弗酸、あるいは弗酸にアルコー
ルおよび過酸化水素水の少なくともどちらか一方を添加
した混合液、あるいは、バッファード弗酸あるいはバッ
ファード弗酸にアルコールおよび過酸化水素水の少なく
ともどちらか一方を添加した混合液の少なくとも1種類
を用いて、多孔質Si22のみを無電解湿式化学エッチ
ングして光透過性絶縁性基板25+24上に薄膜化した
単結晶Si層23を残存させ形成する。上記詳述したよ
うに、多孔質Siの膨大な表面積により通常のSiのエ
ッチング液でも選択的に多孔質Siのみをエッチングす
ることが可能である。
パーとして多孔質Si22を選別研磨で除去する。
基板が示される。光透過性絶縁性基体25+24上に単
結晶Si層23が平坦に、しかも均一に薄層化されて、
ウェハ全域に、大面積に形成される。こうして得られた
半導体基板は、絶縁分離された電子素子作製という点か
ら見ても好適に使用することができる。
Siを除去して、表面平坦性が許容できないほど荒れて
いる場合には、表面平坦化を行なった後、再度第1のS
i単結晶基板21として使用できる。
に、まず第1のSi単結晶基板31を用意して、その表
面層を多孔質化32し、多孔質Si32上に非多孔質単
結晶化合物半導体層33を形成する(図3(b))。
のSi支持基板34と単結晶化合物半導体層33とを絶
縁層35を介して室温で密着させた後、陽極接合、加
圧、あるいは熱処理、あるいはこれらの組み合わせによ
り貼り合わせる。これにより、Si支持基板34と単結
晶層33とは絶縁層35を介して強固に結合する。絶縁
層35は単結晶化合物半導体層上、Si支持基板34上
の少なくとも一方に形成する、あるいは絶縁性の薄板を
はさみ3枚重ねて貼り合わせる。
(図3(d))。Si支持基板側は、多孔質Si32/
単結晶化合物半導体層33/絶縁層35/Si支持基板
34のような構造となる。
る。化合物半導体に対してSiのエッチング速度の早い
エッチング液を用いて、多孔質Si32のみを化学エッ
チングして絶縁性基板35+34上に薄膜化した単結晶
化合物半導体層33を残存させ形成する。
磨ストッパーとして多孔質Si32を選択研磨で除去す
る。
基板が示される。絶縁性基板35+34上に単結晶化合
物半導体層33が平坦に、しかも均一に薄層化されて、
ウェハ全域に、大面積に形成される。こうして得られた
半導体基板は、化合物半導体基板として、さらには絶縁
分離された電子素子作製という点から見ても好適に使用
することができる。
縁層35はなくても良い。
Siを除去して、表面平坦性が許容できないほど荒れて
いる場合には、表面平坦化を行なった後、再度第1のS
i単結晶基板31として使用できる。
に、まず第1のSi単結晶基板41を用意して、その表
面層を多孔質化42し、多孔質Si42上に非多孔質単
結晶化合物半導体層43を形成する(図4(b))。
ラスに代表される光透過性支持基板44と単結晶化合物
半導体層43とを絶縁層45を介して室温で密着させた
後、陽極接合、加圧、あるいは熱処理、あるいはこれら
の組み合わせにより貼り合わせる。これにより、光透過
性支持基板44と単結晶層43とは絶縁層45を介して
強固に結合する。絶縁層45は単結晶化合物半導体層
上、光透過性支持基板44上の少なくとも一方に形成す
る、あるいは絶縁性の薄板をはさみ3枚重ねで貼り合わ
せる。
(図4(d))。光透過性支持基板側は、多孔質Si4
2/単結晶化合物半導体層43/絶縁層45/光透過性
支持基板44のような構造となる。
る。化合物半導体に対してSiのエッチング速度の速い
エッチング液を用いて、多孔質Si42のみを化学エッ
チングして絶縁性基板45+44上に薄膜化した単結晶
化合物半導体層43を残存させ形成する。
磨ストッパーとして多孔質Si42を選択研磨で除去す
る。
基板が示される。光透過性絶縁性基板45+44上に単
結晶化合物半導体層43が平坦に、しかも均一に薄層化
されて、ウェハ全域に、大面積に形成される。こうして
得られた半導体基板は、絶縁分離された電子素子作製と
いう点から見ても好適に使用することができる。
Siを除去して、表面平坦性が許容できないほど荒れて
いる場合には、表面平坦化を行なった後、再度第1のS
i単結晶基板41として使用できる。
に、まず第1のSi単結晶基板51を用意して、その両
面の表面層を多孔質化52、53し、両面の多孔質Si
52、53上に非多孔質単結晶半導体層54、55を形
成する(図5(b))。
持基板56、57と単結晶半導体層54、55とをそれ
ぞれ絶縁層58、59を介して室温で密着させた後、陽
極接合、加圧、あるいは熱処理、あるいはこれらの組み
合わせにより貼り合わせる。これにより、支持基板5
6、57と単結晶層54、55とは絶縁層58、59を
介して強固に結合する。絶縁層58、59は単結晶半導
体層54、55上、支持基板56、67上の少なくとも
一方に形成する、あるいは絶縁性の薄板をはさみ5枚重
ねで貼り合わせる。
三分割する(図5(d))。2枚の支持基板は、多孔質
Si/単結晶半導体層/絶縁層/支持基板(52/54
/58/56、および53/55/59/57)のよう
な構造となる。
に除去する。多孔質Si52、53のみを選択的に化学
エッチングして支持基板58/56および59/57上
に薄膜化した単結晶半導体層54、55を残存させ形成
する。
磨ストッパーとして多孔質Si52、53を選択、研磨
で除去する。
基板が示される。支持基板上に単結晶化合物半導体層が
平坦に、しかも均一に薄層化されて、ウェハ全域に、大
面積に2体同時に形成される。こうして得られた半導体
基板は、絶縁分離された電子素子作製という点から見て
も好適に使用することができる。
い。
Siを除去して、表面平坦性が許容できないほど荒れて
いる場合には、表面平坦化を行なった後、再度第1のS
i単結晶51として使用できる。
Ω・cmのP型の6インチ径の第1の(100)単結晶
Si基板を、HF溶液中において陽極化成を行った。
1 時間:12(分) 多孔質Siの厚み:10(μm) Porosity:15(%) この基板を酸素雰囲気中400℃で1時間酸化した。こ
の酸化により多孔質Siの孔の内壁は熱酸化膜で覆われ
た。多孔質Si上にCVD(ChemicalVapo
r Deposition)法により単結晶Siを1μ
mエピタキシャル成長した。成長条件は以下の通りであ
る。
100nmのSiO2層を形成した。
mのSiO2 層を形成したSi基板の表面とを重ね合わ
せ、接触させた後、900℃−2時間の熱処理をし、貼
り合わせをおこなった。
に均一に十分な引っ張り力を加えたところ多孔質Si層
が破壊しウェハは二分割され、多孔質Siが表出した。
具体的には、貼り合わせたウェハの両面にプレートを接
着剤を用いて接着し、該プレートを該プレートを互いに
引き離す方向に移動せしめる治具に配した後、2つに引
き離した。
%過酸化水素水との混合液(1:5)で撹拌しながら選
択エッチングした。単結晶Siはエッチングされずに残
り、単結晶Siをエッチ・ストップの材料として、多孔
質Siは選択エッチングされ、完全に除去された。
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量(数十オングストローム程度)
は実用上無視できる膜厚減少である。
持った単結晶Si層が形成できた。多孔質Siの選択エ
ッチングによっても単結晶Si層には何ら変化はなかっ
た。
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
I基板が得られた。更に、多孔質Si層を境に分離した
他方のSi基板に残存する多孔質層を同様のエッチング
により除去した後、表面をポリッシングした。こうして
得られたSi基板を用いて上述の工程を繰り返すことに
より高品質な半導体層を有するSOI基板複数個が得ら
れた。
抵抗0.01Ω・cmのP型の4インチ径の第1の(1
00)単結晶Si基板を、HF溶液中において陽極化成
を行った。
1 時間:12(分) 多孔質Siの厚み:10(μm) Porosity:15(%) この基板を酸素雰囲気中400℃で2時間酸化した。こ
の酸化により多孔質Siの孔の内壁は熱酸化膜で覆われ
た。多孔質Si上にMBE(Molecular Be
am Epitaxy)法により単結晶Siを0.5μ
mエピタキシャル成長した。成長条件は以下の通りであ
る。
100nmのSiO2層を形成した。
基板の表面とを重ね合わせ、接触させた後、400℃−
2時間の熱処理をし、貼り合わせをおこなった。
に均一に十分な圧力を加えたところ多孔質Si層が破壊
しウェハは二分割され、多孔質Siが表出した。具体的
には、貼り合わせたウェハの両面にプレートを接着剤を
用いて接着し、該プレートを該プレートを実施例1で述
べた治具に配した後、該プレートに圧力を加えることで
Si層を破壊した。
と30%過酸化水素水との混合液(1:5)で撹拌しな
がら選択エッチングする。単結晶Siはエッチングされ
ずに残り、単結晶Siをエッチ・ストップの材料とし
て、多孔質Siは選択エッチングされ、完全に除去され
た。
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量(数十オングストローム程度)
は実用上無視できる膜厚減少である。
厚みを持った単結晶Si層が形成できた。多孔質Siの
選択エッチングによっても単結晶Si層には何ら変化は
なかった。
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
返すことにより高品質な半導体層を有するSOI基板複
数個が得られた。
抵抗0.01Ω・cmのP型あるいはN型の6インチ径
の第1の(100)単結晶Si基板を、HF溶液中にお
いて陽極化成を行った。
1 時間:12(分) 多孔質Siの厚み:10(μm) Porosity:15(%) この基板を酸素雰囲気中400℃で1時間酸化した。こ
の酸化により多孔質Siの孔の内壁は熱酸化膜で覆われ
た。多孔質Si上にMOCVD(MetalOrgan
ic Chemical Vapor Deposit
ion)法により単結晶GaAsを1μmエピタキシャ
ル成長した。成長条件は以下の通りである。
とを重ね合わせ、接触させた後、900℃−1時間の熱
処理をし、貼り合わせをおこなった。この熱処理により
両基板は強固に貼り合わされた。
て圧力を加えたところ多孔質Si層が破壊しウェハは二
分割され、多孔質Siが表出した。
酸で除去した後、多孔質Siをエチレンジアミン+ピロ
カテコール+水(17ml:3g:8mlの比率)11
0℃でエッチングした。単結晶GaAsはエッチングさ
れずに残り、単結晶GaAsをエッチ・ストップの材料
として、多孔質Siは選択エッチングされ、完全に除去
された。
エッチング速度は、極めて低く、実用上無視できる膜厚
減少である。
った単結晶GaAs層が形成できた。多孔質Siの選択
エッチングによっても単結晶GaAs層には何ら変化は
なかった。
aAs層には新たな結晶欠陥は導入されておらず、良好
な結晶性が維持されていることが確認された。
返し、高品質なGaAs層を配した複数の半導体基板が
得られた。
いることにより、絶縁膜上のGaAsも同様に作製でき
た。
抵抗0.01Ω・cmのP型あるいはN型の5インチ径
の第1の(100)単結晶Si基板を、HF溶液中にお
いて陽極化成を行った。
1 時間:24(分) 多孔質Siの厚み:20(μm) Porosity:17(%) この基板を酸素雰囲気中400℃で2時間酸化した。こ
の酸化により多孔質Siの孔の内壁は熱酸化膜で覆われ
た。多孔質Si上にMBE(Molecular Be
am Epitaxy)法により単結晶AlGaAsを
0.5μmエピタキシャル成長した。
点ガラス基板の表面とを重ね合わせ、接触させた後、5
00℃−2時間の熱処理をし、貼り合わせをおこなっ
た。この熱処理により両基板は強固に貼り合わされた。
圧力を加えたところ多孔質Si層が破壊しウェハは二分
割され、多孔質Siが表出した。
グした。単結晶AlGaAsはエッチングされずに残
り、単結晶AlGaAsをエッチ・ストップの材料とし
て、多孔質Siは選択エッチングされ、完全に除去され
た。
するエッチング速度は、極めて低く、実用上無視できる
膜厚減少である。
みを持った単結晶AlGaAs層が形成できた。多孔質
Siの選択エッチングによっても単結晶AlGaAs層
には何ら変化はなかった。
lGaAs層には新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。実施
例2と同様にして、上述の工程を繰り返すことにより高
品質な半導体層を有する基板が複数個得られた。
抵抗0.01Ω・cmのP型あるいはN型の両面研磨の
6インチ径の第1の(100)単結晶Si基板を、HF
溶液中において両面に対して陽極化成を行った。
1 時間:12×2(分) 多孔質Siの厚み:各10(μm) Porosity:15(%) この基板を酸素雰囲気中400℃で1時間酸化した。こ
の酸化により多孔質Siの孔の内壁は熱酸化膜で覆われ
た。両面に形成した多孔質Si上にCVD(Chemi
cal Vapor Deposition)法により
単結晶Siをそれぞれ1μmエピタキシャル成長した。
成長条件は以下の通りである。
100nmのSiO2層を形成した。
mのSiO2 層を形成した2枚のSi基板の表面とをそ
れぞれ重ね合わせ、接触させた後、600℃−2時間の
熱処理をし、貼り合わせをおこなった。
ハの面に対して垂直方向に十分な引っ張り力を加えたと
ころ多孔質Si層が2層とも破壊しウェハは三分割さ
れ、多孔質Siが表出した。
%過酸化水素水との混合液(1:5)で撹拌しながら選
択エッチングする。単結晶Siはエッチングされずに残
り、単結晶Siをエッチ・ストップの材料として、多孔
質Siは選択エッチングされ、完全に除去された。
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、比多孔質
層におけるエッチング量(数十オングストローム程度)
は実用上無視できる膜厚減少である。
持った単結晶Si層が2枚同時に形成できた。多孔質S
iの選択エッチングによっても単結晶Si層には何ら変
化はなかった。
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。実施例1と同
様にして上述の工程を繰り返し、高品質な半導体層を有
する基板複数個を得た。
抵抗0.01Ω・cmのP型あるいはN型の5インチ径
の第1の(100)単結晶Si基板を、HF溶液中にお
いて陽極化成を行った。
1 時間:4(分) 多孔質Siの厚み:3(μm) Porosity:15(%) さらに 電流密度:30(mA・cm-2) 陽極化成溶液:HF:H2 O:C2 H5 OH=1:3:
2 時間:3(分) 多孔質Siの厚み:10(μm) Porosity:45(%) この基板を酸素雰囲気中400℃で1時間酸化した。こ
の酸化により多孔質Siの孔の内壁は熱酸化膜で覆われ
た。多孔質Si上にCVD法により単結晶Siを0.3
μmエピタキシャル成長した。成長条件は以下の通りで
ある。
100nmのSiO2層を形成した。
mのSiO2 層を形成したSi基板の表面とを重ね合わ
せ、接触させた後、700℃−2時間の熱処理をし、貼
り合わせをおこなった。
ェハの面に対して垂直方向に十分な引っ張り力を加えた
ところで多孔質Si層が破壊しウェハは二分割され、多
孔質Siが表出した。
CH3 COOH系のエッチング液で選択エッチングす
る。多孔質Siはエッチングされ、完全に除去された。
するエッチング速度は、極めて低く、非多孔質層におけ
るエッチング量は実用上無視できる膜厚減少である。
みを持った単結晶Si層が形成できた。多孔質Siの選
択エッチングによっても単結晶Si層には何ら変化はな
かった。
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。実施例1と同
様にして上述の工程を繰り返し、高品質な半導体層を有
する基板複数個を得た。
抵抗0.01Ω・cmのP型あるいはN型の6インチ径
の第1の(100)単結晶Si基板を、HF溶液中にお
いて陽極化成を行った。
1 時間:12(分) 多孔質Siの厚み:10(μm) Porosity:15(%) この基板を酸素雰囲気中400℃で1時間酸化した。こ
の酸化により多孔質Siの孔の内壁は熱酸化膜で覆われ
た。多孔質Si上にCVD(ChemicalVapo
r Deposition)法により単結晶Siを1μ
mエピタキシャル成長した。成長条件は以下の通りであ
る。
100nmのSiO2層を形成した。
mのSiO2 層を形成したSi基板の表面とを重ね合わ
せ、接触させた後、900℃−2時間の熱処理をし、貼
り合わせをおこなった。
ェハの面に対して垂直方向に十分な引っ張り力を加えた
ところ多孔質Si層が破壊しウェハは二分割され、多孔
質Siが表出した。
ッパーとして選択研磨した。多孔質Si選択研磨され、
完全に除去された。
持った単結晶Si層が形成できた。多孔質Siの選択エ
ッチングによっても単結晶Si層には何ら変化はなかっ
た。
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。実施例1と同
様にして上述の工程を繰り返し、高品質な半導体層を有
する基板複数個を得た。
抵抗0.01Ω・cmのP型あるいはN型の6インチ径
の第1の(100)単結晶Si基板を、HF溶液中にお
いて陽極化成を行った。
1 時間:12(分) 多孔質Siの厚み:10(μm) Porosity:15(%) この基板を酸素雰囲気中400℃で1時間酸化した。こ
の酸化により多孔質Siの孔の内壁は熱酸化膜で覆われ
た。多孔質Si上にCVD(ChemicalVapo
r Deposition)法により単結晶Siを1μ
mエピタキシャル成長した。成長条件は以下の通りであ
る。
100nmのSiO2層を形成した。
mのSiO2 層を形成したSi基板の表面とを重ね合わ
せ、接触させた後、900℃−2時間の熱処理をし、貼
り合わせをおこなった。次いで貼り合わせた基板を超音
波振動子を配した槽の中に入れ、超音波エネルギーを印
加したところ多孔質Si層が破壊しウェハは二分割さ
れ、多孔質Siが表出した。
%過酸化水素水との混合液(1:5)で撹はんしながら
選択エッチングする。単結晶Siはエッチングされずに
残り、単結晶Siをエッチ・ストップの材料として、多
孔質Siは選択エッチングされ完全に除去された。
いするエッチング速度は、極めて低く、多孔質層のエッ
チング速度との選択比は十の五乗以上にも達し、非多孔
質層におけるエッチング量(数十オングストローム程
度)は実用上無視できる膜厚減少である。
持った単結晶Si層が形成できた。多孔質Siの選択エ
ッチングによっても単結晶Si層には何ら変化はなかっ
た。
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
除去して、再度第1のSi単結晶基板として使用した。
抵抗0.01Ω・cmのP型あるいはN型の4インチ径
の第1の(100)単結晶Si基板を、HF溶液中にお
いて陽極化成を行った。
1 時間:12(分) 多孔質Siの厚み:10(μm) Porosity:15(%) この基板を酸素雰囲気中400℃で2時間酸化した。こ
の酸化により多孔質Siの孔の内壁は熱酸化膜で覆われ
た。多孔質Si上にMBE(Molecular Be
am Epitaxy)法により単結晶Siを0.5μ
mエピタキシャル成長した。成長条件は以下の通りであ
る。
100nmのSiO2層を形成した。
基板の表面とを重ね合わせ、接触させた後、400℃−
2時間の熱処理をし、貼り合わせをおこなった。
Siをある程度エッチングし、そこへ剃刀の刃のように
鋭利な板を挿入したところ多孔質Si層が破壊しウェハ
は二分割され、多孔質Siが表出した。
と30%過酸化水素水との混合液(1:5)で撹はんし
ながら選択エッチングする。単結晶Siはエッチングさ
れずに残り、単結晶Siをエッチ・ストップの材料とし
て、多孔質Siは選択エッチングされ完全に除去され
た。
いするエッチング速度は、極めて低く、多孔質層のエッ
チング速度との選択比は十の五乗以上にも達し、非多孔
質層におけるエッチング量(数十オングストローム程
度)は実用上無視できる膜厚減少である。
厚みを持った単結晶Si層が形成できた。多孔質Siの
選択エッチングによっても単結晶Si層には何ら変化は
なかった。
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
しなくても同様の結果が得られた。
除去して、表面研磨を行い鏡面状にした後、再度第1の
Si単結晶基板として使用した。
比抵抗0.01Ω・cmのP型あるいはN型の両面研磨
の6インチ径の第1の(100)単結晶Si基板を、H
F溶液中において両面に対して陽極化成を行った。
1 時間:12×2(分) 多孔質Siの厚み:各10(μm) Porosity:15(%) この基板を酸素雰囲気中400℃で1時間酸化した。こ
の酸化により多孔質Siの孔の内壁は熱酸化膜で覆われ
た。両面に形成した多孔質Si上にCVD(Chemi
cal Vapor Deposition)法により
単結晶Siを1μmエピタキシャル成長した。成長条件
は以下の通りである。
100nmのSiO2層を形成した。
mのSiO2 層を形成した2枚のSi基板の表面とをそ
れぞれ重ね合わせ、接触させた後、600℃−2時間の
熱処理をし、貼り合わせをおこなった。
Siに水等の液体をしみ込ませた後、貼り合わせウェハ
全体を加熱あるいは冷却したところ、液体の膨張等によ
り多孔質Si層が破壊しウェハは二分割され、多孔質S
iが表出した。
%過酸化水素水との混合液(1:5)で撹はんしながら
選択エッチングする。単結晶Siはエッチングされずに
残り、単結晶Siをエッチ・ストップの材料として、多
孔質Siは選択エッチングされ完全に除去された。
するエッチング速度は、極めて低く、多孔質層のエッチ
ング速度との選択比は十の五乗以上にも達し、非多孔質
層におけるエッチング量(数十オングストローム程度)
は実用上無視できる膜厚減少である。
持った単結晶Si層が2枚同時に形成できた。多孔質S
iの選択エッチングによっても単結晶Si層には何ら変
化はなかった。
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
しなくても同様の結果が得られた。
除去して、表面を水素処理して平坦化した後、再度第1
のSi単結晶基板として使用した。
比抵抗0.01Ω・cmのP型あるいはN型の5インチ
径の第1の(100)単結晶Si基板を、HF溶液中に
おいて陽極化成を行った。
1 時間:4(分) 多孔質Siの厚み:3(μm) Porosity:15(%) さらに 電流密度:30(mA・cm-2) 陽極化成溶液:HF:H2 O:C2 H5 OH=1:3:
2 時間:3(分) 多孔質Siの厚み:10(μm) Porosity:45(%) この基板を酸素雰囲気中400℃で1時間酸化した。こ
の酸化により多孔質Siの孔の内壁は熱酸化膜で覆われ
た。多孔質Si上にCVD法により単結晶Siを0.3
μmエピタキシャル成長した。成長条件は以下の通りで
ある。
100nmのSiO2層を形成した。
mのSiO2 層を形成したSi基板の表面とを重ね合わ
せ、接触させた後、700℃−2時間の熱処理をし、貼
り合わせをおこなった。
(あるいは第1)の基板に水平方向に力を加えたところ
多孔質Si層は剪断応力に耐えきれず破壊しウェハは二
分割され、多孔質Siが表出した。
CH3 COOH系のエッチング液で選択エッチングす
る。多孔質Siは選択エッチングされ完全に除去され
た。
いするエッチング速度は、極めて低く、非多孔質層にお
けるエッチング量は実用上無視できる膜厚減少である。
みを持った単結晶Si層が形成できた。多孔質Siの選
択エッチングによっても単結晶Si層には何ら変化はな
かった。
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
しなくても同様の結果が得られた。
除去して、再度第1のSi単結晶基板として使用した。
比抵抗0.01Ω・cmのP型あるいはN型の5インチ
径の第1の(100)単結晶Si基板を、HF溶液中に
おいて陽極化成を行った。
1 時間:4(分) 多孔質Siの厚み:3(μm) Porosity:15(%) さらに 電流密度:30(mA・cm-2) 陽極化成溶液:HF:H2 O:C2 H5 OH=1:3:
2 時間:3(分) 多孔質Siの厚み:10(μm) Porosity:45(%) この基板を酸素雰囲気中400℃で1時間酸化した。こ
の酸化により多孔質Siの孔の内壁は熱酸化膜で覆われ
た。多孔質Si上にCVD法により単結晶Siを0.3
μmエピタキシャル成長した。成長条件は以下の通りで
ある。
100nmのSiO2層を形成した。
mのSiO2 層を形成したSi基板の表面とを重ね合わ
せ、接触させた後、700℃−2時間の熱処理をし、貼
り合わせをおこなった。
Siの選択エッチング液により端面から多孔質Si層を
エッチングしたところウェハは二分割された。
CH3 COOH系のエッチング液で選択エッチングす
る。多孔質Siは選択エッチングされ完全に除去され
た。
いするエッチング速度は、極めて低く、非多孔質層にお
けるエッチング量は実用上無視できる膜厚減少である。
持った単結晶Si層が形成できた。多孔質Siの選択エ
ッチングによっても単結晶Si層には何ら変化はなかっ
た。
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
しなくても同様の結果が得られた。
除去して、再度第1のSi単結晶基板として使用した。
貼り合わせて構成された基体を多孔質層で分離し、非多
孔質単結晶半導体層が配された第2の基体上の多孔質層
を除去することにより、高品質な非多孔質単結晶半導体
層が配された半導体基体を形成できる。
体を多孔質層で分離し、第1の基体を構成する多孔質層
を除去することにより、多孔質層を除去した第1の基体
を半導体基体作製に再利用することができるため、半導
体基体の生産性の向上、低コスト化が更に図れる。
性基板)をはじめとする基板上に結晶性が単結晶ウェハ
ー並に優れたSi等の単結晶層あるいは化合物半導体単
結晶層を得るうえで、生産性、均一性、制御性、コスト
の面において卓越した半導体基板の作製方法を提案する
ことができる。
模集積回路を作製する際にも、高価なSOSや、SIM
OXの代替足り得る半導体基板の作製方法を提案するこ
とができる。
基体を2つ以上に分離することができ、分離後の一方の
基体は、残留多孔質を除去した後、半導体基板として使
用可能であり、他方の基体は、残留多孔質を除去した
後、再度、半導体基板の作製に利用することができる。
質層および非多孔質単結晶層を形成し、該単結晶層を挟
むように2枚の別の基体を貼り合わせた後、前記多孔質
層で基体を分離することにより同時に2枚の半導体基板
を作製することができる。
て、大面積に渡り均一平坦な、極めて優れた結晶性を有
する単結晶基板を用いて、表面に形成された半導体層あ
るいは化合物半導体活性層を残して、その片面から該活
性層までを取り去り、絶縁物上に欠陥の著しく少ない単
結晶層あるいは化合物半導体結晶層を得る半導体基板の
作製方法を提供することができる。
性が単結晶ウェハー並に優れたSiあるいは化合物半導
体単結晶層を得るうえで、生産性、均一性、制御性、コ
ストの面において卓越した半導体基板の作製方法を得る
ことができる。
する際にも、高価なSOSや、SIMOXの代替足り得
る半導体基板の作製方法を得ることができる。
面図である。
面図である。
面図である。
面図である。
面図である。
Claims (110)
- 【請求項1】 非多孔質基板上の多孔質半導体層の上に
非多孔質単結晶半導体層を有する第1の基体を用意する
工程、 及び前記第1の基体と第2の基体とを、前記非多孔質単
結晶半導体層が内側に位置するように貼り合わせる貼り
合わせ工程、 を含み、前記第2の基体上に前記非多孔質単結晶半導体
層を有する半導体基板を作製する方法において、 貼り合わされた前記第1及び第2の基体を前記多孔質半
導体層において分離する分離工程、 及び前記分離工程の後に前記第2の基体上の非多孔質単
結晶半導体層上に残留する前記多孔質半導体層の残留部
を除去する除去工程、を含むことを特徴とする半導体基
板の作製方法。 - 【請求項2】 前記貼り合わせ工程が、前記非多孔質単
結晶半導体層と前記第2の基体を絶縁層を介して貼り合
わせる工程を含む請求項1記載の半導体基板の作製方
法。 - 【請求項3】 前記絶縁層は、前記非多孔質単結晶半導
体層上、前記第2の基体の表面上の少なくとも一方に形
成される請求項2記載の半導体基板の作製方法。 - 【請求項4】 前記絶縁層は、前記非多孔質単結晶半導
体層の表面を酸化することによって形成される請求項2
記載の半導体基板の作製方法。 - 【請求項5】 前記絶縁層は、絶縁性の薄板からなり、
前記第1の基体及び前記第2の基体は、該薄板を挟み3
枚重ねで貼り合わせる請求項2記載の半導体基板の作製
方法。 - 【請求項6】 前記多孔質半導体層は、多孔質シリコン
である請求項1記載の半導体基板の作製方法。 - 【請求項7】 前記多孔質半導体層の孔の内壁に熱酸化
膜が形成されている請求項1あるいは2記載の半導体基
板の作製方法。 - 【請求項8】 前記多孔質半導体層は、前記非多孔質基
板よりも機械的強度が弱い層である請求項1あるいは2
記載の半導体基板の作製方法。 - 【請求項9】 前記多孔質半導体層は、陽極化成を用い
て形成される請求項1記載の半導体基板の作製方法。 - 【請求項10】 前記多孔質半導体層は、互いに多孔度
の異なる複数の層からなる請求項1記載の半導体基板の
作製方法。 - 【請求項11】 前記多孔質半導体層の多孔度は、10
〜80%の範囲にある請求項1記載の半導体基板の作製
方法。 - 【請求項12】 前記陽極化成は、フッ酸を含有する水
溶液により行う請求項9記載の半導体基板の作製方法。 - 【請求項13】 前記陽極化成は、電流密度を変化させ
て行う請求項9記載の半導体基板の作製方法。 - 【請求項14】 前記陽極化成は、陽極化成溶液の構成
成分の割合を変化させて行う請求項9記載の半導体基板
の作製方法。 - 【請求項15】 前記非多孔質単結晶半導体層は、シリ
コン層である請求項1記載の半導体基板の作製方法。 - 【請求項16】 前記非多孔質単結晶半導体層は、単結
晶化合物半導体層である請求項1記載の半導体基板の作
製方法。 - 【請求項17】 前記非多孔質単結晶半導体層は、エピ
タキシャル成長によって形成される請求項1あるいは2
記載の半導体基板の作製方法。 - 【請求項18】 前記非多孔質単結晶半導体層は、分子
線エピタキシャル法、プラズマCVD法、減圧CVD
法、光CVD法、バイアス・スパッター法、液相成長法
から選択される方法によって形成される請求項1あるい
は2記載の半導体基板の作製方法。 - 【請求項19】 前記第1の基体は、シリコン基板の一
部を多孔質化することにより多孔質半導体層を形成して
得られる請求項1記載の半導体基板の作製方法。 - 【請求項20】 前記第1の基体は、シリコン基板の一
部を多孔質化することによって多孔質半導体層を形成
し、該多孔質半導体層上に非多孔質単結晶半導体層をエ
ピタキシャル成長させることにより形成される請求項1
記載の半導体基板の作製方法。 - 【請求項21】 前記第2の基体は、シリコンを用いて
構成される請求項1記載の半導体基板の作製方法。 - 【請求項22】 前記第2の基体は、光透過性基体であ
る請求項1記載の半導体基板の作製方法。 - 【請求項23】 前記第2の基体は、石英基板またはガ
ラス基板からなる請求項1記載の半導体基板の作製方
法。 - 【請求項24】 前記貼り合わせ工程は、陽極接合、加
圧、熱処理、あるいはこれらの組み合わせの中から選ば
れた方法により行われる工程を含む請求項1記載の半導
体基板の作製方法。 - 【請求項25】 前記分離工程は、貼り合わされた前記
第1及び第2の基体の貼り合わせ面に対して垂直な方向
に加圧する工程を含む請求項1記載の半導体基板の作製
方法。 - 【請求項26】 前記分離工程は、貼り合わされた前記
第1及び第2の基体の貼り合わせ面に対して垂直な方向
に引張る工程を含む請求項1記載の半導体基板の作製方
法。 - 【請求項27】 前記分離工程は、貼り合わされた前記
第1及び第2の基体の貼り合わせ面に対して平行な方向
に働く剪断力を加える工程を含む請求項1記載の半導体
基板の作製方法。 - 【請求項28】 前記分離工程は、貼り合わされた前記
第1及び第2の基体に波動エネルギーを印加する工程を
含む請求項1記載の半導体基板の作製方法。 - 【請求項29】 前記波動エネルギーは、超音波である
請求項28記載の半導体基板の作製方法。 - 【請求項30】 前記分離工程は、前記多孔質半導体層
に鋭利な板を挿入する工程を含む請求項1記載の半導体
基板の作製方法。 - 【請求項31】 前記分離工程は、前記多孔質半導体層
に物質を染み込ませた後、該物質を膨張させる工程を含
む請求項1記載の半導体基板の作製方法。 - 【請求項32】 前記分離工程は、貼り合わされた前記
第1及び第2の基体の端面から多孔質半導体層を選択的
にエッチングする工程を含む請求項1記載の半導体基板
の作製方法。 - 【請求項33】 前記除去工程は、前記非多孔質単結晶
半導体層を残して、該多孔質半導体層を研磨する工程を
含む請求項1記載の半導体基板の作製方法。 - 【請求項34】 前記除去工程は、前記非多孔質単結晶
半導体層を残して、該多孔質半導体層をエッチングする
工程を含む請求項1記載の半導体基板の作製方法。 - 【請求項35】 前記多孔質半導体層の除去は、弗酸、
あるいは弗酸にアルコールおよび過酸化水素水の少なく
ともどちらか一方を添加した混合液により化学エッチン
グによって除去される請求項1あるいは2記載の半導体
基板の作製方法。 - 【請求項36】 前記多孔質半導体層は、バッファード
弗酸、あるいはバッファード弗酸にアルコールおよび過
酸化水素水の少なくともどちらか一方を添加した混合液
により化学エッチングによって除去される請求項1ある
いは2記載の半導体基板の作製方法。 - 【請求項37】 前記分離工程により得られる前記非多
孔質基板を利用して、前記第1の基体を用意する請求項
1記載の半導体基板の作製方法。 - 【請求項38】 前記貼り合わせ工程により得られる基
体が、前記非多孔質基板の両面の多孔質半導体層上に非
多孔質単結晶半導体層を有する第1の基体と、該第1の
基体を、2枚の第2の基体で挟んで貼り合わせて構成さ
れた基体である請求項1記載の半導体基板の作製方法。 - 【請求項39】 非多孔質基板上の多孔質半導体層の上
に非多孔質単結晶半導体層を有する第1の基体を用意す
る工程、 及び前記第1の基体と第2の基体とを、前記非多孔質単
結晶半導体層が内側に位置するように貼り合わせる貼り
合わせ工程、 を含み、前記第2の基体上に前記非多孔質単結晶半導体
層を有する半導体基板を作製する方法において、 互いに多孔度の異なる複数の層を有するように前記多孔
質半導体層を形成し、貼り合わされた前記第1及び第2
の基体を前記多孔質半導体層において分離する分離工
程、を含むことを特徴とする半導体基板の作製方法。 - 【請求項40】 前記貼り合わせる工程が、前記非多孔
質単結晶半導体層と前記第2の基体を絶縁層を介して貼
り合わせる工程を含む請求項39記載の半導体基板の作
製方法。 - 【請求項41】 前記絶縁層は、前記非多孔質単結晶半
導体層上、前記第2の基体の表面上の少なくとも一方に
形成される請求項40記載の半導体基板の作製方法。 - 【請求項42】 前記絶縁層は、前記非多孔質単結晶半
導体層の表面を酸化することによって形成される請求項
40記載の半導体基板の作製方法。 - 【請求項43】 前記絶縁層は、絶縁性の薄板からな
り、前記第1の基体及び前記第2の基体は、該薄板を挟
み3枚重ねで貼り合わせる請求項40記載の半導体基板
の作製方法。 - 【請求項44】 前記多孔質半導体層は、多孔質シリコ
ンである請求項39記載の半導体基板の作製方法。 - 【請求項45】 前記多孔質半導体層の孔の内壁に熱酸
化膜が形成されている請求項39あるいは40記載の半
導体基板の作製方法。 - 【請求項46】 前記多孔質半導体層は、前記非多孔質
基板及び前記非多孔質単結晶半導体層よりも機械的強度
が弱い層である請求項39あるいは40記載の半導体基
板の作製方法。 - 【請求項47】 前記多孔質半導体層は、陽極化成を用
いて形成される請求項39記載の半導体基板の作製方
法。 - 【請求項48】 前記多孔質半導体層の多孔度は、10
〜80%の範囲にある請求項39記載の半導体基板の作
製方法。 - 【請求項49】 前記互いに多孔度の異なる複数の層
は、互いに多孔度の異なる2層の領域を有する請求項3
9あるいは40記載の半導体基板の作製方法。 - 【請求項50】 前記互いに多孔度の異なる複数の層
は、前記非多孔質基板に近い側の多孔度が前記非多孔質
単結晶半導体層に近い側の多孔度より高い請求項49記
載の半導体基板の作製方法。 - 【請求項51】 前記陽極化成は、フッ酸を含有する水
溶液により行う請求項47記載の半導体基板の作製方
法。 - 【請求項52】 前記陽極化成は、電流密度を変化させ
て行う請求項47記載の半導体基板の作製方法。 - 【請求項53】 前記陽極化成は、陽極化成溶液の構成
成分の割合を変化させて行う請求項47記載の半導体基
板の作製方法。 - 【請求項54】 前記陽極化成は、低電流密度で陽極化
成する工程と、その後に高電流密度で陽極化成する工程
とにより行う請求項47記載の半導体基板の作製方法。 - 【請求項55】 前記低電流密度で陽極化成する工程に
おけるHFの濃度が、前記高電流密度で陽極化成する工
程におけるHFの濃度よりも濃い請求項54記載の半導
体基板の作製方法。 - 【請求項56】 前記非多孔質単結晶半導体層は、シリ
コン層である請求項39記載の半導体基板の作製方法。 - 【請求項57】 前記非多孔質単結晶半導体層は、単結
晶化合物半導体層である請求項39記載の半導体基板の
作製方法。 - 【請求項58】 前記非多孔質単結晶半導体層は、エピ
タキシャル成長によって形成される請求項39あるいは
40記載の半導体基板の作製方法。 - 【請求項59】 前記非多孔質単結晶半導体層は、分子
線エピタキシャル法、プラズマCVD法、減圧CVD
法、光CVD法、バイアス・スパッター法、液相成長法
から選択される方法によって形成される請求項39ある
いは40記載の半導体基板の作製方法。 - 【請求項60】 前記第1の基体は、シリコン基板の一
部を多孔質化することにより多孔質半導体層を形成して
得られる請求項39記載の半導体基板の作製方法。 - 【請求項61】 前記第1の基体は、シリコン基板の一
部を多孔質化する事によって多孔質半導体層を形成し、
該多孔質半導体層上に非多孔質単結晶半導体層をエピタ
キシャル成長させることにより形成される請求項39記
載の半導体基板の作製方法。 - 【請求項62】 前記第2の基体は、シリコンを用いて
構成される請求項39記載の半導体基板の作製方法。 - 【請求項63】 前記第2の基体は、光透過性基体であ
る請求項39記載の半導体基板の作製方法。 - 【請求項64】 前記第2の基体は、石英基板またはガ
ラス基板からなる請求項39記載の半導体基板の作製方
法。 - 【請求項65】 前記貼り合わせ工程は、陽極接合、加
圧、熱処理、あるいはこれらの組み合わせの中から選ば
れた方法により行われる工程を含む請求項39記載の半
導体基板の作製方法。 - 【請求項66】 前記分離工程は、貼り合わされた前記
第1及び第2の基体の貼り合わせ面に対して垂直な方向
に加圧する工程を含む請求項39記載の半導体基板の作
製方法。 - 【請求項67】 前記分離工程は、貼り合わされた前記
第1及び第2の基体の貼り合わせ面に対して垂直な方向
に引張る工程を含む請求項39記載の半導体基板の作製
方法。 - 【請求項68】 前記分離工程は、貼り合わされた前記
第1及び第2の基体の貼り合わせ面に対して平行な方向
に働く剪断力を加える工程を含む請求項39記載の半導
体基板の作製方法。 - 【請求項69】 前記分離工程は、貼り合わされた前記
第1及び第2の基体に波動エネルギーを印加する工程を
含む請求項39記載の半導体基板の作製方法。 - 【請求項70】 前記波動エネルギーは、超音波である
請求項69記載の半導体基板の作製方法。 - 【請求項71】 前記分離工程は、前記多孔質半導体層
に鋭利な板を挿入する工程を含む請求項39記載の半導
体基板の作製方法。 - 【請求項72】 前記分離工程は、前記多孔質半導体層
に物質を染み込ませた後、該物質を膨張させる工程を含
む請求項39記載の半導体基板の作製方法。 - 【請求項73】 前記分離工程は、貼り合わされた前記
第1及び第2の基体の端面から多孔質半導体層を選択的
にエッチングする工程を含む請求項39記載の半導体基
板の作製方法。 - 【請求項74】 前記分離工程により得られる前記第1
の基体の前記非多孔質基板を利用して、前記第1の基体
を用意する請求項39記載の半導体基板の作製方法。 - 【請求項75】 前記貼り合わせ工程により得られる基
体が、前記非多孔質基板の両面の多孔質半導体層上に非
多孔質単結晶半導体層を有する第1の基体と、該第1の
基体を2枚の第2の基体で挟んで貼り合わせて構成され
た基体である請求項39記載の半導体基板の作製方法。 - 【請求項76】 非多孔質基板上の多孔質半導体層の上
に非多孔質単結晶半導体層を有する第1の基体を用意す
る工程、 及び前記第1の基体と第2の基体とを、前記非多孔質単
結晶半導体層が内側に位置するように貼り合わせる貼り
合わせ工程、 を含み、前記第2の基体上に前記非多孔質単結晶半導体
層を有する半導体基板を作製する方法において、 前記非多孔質単結晶半導体層を単結晶化合物半導体層で
構成し、 貼り合わされた前記第1及び第2の基体を前記多孔質半
導体層において分離する分離工程、を含むことを特徴と
する半導体基板の作製方法。 - 【請求項77】 前記貼り合わせ工程が、前記非多孔質
単結晶半導体層と前記第2の基体を絶縁層を介して貼り
合わせる工程を含む請求項76記載の半導体基板の作製
方法。 - 【請求項78】 前記多孔質半導体層は、多孔質シリコ
ンである請求項76記載の半導体基板の作製方法。 - 【請求項79】 前記多孔質半導体層の孔の内壁に熱酸
化膜が形成されている請求項76あるいは77記載の半
導体基板の作製方法。 - 【請求項80】 前記多孔質半導体層は、前記非多孔質
基板及び前記非多孔質単結晶半導体層よりも機械的強度
が弱い層である請求項76あるいは77記載の半導体基
板の作製方法。 - 【請求項81】 前記単結晶化合物半導体層は、GaA
s層またはAlGaAs層である請求項76記載の半導
体基板の作製方法。 - 【請求項82】 前記非多孔質単結晶半導体層は、エピ
タキシャル成長によって形成される請求項76あるいは
77記載の半導体基板の作製方法。 - 【請求項83】 前記非多孔質単結晶半導体層は、分子
線エピタキシャル法、プラズマCVD法、減圧CVD
法、光CVD法、バイアス・スパッター法、液相成長法
から選択される方法によって形成される請求項76ある
いは77記載の半導体基板の作製方法。 - 【請求項84】 前記第1の基体は、シリコン基板の一
部を多孔質化することによって多孔質半導体層を形成
し、該多孔質半導体層上に非多孔質単結晶半導体層をエ
ピタキシャル成長させることにより形成される請求項7
6記載の半導体基板の作製方法。 - 【請求項85】 前記第2の基体は、シリコンを用いて
構成される請求項76記載の半導体基板の作製方法。 - 【請求項86】 前記第2の基体は、光透過性基体であ
る請求項76記載の半導体基板の作製方法。 - 【請求項87】 前記第2の基体は、石英基板またはガ
ラス基板からなる請求項76記載の半導体基板の作製方
法。 - 【請求項88】 前記貼り合わせ工程は、陽極接合、加
圧、熱処理、あるいはこれらの組み合わせの中から選ば
れた方法により行われる工程を含む請求項76記載の半
導体基板の作製方法。 - 【請求項89】 前記分離工程は、貼り合わされた前記
第1及び第2の基体の貼り合わせ面に対して垂直な方向
に加圧する工程を含む請求項76記載の半導体基板の作
製方法。 - 【請求項90】 前記分離工程は、貼り合わされた前記
第1及び第2の基体の貼り合わせ面に対して垂直な方向
に引張る工程を含む請求項76記載の半導体基板の作製
方法。 - 【請求項91】 前記分離工程は、貼り合わされた前記
第1及び第2の基体の貼り合わせ面に対して平行な方向
に働く剪断力を加える工程を含む請求項76記載の半導
体基板の作製方法。 - 【請求項92】 前記分離工程は、貼り合わされた前記
第1及び第2の基体に波動エネルギーを印加する工程を
含む請求項76記載の半導体基板の作製方法。 - 【請求項93】 前記波動エネルギーは、超音波である
請求項92記載の半導体基板の作製方法。 - 【請求項94】 前記分離工程は、前記多孔質半導体層
に鋭利な板を挿入する工程を含む請求項76記載の半導
体基板の作製方法。 - 【請求項95】 前記分離工程は、前記多孔質半導体層
に物質を染み込ませた後、該物質を膨張させる工程を含
む請求項76記載の半導体基板の作製方法。 - 【請求項96】 前記分離工程は、貼り合わされた前記
第1及び第2の基体の端面から多孔質半導体層を選択的
にエッチングする工程を含む請求項76記載の半導体基
板の作製方法。 - 【請求項97】 前記分離工程は、前記多孔質半導体層
の一部が前記第1の基体に残るようになされ、更に、該
第1の基体に残された多孔質半導体層を除去する工程を
含む請求項76記載の半導体基板の作製方法。 - 【請求項98】 前記第1の基体に残された多孔質半導
体層を除去する工程は、該多孔質半導体層を研磨する工
程を含む請求項97記載の半導体基板の作製方法。 - 【請求項99】 前記第1の基体に残された多孔質半導
体層を除去する工程は、該多孔質半導体層をエッチング
する工程を含む請求項97記載の半導体基板の作製方
法。 - 【請求項100】 前記多孔質半導体層の除去は、弗
酸、あるいは弗酸にアルコールおよび過酸化水素水の少
なくともどちらか一方を添加した混合液により化学エッ
チングによって除去される請求項76あるいは77記載
の半導体基板の作製方法。 - 【請求項101】 前記多孔質半導体層は、バッファー
ド弗酸、あるいはバッファード弗酸にアルコールおよび
過酸化水素水の少なくともどちらか一方を添加した混合
液により化学エッチングによって除去される請求項76
あるいは77記載の半導体基板の作製方法。 - 【請求項102】 前記第1の基体に残された多孔質半
導体層を除去する工程は、該多孔質半導体層が除去され
た第1の基体の表面を平坦化する工程を含む請求項97
記載の半導体基板の作製方法。 - 【請求項103】 前記第1の基体の表面を平坦化する
工程は、水素雰囲気による熱処理工程を含む請求項10
2記載の半導体基板の作製方法。 - 【請求項104】 前記分離工程により得られる第1の
基体の前記非多孔質基板を利用して、前記第1の基体を
用意する請求項76記載の半導体基板の作製方法。 - 【請求項105】 前記貼り合わせ工程により得られる
基体が、前記非多孔質基板の両面の多孔質半導体層上に
非多孔質単結晶半導体層を有する第1の基体と、該第1
の基体を、2枚の第2の基体で挟んで貼り合わせて構成
された基体である請求項76記載の半導体基板の作製方
法。 - 【請求項106】 非多孔質基板上の多孔質半導体層の
上に非多孔質単結晶半導体層を有する第1の基体を用意
し、該第1の基体と第2の基体とが前記非多孔質単結晶
半導体層が内側に位置するように貼り合わされた貼り合
わせ基板において、前記多孔質半導体層が互いに多孔度
の異なる領域を有していることを特徴とする貼り合わせ
基板。 - 【請求項107】 前記貼り合わせ基板において、前記
第1の基体と第2の基体とが絶縁層を介して貼り合わさ
れている請求項106に記載の貼り合わせ基板。 - 【請求項108】 非多孔質基板表面を変化させて多孔
度が異なる2層の多孔質層を形成する工程と、 該多孔質層の表面に非多孔質単結晶半導体層を成長させ
る工程と、 該非多孔質単結晶半導体層を前記多孔質層を介して前記
非多孔質基板から分離する工程とを有することを特徴と
する半導体基板の作製方法。 - 【請求項109】 非多孔質基板表面を変化させて第1
の多孔質層を形成する工程と、 該第1の多孔質層と該非多孔質基板との界面に、前記第
1の多孔質層より多孔度の高い第2の多孔質層を形成す
る工程と、 前記第1の多孔質層の表面に非多孔質単結晶半導体膜を
形成する工程と、 該非多孔質単結晶半導体層を前記第2の多孔質層を介し
て前記非多孔質基板から分離する工程とを有することを
特徴とする半導体基板の作製方法。 - 【請求項110】 請求項1乃至105のいずれかに記
載の方法により作製された半導体基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23092698A JP3755857B2 (ja) | 1994-03-10 | 1998-08-17 | 半導体基板の作製方法および基板から半導体層を分離する方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3938994 | 1994-03-10 | ||
JP6-39389 | 1994-03-10 | ||
JP23092698A JP3755857B2 (ja) | 1994-03-10 | 1998-08-17 | 半導体基板の作製方法および基板から半導体層を分離する方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04544195A Division JP3257580B2 (ja) | 1994-03-10 | 1995-03-06 | 半導体基板の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11135761A true JPH11135761A (ja) | 1999-05-21 |
JP3755857B2 JP3755857B2 (ja) | 2006-03-15 |
Family
ID=36178018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23092698A Expired - Fee Related JP3755857B2 (ja) | 1994-03-10 | 1998-08-17 | 半導体基板の作製方法および基板から半導体層を分離する方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3755857B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100489761B1 (ko) * | 2001-10-31 | 2005-05-16 | 다이닛뽕스크린 세이조오 가부시키가이샤 | 박막 형성장치 및 박막 형성방법 |
-
1998
- 1998-08-17 JP JP23092698A patent/JP3755857B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100489761B1 (ko) * | 2001-10-31 | 2005-05-16 | 다이닛뽕스크린 세이조오 가부시키가이샤 | 박막 형성장치 및 박막 형성방법 |
US6918421B2 (en) | 2001-10-31 | 2005-07-19 | Dainippon Screen Mfg. Co., Ltd. | Thin film forming apparatus and thin film forming method |
Also Published As
Publication number | Publication date |
---|---|
JP3755857B2 (ja) | 2006-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3257580B2 (ja) | 半導体基板の作製方法 | |
US7148119B1 (en) | Process for production of semiconductor substrate | |
US6569748B1 (en) | Substrate and production method thereof | |
JP3352340B2 (ja) | 半導体基体とその製造方法 | |
JP3261685B2 (ja) | 半導体素子基体及びその作製方法 | |
JP3112121B2 (ja) | 半導体基材の作製方法および半導体部材 | |
JP3293736B2 (ja) | 半導体基板の作製方法および貼り合わせ基体 | |
JP3250673B2 (ja) | 半導体素子基体とその作製方法 | |
JP3214631B2 (ja) | 半導体基体及びその作製方法 | |
US6054363A (en) | Method of manufacturing semiconductor article | |
JP3257624B2 (ja) | 半導体部材の製造方法 | |
KR100279756B1 (ko) | 반도체 물품의 제조방법 | |
KR19980042471A (ko) | 반도체물품의 제조방법 | |
KR19980042474A (ko) | 반도체물품의 제조방법 | |
CA2233132C (en) | Semiconductor substrate and process for producing same | |
JP2994837B2 (ja) | 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板 | |
JP3697052B2 (ja) | 基板の製造方法及び半導体膜の製造方法 | |
JPH10326884A (ja) | 半導体基板及びその作製方法とその複合部材 | |
JP3293767B2 (ja) | 半導体部材の製造方法 | |
JP3119384B2 (ja) | 半導体基板及びその作製方法 | |
JP3755857B2 (ja) | 半導体基板の作製方法および基板から半導体層を分離する方法 | |
JP2002118242A (ja) | 半導体部材の製造方法 | |
JP3796358B2 (ja) | 半導体基板の作製方法及び基板から半導体層を分離する方法 | |
JP3237889B2 (ja) | 半導体基体及びその作製方法 | |
JP3342442B2 (ja) | 半導体基板の作製方法及び半導体基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051013 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051219 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140106 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |