JP3796358B2 - 半導体基板の作製方法及び基板から半導体層を分離する方法 - Google Patents

半導体基板の作製方法及び基板から半導体層を分離する方法 Download PDF

Info

Publication number
JP3796358B2
JP3796358B2 JP23092798A JP23092798A JP3796358B2 JP 3796358 B2 JP3796358 B2 JP 3796358B2 JP 23092798 A JP23092798 A JP 23092798A JP 23092798 A JP23092798 A JP 23092798A JP 3796358 B2 JP3796358 B2 JP 3796358B2
Authority
JP
Japan
Prior art keywords
porous
layer
substrate
single crystal
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23092798A
Other languages
English (en)
Other versions
JPH11135762A (ja
Inventor
清文 坂口
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP23092798A priority Critical patent/JP3796358B2/ja
Publication of JPH11135762A publication Critical patent/JPH11135762A/ja
Application granted granted Critical
Publication of JP3796358B2 publication Critical patent/JP3796358B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体基板の作製方法及び基板から半導体層を分離する方法に関する。更に詳しくは、誘電体分離あるいは、絶縁物上の単結晶半導体、半導体基板上の単結晶化合物半導体の作製方法、さらに単結晶半導体層に作成される電子デバイス、集積回路に適する半導体基板の作製方法に関するものである。
【０００２】
【従来の技術】
絶縁物上の単結晶Ｓｉ半導体層の形成は、シリコン オン インシュレーター（ＳＯＩ）技術として広く知られ、通常のＳｉ集積回路を作製するバルクＳｉ基板では到達しえない数々の優位点をＳＯＩ技術を利用したデバイスが有することから多くの研究が成されてきた。すなわち、ＳＯＩ技術を利用することで、
１．誘電体分離が容易に高集積化が可能、
２．対放射線耐性に優れている、
３．浮遊容量が低減され高速化が可能、
４．ウェル工程が省略できる、
５．ラッチアップを防止できる、
６．薄膜化による完全空乏型電界効果トランジスタが可能、
等の優位点が得られる。
【０００３】
上記したようなデバイス特性上の多くの利点を実現するために、ここ数十年に渡り、ＳＯＩ構造の形成方法について研究されてきている。この内容は、例えば以下の文献にまとめられている。
【０００４】
Ｓｐｅｃｉａｌ Ｉｓｓｕｅ："Ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ ｓｉｌｉｃｏｎ ｏｎ ｎｏｎ−ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ ｉｎｓｕｌａｔｏｒｓ"；ｅｄｉｔｅｄ ｂｙ Ｇ．Ｗ．Ｃｕｌｌｅｎ，Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖｏｌｕｍｅ ６３，ｎｏ３，ｐｐ４２９〜５９０（１９８３）．
また、古くは、単結晶サファイア基板上に、ＳｉをＣＶＤ（化学気相法）で、ヘテロエピタキシーさせて形成するＳＯＳ（シリコン オン サファイア）が知られており、最も成熟したＳＯＩ技術として一応の成功は収めはしたが、Ｓｉ層と下地サファイア基板界面の格子不整合により大量の結晶欠陥、サファイア基板からのアルミニュームのＳｉ層への混入、そして何よりも基板の高価格と大面積化への遅れにより、その応用の広がりが妨げられている。比較的近年には、サファイア基板を使用せずにＳＯＩ構造を実現しようという試みが行なわれている。この試みは、次の二つに大別される。
【０００５】
１．Ｓｉ単結晶基板を表面酸化後に、窓を開けてＳｉ基板を部分的に表出させ、その部分をシードとして横方向へエピタキシャル成長させ、ＳｉＯ2 上へＳｉ単結晶層を形成する。（この場合には、ＳｉＯ2 上にＳｉ層の堆積をともなう。）
２．Ｓｉ単結晶基板そのものを活性層として使用し、その下部にＳｉＯ2 を形成する。（この方法は、Ｓｉ層の堆積をともなわない。）
また、化合物半導体上のデバイスはＳｉでは得られない高い性能、たとえば、高速、発光など、を持っている。現在は、これらのデバイスはほとんどＧａＡｓ等の化合物半導体基板上にエピタキシャル成長をしてその中に作り込まれている。
【０００６】
しかし、化合物半導体基板は、高価で、機械的強度が低く、大面積ウェハは作成が困難などの問題点がある。
【０００７】
このようなことから、安価で、機械的強度も高く、大面積ウェハが作製できるＳｉウェハ上に、化合物半導体をヘテロエピタキシャル成長させる試みがなされている。
【０００８】
【発明が解決しようとしている課題】
上記１を実現する手段として、ＣＶＤにより、直接、単結晶層Ｓｉを横方向エピタキシャル成長させる方法、非晶質Ｓｉを堆積して、熱処理により固相横方向エピタキシャル成長させる方法、非晶質あるいは、多結晶Ｓｉ層に電子線、レーザー光等のエネルギービームを収束して照射し、溶融再結晶により単結晶層をＳｉＯ2 上に成長させる方法、そして、棒状ヒーターにより帯状に溶融領域を走査する方法（Ｚｏｎｅ Ｍｅｌｔｉｎｇ Ｒｅｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）が知られている。これらの方法にはそれぞれ一長一短があるが、その制御性、生産性、均一性、品質に多大の問題を残しており、いまだに、工業的に実用化したものはない。たとえば、ＣＶＤ法は平坦薄膜化するには、犠牲酸化が必要となり、固相成長法ではその結晶性が悪い。また、ビームアニール法では、収束ビーム走査による処理時間と、ビームの重なり具合、焦点調整などの制御性に問題がある。このうち、Ｚｏｎｅ Ｍｅｌｔｉｎｇ Ｒｅｃｒｙｓｔａｌｌｉｚａｔｉｏｎ法がもっとも成熟しており、比較的大規模な集積回路も試作されてはいるが、依然として、亜粒界等の結晶欠陥は、多数残留しており、少数キャリヤーデバイスを作成するにいたってない。
【０００９】
上記２の方法であるＳｉ基板をエピタキシャル成長の種子として用いない方法に於いては、次の４種類の方法が挙げられる。
【００１０】
１．Ｖ型の溝が表面に異方性エッチングされたＳｉ単結晶基板に酸化膜を形成し、該酸化膜上に多結晶Ｓｉ層をＳｉ基板と同じ程厚く堆積した後、Ｓｉ基板の裏面から研磨によって、厚い多結晶Ｓｉ層上にＶ溝に囲まれて誘電分離されたＳｉ単結晶領域を形成する。この手法に於ては、結晶性は、良好であるが、多結晶Ｓｉを数百ミクロンも厚く堆積する工程、単結晶Ｓｉ基板を裏面より研磨して分離したＳｉ活性層のみを残す工程に、制御性と生産性の点から問題がある。
【００１１】
２．サイモックス（ＳＩＭＯＸ：Ｓｅｐｅｒａｔｉｏｎ ｂｙ ｉｏｎ ｉｍｐｌａｎｔｅｄ ｏｘｙｇｅｎ）と称されるＳｉ単結晶基板中に酸素のイオン注入によりＳｉＯ2 層を形成する方法であり、Ｓｉプロセスと整合性が良いため現在もっとも成熟した手法である。しかしながら、ＳｉＯ2 層を形成するためには、酸素イオンを１０18ｉｏｎｓ／ｃｍ2 以上も注入する必要があるが、その注入時間は長大であり、生産性は高いとはいえず、また、ウェハーコストは高い。更に、結晶欠陥は多く残存し、工業的に見て、少数キャリヤーデバイスを作製できる充分な品質に至っていない。
【００１２】
３．多孔質Ｓｉの酸化による誘電体分離によりＳＯＩ構造を形成する方法。この方法は、Ｐ型Ｓｉ単結晶基板表面にＮ型Ｓｉ層をプロトンイオン注入、（イマイ他，Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖｏｌ ６３，５４７（１９８３））もしくは、エピタキシャル成長とパターニングによって島状に形成し、表面よりＳｉ島を囲むようにＨＦ溶液中の陽極化成法によりＰ型Ｓｉ基板のみを多孔質化したのち、増速酸化によりＮ型Ｓｉ島を誘電体分離する方法である。本方法では、分離されているＳｉ領域は、デバイス工程のまえに決定されており、デバイス設計の自由度を制限する場合があるという問題点がある。
【００１３】
また、上記のような従来のＳＯＩの形成方法とは別に、近年、Ｓｉ単結晶基板を、熱酸化した別のＳｉ単結晶基板に、熱処理又は接着剤を用いて張り合せ、ＳＯＩ構造を形成する方法が注目を浴びている。この方法は、デバイスのための活性層を均一に薄膜化する必要がある。すなわち、数百ミクロンもの厚さのＳｉ単結晶基板をミクロンオーダーかそれ以下に薄膜化する必要がある。この薄膜化には以下のように２種類の方法がある。
【００１４】
１．研磨による薄膜化
２．選択エッチングによる薄膜化
１の研磨では均一に薄膜化することが困難である。特にサブミクロンの薄膜化は、ばらつきが数十％にもなってしまい、この均一化は大きな問題となっている。さらにウェハの大口径化が進めばその困難度は増すばかりである。
【００１５】
また、２のエッチングは均一な薄膜化に有効とされているが、
・せいぜい１０2 と選択比が充分でない
・エッチング後の表面性が悪い
・イオン注入、高濃度ＢドープＳｉ層上のエピタキシャル成長あるいはヘテロエピタキシャル成長を用いているためＳＯＩ層の結晶性が悪い等の問題点がある（Ｃ．Ｈａｒｅｎｄｔ，ｅｔ．ａｌ．，Ｊ．Ｅｌｅｃｔ．Ｍａｔｅｒ．Ｖｏｌ．２０，２６７（１９９１）、Ｈ．Ｂａｕｍｇａｒｔ，ｅｔ．ａｌ．，Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔ ｏｆ ＥＣＳ １ｓｔ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｆ Ｗａｆｅｒ Ｂｏｎｄｉｎｇ， ｐｐ−７３３（１９９１）、Ｃ．Ｅ．Ｈｕｎｔ，Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔ ｏｆＥＣＳ １ｓｔ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｆ Ｗａｆｅｒ Ｂｏｎｄｉｎｇ，ｐｐ−６９６（１９９１））。
【００１６】
さらに貼り合わせを用いた半導体基板は、必ず２枚のウェハを必要とし、そのうち１枚はほとんど大部分が研磨・エッチング等により無駄に除去され捨てられてしまい、限りある地球の資源を無駄使いしてしまう。
【００１７】
したがって、貼り合わせによるＳＯＩにおいては、現状の方法では、その制御性、均一性さらには経済性に多くの問題点が存在する。
【００１８】
また、ガラスに代表される光透過性基板上には、一般には、その結晶構造の無秩序性から、堆積した薄膜Ｓｉ層は、基板の無秩序性を反映して、非晶質か、良くて多結晶層にしかならず、高性能なデバイスは作製できない。それは、基板の結晶構造が非晶質であることによっており、単に、Ｓｉ層を堆積しても、良質な単結晶層は得られない。
【００１９】
ところで、光透過性基板は、光受光素子であるコンタクトセンサーや投影型液晶画像表示装置を構成するうえにおいて重要である。そして、センサーや表示装置の画素（絵素）をより一層、高密度化、高解像度化、高精密化するには、高性能な駆動素子が必要となる。その結果、光透過性基板上に設けられている素子としても優れた結晶性を有する単結晶層を用いて作製されることが必要となる。
【００２０】
したがって、非晶質Ｓｉや多結晶Ｓｉでは、その欠陥の多い結晶構造ゆえに要求されるあるいは今後要求されるに十分な性能を持った駆動素子を作製することが難しい。
【００２１】
上で述べたように、化合物半導体のデバイス作製には化合物半導体の基板が必要不可欠となっている。しかし、化合物半導体の基板は高価で、しかも、大面積化が非常に困難である。
【００２２】
さらに、Ｓｉ基板上にＧａＡｓ等の化合物半導体をエピタキシャル成長させることが試みられているが、格子定数や熱膨張係数の違いにより、その成長膜は結晶性が悪く、デバイスに応用することは非常に困難となっている。
【００２３】
また、格子のミスフィットを緩和するため多孔質Ｓｉ上に化合物半導体をエピタキシャル成長させることが試みられているが、多孔質Ｓｉの熱安定性の低さ、経時変化等によりデバイスを作製中あるいは、作製した後の基板としての安定性、信頼性に欠ける。
【００２４】
こうしたなか、本発明の発明者である米原隆夫は、上述した課題点に鑑み、先に特開平５−２１３３８号公報に開示された新規な半導体部材の製造方法を提案した。
【００２５】
当該公報に開示された方法は、次のとおりのものである。即ち、多孔質単結晶半導体領域上に非多孔質単結晶半導体領域を配した部材を形成し、前記非多孔質単結晶半導体領域の表面に、表面が絶縁性物質で構成された部材の表面を貼り合わせた後、前記多孔質単結晶半導体領域をエッチングにより除去することを特徴とする半導体部材の製造方法である。
【００２６】
当該方法は、上述した課題を解決し得る優れたものである。しかしながら、当該公報に開示された方法を更に発展させて半導体基板の生産性の向上、低コスト化が更に図れれば、当該技術分野に係る産業への寄与は極めて大きなものとなる。
【００２７】
［発明の目的］
本発明は、上述の公報に開示された方法を、更に改善した半導体基板の作製方法を提供することを目的とする。
【００２８】
本発明の別の目的は、経済性に優れて、大面積に渡り均一平坦な、極めて優れた結晶性を有する単結晶基板を用いて、表面に形成された半導体層あるいは化合物半導体活性層を残して、その片面から該活性層までを取り去り、絶縁物上に欠陥の著しく少ない単結晶層あるいは化合物半導体結晶層を得る半導体基板の作製方法を提供することにある。
【００２９】
本発明の更に別の目的は、透明基板（光透過性基板）上に結晶性が単結晶ウェハー並に優れたＳｉあるいは化合物半導体単結晶層を得るうえで、生産性、均一性、制御性、コストの面において卓越した半導体基板の作製方法を提案することにある。
【００３０】
本発明の更に別の目的は、ＳＯＩ構造の大規模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭＯＸの代替足り得る半導体基板の作製方法を提案することにある。
【００３１】
【課題を解決するための手段】
本発明の半導体基板の作製方法は、下述する構成のものである。
【００３２】
即ち、本発明の半導体基板の作製方法は、陽極化成によって形成された多孔質半導体層の上に非多孔質半導体層を有する第１の基体を用意する工程、及び前記第１の基体と第２の基体とを、前記非多孔質半導体層が内側に位置するように貼り合わせる工程、を含み、前記第２の基体上に前記非多孔質半導体層を有する半導体基板を作製する方法において、
貼り合わされた前記第１及び第２の基体に外力を加え、前記多孔質半導体層において分離する分離工程、を含むことを特徴とする半導体基板の作製方法である。
【００３３】
また、本発明の基板から半導体層を分離する方法は、陽極化成によって形成された多孔質層の上に半導体層を有する基板を用意する工程、前記基板に外力を加え、前記多孔質層において前記基板から前記半導体層を分離する工程、を含むことを特徴とする基板から半導体層を分離する方法である。
【００３４】
【作用】
本発明においては、貼り合わせて構成された基体を多孔質層で分離し、非多孔質単結晶半導体層が配された第２の基体上の多孔質層を除去することにより、高品質な非多孔質単結晶半導体層が配された半導体基体を形成できる。これに加えて、貼り合わせて構成された基体に外力を加えて多孔質層で分離し、第１の基体を構成する多孔質層を除去することにより、多孔質層を除去した第１の基体を半導体基体作製に再利用することができる。これにより、半導体基体の生産性の向上、低コスト化が更に図れる。
【００３５】
本発明によれば、透明基板（光透過性基板）をはじめとする基板上に結晶性が単結晶ウェハー並に優れたＳｉ等の単結晶層あるいは化合物半導体単結晶層を得るうえで、生産性、均一性、制御性、コストの面において卓越した半導体基板の作製方法を提案することができる。
【００３６】
また、本発明によれば、ＳＯＩ構造の大規模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭＯＸの代替足り得る半導体基板の作製方法を提案することができる。
【００３７】
本発明においては、多孔質層を介して基体を２つ以上に分離することができ、分離後の一方の基体は、残留多孔質を除去した後、半導体基板として使用可能であり、他方の基体は、残留多孔質を除去した後、再度、半導体基板の作製に利用することができる。
【００３８】
本発明においては、基体の両面に多孔質層および非多孔質単結晶層を形成し、該単結晶層を挟むように２枚の別の基体を貼り合わせた後、前記多孔質層で基体を分離することにより同時に２枚の半導体基板を作製することができる。
【００３９】
【発明の実施の形態】
本発明の半導体基板の作製方法をシリコンを例に挙げて以下に詳細に説明する。
【００４０】
多孔質Ｓｉの機械的強度はｐｏｒｏｓｉｔｙにより異なるが、バルクＳｉよりも十分に弱いと考えられる。たとえば、ｐｏｒｏｓｉｔｙが５０％であれば機械的強度はバルクの半分と考えて良い。すなわち、貼り合わせウェハに圧縮、引っ張りあるいは剪断力をかけると、まず多孔質Ｓｉ層が破壊されることになる。また、ｐｏｒｏｓｉｔｙを増加させればより弱い力で多孔質層を破壊できる。
【００４１】
Ｓｉ基板はＨＦ溶液を用いた陽極化成法によって多孔質化させることができる。この多孔質Ｓｉ層は、単結晶Ｓｉの密度２．３３ｇ／ｃｍ3 に比べて、ＨＦ溶液濃度を５０〜２０％に変化させることでその密度を１．１〜０．６ｇ／ｃｍ3の範囲に変化させることができる。この多孔質層は、下記の理由により、Ｎ型Ｓｉ層には形成されず、Ｐ型Ｓｉ基板のみに形成される。この多孔質Ｓｉ層は、透過電子顕微鏡による観察によれば、平均約６００オングストローム程度の径の孔が形成される。
【００４２】
多孔質Ｓｉは、Ｕｈｌｉｒ等によって１９５６年に半導体の電解研磨の研究過程において発見された（Ａ．Ｕｈｌｉｒ，Ｂｅｌｌ Ｓｙｓｔ．Ｔｅｃｈ．Ｊ．，ｖｏｌ．３５，３３３（１９５６））。
【００４３】
また、ウナガミ等は陽極化成におけるＳｉの溶解反応を研究し、ＨＦ溶液中のＳｉの陽極反応には正孔が必要であり、その反応は、次のようであると報告している（Ｔ．ウナガミ、Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，ｖｏｌ．１２７，４７６（１９８０））。
【００４４】
Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ+ →ＳｉＦ2 ＋２Ｈ+ ＋ｎｅ-
ＳｉＦ2 ＋２ＨＦ→ＳｉＦ4 ＋Ｈ2
ＳｉＦ4 ＋２ＨＦ→Ｈ2 ＳｉＦ6
または、
Ｓｉ＋４ＨＦ＋（４−λ）ｅ+ →ＳｉＦ4 ＋４Ｈ+ ＋λｅ-
ＳｉＦ4 ＋２ＨＦ→Ｈ2 ＳｉＦ6
ここで、ｅ+ およびｅ- はそれぞれ正孔と電子を表している。また、ｎおよびλはそれぞれＳｉｌ原子が溶解するために必要な正孔の数であり、ｎ＞２またはλ＞４なる条件が満たされる場合に多孔質Ｓｉが形成されるとしている。
【００４５】
以上のことから、正孔の存在するＰ型Ｓｉは多孔質化されるが、Ｎ型Ｓｉは多孔質化されない。この多孔質化における選択性は長野等および今井によって実証されている（長野、中島、安野、大中、梶原、電子通信学会技術研究報告、ｖｏｌ．７９，ＳＳＤ７９−９５４９（１９７９））、（Ｋ．Ｉｍａｉ，Ｓｏｌｉｄ−Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ，ｖｏｌ．２４，１５９（１９８１））。
【００４６】
しかし、高濃度Ｎ型Ｓｉであれば多孔質化されるとの報告もあり（Ｒ．Ｐ．Ｈｏｌｍｓｔｒｏｍ ａｎｄ Ｊ．Ｙ．Ｃｈｉ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，ｖｏｌ．４２，３８６（１９８３））、Ｐ型、Ｎ型の別にこだわらず、多孔質化を実現できる基板を選ぶことが重要である。
【００４７】
多孔質Ｓｉ層には、透過電子顕微鏡による観察によれば、平均約６００オングストローム程度の径の孔が形成されており、その密度は単結晶Ｓｉに比べると、半分以下になるにもかかわらず、単結晶性は維持されており、多孔質層の上部へ単結晶Ｓｉ層をエピタキシャル成長させることも可能である。ただし、１０００℃以上では、内部の孔の再配列が起こり、増速エッチングの特性が損なわれる。このため、Ｓｉ層のエピタキシャル成長には、分子線エピタキシャル成長、プラズマＣＶＤ、減圧ＣＶＤ法、光ＣＶＤ、バイアス・スパッター法、液相成長法等の低温成長が好適とされている。
【００４８】
また、多孔質層はその内部に大量の空隙が形成されている為に、密度が半分以下に減少する。その結果、体積に比べて表面積が飛躍的に増大するため、その化学エッチング速度は、通常の単結晶層のエッチング速度に比べて、著しく増速される。
【００４９】
［実施態様例１］
図１（ａ）に示すように、まず第１のＳｉ単結晶基板１１を用意して、その表面層を多孔質化１２し、多孔質Ｓｉ１２上に非多孔質単結晶Ｓｉ層１３を形成する（図１（ｂ））。
【００５０】
次に、図１（ｃ）に示すように、もう一方のＳｉ支持基板１４と単結晶Ｓｉ層１３とを絶縁層１５を介して室温で密着させた後、陽極接合、加圧、あるいは熱処理、あるいはこれらの組み合わせにより貼り合わせる。これにより、Ｓｉ支持基板１４と単結晶層１３とは絶縁層１５を介して強固に結合する。絶縁層１５は単結晶Ｓｉ層上、Ｓｉ支持基板１４上の少なくとも一方に形成する、あるいは絶縁性の薄板をはさみ３枚重ねで貼り合わせる。
【００５１】
次に、多孔質Ｓｉ層１２で基板を分離する（図１（ｄ））。Ｓｉ支持基板側は、多孔質Ｓｉ１２／単結晶Ｓｉ層１３／絶縁層１５／Ｓｉ支持基板１４のような構造となる。
【００５２】
さらに、多孔質Ｓｉ１２を選択的に除去する。通常のＳｉのエッチング液、あるいは多孔質Ｓｉの選択エッチング液である弗酸、あるいは弗酸にアルコールおよび過酸化水素水の少なくともどちらか一方を添加した混合液、あるいは、バッファード弗酸あるいはバッファード弗酸にアルコールおよび過酸化水素水の少なくともどちらか一方を添加した混合液の少なくとも１種類を用いて、多孔質Ｓｉ１２のみを無電解湿式化学エッチングして絶縁性基板１５＋１４上に薄膜化した単結晶Ｓｉ層１３を残存させ形成する。上記詳述したように、多孔質Ｓｉの膨大な表面積により通常のＳｉのエッチング液でも選択的に多孔質Ｓｉのみをエッチングすることが可能である。
【００５３】
あるいは、単結晶Ｓｉ層１３を研磨ストッパーとして多孔質Ｓｉ１２を選択研磨で除去する。
【００５４】
図１（ｅ）には、本発明で得られる半導体基板が示される。絶縁性基板１５＋１４上に単結晶Ｓｉ層１３が平坦に、しかも均一に薄層化されて、ウェハ全域に、大面積に形成される、こうして得られた半導体基板は、絶縁分離された電子素子作製という点から見ても好適に使用することができる。
【００５５】
第１のＳｉ単結晶基板１１は、残留多孔質Ｓｉを除去して、表面平坦性が許容できないほど荒れている場合には、表面平坦化を行なった後、再度第１のＳｉ単結晶基板１１として使用する。
【００５６】
本発明において、多孔質Ｓｉ層で２つの基体を分離する方法としては、貼り合わせた基体の両側より加圧して多孔質層を押しつぶす方法、それぞれの基体を両側に引き、両者を分離する方法、多孔質層に治具をそう入する方法、貼り合わせた基体の表面に平行な方向に力を加える方法、多孔層に超音波振動を加える方法等が採用できる。
【００５７】
本発明において、分離に適した多孔質Ｓｉ層の多孔度（ｐｏｒｏｓｉｔｙ）は、一般的には１０〜８０％の範囲であり、より好ましくは、２０〜６０％の範囲である。
【００５８】
［実施態様例２］
図２（ａ）に示すように、まず第１のＳｉ単結晶基板２１を用意して、その表面層を多孔質化２２し、多孔質Ｓｉ２２上に非多孔質単結晶Ｓｉ層２３を形成する（図２（ｂ））。
【００５９】
次に、図２（ｃ）に示すように、石英やガラスに代表される光透過性支持基板２４と単結晶Ｓｉ層２３とを絶縁層２５を介して室温で密着させた後、陽極接合、加圧、あるいは熱処理、あるいはこれらの組み合わせにより貼り合わせる。これにより、光透過性支持基板２４と単結晶層２３とは絶縁層２５を介して強固に結合する。絶縁層２５は単結晶Ｓｉ層上、光透過性支持基板２４上の少なくとも一方に形成する、あるいは絶縁性の薄板をはさみ３枚重ねで貼り合わせる。
【００６０】
次に、多孔質Ｓｉ層２３で基板を分割する（図２（ｄ））。光透過性支持基板側は、多孔質Ｓｉ２２／単結晶Ｓｉ層２３／絶縁層２５／光透過性支持基板２４のような構造となる。
【００６１】
さらに、多孔質Ｓｉ２２を選択的に除去する。通常のＳｉのエッチング液、あるいは多孔質Ｓｉの選択エッチング液である弗酸、あるいは弗酸にアルコールおよび過酸化水素水の少なくともどちらか一方を添加した混合液、あるいは、バッファード弗酸あるいはバッファード弗酸にアルコールおよび過酸化水素水の少なくともどちらか一方を添加した混合液の少なくとも１種類を用いて、多孔質Ｓｉ２２のみを無電解湿式化学エッチングして光透過性絶縁性基板２５＋２４上に薄膜化した単結晶Ｓｉ層２３を残存させ形成する。上記詳述したように、多孔質Ｓｉの膨大な表面積により通常のＳｉのエッチング液でも選択的に多孔質Ｓｉのみをエッチングすることが可能である。
【００６２】
あるいは、単結晶Ｓｉ層２３を研磨ストッパーとして多孔質Ｓｉ２２を選別研磨で除去する。
【００６３】
図２（ｅ）には、本発明で得られる半導体基板が示される。光透過性絶縁性基体２５＋２４上に単結晶Ｓｉ層２３が平坦に、しかも均一に薄層化されて、ウェハ全域に、大面積に形成される。こうして得られた半導体基板は、絶縁分離された電子素子作製という点から見ても好適に使用することができる。
【００６４】
絶縁介在層２５はなくても良い。
【００６５】
第１のＳｉ単結晶基板２１は、残留多孔質Ｓｉを除去して、表面平坦性が許容できないほど荒れている場合には、表面平坦化を行なった後、再度第１のＳｉ単結晶基板２１として使用できる。
【００６６】
［実施態様例３］
図３（ａ）に示すように、まず第１のＳｉ単結晶基板３１を用意して、その表面層を多孔質化３２し、多孔質Ｓｉ３２上に非多孔質単結晶化合物半導体層３３を形成する（図３（ｂ））。
【００６７】
次に、図３（ｃ）に示すように、もう一方のＳｉ支持基板３４と単結晶化合物半導体層３３とを絶縁層３５を介して室温で密着させた後、陽極接合、加圧、あるいは熱処理、あるいはこれらの組み合わせにより貼り合わせる。これにより、Ｓｉ支持基板３４と単結晶層３３とは絶縁層３５を介して強固に結合する。絶縁層３５は単結晶化合物半導体層上、Ｓｉ支持基板３４上の少なくとも一方に形成する、あるいは絶縁性の薄板をはさみ３枚重ねて貼り合わせる。
【００６８】
次に、多孔質Ｓｉ層３２で基板を分割する（図３（ｄ））。Ｓｉ支持基板側は、多孔質Ｓｉ３２／単結晶化合物半導体層３３／絶縁層３５／Ｓｉ支持基板３４のような構造となる。
【００６９】
さらに、多孔質Ｓｉ３２を選択的に除去する。化合物半導体に対してＳｉのエッチング速度の早いエッチング液を用いて、多孔質Ｓｉ３２のみを化学エッチングして絶縁性基板３５＋３４上に薄膜化した単結晶化合物半導体層３３を残存させ形成する。
【００７０】
あるいは、単結晶化合物半導体層３３を研磨ストッパーとして多孔質Ｓｉ３２を選択研磨で除去する。
【００７１】
図３（ｅ）には、本発明で得られる半導体基板が示される。絶縁性基板３５＋３４上に単結晶化合物半導体層３３が平坦に、しかも均一に薄層化されて、ウェハ全域に、大面積に形成される。こうして得られた半導体基板は、化合物半導体基板として、さらには絶縁分離された電子素子作製という点から見ても好適に使用することができる。
【００７２】
化合物半導体基板として用いる場合には絶縁層３５はなくても良い。
【００７３】
第１のＳｉ単結晶基板３１は、残留多孔質Ｓｉを除去して、表面平坦性が許容できないほど荒れている場合には、表面平坦化を行なった後、再度第１のＳｉ単結晶基板３１として使用できる。
【００７４】
［実施態様例４］
図４（ａ）に示すように、まず第１のＳｉ単結晶基板４１を用意して、その表面層を多孔質化４２し、多孔質Ｓｉ４２上に非多孔質単結晶化合物半導体層４３を形成する（図４（ｂ））。
【００７５】
次に、図４（ｃ）に示すように、石英やガラスに代表される光透過性支持基板４４と単結晶化合物半導体層４３とを絶縁層４５を介して室温で密着させた後、陽極接合、加圧、あるいは熱処理、あるいはこれらの組み合わせにより貼り合わせる。これにより、光透過性支持基板４４と単結晶層４３とは絶縁層４５を介して強固に結合する。絶縁層４５は単結晶化合物半導体層上、光透過性支持基板４４上の少なくとも一方に形成する、あるいは絶縁性の薄板をはさみ３枚重ねで貼り合わせる。
【００７６】
次に、多孔質Ｓｉ層４２で基板を分割する（図４（ｄ））。光透過性支持基板側は、多孔質Ｓｉ４２／単結晶化合物半導体層４３／絶縁層４５／光透過性支持基板４４のような構造となる。
【００７７】
さらに、多孔質Ｓｉ４２を選択的に除去する。化合物半導体に対してＳｉのエッチング速度の速いエッチング液を用いて、多孔質Ｓｉ４２のみを化学エッチングして絶縁性基板４５＋４４上に薄膜化した単結晶化合物半導体層４３を残存させ形成する。
【００７８】
あるいは、単結晶化合物半導体層４３を研磨ストッパーとして多孔質Ｓｉ４２を選択研磨で除去する。
【００７９】
図４（ｅ）には、本発明で得られる半導体基板が示される。光透過性絶縁性基板４５＋４４上に単結晶化合物半導体層４３が平坦に、しかも均一に薄層化されて、ウェハ全域に、大面積に形成される。こうして得られた半導体基板は、絶縁分離された電子素子作製という点から見ても好適に使用することができる。
【００８０】
絶縁介在層４５はなくても良い。
【００８１】
第１のＳｉ単結晶基板４１は、残留多孔質Ｓｉを除去して、表面平坦性が許容できないほど荒れている場合には、表面平坦化を行なった後、再度第１のＳｉ単結晶基板４１として使用できる。
【００８２】
［実施態様例５］
図５（ａ）に示すように、まず第１のＳｉ単結晶基板５１を用意して、その両面の表面層を多孔質化５２、５３し、両面の多孔質Ｓｉ５２、５３上に非多孔質単結晶半導体層５４、５５を形成する（図５（ｂ））。
【００８３】
次に、図５（ｃ）に示すように、２枚の支持基板５６、５７と単結晶半導体層５４、５５とをそれぞれ絶縁層５８、５９を介して室温で密着させた後、陽極接合、加圧、あるいは熱処理、あるいはこれらの組み合わせにより貼り合わせる。これにより、支持基板５６、５７と単結晶層５４、５５とは絶縁層５８、５９を介して強固に結合する。絶縁層５８、５９は単結晶半導体層５４、５５上、支持基板５６、６７上の少なくとも一方に形成する、あるいは絶縁性の薄板をはさみ５枚重ねで貼り合わせる。
【００８４】
次に、両多孔質Ｓｉ層５２、５３で基板を三分割する（図５（ｄ））。２枚の支持基板は、多孔質Ｓｉ／単結晶半導体層／絶縁層／支持基板（５２／５４／５８／５６、および５３／５５／５９／５７）のような構造となる。
【００８５】
さらに、両多孔質Ｓｉ５２、５３を選択的に除去する。多孔質Ｓｉ５２、５３のみを選択的に化学エッチングして支持基板５８／５６および５９／５７上に薄膜化した単結晶半導体層５４、５５を残存させ形成する。
【００８６】
あるいは、単結晶半導体層５４、５５を研磨ストッパーとして多孔質Ｓｉ５２、５３を選択、研磨で除去する。
【００８７】
図５（ｅ）には、本発明で得られる半導体基板が示される。支持基板上に単結晶化合物半導体層が平坦に、しかも均一に薄層化されて、ウェハ全域に、大面積に２体同時に形成される。こうして得られた半導体基板は、絶縁分離された電子素子作製という点から見ても好適に使用することができる。
【００８８】
絶縁介在層５８、５９はなくても良い。
【００８９】
支持基板５６、５７は同一でなくても良い。
【００９０】
第１のＳｉ単結晶基板５１は、残留多孔質Ｓｉを除去して、表面平坦性が許容できないほど荒れている場合には、表面平坦化を行なった後、再度第１のＳｉ単結晶５１として使用できる。
【００９１】
【実施例】
（実施例１）
６２５μｍの厚みを持った比抵抗０．０１Ω・ｃｍのＰ型の６インチ径の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中において陽極化成を行った。
【００９２】
陽極化成条件は以下のとおりであった。
【００９３】
電流密度：５（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：１
時間：１２（分）
多孔質Ｓｉの厚み：１０（μｍ）
Ｐｏｒｏｓｉｔｙ：１５（％）
この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。多孔質Ｓｉ上にＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉを１μｍエピタキシャル成長した。成長条件は以下の通りである。
【００９４】
ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2
ガス流量：０．５／１８０ ｌ／ｍｉｎ
ガス圧力：８０Ｔｏｒｒ
温度：９５０℃
成長速度：０．３μｍ／ｍｉｎ
さらに、このエピタキシャルＳｉ層表面に熱酸化により１００ｎｍのＳｉＯ2層を形成した。
【００９５】
該ＳｉＯ2 層表面と別に用意した５００ｎｍのＳｉＯ2 層を形成したＳｉ基板の表面とを重ね合わせ、接触させた後、９００℃−２時間の熱処理をし、貼り合わせをおこなった。
【００９６】
貼り合わせたウェハの面に対して垂直方向に均一に十分な引っ張り力を加えたところ多孔質Ｓｉ層が破壊しウェハは二分割され、多孔質Ｓｉが表出した。具体的には、貼り合わせたウェハの両面にプレートを接着剤を用いて接着し、該プレートを該プレートを互いに引き離す方向に移動せしめる治具に配した後、２つに引き離した。
【００９７】
その後、多孔質Ｓｉ層を４９％弗酸と３０％過酸化水素水との混合液（１：５）で撹拌しながら選択エッチングした。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓｉは選択エッチングされ、完全に除去された。
【００９８】
非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、多孔質層のエッチング速度との選択比は十の五乗以上にも達し、非多孔質層におけるエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【００９９】
すなわち、Ｓｉ酸化膜上に１μｍの厚みを持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エッチングによっても単結晶Ｓｉ層には何ら変化はなかった。
【０１００】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０１０１】
こうして、高品質な半導体層を有するＳＯＩ基板が得られた。更に、多孔質Ｓｉ層を境に分離した他方のＳｉ基板に残存する多孔質層を同様のエッチングにより除去した後、表面をポリッシングした。こうして得られたＳｉ基板を用いて上述の工程を繰り返すことにより高品質な半導体層を有するＳＯＩ基板複数個が得られた。
【０１０２】
（実施例２）
５２５μｍの厚みを持った比抵抗０．０１Ω・ｃｍのＰ型の４インチ径の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中において陽極化成を行った。
【０１０３】
陽極化成条件は以下のとおりであった。
【０１０４】
電流密度：７（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：１
時間：１２（分）
多孔質Ｓｉの厚み：１０（μｍ）
Ｐｏｒｏｓｉｔｙ：１５（％）
この基板を酸素雰囲気中４００℃で２時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。多孔質Ｓｉ上にＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法により単結晶Ｓｉを０．５μｍエピタキシャル成長した。成長条件は以下の通りである。
【０１０５】
温度：７００℃
圧力：１×１０-9Ｔｏｒｒ
成長速度：０．１ｎｍ／ｓｅｃ
温度：９５０℃
成長速度：０．３μｍ／ｍｉｎ
さらに、このエピタキシャルＳｉ層表面に熱酸化により１００ｎｍのＳｉＯ2層を形成した。
【０１０６】
該ＳｉＯ2 層表面と別に用意した溶融石英基板の表面とを重ね合わせ、接触させた後、４００℃−２時間の熱処理をし、貼り合わせをおこなった。
【０１０７】
貼り合わせたウェハの面に対して垂直方向に均一に十分な圧力を加えたところ多孔質Ｓｉ層が破壊しウェハは二分割され、多孔質Ｓｉが表出した。具体的には、貼り合わせたウェハの両面にプレートを接着剤を用いて接着し、該プレートを該プレートを実施例１で述べた治具に配した後、該プレートに圧力を加えることでＳｉ層を破壊した。
【０１０８】
その後、多孔質Ｓｉ層をバッファード弗酸と３０％過酸化水素水との混合液（１：５）で撹拌しながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓｉは選択エッチングされ、完全に除去された。
【０１０９】
非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、多孔質層のエッチング速度との選択比は十の五乗以上にも達し、非多孔質層におけるエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０１１０】
すなわち、溶融石英基板上に０．５μｍの厚みを持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エッチングによっても単結晶Ｓｉ層には何ら変化はなかった。
【０１１１】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０１１２】
実施例１と同様にして、上述の工程を繰り返すことにより高品質な半導体層を有するＳＯＩ基板複数個が得られた。
【０１１３】
（実施例３）
６２５μｍの厚みを持った比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中において陽極化成を行った。
【０１１４】
陽極化成条件は以下のとおりであった。
【０１１５】
電流密度：７（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：１
時間：１２（分）
多孔質Ｓｉの厚み：１０（μｍ）
Ｐｏｒｏｓｉｔｙ：１５（％）
この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。多孔質Ｓｉ上にＭＯＣＶＤ（ＭｅｔａｌＯｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶ＧａＡｓを１μｍエピタキシャル成長した。成長条件は以下の通りである。
【０１１６】
ソースガス：ＴＭＧ／ＡｓＨ3 ／Ｈ2
ガス圧力：８０Ｔｏｒｒ
温度：７００℃
該ＧａＡｓ層表面と別に用意した第２のＳｉ基板の表面とを重ね合わせ、接触させた後、９００℃−１時間の熱処理をし、貼り合わせをおこなった。この熱処理により両基板は強固に貼り合わされた。
【０１１７】
貼り合わせたウェハに実施例２と同様にして圧力を加えたところ多孔質Ｓｉ層が破壊しウェハは二分割され、多孔質Ｓｉが表出した。
【０１１８】
その後、多孔質Ｓｉ層を内壁の酸化膜を弗酸で除去した後、多孔質Ｓｉをエチレンジアミン＋ピロカテコール＋水（１７ｍｌ：３ｇ：８ｍｌの比率）１１０℃でエッチングした。単結晶ＧａＡｓはエッチングされずに残り、単結晶ＧａＡｓをエッチ・ストップの材料として、多孔質Ｓｉは選択エッチングされ、完全に除去された。
【０１１９】
単結晶ＧａＡｓの該エッチング液に対するエッチング速度は、極めて低く、実用上無視できる膜厚減少である。
【０１２０】
すなわち、Ｓｉ基板上に１μｍの厚みを持った単結晶ＧａＡｓ層が形成できた。多孔質Ｓｉの選択エッチングによっても単結晶ＧａＡｓ層には何ら変化はなかった。
【０１２１】
透過電子顕微鏡による断面観察の結果、ＧａＡｓ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０１２２】
実施例２と同様にして、上述の工程を繰り返し、高品質なＧａＡｓ層を配した複数の半導体基板が得られた。
【０１２３】
支持基板として酸化膜付きのＳｉ基板を用いることにより、絶縁膜上のＧａＡｓも同様に作製できた。
【０１２４】
（実施例４）
６２５μｍの厚みを持った比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の５インチ径の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中において陽極化成を行った。
【０１２５】
陽極化成条件は以下のとおりであった。
【０１２６】
電流密度：１０（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：１
時間：２４（分）
多孔質Ｓｉの厚み：２０（μｍ）
Ｐｏｒｏｓｉｔｙ：１７（％）
この基板を酸素雰囲気中４００℃で２時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。多孔質Ｓｉ上にＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法により単結晶ＡｌＧａＡｓを０．５μｍエピタキシャル成長した。
【０１２７】
該ＡｌＧａＡｓ層表面と別に用意した低融点ガラス基板の表面とを重ね合わせ、接触させた後、５００℃−２時間の熱処理をし、貼り合わせをおこなった。この熱処理により両基板は強固に貼り合わされた。
【０１２８】
貼り合わせたウェハ実施例２と同様にして圧力を加えたところ多孔質Ｓｉ層が破壊しウェハは二分割され、多孔質Ｓｉが表出した。
【０１２９】
その後、多孔質Ｓｉを弗酸溶液でエッチングした。単結晶ＡｌＧａＡｓはエッチングされずに残り、単結晶ＡｌＧａＡｓをエッチ・ストップの材料として、多孔質Ｓｉは選択エッチングされ、完全に除去された。
【０１３０】
単結晶ＡｌＧａＡｓの該エッチング液に対するエッチング速度は、極めて低く、実用上無視できる膜厚減少である。
【０１３１】
すなわち、ガラス基板上に０．５μｍの厚みを持った単結晶ＡｌＧａＡｓ層が形成できた。多孔質Ｓｉの選択エッチングによっても単結晶ＡｌＧａＡｓ層には何ら変化はなかった。
【０１３２】
透過電子顕微鏡による断面観察の結果、ＡｌＧａＡｓ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。実施例２と同様にして、上述の工程を繰り返すことにより高品質な半導体層を有する基板が複数個得られた。
【０１３３】
（実施例５）
６２５μｍの厚みを持った比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の両面研磨の６インチ径の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中において両面に対して陽極化成を行った。
【０１３４】
陽極化成条件は以下のとおりであった。
【０１３５】
電流密度：５（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：１
時間：１２×２（分）
多孔質Ｓｉの厚み：各１０（μｍ）
Ｐｏｒｏｓｉｔｙ：１５（％）
この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。両面に形成した多孔質Ｓｉ上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉをそれぞれ１μｍエピタキシャル成長した。成長条件は以下の通りである。
【０１３６】
ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2
ガス流量：０．５／１８０ ｌ／ｍｉｎ
ガス圧力：８０Ｔｏｒｒ
温度：９５０℃
成長速度：０．３μｍ／ｍｉｎ
さらに、このエピタキシャルＳｉ層表面に熱酸化により１００ｎｍのＳｉＯ2層を形成した。
【０１３７】
該ＳｉＯ2 層表面と別に用意した５００ｎｍのＳｉＯ2 層を形成した２枚のＳｉ基板の表面とをそれぞれ重ね合わせ、接触させた後、６００℃−２時間の熱処理をし、貼り合わせをおこなった。
【０１３８】
実施例１の手法を用いて貼り合わせたウェハの面に対して垂直方向に十分な引っ張り力を加えたところ多孔質Ｓｉ層が２層とも破壊しウェハは三分割され、多孔質Ｓｉが表出した。
【０１３９】
その後、多孔質Ｓｉ層を４９％弗酸と３０％過酸化水素水との混合液（１：５）で撹拌しながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓｉは選択エッチングされ、完全に除去された。
【０１４０】
非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、多孔質層のエッチング速度との選択比は十の五乗以上にも達し、比多孔質層におけるエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０１４１】
すなわち、Ｓｉ酸化膜上に１μｍの厚みを持った単結晶Ｓｉ層が２枚同時に形成できた。多孔質Ｓｉの選択エッチングによっても単結晶Ｓｉ層には何ら変化はなかった。
【０１４２】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。実施例１と同様にして上述の工程を繰り返し、高品質な半導体層を有する基板複数個を得た。
【０１４３】
（実施例６）
６２５μｍの厚みを持った比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の５インチ径の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中において陽極化成を行った。
【０１４４】
陽極化成条件は以下のとおりであった。
【０１４５】
電流密度：７（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：１
時間：４（分）
多孔質Ｓｉの厚み：３（μｍ）
Ｐｏｒｏｓｉｔｙ：１５（％）
さらに
電流密度：３０（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：３：２
時間：３（分）
多孔質Ｓｉの厚み：１０（μｍ）
Ｐｏｒｏｓｉｔｙ：４５（％）
この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。多孔質Ｓｉ上にＣＶＤ法により単結晶Ｓｉを０．３μｍエピタキシャル成長した。成長条件は以下の通りである。
【０１４６】
ソースガス：ＳｉＨ4
キャリヤーガス：Ｈ2
温度：８５０℃
圧力：１×１０-2Ｔｏｒｒ
成長速度：３．３ｎｍ／ｓｅｃ
さらに、このエピタキシャルＳｉ層表面に熱酸化により１００ｎｍのＳｉＯ2層を形成した。
【０１４７】
該ＳｉＯ2 層表面と別に用意した５００ｎｍのＳｉＯ2 層を形成したＳｉ基板の表面とを重ね合わせ、接触させた後、７００℃−２時間の熱処理をし、貼り合わせをおこなった。
【０１４８】
実施例１の手法を用いて、貼り合わせたウェハの面に対して垂直方向に十分な引っ張り力を加えたところで多孔質Ｓｉ層が破壊しウェハは二分割され、多孔質Ｓｉが表出した。
【０１４９】
その後、多孔質Ｓｉ層をＨＦ／ＨＮＯ3 ／ＣＨ3 ＣＯＯＨ系のエッチング液で選択エッチングする。多孔質Ｓｉはエッチングされ、完全に除去された。
【０１５０】
非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、非多孔質層におけるエッチング量は実用上無視できる膜厚減少である。
【０１５１】
すなわち、Ｓｉ酸化膜上に０．３μｍの厚みを持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エッチングによっても単結晶Ｓｉ層には何ら変化はなかった。
【０１５２】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。実施例１と同様にして上述の工程を繰り返し、高品質な半導体層を有する基板複数個を得た。
【０１５３】
（実施例７）
６２５μｍの厚みを持った比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中において陽極化成を行った。
【０１５４】
陽極化成条件は以下のとおりであった。
【０１５５】
電流密度：５（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：１
時間：１２（分）
多孔質Ｓｉの厚み：１０（μｍ）
Ｐｏｒｏｓｉｔｙ：１５（％）
この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。多孔質Ｓｉ上にＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉを１μｍエピタキシャル成長した。成長条件は以下の通りである。
【０１５６】
ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2
ガス流量：０．５／１８０ ｌ／ｍｉｎ
ガス圧力：８０Ｔｏｒｒ
温度：９５０℃
成長速度：０．３μｍ／ｍｉｎ
さらに、このエピタキシャルＳｉ層表面に熱酸化により１００ｎｍのＳｉＯ2層を形成した。
【０１５７】
該ＳｉＯ2 層表面と別に用意した５００ｎｍのＳｉＯ2 層を形成したＳｉ基板の表面とを重ね合わせ、接触させた後、９００℃−２時間の熱処理をし、貼り合わせをおこなった。
【０１５８】
実施例１の手法を用いて、貼り合わせたウェハの面に対して垂直方向に十分な引っ張り力を加えたところ多孔質Ｓｉ層が破壊しウェハは二分割され、多孔質Ｓｉが表出した。
【０１５９】
その後、多孔質Ｓｉ層を単結晶Ｓｉをストッパーとして選択研磨した。多孔質Ｓｉ選択研磨され、完全に除去された。
【０１６０】
すなわち、Ｓｉ酸化膜上に１μｍの厚みを持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エッチングによっても単結晶Ｓｉ層には何ら変化はなかった。
【０１６１】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。実施例１と同様にして上述の工程を繰り返し、高品質な半導体層を有する基板複数個を得た。
【０１６２】
（実施例８）
６２５μｍの厚みを持った比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の６インチ径の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中において陽極化成を行った。
【０１６３】
陽極化成条件は以下のとおりであった。
【０１６４】
電流密度：５（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：１
時間：１２（分）
多孔質Ｓｉの厚み：１０（μｍ）
Ｐｏｒｏｓｉｔｙ：１５（％）
この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。多孔質Ｓｉ上にＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉを１μｍエピタキシャル成長した。成長条件は以下の通りである。
【０１６５】
ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2
ガス流量：０．５／１８０ ｌ／ｍｉｎ
ガス圧力：８０Ｔｏｒｒ
温度：９５０℃
成長速度：０．３μｍ／ｍｉｎ
さらに、このエピタキシャルＳｉ層表面に熱酸化により１００ｎｍのＳｉＯ2層を形成した。
【０１６６】
該ＳｉＯ2 層表面と別に用意した５００ｎｍのＳｉＯ2 層を形成したＳｉ基板の表面とを重ね合わせ、接触させた後、９００℃−２時間の熱処理をし、貼り合わせをおこなった。次いで貼り合わせた基板を超音波振動子を配した槽の中に入れ、超音波エネルギーを印加したところ多孔質Ｓｉ層が破壊しウェハは二分割され、多孔質Ｓｉが表出した。
【０１６７】
その後、多孔質Ｓｉ層を４９％弗酸と３０％過酸化水素水との混合液（１：５）で撹はんしながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓｉは選択エッチングされ完全に除去された。
【０１６８】
非多孔質Ｓｉ単結晶の該エッチング液にたいするエッチング速度は、極めて低く、多孔質層のエッチング速度との選択比は十の五乗以上にも達し、非多孔質層におけるエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０１６９】
すなわち、Ｓｉ酸化膜上に１μｍの厚みを持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エッチングによっても単結晶Ｓｉ層には何ら変化はなかった。
【０１７０】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０１７１】
第１のＳｉ単結晶基板は残留多孔質Ｓｉを除去して、再度第１のＳｉ単結晶基板として使用した。
【０１７２】
（実施例９）
５２５μｍの厚みを持った比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の４インチ径の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中において陽極化成を行った。
【０１７３】
陽極化成条件は以下のとおりであった。
【０１７４】
電流密度：７（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：１
時間：１２（分）
多孔質Ｓｉの厚み：１０（μｍ）
Ｐｏｒｏｓｉｔｙ：１５（％）
この基板を酸素雰囲気中４００℃で２時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。多孔質Ｓｉ上にＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法により単結晶Ｓｉを０．５μｍエピタキシャル成長した。成長条件は以下の通りである。
【０１７５】
温度：７００℃
圧力：１×１０-9Ｔｏｒｒ
成長速度：０．１ｎｍ／ｓｅｃ
温度：９５０℃
成長速度：０．３μｍ／ｍｉｎ
さらに、このエピタキシャルＳｉ層表面に熱酸化により１００ｎｍのＳｉＯ2層を形成した。
【０１７６】
該ＳｉＯ2 層表面と別に用意した溶融石英基板の表面とを重ね合わせ、接触させた後、４００℃−２時間の熱処理をし、貼り合わせをおこなった。
【０１７７】
ウェハ端面に多孔質層を表出させ、多孔質Ｓｉをある程度エッチングし、そこへ剃刀の刃のように鋭利な板を挿入したところ多孔質Ｓｉ層が破壊しウェハは二分割され、多孔質Ｓｉが表出した。
【０１７８】
その後、多孔質Ｓｉ層をバッファード弗酸と３０％過酸化水素水との混合液（１：５）で撹はんしながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓｉは選択エッチングされ完全に除去された。
【０１７９】
非多孔質Ｓｉ単結晶の該エッチング液にたいするエッチング速度は、極めて低く、多孔質層のエッチング速度との選択比は十の五乗以上にも達し、非多孔質層におけるエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０１８０】
すなわち、溶融石英基板上に０．５μｍの厚みを持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エッチングによっても単結晶Ｓｉ層には何ら変化はなかった。
【０１８１】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０１８２】
エピタキシャルＳｉ層表面に酸化膜を形成しなくても同様の結果が得られた。
【０１８３】
第１のＳｉ単結晶基板は残留多孔質Ｓｉを除去して、表面研磨を行い鏡面状にした後、再度第１のＳｉ単結晶基板として使用した。
【０１８４】
（実施例１０）
６２５μｍの厚みを持った比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の両面研磨の６インチ径の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中において両面に対して陽極化成を行った。
【０１８５】
陽極化成条件は以下のとおりであった。
【０１８６】
電流密度：５（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：１
時間：１２×２（分）
多孔質Ｓｉの厚み：各１０（μｍ）
Ｐｏｒｏｓｉｔｙ：１５（％）
この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。両面に形成した多孔質Ｓｉ上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉを１μｍエピタキシャル成長した。成長条件は以下の通りである。
【０１８７】
ソースガス：ＳｉＨ2 Ｃｌ2 ／Ｈ2
ガス流量：０．５／１８０ ｌ／ｍｉｎ
ガス圧力：８０Ｔｏｒｒ
温度：９５０℃
成長速度：０．３μｍ／ｍｉｎ
さらに、このエピタキシャルＳｉ層表面に熱酸化により１００ｎｍのＳｉＯ2層を形成した。
【０１８８】
該ＳｉＯ2 層表面と別に用意した５００ｎｍのＳｉＯ2 層を形成した２枚のＳｉ基板の表面とをそれぞれ重ね合わせ、接触させた後、６００℃−２時間の熱処理をし、貼り合わせをおこなった。
【０１８９】
ウェハ端面に多孔質層を表出させ、多孔層Ｓｉに水等の液体をしみ込ませた後、貼り合わせウェハ全体を加熱あるいは冷却したところ、液体の膨張等により多孔質Ｓｉ層が破壊しウェハは二分割され、多孔質Ｓｉが表出した。
【０１９０】
その後、多孔質Ｓｉ層を４９％弗酸と３０％過酸化水素水との混合液（１：５）で撹はんしながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓｉは選択エッチングされ完全に除去された。
【０１９１】
非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、多孔質層のエッチング速度との選択比は十の五乗以上にも達し、非多孔質層におけるエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０１９２】
すなわち、Ｓｉ酸化膜上に１μｍの厚みを持った単結晶Ｓｉ層が２枚同時に形成できた。多孔質Ｓｉの選択エッチングによっても単結晶Ｓｉ層には何ら変化はなかった。
【０１９３】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０１９４】
エピタキシャルＳｉ層表面に酸化膜を形成しなくても同様の結果が得られた。
【０１９５】
第１のＳｉ単結晶基板は残留多孔質Ｓｉを除去して、表面を水素処理して平坦化した後、再度第１のＳｉ単結晶基板として使用した。
【０１９６】
（実施例１１）
６２５μｍの厚みを持った比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の５インチ径の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中において陽極化成を行った。
【０１９７】
陽極化成条件は以下のとおりであった。
【０１９８】
電流密度：７（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：１
時間：４（分）
多孔質Ｓｉの厚み：３（μｍ）
Ｐｏｒｏｓｉｔｙ：１５（％）
さらに
電流密度：３０（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：３：２
時間：３（分）
多孔質Ｓｉの厚み：１０（μｍ）
Ｐｏｒｏｓｉｔｙ：４５（％）
この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。多孔質Ｓｉ上にＣＶＤ法により単結晶Ｓｉを０．３μｍエピタキシャル成長した。成長条件は以下の通りである。
【０１９９】
ソースガス：ＳｉＨ4
キャリヤーガス：Ｈ2
温度：８５０℃
圧力：１×１０-2Ｔｏｒｒ
成長速度：３．３ｎｍ／ｓｅｃ
さらに、このエピタキシャルＳｉ層表面に熱酸化により１００ｎｍのＳｉＯ2層を形成した。
【０２００】
該ＳｉＯ2 層表面と別に用意した５００ｎｍのＳｉＯ2 層を形成したＳｉ基板の表面とを重ね合わせ、接触させた後、７００℃−２時間の熱処理をし、貼り合わせをおこなった。
【０２０１】
第１（あるいは第２）の基板に対して第２（あるいは第１）の基板に水平方向に力を加えたところ多孔質Ｓｉ層は剪断応力に耐えきれず破壊しウェハは二分割され、多孔質Ｓｉが表出した。
【０２０２】
その後、多孔質Ｓｉ層をＨＦ／ＨＮＯ3 ／ＣＨ3 ＣＯＯＨ系のエッチング液で選択エッチングする。多孔質Ｓｉは選択エッチングされ完全に除去された。
【０２０３】
非多孔質Ｓｉ単結晶の該エッチング液にたいするエッチング速度は、極めて低く、非多孔質層におけるエッチング量は実用上無視できる膜厚減少である。
【０２０４】
すなわち、Ｓｉ酸化膜上に０．３μｍの厚みを持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エッチングによっても単結晶Ｓｉ層には何ら変化はなかった。
【０２０５】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０２０６】
エピタキシャルＳｉ層表面に酸化膜を形成しなくても同様の結果が得られた。
【０２０７】
第１のＳｉ単結晶基板は残留多孔質Ｓｉを除去して、再度第１のＳｉ単結晶基板として使用した。
【０２０８】
（参考例）
６２５μｍの厚みを持った比抵抗０．０１Ω・ｃｍのＰ型あるいはＮ型の５インチ径の第１の（１００）単結晶Ｓｉ基板を、ＨＦ溶液中において陽極化成を行った。
【０２０９】
陽極化成条件は以下のとおりであった。
【０２１０】
電流密度：７（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：１：１
時間：４（分）
多孔質Ｓｉの厚み：３（μｍ）
Ｐｏｒｏｓｉｔｙ：１５（％）
さらに
電流密度：３０（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：３：２
時間：３（分）
多孔質Ｓｉの厚み：１０（μｍ）
Ｐｏｒｏｓｉｔｙ：４５（％）
この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。多孔質Ｓｉ上にＣＶＤ法により単結晶Ｓｉを０．３μｍエピタキシャル成長した。成長条件は以下の通りである。
【０２１１】
ソースガス：ＳｉＨ4
キャリヤーガス：Ｈ2
温度：８５０℃
圧力：１×１０-2Ｔｏｒｒ
成長速度：３．３ｎｍ／ｓｅｃ
さらに、このエピタキシャルＳｉ層表面に熱酸化により１００ｎｍのＳｉＯ2層を形成した。
【０２１２】
該ＳｉＯ2 層表面と別に用意した５００ｎｍのＳｉＯ2 層を形成したＳｉ基板の表面とを重ね合わせ、接触させた後、７００℃−２時間の熱処理をし、貼り合わせをおこなった。
【０２１３】
ウェハ端面に多孔質層を表出させ、多孔質Ｓｉの選択エッチング液により端面から多孔質Ｓｉ層をエッチングしたところウェハは二分割された。
【０２１４】
その後、多孔質Ｓｉ層をＨＦ／ＨＮＯ3 ／ＣＨ3 ＣＯＯＨ系のエッチング液で選択エッチングする。多孔質Ｓｉは選択エッチングされ完全に除去された。
【０２１５】
非多孔質Ｓｉ単結晶の該エッチング液にたいするエッチング速度は、極めて低く、非多孔質層におけるエッチング量は実用上無視できる膜厚減少である。
【０２１６】
すなわち、Ｓｉ酸化膜上に１μｍの厚みを持った単結晶Ｓｉ層が形成できた。多孔質Ｓｉの選択エッチングによっても単結晶Ｓｉ層には何ら変化はなかった。
【０２１７】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０２１８】
エピタキシャルＳｉ層表面に酸化膜を形成しなくても同様の結果が得られた。
【０２１９】
第１のＳｉ単結晶基板は残留多孔質Ｓｉを除去して、再度第１のＳｉ単結晶基板として使用した。
【０２２０】
【発明の効果】
以上説明したように、本発明によれば、貼り合わせて構成された基体に外力を加えて多孔質層で分離し、非多孔質単結晶半導体層が配された第２の基体上の多孔質層を除去することにより、高品質な非多孔質単結晶半導体層が配された半導体基体を形成できる。
【０２２１】
これに加えて、貼り合わせて構成された基体を多孔質層で分離し、第１の基体を構成する多孔質層を除去することにより、多孔質層を除去した第１の基体を半導体基体作製に再利用することができるため、半導体基体の生産性の向上、低コスト化が更に図れる。
【０２２２】
また、本発明によれば、透明基板（光透過性基板）をはじめとする基板上に結晶性が単結晶ウェハー並に優れたＳｉ等の単結晶層あるいは化合物半導体単結晶層を得るうえで、生産性、均一性、制御性、コストの面において卓越した半導体基板の作製方法を提案することができる。
【０２２３】
また、本発明によれば、ＳＯＩ構造の大規模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭＯＸの代替足り得る半導体基板の作製方法を提案することができる。
【０２２４】
また、本発明によれば、多孔質層を介して基体を２つ以上に分離することができ、分離後の一方の基体は、残留多孔質を除去した後、半導体基板として使用可能であり、他方の基体は、残留多孔質を除去した後、再度、半導体基板の作製に利用することができる。
【０２２５】
また、本発明によれば、基体の両面に多孔質層および非多孔質単結晶層を形成し、該単結晶層を挟むように２枚の別の基体を貼り合わせた後、外力を加えて前記多孔質層で基体を分離することにより同時に２枚の半導体基板を作製することができる。
【０２２６】
すなわち、本発明によれば、経済性に優れて、大面積に渡り均一平坦な、極めて優れた結晶性を有する単結晶基板を用いて、表面に形成された半導体層あるいは化合物半導体活性層を残して、その片面から該活性層までを取り去り、絶縁物上に欠陥の著しく少ない単結晶層あるいは化合物半導体結晶層を得る半導体基板の作製方法を提供することができる。
【０２２７】
また、透明基板（光透過性基板）上に結晶性が単結晶ウェハー並に優れたＳｉあるいは化合物半導体単結晶層を得るうえで、生産性、均一性、制御性、コストの面において卓越した半導体基板の作製方法を得ることができる。
【０２２８】
また、ＳＯＩ構造の大規模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭＯＸの代替足り得る半導体基板の作製方法を得ることができる。
【図面の簡単な説明】
【図１】本発明の方法の１例を説明するための模式的断面図である。
【図２】本発明の方法の１例を説明するための模式的断面図である。
【図３】本発明の方法の１例を説明するための模式的断面図である。
【図４】本発明の方法の１例を説明するための模式的断面図である。
【図５】本発明の方法の１例を説明するための模式的断面図である。
【符号の説明】
１１ Ｓｉ単結晶基板
１２ 多孔質Ｓｉ層
１３ 非多孔質単結晶Ｓｉ層
１４ Ｓｉ支持基板
１５ 絶縁層

Claims (11)

  1. 陽極化成によって形成された多孔質半導体層の上に非多孔質半導体層を有する第１の基体を用意する工程、及び前記第１の基体と第２の基体とを、前記非多孔質半導体層が内側に位置するように貼り合わせる工程、を含み、前記第２の基体上に前記非多孔質半導体層を有する半導体基板を作製する方法において、
    貼り合わされた前記第１及び第２の基体に外力を加え、前記多孔質半導体層において分離する分離工程、を含むことを特徴とする半導体基板の作製方法。
  2. 前記多孔質半導体層は、多孔質シリコンである請求項１記載の半導体基板の作製方法。
  3. 前記多孔質半導体層の孔の内壁に熱酸化膜が形成されている請求項１記載の半導体基板の作製方法。
  4. 前記多孔質半導体層は、非多孔質半導体基板の表面に形成される請求項１記載の半導体基板の作製方法。
  5. 前記陽極化成は、フッ酸を含有する水溶液により行う請求項４記載の半導体基板の作製方法。
  6. 前記非多孔質半導体層は、シリコン層である請求項１記載の半導体基板の作製方法。
  7. 前記第１の基体は、シリコン基板の一部を多孔質化することによって多孔質半導体層を形成し、該多孔質半導体層上に非多孔質半導体層をエピタキシャル成長させることにより形成される請求項１記載の半導体基板の作製方法。
  8. 貼り合わされた前記第１及び第２の基体の貼り合わせ面に対して垂直な方向に力を加えることにより分離する請求項１記載の半導体基板の作製方法。
  9. 貼り合わされた前記第１及び第２の基体の貼り合わせ面に対して平行な方向に力を加えることにより分離する請求項１記載の半導体基板の作製方法。
  10. 前記多孔質半導体層に板を挿入することにより分離する請求項１記載の半導体基板の作製方法。
  11. 陽極化成によって形成された多孔質層の上に半導体層を有する基板を用意する工程、前記基板に外力を加え、前記多孔質層において前記基板から前記半導体層を分離する工程、を含むことを特徴とする基板から半導体層を分離する方法。
JP23092798A 1994-03-10 1998-08-17 半導体基板の作製方法及び基板から半導体層を分離する方法 Expired - Lifetime JP3796358B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23092798A JP3796358B2 (ja) 1994-03-10 1998-08-17 半導体基板の作製方法及び基板から半導体層を分離する方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-39389 1994-03-10
JP3938994 1994-03-10
JP23092798A JP3796358B2 (ja) 1994-03-10 1998-08-17 半導体基板の作製方法及び基板から半導体層を分離する方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP04544195A Division JP3257580B2 (ja) 1994-03-10 1995-03-06 半導体基板の作製方法

Publications (2)

Publication Number Publication Date
JPH11135762A JPH11135762A (ja) 1999-05-21
JP3796358B2 true JP3796358B2 (ja) 2006-07-12

Family

ID=12551656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23092798A Expired - Lifetime JP3796358B2 (ja) 1994-03-10 1998-08-17 半導体基板の作製方法及び基板から半導体層を分離する方法

Country Status (1)

Country Link
JP (1) JP3796358B2 (ja)

Also Published As

Publication number Publication date
JPH11135762A (ja) 1999-05-21

Similar Documents

Publication Publication Date Title
JP3257580B2 (ja) 半導体基板の作製方法
US7148119B1 (en) Process for production of semiconductor substrate
US6569748B1 (en) Substrate and production method thereof
JP3214631B2 (ja) 半導体基体及びその作製方法
EP0554795B1 (en) Semiconductor device substrate and process for preparing the same
JP3352340B2 (ja) 半導体基体とその製造方法
CA2221245C (en) Method of manufacturing semiconductor article
US6306729B1 (en) Semiconductor article and method of manufacturing the same
JP3112121B2 (ja) 半導体基材の作製方法および半導体部材
JPH05275329A (ja) 半導体素子基体とその作製方法
JPH10200080A (ja) 半導体部材の製造方法
JP2994837B2 (ja) 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
JP2000349267A (ja) 半導体部材の作製方法
JP3697052B2 (ja) 基板の製造方法及び半導体膜の製造方法
JPH10326884A (ja) 半導体基板及びその作製方法とその複合部材
JP3293767B2 (ja) 半導体部材の製造方法
JP3755857B2 (ja) 半導体基板の作製方法および基板から半導体層を分離する方法
JP3796358B2 (ja) 半導体基板の作製方法及び基板から半導体層を分離する方法
JP3119384B2 (ja) 半導体基板及びその作製方法
JP2002118242A (ja) 半導体部材の製造方法
JP3342442B2 (ja) 半導体基板の作製方法及び半導体基板
JP3237889B2 (ja) 半導体基体及びその作製方法
JP3237890B2 (ja) 半導体基体及びその作製方法
JP3293766B2 (ja) 半導体部材の製造方法
JP2000277403A (ja) 半導体基体の作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060417

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090421

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100421

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110421

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120421

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130421

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130421

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140421

Year of fee payment: 8

EXPY Cancellation because of completion of term