JPH11135622A - 半導体装置及び液晶表示装置及び投射型液晶表示装置及び製造方法 - Google Patents
半導体装置及び液晶表示装置及び投射型液晶表示装置及び製造方法Info
- Publication number
- JPH11135622A JPH11135622A JP29446697A JP29446697A JPH11135622A JP H11135622 A JPH11135622 A JP H11135622A JP 29446697 A JP29446697 A JP 29446697A JP 29446697 A JP29446697 A JP 29446697A JP H11135622 A JPH11135622 A JP H11135622A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- liquid crystal
- forming
- inorganic sog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 層間絶縁膜をＣＭＰ処理を必要としない程平
坦化すると同時に耐クラック性を向上させ、反射電極の
効率や多層金属配線の信頼性を高め、歩留りを向上させ
る半導体装置及びその製造方法及び液晶表示装置等を提
供する。 【解決手段】 半導体装置の層間絶縁膜において、金属
配線上に、絶縁膜と無機ＳＯＧ膜とを複数層形成した構
造の層間絶縁膜を有することを特徴とする半導体装置。
また、半導体装置の層間絶縁膜の形成方法において、金
属配線上に絶縁膜を形成する工程と、その上に無機ＳＯ
Ｇ膜を形成する工程を繰り返し行ない、該絶縁膜と該無
機ＳＯＧ膜の複層構造からなる層間絶縁膜を形成するこ
とを特徴とする半導体装置の製造方法。
坦化すると同時に耐クラック性を向上させ、反射電極の
効率や多層金属配線の信頼性を高め、歩留りを向上させ
る半導体装置及びその製造方法及び液晶表示装置等を提
供する。 【解決手段】 半導体装置の層間絶縁膜において、金属
配線上に、絶縁膜と無機ＳＯＧ膜とを複数層形成した構
造の層間絶縁膜を有することを特徴とする半導体装置。
また、半導体装置の層間絶縁膜の形成方法において、金
属配線上に絶縁膜を形成する工程と、その上に無機ＳＯ
Ｇ膜を形成する工程を繰り返し行ない、該絶縁膜と該無
機ＳＯＧ膜の複層構造からなる層間絶縁膜を形成するこ
とを特徴とする半導体装置の製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法及び該半導体装置を用いた液晶表示装置及び
投射型液晶表示装置に関し、特に、半導体素子を用いた
液晶表示装置の層間絶縁膜の形成方法に関するものであ
る。
の製造方法及び該半導体装置を用いた液晶表示装置及び
投射型液晶表示装置に関し、特に、半導体素子を用いた
液晶表示装置の層間絶縁膜の形成方法に関するものであ
る。
【０００２】
【従来の技術】従来、液晶表示装置に用いられている半
導体素子の層間絶縁膜の表面の平坦性は乏しいものであ
った。
導体素子の層間絶縁膜の表面の平坦性は乏しいものであ
った。
【０００３】従来技術を用いて形成された層間絶縁膜の
断面構造を図８に示す。
断面構造を図８に示す。
【０００４】図８において、１は半導体基盤、２はＬＯ
ＣＯＳ絶縁膜、３はゲート電極、４はＢＰＳＧ膜、５は
金属電極配線、６は第１層間絶縁膜、７はＳＯＧ、８は
第２層間絶縁膜、９は凹部、１０は段差である。
ＣＯＳ絶縁膜、３はゲート電極、４はＢＰＳＧ膜、５は
金属電極配線、６は第１層間絶縁膜、７はＳＯＧ、８は
第２層間絶縁膜、９は凹部、１０は段差である。
【０００５】従来におけるＭＯＳトランジスタの一般的
なプロセスは半導体基盤１にウェル領域を形成し、Ｓｉ
Ｎ膜等を堆積させ、パターニングで前記ＳｉＮ膜の一部
を除去し、熱酸化法等でＬＯＣＯＳ絶縁膜２を形成す
る。次にゲート酸化膜を熱酸化膜を熱酸化法等で形成
し、ＬＰ−ＣＶＤ法等で、Ｐｏｌｙ−Ｓｉ等を堆積さ
せ、不純物を導入し、前記Ｐｏｌｙ−Ｓｉの抵抗を下
げ、フォトリソグラフィー工程でパターニング、エッチ
ング処理を施し、ゲート電極３を形成する。その後、自
己整合方法で高濃度不純物をイオン注入法で前記ウェル
領域内に導入し、熱処理を加え、ソース領域、ドレイン
領域を形成する。次にＣＶＤ法等で絶縁膜を堆積させ、
熱処理によりリフローさせる。次にフォトリソグラフィ
工程のパターニング、エッチング処理でコンタクト孔を
形成し、ＰＶＤ法で金属膜を堆積させ、再度パターニン
グ、エッチング処理にて金属電極配線５を形成する。そ
の後、各種ＣＶＤ法等で第１層間絶縁膜６を堆積させ、
回転塗布法でＳＯＧ膜７を塗布し、熱処理を加えた後、
各種ＣＶＤ法等で第２層間絶縁層８を堆積させる。その
後、スルーホールを形成し、多層配線や反射電極となる
金属膜を堆積させ、パターニング、エッチング処理を繰
り返す事で多層配線や反射電極を形成していた。
なプロセスは半導体基盤１にウェル領域を形成し、Ｓｉ
Ｎ膜等を堆積させ、パターニングで前記ＳｉＮ膜の一部
を除去し、熱酸化法等でＬＯＣＯＳ絶縁膜２を形成す
る。次にゲート酸化膜を熱酸化膜を熱酸化法等で形成
し、ＬＰ−ＣＶＤ法等で、Ｐｏｌｙ−Ｓｉ等を堆積さ
せ、不純物を導入し、前記Ｐｏｌｙ−Ｓｉの抵抗を下
げ、フォトリソグラフィー工程でパターニング、エッチ
ング処理を施し、ゲート電極３を形成する。その後、自
己整合方法で高濃度不純物をイオン注入法で前記ウェル
領域内に導入し、熱処理を加え、ソース領域、ドレイン
領域を形成する。次にＣＶＤ法等で絶縁膜を堆積させ、
熱処理によりリフローさせる。次にフォトリソグラフィ
工程のパターニング、エッチング処理でコンタクト孔を
形成し、ＰＶＤ法で金属膜を堆積させ、再度パターニン
グ、エッチング処理にて金属電極配線５を形成する。そ
の後、各種ＣＶＤ法等で第１層間絶縁膜６を堆積させ、
回転塗布法でＳＯＧ膜７を塗布し、熱処理を加えた後、
各種ＣＶＤ法等で第２層間絶縁層８を堆積させる。その
後、スルーホールを形成し、多層配線や反射電極となる
金属膜を堆積させ、パターニング、エッチング処理を繰
り返す事で多層配線や反射電極を形成していた。
【０００６】
【発明が解決しようとする課題】しかしながら、前記従
来例による層間絶縁膜の形成方法では平坦化のためＰ
（リン）含有のＳＯＧ膜を使用している為、金属配線を
腐食させない様にエッチバック工程が必要であった。エ
ッチバック処理を行うと金属配線が接触する部分のＳＯ
Ｇは除去され、腐食は生じないが、段差被覆性が低下
し、層間絶縁膜の平坦性も悪くなり、多層金属配線が断
線し易くなる欠点があった。
来例による層間絶縁膜の形成方法では平坦化のためＰ
（リン）含有のＳＯＧ膜を使用している為、金属配線を
腐食させない様にエッチバック工程が必要であった。エ
ッチバック処理を行うと金属配線が接触する部分のＳＯ
Ｇは除去され、腐食は生じないが、段差被覆性が低下
し、層間絶縁膜の平坦性も悪くなり、多層金属配線が断
線し易くなる欠点があった。
【０００７】又、前記ＳＯＧ膜はそれ自体の内部応力が
大きい為、厚く形成出来ない弱点があり、それを補う為
に有機ＳＯＧ膜が存在するが有機成分を含む為やはりエ
ッチバック工程が必要であり、金属配線の信頼性の点か
らも不安な点が多い。
大きい為、厚く形成出来ない弱点があり、それを補う為
に有機ＳＯＧ膜が存在するが有機成分を含む為やはりエ
ッチバック工程が必要であり、金属配線の信頼性の点か
らも不安な点が多い。
【０００８】又、Ｐ（リン）含有ＳＯＧはそれ自体の応
力の為、厚い形成は出来ないが金属配線間が狭まって来
るとＳＯＧの液溜りが大きくなる。特に金属配線が長い
レイアウトで、配線間が狭い場合はクラックが生じる事
が多く、金属配線間のリークが非常に多くなったり、歩
留りを下げる要因となる。
力の為、厚い形成は出来ないが金属配線間が狭まって来
るとＳＯＧの液溜りが大きくなる。特に金属配線が長い
レイアウトで、配線間が狭い場合はクラックが生じる事
が多く、金属配線間のリークが非常に多くなったり、歩
留りを下げる要因となる。
【０００９】［発明の目的］本出願に係る第１の発明の
目的は層間絶縁膜表面を平坦化するものである。
目的は層間絶縁膜表面を平坦化するものである。
【００１０】又、本出願に係る第２の発明の目的は層間
絶縁膜表面をＣＭＰ処理を必要としない程平坦化するも
のである。
絶縁膜表面をＣＭＰ処理を必要としない程平坦化するも
のである。
【００１１】又、本出願に係る第３の発明の目的は層間
絶縁膜のＣＭＰ処理を必要としない程平坦化する事と同
時に耐クラック性を向上させるものである。
絶縁膜のＣＭＰ処理を必要としない程平坦化する事と同
時に耐クラック性を向上させるものである。
【００１２】又、本出願に係る第４の目的は層間絶縁膜
をＣＭＰ処理を必要としない程平坦化すると同時に耐ク
ラック性を向上させ、反射電極の効率や多層金属配線の
信頼性を高め、歩留りを向上させるものである。
をＣＭＰ処理を必要としない程平坦化すると同時に耐ク
ラック性を向上させ、反射電極の効率や多層金属配線の
信頼性を高め、歩留りを向上させるものである。
【００１３】
【課題を解決するための手段】上記課題を解決するため
の、本発明の半導体装置は、半導体装置の層間絶縁膜に
おいて、金属配線上に、絶縁膜と無機ＳＯＧ膜とを複数
層形成した構造の層間絶縁膜を有することを特徴とする
半導体装置である。
の、本発明の半導体装置は、半導体装置の層間絶縁膜に
おいて、金属配線上に、絶縁膜と無機ＳＯＧ膜とを複数
層形成した構造の層間絶縁膜を有することを特徴とする
半導体装置である。
【００１４】また、本発明の半導体装置の製造方法は、
半導体装置の層間絶縁膜の形成方法において、金属配線
上に絶縁膜を形成する工程と、その上に無機ＳＯＧ膜を
形成する工程を繰り返し行ない、該絶縁膜と該無機ＳＯ
Ｇ膜の複層構造からなる層間絶縁膜を形成することを特
徴とする半導体装置の製造方法である。
半導体装置の層間絶縁膜の形成方法において、金属配線
上に絶縁膜を形成する工程と、その上に無機ＳＯＧ膜を
形成する工程を繰り返し行ない、該絶縁膜と該無機ＳＯ
Ｇ膜の複層構造からなる層間絶縁膜を形成することを特
徴とする半導体装置の製造方法である。
【００１５】また、前記無機ＳＯＧ膜を形成する工程
が、該無機ＳＯＧ膜を形成する工程と、該無機ＳＯＧ膜
にＵＶ光又はＯ2 プラズマを照射する工程と、再び前記
無機ＳＯＧ膜を形成する工程と、を有することを特徴と
する半導体装置の製造方法でもある。
が、該無機ＳＯＧ膜を形成する工程と、該無機ＳＯＧ膜
にＵＶ光又はＯ2 プラズマを照射する工程と、再び前記
無機ＳＯＧ膜を形成する工程と、を有することを特徴と
する半導体装置の製造方法でもある。
【００１６】また、半導体装置の層間絶縁膜の形成方法
において、金属配線上に第１の絶縁膜を形成し、その上
に第１の無機ＳＯＧ膜を形成し、その後さらにその上に
第２の絶縁膜を形成し、その上に第２の無機ＳＯＧ膜を
形成し、さらにその上に第３の絶縁膜を形成した層間絶
縁膜を形成することを特徴とする半導体装置の製造方法
でもある。
において、金属配線上に第１の絶縁膜を形成し、その上
に第１の無機ＳＯＧ膜を形成し、その後さらにその上に
第２の絶縁膜を形成し、その上に第２の無機ＳＯＧ膜を
形成し、さらにその上に第３の絶縁膜を形成した層間絶
縁膜を形成することを特徴とする半導体装置の製造方法
でもある。
【００１７】また、半導体装置の層間絶縁層の形成方法
において、金属配線上に第１の絶縁膜を形成し、その上
に第１の無機ＳＯＧ膜を形成し、ＵＶ光を照射し、再度
第２の無機ＳＯＧ膜を形成し、その上に第２の絶縁膜を
形成し、その上にさらに第３の無機ＳＯＧ膜を形成し、
その後に第３の絶縁膜を形成した層間絶縁膜を形成する
ことを特徴とする半導体装置の製造方法でもある。
において、金属配線上に第１の絶縁膜を形成し、その上
に第１の無機ＳＯＧ膜を形成し、ＵＶ光を照射し、再度
第２の無機ＳＯＧ膜を形成し、その上に第２の絶縁膜を
形成し、その上にさらに第３の無機ＳＯＧ膜を形成し、
その後に第３の絶縁膜を形成した層間絶縁膜を形成する
ことを特徴とする半導体装置の製造方法でもある。
【００１８】また、半導体装置の層間絶縁膜の形成方法
において、金属配線上に第１の絶縁膜を形成し、その上
に第１の無機ＳＯＧ膜を形成し、Ｏ2 プラズマを照射し
た後、再度第２の無機ＳＯＧ膜を形成し、その上に第２
の絶縁膜を形成し、その上にさらに第３の無機ＳＯＧ膜
を形成し、その後さらに第３の絶縁膜を形成した層間絶
縁膜を形成することを特徴とする半導体装置の製造方法
でもある。
において、金属配線上に第１の絶縁膜を形成し、その上
に第１の無機ＳＯＧ膜を形成し、Ｏ2 プラズマを照射し
た後、再度第２の無機ＳＯＧ膜を形成し、その上に第２
の絶縁膜を形成し、その上にさらに第３の無機ＳＯＧ膜
を形成し、その後さらに第３の絶縁膜を形成した層間絶
縁膜を形成することを特徴とする半導体装置の製造方法
でもある。
【００１９】また、上記無機ＳＯＧ膜の上、もしくは
下、もしくは両方の上記絶縁膜の膜応力が、前記無機Ｓ
ＯＧ膜の膜応力と比較して反対方向の応力を持つことを
特徴とする半導体装置の製造方法でもある。
下、もしくは両方の上記絶縁膜の膜応力が、前記無機Ｓ
ＯＧ膜の膜応力と比較して反対方向の応力を持つことを
特徴とする半導体装置の製造方法でもある。
【００２０】また、上記ＵＶ光は、Ｏ2 成分を含んだ雰
囲気中で照射され、その波長は、１７２ｎｍ，１８５ｎ
ｍ、２５４ｎｍのいずれかであることを特徴とする半導
体装置の製造方法でもある。
囲気中で照射され、その波長は、１７２ｎｍ，１８５ｎ
ｍ、２５４ｎｍのいずれかであることを特徴とする半導
体装置の製造方法でもある。
【００２１】また、コンタクト開口部を形成する工程、
及び配線部を形成する工程、を有し、該コンタクト開口
径が０．６〜１．２μｍ、及び該配線間隔が０．５〜
１．５μｍであることを特徴とする半導体装置の製造方
法でもある。
及び配線部を形成する工程、を有し、該コンタクト開口
径が０．６〜１．２μｍ、及び該配線間隔が０．５〜
１．５μｍであることを特徴とする半導体装置の製造方
法でもある。
【００２２】また、本発明の液晶表示装置は、上記半導
体装置と液晶層とを具備したことを特徴とする液晶表示
装置である。
体装置と液晶層とを具備したことを特徴とする液晶表示
装置である。
【００２３】また、本発明の投射型液晶表示装置は、上
記液晶表示装置を用いたことを特徴とする投射型液晶表
示装置である。
記液晶表示装置を用いたことを特徴とする投射型液晶表
示装置である。
【００２４】また、上記投写型液晶表示装置において、
液晶パネルを３色カラー用に少なくとも３個有し、高反
射ミラーと、青色反射ダイクロイックミラーとで青色光
を分離し、更に赤色反射ダイクロイックミラーと、緑色
／青色反射ダイクロイックミラーで赤色と緑色とを分離
して、各液晶パネルを投射することを特徴とする投写型
液晶表示装置でもある。
液晶パネルを３色カラー用に少なくとも３個有し、高反
射ミラーと、青色反射ダイクロイックミラーとで青色光
を分離し、更に赤色反射ダイクロイックミラーと、緑色
／青色反射ダイクロイックミラーで赤色と緑色とを分離
して、各液晶パネルを投射することを特徴とする投写型
液晶表示装置でもある。
【００２５】［作用］本出願に係る第１の発明は、層間
絶縁膜に無機ＳＯＧ膜を複層構造で形成する事を特徴と
する。
絶縁膜に無機ＳＯＧ膜を複層構造で形成する事を特徴と
する。
【００２６】又、本出願に係る第２の発明は、層間絶縁
膜に無機ＳＯＧ膜を複層構造で形成し、特定の波長を持
ったＵＶ光やＯ2 プラズマを照射した後再度無機ＳＯＧ
膜を形成し、その上に絶縁膜を堆積させ、もう一度無機
ＳＯＧ膜を形成し、さらに、絶縁膜を堆積させるで層間
絶縁膜をＣＭＰ処理を必要としないレベルまで平坦性を
向上させる事を特徴とする。
膜に無機ＳＯＧ膜を複層構造で形成し、特定の波長を持
ったＵＶ光やＯ2 プラズマを照射した後再度無機ＳＯＧ
膜を形成し、その上に絶縁膜を堆積させ、もう一度無機
ＳＯＧ膜を形成し、さらに、絶縁膜を堆積させるで層間
絶縁膜をＣＭＰ処理を必要としないレベルまで平坦性を
向上させる事を特徴とする。
【００２７】又、本出願に係る第３の発明は、コンタク
ト開口径が０．６〜１．２μｍのコンタクト孔を形成
し、配線間隔が０．５〜１．５μｍの金属電極配線を形
成した後、層間絶縁膜の１部に無機ＳＯＧ膜を１層形成
した後、１７２ｎｍ、１８５ｎｍ、２５４ｎｍの波長を
持つＵＶ光を照射する事で無機ＳＯＧ膜表面の水素基を
切断し、濡れ性を向上させ、再度無機ＳＯＧを形成さ
せ、その上に絶縁膜を堆積させ、もう一度無機ＳＯＧ膜
を形成し、さらに、絶縁膜を堆積する事で層間絶縁膜を
ＣＭＰ処理を必要としないレベルまで平坦性を著しく向
上させる事を特徴とする。
ト開口径が０．６〜１．２μｍのコンタクト孔を形成
し、配線間隔が０．５〜１．５μｍの金属電極配線を形
成した後、層間絶縁膜の１部に無機ＳＯＧ膜を１層形成
した後、１７２ｎｍ、１８５ｎｍ、２５４ｎｍの波長を
持つＵＶ光を照射する事で無機ＳＯＧ膜表面の水素基を
切断し、濡れ性を向上させ、再度無機ＳＯＧを形成さ
せ、その上に絶縁膜を堆積させ、もう一度無機ＳＯＧ膜
を形成し、さらに、絶縁膜を堆積する事で層間絶縁膜を
ＣＭＰ処理を必要としないレベルまで平坦性を著しく向
上させる事を特徴とする。
【００２８】
（第１の実施例）図１は、本発明の第１の実施例の特徴
を最もよく表す図面であり、同図は本発明を用いた半導
体装置における層間絶縁膜の形成方法で、コンタクト孔
の埋め込みを表すプロセスフローの断面図である。
を最もよく表す図面であり、同図は本発明を用いた半導
体装置における層間絶縁膜の形成方法で、コンタクト孔
の埋め込みを表すプロセスフローの断面図である。
【００２９】図１において、１は半導体基盤、２はＬＯ
ＣＯＳ絶縁層、３はゲート電極、４はＢＰＳＧ膜、５は
金属配線電極、６は第１層間絶縁膜、７は第１無機ＳＯ
Ｇ膜、８は第２層間絶縁膜、９は第２無機ＳＯＧ膜、１
０は第３層間絶縁膜、である。
ＣＯＳ絶縁層、３はゲート電極、４はＢＰＳＧ膜、５は
金属配線電極、６は第１層間絶縁膜、７は第１無機ＳＯ
Ｇ膜、８は第２層間絶縁膜、９は第２無機ＳＯＧ膜、１
０は第３層間絶縁膜、である。
【００３０】本発明の第１の実施例を図１に沿って説明
する。
する。
【００３１】まず、半導体基盤内にＭＯＳトランジスタ
を形成する方法を以下に示す。不純物濃度が１Ｅ１４〜
１Ｅ１５ｃｍ-3の半導体基盤１を熱酸化法にて熱酸化膜
（パッド酸化膜）を形成し、その上にＬＰ−ＣＶＤ法に
てＳｉＮ膜を堆積させる。本実施例は熱酸化膜を３５０
オングストローム、ＳｉＮ膜を２０００オングストロー
ム堆積している。
を形成する方法を以下に示す。不純物濃度が１Ｅ１４〜
１Ｅ１５ｃｍ-3の半導体基盤１を熱酸化法にて熱酸化膜
（パッド酸化膜）を形成し、その上にＬＰ−ＣＶＤ法に
てＳｉＮ膜を堆積させる。本実施例は熱酸化膜を３５０
オングストローム、ＳｉＮ膜を２０００オングストロー
ム堆積している。
【００３２】次に、フォトリソグラフィ工程のパターニ
ング、エッチング処理にてＳｉＮ膜の一部を除去し、イ
オン注入法にてＰ（リン）を注入し、引き続いて熱処理
を加え、ウェル領域を形成する。本実施例ではイオン注
入により形成される不純物領域の濃度が１Ｅ１５〜１Ｅ
１７ｃｍ-3になる様にＰを１．８Ｅ１２ｃｍ-2注入し、
熱処理を１０００℃、６０分、Ｎ2 ／Ｏ2 雰囲気で施し
ている。さらに、本実施例では前記ＳｉＮ膜を全面除去
した後、Ｂ（ホウ素）をイオン注入した後熱処理を加
え、異なった導伝性を持つウェル領域を形成しており、
不純物濃度は前記ウェル領域と同じ程度に形成されてい
る。
ング、エッチング処理にてＳｉＮ膜の一部を除去し、イ
オン注入法にてＰ（リン）を注入し、引き続いて熱処理
を加え、ウェル領域を形成する。本実施例ではイオン注
入により形成される不純物領域の濃度が１Ｅ１５〜１Ｅ
１７ｃｍ-3になる様にＰを１．８Ｅ１２ｃｍ-2注入し、
熱処理を１０００℃、６０分、Ｎ2 ／Ｏ2 雰囲気で施し
ている。さらに、本実施例では前記ＳｉＮ膜を全面除去
した後、Ｂ（ホウ素）をイオン注入した後熱処理を加
え、異なった導伝性を持つウェル領域を形成しており、
不純物濃度は前記ウェル領域と同じ程度に形成されてい
る。
【００３３】次にＬＰ−ＣＶＤ法にてＳｉＮ膜を再度堆
積させ、フォトリソグラフィ工程にてパターニングを行
い、前記ＳｉＮ膜の一部を除去し、熱酸化法にて熱酸化
膜を形成する。本実施例においては前記ＳｉＮ膜厚は１
５００オングストローム、熱酸化膜厚は８０００オング
ストロームである。続いて前記ＳｉＮ膜を全て除去しＬ
ＯＣＯＳ絶縁膜２を形成する（図１（ａ））。
積させ、フォトリソグラフィ工程にてパターニングを行
い、前記ＳｉＮ膜の一部を除去し、熱酸化法にて熱酸化
膜を形成する。本実施例においては前記ＳｉＮ膜厚は１
５００オングストローム、熱酸化膜厚は８０００オング
ストロームである。続いて前記ＳｉＮ膜を全て除去しＬ
ＯＣＯＳ絶縁膜２を形成する（図１（ａ））。
【００３４】次に熱酸化法にてゲート酸化膜を形成し、
しきい値調整用の不純物をイオン注入法で導入する。本
実施例ではゲート酸化膜厚は８５０オングストローム
で、不純物はＢ（ホウ素）を４Ｅ１１ｃｍ-2、４０Ｋｅ
Ｖの条件で前記ゲート酸化膜下に注入している。
しきい値調整用の不純物をイオン注入法で導入する。本
実施例ではゲート酸化膜厚は８５０オングストローム
で、不純物はＢ（ホウ素）を４Ｅ１１ｃｍ-2、４０Ｋｅ
Ｖの条件で前記ゲート酸化膜下に注入している。
【００３５】次にＬＰ−ＣＶＤ法にて多結晶Ｓｉを前記
ゲート酸化膜上に堆積させ、全面に不純物を注入し、熱
処理を加えた後、パターニング法にてゲート電極３を形
成する（図１（ａ））。
ゲート酸化膜上に堆積させ、全面に不純物を注入し、熱
処理を加えた後、パターニング法にてゲート電極３を形
成する（図１（ａ））。
【００３６】本実施例では多結晶Ｓｉを４４００オング
ストローム堆積させた後にＰ（リン）を１．５Ｅ１６ｃ
ｍ-2、７０ＫｅＶで注入し、９５０℃、３０分、Ｎ2 雰
囲気で熱処理した後にパターニング、エッチングし、ゲ
ート電極３を形成している。
ストローム堆積させた後にＰ（リン）を１．５Ｅ１６ｃ
ｍ-2、７０ＫｅＶで注入し、９５０℃、３０分、Ｎ2 雰
囲気で熱処理した後にパターニング、エッチングし、ゲ
ート電極３を形成している。
【００３７】ここでゲート電極３にはＷ，Ｃｏといった
高融点金属と多結晶Ｓｉとの組み合わせ構造をとる事も
可能である。さらに本実施例ではゲート酸化膜の耐圧を
向上させる為に熱酸化法で前記ゲート電極３上に熱酸化
膜を３５０オングストローム形成している。
高融点金属と多結晶Ｓｉとの組み合わせ構造をとる事も
可能である。さらに本実施例ではゲート酸化膜の耐圧を
向上させる為に熱酸化法で前記ゲート電極３上に熱酸化
膜を３５０オングストローム形成している。
【００３８】次にレジストパターニング法にて前記ゲー
ト電極３の周辺のレジストを開口し、不純物を注入す
る。ここで不純物は前記ウェル領域と反対の導伝性を持
つものを注入し、熱処理を加える。本実施例では前記ウ
ェル領域がＰ型に対しＰ（リン）が熱処理後に１〜８Ｅ
１７ｃｍ-3の表面濃度を持つ様に形成している。この領
域は電界緩和層となり、ＭＯＳトランジスタの耐圧を向
上させるものである。さらに本実施例ではＮ型のウェル
領域に対してはＢ（ホウ素）をイオン注入し、表面濃度
が１Ｅ１６〜１Ｅ１７ｃｍ-3になる様に熱処理を加え、
電界緩和層を形成している。
ト電極３の周辺のレジストを開口し、不純物を注入す
る。ここで不純物は前記ウェル領域と反対の導伝性を持
つものを注入し、熱処理を加える。本実施例では前記ウ
ェル領域がＰ型に対しＰ（リン）が熱処理後に１〜８Ｅ
１７ｃｍ-3の表面濃度を持つ様に形成している。この領
域は電界緩和層となり、ＭＯＳトランジスタの耐圧を向
上させるものである。さらに本実施例ではＮ型のウェル
領域に対してはＢ（ホウ素）をイオン注入し、表面濃度
が１Ｅ１６〜１Ｅ１７ｃｍ-3になる様に熱処理を加え、
電界緩和層を形成している。
【００３９】次に、レジストパターニング法にて前記ゲ
ート電極３の周辺のレジストを開口し、前記Ｐ型のウェ
ル領域にＮ型不純物を導入し、レジストを除去した後に
再度パターニングを行い、今度は前記Ｎ型のウェル領域
上のゲート電極周辺のレジストを開口し、前記Ｎ型ウェ
ル領域内にＰ型の不純物を導入する。本実施例において
はＮ型不純物はＰ（リン）を５Ｅ１５ｃｍ-2、９５Ｋｅ
Ｖの条件で注入し、Ｐ型不純物はＢＦ2 を３Ｅ１５ｃｍ
-2、１００ＫｅＶの条件で注入している。レジストを除
去した後、熱処理をＮ2 雰囲気で１０００℃、１０分加
え、不純物を拡散させる事により、前記Ｐ型、Ｎ型のウ
ェル領域にソース領域、ドレイン領域を形成する。
ート電極３の周辺のレジストを開口し、前記Ｐ型のウェ
ル領域にＮ型不純物を導入し、レジストを除去した後に
再度パターニングを行い、今度は前記Ｎ型のウェル領域
上のゲート電極周辺のレジストを開口し、前記Ｎ型ウェ
ル領域内にＰ型の不純物を導入する。本実施例において
はＮ型不純物はＰ（リン）を５Ｅ１５ｃｍ-2、９５Ｋｅ
Ｖの条件で注入し、Ｐ型不純物はＢＦ2 を３Ｅ１５ｃｍ
-2、１００ＫｅＶの条件で注入している。レジストを除
去した後、熱処理をＮ2 雰囲気で１０００℃、１０分加
え、不純物を拡散させる事により、前記Ｐ型、Ｎ型のウ
ェル領域にソース領域、ドレイン領域を形成する。
【００４０】本実施例では前記ソース領域、ドレイン領
域はレジストパターニングによりオフセットをもたせて
いる。オフセット量は０．５〜２．０μｍが好適であ
る。オフセットをもたせる方法としては前記ゲート電極
の両脇にサイドスペーサを設け、高濃度不純物を導入し
てもよい。
域はレジストパターニングによりオフセットをもたせて
いる。オフセット量は０．５〜２．０μｍが好適であ
る。オフセットをもたせる方法としては前記ゲート電極
の両脇にサイドスペーサを設け、高濃度不純物を導入し
てもよい。
【００４１】次に、ＣＶＤ法にて絶縁膜を堆積する。本
実施例では常圧ＴＥＯＳ ＣＶＤ法にてＢＰＳＧ膜４を
堆積しているが、他のＣＶＤ法による絶縁膜や複数の絶
縁膜を組み合せて堆積させても良い（図１（ｂ））。続
いてＮ2 雰囲気にて１０００℃、５分の熱処理を加え、
前記ＢＰＳＧ膜４をリフローする。
実施例では常圧ＴＥＯＳ ＣＶＤ法にてＢＰＳＧ膜４を
堆積しているが、他のＣＶＤ法による絶縁膜や複数の絶
縁膜を組み合せて堆積させても良い（図１（ｂ））。続
いてＮ2 雰囲気にて１０００℃、５分の熱処理を加え、
前記ＢＰＳＧ膜４をリフローする。
【００４２】次に、フォトリソグラフィ工程にてパター
ニング、エッチングを行い、前記ソース領域、ドレイン
領域上にコンタクト孔を開口させ、レジスト除去後、Ｐ
ＶＤ法により、配線、電極用の金属膜を堆積させる。本
実施例ではＴｉとＴｉＮからなるバリアメタルを堆積さ
せた、熱処理を加えた後Ａｌ−ＳｉとＴｉＮを連続成膜
しているが、Ａｌ−Ｓｉ−Ｃｕ，Ａｌ−Ｃｕ，Ａｌ−Ｃ
ｕ−Ｔｉ等の材料を使う事も可能である。
ニング、エッチングを行い、前記ソース領域、ドレイン
領域上にコンタクト孔を開口させ、レジスト除去後、Ｐ
ＶＤ法により、配線、電極用の金属膜を堆積させる。本
実施例ではＴｉとＴｉＮからなるバリアメタルを堆積さ
せた、熱処理を加えた後Ａｌ−ＳｉとＴｉＮを連続成膜
しているが、Ａｌ−Ｓｉ−Ｃｕ，Ａｌ−Ｃｕ，Ａｌ−Ｃ
ｕ−Ｔｉ等の材料を使う事も可能である。
【００４３】次に、フォトリソグラフィ工程にて金属配
線電極配線５、を形成する（図１（ｃ））。本実施例で
は配線間隔は１μｍであるが、０．５〜５μｍでもよ
い。
線電極配線５、を形成する（図１（ｃ））。本実施例で
は配線間隔は１μｍであるが、０．５〜５μｍでもよ
い。
【００４４】次にＰ−ＣＶＤにて第１層間絶縁膜６を堆
積する。本実施例ではＰ−ＣＶＤ法にてＰ−ＳｉＯ膜を
１０００オングストローム堆積させているが、Ｐ−Ｓｉ
Ｎ，Ｐ−ＳｉＯＮ，Ｐ−ＴＥＯＳ法の絶縁膜でも可能で
ある。
積する。本実施例ではＰ−ＣＶＤ法にてＰ−ＳｉＯ膜を
１０００オングストローム堆積させているが、Ｐ−Ｓｉ
Ｎ，Ｐ−ＳｉＯＮ，Ｐ−ＴＥＯＳ法の絶縁膜でも可能で
ある。
【００４５】次に、回転塗布法にて第１無機ＳＯＧ膜７
を塗布する。本実施例では無機ＳＯＧ膜を２２００オン
グストローム塗布して形成している（図１（ｄ））。
を塗布する。本実施例では無機ＳＯＧ膜を２２００オン
グストローム塗布して形成している（図１（ｄ））。
【００４６】その後、４００℃、３０分の熱処理を加
え、続けてＰ−ＣＶＤ法にて第２層間絶縁膜８を堆積さ
せる。本実施例ではＰ−ＣＶＤ法にてＰ−ＳｉＯ膜を２
０００オングストローム堆積させているが、Ｐ−Ｓｉ
Ｎ，Ｐ−ＳｉＯＮ、及び複数の絶縁膜の組合わせやＰ−
ＴＥＯＳ法の絶縁膜でも可能である。
え、続けてＰ−ＣＶＤ法にて第２層間絶縁膜８を堆積さ
せる。本実施例ではＰ−ＣＶＤ法にてＰ−ＳｉＯ膜を２
０００オングストローム堆積させているが、Ｐ−Ｓｉ
Ｎ，Ｐ−ＳｉＯＮ、及び複数の絶縁膜の組合わせやＰ−
ＴＥＯＳ法の絶縁膜でも可能である。
【００４７】次に、再度回転塗布法にて第２無機ＳＯＧ
膜９を塗布する。本実施例では、無機ＳＯＧ膜を２２０
０オングストローム塗布して形成している。その後、４
００℃、３０分の熱処理を加え、続けてＰ−ＣＶＤ法に
て第３層間絶縁膜１０を堆積させる。本実施例では、Ｐ
−ＳｉＯ膜を２０００オングストローム堆積している。
膜９を塗布する。本実施例では、無機ＳＯＧ膜を２２０
０オングストローム塗布して形成している。その後、４
００℃、３０分の熱処理を加え、続けてＰ−ＣＶＤ法に
て第３層間絶縁膜１０を堆積させる。本実施例では、Ｐ
−ＳｉＯ膜を２０００オングストローム堆積している。
【００４８】本発明では、前記ゲート電極３と前記金属
配線電極６を接触させる際に生じる凹部を絶縁膜／無機
ＳＯＧ膜／絶縁膜／無機ＳＯＧ膜で埋め込む事を特徴と
している。
配線電極６を接触させる際に生じる凹部を絶縁膜／無機
ＳＯＧ膜／絶縁膜／無機ＳＯＧ膜で埋め込む事を特徴と
している。
【００４９】さらに、本発明では、第１無機ＳＯＧ膜と
第２無機ＳＯＧ膜の間にある絶縁膜にＰ−ＳｉＯ膜を用
いており、成膜条件としては、４５０℃、ＳｉＨ4 とＮ
2 Ｏを使用し、膜応力が圧縮方向になる様に堆積してい
る。
第２無機ＳＯＧ膜の間にある絶縁膜にＰ−ＳｉＯ膜を用
いており、成膜条件としては、４５０℃、ＳｉＨ4 とＮ
2 Ｏを使用し、膜応力が圧縮方向になる様に堆積してい
る。
【００５０】無機ＳＯＧ膜は引張り方向の膜応力を有し
ている為、無機ＳＯＧ膜の間に位置するＰ−ＳｉＯ膜は
無機ＳＯＧ膜の応力を緩和する目的で形成されている。
ている為、無機ＳＯＧ膜の間に位置するＰ−ＳｉＯ膜は
無機ＳＯＧ膜の応力を緩和する目的で形成されている。
【００５１】Ｐ−ＳｉＯ膜の膜質は、コンタクト孔上や
配線間を埋込む為の無機ＳＯＧ膜の膜厚により、応力の
強さや方向を変更する事が可能であり、その膜厚も同様
に変更する事が出来る。さらに本発明ではコンタクト孔
の大きさで発生する上記凹部の量と、それを埋め込む為
の第１、第２無機ＳＯＧ膜の膜厚の関係を図４に示す。
無機ＳＯＧ膜の膜厚は１５００〜４０００オングストロ
ームの間で、層間絶縁膜の平坦性向上に効果的である。
本実施例では無機ＳＯＧ膜厚を２２００オングストロー
ムで形成しているが、コンタクト開口径が０．５〜１．
４μｍの間で凹部の埋め込みに効果が有り、特に、コン
タクト開口径０．６〜１．２μｍでは、凹量が０．１μ
ｍ以下に抑えられ、平坦性が非常に向上する。
配線間を埋込む為の無機ＳＯＧ膜の膜厚により、応力の
強さや方向を変更する事が可能であり、その膜厚も同様
に変更する事が出来る。さらに本発明ではコンタクト孔
の大きさで発生する上記凹部の量と、それを埋め込む為
の第１、第２無機ＳＯＧ膜の膜厚の関係を図４に示す。
無機ＳＯＧ膜の膜厚は１５００〜４０００オングストロ
ームの間で、層間絶縁膜の平坦性向上に効果的である。
本実施例では無機ＳＯＧ膜厚を２２００オングストロー
ムで形成しているが、コンタクト開口径が０．５〜１．
４μｍの間で凹部の埋め込みに効果が有り、特に、コン
タクト開口径０．６〜１．２μｍでは、凹量が０．１μ
ｍ以下に抑えられ、平坦性が非常に向上する。
【００５２】これ以降はフォトリソグラフィ工程にて層
間絶縁膜に第１金属配線と導通させる為に必要なスルー
ホールをドライエッチ法にて開口させた後、多層配線用
の金属をＰＶＤ法により堆積、パターニング、エッチン
グ処理で多層金属配線を形成したり、Ａｌリフロー法を
用いた後ＣＭＰ処理し、反射電極を形成したりする（図
７）。
間絶縁膜に第１金属配線と導通させる為に必要なスルー
ホールをドライエッチ法にて開口させた後、多層配線用
の金属をＰＶＤ法により堆積、パターニング、エッチン
グ処理で多層金属配線を形成したり、Ａｌリフロー法を
用いた後ＣＭＰ処理し、反射電極を形成したりする（図
７）。
【００５３】以上の様に形成したアクティブマトリクス
基板と、透明電極６４を設けた対向基板６３との間に液
晶６５を挟持して液晶パネルを形成する（図７）。液晶
材料としては、ポリマーネットワーク液晶ＰＮＬＣを用
いているが、ポリマーネットワーク液晶としてＰＤＬＣ
等を用いてもよい。
基板と、透明電極６４を設けた対向基板６３との間に液
晶６５を挟持して液晶パネルを形成する（図７）。液晶
材料としては、ポリマーネットワーク液晶ＰＮＬＣを用
いているが、ポリマーネットワーク液晶としてＰＤＬＣ
等を用いてもよい。
【００５４】本実施例における技術的効果は、層間絶縁
膜形成工程でのＣＭＰ作業が不必要となる程度に層間絶
縁膜が非常に平坦となる為、信頼性の高い多層金属配線
の形成や、反射率の高い反射電極の形成が可能となり、
さらに集積度の高い半導体装置や高画素密度の表示装置
の形成が可能となり、性能や歩留りを向上させる事が可
能となる。
膜形成工程でのＣＭＰ作業が不必要となる程度に層間絶
縁膜が非常に平坦となる為、信頼性の高い多層金属配線
の形成や、反射率の高い反射電極の形成が可能となり、
さらに集積度の高い半導体装置や高画素密度の表示装置
の形成が可能となり、性能や歩留りを向上させる事が可
能となる。
【００５５】（第２の実施例）図２は本発明の第２実施
例の特徴を表す図面であり、同図は本発明を用いた半導
体装置における層間絶縁膜の形成方法で、配線間の凹部
埋め込みを表すプロセスフローの断面図である。
例の特徴を表す図面であり、同図は本発明を用いた半導
体装置における層間絶縁膜の形成方法で、配線間の凹部
埋め込みを表すプロセスフローの断面図である。
【００５６】図２において、１は半導体基盤、２はＬＯ
ＣＯＳ絶縁層、３はＢＰＳＧ膜、４は金属配線電極、５
は第１層間絶縁膜、６は第１無機ＳＯＧ膜、７は第２層
間絶縁膜、８は第２無機ＳＯＧ膜、９は第３層間絶縁
膜、である。
ＣＯＳ絶縁層、３はＢＰＳＧ膜、４は金属配線電極、５
は第１層間絶縁膜、６は第１無機ＳＯＧ膜、７は第２層
間絶縁膜、８は第２無機ＳＯＧ膜、９は第３層間絶縁
膜、である。
【００５７】本発明の第２の実施例を図２に沿って説明
する。
する。
【００５８】まず、半導体基盤内にＭＯＳトランジスタ
を形成する方法を以下に示す。不純物濃度が１Ｅ１４〜
１Ｅ１５ｃｍ-3の半導体基盤１を熱酸化法にて熱酸化膜
（パッド酸化膜）を形成し、その上にＬＰ−ＣＶＤ法に
てＳｉＮ膜を堆積させる。本実施例は熱酸化膜を３５０
オングストローム、ＳｉＮ膜を２０００オングストロー
ム堆積している。
を形成する方法を以下に示す。不純物濃度が１Ｅ１４〜
１Ｅ１５ｃｍ-3の半導体基盤１を熱酸化法にて熱酸化膜
（パッド酸化膜）を形成し、その上にＬＰ−ＣＶＤ法に
てＳｉＮ膜を堆積させる。本実施例は熱酸化膜を３５０
オングストローム、ＳｉＮ膜を２０００オングストロー
ム堆積している。
【００５９】次に、フォトリソグラフィ工程のパターニ
ング、エッチング処理にてＳｉＮ膜の一部を除去し、イ
オン注入法にてＰ（リン）を注入し、引き続いて熱処理
を加え、ウェル領域を形成する。本実施例ではイオン注
入により形成される不純物領域の濃度が１Ｅ１５〜１Ｅ
１７ｃｍ-3になる様にＰを１．８Ｅ１２ｃｍ-2注入し、
熱処理を１０００℃、６０分、Ｎ2 ／Ｏ2 雰囲気で施し
ている。
ング、エッチング処理にてＳｉＮ膜の一部を除去し、イ
オン注入法にてＰ（リン）を注入し、引き続いて熱処理
を加え、ウェル領域を形成する。本実施例ではイオン注
入により形成される不純物領域の濃度が１Ｅ１５〜１Ｅ
１７ｃｍ-3になる様にＰを１．８Ｅ１２ｃｍ-2注入し、
熱処理を１０００℃、６０分、Ｎ2 ／Ｏ2 雰囲気で施し
ている。
【００６０】さらに、本実施例では前記ＳｉＮ膜を全面
除去した後、Ｂ（ホウ素）をイオン注入した後熱処理を
加え、異なった導伝性を持つウェル領域を形成してお
り、不純物濃度は前記ウェル領域と同じ程度に形成され
ている。
除去した後、Ｂ（ホウ素）をイオン注入した後熱処理を
加え、異なった導伝性を持つウェル領域を形成してお
り、不純物濃度は前記ウェル領域と同じ程度に形成され
ている。
【００６１】次にＬＰ−ＣＶＤ法にてＳｉＮ膜を再度堆
積させ、フォトリソグラフィ工程にてパターニングを行
い、前記ＳｉＮ膜の一部を除去し、熱酸化法にて熱酸化
膜を形成する。本実施例においては前記ＳｉＮ膜厚は１
５００オングストローム、熱酸化膜厚は８０００オング
ストロームである。続いて前記ＳｉＮ膜を全て除去しＬ
ＯＣＯＳ絶縁膜２を形成する（図２（ａ））。
積させ、フォトリソグラフィ工程にてパターニングを行
い、前記ＳｉＮ膜の一部を除去し、熱酸化法にて熱酸化
膜を形成する。本実施例においては前記ＳｉＮ膜厚は１
５００オングストローム、熱酸化膜厚は８０００オング
ストロームである。続いて前記ＳｉＮ膜を全て除去しＬ
ＯＣＯＳ絶縁膜２を形成する（図２（ａ））。
【００６２】次に熱酸化法にてゲート酸化膜を形成し、
しきい値調整用の不純物をイオン注入法で導入する。本
実施例ではゲート酸化膜厚は８５０オングストローム
で、不純物はＢ（ホウ素）を４Ｅ１１ｃｍ-2、４０Ｋｅ
Ｖの条件で前記ゲート酸化膜下に注入している。
しきい値調整用の不純物をイオン注入法で導入する。本
実施例ではゲート酸化膜厚は８５０オングストローム
で、不純物はＢ（ホウ素）を４Ｅ１１ｃｍ-2、４０Ｋｅ
Ｖの条件で前記ゲート酸化膜下に注入している。
【００６３】次にＬＰ−ＣＶＤ法にて多結晶Ｓｉを前記
ゲート酸化膜上に堆積させ、全面に不純物を注入し、熱
処理を加えた後、パターニング法にてゲート電極を形成
する。
ゲート酸化膜上に堆積させ、全面に不純物を注入し、熱
処理を加えた後、パターニング法にてゲート電極を形成
する。
【００６４】本実施例では多結晶Ｓｉを４４００オング
ストローム堆積させた後にＰ（リン）を１．５Ｅ１６ｃ
ｍ-2、７０ＫｅＶで注入し、９５０℃、３０分、Ｎ2 雰
囲気で熱処理した後にパターニング、エッチングし、ゲ
ート電極を形成している。
ストローム堆積させた後にＰ（リン）を１．５Ｅ１６ｃ
ｍ-2、７０ＫｅＶで注入し、９５０℃、３０分、Ｎ2 雰
囲気で熱処理した後にパターニング、エッチングし、ゲ
ート電極を形成している。
【００６５】ここでゲート電極にはＷ，Ｃｏといった高
融点金属と多結晶Ｓｉとの組み合わせ構造をとる事も可
能である。さらに本実施例ではゲート酸化膜の耐圧を向
上させる為に熱酸化法で前記ゲート電極上に熱酸化膜を
３５０オングストローム形成している。
融点金属と多結晶Ｓｉとの組み合わせ構造をとる事も可
能である。さらに本実施例ではゲート酸化膜の耐圧を向
上させる為に熱酸化法で前記ゲート電極上に熱酸化膜を
３５０オングストローム形成している。
【００６６】次にレジストパターニング法にて前記ゲー
ト電極３の周辺のレジストを開口し、不純物を注入す
る。ここで不純物は前記ウェル領域と反対の導伝性を持
つものを注入し、熱処理を加える。本実施例では前記ウ
ェル領域がＰ型に対しＰ（リン）が熱処理後に１〜８Ｅ
１７ｃｍ-3の表面濃度を持つ様に形成している。この領
域は電界緩和層となり、ＭＯＳトランジスタの耐圧を向
上させるものである。さらに本実施例ではＮ型のウェル
領域に対してはＢ（ホウ素）をイオン注入し、表面濃度
が１Ｅ１６〜１Ｅ１７ｃｍ-3になる様に熱処理を加え、
電界緩和層を形成している。
ト電極３の周辺のレジストを開口し、不純物を注入す
る。ここで不純物は前記ウェル領域と反対の導伝性を持
つものを注入し、熱処理を加える。本実施例では前記ウ
ェル領域がＰ型に対しＰ（リン）が熱処理後に１〜８Ｅ
１７ｃｍ-3の表面濃度を持つ様に形成している。この領
域は電界緩和層となり、ＭＯＳトランジスタの耐圧を向
上させるものである。さらに本実施例ではＮ型のウェル
領域に対してはＢ（ホウ素）をイオン注入し、表面濃度
が１Ｅ１６〜１Ｅ１７ｃｍ-3になる様に熱処理を加え、
電界緩和層を形成している。
【００６７】次に、レジストパターニング法にて前記ゲ
ート電極３の周辺のレジストを開口し、前記Ｐ型のウェ
ル領域にＮ型不純物を導入し、レジストを除去した後に
再度パターニングを行い、今度は前記Ｎ型のウェル領域
上のゲート電極周辺のレジストを開口し、前記Ｎ型ウェ
ル領域内にＰ型の不純物を導入する。本実施例において
はＮ型不純物はＰ（リン）を５Ｅ１５ｃｍ-2、９５Ｋｅ
Ｖの条件で注入し、Ｐ型不純物はＢＦ2 を３Ｅ１５ｃｍ
-2、１００ＫｅＶの条件で注入している。レジストを除
去した後、熱処理をＮ2 雰囲気で１０００℃、１０分加
え、不純物を拡散させる事により、前記Ｐ型、Ｎ型のウ
ェル領域にソース領域、ドレイン領域を形成する。
ート電極３の周辺のレジストを開口し、前記Ｐ型のウェ
ル領域にＮ型不純物を導入し、レジストを除去した後に
再度パターニングを行い、今度は前記Ｎ型のウェル領域
上のゲート電極周辺のレジストを開口し、前記Ｎ型ウェ
ル領域内にＰ型の不純物を導入する。本実施例において
はＮ型不純物はＰ（リン）を５Ｅ１５ｃｍ-2、９５Ｋｅ
Ｖの条件で注入し、Ｐ型不純物はＢＦ2 を３Ｅ１５ｃｍ
-2、１００ＫｅＶの条件で注入している。レジストを除
去した後、熱処理をＮ2 雰囲気で１０００℃、１０分加
え、不純物を拡散させる事により、前記Ｐ型、Ｎ型のウ
ェル領域にソース領域、ドレイン領域を形成する。
【００６８】本実施例では前記ソース領域、ドレイン領
域はレジストパターニングによりオフセットをもたせて
いる。オフセット量は０．５〜２．０μｍが好適であ
る。オフセットをもたせる方法としては前記ゲート電極
の両脇にサイドスペーサを設け、高濃度不純物を導入し
てもよい。
域はレジストパターニングによりオフセットをもたせて
いる。オフセット量は０．５〜２．０μｍが好適であ
る。オフセットをもたせる方法としては前記ゲート電極
の両脇にサイドスペーサを設け、高濃度不純物を導入し
てもよい。
【００６９】次に、ＣＶＤ法にて絶縁膜を堆積する。本
実施例では常圧ＴＥＯＳ ＣＶＤ法にてＢＰＳＧ膜４を
堆積しているが、他のＣＶＤ法による絶縁膜や複数の絶
縁膜を組み合せて堆積させても良い（図２（ｂ））。続
いてＮ2 雰囲気にて１０００℃、５分の熱処理を加え、
前記ＢＰＳＧ膜３をリフローする。
実施例では常圧ＴＥＯＳ ＣＶＤ法にてＢＰＳＧ膜４を
堆積しているが、他のＣＶＤ法による絶縁膜や複数の絶
縁膜を組み合せて堆積させても良い（図２（ｂ））。続
いてＮ2 雰囲気にて１０００℃、５分の熱処理を加え、
前記ＢＰＳＧ膜３をリフローする。
【００７０】次に、フォトリソグラフィ工程にてパター
ニング、エッチングを行い、前記ソース領域、ドレイン
領域上にコンタクト孔を開口させ、レジスト除去後、Ｐ
ＶＤ法により、配線、電極用の金属膜を堆積させる。本
実施例ではＴｉとＴｉＮからなるバリアメタルを堆積さ
せた、熱処理を加えた後Ａｌ−ＳｉとＴｉＮを連続成膜
しているが、Ａｌ−Ｓｉ−Ｃｕ，Ａｌ−Ｃｕ，Ａｌ−Ｃ
ｕ−Ｔｉ等の材料を使う事も可能である。
ニング、エッチングを行い、前記ソース領域、ドレイン
領域上にコンタクト孔を開口させ、レジスト除去後、Ｐ
ＶＤ法により、配線、電極用の金属膜を堆積させる。本
実施例ではＴｉとＴｉＮからなるバリアメタルを堆積さ
せた、熱処理を加えた後Ａｌ−ＳｉとＴｉＮを連続成膜
しているが、Ａｌ−Ｓｉ−Ｃｕ，Ａｌ−Ｃｕ，Ａｌ−Ｃ
ｕ−Ｔｉ等の材料を使う事も可能である。
【００７１】次に、フォトリソグラフィ工程にて金属配
線電極配線４、を形成する（図２（ｃ））。本実施例で
は配線間隔は１μｍであるが、０．５〜５μｍでもよ
い。
線電極配線４、を形成する（図２（ｃ））。本実施例で
は配線間隔は１μｍであるが、０．５〜５μｍでもよ
い。
【００７２】次にＰ−ＣＶＤにて第１層間絶縁膜５を堆
積する。本実施例ではＰ−ＣＶＤ法にてＰ−ＳｉＯ膜を
１０００オングストローム堆積させているが、Ｐ−Ｓｉ
Ｎ，Ｐ−ＳｉＯＮ，Ｐ−ＴＥＯＳ法の絶縁膜でも可能で
ある。
積する。本実施例ではＰ−ＣＶＤ法にてＰ−ＳｉＯ膜を
１０００オングストローム堆積させているが、Ｐ−Ｓｉ
Ｎ，Ｐ−ＳｉＯＮ，Ｐ−ＴＥＯＳ法の絶縁膜でも可能で
ある。
【００７３】次に、回転塗布法にて第１無機ＳＯＧ膜６
を塗布する。本実施例では無機ＳＯＧ膜を２２００オン
グストローム塗布して形成している（図２（ｄ））。
を塗布する。本実施例では無機ＳＯＧ膜を２２００オン
グストローム塗布して形成している（図２（ｄ））。
【００７４】その後、４００℃、３０分の熱処理を加
え、続けてＰ−ＣＶＤ法にて第２層間絶縁膜７を堆積さ
せる。本実施例ではＰ−ＣＶＤ法にてＰ−ＳｉＯ膜を２
０００オングストローム堆積させているが、Ｐ−Ｓｉ
Ｎ，Ｐ−ＳｉＯＮ、及び複数の絶縁膜の組合わせやＰ−
ＴＥＯＳ法の絶縁膜でも可能である。
え、続けてＰ−ＣＶＤ法にて第２層間絶縁膜７を堆積さ
せる。本実施例ではＰ−ＣＶＤ法にてＰ−ＳｉＯ膜を２
０００オングストローム堆積させているが、Ｐ−Ｓｉ
Ｎ，Ｐ−ＳｉＯＮ、及び複数の絶縁膜の組合わせやＰ−
ＴＥＯＳ法の絶縁膜でも可能である。
【００７５】次に、再度回転塗布法にて第２無機ＳＯＧ
膜８を塗布する。本実施例では、無機ＳＯＧを２２００
オングストローム塗布して形成している。その後、４０
０℃、３０分の熱処理を加え、続けてＰ−ＣＶＤ法にて
第３層間絶縁膜９を堆積させる。本実施例では、Ｐ−Ｓ
ｉＯ膜を２０００オングストローム堆積している。
膜８を塗布する。本実施例では、無機ＳＯＧを２２００
オングストローム塗布して形成している。その後、４０
０℃、３０分の熱処理を加え、続けてＰ−ＣＶＤ法にて
第３層間絶縁膜９を堆積させる。本実施例では、Ｐ−Ｓ
ｉＯ膜を２０００オングストローム堆積している。
【００７６】本発明では、前記金属電極配線４の配線間
に生じる凹部を絶縁膜／無機ＳＯＧ膜／絶縁膜／無機Ｓ
ＯＧ膜で埋め込む事を特徴としている。
に生じる凹部を絶縁膜／無機ＳＯＧ膜／絶縁膜／無機Ｓ
ＯＧ膜で埋め込む事を特徴としている。
【００７７】さらに、本発明では、第１無機ＳＯＧ膜と
第２無機ＳＯＧ膜の間にある絶縁膜にＰ−ＳｉＯ膜を用
いており、成膜条件としては、４５０℃、ＳｉＨ4 とＮ
2 Ｏを使用し、膜応力が圧縮方向になる様に堆積してい
る。
第２無機ＳＯＧ膜の間にある絶縁膜にＰ−ＳｉＯ膜を用
いており、成膜条件としては、４５０℃、ＳｉＨ4 とＮ
2 Ｏを使用し、膜応力が圧縮方向になる様に堆積してい
る。
【００７８】無機ＳＯＧ膜は引張り方向の膜応力を有し
ている為、無機ＳＯＧ膜の間に位置するＰ−ＳｉＯ膜は
無機ＳＯＧ膜の応力を緩和する目的で形成されている。
ている為、無機ＳＯＧ膜の間に位置するＰ−ＳｉＯ膜は
無機ＳＯＧ膜の応力を緩和する目的で形成されている。
【００７９】Ｐ−ＳｉＯ膜の膜質は、コンタクト孔上や
配線間を埋込む為の無機ＳＯＧ膜の膜厚により、応力の
強さや方向を変更する事が可能であり、その膜厚も同様
に変更する事が出来る。配線間隔の違いで発生する上記
凹部の量と、それを埋め込む為の第１、第２無機ＳＯＧ
の膜厚の関係を図５に示す。
配線間を埋込む為の無機ＳＯＧ膜の膜厚により、応力の
強さや方向を変更する事が可能であり、その膜厚も同様
に変更する事が出来る。配線間隔の違いで発生する上記
凹部の量と、それを埋め込む為の第１、第２無機ＳＯＧ
の膜厚の関係を図５に示す。
【００８０】無機ＳＯＧ膜の膜厚は１５００〜４０００
オングストロームの間で、配線間の層間絶縁膜の平坦性
向上に効果的である。本実施例では無機ＳＯＧ膜厚を２
２００オングストロームで形成しているが、配線間隔が
０．５〜２．０μｍの間で、凹部の埋め込みに効果が有
り、特に、配線間隔が０．５〜１．５μｍでは、凹量が
０．２μｍ以下に抑えられ、平坦性が非常に向上する。
オングストロームの間で、配線間の層間絶縁膜の平坦性
向上に効果的である。本実施例では無機ＳＯＧ膜厚を２
２００オングストロームで形成しているが、配線間隔が
０．５〜２．０μｍの間で、凹部の埋め込みに効果が有
り、特に、配線間隔が０．５〜１．５μｍでは、凹量が
０．２μｍ以下に抑えられ、平坦性が非常に向上する。
【００８１】これ以降はフォトリソグラフィ工程にて層
間絶縁膜に第１金属配線と導通させる為に必要なスルー
ホールをドライエッチ法にて開口させた後、多層配線用
の金属をＰＶＤ法により堆積、パターニング、エッチン
グ処理で多層金属配線を形成したり、Ａｌリフロー法を
用いた後ＣＭＰ処理し、反射電極を形成したりする（図
７）。
間絶縁膜に第１金属配線と導通させる為に必要なスルー
ホールをドライエッチ法にて開口させた後、多層配線用
の金属をＰＶＤ法により堆積、パターニング、エッチン
グ処理で多層金属配線を形成したり、Ａｌリフロー法を
用いた後ＣＭＰ処理し、反射電極を形成したりする（図
７）。
【００８２】以上の様に形成したアクティブマトリクス
基板と、透明電極６４を設けた対向基板６３との間に液
晶６５を挟持して液晶パネルを形成する（図７）。液晶
材料としては、ポリマーネットワーク液晶ＰＮＬＣを用
いているが、ポリマーネットワーク液晶としてＰＤＬＣ
等を用いてもよい。
基板と、透明電極６４を設けた対向基板６３との間に液
晶６５を挟持して液晶パネルを形成する（図７）。液晶
材料としては、ポリマーネットワーク液晶ＰＮＬＣを用
いているが、ポリマーネットワーク液晶としてＰＤＬＣ
等を用いてもよい。
【００８３】本実施例における技術的効果は、層間絶縁
膜形成工程でのＣＭＰ作業が不必要となる程度に層間絶
縁膜が非常に平坦となる為、信頼性の高い多層金属配線
の形成や、反射率の高い反射電極の形成が可能となり、
さらに集積度の高い半導体装置や高画素密度の表示装置
の形成が可能となり、性能や歩留りを向上させる事が可
能となる。
膜形成工程でのＣＭＰ作業が不必要となる程度に層間絶
縁膜が非常に平坦となる為、信頼性の高い多層金属配線
の形成や、反射率の高い反射電極の形成が可能となり、
さらに集積度の高い半導体装置や高画素密度の表示装置
の形成が可能となり、性能や歩留りを向上させる事が可
能となる。
【００８４】（第３の実施例）図３は本発明の第３実施
例の特徴を最もよく表す図面であり、同図は本発明を用
いた半導体装置における層間絶縁膜の形成方法で、段差
部の埋め込みを表すプロセスフローの断面図である。
例の特徴を最もよく表す図面であり、同図は本発明を用
いた半導体装置における層間絶縁膜の形成方法で、段差
部の埋め込みを表すプロセスフローの断面図である。
【００８５】図３において、１は半導体基盤、２はＬＯ
ＣＯＳ絶縁層、３はゲート電極、４はＢＰＳＧ膜、５は
金属配線電極、６は第１層間絶縁膜、７は第１無機ＳＯ
Ｇ膜、５０はＵＶ光、９は第２無機ＳＯＧ膜、１０は第
２層間絶縁膜、１１は第３無機ＳＯＧ膜、１２は第３層
間絶縁膜、である。
ＣＯＳ絶縁層、３はゲート電極、４はＢＰＳＧ膜、５は
金属配線電極、６は第１層間絶縁膜、７は第１無機ＳＯ
Ｇ膜、５０はＵＶ光、９は第２無機ＳＯＧ膜、１０は第
２層間絶縁膜、１１は第３無機ＳＯＧ膜、１２は第３層
間絶縁膜、である。
【００８６】本発明の第３の実施例を図３に沿って説明
する。
する。
【００８７】まず、半導体基盤内にＭＯＳトランジスタ
を形成する方法を以下に示す。不純物濃度が１Ｅ１４〜
１Ｅ１５ｃｍ-3の半導体基盤１を熱酸化法にて熱酸化膜
（パッド酸化膜）を形成し、その上にＬＰ−ＣＶＤ法に
てＳｉＮ膜を堆積させる。本実施例は熱酸化膜を３５０
オングストローム、ＳｉＮ膜を２０００オングストロー
ム堆積している。
を形成する方法を以下に示す。不純物濃度が１Ｅ１４〜
１Ｅ１５ｃｍ-3の半導体基盤１を熱酸化法にて熱酸化膜
（パッド酸化膜）を形成し、その上にＬＰ−ＣＶＤ法に
てＳｉＮ膜を堆積させる。本実施例は熱酸化膜を３５０
オングストローム、ＳｉＮ膜を２０００オングストロー
ム堆積している。
【００８８】次に、フォトリソグラフィ工程のパターニ
ング、エッチング処理にてＳｉＮ膜の一部を除去し、イ
オン注入法にてＰ（リン）を注入し、引き続いて熱処理
を加え、ウェル領域を形成する。本実施例ではイオン注
入により形成される不純物領域の濃度が１Ｅ１５〜１Ｅ
１７ｃｍ-3になる様にＰを１．８Ｅ１２ｃｍ-2注入し、
熱処理を１０００℃、６０分、Ｎ2 ／Ｏ2 雰囲気で施し
ている。
ング、エッチング処理にてＳｉＮ膜の一部を除去し、イ
オン注入法にてＰ（リン）を注入し、引き続いて熱処理
を加え、ウェル領域を形成する。本実施例ではイオン注
入により形成される不純物領域の濃度が１Ｅ１５〜１Ｅ
１７ｃｍ-3になる様にＰを１．８Ｅ１２ｃｍ-2注入し、
熱処理を１０００℃、６０分、Ｎ2 ／Ｏ2 雰囲気で施し
ている。
【００８９】さらに、本実施例では前記ＳｉＮ膜を全面
除去した後、Ｂ（ホウ素）をイオン注入した後熱処理を
加え、異なった導伝性を持つウェル領域を形成してお
り、不純物濃度は前記ウェル領域と同じ程度に形成され
ている。
除去した後、Ｂ（ホウ素）をイオン注入した後熱処理を
加え、異なった導伝性を持つウェル領域を形成してお
り、不純物濃度は前記ウェル領域と同じ程度に形成され
ている。
【００９０】次にＬＰ−ＣＶＤ法にてＳｉＮ膜を再度堆
積させ、フォトリソグラフィ工程にてパターニングを行
い、前記ＳｉＮ膜の一部を除去し、熱酸化法にて熱酸化
膜を形成する。本実施例においては前記ＳｉＮ膜厚は１
５００オングストローム、熱酸化膜厚は８０００オング
ストロームである。続いて前記ＳｉＮ膜を全て除去しＬ
ＯＣＯＳ絶縁膜２を形成する（図３（ａ））。
積させ、フォトリソグラフィ工程にてパターニングを行
い、前記ＳｉＮ膜の一部を除去し、熱酸化法にて熱酸化
膜を形成する。本実施例においては前記ＳｉＮ膜厚は１
５００オングストローム、熱酸化膜厚は８０００オング
ストロームである。続いて前記ＳｉＮ膜を全て除去しＬ
ＯＣＯＳ絶縁膜２を形成する（図３（ａ））。
【００９１】次に熱酸化法にてゲート酸化膜を形成し、
しきい値調整用の不純物をイオン注入法で導入する。本
実施例ではゲート酸化膜厚は８５０オングストローム
で、不純物はＢ（ホウ素）を４Ｅ１１ｃｍ-2、４０Ｋｅ
Ｖの条件で前記ゲート酸化膜下に注入している。
しきい値調整用の不純物をイオン注入法で導入する。本
実施例ではゲート酸化膜厚は８５０オングストローム
で、不純物はＢ（ホウ素）を４Ｅ１１ｃｍ-2、４０Ｋｅ
Ｖの条件で前記ゲート酸化膜下に注入している。
【００９２】次にＬＰ−ＣＶＤ法にて多結晶Ｓｉを前記
ゲート酸化膜上に堆積させ、全面に不純物を注入し、熱
処理を加えた後、パターニング法にてゲート電極３を形
成する（図３（ａ））。
ゲート酸化膜上に堆積させ、全面に不純物を注入し、熱
処理を加えた後、パターニング法にてゲート電極３を形
成する（図３（ａ））。
【００９３】本実施例では多結晶Ｓｉを４４００オング
ストローム堆積させた後にＰ（リン）を１．５Ｅ１６ｃ
ｍ-2、７０ＫｅＶで注入し、９５０℃、３０分、Ｎ2 雰
囲気で熱処理した後にパターニング、エッチングし、エ
ッチングし、ゲート電極３を形成している。
ストローム堆積させた後にＰ（リン）を１．５Ｅ１６ｃ
ｍ-2、７０ＫｅＶで注入し、９５０℃、３０分、Ｎ2 雰
囲気で熱処理した後にパターニング、エッチングし、エ
ッチングし、ゲート電極３を形成している。
【００９４】ここでゲート電極３にはＷ，Ｃｏといった
高融点金属と多結晶Ｓｉとの組み合わせ構造をとる事も
可能である。さらに本実施例ではゲート酸化膜の耐圧を
向上させる為に熱酸化法で前記ゲート電極３上に熱酸化
膜を３５０オングストローム形成している。
高融点金属と多結晶Ｓｉとの組み合わせ構造をとる事も
可能である。さらに本実施例ではゲート酸化膜の耐圧を
向上させる為に熱酸化法で前記ゲート電極３上に熱酸化
膜を３５０オングストローム形成している。
【００９５】次にレジストパターニング法にて前記ゲー
ト電極３の周辺のレジストを開口し、不純物を注入す
る。ここで不純物は前記ウェル領域と反対の導伝性を持
つものを注入し、熱処理を加える。本実施例では前記ウ
ェルがＰ型に対しＰ（リン）が熱処理後に１〜８Ｅ１７
ｃｍ-3の表面濃度を持つ様に形成している。この領域は
電界緩和層となり、ＭＯＳトランジスタの耐圧を向上さ
せるものである。さらに本実施例ではＮ型のウェル領域
に対してはＢ（ホウ素）をイオン注入し、表面濃度が１
Ｅ１６〜１Ｅ１７ｃｍ-3になる様に熱処理を加え、電界
緩和層を形成している。
ト電極３の周辺のレジストを開口し、不純物を注入す
る。ここで不純物は前記ウェル領域と反対の導伝性を持
つものを注入し、熱処理を加える。本実施例では前記ウ
ェルがＰ型に対しＰ（リン）が熱処理後に１〜８Ｅ１７
ｃｍ-3の表面濃度を持つ様に形成している。この領域は
電界緩和層となり、ＭＯＳトランジスタの耐圧を向上さ
せるものである。さらに本実施例ではＮ型のウェル領域
に対してはＢ（ホウ素）をイオン注入し、表面濃度が１
Ｅ１６〜１Ｅ１７ｃｍ-3になる様に熱処理を加え、電界
緩和層を形成している。
【００９６】次に、レジストパターニング法にて前記ゲ
ート電極３の周辺のレジストを開口し、前記Ｐ型のウェ
ル領域にＮ型不純物を導入し、レジストを除去した後に
再度パターニングを行い、今度は前記Ｎ型のウェル領域
上のゲート電極周辺のレジストを開口し、前記Ｎ型ウェ
ル領域内にＰ型の不純物を導入する。本実施例において
はＮ型不純物はＰ（リン）を５Ｅ１５ｃｍ-2、９５Ｋｅ
Ｖの条件で注入し、Ｐ型不純物はＢＦ2 を３Ｅ１５ｃｍ
-2、１００ＫｅＶの条件で注入している。レジストを除
去した後、熱処理をＮ2 雰囲気で１０００℃、１０分加
え、不純物を拡散させる事により、前記Ｐ型、Ｎ型のウ
ェル領域にソース領域、ドレイン領域を形成する。
ート電極３の周辺のレジストを開口し、前記Ｐ型のウェ
ル領域にＮ型不純物を導入し、レジストを除去した後に
再度パターニングを行い、今度は前記Ｎ型のウェル領域
上のゲート電極周辺のレジストを開口し、前記Ｎ型ウェ
ル領域内にＰ型の不純物を導入する。本実施例において
はＮ型不純物はＰ（リン）を５Ｅ１５ｃｍ-2、９５Ｋｅ
Ｖの条件で注入し、Ｐ型不純物はＢＦ2 を３Ｅ１５ｃｍ
-2、１００ＫｅＶの条件で注入している。レジストを除
去した後、熱処理をＮ2 雰囲気で１０００℃、１０分加
え、不純物を拡散させる事により、前記Ｐ型、Ｎ型のウ
ェル領域にソース領域、ドレイン領域を形成する。
【００９７】本実施例では前記ソース領域、ドレイン領
域はレジストパターニングによりオフセットをもたせて
いる。オフセット量は０．５〜２．０μｍが好適であ
る。オフセットをもたせる方法としては前記ゲート電極
の両脇にサイドスペーサを設け、高濃度不純物を導入し
てもよい。
域はレジストパターニングによりオフセットをもたせて
いる。オフセット量は０．５〜２．０μｍが好適であ
る。オフセットをもたせる方法としては前記ゲート電極
の両脇にサイドスペーサを設け、高濃度不純物を導入し
てもよい。
【００９８】次に、ＣＶＤ法にて絶縁膜を堆積する。本
実施例では常圧ＴＥＯＳ ＣＶＤ法にてＢＰＳＧ膜４を
堆積しているが、他のＣＶＤ法による絶縁膜や複数の絶
縁膜を組み合せて堆積させても良い（図３（ａ））。続
いてＮ2 雰囲気にて１０００℃、５分の熱処理を加え、
前記ＢＰＳＧ膜４をリフローする。
実施例では常圧ＴＥＯＳ ＣＶＤ法にてＢＰＳＧ膜４を
堆積しているが、他のＣＶＤ法による絶縁膜や複数の絶
縁膜を組み合せて堆積させても良い（図３（ａ））。続
いてＮ2 雰囲気にて１０００℃、５分の熱処理を加え、
前記ＢＰＳＧ膜４をリフローする。
【００９９】次に、フォトリソグラフィ工程にてパター
ニング、エッチングを行い、前記ソース領域、ドレイン
領域上にコンタクト孔を開口させ、レジスト除去後、Ｐ
ＶＤ法により、配線、電極用の金属膜を堆積させる。本
実施例ではＴｉとＴｉＮからなるバリアメタルを堆積さ
せた、熱処理を加えた後Ａｌ−ＳｉとＴｉＮを連続成膜
しているが、Ａｌ−Ｓｉ−Ｃｕ，Ａｌ−Ｃｕ，Ａｌ−Ｃ
ｕ−Ｔｉ等の材料を使う事も可能である。
ニング、エッチングを行い、前記ソース領域、ドレイン
領域上にコンタクト孔を開口させ、レジスト除去後、Ｐ
ＶＤ法により、配線、電極用の金属膜を堆積させる。本
実施例ではＴｉとＴｉＮからなるバリアメタルを堆積さ
せた、熱処理を加えた後Ａｌ−ＳｉとＴｉＮを連続成膜
しているが、Ａｌ−Ｓｉ−Ｃｕ，Ａｌ−Ｃｕ，Ａｌ−Ｃ
ｕ−Ｔｉ等の材料を使う事も可能である。
【０１００】次に、フォトリソグラフィ工程にて金属配
線電極配線５、を形成する（図３（ａ））。本実施例で
は配線間隔は１μｍであるが、０．５〜５μｍでもよ
い。
線電極配線５、を形成する（図３（ａ））。本実施例で
は配線間隔は１μｍであるが、０．５〜５μｍでもよ
い。
【０１０１】次にＰ−ＣＶＤにて第１層間絶縁膜６を堆
積する。本実施例ではＰ−ＣＶＤ法にてＰ−ＳｉＯ膜を
１０００オングストローム堆積させているが、Ｐ−Ｓｉ
Ｎ，Ｐ−ＳｉＯＮ，Ｐ−ＴＥＯＳ法の絶縁膜でも可能で
ある。
積する。本実施例ではＰ−ＣＶＤ法にてＰ−ＳｉＯ膜を
１０００オングストローム堆積させているが、Ｐ−Ｓｉ
Ｎ，Ｐ−ＳｉＯＮ，Ｐ−ＴＥＯＳ法の絶縁膜でも可能で
ある。
【０１０２】次に、回転塗布法にて第１無機ＳＯＧ膜７
を塗布する。本実施例では無機ＳＯＧ膜を２２００オン
グストローム塗布して形成している。引き続き、１７２
ｎｍの波長を持つＵＶ光５０を照射し、再度無機ＳＯＧ
膜２２００オングストローム塗布し、第２無機ＳＯＧ膜
９を形成している。ここで、１７２ｎｍの波長のＵＶ光
の替りに１８５ｎｍと２５４ｎｍの波長のＵＶ光や、Ｏ
2 プラズマを照射する事でもＳＯＧ膜の表面改質には同
等の効果を持つ。
を塗布する。本実施例では無機ＳＯＧ膜を２２００オン
グストローム塗布して形成している。引き続き、１７２
ｎｍの波長を持つＵＶ光５０を照射し、再度無機ＳＯＧ
膜２２００オングストローム塗布し、第２無機ＳＯＧ膜
９を形成している。ここで、１７２ｎｍの波長のＵＶ光
の替りに１８５ｎｍと２５４ｎｍの波長のＵＶ光や、Ｏ
2 プラズマを照射する事でもＳＯＧ膜の表面改質には同
等の効果を持つ。
【０１０３】その後、４００℃、３０分の熱処理を加
え、続けてＰ−ＣＶＤ法にて第２層間絶縁膜１０を堆積
させる。本実施例ではＰ−ＣＶＤ法にてＰ−ＳｉＯ膜を
２０００オングストローム堆積させているが、Ｐ−Ｓｉ
Ｎ，Ｐ−ＳｉＯＮ、及び複数の絶縁膜の組合わせやＰ−
ＴＥＯＳ法の絶縁膜でも可能である。
え、続けてＰ−ＣＶＤ法にて第２層間絶縁膜１０を堆積
させる。本実施例ではＰ−ＣＶＤ法にてＰ−ＳｉＯ膜を
２０００オングストローム堆積させているが、Ｐ−Ｓｉ
Ｎ，Ｐ−ＳｉＯＮ、及び複数の絶縁膜の組合わせやＰ−
ＴＥＯＳ法の絶縁膜でも可能である。
【０１０４】次に、再度回転塗布法にて第３無機ＳＯＧ
膜１１を塗布する。本実施例では、無機ＳＯＧ膜を２２
００オングストローム塗布して形成している。その後、
４００℃、３０分の熱処理を加え、続けてＰ−ＣＶＤ法
にて第３層間絶縁膜１２を堆積させる。本実施例では、
Ｐ−ＳｉＯ膜を２０００オングストローム堆積してい
る。
膜１１を塗布する。本実施例では、無機ＳＯＧ膜を２２
００オングストローム塗布して形成している。その後、
４００℃、３０分の熱処理を加え、続けてＰ−ＣＶＤ法
にて第３層間絶縁膜１２を堆積させる。本実施例では、
Ｐ−ＳｉＯ膜を２０００オングストローム堆積してい
る。
【０１０５】本発明では、前記ゲート電極３と前記金属
配線電極６を接触させる際に生じる凹部を絶縁膜／無機
ＳＯＧ膜／絶縁膜／無機ＳＯＧ膜で埋め込み、層間絶縁
膜表面を、ＣＭＰを必要としないレベルまで平坦性を著
しく高める事を特徴としている。
配線電極６を接触させる際に生じる凹部を絶縁膜／無機
ＳＯＧ膜／絶縁膜／無機ＳＯＧ膜で埋め込み、層間絶縁
膜表面を、ＣＭＰを必要としないレベルまで平坦性を著
しく高める事を特徴としている。
【０１０６】さらに、本発明では、第１無機ＳＯＧ膜と
第２無機ＳＯＧ膜の間にある絶縁膜にＰ−ＳｉＯ膜を用
いており、成膜条件としては、４５０℃、ＳｉＨ4 とＮ
2 Ｏを使用し、膜応力が圧縮方向になる様に堆積してい
る。
第２無機ＳＯＧ膜の間にある絶縁膜にＰ−ＳｉＯ膜を用
いており、成膜条件としては、４５０℃、ＳｉＨ4 とＮ
2 Ｏを使用し、膜応力が圧縮方向になる様に堆積してい
る。
【０１０７】無機ＳＯＧ膜は引張り方向の膜応力を有し
ている為、無機ＳＯＧ膜の間に位置するＰ−ＳｉＯ膜は
無機ＳＯＧ膜の応力を緩和する目的で形成されている。
ている為、無機ＳＯＧ膜の間に位置するＰ−ＳｉＯ膜は
無機ＳＯＧ膜の応力を緩和する目的で形成されている。
【０１０８】Ｐ−ＳｉＯ膜の膜質は、コンタクト孔上や
配線間を埋込む為の無機ＳＯＧ膜の膜厚により、応力の
強さや方向を変更する事が可能であり、その膜厚も同様
に変更する事が出来る。段差部で発生する上記凹部の量
と、それを埋め込む為の第１、第２、第３無機ＳＯＧの
膜厚の関係を図６（ａ）、図６（ｂ）、図６（ｃ）、に
示す。
配線間を埋込む為の無機ＳＯＧ膜の膜厚により、応力の
強さや方向を変更する事が可能であり、その膜厚も同様
に変更する事が出来る。段差部で発生する上記凹部の量
と、それを埋め込む為の第１、第２、第３無機ＳＯＧの
膜厚の関係を図６（ａ）、図６（ｂ）、図６（ｃ）、に
示す。
【０１０９】無機ＳＯＧ膜の膜厚は１５００〜４０００
オングストロームの間で、層間絶縁膜の平坦性向上に効
果的である。本実施例では無機ＳＯＧ膜厚を２２００オ
ングストロームで形成しているが、コンタクト開口径が
０．５〜１．６μｍの間で、凹部の埋め込みに効果が有
り、特に、コンタクト開口径が０．６〜１．２μｍで
は、凹量は殆ど認められず、完全に平坦化に極近い領域
にまで向上する（図６（ａ））。
オングストロームの間で、層間絶縁膜の平坦性向上に効
果的である。本実施例では無機ＳＯＧ膜厚を２２００オ
ングストロームで形成しているが、コンタクト開口径が
０．５〜１．６μｍの間で、凹部の埋め込みに効果が有
り、特に、コンタクト開口径が０．６〜１．２μｍで
は、凹量は殆ど認められず、完全に平坦化に極近い領域
にまで向上する（図６（ａ））。
【０１１０】又、配線間隔による凹量も、０．５〜３μ
ｍで殆ど認められず、特に、０．５〜２μｍの間ではや
はり完全平坦化に極近い領域にまで向上する（図６
（ｂ））。
ｍで殆ど認められず、特に、０．５〜２μｍの間ではや
はり完全平坦化に極近い領域にまで向上する（図６
（ｂ））。
【０１１１】さらに、前記半導体基盤１の表面から第１
層間絶縁膜７までの段差量からなるコンタクト孔、配線
間隔両方の凹量を解消する為には、段差量が０．５〜
２．０μｍで著しく効果が有り、０．５〜１．５μｍの
間では、完全平坦化にまで高める事が可能になる（図６
（ｃ））。
層間絶縁膜７までの段差量からなるコンタクト孔、配線
間隔両方の凹量を解消する為には、段差量が０．５〜
２．０μｍで著しく効果が有り、０．５〜１．５μｍの
間では、完全平坦化にまで高める事が可能になる（図６
（ｃ））。
【０１１２】これ以降はフォトリソグラフィ工程にて層
間絶縁膜に第１金属配線と導通させる為に必要なスルー
ホールをドライエッチ法にて開口させた後、多層配線用
の金属をＰＶＤ法により堆積、パターニング、エッチン
グ処理で多層金属配線を形成したり、Ａｌリフロー法を
用いた後ＣＭＰ処理し、反射電極を形成したりする（図
７）。
間絶縁膜に第１金属配線と導通させる為に必要なスルー
ホールをドライエッチ法にて開口させた後、多層配線用
の金属をＰＶＤ法により堆積、パターニング、エッチン
グ処理で多層金属配線を形成したり、Ａｌリフロー法を
用いた後ＣＭＰ処理し、反射電極を形成したりする（図
７）。
【０１１３】以上の様に形成したアクティブマトリクス
基板と、透明電極６４を設けた対向基板６３との間に液
晶６５を挟持して液晶パネルを形成する（図７）。液晶
材料としては、ポリマーネットワーク液晶ＰＮＬＣを用
いているが、ポリマーネットワーク液晶としてＰＤＬＣ
等を用いてもよい。
基板と、透明電極６４を設けた対向基板６３との間に液
晶６５を挟持して液晶パネルを形成する（図７）。液晶
材料としては、ポリマーネットワーク液晶ＰＮＬＣを用
いているが、ポリマーネットワーク液晶としてＰＤＬＣ
等を用いてもよい。
【０１１４】本実施例における技術的効果は、層間絶縁
膜形成工程でのＣＭＰ作業が不必要となる程度に層間絶
縁膜が非常に平坦となる為、信頼性の高い多層金属配線
の形成や、反射率の高い反射電極の形成が可能となり、
さらに集積度の高い半導体装置や高画素密度の表示装置
の形成が可能となり、性能や歩留りを向上させる事が可
能となる。
膜形成工程でのＣＭＰ作業が不必要となる程度に層間絶
縁膜が非常に平坦となる為、信頼性の高い多層金属配線
の形成や、反射率の高い反射電極の形成が可能となり、
さらに集積度の高い半導体装置や高画素密度の表示装置
の形成が可能となり、性能や歩留りを向上させる事が可
能となる。
【０１１５】（実施形態Ａ）以下に、本発明の実施形態
を複数の液晶パネルを挙げて記述するが、それぞれの形
態に限定されるものではない。相互の形態の技術を組み
合わせることによって効果が増大することはいうまでも
ない。また、液晶パネルの構造は、半導体基板を用いた
もので記述しているが、必ずしも半導体基板に限定され
るものはなく、通常の透明基板上に以下に記述する構造
体を形成してもいい。また、以下に記述する液晶パネル
は、すべてＭＯＳＦＥＴやＴＦＴ型であるが、ダイオー
ド型などの２端子型であってもいい。さらに、以下に記
述する液晶パネルは、家庭用テレビはもちろん、プロジ
ェクタ、ヘッドマウントディスプレイ、３次元映像ゲー
ム機器、ラップトップコンピュータ、電子手帳、テレビ
会議システム、カーナビゲーション、飛行機のパネルな
どの表示装置として有効である。
を複数の液晶パネルを挙げて記述するが、それぞれの形
態に限定されるものではない。相互の形態の技術を組み
合わせることによって効果が増大することはいうまでも
ない。また、液晶パネルの構造は、半導体基板を用いた
もので記述しているが、必ずしも半導体基板に限定され
るものはなく、通常の透明基板上に以下に記述する構造
体を形成してもいい。また、以下に記述する液晶パネル
は、すべてＭＯＳＦＥＴやＴＦＴ型であるが、ダイオー
ド型などの２端子型であってもいい。さらに、以下に記
述する液晶パネルは、家庭用テレビはもちろん、プロジ
ェクタ、ヘッドマウントディスプレイ、３次元映像ゲー
ム機器、ラップトップコンピュータ、電子手帳、テレビ
会議システム、カーナビゲーション、飛行機のパネルな
どの表示装置として有効である。
【０１１６】本実施形態の液晶パネル部の断面を図９に
示す。図において、３０１は半導体基板、３０２，３０
２′はそれぞれｐ型及びｎ型ウェル、３０３，３０
３′，３０３″はトランジスタのソース領域、３０４は
ゲート領域、３０５，３０５′，３０５″はドレイン領
域である。
示す。図において、３０１は半導体基板、３０２，３０
２′はそれぞれｐ型及びｎ型ウェル、３０３，３０
３′，３０３″はトランジスタのソース領域、３０４は
ゲート領域、３０５，３０５′，３０５″はドレイン領
域である。
【０１１７】図９に示すように、表示領域のトランジス
タは、２０〜３５Ｖという高電圧が印加されるため、ゲ
ート３０４に対して、自己整合的にソース、ドレイン層
が形成されず、オフセットをもたせ、その間にソース領
域３０３′，ドレイン領域３０５′に示す如く、ｐウェ
ル中の低濃度のｎ- 層，ｎウェル中の低濃度のｐ- 層が
設けられる。ちなみにオフセット量は０. ５〜２. ０μ
ｍが好適である。一方、周辺回路の一部の回路部が図１
０に示されているが、周辺部の一部の回路は、ゲートに
自己整合的にソース、ドレイン層が形成されている。
タは、２０〜３５Ｖという高電圧が印加されるため、ゲ
ート３０４に対して、自己整合的にソース、ドレイン層
が形成されず、オフセットをもたせ、その間にソース領
域３０３′，ドレイン領域３０５′に示す如く、ｐウェ
ル中の低濃度のｎ- 層，ｎウェル中の低濃度のｐ- 層が
設けられる。ちなみにオフセット量は０. ５〜２. ０μ
ｍが好適である。一方、周辺回路の一部の回路部が図１
０に示されているが、周辺部の一部の回路は、ゲートに
自己整合的にソース、ドレイン層が形成されている。
【０１１８】ここでは、ソース、ドレインのオフセット
について述べたが、それらの有無だけでなく、オフセッ
ト量をそれぞれの耐圧に応じて変化させたり、ゲート長
の最適化が有効である。これは、周辺回路の一部は、ロ
ジック系回路であり、この部分は、一般に１. ５〜５Ｖ
系駆動でよいため、トランジスタサイズの縮小及び、ト
ランジスタの駆動力向上のため、上記自己整合構造が設
けられている。本基板１は、ｐ型半導体からなり、基板
は、最低電位（通常は、接地電位）であり、ｎ型ウェル
は、表示領域の場合、画素に印加する電圧すなわち２０
〜３５Ｖがかかり、一方、周辺回路のロジック部は、ロ
ジック駆動電圧１. ５〜５Ｖが印加される。この構造に
より、それぞれ電圧に応じた最適なデバイスを構成で
き、チップサイズの縮小のみならず、駆動スピードの向
上による高画素表示が実現可能になる。
について述べたが、それらの有無だけでなく、オフセッ
ト量をそれぞれの耐圧に応じて変化させたり、ゲート長
の最適化が有効である。これは、周辺回路の一部は、ロ
ジック系回路であり、この部分は、一般に１. ５〜５Ｖ
系駆動でよいため、トランジスタサイズの縮小及び、ト
ランジスタの駆動力向上のため、上記自己整合構造が設
けられている。本基板１は、ｐ型半導体からなり、基板
は、最低電位（通常は、接地電位）であり、ｎ型ウェル
は、表示領域の場合、画素に印加する電圧すなわち２０
〜３５Ｖがかかり、一方、周辺回路のロジック部は、ロ
ジック駆動電圧１. ５〜５Ｖが印加される。この構造に
より、それぞれ電圧に応じた最適なデバイスを構成で
き、チップサイズの縮小のみならず、駆動スピードの向
上による高画素表示が実現可能になる。
【０１１９】また、図９において、３０６はフィールド
酸化膜、３１０はデータ配線につながるソース電極、３
１１は画素電極につながるドレイン電極、３１２は反射
鏡を兼ねる画素電極、３０７は表示領域、周辺領域を覆
う遮光層で、Ｔｉ，ＴｉＮ，Ｗ，Ｍｏ等が適している。
図９に示すように、上記遮光層３０７は、表示領域で
は、画素電極３１２とドレイン電極３１１との接続部を
除いて覆われているが、周辺画素領域では、一部ビデオ
線、クロック線等、配線容量が重くなる領域は、上記遮
光層３０７をのぞき、高速信号が上記遮光層３０７がの
ぞかれた部分は照明光の光が混入し、回路の誤動作を起
こす場合は画素電極３１２の層をおおう設計になってい
る転送可能な工夫がなされている。３０８は遮光層３０
７の下部の絶縁層で、Ｐ−ＳｉＯ層３１８上にＳＯＧに
より平坦化処理を施し、そのＰ−ＳｉＯ層３１８をさら
に、Ｐ−ＳｉＯ層３０８でカバーし、絶縁層３０８の安
定性を確保した。
酸化膜、３１０はデータ配線につながるソース電極、３
１１は画素電極につながるドレイン電極、３１２は反射
鏡を兼ねる画素電極、３０７は表示領域、周辺領域を覆
う遮光層で、Ｔｉ，ＴｉＮ，Ｗ，Ｍｏ等が適している。
図９に示すように、上記遮光層３０７は、表示領域で
は、画素電極３１２とドレイン電極３１１との接続部を
除いて覆われているが、周辺画素領域では、一部ビデオ
線、クロック線等、配線容量が重くなる領域は、上記遮
光層３０７をのぞき、高速信号が上記遮光層３０７がの
ぞかれた部分は照明光の光が混入し、回路の誤動作を起
こす場合は画素電極３１２の層をおおう設計になってい
る転送可能な工夫がなされている。３０８は遮光層３０
７の下部の絶縁層で、Ｐ−ＳｉＯ層３１８上にＳＯＧに
より平坦化処理を施し、そのＰ−ＳｉＯ層３１８をさら
に、Ｐ−ＳｉＯ層３０８でカバーし、絶縁層３０８の安
定性を確保した。
【０１２０】図９における絶縁膜３０８に本発明を用い
た場合の層間絶縁膜の形成方法を図１に基づいて説明す
る。金属配線を形成した後、Ｐ−ＣＶＤにて第１層間絶
縁膜６を堆積する、本実施例ではＰ−ＣＶＤ法にてＰ−
ＳｉＯ膜を１０００Å堆積させているが、Ｐ−ＳｉＮ，
Ｐ−ＳｉＯＮ，Ｐ−ＴＥＯＳ法の絶縁膜でも可能であ
る。
た場合の層間絶縁膜の形成方法を図１に基づいて説明す
る。金属配線を形成した後、Ｐ−ＣＶＤにて第１層間絶
縁膜６を堆積する、本実施例ではＰ−ＣＶＤ法にてＰ−
ＳｉＯ膜を１０００Å堆積させているが、Ｐ−ＳｉＮ，
Ｐ−ＳｉＯＮ，Ｐ−ＴＥＯＳ法の絶縁膜でも可能であ
る。
【０１２１】次に、回転塗布法にて第１無機ＳＯＧ膜７
を塗布する。本実施例では無機ＳＯＧ膜を２２００Å塗
布して形成している（図１（ｄ））。
を塗布する。本実施例では無機ＳＯＧ膜を２２００Å塗
布して形成している（図１（ｄ））。
【０１２２】その後、４００℃、３０分の熱処理を加
え、続けてＰ−ＣＶＤ法にて第２層間絶縁膜８を堆積さ
せる。本実施例ではＰ−ＣＶＤ法にてＰ−ＳｉＯ膜を２
０００Å堆積させているが、Ｐ−ＳｉＮ、Ｐ−ＳｉＯ
Ｎ、及び複数の絶縁膜の組み合わせやＰ−ＴＥＯＳ法の
絶縁膜でも可能である。
え、続けてＰ−ＣＶＤ法にて第２層間絶縁膜８を堆積さ
せる。本実施例ではＰ−ＣＶＤ法にてＰ−ＳｉＯ膜を２
０００Å堆積させているが、Ｐ−ＳｉＮ、Ｐ−ＳｉＯ
Ｎ、及び複数の絶縁膜の組み合わせやＰ−ＴＥＯＳ法の
絶縁膜でも可能である。
【０１２３】次に、再度回転塗布法にて第２無機ＳＯＧ
膜９を塗布する。本実施例では、無機ＳＯＧ膜を２２０
０Å塗布して形成している。その後、４００℃、３０分
の熱処理を加え、続けてＰ−ＣＶＤ法にて第３層間絶縁
膜１０を堆積させる。本実施例では、Ｐ−ＳｉＯ膜を２
０００Å堆積している。
膜９を塗布する。本実施例では、無機ＳＯＧ膜を２２０
０Å塗布して形成している。その後、４００℃、３０分
の熱処理を加え、続けてＰ−ＣＶＤ法にて第３層間絶縁
膜１０を堆積させる。本実施例では、Ｐ−ＳｉＯ膜を２
０００Å堆積している。
【０１２４】本発明では、前記ゲート電極３と前記金属
配線電極６を接触させる際に生じる凹部を絶縁膜／無機
ＳＯＧ膜／絶縁膜／無機ＳＯＧ膜で埋め込むことを特徴
としている。コンタクト孔の大きさで発生する上記凹部
の量と、それを埋め込む為の第１、第２無機ＳＯＧ膜の
膜厚の関係を図４に示す。無機ＳＯＧ膜の膜厚は１５０
０〜４０００Åの間で、層間絶縁膜の平坦性向上に効果
的である。本実施例では、無機ＳＯＧ膜厚を２２００Å
で形成しているが、コンタクト開口径が０．５〜１．４
μｍの間で凹部の埋め込みに効果があり、特に、コンタ
クト開口径が０．６〜１．２μｍでは、凹量が０．１μ
ｍ以下に抑えられ、平坦性が非常に向上している。
配線電極６を接触させる際に生じる凹部を絶縁膜／無機
ＳＯＧ膜／絶縁膜／無機ＳＯＧ膜で埋め込むことを特徴
としている。コンタクト孔の大きさで発生する上記凹部
の量と、それを埋め込む為の第１、第２無機ＳＯＧ膜の
膜厚の関係を図４に示す。無機ＳＯＧ膜の膜厚は１５０
０〜４０００Åの間で、層間絶縁膜の平坦性向上に効果
的である。本実施例では、無機ＳＯＧ膜厚を２２００Å
で形成しているが、コンタクト開口径が０．５〜１．４
μｍの間で凹部の埋め込みに効果があり、特に、コンタ
クト開口径が０．６〜１．２μｍでは、凹量が０．１μ
ｍ以下に抑えられ、平坦性が非常に向上している。
【０１２５】また、図９の３０９は反射電極３１２と遮
光層３０７との間に設けられた絶縁層で、この絶縁層３
０９を介して反射電極３１２の電荷保持容量となってい
る。大容量形成のために、ＳｉＯ2 以外に、高誘電率の
Ｐ−ＳｉＮ、Ｔａ2 Ｏ5 、やＳｉＯ2 との積層膜等が有
効である。遮光層３０７にＴｉ，ＴｉＮ，Ｍｏ，Ｗ等の
平坦なメタル上に設ける事により、５００〜５０００オ
ングストローム程度の膜厚が好適である。
光層３０７との間に設けられた絶縁層で、この絶縁層３
０９を介して反射電極３１２の電荷保持容量となってい
る。大容量形成のために、ＳｉＯ2 以外に、高誘電率の
Ｐ−ＳｉＮ、Ｔａ2 Ｏ5 、やＳｉＯ2 との積層膜等が有
効である。遮光層３０７にＴｉ，ＴｉＮ，Ｍｏ，Ｗ等の
平坦なメタル上に設ける事により、５００〜５０００オ
ングストローム程度の膜厚が好適である。
【０１２６】さらに、３１４は液晶材料、３１５は共通
透明電極、３１６は対向基板、３１７，３１７′は高濃
度不純物領域、３１９は表示領域、３２０は反射防止膜
である。
透明電極、３１６は対向基板、３１７，３１７′は高濃
度不純物領域、３１９は表示領域、３２０は反射防止膜
である。
【０１２７】図９に示すように、トランジスタ下部に形
成されたウェル３０２，３０２’と同一極性の高濃度不
純物層３１７，３１７′は、ウェル３０２，３０２’の
周辺部及び内容に形成されており、高振幅な信号がソー
スに印加されても、ウェル電位は、低抵抗層で所望の電
位に固定されているため、安定しており、高品質な画像
表示が実現できた。さらにｎ型ウェル３０２’とｐ型ウ
ェル３０２との間には、フィールド酸化膜を介して上記
高濃度不純物層３１７，３１７′が設けられており、通
常ＭＯＳトランジスタの時に使用されるフィールド酸化
膜直下のチャネルストップ層を不要にしている。
成されたウェル３０２，３０２’と同一極性の高濃度不
純物層３１７，３１７′は、ウェル３０２，３０２’の
周辺部及び内容に形成されており、高振幅な信号がソー
スに印加されても、ウェル電位は、低抵抗層で所望の電
位に固定されているため、安定しており、高品質な画像
表示が実現できた。さらにｎ型ウェル３０２’とｐ型ウ
ェル３０２との間には、フィールド酸化膜を介して上記
高濃度不純物層３１７，３１７′が設けられており、通
常ＭＯＳトランジスタの時に使用されるフィールド酸化
膜直下のチャネルストップ層を不要にしている。
【０１２８】これらの高濃度不純物層３１７，３１７′
は、ソース、ドレイン層形成プロセスで同時にできるの
で作製プロセスにおけるマスク枚数、工数が削減され、
低コスト化が図れた。
は、ソース、ドレイン層形成プロセスで同時にできるの
で作製プロセスにおけるマスク枚数、工数が削減され、
低コスト化が図れた。
【０１２９】次に、３１３は共通透明電極３１５と対向
基板３１６との間に設けられた反射防止用膜で、界面の
液晶の屈折率を考慮して、界面反射率が軽減されるよう
に構成される。その場合、対向基板３１６と、透過電極
３１５の屈折率よりも小さい絶縁膜が好適である。
基板３１６との間に設けられた反射防止用膜で、界面の
液晶の屈折率を考慮して、界面反射率が軽減されるよう
に構成される。その場合、対向基板３１６と、透過電極
３１５の屈折率よりも小さい絶縁膜が好適である。
【０１３０】次に、本実施形態の平面図を図１０に示
す。図において、３２１は水平シフトレジスタ、３２２
は垂直シフトレジスタ、３２３はｎチャンネルＭＯＳＦ
ＥＴ、３２４はｐチャンネルＭＯＳＦＥＴ、３２５は保
持容量、３２６は液晶層、３２７は信号転送スイッチ、
３２８はリセットスイッチ、３２９はリセットパルス入
力端子、３３０はリセット電源端子、３３１は映像信号
の入力端子である。半導体基板３０１は図９ではｐ型に
なっているが、ｎ型でもよい。
す。図において、３２１は水平シフトレジスタ、３２２
は垂直シフトレジスタ、３２３はｎチャンネルＭＯＳＦ
ＥＴ、３２４はｐチャンネルＭＯＳＦＥＴ、３２５は保
持容量、３２６は液晶層、３２７は信号転送スイッチ、
３２８はリセットスイッチ、３２９はリセットパルス入
力端子、３３０はリセット電源端子、３３１は映像信号
の入力端子である。半導体基板３０１は図９ではｐ型に
なっているが、ｎ型でもよい。
【０１３１】ウェル領域３０２’は、半導体基板３０１
と反対の導電型にする。このため、図９では、ウェル領
域３０２はｐ型になっている。ｐ型のウェル領域３０２
及びｎ型のウェル領域３０２′は、半導体基板３０１よ
りも高濃度に不純物が注入されていることが望ましく、
半導体基板３０１の不純物濃度が１０14〜１０15（ｃｍ
-3）のとき、ウェル領域３０２の不純物濃度は１０15〜
１０17（ｃｍ-3）が望ましい。
と反対の導電型にする。このため、図９では、ウェル領
域３０２はｐ型になっている。ｐ型のウェル領域３０２
及びｎ型のウェル領域３０２′は、半導体基板３０１よ
りも高濃度に不純物が注入されていることが望ましく、
半導体基板３０１の不純物濃度が１０14〜１０15（ｃｍ
-3）のとき、ウェル領域３０２の不純物濃度は１０15〜
１０17（ｃｍ-3）が望ましい。
【０１３２】ソース電極３１０は、表示用信号が送られ
てくるデータ配線に、ドレイン電極３１１は画素電極３
１２に接続する。これらの電極３１０，３１１には、通
常Ａｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，Ａｌ
Ｃｕ配線を用いる。これらの電極３１０，３１１の下部
と半導体との接触面に、ＴｉとＴｉＮからなるバイアメ
タル層を用いると、コンタクトが安定に実現できる。ま
たコンタクト抵抗も低減できる。画素電極３１２は、表
面が平坦で、高反射材が望ましく、通常の配線用金属で
あるＡｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，Ａ
ｌＣ以外にＣｒ，Ａｕ，Ａｇなどの材料を使用すること
が可能である。また、平坦性の向上のため、画素電極３
１２の表面をケミカルメカニカルポリッシング（ＣＭ
Ｐ）法によって処理している。
てくるデータ配線に、ドレイン電極３１１は画素電極３
１２に接続する。これらの電極３１０，３１１には、通
常Ａｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，Ａｌ
Ｃｕ配線を用いる。これらの電極３１０，３１１の下部
と半導体との接触面に、ＴｉとＴｉＮからなるバイアメ
タル層を用いると、コンタクトが安定に実現できる。ま
たコンタクト抵抗も低減できる。画素電極３１２は、表
面が平坦で、高反射材が望ましく、通常の配線用金属で
あるＡｌ，ＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＧｅＣｕ，Ａ
ｌＣ以外にＣｒ，Ａｕ，Ａｇなどの材料を使用すること
が可能である。また、平坦性の向上のため、画素電極３
１２の表面をケミカルメカニカルポリッシング（ＣＭ
Ｐ）法によって処理している。
【０１３３】保持容量３２５は、画素電極３１２と共通
透明電極３１５の間の信号を保持するための容量であ
る。ウェル領域３０２には、基板電位を印加する。本実
施形態では、各行のトランスミッションゲート構成を、
上から１行目は上がｎチャンネルＭＯＳＦＥＴ３２３
で、下がｐチャンネルＭＯＳＦＥＴ３２４、２行目は上
がｐチャンネルＭＯＳＦＥＴ３２４で、下がｎチャンネ
ルＭＯＳＦＥＴ３２３とするように、隣り合う行で順序
を入れ換える構成にしている。以上のように、ストライ
プ型ウェルで表示領域の周辺で電源線とコンタクトして
いるだけでなく、表示領域にも、細い電源ラインを設け
コンタクトをとっている。
透明電極３１５の間の信号を保持するための容量であ
る。ウェル領域３０２には、基板電位を印加する。本実
施形態では、各行のトランスミッションゲート構成を、
上から１行目は上がｎチャンネルＭＯＳＦＥＴ３２３
で、下がｐチャンネルＭＯＳＦＥＴ３２４、２行目は上
がｐチャンネルＭＯＳＦＥＴ３２４で、下がｎチャンネ
ルＭＯＳＦＥＴ３２３とするように、隣り合う行で順序
を入れ換える構成にしている。以上のように、ストライ
プ型ウェルで表示領域の周辺で電源線とコンタクトして
いるだけでなく、表示領域にも、細い電源ラインを設け
コンタクトをとっている。
【０１３４】この時、ウェルの抵抗の安定化がカギにな
る。したがって、ｐ型基板であれば、ｎウェルの表示領
域内部でのコンタクト面積又はコンタクト数をｐウェル
のコンタクトより増強する構成を採用した。ｐウェル
は、ｐ型基板で一定電位がとられているため、基板が低
抵抗体としての役割を演ずる。したがって、島状になる
ｎウェルのソース、ドレインへの信号の入出力による振
られの影響が大きくなりやすいが、それを上部の配線層
からのコンタクトを増強することで防止できた。これに
より、安定した高品位な表示が実現できた。
る。したがって、ｐ型基板であれば、ｎウェルの表示領
域内部でのコンタクト面積又はコンタクト数をｐウェル
のコンタクトより増強する構成を採用した。ｐウェル
は、ｐ型基板で一定電位がとられているため、基板が低
抵抗体としての役割を演ずる。したがって、島状になる
ｎウェルのソース、ドレインへの信号の入出力による振
られの影響が大きくなりやすいが、それを上部の配線層
からのコンタクトを増強することで防止できた。これに
より、安定した高品位な表示が実現できた。
【０１３５】映像信号（ビデオ信号、パルス変調された
デジタル信号など）は、映像信号入力端子３３１から入
力され、水平シフトレジスタ３２１からのパルスに応じ
て信号転送スイッチ３２７を開閉し、各データ配線に出
力する。垂直シフトレジスタ３２２からは、選択した行
のｎチャンネルＭＯＳＦＥＴ３２３のゲートへはハイパ
ルス、ｐチャンネルＭＯＳＦＥＴのゲートへはローパル
スを印加する。
デジタル信号など）は、映像信号入力端子３３１から入
力され、水平シフトレジスタ３２１からのパルスに応じ
て信号転送スイッチ３２７を開閉し、各データ配線に出
力する。垂直シフトレジスタ３２２からは、選択した行
のｎチャンネルＭＯＳＦＥＴ３２３のゲートへはハイパ
ルス、ｐチャンネルＭＯＳＦＥＴのゲートへはローパル
スを印加する。
【０１３６】以上のように、画素部のスイッチは、単結
晶のＣＭＯＳトランスミッションゲートで構成されてお
り、画素電極へ書き込む信号が、ＭＯＳＦＥＴのしきい
値に依存せず、ソースの信号フル書き込める利点を有す
る。
晶のＣＭＯＳトランスミッションゲートで構成されてお
り、画素電極へ書き込む信号が、ＭＯＳＦＥＴのしきい
値に依存せず、ソースの信号フル書き込める利点を有す
る。
【０１３７】又、スイッチが、単結晶トランジスタから
成り立っており、polysilicon-ＴＦＴの結晶粒界での不
安定な振まい等がなく、バラツキのない高信頼性な高速
駆動が実現できる。
成り立っており、polysilicon-ＴＦＴの結晶粒界での不
安定な振まい等がなく、バラツキのない高信頼性な高速
駆動が実現できる。
【０１３８】次にパネル周辺回路の構成について、図１
１を用いて説明する。図１１において、３３７は液晶素
子の表示領域、３３２はレベルシフター回路、３３３は
ビデオ信号サンプリングスイッチ、３３４は水平シフト
レジスタ、３３５はビデオ信号入力端子、３３６は垂直
シフトレジスタである。
１を用いて説明する。図１１において、３３７は液晶素
子の表示領域、３３２はレベルシフター回路、３３３は
ビデオ信号サンプリングスイッチ、３３４は水平シフト
レジスタ、３３５はビデオ信号入力端子、３３６は垂直
シフトレジスタである。
【０１３９】以上に示す構成により、Ｈ，Ｖともにシフ
トレジスタ等のロジック回路は、ビデオ信号入力端子３
３５から２５Ｖ，３０Ｖ程度の振幅が供給されるので、
１.５〜５Ｖ程度と極めて低い値で駆動でき、高速、低
消費電圧化が達成できた。ここでの水平、垂直ＳＲは、
走査方向は選択スイッチにより双方向可能なものとなっ
ており、光学系の配置等の変更に対して、パネルの変更
なしに対応でき、製品の異なるシリーズにも同一パネル
が使用でき低コスト化が図れるメリットがある。又、図
１１においては、ビデオ信号サンプリングスイッチは、
片側極性の１トランジスタ構成のものを記述したが、こ
れに限らず、ＣＭＯＳトランスミッションゲート構成に
することにより入力ビデオ線をすべてを信号線に書き込
むことができることは、言うまでもない。
トレジスタ等のロジック回路は、ビデオ信号入力端子３
３５から２５Ｖ，３０Ｖ程度の振幅が供給されるので、
１.５〜５Ｖ程度と極めて低い値で駆動でき、高速、低
消費電圧化が達成できた。ここでの水平、垂直ＳＲは、
走査方向は選択スイッチにより双方向可能なものとなっ
ており、光学系の配置等の変更に対して、パネルの変更
なしに対応でき、製品の異なるシリーズにも同一パネル
が使用でき低コスト化が図れるメリットがある。又、図
１１においては、ビデオ信号サンプリングスイッチは、
片側極性の１トランジスタ構成のものを記述したが、こ
れに限らず、ＣＭＯＳトランスミッションゲート構成に
することにより入力ビデオ線をすべてを信号線に書き込
むことができることは、言うまでもない。
【０１４０】又ＣＭＯＳトランスミッションゲート構成
にした時、ＮＭＯＳゲートとＰＭＯＳゲート面積や、ゲ
ートとソードレインとの重なり容量の違いにより、ビデ
オ信号に振られが生じる課題がある。これにはそれぞれ
の極性のサンプリングスイッチのＭＯＳＦＥＴのゲート
量の約１／２のゲート量のＭＯＳＦＥＴのソースとドレ
インとを信号線にそれぞれ接続し、逆相パルスで印加す
ることにより振られが防止でき、きわめて良好なビデオ
信号が信号線に書き込れた。これにより、さらに高品位
の表示が可能になった。
にした時、ＮＭＯＳゲートとＰＭＯＳゲート面積や、ゲ
ートとソードレインとの重なり容量の違いにより、ビデ
オ信号に振られが生じる課題がある。これにはそれぞれ
の極性のサンプリングスイッチのＭＯＳＦＥＴのゲート
量の約１／２のゲート量のＭＯＳＦＥＴのソースとドレ
インとを信号線にそれぞれ接続し、逆相パルスで印加す
ることにより振られが防止でき、きわめて良好なビデオ
信号が信号線に書き込れた。これにより、さらに高品位
の表示が可能になった。
【０１４１】次に、ビデオ信号と、サンプリングパルス
の同期を正確にとる方向について図１２を用いて説明す
る。このためには、サンプリングパルスのｄｅｌａｙ量
を変化させる必要がある。３４２はパルスｄｅｌａｙ用
インバータ、３４３はどのｄｅｌａｙ用インバータを選
択するかを決めるスイッチ、３４４はｄｅｌａｙ量が制
御された出力、３４５は容量（ｏｕｔＢは逆相出力、ｏ
ｕｔは同相出力）である。３４６は保護回路である。
の同期を正確にとる方向について図１２を用いて説明す
る。このためには、サンプリングパルスのｄｅｌａｙ量
を変化させる必要がある。３４２はパルスｄｅｌａｙ用
インバータ、３４３はどのｄｅｌａｙ用インバータを選
択するかを決めるスイッチ、３４４はｄｅｌａｙ量が制
御された出力、３４５は容量（ｏｕｔＢは逆相出力、ｏ
ｕｔは同相出力）である。３４６は保護回路である。
【０１４２】ＳＥＬ１（ＳＥＬ１Ｂ）からＳＥＬ３（Ｓ
ＥＬ３Ｂ）の組み合わせにより、ｄｅｌａｙ用インバー
タ３４２を何コ通過するかが選択できる。
ＥＬ３Ｂ）の組み合わせにより、ｄｅｌａｙ用インバー
タ３４２を何コ通過するかが選択できる。
【０１４３】この同期回路がパネルに内蔵していること
により、パネル外部からのパルスのｄｅｌａｙ量が、
Ｒ．Ｇ．Ｂ３板パネルのとき、治具等の関係で対称性が
くずれても、上記選択スイッチで調整でき、Ｒ．Ｇ．Ｂ
のパルス位相高域による位置ずれがない良好な表示画像
が得られた。又、パネル内部に温度測定ダイオードを内
蔵させ、その出力によりｄｅｌａｙ量をテーブルから参
照し温度補正することも有効である事は言うまでもな
い。
により、パネル外部からのパルスのｄｅｌａｙ量が、
Ｒ．Ｇ．Ｂ３板パネルのとき、治具等の関係で対称性が
くずれても、上記選択スイッチで調整でき、Ｒ．Ｇ．Ｂ
のパルス位相高域による位置ずれがない良好な表示画像
が得られた。又、パネル内部に温度測定ダイオードを内
蔵させ、その出力によりｄｅｌａｙ量をテーブルから参
照し温度補正することも有効である事は言うまでもな
い。
【０１４４】次に、液晶材との関係について説明する。
図９では、平坦な対向基板構造のものを示したが、共通
電極基板３１６は、共通透明電極３１５の界面反射を防
ぐため、凹凸を形成し、その表面に共通透明電極３１５
を設けている。また、共通電極基板３１６の反対側に
は、反射防止膜３２０を設けている。これらの凹凸形状
の形成のために、微少な粒径の砥粒により砂ずり研磨を
おこなう方式も高コントラスト化に有効である。
図９では、平坦な対向基板構造のものを示したが、共通
電極基板３１６は、共通透明電極３１５の界面反射を防
ぐため、凹凸を形成し、その表面に共通透明電極３１５
を設けている。また、共通電極基板３１６の反対側に
は、反射防止膜３２０を設けている。これらの凹凸形状
の形成のために、微少な粒径の砥粒により砂ずり研磨を
おこなう方式も高コントラスト化に有効である。
【０１４５】液晶材料としては、ポリマー・ネットワー
ク液晶ＰＮＬＣを用いた。ただし、ポリマー・ネットワ
ーク液晶として、ＰＤＬＣなどを用いてもいい。ポリマ
ー・ネットワーク液晶ＰＮＬＣは、重合相分離法によっ
て作製される。液晶と重合性モノマーやオリゴマーで溶
液をつくり、通常の方法でセル中に注入した後、ＵＶ重
合によって液晶と高分子を相分離させ、液晶中に網目状
に高分子を形成する。ＰＮＬＣは多くの液晶（７０〜９
０ｗｔ％）を含有している。
ク液晶ＰＮＬＣを用いた。ただし、ポリマー・ネットワ
ーク液晶として、ＰＤＬＣなどを用いてもいい。ポリマ
ー・ネットワーク液晶ＰＮＬＣは、重合相分離法によっ
て作製される。液晶と重合性モノマーやオリゴマーで溶
液をつくり、通常の方法でセル中に注入した後、ＵＶ重
合によって液晶と高分子を相分離させ、液晶中に網目状
に高分子を形成する。ＰＮＬＣは多くの液晶（７０〜９
０ｗｔ％）を含有している。
【０１４６】ＰＮＬＣにおいては、屈折率の異方性（Δ
ｎ）の高いネマチック液晶を用いると光散乱が強くな
い、誘電異方性（Δε）の大きいネマチック液晶を用い
ると低電圧で駆動が可能となる。ポリマー・ネットワー
クのおおきさ、すなわち網目の中心間距離が１〜１. ５
（μｍ）の場合、光散乱は高コントラストを得るのに十
分強くなる。
ｎ）の高いネマチック液晶を用いると光散乱が強くな
い、誘電異方性（Δε）の大きいネマチック液晶を用い
ると低電圧で駆動が可能となる。ポリマー・ネットワー
クのおおきさ、すなわち網目の中心間距離が１〜１. ５
（μｍ）の場合、光散乱は高コントラストを得るのに十
分強くなる。
【０１４７】次に、シール構造と、パネル構造との関係
について、図１３を用いて説明する。図１３において、
３５１はシール部、３５２は電極パッド、３５３はクロ
ックバッファー回路である。不図示のアンプ部は、パネ
ル電気検査時の出力アンプとして使用するものである。
また、対向基板の電位をとる不図示のＡｇペースト部が
あり、また３５６は液晶素子による表示部、３５７は水
平・垂直シフトレジスタ（ＳＲ）等の周辺回路部であ
る。シール部３５１は表示部３５６の四方周辺に半導体
基板３０１上に画素電極３１２を設けたものと共通電極
３１５を備えたガラス基板との張り合わせのための圧着
材や接着剤の接触領域を示し、シール部３５１で張り合
わせた後に、表示部３５６とシフトレジスタ部３５７に
液晶を封入する。
について、図１３を用いて説明する。図１３において、
３５１はシール部、３５２は電極パッド、３５３はクロ
ックバッファー回路である。不図示のアンプ部は、パネ
ル電気検査時の出力アンプとして使用するものである。
また、対向基板の電位をとる不図示のＡｇペースト部が
あり、また３５６は液晶素子による表示部、３５７は水
平・垂直シフトレジスタ（ＳＲ）等の周辺回路部であ
る。シール部３５１は表示部３５６の四方周辺に半導体
基板３０１上に画素電極３１２を設けたものと共通電極
３１５を備えたガラス基板との張り合わせのための圧着
材や接着剤の接触領域を示し、シール部３５１で張り合
わせた後に、表示部３５６とシフトレジスタ部３５７に
液晶を封入する。
【０１４８】図１３に示すように、本実施形態では、シ
ールの内部にも、外部にも、totalchip size が小さく
なるように、回路が設けられている。本実施形態では、
パッドの引き出しをパネルの片辺側の１つに集中させて
いるが、長辺側の両辺でも又、一辺でなく多辺からのと
り出しも可能で、高速クロックをとり扱うときに有効で
ある。
ールの内部にも、外部にも、totalchip size が小さく
なるように、回路が設けられている。本実施形態では、
パッドの引き出しをパネルの片辺側の１つに集中させて
いるが、長辺側の両辺でも又、一辺でなく多辺からのと
り出しも可能で、高速クロックをとり扱うときに有効で
ある。
【０１４９】さらに、本実施形態のパネルは、Ｓｉ基板
等の半導体基板を用いているため、プロジェクタのよう
に強力な光が照射され、基板の側壁にも光があたると、
基板電位が変動し、パネルの誤動作を引き起こす可能性
がある。したがって、パネルの側壁及び、パネル上面の
表示領域の周辺回路部は、遮光できる基板ホルダーとな
っており、又、Ｓｉ基板の裏面は、熱伝導率の高い接着
剤を介して熱伝導率の高いＣｕ等のメタルが接続された
ホルダー構造となっている。
等の半導体基板を用いているため、プロジェクタのよう
に強力な光が照射され、基板の側壁にも光があたると、
基板電位が変動し、パネルの誤動作を引き起こす可能性
がある。したがって、パネルの側壁及び、パネル上面の
表示領域の周辺回路部は、遮光できる基板ホルダーとな
っており、又、Ｓｉ基板の裏面は、熱伝導率の高い接着
剤を介して熱伝導率の高いＣｕ等のメタルが接続された
ホルダー構造となっている。
【０１５０】次に本実施形態のポイントである反射電極
構造及びその作製方法について述べる。本実施形態の完
全平坦化反射電極構造は、メタルをパターニングしてか
ら、研磨する通常の方法とは異なり、電極パターンのと
ころにあらかじめ、溝のエッチングをしておき、そこに
メタルを成膜し、電極パターンが成形されない領域上の
メタルを研磨でとり除くとともに、電極パターン上のメ
タルも平坦化する新規な方法である。しかも、配線の幅
が配線以外の領域よりも極めて広く、従来のエッチング
装置の常識では、下記問題が発生し、本実施形態の構造
体は作製できない。
構造及びその作製方法について述べる。本実施形態の完
全平坦化反射電極構造は、メタルをパターニングしてか
ら、研磨する通常の方法とは異なり、電極パターンのと
ころにあらかじめ、溝のエッチングをしておき、そこに
メタルを成膜し、電極パターンが成形されない領域上の
メタルを研磨でとり除くとともに、電極パターン上のメ
タルも平坦化する新規な方法である。しかも、配線の幅
が配線以外の領域よりも極めて広く、従来のエッチング
装置の常識では、下記問題が発生し、本実施形態の構造
体は作製できない。
【０１５１】エッチングすると、エッチング中にポリマ
ーが堆積し、パターニングができなくなる。そこで、酸
化膜系エッチング（ＣＦ4 ／ＣＨＦ3 系）において、条
件を変えてみた。（図１４）ｔｏｔａｌ圧力（従来）
１．７ｔｏｒｒ時（ａ）、（今回）１．０ｔｏｒｒ時
（ｂ）を示す。
ーが堆積し、パターニングができなくなる。そこで、酸
化膜系エッチング（ＣＦ4 ／ＣＨＦ3 系）において、条
件を変えてみた。（図１４）ｔｏｔａｌ圧力（従来）
１．７ｔｏｒｒ時（ａ）、（今回）１．０ｔｏｒｒ時
（ｂ）を示す。
【０１５２】図１４（ａ）の条件で、デポジション性の
ガスＣＨＦ3 をへらすと、たしかにポリマーの堆積は、
減少するが、レジストに近いパターンと遠いパターンで
の寸法の違い（ローディング効果）がきわめて大きくな
り、使用できない事がわかる。
ガスＣＨＦ3 をへらすと、たしかにポリマーの堆積は、
減少するが、レジストに近いパターンと遠いパターンで
の寸法の違い（ローディング効果）がきわめて大きくな
り、使用できない事がわかる。
【０１５３】図１４（ｂ）では、ローディング効果おさ
えるため、徐々に圧力を下げていき、１ｔｏｒｒ以下に
なるとローディング効果がかなり抑制され、かつＣＨＦ
3 をゼロにし、ＣＦ4 のみによるエッチングが有効であ
ることを見出した。
えるため、徐々に圧力を下げていき、１ｔｏｒｒ以下に
なるとローディング効果がかなり抑制され、かつＣＨＦ
3 をゼロにし、ＣＦ4 のみによるエッチングが有効であ
ることを見出した。
【０１５４】さらに、画素電極領域は、ほとんどレジス
トが存在せず、周辺部にはレジストでしめられている。
構造体を形成するのは難しく、構造として、画素電極と
同等の空き電極とその形状を表示領域の周辺部まで設け
る事が有効であることがわかった。
トが存在せず、周辺部にはレジストでしめられている。
構造体を形成するのは難しく、構造として、画素電極と
同等の空き電極とその形状を表示領域の周辺部まで設け
る事が有効であることがわかった。
【０１５５】本構造にすることにより、従来あった表示
部と周辺部もしくはシール部との段差もなくなり、ギャ
ップ精度が高くなり、面内均一圧が高くなるだけでな
く、注入時のムラもへり、高品位の画質が歩留りよくで
きる効果が得られた。
部と周辺部もしくはシール部との段差もなくなり、ギャ
ップ精度が高くなり、面内均一圧が高くなるだけでな
く、注入時のムラもへり、高品位の画質が歩留りよくで
きる効果が得られた。
【０１５６】次に本実施形態の反射型液晶パネルを組み
込む光学システムについて図１５を用いて説明する。図
１５において、３７１はハロゲンランプ等の光源、３７
２は光源像をしぼり込む集光レンズ、３７３，３７５は
平面状の凸型フレネルレンズ、３７４はＲ，Ｇ，Ｂに分
解する色分解光学素子で、ダイクロイックミラー、回折
格子等が有効である。
込む光学システムについて図１５を用いて説明する。図
１５において、３７１はハロゲンランプ等の光源、３７
２は光源像をしぼり込む集光レンズ、３７３，３７５は
平面状の凸型フレネルレンズ、３７４はＲ，Ｇ，Ｂに分
解する色分解光学素子で、ダイクロイックミラー、回折
格子等が有効である。
【０１５７】また、３７６はＲ，Ｇ，Ｂ光に分離された
それぞれの光をＲ，Ｇ，Ｂ３パネルに導くそれぞれのミ
ラー、３７７は集光ビームを反射型液晶パネルに平行光
で照明するための視野レンズ、３７８は上述の反射型液
晶素子、３７９の位置にしぼりがある。また、３８０は
複数のレンズを組み合わせて拡大する投射レンズ、３８
１はスクリーンで、通常、投射光を平行光へ変換するフ
レネルレンズと上下、左右に広視野角として表示するレ
ンチキュラレンズの２板より構成されると明瞭な高コン
トラストで明るい画像を得ることができる。図１５の構
成では、１色のパネルのみ記載されているが、色分解光
学素子３７４からしぼり部３７９の間は３色それぞれに
分離されており、３板パネルが配置されている。又、反
射型液晶装置パネル表面にマイクロレンズアレーを設
け、異なる入射光を異なる画素領域に照射させる配置を
とることにより、３板のみならず、単板構成でも可能で
あることは言うまでもない。液晶素子の液晶層に電圧が
印加され、各画素で正反射した光は、３７９に示すしぼ
り部を透過しスクリーン上に投射される。
それぞれの光をＲ，Ｇ，Ｂ３パネルに導くそれぞれのミ
ラー、３７７は集光ビームを反射型液晶パネルに平行光
で照明するための視野レンズ、３７８は上述の反射型液
晶素子、３７９の位置にしぼりがある。また、３８０は
複数のレンズを組み合わせて拡大する投射レンズ、３８
１はスクリーンで、通常、投射光を平行光へ変換するフ
レネルレンズと上下、左右に広視野角として表示するレ
ンチキュラレンズの２板より構成されると明瞭な高コン
トラストで明るい画像を得ることができる。図１５の構
成では、１色のパネルのみ記載されているが、色分解光
学素子３７４からしぼり部３７９の間は３色それぞれに
分離されており、３板パネルが配置されている。又、反
射型液晶装置パネル表面にマイクロレンズアレーを設
け、異なる入射光を異なる画素領域に照射させる配置を
とることにより、３板のみならず、単板構成でも可能で
あることは言うまでもない。液晶素子の液晶層に電圧が
印加され、各画素で正反射した光は、３７９に示すしぼ
り部を透過しスクリーン上に投射される。
【０１５８】一方、電圧が印加されずに、液晶層が散乱
体となっている時、反射型液晶素子へ入射した光は、等
方的に散乱し、３７９に示す絞り部の開口を見込む角度
の中の散乱光以外は、投射レンズにはいらない。これに
より黒を表示する。以上の光学系からわかるように、偏
光板が不要で、しかも画素電極の全面が信号光が高反射
率で投射レンズにはいるため、従来よりも２−３倍明る
い表示が実現できた。上述の実施形態でも述べたよう
に、対向基板表面、界面には、反射防止対策が施されて
おり、ノイズ光成分も極めて少なく、高コントラスト表
示が実現できた。又、パネルサイズが小さくできるた
め、すべての光学素子（レンズ、ミラーｅｔｃ．）が小
型化され、低コスト、軽量化が達成された。
体となっている時、反射型液晶素子へ入射した光は、等
方的に散乱し、３７９に示す絞り部の開口を見込む角度
の中の散乱光以外は、投射レンズにはいらない。これに
より黒を表示する。以上の光学系からわかるように、偏
光板が不要で、しかも画素電極の全面が信号光が高反射
率で投射レンズにはいるため、従来よりも２−３倍明る
い表示が実現できた。上述の実施形態でも述べたよう
に、対向基板表面、界面には、反射防止対策が施されて
おり、ノイズ光成分も極めて少なく、高コントラスト表
示が実現できた。又、パネルサイズが小さくできるた
め、すべての光学素子（レンズ、ミラーｅｔｃ．）が小
型化され、低コスト、軽量化が達成された。
【０１５９】又、光源の色ムラ、輝度ムラ、変動は、光
源と光学系との間にインテグレタ（はえの目レンズ型ロ
ッド型）を挿入することにより、スクリーン上での色ム
ラ、輝度ムラは、解決できた。
源と光学系との間にインテグレタ（はえの目レンズ型ロ
ッド型）を挿入することにより、スクリーン上での色ム
ラ、輝度ムラは、解決できた。
【０１６０】上記液晶パネル以外の周辺電気回路につい
て、図１６を用いて説明する。図において、３８５は電
源で、主にランプ用電源とパネルや信号処理回路駆動用
システム電源に分離される。３８６はプラグ、３８７は
ランプ温度検出器で、ランプの温度の異常があれば、制
御ボード３８８によりランプを停止させる等の制御を行
う。これは、ランプに限らず、３８９のフィルタ安全ス
イッチでも同様に制御される。たとえば、高温ランプハ
ウスボックスを開けようとした場合、ボックスがあかな
くなるような安全上の対策が施されている。３９０はス
ピーカー、３９１は音声ボードで、要求に応じて３Ｄサ
ウンド、サラウンドサウンド等のプロセッサも内蔵でき
る。３９２は拡張ボード１で、ビデオ信号用Ｓ端子、ビ
デオ信号用コンポジット映像、音声等の外部装置３９６
からの入力端子及びどの信号を選択するかの選択スイッ
チ３９５、チューナ３９４からなり、デコーダ３９３を
介して拡張ボード２へ信号が送られる。一方、拡張ボー
ド２は、おもに、別系列からのビデオやコンピュータの
Ｄｓｕｂ１５ピン端子を有し、デコーダ３９３からのビ
デオ信号と切り換えるスイッチ４５０を介して、Ａ／Ｄ
コンバータ４５１でディジタル信号に変換される。
て、図１６を用いて説明する。図において、３８５は電
源で、主にランプ用電源とパネルや信号処理回路駆動用
システム電源に分離される。３８６はプラグ、３８７は
ランプ温度検出器で、ランプの温度の異常があれば、制
御ボード３８８によりランプを停止させる等の制御を行
う。これは、ランプに限らず、３８９のフィルタ安全ス
イッチでも同様に制御される。たとえば、高温ランプハ
ウスボックスを開けようとした場合、ボックスがあかな
くなるような安全上の対策が施されている。３９０はス
ピーカー、３９１は音声ボードで、要求に応じて３Ｄサ
ウンド、サラウンドサウンド等のプロセッサも内蔵でき
る。３９２は拡張ボード１で、ビデオ信号用Ｓ端子、ビ
デオ信号用コンポジット映像、音声等の外部装置３９６
からの入力端子及びどの信号を選択するかの選択スイッ
チ３９５、チューナ３９４からなり、デコーダ３９３を
介して拡張ボード２へ信号が送られる。一方、拡張ボー
ド２は、おもに、別系列からのビデオやコンピュータの
Ｄｓｕｂ１５ピン端子を有し、デコーダ３９３からのビ
デオ信号と切り換えるスイッチ４５０を介して、Ａ／Ｄ
コンバータ４５１でディジタル信号に変換される。
【０１６１】また、４５３は主にビデオＲＡＭ等のメモ
リとＣＰＵとからなるメインボードである。Ａ／Ｄコン
バータ４５１でＡ／Ｄ変換したＮＴＳＣ信号は、一端メ
モリに蓄積され、高画素数へうまく割りあてるために、
液晶素子数にマッチしていない空き素子の不足の信号を
補間して作成したり、液晶表示素子に適したγ変換エッ
ジ階調、ブライト調整バイアス調整等の信号処理を行
う。ＮＴＳＣ信号でなく、コンピュータ信号も、たとえ
ばＶＧＡの信号がくれば、高解像度のＸＧＡパネルの場
合、その解像度変換処理も行う。一画像データだけでな
く、複数の画像データのＮＴＳＣ信号にコンピュータ信
号を合成させる等の処理もこのメインボード４５３で行
う。メインボード４５３の出力はシリアル・パラレル変
換され、ノイズの影響を受けにくい形態でヘッドボード
４５４に充られる。このヘッドボード４５４で、再度パ
ラレル／シリアル変換後、Ｄ／Ａ変換し、パネルのビデ
オ線数に応じて分割され、ドライブアンプを介して、
Ｂ，Ｇ，Ｒ色の液晶パネル４５５，４５６，４５７へ信
号を書き込む。４５２はリモコン操作パネルで、コンピ
ュータ画面も、ＴＶと同様の感覚で、簡単操作可能とな
っている。また、液晶パネル４５５，４５６，４５７の
夫々は、各色の色フィルタを備えた同一の液晶装置構成
である。
リとＣＰＵとからなるメインボードである。Ａ／Ｄコン
バータ４５１でＡ／Ｄ変換したＮＴＳＣ信号は、一端メ
モリに蓄積され、高画素数へうまく割りあてるために、
液晶素子数にマッチしていない空き素子の不足の信号を
補間して作成したり、液晶表示素子に適したγ変換エッ
ジ階調、ブライト調整バイアス調整等の信号処理を行
う。ＮＴＳＣ信号でなく、コンピュータ信号も、たとえ
ばＶＧＡの信号がくれば、高解像度のＸＧＡパネルの場
合、その解像度変換処理も行う。一画像データだけでな
く、複数の画像データのＮＴＳＣ信号にコンピュータ信
号を合成させる等の処理もこのメインボード４５３で行
う。メインボード４５３の出力はシリアル・パラレル変
換され、ノイズの影響を受けにくい形態でヘッドボード
４５４に充られる。このヘッドボード４５４で、再度パ
ラレル／シリアル変換後、Ｄ／Ａ変換し、パネルのビデ
オ線数に応じて分割され、ドライブアンプを介して、
Ｂ，Ｇ，Ｒ色の液晶パネル４５５，４５６，４５７へ信
号を書き込む。４５２はリモコン操作パネルで、コンピ
ュータ画面も、ＴＶと同様の感覚で、簡単操作可能とな
っている。また、液晶パネル４５５，４５６，４５７の
夫々は、各色の色フィルタを備えた同一の液晶装置構成
である。
【０１６２】（実施形態Ｂ）図１７に本発明の液晶表示
装置を用いた前面及び背面投写型液晶表示装置光学系の
構成図を示す。本図はその上面図を表す図１７（ａ）、
正面図を表す図１７（ｂ）、側面図を表す図１７（ｃ）
から成っている。同図において、１３０１はスクリーン
に投射する投影レンズ、１３０２はマイクロレンズ付液
晶パネル、１３０３は偏光ビームスプリッター（ＰＢ
Ｓ）、１３４０はＲ（赤色光）反射ダイクロイックミラ
ー、１３４１はＢ／Ｇ（青色＆緑色光）反射ダイクロイ
ックミラー、１３４２はＢ（青色光）反射ダイクロイッ
クミラー、１３４３は全色光を反射する高反射ミラー、
１３５０はフレネルレンズ、１３５１は凸レンズ、１３
０６はロッド型インテグレーター、１３０７は楕円リフ
レクター、１３０８はメタルハライド、ＵＨＰ等のアー
クランプである。ここで、Ｒ（赤色光）反射ダイクロイ
ックミラー１３４０、Ｂ／Ｇ（青色＆緑色光）反射ダイ
クロイックミラー１３４１、Ｂ（青色光）反射ダイクロ
イックミラー１３４２はそれぞれ図１８に示したような
分光反射特性を有している。そしてこれらのダイクロイ
ックミラーは高反射ミラー１３４３とともに、図１９の
斜視図に示したように３次元的に配置されており、後述
するように白色照明光をＲＧＢに色分解するとともに、
液晶パネル１３０２に対して各原色光が、３次元的に異
なる方向から該液晶パネル１３０２を照明するようにし
ている。
装置を用いた前面及び背面投写型液晶表示装置光学系の
構成図を示す。本図はその上面図を表す図１７（ａ）、
正面図を表す図１７（ｂ）、側面図を表す図１７（ｃ）
から成っている。同図において、１３０１はスクリーン
に投射する投影レンズ、１３０２はマイクロレンズ付液
晶パネル、１３０３は偏光ビームスプリッター（ＰＢ
Ｓ）、１３４０はＲ（赤色光）反射ダイクロイックミラ
ー、１３４１はＢ／Ｇ（青色＆緑色光）反射ダイクロイ
ックミラー、１３４２はＢ（青色光）反射ダイクロイッ
クミラー、１３４３は全色光を反射する高反射ミラー、
１３５０はフレネルレンズ、１３５１は凸レンズ、１３
０６はロッド型インテグレーター、１３０７は楕円リフ
レクター、１３０８はメタルハライド、ＵＨＰ等のアー
クランプである。ここで、Ｒ（赤色光）反射ダイクロイ
ックミラー１３４０、Ｂ／Ｇ（青色＆緑色光）反射ダイ
クロイックミラー１３４１、Ｂ（青色光）反射ダイクロ
イックミラー１３４２はそれぞれ図１８に示したような
分光反射特性を有している。そしてこれらのダイクロイ
ックミラーは高反射ミラー１３４３とともに、図１９の
斜視図に示したように３次元的に配置されており、後述
するように白色照明光をＲＧＢに色分解するとともに、
液晶パネル１３０２に対して各原色光が、３次元的に異
なる方向から該液晶パネル１３０２を照明するようにし
ている。
【０１６３】ここで、光束の進行過程に従って説明する
と、まず光源のランプ１３０８からの出射光束は白色光
であり、楕円リフレクター１３０７によりその前方のイ
ンテグレータ１３０６の入り口に集光され、このインテ
グレーター１３０６内を反射を繰り返しながら進行する
につれて光束の空間的強度分布が均一化される。そして
インテグレーター１３０６を出射した光束は凸レンズ１
３５１とフレネルレンズ１３５０とにより、ｘ軸−方向
（図１７（ｂ）の正面図基準）に平行光束化され、まず
Ｂ反射ダイクロ１９イックミラー１３４２に至る。この
Ｂ反射ダイクロイックミラー１３４２ではＢ光（青色
光）のみが反射され、ｚ軸−方向つまり下側（図１７
（ｂ）の正面図基準）にｚ軸に対して所定の角度でＲ反
射ダイクロイックミラー１３４０に向かう。一方Ｂ光以
外の色光（Ｒ／Ｇ光）はこのＢ反射ダイクロイックミラ
ー１３４２を通過し、高反射ミラー１３４３により直角
にｚ軸−方向（下側）に反射され、やはりＲ反射ダイク
ロイックミラー１３４０に向かう。ここで、Ｂ反射ダイ
クロイックミラー１３４２と高反射ミラー１３４３は共
に図１７（ａ）の正面図を基にして言えば、インテグレ
ーター１３０６からの光束（ｘ軸−方向）をｚ軸−方向
（下側）に反射するように配置しており、高反射ミラー
１３４３はｙ軸方向を回転軸にｘ−ｙ平面に対して丁度
４５°の傾きとなっている。それに対してＢ反射ダイク
ロイックミラー１３４２はやはりｙ軸方向を回転軸にｘ
−ｙ平面に対して、この４５°よりも浅い角度に設定さ
れている。従って、高反射ミラー１３４３で反射された
Ｒ／Ｇ光はｚ軸−方向に直角に反射されるのに対して、
Ｂ反射ダイクロイックミラー１３４２で反射されたＢ光
はｚ軸に対して所定の角度（ｘ−ｚ面内チルト）で下方
向に向かう。ここで、Ｂ光とＲ／Ｇ光の液晶パネル１３
０２上の照明範囲を一致させるため、各色光の主光線は
液晶パネル１３０２上で交差するように、高反射ミラー
１３４３とＢ反射ダイクロイックミラー１３４２のシフ
ト量およびチルト量が選択されている。
と、まず光源のランプ１３０８からの出射光束は白色光
であり、楕円リフレクター１３０７によりその前方のイ
ンテグレータ１３０６の入り口に集光され、このインテ
グレーター１３０６内を反射を繰り返しながら進行する
につれて光束の空間的強度分布が均一化される。そして
インテグレーター１３０６を出射した光束は凸レンズ１
３５１とフレネルレンズ１３５０とにより、ｘ軸−方向
（図１７（ｂ）の正面図基準）に平行光束化され、まず
Ｂ反射ダイクロ１９イックミラー１３４２に至る。この
Ｂ反射ダイクロイックミラー１３４２ではＢ光（青色
光）のみが反射され、ｚ軸−方向つまり下側（図１７
（ｂ）の正面図基準）にｚ軸に対して所定の角度でＲ反
射ダイクロイックミラー１３４０に向かう。一方Ｂ光以
外の色光（Ｒ／Ｇ光）はこのＢ反射ダイクロイックミラ
ー１３４２を通過し、高反射ミラー１３４３により直角
にｚ軸−方向（下側）に反射され、やはりＲ反射ダイク
ロイックミラー１３４０に向かう。ここで、Ｂ反射ダイ
クロイックミラー１３４２と高反射ミラー１３４３は共
に図１７（ａ）の正面図を基にして言えば、インテグレ
ーター１３０６からの光束（ｘ軸−方向）をｚ軸−方向
（下側）に反射するように配置しており、高反射ミラー
１３４３はｙ軸方向を回転軸にｘ−ｙ平面に対して丁度
４５°の傾きとなっている。それに対してＢ反射ダイク
ロイックミラー１３４２はやはりｙ軸方向を回転軸にｘ
−ｙ平面に対して、この４５°よりも浅い角度に設定さ
れている。従って、高反射ミラー１３４３で反射された
Ｒ／Ｇ光はｚ軸−方向に直角に反射されるのに対して、
Ｂ反射ダイクロイックミラー１３４２で反射されたＢ光
はｚ軸に対して所定の角度（ｘ−ｚ面内チルト）で下方
向に向かう。ここで、Ｂ光とＲ／Ｇ光の液晶パネル１３
０２上の照明範囲を一致させるため、各色光の主光線は
液晶パネル１３０２上で交差するように、高反射ミラー
１３４３とＢ反射ダイクロイックミラー１３４２のシフ
ト量およびチルト量が選択されている。
【０１６４】次に、前述のように下方向（ｚ軸−方向）
に向かったＲ／Ｇ／Ｂ光はＲ反射ダイクロイックミラー
１３４０とＢ／Ｇ反射ダイクロイックミラー１３４１に
向かうが、これらはＢ反射ダイクロイックミラー１３４
２と高反射ミラー１３４３の下側に位置し、まず、Ｂ／
Ｇ反射ダイクロイックミラー１３４１はｘ軸を回転軸に
ｘ−ｚ面に対して４５°傾いて配置されており、Ｒ反射
ダイクロイックミラー１３４０はやはりｘ軸方向を回転
軸にｘ−ｚ平面に対してこの４５°よりも浅い角度に設
定されている。従ってこれらに入射するＲ／Ｇ／Ｂ光の
うち、まずＢ／Ｇ光はＲ反射ダイクロイックミラー１３
４０を通過して、Ｂ／Ｇ反射ダイクロイックミラー１３
４１により直角にｙ軸＋方向に反射され、ＰＢＳ１３０
３を通じて偏光化された後、ｘ−ｚ面に水平に配置され
た液晶パネル１３０２を照明する。
に向かったＲ／Ｇ／Ｂ光はＲ反射ダイクロイックミラー
１３４０とＢ／Ｇ反射ダイクロイックミラー１３４１に
向かうが、これらはＢ反射ダイクロイックミラー１３４
２と高反射ミラー１３４３の下側に位置し、まず、Ｂ／
Ｇ反射ダイクロイックミラー１３４１はｘ軸を回転軸に
ｘ−ｚ面に対して４５°傾いて配置されており、Ｒ反射
ダイクロイックミラー１３４０はやはりｘ軸方向を回転
軸にｘ−ｚ平面に対してこの４５°よりも浅い角度に設
定されている。従ってこれらに入射するＲ／Ｇ／Ｂ光の
うち、まずＢ／Ｇ光はＲ反射ダイクロイックミラー１３
４０を通過して、Ｂ／Ｇ反射ダイクロイックミラー１３
４１により直角にｙ軸＋方向に反射され、ＰＢＳ１３０
３を通じて偏光化された後、ｘ−ｚ面に水平に配置され
た液晶パネル１３０２を照明する。
【０１６５】このうちＢ光は前述したように（図１７
（ａ）、図１７（ｂ）参照）、ｘ軸に対して所定の角度
（ｘ−ｚ面内チルト）で進行しているため、Ｂ／Ｇ反射
ダイクロイックミラー１３４１による反射後は、ｙ軸に
対して所定の角度（ｘ−ｙ面内チルト）を維持し、その
角度を入射角（ｘ−ｙ面方向）として該液晶パネル１３
０２を照明する。
（ａ）、図１７（ｂ）参照）、ｘ軸に対して所定の角度
（ｘ−ｚ面内チルト）で進行しているため、Ｂ／Ｇ反射
ダイクロイックミラー１３４１による反射後は、ｙ軸に
対して所定の角度（ｘ−ｙ面内チルト）を維持し、その
角度を入射角（ｘ−ｙ面方向）として該液晶パネル１３
０２を照明する。
【０１６６】Ｇ光についてはＢ／Ｇ反射ダイクロイック
ミラー１３４１により直角に反射し、ｙ軸＋方向に進
み、ＰＢＳ１３０３を通じて偏光化された後、入射角０
°つまり垂直に該液晶パネル１３０２を照明する。また
Ｒ光については、前述のようにＢ／Ｇ反射ダイクロイッ
クミラー１３４１の手前に配置されたＲ反射ダイクロイ
ックミラー１３４０によりＲ反射ダイクロイックミラー
１３４０にてｙ軸＋方向に反射されるが、図１７（ｃ）
（側面図）に示したようにｙ軸に対して所定の角度（ｙ
−ｚ面内チルト）でｙ軸＋方向に進み、ＰＢＳ１３０３
を通じて偏光化された後、該液晶パネル１３０２をこの
ｙ軸に対する角度を入射角（ｙ−ｚ面方向）として照明
する。また、前述と同様にＲＧＢ各色光の液晶パネル１
３０２上の照明範囲を一致させるため、各色光の主光線
は液晶パネル１３０２上で交差するように、Ｂ／Ｇ反射
ダイクロイックミラー１３４１とＲ反射ダイクロイック
ミラー１３４０のシフト量およびチルト量が選択されて
いる。さらに、図１８（ａ）に示したようにＢ反射ダイ
クロイックミラー１３４１のカット波長は４８０ｎｍ、
図１８（ｂ）に示したようにＢ／Ｇ反射ダイクロイック
ミラー１３４１のカット波長は５７０ｎｍ、図１８
（ｃ）に示したようにＲ反射ダイクロイックミラー１３
４０のカット波長は６００ｎｍであるから、不要な橙色
光はＢ／Ｇ反射ダイクロイックミラー１３４１を透過し
て捨てられる。これにより最適な色バランスを得ること
ができる。
ミラー１３４１により直角に反射し、ｙ軸＋方向に進
み、ＰＢＳ１３０３を通じて偏光化された後、入射角０
°つまり垂直に該液晶パネル１３０２を照明する。また
Ｒ光については、前述のようにＢ／Ｇ反射ダイクロイッ
クミラー１３４１の手前に配置されたＲ反射ダイクロイ
ックミラー１３４０によりＲ反射ダイクロイックミラー
１３４０にてｙ軸＋方向に反射されるが、図１７（ｃ）
（側面図）に示したようにｙ軸に対して所定の角度（ｙ
−ｚ面内チルト）でｙ軸＋方向に進み、ＰＢＳ１３０３
を通じて偏光化された後、該液晶パネル１３０２をこの
ｙ軸に対する角度を入射角（ｙ−ｚ面方向）として照明
する。また、前述と同様にＲＧＢ各色光の液晶パネル１
３０２上の照明範囲を一致させるため、各色光の主光線
は液晶パネル１３０２上で交差するように、Ｂ／Ｇ反射
ダイクロイックミラー１３４１とＲ反射ダイクロイック
ミラー１３４０のシフト量およびチルト量が選択されて
いる。さらに、図１８（ａ）に示したようにＢ反射ダイ
クロイックミラー１３４１のカット波長は４８０ｎｍ、
図１８（ｂ）に示したようにＢ／Ｇ反射ダイクロイック
ミラー１３４１のカット波長は５７０ｎｍ、図１８
（ｃ）に示したようにＲ反射ダイクロイックミラー１３
４０のカット波長は６００ｎｍであるから、不要な橙色
光はＢ／Ｇ反射ダイクロイックミラー１３４１を透過し
て捨てられる。これにより最適な色バランスを得ること
ができる。
【０１６７】そして後述するように液晶パネル１３０２
にて各ＲＧＢ光は反射＆偏光変調され、ＰＢＳ１３０３
に戻り、ＰＢＳ１３０３のＰＢＳ面１３０３ａにてｘ軸
＋方向に反射する光束が画像光となり、投影レンズ１３
０１を通じて、スクリーン（不図示）に拡大投影され
る。ところで、該液晶パネル１３０２を照明する各ＲＧ
Ｂ光は入射角が異なるため、そこから反射されてくる各
ＲＧＢ光もその出射角を異にしているが、投影レンズ１
３０１としてはこれらを全て取り込むに十分な大きさの
レンズ径及び開口のものを用いている。ただし、投影レ
ンズ１３０１に入射する光束の傾きは、各色光がマイク
ロレンズを２回通過することにより平行化され、液晶パ
ネル１３０２への入射光の傾きを維持している。ところ
が図２９に示したように従来例の透過型では、液晶パネ
ルを出射した光束はマイクロレンズの集光作用分も加わ
ってより大きく広がってしまうので、この光束を取り込
むための投影レンズはさらに大きな開口数が求められ、
高価なレンズとなっていた。しかし、本例では液晶パネ
ル２からの光束の広がりはこのように比較的小さくなる
ので、より小さな開口数の投影レンズでもスクリーン上
で十分に明るい投影画像を得ることができ、より安価な
投影レンズを用いることが可能になる。また、図３０に
示す縦方向に同一色が並ぶストライプタイプの表示方式
の例を本実施形態に用いることも可能であるが、後述す
るように、マイクロレンズを用いた液晶パネルの場合は
好ましくない。
にて各ＲＧＢ光は反射＆偏光変調され、ＰＢＳ１３０３
に戻り、ＰＢＳ１３０３のＰＢＳ面１３０３ａにてｘ軸
＋方向に反射する光束が画像光となり、投影レンズ１３
０１を通じて、スクリーン（不図示）に拡大投影され
る。ところで、該液晶パネル１３０２を照明する各ＲＧ
Ｂ光は入射角が異なるため、そこから反射されてくる各
ＲＧＢ光もその出射角を異にしているが、投影レンズ１
３０１としてはこれらを全て取り込むに十分な大きさの
レンズ径及び開口のものを用いている。ただし、投影レ
ンズ１３０１に入射する光束の傾きは、各色光がマイク
ロレンズを２回通過することにより平行化され、液晶パ
ネル１３０２への入射光の傾きを維持している。ところ
が図２９に示したように従来例の透過型では、液晶パネ
ルを出射した光束はマイクロレンズの集光作用分も加わ
ってより大きく広がってしまうので、この光束を取り込
むための投影レンズはさらに大きな開口数が求められ、
高価なレンズとなっていた。しかし、本例では液晶パネ
ル２からの光束の広がりはこのように比較的小さくなる
ので、より小さな開口数の投影レンズでもスクリーン上
で十分に明るい投影画像を得ることができ、より安価な
投影レンズを用いることが可能になる。また、図３０に
示す縦方向に同一色が並ぶストライプタイプの表示方式
の例を本実施形態に用いることも可能であるが、後述す
るように、マイクロレンズを用いた液晶パネルの場合は
好ましくない。
【０１６８】次に、ここで用いる本発明液晶パネル１３
０２について説明する。図２０に該液晶パネル１３０２
の拡大断面模式図（図１９のｙ−ｚ面に対応）を示す。
図において、１３２１はマイクロレンズ基板、１３２２
はマイクロレンズ、１３２３はシートガラス、１３２４
は透明対向電極、１３２５は液晶層、１３２６は画素電
極、１３２７はアクティブマトリックス駆動回路部、１
３２８はシリコン半導体基板である。また、１２５２は
周辺シール部である。ここで、本実施形態では、Ｒ，
Ｇ，Ｂ画素が、１パネルに集約されており、１画素のサ
イズは小さくなる。従って、開口率を上げることの重要
性が大きく、集光された光の範囲には、反射電極が存在
していなければならない。マイクロレンズ１３２２は、
いわゆるイオン交換法によりガラス基板（アルカリ系ガ
ラス）１３２１の表面上に形成されており、画素電極１
３２６のピッチの倍のピッチで２次元的アレイ構造を成
している。
０２について説明する。図２０に該液晶パネル１３０２
の拡大断面模式図（図１９のｙ−ｚ面に対応）を示す。
図において、１３２１はマイクロレンズ基板、１３２２
はマイクロレンズ、１３２３はシートガラス、１３２４
は透明対向電極、１３２５は液晶層、１３２６は画素電
極、１３２７はアクティブマトリックス駆動回路部、１
３２８はシリコン半導体基板である。また、１２５２は
周辺シール部である。ここで、本実施形態では、Ｒ，
Ｇ，Ｂ画素が、１パネルに集約されており、１画素のサ
イズは小さくなる。従って、開口率を上げることの重要
性が大きく、集光された光の範囲には、反射電極が存在
していなければならない。マイクロレンズ１３２２は、
いわゆるイオン交換法によりガラス基板（アルカリ系ガ
ラス）１３２１の表面上に形成されており、画素電極１
３２６のピッチの倍のピッチで２次元的アレイ構造を成
している。
【０１６９】液晶層１３２５は反射型に適応したいわゆ
るＤＡＰ，ＨＡＮ等のＥＣＢモードのネマチック液晶を
採用しており、不図示の配向層により所定の配向が維持
されている。他の実施形態と比べると電圧値が低く、画
素電極１３２６の電位の精度はさらに重要になってくる
ため、本発明の回路、構成は有効であり、単板で画素数
も多く、従ってビデオ線の本数も多いため、他の実施形
態のカップリング容量の削減は非常に有効となる。画素
電極１３２６はＡｌから成り、反射鏡を兼ねており、表
面性を良くして反射率を向上させるため、パターニング
後の最終工程でいわゆるＣＭＰ処理を施している（詳し
くは後述する）。
るＤＡＰ，ＨＡＮ等のＥＣＢモードのネマチック液晶を
採用しており、不図示の配向層により所定の配向が維持
されている。他の実施形態と比べると電圧値が低く、画
素電極１３２６の電位の精度はさらに重要になってくる
ため、本発明の回路、構成は有効であり、単板で画素数
も多く、従ってビデオ線の本数も多いため、他の実施形
態のカップリング容量の削減は非常に有効となる。画素
電極１３２６はＡｌから成り、反射鏡を兼ねており、表
面性を良くして反射率を向上させるため、パターニング
後の最終工程でいわゆるＣＭＰ処理を施している（詳し
くは後述する）。
【０１７０】アクティブマトリックス駆動回路部１３２
７はいわゆるシリコン半導体基板１３２８上に設けられ
た半導体回路であり、この半導体回路内の層間絶縁膜の
形成において、本発明を用いた場合の層間絶縁膜の形成
方法を図１に基づいて説明する。金属配線を形成した
後、Ｐ−ＣＶＤにて第１層間絶縁膜６を堆積する、本実
施例ではＰ−ＣＶＤ法にてＰ−ＳｉＯ膜を１０００Å堆
積させているが、Ｐ−ＳｉＮ，Ｐ−ＳｉＯＮ，Ｐ−ＴＥ
ＯＳ法の絶縁膜でも可能である。
７はいわゆるシリコン半導体基板１３２８上に設けられ
た半導体回路であり、この半導体回路内の層間絶縁膜の
形成において、本発明を用いた場合の層間絶縁膜の形成
方法を図１に基づいて説明する。金属配線を形成した
後、Ｐ−ＣＶＤにて第１層間絶縁膜６を堆積する、本実
施例ではＰ−ＣＶＤ法にてＰ−ＳｉＯ膜を１０００Å堆
積させているが、Ｐ−ＳｉＮ，Ｐ−ＳｉＯＮ，Ｐ−ＴＥ
ＯＳ法の絶縁膜でも可能である。
【０１７１】次に、回転塗布法にて第１無機ＳＯＧ膜７
を塗布する。本実施例では無機ＳＯＧ膜を２２００Å塗
布して形成している（図１（ｄ））。
を塗布する。本実施例では無機ＳＯＧ膜を２２００Å塗
布して形成している（図１（ｄ））。
【０１７２】その後、４００℃、３０分の熱処理を加
え、続けてＰ−ＣＶＤ法にて第２層間絶縁膜８を堆積さ
せる。本実施例ではＰ−ＣＶＤ法にてＰ−ＳｉＯ膜を２
０００Å堆積させているが、Ｐ−ＳｉＮ、Ｐ−ＳｉＯ
Ｎ、及び複数の絶縁膜の組み合わせやＰ−ＴＥＯＳ法の
絶縁膜でも可能である。
え、続けてＰ−ＣＶＤ法にて第２層間絶縁膜８を堆積さ
せる。本実施例ではＰ−ＣＶＤ法にてＰ−ＳｉＯ膜を２
０００Å堆積させているが、Ｐ−ＳｉＮ、Ｐ−ＳｉＯ
Ｎ、及び複数の絶縁膜の組み合わせやＰ−ＴＥＯＳ法の
絶縁膜でも可能である。
【０１７３】次に、再度回転塗布法にて第２無機ＳＯＧ
膜９を塗布する。本実施例では、無機ＳＯＧ膜を２２０
０Å塗布して形成している。その後、４００℃、３０分
の熱処理を加え、続けてＰ−ＣＶＤ法にて第３層間絶縁
膜１０を堆積させる。本実施例では、Ｐ−ＳｉＯ膜を２
０００Å堆積している。
膜９を塗布する。本実施例では、無機ＳＯＧ膜を２２０
０Å塗布して形成している。その後、４００℃、３０分
の熱処理を加え、続けてＰ−ＣＶＤ法にて第３層間絶縁
膜１０を堆積させる。本実施例では、Ｐ−ＳｉＯ膜を２
０００Å堆積している。
【０１７４】本発明では、前記ゲート電極３と前記金属
配線電極６を接触させる際に生じる凹部を絶縁膜／無機
ＳＯＧ膜／絶縁膜／無機ＳＯＧ膜で埋め込むことを特徴
としている。コンタクト孔の大きさで発生する上記凹部
の量と、それを埋め込む為の第１、第２無機ＳＯＧ膜の
膜厚の関係を図４に示す。無機ＳＯＧ膜の膜厚は１５０
０〜４０００Åの間で、層間絶縁膜の平坦性向上に効果
的である。本実施例では、無機ＳＯＧ膜厚を２２００Å
で形成しているが、コンタクト開口径が０．５〜１．４
μｍの間で凹部の埋め込みに効果があり、特に、コンタ
クト開口径が０．６〜１．２μｍでは、凹量が０．１μ
ｍ以下に抑えられ、平坦性が非常に向上している。
配線電極６を接触させる際に生じる凹部を絶縁膜／無機
ＳＯＧ膜／絶縁膜／無機ＳＯＧ膜で埋め込むことを特徴
としている。コンタクト孔の大きさで発生する上記凹部
の量と、それを埋め込む為の第１、第２無機ＳＯＧ膜の
膜厚の関係を図４に示す。無機ＳＯＧ膜の膜厚は１５０
０〜４０００Åの間で、層間絶縁膜の平坦性向上に効果
的である。本実施例では、無機ＳＯＧ膜厚を２２００Å
で形成しているが、コンタクト開口径が０．５〜１．４
μｍの間で凹部の埋め込みに効果があり、特に、コンタ
クト開口径が０．６〜１．２μｍでは、凹量が０．１μ
ｍ以下に抑えられ、平坦性が非常に向上している。
【０１７５】上記半導体回路が、上記画素電極１３２６
をアクティブマトリックス駆動するものであり、該回路
マトリックスの周辺部には、不図示のゲート線ドライバ
ー（垂直レジスター等）や信号線ドライバー（水平レジ
スター等）が設けられている（詳しくは後述する）。こ
れらの周辺ドライバーおよびアクティブマトリックス駆
動回路はＲＧＢの各原色映像信号を所定の各ＲＧＢ画素
に書き込むように構成されており、該各画素電極１３２
６はカラーフィルターは有さないものの、前記アクティ
ブマトリックス駆動回路にて書き込まれる原色映像信号
により各ＲＧＢ画素として区別され、後述する所定のＲ
ＧＢ画素配列を形成している。
をアクティブマトリックス駆動するものであり、該回路
マトリックスの周辺部には、不図示のゲート線ドライバ
ー（垂直レジスター等）や信号線ドライバー（水平レジ
スター等）が設けられている（詳しくは後述する）。こ
れらの周辺ドライバーおよびアクティブマトリックス駆
動回路はＲＧＢの各原色映像信号を所定の各ＲＧＢ画素
に書き込むように構成されており、該各画素電極１３２
６はカラーフィルターは有さないものの、前記アクティ
ブマトリックス駆動回路にて書き込まれる原色映像信号
により各ＲＧＢ画素として区別され、後述する所定のＲ
ＧＢ画素配列を形成している。
【０１７６】ここで、液晶パネル１３０２に対して照明
するＧ光について見てみると、前述したようにＧ光はＰ
ＢＳ１３０３により偏光化されたのち該液晶パネル１３
０２に対して垂直に入射する。この光線のうち１つのマ
イクロレンズ１３２２ａに入射する光線例を図中の矢印
Ｇ（ｉｎ／ｏｕｔ）に示す。ここに図示されたように該
Ｇ光線はマイクロレンズ１３２２により集光され、Ｇ画
素電極１３２６ｇ上を照明する。そしてＡｌより成る該
画素電極１３２６ｇにより反射され、再び同じマイクロ
レンズ１３２２ａを通じてパネル外に出射していく。こ
のように液晶層１３２５を往復通過する際、該Ｇ光線
（偏光）は画素電極１３２６ｇに印加される信号電圧に
より対向電極１３２４との間に形成される電界による液
晶の動作により変調を受けて、該液晶パネルを出射し、
ＰＢＳ１３０３に戻る。
するＧ光について見てみると、前述したようにＧ光はＰ
ＢＳ１３０３により偏光化されたのち該液晶パネル１３
０２に対して垂直に入射する。この光線のうち１つのマ
イクロレンズ１３２２ａに入射する光線例を図中の矢印
Ｇ（ｉｎ／ｏｕｔ）に示す。ここに図示されたように該
Ｇ光線はマイクロレンズ１３２２により集光され、Ｇ画
素電極１３２６ｇ上を照明する。そしてＡｌより成る該
画素電極１３２６ｇにより反射され、再び同じマイクロ
レンズ１３２２ａを通じてパネル外に出射していく。こ
のように液晶層１３２５を往復通過する際、該Ｇ光線
（偏光）は画素電極１３２６ｇに印加される信号電圧に
より対向電極１３２４との間に形成される電界による液
晶の動作により変調を受けて、該液晶パネルを出射し、
ＰＢＳ１３０３に戻る。
【０１７７】ここで、その変調度合いによりＰＢＳ面１
３０３ａにて反射され、投影レンズ１３０１に向かう光
量が変化し、各画素のいわゆる濃淡階調表示がなされる
ことになる。一方、上述したように図２０中断面（ｙ−
ｚ面）内の斜め方向から入射してくるＲ光については、
やはりＰＢＳ１３０３により偏光されたのち、例えばマ
イクロレンズ１３２２ｂに入射するＲ光線に注目する
と、図中の矢印Ｒ（ｉｎ）で示したように、該マイクロ
レンズ１３２２ｂにより集光され、その真下よりも左側
にシフトした位置にあるＲ画素電極１３２６ｒ上を照明
する。そして該画素電極１３２６ｒにより反射され、図
示したように今度は隣（−ｚ方向）のマイクロレンズ１
３２２ａを通じて、パネル外に出射していく（Ｒ（ｏｕ
ｔ））。
３０３ａにて反射され、投影レンズ１３０１に向かう光
量が変化し、各画素のいわゆる濃淡階調表示がなされる
ことになる。一方、上述したように図２０中断面（ｙ−
ｚ面）内の斜め方向から入射してくるＲ光については、
やはりＰＢＳ１３０３により偏光されたのち、例えばマ
イクロレンズ１３２２ｂに入射するＲ光線に注目する
と、図中の矢印Ｒ（ｉｎ）で示したように、該マイクロ
レンズ１３２２ｂにより集光され、その真下よりも左側
にシフトした位置にあるＲ画素電極１３２６ｒ上を照明
する。そして該画素電極１３２６ｒにより反射され、図
示したように今度は隣（−ｚ方向）のマイクロレンズ１
３２２ａを通じて、パネル外に出射していく（Ｒ（ｏｕ
ｔ））。
【０１７８】この際、該Ｒ光線（偏光）はやはり画素電
極１３２６ｒに印加される信号電圧により対向電極１３
２４との間に形成される画像信号に応じた電界による液
晶の動作により変調を受けて、該液晶パネルを出射し、
ＰＢＳ１３０３に戻る。そして、その後のプロセスは前
述のＧ光の場合と全く同じように、画像光を投影レンズ
１３０１から投影される。ところで、図２０の描写では
画素電極１３２６ｇ上と画素電極１３２６ｒ上の各Ｇ光
とＲ光の色光が１部重なり干渉しているようになってい
るが、これは模式的に液晶層の厚さを拡大誇張して描い
ているためであり、実際には該液晶層の厚さは１〜５μ
であり、シートガラス１３２３の５０〜１００μに比べ
て非常に薄く、画素サイズに関係なくこのような干渉は
起こらない。
極１３２６ｒに印加される信号電圧により対向電極１３
２４との間に形成される画像信号に応じた電界による液
晶の動作により変調を受けて、該液晶パネルを出射し、
ＰＢＳ１３０３に戻る。そして、その後のプロセスは前
述のＧ光の場合と全く同じように、画像光を投影レンズ
１３０１から投影される。ところで、図２０の描写では
画素電極１３２６ｇ上と画素電極１３２６ｒ上の各Ｇ光
とＲ光の色光が１部重なり干渉しているようになってい
るが、これは模式的に液晶層の厚さを拡大誇張して描い
ているためであり、実際には該液晶層の厚さは１〜５μ
であり、シートガラス１３２３の５０〜１００μに比べ
て非常に薄く、画素サイズに関係なくこのような干渉は
起こらない。
【０１７９】次に、図２１に本例での色分解・色合成の
原理説明図を示す。ここで、図２１（ａ）は液晶パネル
１３０２の上面模式図、図２１（ｂ）、図２１（ｃ）は
それぞれ該液晶パネル上面模式図に対するＡ−Ａ′（ｘ
方向）断面模式図、Ｂ−Ｂ′（ｚ方向）断面模式図であ
る。ここで、マイクロレンズ１３２２は、図２１（ａ）
の一点鎖線に示すように、Ｇ光を中心として両隣接する
２色画素の半分ずつに対して１個が対応している。この
うち図２１（ｃ）はｙ−ｚ断面を表す上記図２０に対応
するものであり、各マイクロレンズ１３２２に入射する
Ｇ光とＲ光の入出射の様子を表している。これから判る
ように各Ｇ画素電極は各マイクロレンズの中心の真下に
配置され、各Ｒ画素電極は各マイクロレンズ間境界の真
下に配置されている。従ってＲ光の入射角はそのｔａｎ
θが画素ピッチ（Ｂ＆Ｒ画素）とマイクロレンズ・画素
電極間距離の比に等しくなるように設定するのが好まし
い。一方、図２１（ｂ）は該液晶パネル１３０２のｘ−
ｙ断面に対応するものである。このｘ−ｙ断面について
は、Ｂ画素電極とＧ画素電極とが図２１（ｃ）と同様に
交互に配置されており、やはり各Ｇ画素電極は各マイク
ロレンズ中心の真下に配置され、各Ｂ画素電極は各マイ
クロレンズ間境界の真下に配置されている。
原理説明図を示す。ここで、図２１（ａ）は液晶パネル
１３０２の上面模式図、図２１（ｂ）、図２１（ｃ）は
それぞれ該液晶パネル上面模式図に対するＡ−Ａ′（ｘ
方向）断面模式図、Ｂ−Ｂ′（ｚ方向）断面模式図であ
る。ここで、マイクロレンズ１３２２は、図２１（ａ）
の一点鎖線に示すように、Ｇ光を中心として両隣接する
２色画素の半分ずつに対して１個が対応している。この
うち図２１（ｃ）はｙ−ｚ断面を表す上記図２０に対応
するものであり、各マイクロレンズ１３２２に入射する
Ｇ光とＲ光の入出射の様子を表している。これから判る
ように各Ｇ画素電極は各マイクロレンズの中心の真下に
配置され、各Ｒ画素電極は各マイクロレンズ間境界の真
下に配置されている。従ってＲ光の入射角はそのｔａｎ
θが画素ピッチ（Ｂ＆Ｒ画素）とマイクロレンズ・画素
電極間距離の比に等しくなるように設定するのが好まし
い。一方、図２１（ｂ）は該液晶パネル１３０２のｘ−
ｙ断面に対応するものである。このｘ−ｙ断面について
は、Ｂ画素電極とＧ画素電極とが図２１（ｃ）と同様に
交互に配置されており、やはり各Ｇ画素電極は各マイク
ロレンズ中心の真下に配置され、各Ｂ画素電極は各マイ
クロレンズ間境界の真下に配置されている。
【０１８０】ところで該液晶パネルを照明するＢ光につ
いては、前述したようにＰＢＳ１３０３による偏光化
後、図１７中断面（ｘ−ｙ面）の斜め方向から入射して
くるため、Ｒ光の場合と全く同様に、各マイクロレンズ
１３２２から入射したＢ光線は、図示したようにＢ画素
電極１３２６ｂにより反射され、入射したマイクロレン
ズ１３２２に対して、ｘ方向に隣り合うマイクロレンズ
１３２２から出射する。Ｂ画素電極１３２６ｂ上の液晶
による変調や液晶パネルからのＢ出射光の投影について
は、前述のＧ光およびＲ光と同様である。
いては、前述したようにＰＢＳ１３０３による偏光化
後、図１７中断面（ｘ−ｙ面）の斜め方向から入射して
くるため、Ｒ光の場合と全く同様に、各マイクロレンズ
１３２２から入射したＢ光線は、図示したようにＢ画素
電極１３２６ｂにより反射され、入射したマイクロレン
ズ１３２２に対して、ｘ方向に隣り合うマイクロレンズ
１３２２から出射する。Ｂ画素電極１３２６ｂ上の液晶
による変調や液晶パネルからのＢ出射光の投影について
は、前述のＧ光およびＲ光と同様である。
【０１８１】また、各Ｂ画素電極１３２６ｂは各マイク
ロレンズ間境界の真下に配置されており、Ｂ光の液晶パ
ネルに対する入射角についても、Ｒ光と同様にそのｔａ
ｎθが画素ピッチ（Ｇ＆Ｂ画素）とマイクロレンズ・画
素電極間距離の比に等しくなるように設定するのが好ま
しい。ところで、本例液晶パネルでは以上述べたように
各ＲＧＢ画素の並びがｚ方向に対してはＲＧＲＧＲＧ…
の並びに、ｘ方向に対してはＢＧＢＧＢＧ…の並びとな
っているが、図２１（ａ）はその平面的な並びを示して
いる。このように各画素サイズは縦横共にマイクロレン
ズの約半分になっており、画素ピッチはｘ−ｚ両方向と
もにマイクロレンズのそれの半分になっている。また、
Ｇ画素は平面的にもマイクロレンズ中心の真下に位置
し、Ｒ画素はｚ方向のＧ画素間かつマイクロレンズ境界
に位置し、Ｂ画素はｘ方向のＧ画素間かつマイクロレン
ズ境界に位置している。また、１つのマイクロレンズ単
位の形状は矩形（画素の２倍サイズ）となっている。
ロレンズ間境界の真下に配置されており、Ｂ光の液晶パ
ネルに対する入射角についても、Ｒ光と同様にそのｔａ
ｎθが画素ピッチ（Ｇ＆Ｂ画素）とマイクロレンズ・画
素電極間距離の比に等しくなるように設定するのが好ま
しい。ところで、本例液晶パネルでは以上述べたように
各ＲＧＢ画素の並びがｚ方向に対してはＲＧＲＧＲＧ…
の並びに、ｘ方向に対してはＢＧＢＧＢＧ…の並びとな
っているが、図２１（ａ）はその平面的な並びを示して
いる。このように各画素サイズは縦横共にマイクロレン
ズの約半分になっており、画素ピッチはｘ−ｚ両方向と
もにマイクロレンズのそれの半分になっている。また、
Ｇ画素は平面的にもマイクロレンズ中心の真下に位置
し、Ｒ画素はｚ方向のＧ画素間かつマイクロレンズ境界
に位置し、Ｂ画素はｘ方向のＧ画素間かつマイクロレン
ズ境界に位置している。また、１つのマイクロレンズ単
位の形状は矩形（画素の２倍サイズ）となっている。
【０１８２】図２２に本液晶パネルの部分拡大上面図を
示す。ここで図中の破線格子１３２９は１つの絵素を構
成するＲＧＢ画素のまとまりを示している。つまり、図
２０のアクティブマトリックス駆動回路部１３２７によ
り各ＲＧＢ画素が駆動される際、破線格子１３２９で示
されるＲＧＢ画素ユニットは同一画素位置に対応したＲ
ＧＢ映像信号にて駆動される。ここでＲ画素電極１３２
６ｒ、Ｇ画素電極１３２６ｇ、Ｂ画素電極１３２６ｂか
ら成る１つの絵素に注目してみると、まずＲ画素電極１
３２６ｒは矢印ｒ１で示されるようにマイクロレンズ１
３２２ｂから前述したように斜めに入射するＲ光で照明
され、そのＲ反射光は矢印ｒ−２で示すようにマイクロ
レンズ１３２２ａを通じて出射する。Ｂ画素電極１３２
６ｂは矢印ｂ１で示されるようにマイクロレンズ１３２
２ｃから前述したように斜めに入射するＢ光で照明さ
れ、そのＢ反射光は矢印ｂ２で示すようにやはりマイク
ロレンズ１３２２ａを通じて出射する。またＧ画素電極
１３２６ｇは正面後面矢印ｇ１２で示されるように、マ
イクロレンズ１３２２ａから前述したように垂直（紙面
奥へ向かう方向）に入射するＧ光で照明され、そのＧ反
射光は同じマイクロレンズ１３２２ａを通じて垂直に
（紙面手前に出てくる方向）出射する。
示す。ここで図中の破線格子１３２９は１つの絵素を構
成するＲＧＢ画素のまとまりを示している。つまり、図
２０のアクティブマトリックス駆動回路部１３２７によ
り各ＲＧＢ画素が駆動される際、破線格子１３２９で示
されるＲＧＢ画素ユニットは同一画素位置に対応したＲ
ＧＢ映像信号にて駆動される。ここでＲ画素電極１３２
６ｒ、Ｇ画素電極１３２６ｇ、Ｂ画素電極１３２６ｂか
ら成る１つの絵素に注目してみると、まずＲ画素電極１
３２６ｒは矢印ｒ１で示されるようにマイクロレンズ１
３２２ｂから前述したように斜めに入射するＲ光で照明
され、そのＲ反射光は矢印ｒ−２で示すようにマイクロ
レンズ１３２２ａを通じて出射する。Ｂ画素電極１３２
６ｂは矢印ｂ１で示されるようにマイクロレンズ１３２
２ｃから前述したように斜めに入射するＢ光で照明さ
れ、そのＢ反射光は矢印ｂ２で示すようにやはりマイク
ロレンズ１３２２ａを通じて出射する。またＧ画素電極
１３２６ｇは正面後面矢印ｇ１２で示されるように、マ
イクロレンズ１３２２ａから前述したように垂直（紙面
奥へ向かう方向）に入射するＧ光で照明され、そのＧ反
射光は同じマイクロレンズ１３２２ａを通じて垂直に
（紙面手前に出てくる方向）出射する。
【０１８３】このように、本液晶パネルにおいては、１
つの絵素を構成するＲＧＢ画素ユニットについて、各原
色照明光の入射照明位置は異なるものの、それらの出射
については、同じマイクロレンズ（この場合は１３２２
ａ）から行われる。そしてこのことはその他の全ての絵
素（ＲＧＢ画素ユニット）についても成り立っている。
つの絵素を構成するＲＧＢ画素ユニットについて、各原
色照明光の入射照明位置は異なるものの、それらの出射
については、同じマイクロレンズ（この場合は１３２２
ａ）から行われる。そしてこのことはその他の全ての絵
素（ＲＧＢ画素ユニット）についても成り立っている。
【０１８４】従って、図２３に示すように本液晶パネル
からの全出射光をＰＢＳ１３０３および投影レンズ１３
０１を通じて、スクリーン１３０９に投写するに際し
て、液晶パネル１３０２内のマイクロレンズ１３２２の
位置がスクリーン１３０９上に結像投影されるように光
学調整すると、その投影画像は図２５に示すようなマイ
クロレンズの格子内に各絵素を構成する該ＲＧＢ画素ユ
ニットからの出射光が混色した状態つまり同画素混色し
た状態の絵素を構成単位としたものとなる。そして、従
来のようないわゆるＲＧＢモザイクが無い、質感の高い
良好なカラー画像表示が可能となる。
からの全出射光をＰＢＳ１３０３および投影レンズ１３
０１を通じて、スクリーン１３０９に投写するに際し
て、液晶パネル１３０２内のマイクロレンズ１３２２の
位置がスクリーン１３０９上に結像投影されるように光
学調整すると、その投影画像は図２５に示すようなマイ
クロレンズの格子内に各絵素を構成する該ＲＧＢ画素ユ
ニットからの出射光が混色した状態つまり同画素混色し
た状態の絵素を構成単位としたものとなる。そして、従
来のようないわゆるＲＧＢモザイクが無い、質感の高い
良好なカラー画像表示が可能となる。
【０１８５】つぎに、図２０に示すように、アクティブ
マトリックス駆動回路部１３２７は各画素電極１３２６
の下に存在するため、図２０の回路断面図上では絵素を
構成する各ＲＧＢ画素は単純に横並びに描かれている
が、各画素ＦＥＴのドレインは、図２２に示したような
２次元的配列の各ＲＧＢ画素電極１３２６に接続してい
る。
マトリックス駆動回路部１３２７は各画素電極１３２６
の下に存在するため、図２０の回路断面図上では絵素を
構成する各ＲＧＢ画素は単純に横並びに描かれている
が、各画素ＦＥＴのドレインは、図２２に示したような
２次元的配列の各ＲＧＢ画素電極１３２６に接続してい
る。
【０１８６】ところで、本投写型液晶表示装置の駆動回
路系についてその全体ブロック図を図２４に示す。ここ
で、１３１０はパネルドライバーであり、ＲＧＢ映像信
号を極性反転し、かつ所定の電圧増幅をした液晶駆動信
号を形成するとともに、対向電極１３２４の駆動信号、
各種タイミング信号等を形成している。１３１２はイン
ターフェースであり、各種映像及び制御伝送信号を標準
映像信号等にデコードしている。また、１３１１はデコ
ーダーであり、インターフェース１３１２からの標準映
像信号をＲＧＢ原色映像信号及び同期信号に、即ち液晶
パネル１３０２に対応した画像信号にデコード・変換し
ている。１３１４はバラストであり、楕円リフレクター
１３０７内のアークランプ１３０８を駆動点灯する。１
３１５は電源回路であり、各回路ブロックに対して電源
を供給している。１３１３は不図示の操作部を内在した
コントローラーであり、上記各回路ブロックを総合的に
コントロールするものである。このように本投写型液晶
表示装置は、その駆動回路系は単板式プロジェクターと
しては、ごく一般的なものであり、特に駆動回路系に負
担を掛けることなく、前述したようなＲＧＢモザイクの
無い良好な質感のカラー画像を表示することができるも
のである。
路系についてその全体ブロック図を図２４に示す。ここ
で、１３１０はパネルドライバーであり、ＲＧＢ映像信
号を極性反転し、かつ所定の電圧増幅をした液晶駆動信
号を形成するとともに、対向電極１３２４の駆動信号、
各種タイミング信号等を形成している。１３１２はイン
ターフェースであり、各種映像及び制御伝送信号を標準
映像信号等にデコードしている。また、１３１１はデコ
ーダーであり、インターフェース１３１２からの標準映
像信号をＲＧＢ原色映像信号及び同期信号に、即ち液晶
パネル１３０２に対応した画像信号にデコード・変換し
ている。１３１４はバラストであり、楕円リフレクター
１３０７内のアークランプ１３０８を駆動点灯する。１
３１５は電源回路であり、各回路ブロックに対して電源
を供給している。１３１３は不図示の操作部を内在した
コントローラーであり、上記各回路ブロックを総合的に
コントロールするものである。このように本投写型液晶
表示装置は、その駆動回路系は単板式プロジェクターと
しては、ごく一般的なものであり、特に駆動回路系に負
担を掛けることなく、前述したようなＲＧＢモザイクの
無い良好な質感のカラー画像を表示することができるも
のである。
【０１８７】ところで図２６に本実施形態における液晶
パネルの別形態の部分拡大上面図を示す。ここではマイ
クロレンズ１３２２の中心真下位置にＢ画素電極１３２
６ｂを配列し、それに対し左右方向にＧ画素１３２６ｇ
が交互に並ぶように、上下方向にＲ画素１３２６ｒが交
互に並ぶように配列している。このように配列しても、
絵素を構成するＲＧＢ画素ユニットからの反射光が１つ
の共通マイクロレンズから出射するように、Ｂ光を垂直
入射、Ｒ／Ｇ光を斜め入射（同角度異方向）とすること
により、前例と全く同様な効果を得ることができる。ま
た、さらにマイクロレンズ１３２２の中心真下位置にＲ
画素を配列しその他の色画素を左右または上下方向にＲ
画素に対してＧ，Ｂ画素を交互に並ぶようにしても良
い。
パネルの別形態の部分拡大上面図を示す。ここではマイ
クロレンズ１３２２の中心真下位置にＢ画素電極１３２
６ｂを配列し、それに対し左右方向にＧ画素１３２６ｇ
が交互に並ぶように、上下方向にＲ画素１３２６ｒが交
互に並ぶように配列している。このように配列しても、
絵素を構成するＲＧＢ画素ユニットからの反射光が１つ
の共通マイクロレンズから出射するように、Ｂ光を垂直
入射、Ｒ／Ｇ光を斜め入射（同角度異方向）とすること
により、前例と全く同様な効果を得ることができる。ま
た、さらにマイクロレンズ１３２２の中心真下位置にＲ
画素を配列しその他の色画素を左右または上下方向にＲ
画素に対してＧ，Ｂ画素を交互に並ぶようにしても良
い。
【０１８８】（実施形態Ｃ）図２７に本発明に係わる液
晶パネルの他の実施形態を示す。同図は本液晶パネル１
３２０の部分拡大断面図である。前記他の実施形態との
相違点を述べると、まず対向ガラス基板としてシートガ
ラス１３２３を用いており、マイクロレンズ１２２０に
ついては、シートガラス１３２３上に熱可塑性樹脂を用
いたいわゆるリフロー法により形成している。さらに、
非画素部にスペーサー柱１２５１を感光性樹脂のフォト
リソグラフィーにて形成している。該液晶パネル１３２
０の部分上面図を図２８（ａ）に示す。この図から判る
ようにスペーサー柱１２５１は所定の画素のピッチでマ
イクロレンズ１２２０の角隅部の非画素領域に形成され
ている。このスペーサー柱１２５１を通るＡ−Ａ′断面
図を図２８（ｂ）に示す。このスペーサー柱１２５１の
形成密度については１０〜１００画素ピッチでマトリッ
クス状に設けるのが好ましく、シートガラス１３２３の
平面性と液晶の注入性というスペーサー柱数に対して相
反するパラメーターを共に満足するように設定する必要
がある。また本実施形態では金属膜パターンによる遮光
層１２２１を設けており、各マイクロレンズ境界部分か
らの漏れ光の進入を防止している。これにより、このよ
うな漏れ光による投影画像の彩度低下（各原色画像光の
混色による）やコントラスト低下が防止される。従って
本液晶パネル１３２０を用いて、本実施形態の如き液晶
パネルを備えた投写型表示装置を構成することにより、
さらにメリハリのある良好な画質が得られるようにな
る。
晶パネルの他の実施形態を示す。同図は本液晶パネル１
３２０の部分拡大断面図である。前記他の実施形態との
相違点を述べると、まず対向ガラス基板としてシートガ
ラス１３２３を用いており、マイクロレンズ１２２０に
ついては、シートガラス１３２３上に熱可塑性樹脂を用
いたいわゆるリフロー法により形成している。さらに、
非画素部にスペーサー柱１２５１を感光性樹脂のフォト
リソグラフィーにて形成している。該液晶パネル１３２
０の部分上面図を図２８（ａ）に示す。この図から判る
ようにスペーサー柱１２５１は所定の画素のピッチでマ
イクロレンズ１２２０の角隅部の非画素領域に形成され
ている。このスペーサー柱１２５１を通るＡ−Ａ′断面
図を図２８（ｂ）に示す。このスペーサー柱１２５１の
形成密度については１０〜１００画素ピッチでマトリッ
クス状に設けるのが好ましく、シートガラス１３２３の
平面性と液晶の注入性というスペーサー柱数に対して相
反するパラメーターを共に満足するように設定する必要
がある。また本実施形態では金属膜パターンによる遮光
層１２２１を設けており、各マイクロレンズ境界部分か
らの漏れ光の進入を防止している。これにより、このよ
うな漏れ光による投影画像の彩度低下（各原色画像光の
混色による）やコントラスト低下が防止される。従って
本液晶パネル１３２０を用いて、本実施形態の如き液晶
パネルを備えた投写型表示装置を構成することにより、
さらにメリハリのある良好な画質が得られるようにな
る。
【０１８９】
【発明の効果】以上説明したように、本発明によれば無
機ＳＯＧ膜を多層構造で用いた無機ＳＯＧの間の絶縁膜
を無機ＳＯＧの内部応力を緩和する方向に層間絶縁膜を
形成する事により、エッチバックプロセスを必要としな
い信頼性の高い金属配線と平坦性の高い層間絶縁膜の形
成が可能となる。
機ＳＯＧ膜を多層構造で用いた無機ＳＯＧの間の絶縁膜
を無機ＳＯＧの内部応力を緩和する方向に層間絶縁膜を
形成する事により、エッチバックプロセスを必要としな
い信頼性の高い金属配線と平坦性の高い層間絶縁膜の形
成が可能となる。
【０１９０】さらに、本発明によれば、コンタクト開口
径が０．６〜１．２μｍで、配線間隔が０．５〜１．５
μｍでは無機ＳＯＧ膜を多層構造で用いた層間絶縁膜を
形成する事により、層間絶縁膜形成工程でＣＭＰ処理を
用いないで、平坦性を著しく高める事が可能になる。
径が０．６〜１．２μｍで、配線間隔が０．５〜１．５
μｍでは無機ＳＯＧ膜を多層構造で用いた層間絶縁膜を
形成する事により、層間絶縁膜形成工程でＣＭＰ処理を
用いないで、平坦性を著しく高める事が可能になる。
【０１９１】さらに、本発明によれば、コンタクト孔の
径を０．５〜１．２μｍで形成し、配線間隔を０．５〜
２μｍに保ちその上に絶縁膜を形成し、さらに無機ＳＯ
Ｇ膜を形成し、１７２ｎｍ，１８５ｎｍ，２５４ｎｍの
波長を持つＵＶ光やＯ2 プラズマを照射する事で、前記
無機ＳＯＧ膜の表面改質を行い、濡れ性を向上させ、再
度無機ＳＯＧ膜を形成させた後に、絶縁膜を堆積させ、
もう１度無機ＳＯＧ膜を形成し、その上に絶縁膜を堆積
させる事により、層間絶縁膜形成工程でＣＭＰ処理を用
いないで、完全平坦化に限りなく近づける事が出来、耐
クラック性が向上すると同時に、高密度で信頼性の高い
多層金属配線や反射率の高い反射電極の形成が可能にな
り、半導体装置や表示装置の性能や歩留りを向上させる
事が出来る。
径を０．５〜１．２μｍで形成し、配線間隔を０．５〜
２μｍに保ちその上に絶縁膜を形成し、さらに無機ＳＯ
Ｇ膜を形成し、１７２ｎｍ，１８５ｎｍ，２５４ｎｍの
波長を持つＵＶ光やＯ2 プラズマを照射する事で、前記
無機ＳＯＧ膜の表面改質を行い、濡れ性を向上させ、再
度無機ＳＯＧ膜を形成させた後に、絶縁膜を堆積させ、
もう１度無機ＳＯＧ膜を形成し、その上に絶縁膜を堆積
させる事により、層間絶縁膜形成工程でＣＭＰ処理を用
いないで、完全平坦化に限りなく近づける事が出来、耐
クラック性が向上すると同時に、高密度で信頼性の高い
多層金属配線や反射率の高い反射電極の形成が可能にな
り、半導体装置や表示装置の性能や歩留りを向上させる
事が出来る。
【図１】本発明の第１の実施例に係る、層間絶縁膜上の
コンタクト孔の凹部の埋め込み方法を表す図面である。
コンタクト孔の凹部の埋め込み方法を表す図面である。
【図２】本発明の第２の実施例に係る、層間絶縁膜上の
配線間の凹部の埋め込み方法を表す図面である。
配線間の凹部の埋め込み方法を表す図面である。
【図３】本発明の第３の実施例に係る、層間絶縁膜上の
段差部の埋め込み方法を表す図面である。
段差部の埋め込み方法を表す図面である。
【図４】本発明の第１の実施例を用いて、コンタクト孔
上の凹部の埋め込み性の技術的検証を表すグラフであ
る。
上の凹部の埋め込み性の技術的検証を表すグラフであ
る。
【図５】本発明の第２の実施例を用いて、配線間の凹部
の埋め込み性の技術的検証を表すグラフである。
の埋め込み性の技術的検証を表すグラフである。
【図６】（ａ）は、本発明の第３の実施例を用いて、コ
ンタクト孔上の凹部の埋め込み性の技術的検証を表すグ
ラフである。（ｂ）は、本発明の第３の実施例を用い
て、配線間の凹部の埋め込み性の技術的検証を表すグラ
フである。（ｃ）は、本発明の第３の実施例を用いて、
層間絶縁膜上の段差部の埋め込み性の技術的検証を表す
グラフである。
ンタクト孔上の凹部の埋め込み性の技術的検証を表すグ
ラフである。（ｂ）は、本発明の第３の実施例を用い
て、配線間の凹部の埋め込み性の技術的検証を表すグラ
フである。（ｃ）は、本発明の第３の実施例を用いて、
層間絶縁膜上の段差部の埋め込み性の技術的検証を表す
グラフである。
【図７】本発明を用いて形成された、液晶表示装置の断
面図である。
面図である。
【図８】従来例を説明する図である。
【図９】本発明によるＣＭＰにより製造される液晶素子
の断面図である。
の断面図である。
【図１０】本発明による液晶装置の概略的回路図であ
る。
る。
【図１１】本発明による液晶装置のブロック図である。
【図１２】本発明による液晶装置の入力部のディレイ回
路を含む回路図である。
路を含む回路図である。
【図１３】本発明による液晶装置の液晶パネルの概念図
である。
である。
【図１４】本発明による液晶装置の製造上のエッチング
処理の良否を判断するグラフである。
処理の良否を判断するグラフである。
【図１５】本発明による液晶装置を用いた液晶プロジェ
クターの概念図である。
クターの概念図である。
【図１６】本発明による液晶プロジェクターの内部を示
す回路ブロック図である。
す回路ブロック図である。
【図１７】本発明による投写型液晶表示装置の光学系の
実施形態を示す全体構成図である。
実施形態を示す全体構成図である。
【図１８】本発明による投写型液晶表示装置の光学系に
用いたダイクロイックミラーの分光反射特性図である。
用いたダイクロイックミラーの分光反射特性図である。
【図１９】本発明による投写型液晶表示装置の光学系の
色分解照明部の斜視図である。
色分解照明部の斜視図である。
【図２０】本発明による液晶パネルの一実施形態の断面
図である。
図である。
【図２１】本発明による液晶パネルの色分解・色合成の
原理説明図である。
原理説明図である。
【図２２】本発明による一実施形態の液晶パネルの部分
拡大上面図である。
拡大上面図である。
【図２３】本発明による投写型液晶表示装置の投影光学
系を示す部分構成図である。
系を示す部分構成図である。
【図２４】本発明による投写型液晶表示装置の駆動回路
系を示すブロック図である。
系を示すブロック図である。
【図２５】本発明による投写型液晶表示装置のスクリー
ン上投影像の部分拡大図である。
ン上投影像の部分拡大図である。
【図２６】本発明による一実施形態の液晶パネルの部分
断面図である。
断面図である。
【図２７】本発明による一実施形態の液晶パネルの部分
拡大上面図である。
拡大上面図である。
【図２８】本発明による一実施形態の液晶パネルの部分
拡大上面図と断面図である。
拡大上面図と断面図である。
【図２９】液晶装置の液晶パネルの光束進行方向を示す
概念図である。
概念図である。
【図３０】液晶装置の液晶パネルのカラー画素構成図で
ある。
ある。
図１において、 １ 半導体基盤 ２ ＬＯＣＯＳ絶縁膜 ３ ゲート電極 ４ ＢＰＳＧ膜 ５ 金属配線電極 ６ 第１層間絶縁膜 ７ 第１無機ＳＯＧ膜 ８ 第２層間絶縁膜 ９ 第２無機ＳＯＧ膜 １０ 第３層間絶縁膜 図２において、 １ 半導体基盤 ２ ＬＯＣＯＳ絶縁膜 ３ ＢＰＳＧ膜 ４ 金属配線電極 ５ 第１層間絶縁膜 ６ 第１無機ＳＯＧ膜 ７ 第２層間絶縁膜 ８ 第２無機ＳＯＧ膜 ９ 第３層間絶縁膜 図３において、 １ 半導体基盤 ２ ＬＯＣＯＳ絶縁膜 ３ ゲート電極 ４ ＢＰＳＧ膜 ５ 金属配線電極 ６ 第１層間絶縁膜 ７ 第１無機ＳＯＧ膜 ５０ ＵＶ光又はＯ2 プラズマ ９ 第２無機ＳＯＧ膜 １０ 第２層間絶縁膜 １１ 第３無機ＳＯＧ膜 １２ 第３層間絶縁膜 図７において、 １ 半導体基盤 ２ ＬＯＣＯＳ絶縁膜 ３ ゲート電極 ４ ＢＰＳＧ膜 ５ 金属配線電極 ６ 第１層間絶縁膜 ７ 第１無機ＳＯＧ膜 ８ 第２層間絶縁膜 ９ 第２無機ＳＯＧ膜 １０ 第３層間絶縁膜 ５１ Ｐウェル ５２ Ｎウェル ５３ ゲート酸化膜 ５４ ＮＬＤ ５５ ＮＳＤ ５６ ＰＬＤ ５７ ＰＳＤ ５８ 遮光膜 ５９ Ｐ−ＳｉＮ ６０ 画素電極分離領域 ６１ スルーホール ６２ 反射電極 ６３ 対向基盤 ６４ 透明電極 ６５ 液晶 図８において、 １ 半導体基盤 ２ ＬＯＣＯＳ絶縁膜 ３ ゲート電極 ４ ＢＰＳＧ膜 ５ 金属配線電極 ６ 第１層間絶縁膜 ７ ＳＯＧ ８ 第２層間絶縁膜 ９ 凹部 １０ 段差 ２０１，５０１ 半導体基板 ２０２，５０２ スクライブ領域 ２０３，５０３ 選択酸化膜 ５０４ ウェル ２０５，５０５，７０５，８０５ 第１の絶縁膜 ２０７，５０７，７０７，８０８ コンタクト ２０９，５０９，７０９，８０９ 金属層 ６０２，６０３ 金属層 ６０１ 有効領域 ５１１ スルーホール ７０１，８０２ 絶縁基板 ８１０ 透明絶縁膜 ３０１ 半導体基板 ３０２，３０２’ ｐ型及びｎ型ウェル ３０３，３０３’ ソース領域 ３０４ ゲート領域 ３０５，３０５’ ドレイン領域 ３０６ ＬＯＣＯＳ絶縁層 ３０７ 遮光層 ３０８ 絶縁層 ３０９ プラズマＳｉＮ ３１０ ソース電極 ３１１ 連結電極 ３１２ 反射電極＆画素電極 ３１３ 反射防止膜 ３１４ 液晶層 ３１５ 共通透明電極 ３１６ 対向電極 ３１７，３１７’ 高濃度不純物領域 ３１９ 表示領域 ３２０ 反射防止膜 ３２１，３２２ シフトレジスタ ３２３ ｎＭＯＳ ３２４ ｐＭＯＳ ３２５ 保持容量 ３２７ 信号転送スイッチ ３２８ リセットスイッチ ３２９ リセットパルス入力端子 ３３０ リセット電源端子 ３３１ 映像信号入力端子 ３３２ 昇圧レベルシフター ３４２ パルスｄｅｌａｙ用インバータ ３４３ スイッチ ３４４ 出力 ３４５ 容量 ３４６ 保護回路 ３５１ シール部 ３５２ 電極パッド ３５３ クロックバッファー ３７１ 光源 ３７２ 集光レンズ ３７３，３７５ フレネルレンズ ３７４ 色分解光学素子 ３７６ ミラー ３７７ 視野レンズ ３７８ 液晶装置 ３７９ 絞り部 ３８０ 投影レンズ ３８１ スクリーン ３８５ 電源３８６ プラグ ３８７ ランプ温度検出 ３８８ 制御ボード ３８９ フィルタ安全スイッチ ４５３ メインボード ４５４ 液晶パネルドライブヘッドボード ４５５，４５６，４５７ 液晶装置 １２２０ マイクロレンズ（リフロー熱ダレ式） １２５１ スペーサー柱 １２５２ 周辺シール部 １３０１ 投影レンズ １３０２ マイクロレンズ付液晶パネル １３０３ 偏光ビームスプリッター（ＰＢＳ） １３０６ ロッド型インテグレータ １３０７ 楕円リフレクター １３０８ アークランプ １３０９ スクリーン １３１０ パネルドライバー １３１１ デコーダー １３１２ インターフェース回路 １３１４ バラスト（アークランプ点灯回路） １３２０ マイクロレンズ付液晶パネル １３２１ マイクロレンズガラス基板 １３２２ マイクロレンズ（インデックス分布式） １３２３ シートガラス １３２４ 対向透明電極 １３２５ 液晶 １３２６ 画素電極 １３２７ アクティブマトリックス駆動回路部 １３２８ シリコン半導体基板 １３２９ 基本絵素単位 １３４０ Ｒ反射ダイクロイックミラー １３４１ Ｂ／Ｇ反射ダイクロイックミラー １３４２ Ｂ反射ダイクロイックミラー １３４３ 高反射ミラー １３５０ フレネルレンズ（第２コンデンサーレンズ） １３５１ 第１コンデンサーレンズ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/316 Ｈ０１Ｌ 21/316 Ｍ
Claims (12)
- 【請求項１】 半導体装置の層間絶縁膜において、金属
配線上に、絶縁膜と無機ＳＯＧ膜とを複数層形成した構
造の層間絶縁膜を有することを特徴とする半導体装置。 - 【請求項２】 半導体装置の層間絶縁膜の形成方法にお
いて、金属配線上に絶縁膜を形成する工程と、その上に
無機ＳＯＧ膜を形成する工程を繰り返し行ない、該絶縁
膜と該無機ＳＯＧ膜の複層構造からなる層間絶縁膜を形
成することを特徴とする半導体装置の製造方法。 - 【請求項３】 前記無機ＳＯＧ膜を形成する工程が、該
無機ＳＯＧ膜を形成する工程と、該無機ＳＯＧ膜にＵＶ
光又はＯ2 プラズマを照射する工程と、再び前記無機Ｓ
ＯＧ膜を形成する工程と、を有することを特徴とする請
求項２記載の半導体装置の製造方法。 - 【請求項４】 半導体装置の層間絶縁膜の形成方法にお
いて、金属配線上に第１の絶縁膜を形成し、その上に第
１の無機ＳＯＧ膜を形成し、その後さらにその上に第２
の絶縁膜を形成し、その上に第２の無機ＳＯＧ膜を形成
し、さらにその上に第３の絶縁膜を形成した層間絶縁膜
を形成することを特徴とする半導体装置の製造方法。 - 【請求項５】 半導体装置の層間絶縁層の形成方法にお
いて、金属配線上に第１の絶縁膜を形成し、その上に第
１の無機ＳＯＧ膜を形成し、ＵＶ光を照射し、再度第２
の無機ＳＯＧ膜を形成し、その上に第２の絶縁膜を形成
し、その上にさらに第３の無機ＳＯＧ膜を形成し、その
後に第３の絶縁膜を形成した層間絶縁膜を形成すること
を特徴とする半導体装置の製造方法。 - 【請求項６】 半導体装置の層間絶縁膜の形成方法にお
いて、金属配線上に第１の絶縁膜を形成し、その上に第
１の無機ＳＯＧ膜を形成し、Ｏ2 プラズマを照射した
後、再度第２の無機ＳＯＧ膜を形成し、その上に第２の
絶縁膜を形成し、その上にさらに第３の無機ＳＯＧ膜を
形成し、その後さらに第３の絶縁膜を形成した層間絶縁
膜を形成することを特徴とする半導体装置の製造方法。 - 【請求項７】 請求項２〜６のいずれかに記載の半導体
装置の製造方法におて、 上記無機ＳＯＧ膜の上、もしくは下、もしくは両方の上
記絶縁膜の膜応力が、前記無機ＳＯＧ膜の膜応力と比較
して反対方向の応力を持つことを特徴とする半導体装置
の製造方法。 - 【請求項８】 請求項３又は５に記載の半導体装置の製
造方法において、 上記ＵＶ光は、Ｏ2 成分を含んだ雰囲気中で照射され、
その波長は、１７２ｎｍ，１８５ｎｍ、２５４ｎｍのい
ずれかであることを特徴とする半導体装置の製造方法。 - 【請求項９】 請求項２〜８のいずれかに記載の半導体
装置の製造方法において、 コンタクト開口部を形成する工程、及び配線部を形成す
る工程、を有し、 該コンタクト開口径が０．６〜１．２μｍ、及び該配線
間隔が０．５〜１．５μｍであることを特徴とする半導
体装置の製造方法。 - 【請求項１０】 請求項１記載の半導体装置と液晶層と
を具備したことを特徴とする液晶表示装置。 - 【請求項１１】 請求項１０記載の液晶表示装置を用い
たことを特徴とする投射型液晶表示装置。 - 【請求項１２】 請求項１１に記載の投写型液晶表示装
置において、液晶パネルを３色カラー用に少なくとも３
個有し、高反射ミラーと、青色反射ダイクロイックミラ
ーとで青色光を分離し、更に赤色反射ダイクロイックミ
ラーと、緑色／青色反射ダイクロイックミラーで赤色と
緑色とを分離して、各液晶パネルを投射することを特徴
とする投写型液晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29446697A JPH11135622A (ja) | 1997-10-27 | 1997-10-27 | 半導体装置及び液晶表示装置及び投射型液晶表示装置及び製造方法 |
| US09/179,085 US6274516B1 (en) | 1997-10-27 | 1998-10-27 | Process for manufacturing interlayer insulating film and display apparatus using this film and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29446697A JPH11135622A (ja) | 1997-10-27 | 1997-10-27 | 半導体装置及び液晶表示装置及び投射型液晶表示装置及び製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11135622A true JPH11135622A (ja) | 1999-05-21 |
Family
ID=17808149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29446697A Pending JPH11135622A (ja) | 1997-10-27 | 1997-10-27 | 半導体装置及び液晶表示装置及び投射型液晶表示装置及び製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11135622A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030068262A (ko) * | 2002-02-14 | 2003-08-21 | 삼성전자주식회사 | 엠보싱 제조 방법과, 그 방법에 의해 제조된 액정 표시 장치 |
| JP2006148046A (ja) * | 2004-11-24 | 2006-06-08 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2015084099A (ja) * | 2014-10-28 | 2015-04-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2018512727A (ja) * | 2015-02-23 | 2018-05-17 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 高品質薄膜を形成するための周期的連続処理 |
| DE102019208500B4 (de) | 2018-06-21 | 2023-03-23 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Verfahren zu deren Herstellung |
-
1997
- 1997-10-27 JP JP29446697A patent/JPH11135622A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030068262A (ko) * | 2002-02-14 | 2003-08-21 | 삼성전자주식회사 | 엠보싱 제조 방법과, 그 방법에 의해 제조된 액정 표시 장치 |
| JP2006148046A (ja) * | 2004-11-24 | 2006-06-08 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2015084099A (ja) * | 2014-10-28 | 2015-04-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2018512727A (ja) * | 2015-02-23 | 2018-05-17 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 高品質薄膜を形成するための周期的連続処理 |
| DE102019208500B4 (de) | 2018-06-21 | 2023-03-23 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Verfahren zu deren Herstellung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3571887B2 (ja) | アクティブマトリクス基板及び液晶装置 | |
| JP3249077B2 (ja) | マトリクス基板と液晶装置 | |
| JP3188411B2 (ja) | 反射型液晶装置用画素電極基板、該画素電極基板を用いた液晶装置及び該液晶装置を用いた表示装置 | |
| JP3513371B2 (ja) | マトリクス基板と液晶装置とこれらを用いた表示装置 | |
| JP3445121B2 (ja) | マトリクス基板と液晶表示装置及びこれを用いるプロジェクター | |
| US6809790B2 (en) | Matrix substrate, liquid crystal display device using it, and method for producing the matrix substrate | |
| JP3279234B2 (ja) | 半導体装置の製造方法 | |
| JP3249079B2 (ja) | マトリクス基板と液晶表示装置と投写型液晶表示装置 | |
| JPH11125834A (ja) | マトリクス基板及び液晶表示装置と投写型液晶表示装置 | |
| JPH11126051A (ja) | マトリクス基板と液晶表示装置及びこれを用いる投写型液晶表示装置 | |
| JPH11133457A (ja) | マトリクス基板と表示装置及びその製造方法及び投写型液晶表示装置 | |
| JPH11135622A (ja) | 半導体装置及び液晶表示装置及び投射型液晶表示装置及び製造方法 | |
| JP3230659B2 (ja) | 半導体装置、表示装置用基板、該表示装置用基板を用いた液晶装置、投写型液晶表示装置、及び表示装置 | |
| JP3199311B2 (ja) | 表示装置用基板、この基板を用いた液晶装置、表示装置、投射型液晶表示装置、及び表示装置用基板の製造方法 | |
| JP3423593B2 (ja) | 液晶表示装置及びその製造方法及び表示装置用基板及び投射型液晶表示装置 | |
| JPH11135497A (ja) | 層間絶縁膜及び表示装置の製造方法 | |
| JPH11135479A (ja) | 半導体装置及び表示装置用基板及び液晶表示装置の製造方法 | |
| JP3630945B2 (ja) | 液晶表示装置 | |
| JP3423592B2 (ja) | 表示装置用基板とその製造方法及び液晶表示装置及び投射型液晶表示装置 | |
| JP2000194008A (ja) | 画像表示装置及びその製造方法 | |
| JPH11126035A (ja) | 表示装置、液晶表示装置及びそれを用いた液晶プロジェクター | |
| JPH11135502A (ja) | 半導体装置用配線、この配線を用いた半導体装置、及び半導体装置用配線の製造方法 | |
| JP2000180884A (ja) | 液晶表示装置 | |
| JP2000330124A (ja) | 電極基板の製造方法、及び液晶素子 | |
| JPH11125838A (ja) | マトリクス基板と半導体装置及びその製造方法と液晶表示装置及び投写型液晶表示装置 |