JPH11122100A - Filter circuit and pll circuit using the same - Google Patents
Filter circuit and pll circuit using the sameInfo
- Publication number
- JPH11122100A JPH11122100A JP9283863A JP28386397A JPH11122100A JP H11122100 A JPH11122100 A JP H11122100A JP 9283863 A JP9283863 A JP 9283863A JP 28386397 A JP28386397 A JP 28386397A JP H11122100 A JPH11122100 A JP H11122100A
- Authority
- JP
- Japan
- Prior art keywords
- output
- current
- circuit
- resistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明はフィルタ回路および
それを用いたPLL回路に関し、特にPLL回路に用い
られるVCOと接続されるフィルタ回路に関する。The present invention relates to a filter circuit and a PLL circuit using the same, and more particularly to a filter circuit connected to a VCO used in a PLL circuit.
【0002】[0002]
【従来の技術】図4(a)は従来の一般的なPLL回路
の構成を示すブロック図である。図において、1は位相
比較器(PC)、41はループフィルタ、3はVCO
(電圧制御発振器)、4は分周器により構成されてい
る。この中のループフィルタ41は、LPF(低域通過
フィルタ)であり、出力端子40を介してLSI42の
外部に抵抗R1とコンデンサC1とを外付けされる。2. Description of the Related Art FIG. 4A is a block diagram showing a configuration of a conventional general PLL circuit. In the figure, 1 is a phase comparator (PC), 41 is a loop filter, 3 is a VCO
(Voltage Controlled Oscillator) 4 is constituted by a frequency divider. The loop filter 41 is an LPF (low-pass filter), and the resistor R1 and the capacitor C1 are externally connected to the LSI 42 via the output terminal 40.
【0003】この回路の動作としては、まず位相比較器
1に基準クロックが入力され、この基準クロックが、外
付けのLPF41によりDCレベルに変換され、このD
C電圧値により、VCO3の発振周波数が決定される。
このVCO3の発振周波数は、基準クロックのn倍に設
定されている。また、VCO3の出力の一方が分周器4
に入力され、1/n倍の信号の位相と周波数が基準クロ
ックの位相と周波数が合うように動作する。最終的に
は、基準クロックのn倍の信号がVCO3の出力から次
段のブロックに入力されることになる。The operation of this circuit is as follows. First, a reference clock is inputted to the phase comparator 1, and this reference clock is converted into a DC level by an external LPF 41, and this D
The oscillation frequency of the VCO 3 is determined by the C voltage value.
The oscillation frequency of the VCO 3 is set to n times the reference clock. One of the outputs of the VCO 3 is a frequency divider 4
And operates so that the phase and frequency of the 1 / n times signal match the phase and frequency of the reference clock. Eventually, a signal n times the reference clock is input from the output of the VCO 3 to the next block.
【0004】図4(b)は図4(a)のループフィルタ
(LPF)41とその周辺の回路の回路図を示す。Vc
cは電源、Ioは定電流源、Q1はP型トランジスタ、
Q2はN型トランジスタを示す。この部分で位相比較器
1内のチャージポンプ回路を形成している。また、コン
デンサC0,C1、抵抗R1の構成によりLPF41を
形成している。11はgm(コンダクタンス)をもつ電
流変換部、12はICO(電流制御発振器)部であり、
これらでVCO回路3を構成している。FIG. 4B is a circuit diagram of a loop filter (LPF) 41 of FIG. 4A and peripheral circuits. Vc
c is a power supply, Io is a constant current source, Q1 is a P-type transistor,
Q2 indicates an N-type transistor. This portion forms a charge pump circuit in the phase comparator 1. The LPF 41 is formed by the configuration of the capacitors C0 and C1 and the resistor R1. 11 is a current converter having gm (conductance), 12 is an ICO (current controlled oscillator),
These constitute the VCO circuit 3.
【0005】この回路の動作としては、基準クロックと
分周器4からの出力信号と比較し、この周波数が低けれ
ば、位相比較器1のP型トランジスタQ1がONし、V
CO3の入力部の電圧を上昇させる。また、分周器4か
らの出力信号の周波数が高ければ、N型トランジスタQ
2がONし、VCO3の入力部の電圧を下げる動作を行
う。また、コンデンサC1と、抵抗R1とでLPFを形
成し、位相比較器1から出力されたAC信号をこのLP
F41によってDCレベルに変換を行う。なお、コンデ
ンサC0はジッター防止用コンデンサである。電流変換
部11は入力電圧をgm(コンダクタンス)で電流に変
換を行い、この電流を入力してICO部12により発振
周波数の制御を行っている。The operation of this circuit is as follows: the reference clock is compared with the output signal from the frequency divider 4; if this frequency is low, the P-type transistor Q1 of the phase comparator 1 is turned on and V
Increase the voltage at the input of CO3. If the frequency of the output signal from the frequency divider 4 is high, the N-type transistor Q
2 is turned on, and the operation of lowering the voltage of the input section of the VCO 3 is performed. An LPF is formed by the capacitor C1 and the resistor R1, and the AC signal output from the phase comparator 1 is
Conversion to a DC level is performed by F41. Note that the capacitor C0 is a capacitor for preventing jitter. The current converter 11 converts an input voltage into a current using gm (conductance), inputs this current, and controls the oscillation frequency by the ICO unit 12.
【0006】図5はこのLPF41部分の周波数特性を
表している特性図である。このLPF41の伝達関数
は、LPF41の電流Ipcが、C1への電流ipc1 、C
0への電流ipc0 の和で次式(1)、LPF41の出力
電圧Vout は次式(2)に示す通りである。FIG. 5 is a characteristic diagram showing the frequency characteristic of the LPF 41. The transfer function of the LPF 41 is such that the current Ipc of the LPF 41 is equal to the currents ipc1 and Cp to C1.
With the sum of the current ipc0 to 0, the following equation (1) and the output voltage Vout of the LPF 41 are as shown in the following equation (2).
【0007】 Ipc =ipc1 +ipc0 ……………(1) Vout =icp0 ×1/SC0 =icp1 (R1 +1/SC1 )…………(2) これら(1)(2)式より次式が得られる。Ipc = ipc1 + ipc0 (1) Vout = icp0 × 1 / SC0 = icp1 (R1 + 1 / SC1) (2) From these equations (1) and (2), the following equation is obtained. Can be
【0008】 [0008]
【0009】[0009]
【発明が解決しようとする課題】上述した従来のPLL
回路では、位相比較器1での、比較周波数が低くなれば
なるほど、ループフィルタ41の容量値Cが大きくなる
傾向がある。LSI42として内蔵出来る容量はせいぜ
い100pF程度のため、このループフィルタ41の内
蔵化は難しかった。SUMMARY OF THE INVENTION The above-mentioned conventional PLL
In the circuit, the capacitance C of the loop filter 41 tends to increase as the comparison frequency in the phase comparator 1 decreases. Since the capacity that can be built in the LSI 42 is at most about 100 pF, it is difficult to build the loop filter 41 in.
【0010】また、このフィルタ回路41をPLL回路
で使用する場合、VCO3を含むためアナログシミュレ
ーションをかける必要があるが、この場合構成部品が多
くなり、また帰還回路を構成するため、このシミュレー
ションが困難で定数の設定が難しい。また、フィルタ回
路41を内蔵してしまった場合、この特性の変更が難し
く、このリスクを回避するため、外付けとして定数の設
定をするのが一般的であった。When the filter circuit 41 is used in a PLL circuit, analog simulation must be performed because the filter circuit 41 includes the VCO 3. However, in this case, the number of components increases, and the simulation is difficult because a feedback circuit is configured. Setting of constants is difficult. If the filter circuit 41 is built in, it is difficult to change this characteristic, and in order to avoid this risk, it is common to set a constant externally.
【0011】このような状況において、近年LSIは大
規模化され、また外付け部品の取り込みの要求が強い状
況にあり、ループフィルタ41はR,Cによって構成さ
れているものがほとんどで、前述したように、定数の合
わせ込みが難しいという問題と、その容量は比較周波数
に応じて大きくなることから、内蔵化が困難で、外付け
部品として残るという問題がある。Under these circumstances, in recent years, the scale of LSIs has been increased, and there has been a strong demand for incorporating external components. Most of the loop filters 41 are composed of R and C. As described above, there is a problem that it is difficult to match the constants, and a problem that the capacitance becomes large according to the comparison frequency, so that it is difficult to incorporate the constant and remains as an external component.
【0012】本発明の目的は、これらの問題を解決し、
コンデンサCの容量値を下げてLSI内部に内蔵すると
共に、フィルタとなる抵抗RとCを電流に依存したパラ
メータにすることにより、その特性の調整を電流で行う
ことができるようにしたフィルタ回路を提供することに
ある。An object of the present invention is to solve these problems,
A filter circuit in which the capacitance value of the capacitor C is reduced and built in the LSI, and the characteristics of the resistors R and C serving as filters are made parameters dependent on the current so that the characteristics can be adjusted by the current. To provide.
【0013】[0013]
【課題を解決するための手段】本発明の構成は、入力回
路からの出力信号を抵抗および第1のコンデンサの時定
数回路を介して電流変換部に接続したフィルタ回路にお
いて、前記入力回路の2系統の出力部に、前記抵抗の一
端および他端を接地した前記第1のコンデンサの一端を
それぞれ接続し、このコンデンサの一端を前記電流変換
部に入力し、この電流変換部の出力と前記抵抗の他端の
出力とを合成部により合成し出力することを特徴とす
る。According to the present invention, there is provided a filter circuit in which an output signal from an input circuit is connected to a current conversion unit via a time constant circuit of a resistor and a first capacitor. One end of the first capacitor having one end and the other end of the resistor grounded is connected to an output section of a system, and one end of the capacitor is input to the current conversion section, and the output of the current conversion section and the resistance And the output of the other end is synthesized by a synthesizing unit and output.
【0014】また、前記合成部が前記電流変換部の出力
と前記抵抗の他端の出力とを直結接続したり、前記抵抗
を削除してこの抵抗側の出力部を前記合成部に直接接続
したり、前記抵抗側の出力濡に、他端を接地した第2の
コンデンサの一端を接続したりすることができる。The combining section may directly connect the output of the current conversion section and the output of the other end of the resistor, or may remove the resistor and directly connect the output section on the resistor side to the combining section. Alternatively, one end of a second capacitor having the other end grounded can be connected to the output wetting on the resistance side.
【0015】本発明のPLL回路の構成は、これらフィ
ルタ回路を用いたもので、前記合成部の出力電流が、入
力電流値により発振周波数が制御される電流制御発振器
に供給されるこ前記合成部の出力電流が、入力電流値に
より発振周波数が制御される電流制御発振器に供給され
ることとを特徴とする。また、その入力回路が位相比較
器であり、前記2系統の出力部がCMOS出力回路から
なることができる。The configuration of the PLL circuit of the present invention uses these filter circuits, and the output current of the synthesis unit is supplied to a current control oscillator whose oscillation frequency is controlled by an input current value. Is supplied to a current-controlled oscillator whose oscillation frequency is controlled by an input current value. The input circuit may be a phase comparator, and the two output units may be CMOS output circuits.
【0016】本発明の構成によれば、フィルタを構成す
る、分離された抵抗Rは電流で設定可能になり、さらに
分離されたコンデンサCはIpc(位相比較器電流)とコ
ンデンサ容量値Cの比を一定に保てば任意に圧縮可能と
なり、どちらも電流に依存したパラメータとすることが
可能となり、その結果、大容量のコンデンサを圧縮して
内蔵できるため、これらを電流で調整できるようにして
おけば、製品完成後の特性調査も容易にできるようにな
る。According to the configuration of the present invention, the separated resistor R constituting the filter can be set by the current, and the separated capacitor C has a ratio of Ipc (phase comparator current) to the capacitance value C of the capacitor. Can be arbitrarily compressed by keeping the constant, and both can be parameters that depend on the current.As a result, large-capacity capacitors can be compressed and built-in, so that these can be adjusted with current. If this is done, it will also be possible to easily conduct a characteristic survey after the product is completed.
【0017】従来のフィルタ回路は、位相比較器から出
力されたクロック信号を、コンデンサCと抵抗Rとを対
接地に直列に接続させることで、クロックの振幅(Ga
in)を減衰させ、さらにジッタを防止するためにさら
にコンデンサC0でGainを減衰させた信号をVCO
3に供給している。この構成では、位相比較器1から低
い周波数が来た場合、LPFのR、Cを大きくしカット
オフ周波数を下げる必要が生じてくる。In the conventional filter circuit, the clock signal output from the phase comparator is connected in series with a capacitor C and a resistor R to the ground, so that the amplitude of the clock (Ga
in) and the signal whose Gain has been further attenuated by the capacitor C0 to prevent jitter
3 In this configuration, when a low frequency comes from the phase comparator 1, it becomes necessary to increase the R and C of the LPF to lower the cutoff frequency.
【0018】これに対し本発明では、位相比較器からの
クロック信号をコンデンサCで積分し、電流変換部(g
m)で圧縮させた信号と、抵抗Rを介した信号とを合成
した信号とを、VCO3に入力するようにし、更に積分
するコンデンサCの容量値は位相比較器から供給される
電流との比によって決まるため、電流を1/n倍にすれ
ば、コンデンサの容量Cも1/n倍に出来LSIへの内
蔵化が可能となる。On the other hand, according to the present invention, the clock signal from the phase comparator is integrated by the capacitor C and the current conversion unit (g
m) and a signal obtained by synthesizing the signal through the resistor R is input to the VCO 3, and the capacitance value of the capacitor C to be integrated is determined by the ratio of the current supplied from the phase comparator. Therefore, if the current is increased by a factor of 1 / n, the capacitance C of the capacitor can also be increased by a factor of 1 / n, and can be built into the LSI.
【0019】[0019]
【発明の実施の形態】次に本発明の実施の形態について
図面を用いて説明する。図1(a),(b)は本発明の
一実施形態のPLL回路のブロック図およびそれに用い
られるフィルタ回路の回路図である。PLL回路は、図
1(a)のように、位相比較器(PC)1と、ループフ
ィルタ(LPF)2と、VCO3と、分周器4とから構
成されている。このPLL回路の動作としては、PC1
に基準クロックをが入力され、LSI内部のループフィ
ルタ2でDCに変換され、VCO3に入力される。この
VCO3への入力電圧によって、VCO3の発振周波数
が決定する。このVCO3の発振周波数は基準クロック
のn倍に設定されている。Embodiments of the present invention will now be described with reference to the drawings. 1A and 1B are a block diagram of a PLL circuit according to an embodiment of the present invention and a circuit diagram of a filter circuit used therein. As shown in FIG. 1A, the PLL circuit includes a phase comparator (PC) 1, a loop filter (LPF) 2, a VCO 3, and a frequency divider 4. The operation of this PLL circuit includes PC1
, A reference clock is input, converted into DC by the loop filter 2 inside the LSI, and input to the VCO 3. The oscillation frequency of VCO3 is determined by the input voltage to VCO3. The oscillation frequency of the VCO 3 is set to n times the reference clock.
【0020】さらに、VCO3の出力の一方が分周器4
に入力され1/n倍の周波数になり、位相比較器1に入
力される。この1/n倍の信号の位相と周波数が基準ク
ロックの位相と周波数に合うように動作する。最終的に
は、基準クロックのn倍の信号がVCO3より次段のブ
ロックに入力されることになる。Further, one of the outputs of the VCO 3 is connected to the frequency divider 4
And becomes 1 / n times the frequency, and is input to the phase comparator 1. The operation is performed so that the phase and frequency of the 1 / n times signal match the phase and frequency of the reference clock. Eventually, a signal n times the reference clock is input to the next block from the VCO 3.
【0021】図1(b)は本発明の一実施形態のループ
フィルタとその周辺部の回路図である。Vccは電源、
I0 は定電流源、Q1,Q3はP型トランジスタ、Q
2,Q3はN型トランジスタであり、これらにより位相
比較器1内のチャージポンプCPを形成している。C
0,C1はコンデンサ、R1は抵抗であり、この部分で
LPF2を形成している。11はコンダクタンスgmを
有する電圧電流変換部、12はICO部で、これらがV
CO回路3を構成する。FIG. 1B is a circuit diagram of a loop filter according to an embodiment of the present invention and its peripheral portion. Vcc is the power supply,
I0 is a constant current source, Q1 and Q3 are P-type transistors, Q
Reference numerals 2 and Q3 denote N-type transistors, which form a charge pump CP in the phase comparator 1. C
0 and C1 are capacitors, R1 is a resistor, and LPF2 is formed at this portion. 11 is a voltage-current converter having conductance gm, 12 is an ICO, and these are VCOs.
The CO circuit 3 is configured.
【0022】この電圧電流変換部11は、例えばソース
フォロアに抵抗を介してカレントミラー回路を接続した
回路で構成され、その出力をコンデンサC0、抵抗R1
により高域を除去した電流信号irと合成してICO部
12に供給し、ICO部12はこの電流入力により駆動
される通常の電流制御発振器で、入力電流に対応する発
振周波数を出力する。The voltage-to-current converter 11 is composed of, for example, a circuit in which a current mirror circuit is connected to a source follower via a resistor, and its output is connected to a capacitor C0 and a resistor R1.
Is combined with the current signal ir from which the high frequency has been removed and supplied to the ICO unit 12. The ICO unit 12 is a normal current-controlled oscillator driven by the current input, and outputs an oscillation frequency corresponding to the input current.
【0023】この回路の動作は、位相比較器1から出力
される電流ic をコンデンサC1により積分した信号
を、コンデンサC0、抵抗R1により高域を除去した電
流信号irと合成してICO部12に入力する。この電
流変換部11により、電流変換された出力電流は、IC
O部12の入力部分の合成部で合成れるが、通常電流i
c と電流信号irとが直結接続されて合成される。この
ときIC /C1が一定であれば、Ic /x=C1/xの
関係になる。すなわち電流IC を1/x倍すれば、容量
値C1も1/x倍になり、コンデンサC1の容量を小さ
くすることが可能になる。The operation of this circuit is as follows. A signal obtained by integrating the current ic output from the phase comparator 1 by the capacitor C1 is combined with the current signal ir whose high frequency has been removed by the capacitor C0 and the resistor R1 to the ICO unit 12. input. The output current converted by the current converter 11 is an IC
The input portion of the O portion 12 is synthesized by the synthesis portion.
c and the current signal ir are directly connected and combined. At this time, if IC / C1 is constant, the relationship is Ic / x = C1 / x. That is, if the current IC is multiplied by 1 / x, the capacitance value C1 is also multiplied by 1 / x, and the capacitance of the capacitor C1 can be reduced.
【0024】図2は図1(b)の実施形態の周波数特性
図である。この回路の伝達関数は、次式(5)で表され
る。また、コンデンサの容量値C1 C0である場合に
は、式(6)のように、さらに簡単化される。この場合
には、従来例の特性とほぼ同一となる。FIG. 2 is a frequency characteristic diagram of the embodiment of FIG. The transfer function of this circuit is represented by the following equation (5). When the capacitance value of the capacitor is C1 C0, the simplification is further simplified as shown in Expression (6). In this case, the characteristics are almost the same as those of the conventional example.
【0025】 [0025]
【0026】図1(b)の本実施形態のLPFとその周
辺の回路において、このLPF2は、ラグリードフィル
タのコンデンサC1と抵抗R1とを分離したものであ
る。この場合のラグリードフィルタ2のRCの分離方法
について、図3(a)(b)を用いて説明する。In the LPF of this embodiment and its peripheral circuits in FIG. 1B, this LPF 2 is obtained by separating the capacitor C1 and the resistor R1 of the lag-lead filter. A method of separating the RC of the lag lead filter 2 in this case will be described with reference to FIGS.
【0027】図3(a)は従来使われているLPF2と
その周辺の回路であるが、図4(b)に示した従来回路
のジッタ防止のコンデンサC0が接続されていないもの
と同じである。この場合の回路動作は、定電流ドライブ
時には、次式のように計算され、。ここでフィルタ電圧
VLPF 、電流Iico とする。FIG. 3A shows the conventional LPF 2 and its peripheral circuits, which are the same as the conventional circuit shown in FIG. 4B without the capacitor C0 for preventing jitter. . The circuit operation in this case is calculated by the following equation at the time of constant current drive. Here, the filter voltage VLPF and the current Iico are set.
【0028】 [0028]
【0029】この様にIico =IR +IC の様に分割で
きる事がわかる。また、この式から、IR はR1・IPC・
gmだけの電流を流せばよい。つまり抵抗を削除するこ
とが出来る。またその容量はIPC/C1の値が一定であ
れば、自在に設定することが可能である。Thus, it can be seen that the division can be made as Iico = IR + IC. From this equation, IR is R1 · IPC ·
It suffices to apply a current of only gm. That is, the resistance can be eliminated. The capacity can be freely set as long as the value of IPC / C1 is constant.
【0030】この結果、図3(a)は図3(b)のよう
に書き直すことができる。この図3(a)は図3(b)
に抵抗R1と、コンデンサC0が追加になったものであ
る。この場合の計算式を以下に示す。抵抗、コンデサ側
の各チャージポンプ1,2について、図のように各電圧
Vco,Vc1、電流Ipcr,ic とする。As a result, FIG. 3A can be rewritten as shown in FIG. This FIG. 3 (a) corresponds to FIG. 3 (b)
And a resistor R1 and a capacitor C0. The calculation formula in this case is shown below. The voltages Vco and Vc1 and the currents Ipcr and ic of the resistors and the charge pumps 1 and 2 on the capacitor side are set as shown in FIG.
【0031】(チャージポンプ1の場合) Vco =ico・1/SC0 =ir ・R1 …………(7) Ipcr =ico+ir …………(8) (チャージポンプ2の場合) Vc1 =1/SC1・ipc …………(9) ic =Vc1・gm …………(10) (7)(8)より Ipcr =Vc0・SC0 +Vc0/R1 IR =Vc0/R1=ipcr /(S・ R1・ C0+1) また(9)(10)より ic =gm・ipc/SC1 Iout =ir +ic =ipcr /(S・R1・C0+1)+gm・ipc/SC
1 ここで、iR とiC とを分解する時、ipcr =gmVr
からipcr =gm・ipc・Rとして設計しているため代
入すると、次式(11)が得られる。また、C1 C0
の場合はさらに簡単化され、次式(12)のようにな
る。(In the case of the charge pump 1) Vco = ico.1 / SC0 = ir.R1 (7) Iprr = ico + ir (8) (In the case of the charge pump 2) Vc1 = 1 / SC1 · Ipc ··· (9) ic = Vc1 · gm · · · (10) From (7) and (8), Ipcr = Vc0 · SC0 + Vc0 / R1 IR = Vc0 / R1 = ipcr / (S · R1 · C0 + 1 From (9) and (10), ic = gm · ipc / SC1 Iout = ir + ic = ipcr / (S · R1 · C0 + 1) + gm · ipc / SC
1 Here, when decomposing iR and iC, ipcr = gmVr
Therefore, the following equation (11) is obtained by substituting because ipcr = gm · ipc · R. Also, C1 C0
The case is further simplified to the following equation (12).
【0032】 [0032]
【0033】図3は本実施形態の周波数特性を示す特性
図である。この場合の特性は上述の計算式より求められ
分解前の図5と同様の伝達関数に表すことが出来る。こ
のことから、コンデンサの容量値を従来の周波数特性と
ほぼ同じような周波数特性を得ることができる。FIG. 3 is a characteristic diagram showing the frequency characteristic of the present embodiment. The characteristic in this case can be obtained from the above-described calculation formula and can be represented by a transfer function similar to that of FIG. 5 before decomposition. From this, it is possible to obtain the same frequency characteristics as the conventional frequency characteristics with the capacitance value of the capacitor.
【0034】[0034]
【発明の効果】以上説明したように本発明は、容量で積
分した信号をgmの電流変換部11で圧縮し、抵抗を通
した信号とすることにより、フィルタの抵抗と分離した
容量とを圧縮することができ、容量値を小さくできるの
で、このフィルタ部品を1個のIC内に内蔵できるとい
う効果がある。さらに、電流によって独立して抵抗Rと
コンデンサ容量Cの設定値を容易に変更できるため、製
品完成後の特性調整も容易に出来るという効果もある。As described above, according to the present invention, the signal integrated by the capacitance is compressed by the gm current converter 11 and converted into a signal passed through the resistor, thereby compressing the filter resistance and the separated capacitance. Since the capacitance value can be reduced, the filter component can be built in one IC. Further, since the set values of the resistor R and the capacitor C can be easily changed independently by the current, there is an effect that the characteristic adjustment after the product is completed can be easily performed.
【図1】本発明の一実施形態を説明するPLL回路のブ
ロック図およびその回路に用いられるフィルタ回路の回
路図。FIG. 1 is a block diagram of a PLL circuit illustrating an embodiment of the present invention, and a circuit diagram of a filter circuit used in the PLL circuit.
【図2】図1(b)の回路の周波数特性図。FIG. 2 is a frequency characteristic diagram of the circuit of FIG.
【図3】図1の構成を説明する従来回路とそれを分解し
た回路の回路図。FIG. 3 is a circuit diagram of a conventional circuit illustrating the configuration of FIG. 1 and a circuit obtained by disassembling the circuit.
【図4】従来例のPLL回路およびそのフィルタ回路を
示す回路図。FIG. 4 is a circuit diagram showing a conventional PLL circuit and its filter circuit.
【図5】図4(b)の回路の周波数特性図。FIG. 5 is a frequency characteristic diagram of the circuit of FIG.
1 位相比較器 2,41 LPF(ローパスフィルタ) 3 VCO 4 分周器 11 電流変換部 12 ICO部 40 出力端子 42 LSI Q1,Q3 P型トランジスタ Q2,Q4 N型トランジスタ REFERENCE SIGNS LIST 1 phase comparator 2, 41 LPF (low-pass filter) 3 VCO 4 frequency divider 11 current converter 12 ICO section 40 output terminal 42 LSI Q1, Q3 P-type transistor Q2, Q4 N-type transistor
Claims (6)
1のコンデンサの時定数回路を介して電流変換部に接続
したフィルタ回路において、前記入力回路の2系統の出
力部に、前記抵抗の一端および他端を接地した前記第1
のコンデンサの一端をそれぞれ接続し、このコンデンサ
の一端を前記電流変換部に入力し、この電流変換部の出
力と前記抵抗の他端の出力とを合成部により合成して出
力することを特徴とするフィルタ回路。1. A filter circuit in which an output signal from an input circuit is connected to a current conversion unit via a time constant circuit of a resistor and a first capacitor, one end of the resistor is connected to two output units of the input circuit. And the first with the other end grounded
One end of each of the capacitors is connected, one end of the capacitor is input to the current conversion unit, and the output of the current conversion unit and the output of the other end of the resistor are synthesized and output by the synthesis unit. Filter circuit.
記抵抗の他端の出力とを直結接続した請求項1記載のフ
ィルタ回路。2. The filter circuit according to claim 1, wherein the combining unit directly connects an output of the current conversion unit and an output of the other end of the resistor.
を前記合成部に直接接続した請求項1または2記載のフ
ィルタ回路。3. The filter circuit according to claim 1, wherein the resistor is eliminated and an output section on the resistor side is directly connected to the synthesis section.
第2のコンデンサの一端を接続した請求項1乃至3記載
のフィルタ回路。4. The filter circuit according to claim 1, wherein one end of a second capacitor having the other end grounded is connected to the output section on the resistance side.
タ回路を用いて、前記合成部の出力電流が、入力電流値
により発振周波数が制御される電流制御発振器に供給さ
れることを特徴とするPLL回路。5. An output current of the synthesizing section is supplied to a current control oscillator whose oscillation frequency is controlled by an input current value using the filter circuit according to claim 1, 2, 3, or 4. PLL circuit.
2系統の出力部がCMOS出力回路からなる請求項5記
載のPLL回路。6. The PLL circuit according to claim 5, wherein said input circuit is a phase comparator, and said two output units are CMOS output circuits.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28386397A JP3226852B2 (en) | 1997-10-16 | 1997-10-16 | Filter circuit and PLL circuit using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28386397A JP3226852B2 (en) | 1997-10-16 | 1997-10-16 | Filter circuit and PLL circuit using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11122100A true JPH11122100A (en) | 1999-04-30 |
JP3226852B2 JP3226852B2 (en) | 2001-11-05 |
Family
ID=17671158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28386397A Expired - Fee Related JP3226852B2 (en) | 1997-10-16 | 1997-10-16 | Filter circuit and PLL circuit using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3226852B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013126146A (en) * | 2011-12-15 | 2013-06-24 | Renesas Electronics Corp | Pll circuit |
US9973197B2 (en) | 2016-09-07 | 2018-05-15 | Toshiba Memory Corporation | Phase-locked loop circuit |
-
1997
- 1997-10-16 JP JP28386397A patent/JP3226852B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013126146A (en) * | 2011-12-15 | 2013-06-24 | Renesas Electronics Corp | Pll circuit |
US8981825B2 (en) | 2011-12-15 | 2015-03-17 | Renesas Electronics Corporation | PLL circuit |
US9973197B2 (en) | 2016-09-07 | 2018-05-15 | Toshiba Memory Corporation | Phase-locked loop circuit |
Also Published As
Publication number | Publication date |
---|---|
JP3226852B2 (en) | 2001-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6600351B2 (en) | Loop filter architecture | |
US8026769B2 (en) | Frequency-locked clock generator | |
US8378725B2 (en) | Adaptive bandwidth phase-locked loop | |
US6255872B1 (en) | Charge pump circuit for PLL | |
JP2002111449A (en) | Voltage control oscillating circuit and phase synchronization loop circuit provided with the same | |
JP2001119296A (en) | Pll circuit | |
EP0945986B1 (en) | Charge pump circuit for PLL | |
CN110572150A (en) | Clock generation circuit and clock generation method | |
JPH11163636A (en) | Output stage, charge pump, demodulator and radio telephone device | |
US20080309414A1 (en) | Voltage controlled oscillator and phase locked loop circuit incorporating the same | |
JP4236683B2 (en) | Phase locked loop filter | |
JP3047968B2 (en) | PLL circuit | |
CN1639979A (en) | Charge pump | |
US7741919B2 (en) | Architecture for maintaining constant voltage-controlled oscillator gain | |
JP3226852B2 (en) | Filter circuit and PLL circuit using the same | |
CN106506000A (en) | Reduce the apparatus and method that power supply noise is converted into phase noise | |
JP3656155B2 (en) | Frequency synthesizer using multiple phase-locked loops | |
US7116178B2 (en) | Voltage-controlled oscillator with gain proportional to operating frequency | |
JP2003078393A (en) | On-chip automatic tuning technique | |
JP2002314413A (en) | Phase locked loop circuit | |
KR0126835B1 (en) | Phase lock loop frequency synthesized circuit | |
JP3081718B2 (en) | PLL circuit | |
JPH08195675A (en) | Pll circuit | |
JPH07283726A (en) | Pll oscillation circuit | |
JPH06338767A (en) | Voltage controlled oscillation circuit and voltage controlled oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010321 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010731 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |