JP3226852B2 - Filter circuit and PLL circuit using the same - Google Patents
Filter circuit and PLL circuit using the sameInfo
- Publication number
- JP3226852B2 JP3226852B2 JP28386397A JP28386397A JP3226852B2 JP 3226852 B2 JP3226852 B2 JP 3226852B2 JP 28386397 A JP28386397 A JP 28386397A JP 28386397 A JP28386397 A JP 28386397A JP 3226852 B2 JP3226852 B2 JP 3226852B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- current
- capacitor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明はフィルタ回路および
それを用いたＰＬＬ回路に関し、特にＰＬＬ回路に用い
られるＶＣＯと接続されるフィルタ回路に関する。The present invention relates to a filter circuit and a PLL circuit using the same, and more particularly to a filter circuit connected to a VCO used in a PLL circuit.
【０００２】[0002]
【従来の技術】図４（ａ）は従来の一般的なＰＬＬ回路
の構成を示すブロック図である。図において、１は位相
比較器（ＰＣ）、４１はループフィルタ、３はＶＣＯ
（電圧制御発振器）、４は分周器により構成されてい
る。この中のループフィルタ４１は、ＬＰＦ（低域通過
フィルタ）であり、出力端子４０を介してＬＳＩ４２の
外部に抵抗Ｒ１とコンデンサＣ１とを外付けされる。2. Description of the Related Art FIG. 4A is a block diagram showing a configuration of a conventional general PLL circuit. In the figure, 1 is a phase comparator (PC), 41 is a loop filter, 3 is a VCO
(Voltage Controlled Oscillator) 4 is constituted by a frequency divider. The loop filter 41 is an LPF (low-pass filter), and the resistor R1 and the capacitor C1 are externally connected to the LSI 42 via the output terminal 40.
【０００３】この回路の動作としては、まず位相比較器
１に基準クロックが入力され、この基準クロックが、外
付けのＬＰＦ４１によりＤＣレベルに変換され、このＤ
Ｃ電圧値により、ＶＣＯ３の発振周波数が決定される。
このＶＣＯ３の発振周波数は、基準クロックのｎ倍に設
定されている。また、ＶＣＯ３の出力の一方が分周器４
に入力され、１／ｎ倍の信号の位相と周波数が基準クロ
ックの位相と周波数が合うように動作する。最終的に
は、基準クロックのｎ倍の信号がＶＣＯ３の出力から次
段のブロックに入力されることになる。The operation of this circuit is as follows. First, a reference clock is inputted to the phase comparator 1, and this reference clock is converted into a DC level by an external LPF 41, and this D
The oscillation frequency of the VCO 3 is determined by the C voltage value.
The oscillation frequency of the VCO 3 is set to n times the reference clock. One of the outputs of the VCO 3 is a frequency divider 4
And operates so that the phase and frequency of the 1 / n times signal match the phase and frequency of the reference clock. Eventually, a signal n times the reference clock is input from the output of the VCO 3 to the next block.
【０００４】図４（ｂ）は図４（ａ）のループフィルタ
（ＬＰＦ）４１とその周辺の回路の回路図を示す。Ｖｃ
ｃは電源、Ｉｏは定電流源、Ｑ１はＰ型トランジスタ、
Ｑ２はＮ型トランジスタを示す。この部分で位相比較器
１内のチャージポンプ回路を形成している。また、コン
デンサＣ０，Ｃ１、抵抗Ｒ１の構成によりＬＰＦ４１を
形成している。１１はｇｍ（コンダクタンス）をもつ電
流変換部、１２はＩＣＯ（電流制御発振器）部であり、
これらでＶＣＯ回路３を構成している。FIG. 4B is a circuit diagram of a loop filter (LPF) 41 of FIG. 4A and peripheral circuits. Vc
c is a power supply, Io is a constant current source, Q1 is a P-type transistor,
Q2 indicates an N-type transistor. This portion forms a charge pump circuit in the phase comparator 1. The LPF 41 is formed by the configuration of the capacitors C0 and C1 and the resistor R1. 11 is a current converter having gm (conductance), 12 is an ICO (current controlled oscillator),
These constitute the VCO circuit 3.
【０００５】この回路の動作としては、基準クロックと
分周器４からの出力信号と比較し、この周波数が低けれ
ば、位相比較器１のＰ型トランジスタＱ１がＯＮし、Ｖ
ＣＯ３の入力部の電圧を上昇させる。また、分周器４か
らの出力信号の周波数が高ければ、Ｎ型トランジスタＱ
２がＯＮし、ＶＣＯ３の入力部の電圧を下げる動作を行
う。また、コンデンサＣ１と、抵抗Ｒ１とでＬＰＦを形
成し、位相比較器１から出力されたＡＣ信号をこのＬＰ
Ｆ４１によってＤＣレベルに変換を行う。なお、コンデ
ンサＣ０はジッター防止用コンデンサである。電流変換
部１１は入力電圧をｇｍ（コンダクタンス）で電流に変
換を行い、この電流を入力してＩＣＯ部１２により発振
周波数の制御を行っている。The operation of this circuit is as follows: the reference clock is compared with the output signal from the frequency divider 4; if this frequency is low, the P-type transistor Q1 of the phase comparator 1 is turned on and V
Increase the voltage at the input of CO3. If the frequency of the output signal from the frequency divider 4 is high, the N-type transistor Q
2 is turned on, and the operation of lowering the voltage of the input section of the VCO 3 is performed. An LPF is formed by the capacitor C1 and the resistor R1, and the AC signal output from the phase comparator 1 is
Conversion to a DC level is performed by F41. Note that the capacitor C0 is a capacitor for preventing jitter. The current converter 11 converts an input voltage into a current using gm (conductance), inputs this current, and controls the oscillation frequency by the ICO unit 12.
【０００６】図５はこのＬＰＦ４１部分の周波数特性を
表している特性図である。このＬＰＦ４１の伝達関数
は、ＬＰＦ４１の電流Ｉpcが、Ｃ１への電流ｉpc1 、Ｃ
０への電流ｉpc0 の和で次式（１）、ＬＰＦ４１の出力
電圧Ｖout は次式（２）に示す通りである。FIG. 5 is a characteristic diagram showing the frequency characteristic of the LPF 41. The transfer function of the LPF 41 is such that the current Ipc of the LPF 41 is equal to the currents ipc1 and Cp to C1.
With the sum of the current ipc0 to 0, the following equation (1) and the output voltage Vout of the LPF 41 are as shown in the following equation (2).
【０００７】 Ｉpc ＝ｉpc1 ＋ｉpc0 ……………（１） Ｖout ＝ｉcp0 ×１／ＳＣ0 ＝ｉcp1 （Ｒ1 ＋１／ＳＣ1 ）…………（２） これら（１）（２）式より次式が得られる。Ipc = ipc1 + ipc0 (1) Vout = icp0 × 1 / SC0 = icp1 (R1 + 1 / SC1) (2) From the above equations (1) and (2), the following equations are obtained. Can be
【０００８】 [0008]
【０００９】[0009]
【発明が解決しようとする課題】上述した従来のＰＬＬ
回路では、位相比較器１での、比較周波数が低くなれば
なるほど、ループフィルタ４１の容量値Ｃが大きくなる
傾向がある。ＬＳＩ４２として内蔵出来る容量はせいぜ
い１００ｐＦ程度のため、このループフィルタ４１の内
蔵化は難しかった。SUMMARY OF THE INVENTION The above-mentioned conventional PLL
In the circuit, the capacitance C of the loop filter 41 tends to increase as the comparison frequency in the phase comparator 1 decreases. Since the capacity that can be built in the LSI 42 is at most about 100 pF, it is difficult to build the loop filter 41 in.
【００１０】また、このフィルタ回路４１をＰＬＬ回路
で使用する場合、ＶＣＯ３を含むためアナログシミュレ
ーションをかける必要があるが、この場合構成部品が多
くなり、また帰還回路を構成するため、このシミュレー
ションが困難で定数の設定が難しい。また、フィルタ回
路４１を内蔵してしまった場合、この特性の変更が難し
く、このリスクを回避するため、外付けとして定数の設
定をするのが一般的であった。When the filter circuit 41 is used in a PLL circuit, analog simulation must be performed because the filter circuit 41 includes the VCO 3. However, in this case, the number of components increases, and the simulation is difficult because a feedback circuit is configured. Setting of constants is difficult. If the filter circuit 41 is built in, it is difficult to change this characteristic, and in order to avoid this risk, it is common to set a constant externally.
【００１１】このような状況において、近年ＬＳＩは大
規模化され、また外付け部品の取り込みの要求が強い状
況にあり、ループフィルタ４１はＲ，Ｃによって構成さ
れているものがほとんどで、前述したように、定数の合
わせ込みが難しいという問題と、その容量は比較周波数
に応じて大きくなることから、内蔵化が困難で、外付け
部品として残るという問題がある。Under these circumstances, in recent years, the scale of LSIs has been increased, and there has been a strong demand for incorporating external components. Most of the loop filters 41 are composed of R and C. As described above, there is a problem that it is difficult to match the constants, and a problem that the capacitance becomes large according to the comparison frequency, so that it is difficult to incorporate the constant and remains as an external component.
【００１２】本発明の目的は、これらの問題を解決し、
コンデンサＣの容量値を下げてＬＳＩ内部に内蔵すると
共に、フィルタとなる抵抗ＲとＣを電流に依存したパラ
メータにすることにより、その特性の調整を電流で行う
ことができるようにしたフィルタ回路を提供することに
ある。An object of the present invention is to solve these problems,
A filter circuit in which the capacitance value of the capacitor C is reduced and built in the LSI, and the characteristics of the resistors R and C serving as filters are made parameters dependent on the current so that the characteristics can be adjusted by the current. To provide.
【００１３】[0013]
【課題を解決するための手段】本発明の構成は、入力回
路からの出力信号を抵抗および第１のコンデンサからな
る時定数回路を介して電流変換部に接続したフィルタ回
路において、前記入力回路の第１の出力部の端部に前記
抵抗の一端を接続し、前記入力回路の第２の出力部の端
部に、他端が接地された前記第１のコンデンサの一端を
接続し、このコンデンサの一端を前記電流変換部に入力
し、この電流変換部の出力と前記抵抗の他端からの出力
とを合成部により合成して出力し、前記抵抗の一端の入
力側に、他端が接地された第２のコンデンサの一端を接
続したことを特徴とする。According to the present invention, there is provided a filter circuit in which an output signal from an input circuit is connected to a current conversion unit via a time constant circuit comprising a resistor and a first capacitor. One end of the resistor is connected to an end of a first output unit, and one end of the first capacitor whose other end is grounded is connected to an end of a second output unit of the input circuit. Is input to the current conversion unit, and the output of the current conversion unit and the output from the other end of the resistor are combined and output by the combining unit , and the input of one end of the resistor is input.
Connect one end of a second capacitor, the other end of which is grounded, to the input side.
It is characterized by having continued .
【００１４】[0014]
【００１５】本発明のＰＬＬ回路の構成は、これらフィ
ルタ回路を用いたもので、前記合成部の出力電流が、入
力電流値により発振周波数が制御される電流制御発振器
に供給され、この電流制御発振器と前記電流変換部とに
より電圧制御発振器が構成されることを特徴とする。ま
た、その入力回路が位相比較器であり、前記第１，第２
の出力部がＣＭＯＳ出力回路からなることができる。[0015] configuration of the PLL circuit of the present invention has used these filter circuits, the output current of the synthesis section, the oscillation frequency is supplied to the current control oscillator controlled by the input current value, the current-controlled oscillator And the current converter
A voltage-controlled oscillator is further configured . Also, the input circuit is a phase comparator, and the first and second
It can be output portion of a CMOS output circuit.
【００１６】本発明の構成によれば、フィルタを構成す
る、分離された抵抗Ｒは電流で設定可能になり、さらに
分離されたコンデンサＣはＩpc（位相比較器電流）とコ
ンデンサ容量値Ｃの比を一定に保てば任意に圧縮可能と
なり、どちらも電流に依存したパラメータとすることが
可能となり、その結果、大容量のコンデンサを圧縮して
内蔵できるため、これらを電流で調整できるようにして
おけば、製品完成後の特性調査も容易にできるようにな
る。According to the configuration of the present invention, the separated resistor R constituting the filter can be set by the current, and the separated capacitor C has a ratio of Ipc (phase comparator current) to the capacitance value C of the capacitor. Can be arbitrarily compressed by keeping the constant, and both can be parameters that depend on the current.As a result, large-capacity capacitors can be compressed and built-in, so that these can be adjusted with current. If this is done, it will also be possible to easily conduct a characteristic survey after the product is completed.
【００１７】従来のフィルタ回路は、位相比較器から出
力されたクロック信号を、コンデンサＣと抵抗Ｒとを対
接地に直列に接続させることで、クロックの振幅（Ｇａ
ｉｎ）を減衰させ、さらにジッタを防止するためにさら
にコンデンサＣ０でＧａｉｎを減衰させた信号をＶＣＯ
３に供給している。この構成では、位相比較器１から低
い周波数が来た場合、ＬＰＦのＲ、Ｃを大きくしカット
オフ周波数を下げる必要が生じてくる。In the conventional filter circuit, the clock signal output from the phase comparator is connected in series with a capacitor C and a resistor R to the ground, so that the amplitude of the clock (Ga
in) and the signal whose Gain has been further attenuated by the capacitor C0 to prevent jitter
3 In this configuration, when a low frequency comes from the phase comparator 1, it becomes necessary to increase the R and C of the LPF to lower the cutoff frequency.
【００１８】これに対し本発明では、位相比較器からの
クロック信号をコンデンサＣで積分し、電流変換部（ｇ
ｍ）で圧縮させた信号と、抵抗Ｒを介した信号とを合成
した信号とを、ＶＣＯ３に入力するようにし、更に積分
するコンデンサＣの容量値は位相比較器から供給される
電流との比によって決まるため、電流を１／ｎ倍にすれ
ば、コンデンサの容量Ｃも１／ｎ倍に出来ＬＳＩへの内
蔵化が可能となる。On the other hand, according to the present invention, the clock signal from the phase comparator is integrated by the capacitor C and the current conversion unit (g
m) and a signal obtained by synthesizing the signal through the resistor R is input to the VCO 3, and the capacitance value of the capacitor C to be integrated is determined by the ratio of the current supplied from the phase comparator. Therefore, if the current is increased by a factor of 1 / n, the capacitance C of the capacitor can also be increased by a factor of 1 / n, and can be built into the LSI.
【００１９】[0019]
【発明の実施の形態】次に本発明の実施の形態について
図面を用いて説明する。図１（ａ），（ｂ）は本発明の
一実施形態のＰＬＬ回路のブロック図およびそれに用い
られるフィルタ回路の回路図である。ＰＬＬ回路は、図
１（ａ）のように、位相比較器（ＰＣ）１と、ループフ
ィルタ（ＬＰＦ）２と、ＶＣＯ３と、分周器４とから構
成されている。このＰＬＬ回路の動作としては、ＰＣ１
に基準クロックをが入力され、ＬＳＩ内部のループフィ
ルタ２でＤＣに変換され、ＶＣＯ３に入力される。この
ＶＣＯ３への入力電圧によって、ＶＣＯ３の発振周波数
が決定する。このＶＣＯ３の発振周波数は基準クロック
のｎ倍に設定されている。Embodiments of the present invention will now be described with reference to the drawings. 1A and 1B are a block diagram of a PLL circuit according to an embodiment of the present invention and a circuit diagram of a filter circuit used therein. As shown in FIG. 1A, the PLL circuit includes a phase comparator (PC) 1, a loop filter (LPF) 2, a VCO 3, and a frequency divider 4. The operation of this PLL circuit includes PC1
, A reference clock is input, converted into DC by the loop filter 2 inside the LSI, and input to the VCO 3. The oscillation frequency of VCO3 is determined by the input voltage to VCO3. The oscillation frequency of the VCO 3 is set to n times the reference clock.
【００２０】さらに、ＶＣＯ３の出力の一方が分周器４
に入力され１／ｎ倍の周波数になり、位相比較器１に入
力される。この１／ｎ倍の信号の位相と周波数が基準ク
ロックの位相と周波数に合うように動作する。最終的に
は、基準クロックのｎ倍の信号がＶＣＯ３より次段のブ
ロックに入力されることになる。Further, one of the outputs of the VCO 3 is connected to the frequency divider 4
And becomes 1 / n times the frequency, and is input to the phase comparator 1. The operation is performed so that the phase and frequency of the 1 / n times signal match the phase and frequency of the reference clock. Eventually, a signal n times the reference clock is input to the next block from the VCO 3.
【００２１】図１（ｂ）は本発明の一実施形態のループ
フィルタとその周辺部の回路図である。Ｖｃｃは電源、
Ｉ0 は定電流源、Ｑ１，Ｑ３はＰ型トランジスタ、Ｑ
２，Ｑ３はＮ型トランジスタであり、これらにより位相
比較器１内のチャージポンプＣＰを形成している。Ｃ
０，Ｃ１はコンデンサ、Ｒ１は抵抗であり、この部分で
ＬＰＦ２を形成している。１１はコンダクタンスｇｍを
有する電圧電流変換部、１２はＩＣＯ部で、これらがＶ
ＣＯ回路３を構成する。FIG. 1B is a circuit diagram of a loop filter according to an embodiment of the present invention and its peripheral portion. Vcc is the power supply,
I0 is a constant current source, Q1 and Q3 are P-type transistors, Q
Reference numerals 2 and Q3 denote N-type transistors, which form a charge pump CP in the phase comparator 1. C
0 and C1 are capacitors, R1 is a resistor, and LPF2 is formed at this portion. 11 is a voltage-current converter having conductance gm, 12 is an ICO, and these are VCOs.
The CO circuit 3 is configured.
【００２２】この電圧電流変換部１１は、例えばソース
フォロアに抵抗を介してカレントミラー回路を接続した
回路で構成され、その出力をコンデンサＣ０、抵抗Ｒ１
により高域を除去した電流信号ｉｒと合成してＩＣＯ部
１２に供給し、ＩＣＯ部１２はこの電流入力により駆動
される通常の電流制御発振器で、入力電流に対応する発
振周波数を出力する。The voltage-to-current converter 11 is composed of, for example, a circuit in which a current mirror circuit is connected to a source follower via a resistor, and its output is connected to a capacitor C0 and a resistor R1.
Is combined with the current signal ir from which the high frequency has been removed and supplied to the ICO unit 12. The ICO unit 12 is a normal current-controlled oscillator driven by the current input, and outputs an oscillation frequency corresponding to the input current.
【００２３】この回路の動作は、位相比較器１から出力
される電流ｉc をコンデンサＣ１により積分した信号
を、コンデンサＣ０、抵抗Ｒ１により高域を除去した電
流信号ｉｒと合成してＩＣＯ部１２に入力する。この電
流変換部１１により、電流変換された出力電流は、ＩＣ
Ｏ部１２の入力部分の合成部で合成れるが、通常電流ｉ
c と電流信号ｉｒとが直結接続されて合成される。この
ときＩC ／Ｃ１が一定であれば、Ｉc ／ｘ＝Ｃ１／ｘの
関係になる。すなわち電流ＩC を１／ｘ倍すれば、容量
値Ｃ１も１／ｘ倍になり、コンデンサＣ１の容量を小さ
くすることが可能になる。The operation of this circuit is as follows. A signal obtained by integrating the current ic output from the phase comparator 1 by the capacitor C1 is combined with the current signal ir whose high frequency has been removed by the capacitor C0 and the resistor R1 to the ICO unit 12. input. The output current converted by the current converter 11 is an IC
The input portion of the O portion 12 is synthesized by the synthesis portion.
c and the current signal ir are directly connected and combined. At this time, if IC / C1 is constant, the relationship is Ic / x = C1 / x. That is, if the current IC is multiplied by 1 / x, the capacitance value C1 is also multiplied by 1 / x, and the capacitance of the capacitor C1 can be reduced.
【００２４】図２は図１（ｂ）の実施形態の周波数特性
図である。この回路の伝達関数は、次式（５）で表され
る。また、コンデンサの容量値Ｃ１ Ｃ０である場合に
は、式（６）のように、さらに簡単化される。この場合
には、従来例の特性とほぼ同一となる。FIG. 2 is a frequency characteristic diagram of the embodiment of FIG. The transfer function of this circuit is represented by the following equation (5). When the capacitance value of the capacitor is C1 C0, the simplification is further simplified as shown in Expression (6). In this case, the characteristics are almost the same as those of the conventional example.
【００２５】 [0025]
【００２６】図１（ｂ）の本実施形態のＬＰＦとその周
辺の回路において、このＬＰＦ２は、ラグリードフィル
タのコンデンサＣ１と抵抗Ｒ１とを分離したものであ
る。この場合のラグリードフィルタ２のＲＣの分離方法
について、図３（ａ）（ｂ）を用いて説明する。In the LPF of this embodiment and its peripheral circuits in FIG. 1B, this LPF 2 is obtained by separating the capacitor C1 and the resistor R1 of the lag-lead filter. A method of separating the RC of the lag lead filter 2 in this case will be described with reference to FIGS.
【００２７】図３（ａ）は従来使われているＬＰＦ２と
その周辺の回路であるが、図４（ｂ）に示した従来回路
のジッタ防止のコンデンサＣ０が接続されていないもの
と同じである。この場合の回路動作は、定電流ドライブ
時には、次式のように計算され、。ここでフィルタ電圧
ＶLPF 、電流Ｉico とする。FIG. 3A shows a conventional LPF 2 and its peripheral circuits, which is the same as the conventional circuit shown in FIG. 4B without a capacitor C0 for preventing jitter. . The circuit operation in this case is calculated by the following equation at the time of constant current drive. Here, the filter voltage VLPF and the current Iico are set.
【００２８】 [0028]
【００２９】この様にＩico ＝ＩR ＋ＩC の様に分割で
きる事がわかる。また、この式から、ＩR はＲ1・ＩPC・
ｇｍだけの電流を流せばよい。つまり抵抗を削除するこ
とが出来る。またその容量はＩPC／Ｃ１の値が一定であ
れば、自在に設定することが可能である。Thus, it can be seen that the division can be made as Iico = IR + IC. From this equation, IR is R1 · IPC ·
It suffices to apply a current of only gm. That is, the resistance can be eliminated. The capacity can be freely set as long as the value of IPC / C1 is constant.
【００３０】この結果、図３（ａ）は図３（ｂ）のよう
に書き直すことができる。この図３（ａ）は図３（ｂ）
に抵抗Ｒ１と、コンデンサＣ０が追加になったものであ
る。この場合の計算式を以下に示す。抵抗、コンデサ側
の各チャージポンプ１，２について、図のように各電圧
Ｖco，Ｖc1、電流Ｉpcr,ｉc とする。As a result, FIG. 3A can be rewritten as shown in FIG. This FIG. 3 (a) corresponds to FIG. 3 (b)
And a resistor R1 and a capacitor C0. The calculation formula in this case is shown below. The voltages Vco and Vc1 and the currents Ipcr and ic of the resistors and the charge pumps 1 and 2 on the capacitor side are set as shown in FIG.
【００３１】（チャージポンプ１の場合） Ｖco ＝ｉco・１／ＳＣ０ ＝ｉr ・Ｒ１ …………（７） Ｉpcr ＝ｉco＋ｉr …………（８） （チャージポンプ２の場合） Ｖc1 ＝１／ＳＣ１・ｉpc …………（９） ｉc ＝Ｖc1・ｇｍ …………（１０） （７）（８）より Ｉpcr ＝Ｖc0・ＳＣ0 ＋Ｖc0／Ｒ１ ＩR ＝Ｖc0／Ｒ１＝ｉpcr ／（Ｓ・ Ｒ１・ Ｃ０＋１） また（９）（１０）より ｉc ＝ｇｍ・ｉpc／ＳＣ１ Ｉout ＝ｉr ＋ｉc ＝ｉpcr ／（Ｓ・Ｒ１・Ｃ０＋１）＋ｇｍ・ｉpc／ＳＣ
１ ここで、ｉR とｉC とを分解する時、ｉpcr ＝ｇｍＶｒ
からｉpcr ＝ｇｍ・ｉpc・Ｒとして設計しているため代
入すると、次式（１１）が得られる。また、Ｃ１ Ｃ０
の場合はさらに簡単化され、次式（１２）のようにな
る。(In the case of the charge pump 1) Vco = ico.1 / SC0 = ir.R1 (7) Iprr = ico + ir (8) (In the case of the charge pump 2) Vc1 = 1 / SC1 · Ipc ··· (9) ic = Vc1 · gm · · · (10) From (7) and (8), Ipcr = Vc0 · SC0 + Vc0 / R1 IR = Vc0 / R1 = ipcr / (S · R1 · C0 + 1 From (9) and (10), ic = gm · ipc / SC1 Iout = ir + ic = ipcr / (S · R1 · C0 + 1) + gm · ipc / SC
1 Here, when decomposing iR and iC, ipcr = gmVr
Therefore, the following equation (11) is obtained by substituting because ipcr = gm · ipc · R. Also, C1 C0
The case is further simplified to the following equation (12).
【００３２】 [0032]
【００３３】図３は本実施形態の周波数特性を示す特性
図である。この場合の特性は上述の計算式より求められ
分解前の図５と同様の伝達関数に表すことが出来る。こ
のことから、コンデンサの容量値を従来の周波数特性と
ほぼ同じような周波数特性を得ることができる。FIG. 3 is a characteristic diagram showing the frequency characteristic of the present embodiment. The characteristic in this case can be obtained from the above-described calculation formula and can be represented by a transfer function similar to that of FIG. 5 before decomposition. From this, it is possible to obtain the same frequency characteristics as the conventional frequency characteristics with the capacitance value of the capacitor.
【００３４】[0034]
【発明の効果】以上説明したように本発明は、容量で積
分した信号をｇｍの電流変換部１１で圧縮し、抵抗を通
した信号とすることにより、フィルタの抵抗と分離した
容量とを圧縮することができ、容量値を小さくできるの
で、このフィルタ部品を１個のＩＣ内に内蔵できるとい
う効果がある。さらに、電流によって独立して抵抗Ｒと
コンデンサ容量Ｃの設定値を容易に変更できるため、製
品完成後の特性調整も容易に出来るという効果もある。As described above, according to the present invention, the signal integrated by the capacitance is compressed by the gm current converter 11 and converted into a signal passed through the resistor, thereby compressing the filter resistance and the separated capacitance. Since the capacitance value can be reduced, the filter component can be built in one IC. Further, since the set values of the resistor R and the capacitor C can be easily changed independently by the current, there is an effect that the characteristic adjustment after the product is completed can be easily performed.
【図１】本発明の一実施形態を説明するＰＬＬ回路のブ
ロック図およびその回路に用いられるフィルタ回路の回
路図。FIG. 1 is a block diagram of a PLL circuit illustrating an embodiment of the present invention, and a circuit diagram of a filter circuit used in the PLL circuit.
【図２】図１（ｂ）の回路の周波数特性図。FIG. 2 is a frequency characteristic diagram of the circuit of FIG.
【図３】図１の構成を説明する従来回路とそれを分解し
た回路の回路図。FIG. 3 is a circuit diagram of a conventional circuit illustrating the configuration of FIG. 1 and a circuit obtained by disassembling the circuit.
【図４】従来例のＰＬＬ回路およびそのフィルタ回路を
示す回路図。FIG. 4 is a circuit diagram showing a conventional PLL circuit and its filter circuit.
【図５】図４（ｂ）の回路の周波数特性図。FIG. 5 is a frequency characteristic diagram of the circuit of FIG.
１ 位相比較器 ２，４１ ＬＰＦ（ローパスフィルタ） ３ ＶＣＯ ４ 分周器 １１ 電流変換部 １２ ＩＣＯ部 ４０ 出力端子 ４２ ＬＳＩ Ｑ１，Ｑ３ Ｐ型トランジスタ Ｑ２，Ｑ４ Ｎ型トランジスタ REFERENCE SIGNS LIST 1 phase comparator 2, 41 LPF (low-pass filter) 3 VCO 4 frequency divider 11 current converter 12 ICO section 40 output terminal 42 LSI Q1, Q3 P-type transistor Q2, Q4 N-type transistor
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03L 7/06 - 7/23 Continuation of the front page (58) Field surveyed (Int.Cl. 7 , DB name) H03L 7 /06-7/23
Claims (3)
１のコンデンサからなる時定数回路を介して電流変換部
に接続したフィルタ回路において、前記入力回路の第１
の出力部の端部に前記抵抗の一端を接続し、前記入力回
路の第２の出力部の端部に、他端が接地された前記第１
のコンデンサの一端を接続し、このコンデンサの一端を
前記電流変換部に入力し、この電流変換部の出力と前記
抵抗の他端からの出力とを合成部により合成して出力
し、前記抵抗の一端の入力側に、他端が接地された第２
のコンデンサの一端を接続したことを特徴とするフィル
タ回路。1. A filter circuit in which an output signal from an input circuit is connected to a current conversion unit via a time constant circuit including a resistor and a first capacitor.
One end of the resistor is connected to an end of an output section of the first circuit, and the other end of the first output section of the input circuit is connected to the first end.
One end of this capacitor is connected, one end of this capacitor is input to the current conversion unit, and the output of this current conversion unit and the output from the other end of the resistor are synthesized by the synthesis unit and output.
A second terminal having the other end grounded to one input terminal of the resistor;
A filter circuit , wherein one end of a capacitor is connected .
１のコンデンサからなる時定数回路を介して電流変換部
に接続したフィルタ回路において、前記入力回路の第１
の出力部の端部に前記抵抗の一端を接続し、前記入力回
路の第２の出力部の端部に、他端が接地された前記第１
のコンデンサの一端を接続し、このコンデンサの一端を
前記電流変換部に入力し、この電流変換部の出力と前記
抵抗の他端からの出力とを合成部により合成して出力す
るフィルタ回路を用いて、前記合成部の出力電流が、入
力電流値により発振周波数が制御される電流制御発振器
に供給され、この電流制御発振器と前記電流変換部とに
より電圧制御発振器が構成されることを特徴とするＰＬ
Ｌ回路。2. A filter circuit in which an output signal from an input circuit is connected to a current conversion unit via a time constant circuit including a resistor and a first capacitor.
One end of the resistor is connected to an end of an output section of the first circuit, and the other end of the first output section of the input circuit is connected to the first end.
And a filter circuit that inputs one end of the capacitor to the current conversion unit, combines the output of the current conversion unit and the output from the other end of the resistor by a combining unit, and outputs the combined result. The output current of the synthesis unit is supplied to a current control oscillator whose oscillation frequency is controlled by an input current value, and a voltage control oscillator is configured by the current control oscillator and the current conversion unit. PL
L circuit.
第１，第２の出力部がＣＭＯＳ出力回路からなる請求項
２記載のＰＬＬ回路。3. The PLL circuit according to claim 2, wherein said input circuit is a phase comparator, and said first and second output units are CMOS output circuits.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28386397A JP3226852B2 (en) | 1997-10-16 | 1997-10-16 | Filter circuit and PLL circuit using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28386397A JP3226852B2 (en) | 1997-10-16 | 1997-10-16 | Filter circuit and PLL circuit using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11122100A JPH11122100A (en) | 1999-04-30 |
| JP3226852B2 true JP3226852B2 (en) | 2001-11-05 |
Family
ID=17671158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28386397A Expired - Fee Related JP3226852B2 (en) | 1997-10-16 | 1997-10-16 | Filter circuit and PLL circuit using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3226852B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5738749B2 (en) | 2011-12-15 | 2015-06-24 | ルネサスエレクトロニクス株式会社 | PLL circuit |
| US9973197B2 (en) | 2016-09-07 | 2018-05-15 | Toshiba Memory Corporation | Phase-locked loop circuit |
-
1997
- 1997-10-16 JP JP28386397A patent/JP3226852B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11122100A (en) | 1999-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6600351B2 (en) | Loop filter architecture | |
| US8026769B2 (en) | Frequency-locked clock generator | |
| US6255872B1 (en) | Charge pump circuit for PLL | |
| JP2001119296A (en) | Pll circuit | |
| US6826246B1 (en) | Phase locked loop with control voltage centering | |
| US20120235718A1 (en) | Adaptive bandwidth phase-locked loop | |
| CN110572150B (en) | Clock generation circuit and clock generation method | |
| EP0945986B1 (en) | Charge pump circuit for PLL | |
| US20080309414A1 (en) | Voltage controlled oscillator and phase locked loop circuit incorporating the same | |
| US4649353A (en) | Frequency synthesizer modulation response linearization | |
| JP4236683B2 (en) | Phase locked loop filter | |
| JP3226852B2 (en) | Filter circuit and PLL circuit using the same | |
| CN106506000A (en) | Reduce the apparatus and method that power supply noise is converted into phase noise | |
| JP3835666B2 (en) | Phase synchronization circuit and clock generation circuit | |
| JP3656155B2 (en) | Frequency synthesizer using multiple phase-locked loops | |
| JP2001024485A (en) | Pll circuit | |
| JP2003078393A (en) | On-chip automatic tuning technique | |
| US7116178B2 (en) | Voltage-controlled oscillator with gain proportional to operating frequency | |
| US20050195045A1 (en) | Gain control circuits for voltage controlled oscillators | |
| JP2010041275A (en) | Pll circuit | |
| KR0126835B1 (en) | Phase lock loop frequency synthesized circuit | |
| TW202223585A (en) | System-on-chip device, spread spectrum clock generator and discrete-time loop filtering method thereof | |
| JP3081718B2 (en) | PLL circuit | |
| JPH08195675A (en) | Pll circuit | |
| JP2000307422A (en) | Low-pass filter, circuit for pll |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010321 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010731 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |