JP3656155B2 - Frequency synthesizer using multiple phase-locked loops - Google Patents
Frequency synthesizer using multiple phase-locked loops Download PDFInfo
- Publication number
- JP3656155B2 JP3656155B2 JP06957199A JP6957199A JP3656155B2 JP 3656155 B2 JP3656155 B2 JP 3656155B2 JP 06957199 A JP06957199 A JP 06957199A JP 6957199 A JP6957199 A JP 6957199A JP 3656155 B2 JP3656155 B2 JP 3656155B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- voltage
- current
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は位相同期回路(以下PLLと表記)を用いた周波数シンセサイザに関し、特に、データ同期やマイクロプロセッサ内部クロック発生のための周波数シンセサイザを半導体集積回路上に集積するときに好適である。
【0002】
【従来の技術】
PLLはマイクロプロセッサの内部高速クロックを生成する目的で、比較的低い周波数の基準クロックを入力して、基準クロックに同期した安定な高周波数信号を作成する周波数シンセサイザとして良く知られている。
【0003】
一般的なPLLの回路構成は、トリケップス社刊岩田穆監修「CMOSアナログ回路設計技術」(1998年11月発行)の227ページから238ページに説明されており、位相比較器、チャージポンプ、ループフィルタ、電圧制御発振器(VCO)、および、分周器から構成される。また、VCOの制御信号制御範囲における中心電圧時の発振周波数が、PLLの発振周波数(fvco)の近傍であることが、集積回路製造時の素子バラツキを考慮した場合に有利となることが知られている。図2に特開平8−139597号に記載されているVCO発振周波数を決めるVCOバイアス中心電流が発振周波数fvcoの近傍となるように設定するバイアス設定回路を持つPLLの例を示す。
【0004】
以下、図2に示す従来例を用いてPLL動作について説明する。
【0005】
半導体集積回路の内部、または、外部から与えられる基準信号(fr)が位相比較器7に一方の入力端子に入力される。また、位相比較器7の他方の入力端子には分周器11からの信号(fp)が入力され、位相比較器7においてfrとfpとの間の位相差が検出される。位相比較器7から周波数上昇制御信号(UP)と周波数下降制御信号(DOWN)の2種類の信号が出力され、次段のチャージポンプ8において電流または電圧に変換された位相差信号となり、ループフィルタ9に入力される。ループフィルタ9はPLLの閉ループ安定性を確保するとともに、位相比較器7にて発生するfrの周波数と等しい周波数成分や高周波数の雑音成分を抑圧する機能を持つ。
【0006】
次に、ループフィルタ9出力(Vlpf)は、制御端子に印可される電圧に対応して発振周波数を制御できるVCO10の制御端子に入力される。さらに、VCO10出力(fvco)は分周器11において、整数Nの分周が行われ、前述した位相比較器7の入力信号(fp)として接続される。このように、位相比較器7、チャージポンプ8、ループフィルタ9、VCO10、分周器11にて帰還ループを構成することにより、 frとfpの位相および周波数を一致させることができる。したがって、VCO10出力( fvco )はfrに対しN倍の発振周波数となる。
【0007】
さらに、図2に示されるPLLにはVCO10の制御信号制御範囲の中心電圧での発振周波数が、実際にPLLがロックして安定動作する時の発振周波数の近傍に設定するためのバイアス設定回路12が用いられている。
【0008】
特開平8−139597号に記載されているバイアス設定回路12は、PLLの閉ループ内のVCOを構成する遅延回路と等価な特性を持つ遅延回路をレプリカとして用いて、遅延制御回路(DLL)を用いて動作バイアス電流値を推定する方法である。
【0009】
次に、図9に示すバイアス設定回路12とVCO10の構成例(図2中、42の破線で示す部分)を用いて回路動作を説明する。バイアス設定回路12は、VCO10を構成する遅延インバータ(35-1〜35-x)と等しい素子定数の遅延インバータ(36-1〜36-y)が所定段数縦続接続されたレプリカ遅延回路43と、レプリカ遅延回路43の制御信号Vcを生成するための分周器37、論理回路38、チャージポンプ39、電圧電流変換回路(VIC)40により構成される。基準信号frは分周器37に入力され、信号処理しやすい周波数に分周される。次に、分周器37出力はレプリカ遅延回路43に入力されるとともに、論理回路38の一方の入力端子に入力される。また、レプリカ遅延回路43出力は論理回路38の他方の入力となる。論理回路38は2つの入力信号の位相差を検出し、その位相差に対応したパルス信号をチャージポンプ39に出力する。次に、チャージポンプ39出力はVIC40において電流信号に変換され、一方の出力はレプリカ遅延回路43を構成する遅延インバータ(36-1〜36-y)の制御端子(Vc)に接続され、他方は、加算器41においてループフィルタ9出力Vlpfと加算される。さらに、加算結果によりVCO10を構成する遅延インバータ(35-1〜35-x)の制御端子に接続される。
【0010】
以上説明したように論理回路38、チャージポンプ39、VIC40およびレプリカ遅延回路43は、DLL(Delay Locked Loop:遅延同期回路)構成となるので予め定められた遅延時間を保持するように各遅延インバータ(36-1〜36-y)のバイアス電流が定められる。さらに、バイアス電流を分岐し、VCO10を構成する各遅延インバータ(35-1〜35-x)に供給するため、遅延インバータ(35-1〜35-x)と遅延インバータ(36-1〜36-y)との特性が等価であれば、所定の遅延時間を与えることが可能となるので、VCO10の発振中心周波数をfrにより設定することができる。
【0011】
【発明が解決しようとする課題】
従来のPLLはDLLにて得られたVCOバイアス電流を元に、PLLのVCOバイアス電流を推定する構成となっており、回路構成が異なるVCOと遅延回路との遅延時間は完全に一致させることができない点や、DLLでの定常位相誤差に起因したVCOバイアス電流値のオフセット誤差発生等によって所定のVCOバイアス電流値から偏差する点など、不利となる面もあった。
【0012】
【課題を解決するための手段】
PLLを構成するにあたり、第1のPLLと第2のPLLとの2つのPLLの縦続接続構成に分割するとともに、第1のPLLのVCO動作電流を第2のPLLのVCOバイアス電流として供給する構成とする。また、第2のPLLへのVCOバイアス電流供給方法として、並列に抵抗を挿入したカレントミラー回路を適用し、VCOバイアス電流が供給されている場合でも、VCOの発振周波数の下限として制限する周波数が存在しないように構成することで、PLLのロックが確実に行われるようにした。
【0013】
【発明の実施の形態】
本発明の詳細な実施形態について、図1、図3〜図8、および、図10を用いて説明する。ここで、図1は本発明に関する全体構成例を示す図面であり、図3〜図8は図1の各ブロック内を説明するための下層図面である。また、図10は本発明を適用したVCOの入力制御信号(Vlpf1,Vlpf2)に対する発振周波数の関係を示す図面である。
【0014】
図1に示す本発明のPLLは、外部より基準信号frが入力され、第1の発振周波数(fvco1)を出力する第1の発振回路1と、 fvco1が入力され、第2の発振周波数(fvco2)を出力する第2の発振回路2から構成される。また、本実施例は、第1の発振回路から動作電流値を検出する動作電流検出回路を設け、その動作電流値を次段に接続される第2の発振回路でのバイアス電流とするバイアス電流供給回路を用いて構成する。ここで、発振回路を2つの発振回路(1,2)に分割することにより、後段(第2の発振回路2)の入力信号周波数を高く設定できるので、PLLを用いた周波数シンセサイザにおいて問題となる急峻な位相飛び(ジッタ)を低減できる。
【0015】
図1に示す実施例において、第1の発振回路1は第1のPLLであるPLL−A3とVCO動作電流を検出する動作電流検出回路5から構成され、その詳細な構成例を図3に示す。一方、第2の発振回路2は、第2のPLLであるPLL−B4とVCOのバイアス電流値を供給するためのバイアス電流供給回路6から構成され、その詳細な構成例を図4に示す。以下、VCOA14の発振中心周波数が200MHz、VCOB17の発振中心周波数が800MHzとした場合として、説明する。
【0016】
まず、図3を用いて、第1の発振回路1の構成と動作を説明する。
【0017】
第1の発振回路1は基準信号frを一方の入力端子に入力する位相比較器7と、位相比較器7が出力する2種類の制御信号(UP,DOWN)を入力し位相差に相当する電気信号を発生するチャージポンプ8と、チャージポンプ8出力の高周波雑音を抑圧するとともに、閉ループの安定性を確保するためのループフィルタ9と、ループフィルタ9出力(Vlpf1)を入力し電流信号に変換するVIC15と、VIC15出力(Vvco1)を入力し、Vvco1に対応して発振周波数が制御される第1のVCO(VCOA)14と、VCOA14出力(fvco1)を入力し所定の分周数にて分周を行う分周器11と、VIC15の電流値をモニタしてその電流値に対応した電圧(Vbias)を出力する動作電流検出回路5から構成され、さらに、分周器11の出力が位相比較器7の他方の入力となるように接続されている。
【0018】
次に、VIC15と動作電流検出回路5の第1のバイアス回路13(破線にて示す部分)の構成を図5に示す。ここでは第1のバイアス回路13はMOSトランジスタにより実現した場合の回路例を示しているが、他の種類のトランジスタを用いても、同様な回路動作を行う回路を構成できる。
【0019】
第1のバイアス回路13は、ループフィルタ9出力からのVlpf1が入力され、ゲート電極に接続される第1のトランジスタ19と、一方が第1のトランジスタ19のソース電極に接続され、他方が接地される抵抗23と、第1のトランジスタ19のドレイン電極に接続されるドレイン電極とゲート電極を有し、ソース電極は電源線に接続される第2のトランジスタ20と、第2のトランジスタ20とゲート電極とソース電極を共有する第3と第4のトランジスタ21、22と、第3のトランジスタ21のドレイン電極にゲート電極とドレイン電極が接続される第5のトランジスタ24と、第4のトランジスタ22のドレイン電極にゲート電極とドレイン電極が接続される第6のトランジスタ25、および、一方が第5のトランジスタ24のゲート電極に接続され、他方が接地されるキャパシタ44から構成される。
【0020】
第1のバイアス回路13は、以下のように動作する。
【0021】
ループフィルタ出力Vlpf1は第1のトランジスタ19のゲート電極に入力され、トランジスタ19のソース電極に接続される抵抗23とにより構成されるソースフォロワ回路において、電流信号に変換される。このソースフォロワ回路部分が図3におけるVIC15に相当する部分である。
【0022】
次に、第1のトランジスタ19のドレイン電極は第2のトランジスタ20のドレイン電極に接続されるので、 Vlpf1の電圧値に対して比例した電流が第2のトランジスタ20に流れる。さらに、第2のトランジスタ20と、第3のトランジスタ21、および、第4のトランジスタ22のゲート電極は、それぞれ共通に接続され、カレントミラー回路を構成している。そのため、トランジスタ20に流れる電流と等しい電流が、第3のトランジスタ21、および、第4のトランジスタ22のドレイン電極に流れる。
【0023】
また、トランジスタ21のドレイン電極はトランジスタ24のドレイン電極とゲート電極に接続され、次に、Vbiasとして図4に示すバイアス電流供給回路12に供給される。したがって、第2の発振回路2のVCO動作中心電流値がトランジスタ21のドレイン電流値に比例した値により制御できる。
【0024】
ここで、第1のバイアス回路13においてVCO動作電流をモニタし、複製した信号を2つのカレントミラー回路により分割して取り出す方式を用いた理由は、Vbiasを平滑化するキャパシタ44を挿入するときに、キャパシタ44がPLL閉ループの外側に接続される構成とするためである。このように構成することにより、PLLの閉ループの応答がVbias平滑用キャパシタ44の値に依存しないようにできる。
【0025】
次に、第4のトランジスタ22のドレイン電極は第6のトランジスタ25のドレイン電極とゲート電極に接続され、電圧信号に変換された後、VCOA14に対する制御信号として供給され、VCOA14の発振周波数をVlpf1電圧値に対応した信号(Vvco1)としてVCOA14の制御を行う。
【0026】
次に、図4を用いて第2の発振回路2の構成と動作について説明する。
【0027】
第2の発振回路2は、第1の発振回路1の出力であるfvco1を入力として動作し、fvco1に対してn倍の周波数であるfvco2を生成する。第2の発振回路2は、位相比較器7、チャージポンプ8、ループフィルタ9、第2のVCO(VCOB)17、分周器11と第2のバイアス回路16から構成される。ここで第2のバイアス回路16は第1の発振回路1からのバイアス信号であるVbiasを元に、所定のバイアス電流を生成するバイアス電流供給回路6とループフィルタ9出力信号Vlpf2を電流信号に変換した信号との加算を行うVIC18から構成される。
【0028】
第2の発振回路2の動作は第1の発振回路と同じPLLであるので、すでに第1の発振回路1において説明した内容と同じであるので、省略する。したがって、ここでは第1の発振回路1と異なる第2のバイアス回路16部分の動作について、説明を行う。
【0029】
第2のバイアス回路16はVIC18とバイアス電流供給回路6から構成される。図6に第2のバイアス回路16の構成例を示す。
【0030】
第2のバイアス回路16はループフィルタ9の出力であるVlpf2がゲート電極に入力され、ソース電極が抵抗に接続される第7のトランジスタ26と、一方が第7のトランジスタ26のソース電極に接続され、他方が接地される抵抗27と、第7のトランジスタのドレイン電極にゲート電極とドレイン電極が接続され、ソース電極が電源に接続される第8のトランジスタ28と、第8のトランジスタ28のゲート電極にゲート電極が接続され、しかも、ソース電極が電源に接続される第9のトランジスタ29と、第7のトランジスタ26のソース電極にドレイン電極が接続され、ゲート電極に動作電流検出回路5出力であるVbiasが接続され、ソース電極が接地となる第10のトランジスタ30と、第9のトランジスタ29のドレイン電極に対しゲート電極とドレイン電極とが接続され、しかも、ソース電極が接地される第11のトランジスタ31から構成される。
【0031】
次に、第2のバイアス回路の動作を説明する。
【0032】
図6において、抵抗27の値は抵抗23の4倍の値、第10のトランジスタ30のサイズは、第5のトランジスタ24のサイズに対して、3/4となるように選択する。これらのサイズは特に指定されることはないので、適用する周波数シンセサイザにおいて、任意に設定可能であるので、他のサイズを用いても問題はない。
【0033】
ループフィルタ9出力Vlpf2が入力される第7のトランジスタ26のソース電極には抵抗27と第10のトランジスタ30のドレイン電極が接続されるので、第6のトランジスタのドレイン電極には上記抵抗27に流れる電流値と第10のトランジスタ30に流れる電流値の合成された電流が流れる。第7のトランジスタ26の電流(IM26)を数1に示す。ただし、第7のトランジスタ26のソース電極電圧が第10のトランジスタ30の飽和電圧(通常Vdsatと呼ばれるパラメータ)以上であることが条件である。
【0034】
【数1】
【0035】
ここで、Rは抵抗23の抵抗値、Vtはトランジスタ26の閾値電圧、IM24は第5のトランジスタ24の電流値、nはVCOA14とVCOB17の発振中心周波数の比を表す。さらに、数1においてIM24は同一のカレントミラー回路からの分岐であるため、IM24=IM25である。したがって、数1は数2となる。
【0036】
【数2】
【0037】
この実施例のようにn=4の場合、数2の第1項はループフィルタ9出力を電流信号に変換する電圧電流変換機能を示し、第2項はVCOB17を制御する制御電流に対してVCOA14を制御する電流に対して3/4の電流値のオフセット電流がVIC18出力に加算されることが分かる。
【0038】
したがって、低い発振周波数のPLL-A14が希望周波数(この実施例では200MHz)に収束することにより、そのバイアス電流をカレントミラー回路により、高い発振周波数のPLL-B2のバイアス回路16に写像し、VCOB17の発振中心周波数を希望周波数(この実施例では800MHz)を設定することができる。
【0039】
一方、第7のトランジスタ26のソース電極電圧が第10のトランジスタ30のVdsat以下である場合は、第10のトランジスタ30に電流が流れなくなり、抵抗27への電流のみとなるので、IM26は数3で示すことができる。
【0040】
【数3】
【0041】
数3は、PLL-A1からのバイアス電流制御がない状態を意味する。つまりオフセット電流がなくなるので、VCOB17の制御信号(Vlpf2)に対する発振周波数(fvco2)はVCOA14の線と一致する。このように構成することにより、VCOB17の発振周波数の下限における制限がなくなるので、発振希望周波数以下のどの周波数でも発振させることができる。
【0042】
図10にVCOA14とVCOB17の制御電圧(Vlpf1,Vlpf2)に対する発振周波数の関係を示す。ここで、VCOB17は、第1の発振回路1が200MHzに収束していると仮定したときのグラフである。
【0043】
制御電圧(Vlpf2)がVt+Vdsatよりも低い領域では第10のトランジスタ30がオフとなるため、抵抗27に流れる小さな電流のみであるが、制御電圧(Vlpf2)がVt+Vdsatよりも高い領域では第10のトランジスタ30がオンに遷移し始めるので、制御電圧に対する発振周波数の変化が大きくなる。さらに、Vlpf2>>Vt+Vdsatの領域ではVCOA14の傾きと同じ特性となる。図10にいて、収束点と示したところが、VCOA14の発振周波数が200MHz、VCOB17の発振周波数が800MHzとなる点である。
【0044】
次に、図7にVCOA14の構成、図8にVCOB17の構成を示す。ここで、VCOA14とVCOB17の発振中心周波数比nとVCO内の遅延段数との間に反比例関係が成立するように構成する。つまり、VCOA14の発振中心周波数が200MHz、VCOB17の発振中心周波数が800MHzとした本実施例の場合、発振中心周波数比は4となるので、VCOB17の遅延回路段数はVCOA14に対して1/4の段数に設定する。
【0045】
以下、VCOA14とVCOB17の動作について説明する。ここで、VCOA14の発振中心周波数が200MHz、VCOB17の発振中心周波数が800MHzという場合についての説明を行う。
【0046】
図7に示すVCOA14は12個の遅延回路(32-1〜32-12)と、差動-シングル信号変換回路33と、出力を得るための2つのインバータ回路(34-1,34-2)から構成される。12個の遅延回路(32-1〜32-12)は、例えば、第11回回路とシステム(軽井沢)ワークショップ予稿集の297ページから302ページに記載されているような差動増幅回路と正帰還を施したラッチ回路による構成が一般に用いられるが、差動信号への遅延時間が制御信号(Vc)の電圧に対応して制御可能な回路構成であれば、どのような回路構成でも適用できる。
【0047】
図7に示す遅延回路(32-1〜32-12)はそれぞれリング状に接続され、初段の遅延回路(32-1)の入力から見て最終段の遅延回路(32-12)の出力が同一極性である、つまり、正帰還となるように接続する。したがって、VCOA14は遅延回路全体の遅延時間に反比例する周波数にて発振する。
【0048】
一方、図8に示すVCOB17は3個の遅延回路(32-13〜32-15)と差動-シングル信号変換回路33と出力を得るための2つのインバータ回路(34-1,34-2)から構成される。図7の構成と同様に、遅延回路(32-13〜32-15)はそれぞれリング状に接続され、初段の遅延回路(32-13)の入力から見て最終段の遅延回路(32-15)の出力が同一極性である、つまり、正帰還となるように接続する。そのため、ループ内の遅延時間に対応した発振周波数が得られる。
【0049】
このように構成した場合、VCOA14とVCOB17とを同一の半導体集積回路内に集積すれば、各々の遅延回路(32-1〜32-15)の遅延特性は概ね等価となることが知られているので、VCOB17の発振中心周波数はVCOA14の発振中心周波数の4倍に設定することができる。
【0050】
一方、図7と図8に示すような遅延回路段数比がn倍となるVCOを用いた場合、制御信号に対する発振周波数の関係は発振中心周波数比(n分の1)倍されるので、VCOB17の感度(Δf/ΔV)はVCOA14の感度のn倍とる。これは抵抗27の抵抗値を抵抗23に対してn倍化することにより、VCOA14とVCOB17の感度を等しく設定できる。
【0051】
したがって、以上説明したようにVt+Vdsat以上の電圧値に収束点を設定することにより、2つのVCO(VCOA14とVCOB17)の感度(Δf/ΔV)を等しくすることができる。
【0052】
【発明の効果】
本発明の構成を用いることにより、1GHz近傍の高い周波数をPLLを用いて発振させる場合においても、PLL内のVCO感度を低い発振周波数のPLLと等しく設定できるので、ループの安定化および雑音混入量の低減に効果がある。
【0053】
また、半導体集積回路上に集積する場合に大きな問題となる集積した素子のバラツキに対する影響が大きくなる高周波VCOに対し、比較的バラツキによる影響を受けにくい低周波数用VCOから高周波用VCOへバイアス電流値を供給することが可能となるので、素子バラツキの存在下においても高周波VCOの特性(感度や発振中心周波数)のバラツキを抑える効果がある。
【0054】
さらに、周波数シンセサイザを2つのPLL部に2分割することにより、後段のPLLでの位相比較器入力信号の周波数を高く設定できるので、マイコンなどで問題となるクロックの急峻な飛び(ジッタ)の発生を低減する効果が得られる。
【図面の簡単な説明】
【図1】本発明に関する実施例である。
【図2】従来のVCOバイアス設定を有するPLLを説明する図面である。
【図3】第1の発振回路を説明するための図面である。
【図4】第2の発振回路を説明するための図面である。
【図5】動作電流検出回路の構成を説明するための図面である。
【図6】バイアス電流供給回路の構成を説明するための図面である。
【図7】第1のVCO(VCOA)の構成を説明するための図面である。
【図8】第2のVCO(VCOB)の構成を説明するための図面である。
【図9】従来のバイアス電流設定方法を説明するための図面である。
【図10】 VCOAとVCOBの感度を説明するための図面である。
【符号の説明】
1…第1の発振回路、2…第2の発振回路、3…第1のPLL、4…第2のPLL、5…動作電流検出回路、6…バイアス電流供給回路、7…位相比較器、8…チャージポンプ、9…ループフィルタ、10…VCO、11…分周器、12…バイアス設定回路、13…第1のバイアス回路、14…VCOA、15…第1のVIC、16…第2のバイアス回路、17…VCOB、18…第2のVIC、19…第1のトランジスタ、20…第2のトランジスタ、21…第3のトランジスタ、22…第4のトランジスタ、23…抵抗、24…第5のトランジスタ、25…第6のトランジスタ、26…第7のトランジスタ、27…抵抗、28…第8のトランジスタ、29…第9のトランジスタ、30…第10のトランジスタ、31…第11のトランジスタ、32-1〜32-12…遅延回路、33…差動-シングル信号変換回路、34-1〜2…インバータ、35-1〜35-x…VCO10を構成する遅延インバータ、36-1〜36-y…遅延インバータ、37…分周器、38…論理回路、39…チャージポンプ、40…VIC、41…加算回路、42…バイアス設定回路とVCOの部分、43…レプリカ遅延回路、44…キャパシタ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a frequency synthesizer using a phase synchronization circuit (hereinafter referred to as PLL), and is particularly suitable when integrating a frequency synthesizer for data synchronization and microprocessor internal clock generation on a semiconductor integrated circuit.
[0002]
[Prior art]
The PLL is well known as a frequency synthesizer that inputs a relatively low frequency reference clock and generates a stable high frequency signal synchronized with the reference clock for the purpose of generating an internal high-speed clock of the microprocessor.
[0003]
The general PLL circuit configuration is described on pages 227 to 238 of “CMOS Analog Circuit Design Technology” (published in November 1998), supervised by Satoshi Iwata, published by Trikes, Inc., and includes a phase comparator, charge pump, and loop filter. , A voltage controlled oscillator (VCO), and a frequency divider. In addition, it is known that the fact that the oscillation frequency at the center voltage in the control signal control range of the VCO is in the vicinity of the oscillation frequency (f vco ) of the PLL is advantageous in consideration of element variations at the time of manufacturing the integrated circuit. It has been. FIG. 2 shows an example of a PLL having a bias setting circuit for setting a VCO bias center current for determining a VCO oscillation frequency described in Japanese Patent Laid-Open No. 8-139597 so as to be in the vicinity of the oscillation frequency f vco .
[0004]
The PLL operation will be described below using the conventional example shown in FIG.
[0005]
A reference signal (f r ) given from the inside or the outside of the semiconductor integrated circuit is inputted to one input terminal of the
[0006]
Next, the output (V lpf ) of the
[0007]
Further, the PLL shown in FIG. 2 has a
[0008]
The
[0009]
Next, the circuit operation will be described using the configuration example of the
[0010]
As described above, the
[0011]
[Problems to be solved by the invention]
The conventional PLL is configured to estimate the VCO bias current of the PLL based on the VCO bias current obtained by the DLL, and the delay time of the VCO and the delay circuit with different circuit configurations can be completely matched. There were also disadvantageous points such as the point that it was not possible and the deviation from the predetermined VCO bias current value due to the occurrence of offset error of VCO bias current value due to steady phase error in DLL.
[0012]
[Means for Solving the Problems]
In configuring the PLL, the first PLL and the second PLL are divided into two PLL cascade connections, and the VPL operating current of the first PLL is supplied as the VCO bias current of the second PLL. And In addition, as a method of supplying the VCO bias current to the second PLL, a current mirror circuit with a resistor inserted in parallel is applied, and even when the VCO bias current is supplied, the frequency that is limited as the lower limit of the VCO oscillation frequency is By configuring it so that it does not exist, the PLL was locked.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Detailed embodiments of the present invention will be described with reference to FIGS. 1, 3 to 8, and FIG. 10. Here, FIG. 1 is a drawing showing an example of the overall configuration relating to the present invention, and FIGS. 3 to 8 are lower-layer drawings for explaining the inside of each block of FIG. FIG. 10 is a drawing showing the relationship of the oscillation frequency to the input control signals (V lpf1 , V lpf2 ) of the VCO to which the present invention is applied.
[0014]
PLL of the present invention shown in FIG. 1 is input from the reference signal f r is external, the
[0015]
In the embodiment shown in FIG. 1, the
[0016]
First, the configuration and operation of the
[0017]
The
[0018]
Next, the configuration of the
[0019]
The
[0020]
The
[0021]
The loop filter output V lpf1 is input to the gate electrode of the
[0022]
Next, since the drain electrode of the
[0023]
The drain electrode of the
[0024]
Here, the reason for using the method of monitoring the VCO operating current in the
[0025]
Next, the drain electrode of the
[0026]
Next, the configuration and operation of the second oscillation circuit 2 will be described with reference to FIG.
[0027]
Second oscillation circuit 2 operates the f VCO 1 first is the output of the
[0028]
Since the operation of the second oscillation circuit 2 is the same PLL as that of the first oscillation circuit, it is the same as the content already described in the
[0029]
The
[0030]
In the
[0031]
Next, the operation of the second bias circuit will be described.
[0032]
In FIG. 6, the value of the
[0033]
Since the
[0034]
[Expression 1]
[0035]
Here, R represents the resistance value of the
[0036]
[Expression 2]
[0037]
In the case of n = 4 as in this embodiment, the first term of the formula 2 represents a voltage-current conversion function for converting the output of the
[0038]
Therefore, when the low oscillation frequency PLL-A14 converges to the desired frequency (200 MHz in this embodiment), the bias current is mapped to the
[0039]
On the other hand, when the source electrode voltage of the
[0040]
[Equation 3]
[0041]
Equation 3 means that there is no bias current control from the PLL-A1. That is, since the offset current is eliminated, the oscillation frequency (f vco2 ) for the control signal (V lpf2 ) of VCOB 17 matches the line of
[0042]
FIG. 10 shows the relationship of the oscillation frequency to the control voltages (V lpf1 , V lpf2 ) of VCOA14 and VCOB17 . Here, VCOB17 is a graph when it is assumed that the
[0043]
In the region where the control voltage (V lpf2 ) is lower than V t + V dsat , the
[0044]
Next, FIG. 7 shows the configuration of VCOA 14 and FIG. 8 shows the configuration of
[0045]
Hereinafter, operations of VCOA 14 and
[0046]
The
[0047]
The delay circuits (32-1 to 32-12) shown in FIG. 7 are connected in a ring shape, and the output of the final delay circuit (32-12) is viewed from the input of the first delay circuit (32-1). Connect them so that they have the same polarity, that is, positive feedback. Therefore,
[0048]
On the other hand, the
[0049]
When configured in this way, it is known that if VCOA14 and VCOB17 are integrated in the same semiconductor integrated circuit, the delay characteristics of the respective delay circuits (32-1 to 32-15) are substantially equivalent. Therefore, the oscillation center frequency of VCOB17 can be set to 4 times the oscillation center frequency of VCOA14.
[0050]
On the other hand, when using a VCO with n times the delay circuit stage ratio as shown in FIGS. 7 and 8, the relationship of the oscillation frequency to the control signal is multiplied by the oscillation center frequency ratio (1 / n), so VCOB17 The sensitivity (Δf / ΔV) is n times the sensitivity of VCOA14. This is because the sensitivity of the
[0051]
Therefore, as described above, the sensitivity (Δf / ΔV) of the two VCOs (VCOA14 and VCOB17) can be made equal by setting the convergence point to a voltage value equal to or higher than V t + V dsat .
[0052]
【The invention's effect】
By using the configuration of the present invention, even when a high frequency in the vicinity of 1 GHz is oscillated using a PLL, the VCO sensitivity in the PLL can be set equal to the PLL of a low oscillation frequency, so that the loop is stabilized and the amount of noise mixed It is effective in reducing.
[0053]
In addition, the bias current value from the low-frequency VCO to the high-frequency VCO, which is relatively less affected by the variation, is higher than the high-frequency VCO that is greatly affected by the variation of the integrated elements, which is a major problem when integrated on a semiconductor integrated circuit. Therefore, even in the presence of device variations, there is an effect of suppressing variations in characteristics (sensitivity and oscillation center frequency) of the high frequency VCO.
[0054]
Furthermore, by dividing the frequency synthesizer into two PLL parts, the frequency of the phase comparator input signal in the subsequent PLL can be set high, so that a sharp jump (jitter) of the clock that is a problem in a microcomputer or the like occurs. Is obtained.
[Brief description of the drawings]
FIG. 1 is an embodiment relating to the present invention.
FIG. 2 is a diagram illustrating a PLL having a conventional VCO bias setting.
FIG. 3 is a diagram for explaining a first oscillation circuit;
FIG. 4 is a diagram for explaining a second oscillation circuit;
FIG. 5 is a diagram for explaining a configuration of an operating current detection circuit;
FIG. 6 is a drawing for explaining the configuration of a bias current supply circuit;
FIG. 7 is a diagram for explaining the configuration of a first VCO (VCOA).
FIG. 8 is a diagram for explaining a configuration of a second VCO (VCOB).
FIG. 9 is a diagram for explaining a conventional bias current setting method;
FIG. 10 is a diagram for explaining the sensitivity of VCOA and VCOB.
[Explanation of symbols]
DESCRIPTION OF
Claims (1)
上記第1の発振回路は、
上記基準信号とフィードバック信号が入力される第1の位相比較器と、
上記第1の位相比較器が出力する信号を入力とし位相差に相当する電気信号を発生する第1のチャージポンプと、
上記第1のチャージポンプからの出力信号の高周波雑音を抑圧するとともに閉ループの安定性を確保するための第1のループフィルタと、
上記第1のループフィルタからの出力電圧を電流に変換する第1の電圧電流変換回路と、
上記第1の電圧電流変換回路からの出力信号を入力とし、出力信号に対応して発振周波数が制御される第1の電圧制御発振回路と、
上記第1の電圧制御発振回路からの出力信号を入力とし、所定の分周比にて分周を行う第1の分周器と、
上記第1の電圧電流変換回路の電流値をモニタしてその電流値に対応した電圧を出力する動作電流検出回路と、を備え、
上記第2の発振回路は、
上記第1の電圧制御発振回路からの出力信号とフィードバック信号が入力される第2の位相比較器と、
上記第2の位相比較器が出力する信号を入力とし位相差に相当する電気信号を発生する第2のチャージポンプと、
上記第2のチャージポンプからの出力信号の高周波雑音を抑圧するとともに閉ループの安定性を確保するための第2のループフィルタと、
上記動作電流検出回路からの出力信号をもとに、所定のバイアス電流を生成するバイアス電流供給回路と、
上記第2のループフィルタ及び上記バイアス電流供給回路からの出力電圧を電流に変換する第2の電圧電流変換回路と、
上記第2の電圧電流変換回路からの出力信号を入力とし、この出力信号に対応して発振周波数が制御される第2の電圧制御発振回路と、
上記第2の電圧制御発振回路からの出力信号を入力とし、所定の分周比にて分周を行う第2の分周器と、を備え、
上記第1の電圧電流変換回路と上記動作電流検出回路からなる第1のバイアス回路は、上記第1のループフィルタからの出力がゲート電極に供給される第1のトランジスタと、該第1のトランジスタのソース電極と接地点との間に接続された第1の抵抗と、ドレイン電極が上記第1のトランジスタのドレイン電極に接続された第2のトランジスタと、該第2のトランジスタとゲート電極が共通接続された2つ以上の第3のトランジスタを有するカレントミラー回路と、を含み、上記カレントミラー回路を構成する一方のトランジスタは上記第1の電圧制御発振器に接続され、他方のトランジスタは上記バイアス電流供給回路に接続され、さらに、信号を平滑するためのキャパシタが上記バイアス電流供給回路への配線に設けられており、
上記第2の電圧電流変換回路と上記バイアス電流供給回路からなる第2のバイアス回路は、上記第2のループフィルタからの出力がゲート電極に供給される第4のトランジスタと、該第4のトランジスタのソース電極と接地点との間に接続された第2の抵抗と、上記動作電流検出回路の出力がゲート電極に供給されドレイン電極が第4のトランジスタのソース電極と上記第2の抵抗の接続点に接続されている第5のトランジスタと、を含み、
上記第2の電圧制御発振回路の発振中心周波数を上記第1の電圧制御発振回路の発振中心周波数のn倍とする場合、上記第2の電圧制御発振回路に用いる遅延回路の段数は上記第1の電圧制御発振回路に用いる遅延回路の段数の1/n倍に設定されるとともに、上記第2の抵抗は上記第1の抵抗のn倍に設定されていることを特徴とする複数の位相同期回路を用いた周波数シンセサイザ。In a frequency synthesizer that generates a signal synchronized with a reference signal using the first and second oscillation circuits,
The first oscillation circuit includes:
A first phase comparator to which the reference signal and the feedback signal are input;
A first charge pump that receives the signal output from the first phase comparator and generates an electrical signal corresponding to a phase difference;
A first loop filter for suppressing high-frequency noise in the output signal from the first charge pump and ensuring closed-loop stability;
A first voltage-current conversion circuit for converting an output voltage from the first loop filter into a current;
A first voltage-controlled oscillation circuit that receives an output signal from the first voltage-current conversion circuit as an input and controls an oscillation frequency corresponding to the output signal;
A first frequency divider that receives an output signal from the first voltage-controlled oscillation circuit and performs frequency division at a predetermined frequency division ratio;
An operation current detection circuit that monitors a current value of the first voltage-current conversion circuit and outputs a voltage corresponding to the current value;
The second oscillation circuit includes:
A second phase comparator to which an output signal and a feedback signal from the first voltage controlled oscillation circuit are input;
A second charge pump that receives the signal output from the second phase comparator and generates an electrical signal corresponding to a phase difference;
A second loop filter for suppressing high-frequency noise in the output signal from the second charge pump and ensuring closed-loop stability;
A bias current supply circuit for generating a predetermined bias current based on an output signal from the operating current detection circuit;
A second voltage-current conversion circuit for converting an output voltage from the second loop filter and the bias current supply circuit into a current;
A second voltage-controlled oscillation circuit having an output signal from the second voltage-current conversion circuit as an input and an oscillation frequency controlled in response to the output signal;
A second frequency divider that receives the output signal from the second voltage controlled oscillation circuit and performs frequency division at a predetermined frequency division ratio;
A first bias circuit including the first voltage-current conversion circuit and the operating current detection circuit includes a first transistor in which an output from the first loop filter is supplied to a gate electrode, and the first transistor A first resistor connected between the source electrode and the ground point, a second transistor whose drain electrode is connected to the drain electrode of the first transistor, and a gate electrode common to the second transistor A current mirror circuit having two or more connected third transistors, wherein one transistor constituting the current mirror circuit is connected to the first voltage controlled oscillator, and the other transistor is connected to the bias current. A capacitor connected to the supply circuit and for smoothing the signal is provided in the wiring to the bias current supply circuit;
The second bias circuit including the second voltage-current conversion circuit and the bias current supply circuit includes a fourth transistor in which an output from the second loop filter is supplied to a gate electrode, and the fourth transistor A second resistor connected between the source electrode of the transistor and the ground point, an output of the operating current detection circuit is supplied to the gate electrode, and a drain electrode is connected to the source electrode of the fourth transistor and the second resistor. A fifth transistor connected to the point;
When the oscillation center frequency of the second voltage controlled oscillation circuit is n times the oscillation center frequency of the first voltage controlled oscillation circuit, the number of stages of delay circuits used in the second voltage controlled oscillation circuit is A plurality of phase synchronizations, wherein the number of stages of delay circuits used in the voltage controlled oscillation circuit is set to 1 / n times and the second resistance is set to n times the first resistance. A frequency synthesizer using a circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06957199A JP3656155B2 (en) | 1999-03-16 | 1999-03-16 | Frequency synthesizer using multiple phase-locked loops |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06957199A JP3656155B2 (en) | 1999-03-16 | 1999-03-16 | Frequency synthesizer using multiple phase-locked loops |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000269810A JP2000269810A (en) | 2000-09-29 |
JP3656155B2 true JP3656155B2 (en) | 2005-06-08 |
Family
ID=13406619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06957199A Expired - Fee Related JP3656155B2 (en) | 1999-03-16 | 1999-03-16 | Frequency synthesizer using multiple phase-locked loops |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3656155B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100707221B1 (en) | 2005-06-09 | 2007-04-13 | 광운대학교 산학협력단 | Broad Band Frequency Synthesizer |
KR100699853B1 (en) | 2005-07-25 | 2007-03-27 | 삼성전자주식회사 | Process-insensitive phase locked loop circuit and self biasing method thereof |
JP4991385B2 (en) * | 2007-05-09 | 2012-08-01 | セイコーNpc株式会社 | PLL circuit |
US8384462B2 (en) | 2007-11-29 | 2013-02-26 | Nlt Technologies, Ltd. | Delay element, variable delay line, and voltage controlled oscillator, as well as display device and system comprising the same |
CN103036558B (en) * | 2011-09-30 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | Voltage controlled oscillator |
WO2017195614A1 (en) * | 2016-05-11 | 2017-11-16 | ソニー株式会社 | Oscillation circuit, oscillation method, and pll circuit |
-
1999
- 1999-03-16 JP JP06957199A patent/JP3656155B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000269810A (en) | 2000-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI399039B (en) | Phase locked loops | |
JP5448870B2 (en) | PLL circuit | |
JP3356136B2 (en) | PLL circuit | |
US20100214031A1 (en) | Spectrum spread clock generation device | |
JP2014523222A (en) | Injection locking the slave oscillator to the master oscillator without frequency overshoot | |
JP3586172B2 (en) | Semiconductor integrated circuit and phase locked loop circuit | |
KR101252048B1 (en) | A Frequency-Phase-Locked Loop with a Self-Noise Suppressing Voltage Controlled Oscillator | |
JPH09270704A (en) | Phase locked loop circuit | |
JP3656155B2 (en) | Frequency synthesizer using multiple phase-locked loops | |
US8686799B2 (en) | Low noise wide range voltage-controlled oscillator with transistor feedback | |
US7750741B2 (en) | PLL circuit and semiconductor device | |
TWI722831B (en) | Oscillation circuit and a self-start-up control circuit adaptable thereto | |
US6744326B2 (en) | Interleaved VCO with balanced feedforward | |
US20090206893A1 (en) | Charge pump circuit and pll circuit | |
JP4082507B2 (en) | Phase synchronization circuit | |
JP2000036741A (en) | Pll circuit | |
JP2001339298A (en) | Pll circuit and its control method | |
JP2541313B2 (en) | Dual PLL device | |
KR100903055B1 (en) | Phase-locked loop and phase-locking method | |
JP3081718B2 (en) | PLL circuit | |
JP2001203570A (en) | Pll circuit and semiconductor integrated circuit | |
JP2004343636A (en) | Ring oscillation circuit and pll circuit | |
JP2837592B2 (en) | Control oscillation circuit of phase locked loop circuit | |
JP2022068433A (en) | PLL circuit using intermittent operation amplifier | |
JPH11195982A (en) | Pll circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050222 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |