JPH11111878A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11111878A JPH11111878A JP9274678A JP27467897A JPH11111878A JP H11111878 A JPH11111878 A JP H11111878A JP 9274678 A JP9274678 A JP 9274678A JP 27467897 A JP27467897 A JP 27467897A JP H11111878 A JPH11111878 A JP H11111878A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- cap
- sensor
- semiconductor
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Force In General (AREA)
- Pressure Sensors (AREA)
Abstract
すると共に、不活性ガス充填あるいは真空封止を良好に
行える半導体装置を提供する。 【解決手段】 センサ基板31とキャップ基板32の位
置合わせを行うと共に、センサ基板31とキャップ基板
32との間を昇華材33で仮固定する。このとき、セン
サ基板31とキャップ基板32との間に所定の隙間が空
くようにする。このように、仮固定した状態でセンサ基
板31とキャップ基板32を接合チャンバー内に移動さ
せ、センサ基板31とキャップ基板32とを接合する。
このように、仮固定した状態でセンサ基板31とキャッ
プ基板32を接合チャンバー内に移動させているため、
センサ基板31とキャップ基板32の位置ズレが発生し
ない。そして、センサ基板31とキャップ基板32との
間に所定の隙間が空くようにしているため、不活性ガス
充填や真空封止が良好に行うようにすることができる。
Description
造方法に係り、例えば、機能素子を覆う保護キャップを
不活性ガスあるいは真空中にて接合する半導体装置の製
造方法等に適用できるものである。
加速度センサ等においては、シリコンチップ上に可動部
(振動部)に有し、可動部の変位により加速度等の物理
量を電気信号に変換して取り出すようになっている。こ
のような半導体装置において、可動部を保護するために
可動部をキャップにて覆うことが行われている。すなわ
ち、このキャップにてウェハからチップにダイシングカ
ットする際の水圧や水流から可動部を保護すると共に、
樹脂モールドする際に可動部内部に樹脂が侵入すること
を防いでいる。
たり、センサチップのチップサイズを小さくすることが
低コスト化につながることから、接合領域部にあたる接
合枠幅をより狭くし、位置合わせ精度をより高くするこ
とが要求されている。従来では、キャップとなる基板
(以下、キャップ基板という)とセンサが形成されたウ
ェハ(以下、センサ基板という)のそれぞれに設けられ
た位置合わせ用マークを合わせることによって、センサ
基板上にキャップ基板を位置合わせして搭載し、さらに
キャップ基板を載せたままセンサ基板を接合チャンバー
内に移動させたのち、接合チャンバー内を不活性ガス雰
囲気あるいは真空にした状態で加熱することでキャップ
基板をセンサ基板に接合している。
来の方法では、センサ基板上にキャップ基板を位置合わ
せして載せているのみであり、キャップ基板がセンサ基
板に固定されていないため、接合チャンバーに移動させ
る際にキャップ基板が位置ズレしてしまうという問題が
ある。この場合、接合チャンバーに移動させる必要性を
なくすことが考えられるが、接合チャンバーに位置合わ
せ機構を搭載しなければならないため、装置が大規模か
つコスト高になるため好ましくない。センサエレメント
の空気粘性の影響からキャップ内部を真空雰囲気にする
場合は、さらに接合装置への位置合わせ機構の搭載が困
難になるためなおさらである。
ャンバーと位置合わせ用のチャンバーを別チャンバーに
してもチャンバー間の搬送時に位置ずれを起こす可能性
があるため、この問題を解決することはできない。一
方、キャップ基板をセンサ基板にそのまま載せているた
め、キャップ基板の自重によりキャップ基板とセンサ基
板との隙間が確保できなくなるため、コンダクダンスの
影響からキャップ内部への不活性ガス充填あるいは排気
が十分できなくなる。このため、キャップ内部の圧力に
バラツキが生じたり、目標とする圧力まで達しなかった
りするという問題もある。
チャンバーへ移動させるまでの間における半導体基板の
位置ズレを防止し、高歩留まりの半導体装置が製造でき
る方法を提供することを第1の目的とする。また、半導
体基板間における不活性ガス充填あるいは真空封止を良
好に行える半導体装置の製造方法を適用することを第2
の目的とする。
め、第1の半導体基板(31)と第2の半導体基板(3
2)を位置合わせを行うと共に、第1、第2の半導体基
板(31、32)とを支持材にて仮固定し、この仮固定
が行われた状態で第1、第2の半導体基板(31、3
2)を接合チャンバー内に移動させ、さらに接合チャン
バー内にて支持体(33)を溶融あるいは昇華させると
共に、第1、第2の半導体基板(31、32)とを接合
するようにすることを特徴としている。
1、32)とを位置合わせした時の状態で支持材(3
3)で仮固定し、この仮固定した状態で第1、第2の半
導体基板(31、32)を接合チャンバー内に移動させ
ているため、接合チャンバー内に移動させるまでの間
に、第1、第2の半導体基板(31、32)の位置ズレ
が発生しない。このため、第1、第2の半導体基板(3
1、32)の接合を良好に行うことができ、高歩留まり
の半導体装置を製造することができる。
に、支持体(33)として、パラジクロロベンゼン、ナ
フタリン等の昇華材を適用することができる。請求項2
に記載の発明においては、第1の半導体基板(31)
は、機械的強度の低い構造体(31a)が形成されるも
のであり、第2の半導体基板(32)は、この第2の半
導体基板(32)の表面において前記構造体(31a)
に対して空隙をもって覆うキャップである場合におい
て、第1、第2の半導体基板(31、32)との間が所
定の隙間が空くように、支持材(33)による仮固定を
行うことを特徴としている。
1、32)の間に所定の隙間が空くようにすることによ
り、キャップと構造体(31a)の間における不活性ガ
ス充填あるいは真空封止を良好に行うようにすることが
できる。なお、このように構造体(31a)が形成され
ている場合には、第1、第2の半導体基板(31、3
2)をチップ単位にダイシングカットする必要がある。
この場合、まずキャップとなる第2の半導体基板(3
2)の不要部(32b)を排除するダイシングカットを
行う必要があるが、この不要部(32b)の排除を容易
にするために、粘着テープ(35)を用いるようにして
も良い。
形成されたオリエンテーションフラットに対して垂直方
向と平行方向の2方向に行うが、このうちの一方のダイ
シングカットを行った後に、第2半導体基板(32)に
粘着テープ(35)を貼付け、その後もう一方向のダイ
シングカットを行うようにすれば、不要部(32b)が
粘着テープ(35)に貼付くようにすることができるた
め、不要部(32b)の排除を容易に行うことができ
る。
形態を詳細に説明する。図1に、本実施の形態における
可動ゲートMOSトランジスタ型加速度センサの平面図
を示す。また、図2には図1のA−A断面を示し、図3
には図1のB−B断面を示す。
にはフィールド酸化膜2が形成されるとともにその上に
窒化シリコン膜3及びシリコン酸化膜16が積層されて
いる。また、P型シリコン基板1上には、フィールド酸
化膜2、窒化シリコン膜3およびシリコン酸化膜16の
無い長方形状の領域4が形成されている。領域4におけ
るP型シリコン基板1の上にはゲート絶縁膜5が形成さ
れている。窒化シリコン膜3の上には、領域4を架設す
るように両持ち梁構造の可動ゲート電極6が配置されて
いる。この可動ゲート電極6は帯状にて直線的に延びる
ポリシリコン薄膜よりなる。また、フィールド酸化膜2
および窒化シリコン膜3よりP型シリコン基板1と可動
ゲート電極6とが絶縁されている。
における可動ゲート電極6の両側には不純物拡散層から
なる固定ソース電極7と固定ドレイン電極8が形成さ
れ、この電極7、8はP型シリコン基板1にイオン注入
等によりN型不純物を導入することにより形成されたも
のである。図2に示すように、P型シリコン基板1には
N型不純物拡散領域9が延設され、N型不純物拡散領域
9はアルミ10により可動ゲート電極6と接続されると
ともにアルミ配線11と電気的に接続されている。アル
ミ配線11の他端部はアルミパッド(電極パッド)12
として窒化シリコン膜3およびシリコン酸化膜16から
露出している。又、図3に示すように、P型シリコン基
板1にはN型不純物拡散領域13が延設され、N型不純
物拡散領域13は固定ソース電極7と接続されるととも
にアルミ配線14と電気的に接続されている。アルミ配
線14の他端部はアルミパッド(電極パッド)15とし
て窒化シリコン膜3およびシリコン酸化膜16から露出
している。さらに、P型シリコン基板1にはN型不純物
拡散領域17が延設され、N型不純物拡散領域17は固
定ドレイン電極8と接続されるとともにアルミ配線18
と電気的に接続されている。アルミ配線18の他端部は
アルミパッド(電極パッド)19として窒化シリコン膜
3およびシリコン酸化膜16から露出している。
はシリコン酸化膜16の上にパッシベーション膜(最終
保護膜)としてさらにシリコン窒化膜が積層されてい
る。そして、アルミパッド12、15、19はワイヤボ
ンディングにて外部の電子回路と接続されている。図3
に示すように、P型シリコン基板1における固定ソース
電極7と固定ドレイン電極8との間には、反転層20が
形成され、同反転層20はシリコン基板1と可動ゲート
電極(両持ち梁)6との間に電圧を印加することにより
生じたものである。
動電極6が配置されており、機械的強度が低い構造とな
っている。加速度検出の際には、可動ゲート電極6とシ
リコン基板1との間に電圧をかけると、反転層20が形
成され、固定ソース電極7と固定ドレイン電極8との間
に電流が流れる。そして、本加速度センサが加速度を受
けて、図3中に示すZ方向(基板表面に垂直な方向)に
可動ゲート電極6が変位した場合には電界強度の変化に
よって反転層20のキャリア濃度が増大し電流(ドレイ
ン電流)が増大する。このように、本加速度センサは、
シリコン基板1に機能素子としてのセンサ素子(可動ゲ
ートMOSトランジスタ)ESが形成され、電流量の増
減で加速度を検出することができる。
するためのキャップ(接合部材)2は、四角板形のシリ
コン基板よりなる。キャップ21の下面には突部22が
四角環状に形成されている(図1参照)。キャップ21
の下面には接合層23が形成されている。接合層23
は、例えばAu−Si共晶接合法で接合するのであれ
ば、Auが用いられる。
層23を介してキャップ21の突部22が接合されてい
る。又、突部22の外側における突部22の周辺にアル
ミパッド(電極パッド)12、15、19が配置されて
いる。尚、センサ素子(可動ゲートMOSトランジス
タ)ESとパッド12、15、19の間の領域には制御
回路等が形成されているが図では省略してある。
シリコン基板1に対してキャップ21が空隙24をもっ
て対抗配置されている。つまり、シリコン基板1対し接
合層23を介してキャップ21を接合することにより、
シリコン基板1の表面においてキャップ21内の空隙2
4にセンサ素子ESが封止された構造となっている。こ
のキャップ21にてウェハからチップにダイシングカッ
トする際の水圧や水流から可動ゲート電極6を保護する
ことができる。
ボンディングワイヤを取り出すことができるように、シ
リコン基板1の面積に比べキャップ21の面積は小さ
く、図2、3に示すように、パッド12、15、19の
上方でのキャップ21においてはパッド上へワイヤボン
ディングを容易にするため不要部P1、P2、P3を除
去してキャップ21を小面積化している。即ち、センサ
は2枚のシリコンウェハ(シリコン基板1の形成用のウ
ェハとキャップ21の形成用のウェハ)の貼り合わせに
より形成されるが、キャップ形成用ウェハにおいて最終
的にキャップとならない領域(不要部)P1、P2、P
3を除去している。
封止構造の形成工程を、図4(a)〜(j)に基づいて
説明する。 〔図4(a)に示す工程〕まず、シリコンウェハをキャ
ップ基板32として用意し、キャップ基板32の表面の
所定領域にホトエッチングにより凹部を形成し、凹部に
挾まれた領域に各チップ毎の突部をそれぞれ形成する。
より詳しくは、熱酸化膜をマスクとし、エッチング液と
してKOHなどのアルカリ性溶液を用いた異方性エッチ
ングにより凹部を形成する。
でキャップ基板32をダイシングカットする際に、ダイ
シングブレード34、36(図6(a)、(c)参照)
とシリコンウェハ31との接触を回避するための必要な
間隙が確保される。 〔図4(b)に示す工程〕そして、キャップ基板32の
表面に接合層32aを形成する。接合層32aは、キャ
ップ基板32とセンサ基板31(図4(c)参照)との
間に不活性ガス、あるいは真空を封止する場合、例えば
Au−Si共晶接合法を用いるためにAu、あるいは反
応性を向上するためにAu上にTiおよびAuを成膜し
たものを適用する。
めの位置合わせ用ラインを形成する。つまり、図7に示
すように、形成した突起のエッジを基準ラインL1、L
2とし、基準ラインL1、L2から所定の距離ΔL1、
ΔL2だけ離した位置(ダイシングラインL3、L4)
においてカットする。このとき、ΔL1及びΔL2は後
の工程で昇華材を載せることから極力長くするのが好ま
しい。なお、図5はダイシングラインを2本形成してい
るが、ウェハのオリエンテーションフラットの切り出し
精度が信頼できるものであればそれを位置合わせのライ
ンとして用いることもできる。この場合、オリエンテー
ションフラット面に対し垂直に1本のみをラインL3を
設ける。
したセンサ素子(可動ゲートMOSトランジスタ)31
aをシリコンウェハの各チップ形成領域毎に形成したセ
ンサ基板31を用意する。そして、このセンサ基板31
の端、つまり上述した基準ラインL1、L2から所定距
離ΔL1、ΔL2の間にパラジクロロベンゼン等の昇華
材33を適量載せる。昇華材33として、例えばパラジ
クロロベンゼンを用いた場合、センサ基板31をパラジ
クロロベンゼンの融点以上(例えば60℃)に加熱し
て、パラジクロロベンゼンを液化してセンサ基板31の
端に載せる。このとき、昇華材33はセンサ基板31上
でなくキャップ基板32の端に載せてもよい。また、図
中では、凹部とセンサ基板31の間に昇華材33を配置
しているが、この間より隙間が狭い凸部とセンサ基板3
1の間に昇華材33を配置すれば、昇華材を少量ですま
せることができる。
材33が液状のままの状態でセンサ基板31とキャップ
基板32との位置合わせおよび接合を、位置合わせ機能
を有した接合装置にて実施する。ここで、両基板の位置
合わせ完了後、センサ基板31とキャップ基板32との
間に隙間を確保するため適当な隙間を空け、両基板を昇
華材を介して接触させる。その状態を保持しつつ両基板
を室温まで冷却すると両基板は隙間を確保した状態で仮
固定される。
センサ基板31を接合チャンバー内に搬送する。 〔図5(a)に示す工程〕接合チャンバー内を所望の圧
力で不活性ガスを充填あるいは真空排気する。その後、
接合層32aの材料に応じた接合方法でセンサ基板31
とキャップ基板32とを接合するが、Au−Si共晶接
合の場合には適当な圧力で加圧した後、共晶温度(約3
70℃)以上に加熱し、さらに冷却することで接合す
る。具体的には、この接合時において、仮固定に使用し
た昇華材33は加熱中に昇華してしまい消失するため、
センサ基板31とキャップ基板32が接し、これにより
接合が行われるようになっている。このような接合を行
った場合、接合後の位置ずれは、実験結果からほぼ位置
合わせを行った装置の合わせ精度程度になる。
基板32での不要部(図2、3におけるP1、P2、P
3)を分離するためのダイシングカットを行う。つま
り、キャップ部と不要部とを分けるためにキャップ基板
32をダイシングブレード34によりダイシングカット
する。その結果、ダイシングラインに溝が形成される。
ここで、カットする方向は図8(a)に示すようにオリ
エンテーションフラットに対して垂直な方向とし、形成
した位置合わせラインL3、L4を基準にして、カット
間隔およびカット位置を決定する。図8(a)において
L5にてカットするダイシングラインを示す。このよう
にしてキャップ基板32に対して縦横のダイシングライ
ンの内の一方のダイシングラインL5がカットされる。
このとき、キャップ基板32の裏目に目印となるマーク
がなくても容易にダイシングカットすることが可能とな
る。
サ基板31及びキャップ基板32の断面方向を90度変
えた断面図である。この図に示すように、ダイシングカ
ット用の粘着シート35をキャップ基板32の裏面に貼
り付ける。ここで、貼り付け時に粘着シート35とキャ
ップ基板32との間に空気が残りやすいが、ダイシング
カットによる切れ込み溝があるため、ここから空気を排
気できるので貼り付け後に軽く擦り付ければ粘着シート
35とキャップ基板32とが全域にわたり密着する。な
お、図5(b)の工程のダイシングカットにてできた不
要部は、キャップ基板32に残っているため、粘着シー
ト35をキャップ基板35に張りつけた時に粘着シート
35に貼付くようになっている。
ングブレード34を用いて、粘着シート35と共にキャ
ップ基板32を再度ダイシングカットする。カットする
方向は、図8(b)に示すように前述のラインL5に対
し垂直な方向(図ではL6にて示す)であり、位置合わ
せラインL3、L4と基準としてカット間隔およびカッ
ト位置を決定する。
イシングカットラインの内の未カットラインL6が粘着
シート35ごとカットされる。このダイシング工程にお
いて、粘着シート35をキャップ基板32に貼り付けた
状態でカットするので、不要部32bがダイシングカッ
ト中に飛散しセンサ基板31表面のパッシベーション膜
やパッドを損傷したりダイシングブレード34が破損す
ることが回避される。つまり、不要部32bは固定され
ており、上述した不具合を未然に回避することができ
る。
ラインL5とL6の順に行ったが、順番を変えてL6を
先にカットするようにしても上記効果を得ることができ
る。 〔図6(b)に示す工程〕引き続き、粘着シート35を
分割されたキャップ基板32から剥がす。このとき、粘
着シート35と共にキャップ不要部32bも除去され、
センサ基板31上にキャップ32cが搭載された形とな
る。このようにして粘着シート35が剥がされ、キャッ
プ基板32から不要部32bが分離される。
ングブレード36を用いてセンサ基板31ダイシングラ
インに沿ってダイシングカットし、各センサチップに分
割されて、それぞれキャップが形成されたセンサが形成
される。その結果、図1、2、3に示すセンサが製造さ
れる。
1とキャップ基板32を仮固定した状態で接合チャンバ
ーまで搬送しているため、接合チャンバーまでセンサ基
板31とキャップ基板32を搬送する時に、キャップ基
板32がセンサ基板31から位置ズレしないようにする
ことができる。また、昇華材33によってキャップ基板
32とセンサ基板31の間に隙間が空くようにしている
ため、キャップ基板32とセンサ基板31との間に不活
性ガス、あるいは真空を容易に封止することができる。
このような昇華材を用いて、センサ基板31とキャップ
基板32との仮固定を行っているため、接合チャンバー
外で、安価な汎用的な位置合わせ装置で位置合わせ可能
となり、低コストで高歩留まりな半導体装置を製造する
ことができる。
成するものに本発明を適用したものであるた、図7に示
すように、回路素子が形成された基板37と回路素子が
形成された基板40とを接合した構造の半導体装置に本
発明を適用してもよい。つまり、LSIチップ37とL
SIチップ40とを接合層(Auバンプ)38にて接合
した構造の、いわゆる「Chip on Chip」を
称するマルチチップに適用してもよい。また、回路素子
が形成された基板40をSiでなくガラスエポキシある
いはセラミック基板としてもよい。
図である。
図である。
図である。
図である。
ングカットする際におけるカット位置合わせ用ラインを
説明するための図である。
示す説明図である。
す説明図である。
プ基板、32a…突起部、32b…不要部、32c…キ
ャップ、33…昇華材、34、36…ダイシングブレー
ド、35…粘着テープ。
Claims (3)
- 【請求項1】 第1の半導体基板(31)と第2の半導
体基板(32)とを接合して一体とする半導体装置の製
造方法であって、 前記第1の半導体基板(31)と第2の半導体基板(3
2)を位置合わせを行うと共に、前記第1、第2の半導
体基板(31、32)とを支持材(33)にて仮固定す
る第1工程と、 前記仮固定が行われた状態で、接合チャンバー内に前記
第1、第2の半導体基板(31、32)を移動させる第
2工程と、 前記接合チャンバー内にて前記支持体(33)を溶融あ
るいは昇華させると共に、前記第1、第2の半導体基板
(31、32)とを接合する第3工程と、 を備えたことを特徴とする半導体装置の製造方法。 - 【請求項2】 前記第1の半導体基板(31)は、機械
的強度の低い構造体(31a)が形成されるものであ
り、 前記第2の半導体基板(32)は、この第2の半導体基
板(32)の表面において前記構造体(31a)に対し
て空隙をもって覆うキャップである場合において、 前記第1工程では、前記第1、第2の半導体基板(3
1、32)との間が所定の隙間が空くように、前記支持
体(33)による仮固定を行うことを特徴とする請求項
1記載の半導体装置の製造方法。 - 【請求項3】 前記支持体(33)は、パラジクロロベ
ンゼン、ナフタリン等の昇華材であることを特徴とする
請求項1又は2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27467897A JP3702612B2 (ja) | 1997-10-07 | 1997-10-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27467897A JP3702612B2 (ja) | 1997-10-07 | 1997-10-07 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11111878A true JPH11111878A (ja) | 1999-04-23 |
JP3702612B2 JP3702612B2 (ja) | 2005-10-05 |
Family
ID=17545048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27467897A Expired - Fee Related JP3702612B2 (ja) | 1997-10-07 | 1997-10-07 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3702612B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001319985A (ja) * | 2000-02-29 | 2001-11-16 | Agilent Technol Inc | チップマウント型封止構造体 |
US6890834B2 (en) | 2001-06-11 | 2005-05-10 | Matsushita Electric Industrial Co., Ltd. | Electronic device and method for manufacturing the same |
JP2009512202A (ja) * | 2005-10-14 | 2009-03-19 | エスティーマイクロエレクトロニクス エス.アール.エル. | 集積デバイス用の基板レベル・アセンブリ、その製造プロセス、および関連する集積デバイス |
JP2009065205A (ja) * | 2003-10-30 | 2009-03-26 | Kyocera Corp | 電子装置の製造方法 |
JP2009516365A (ja) * | 2005-11-10 | 2009-04-16 | フラウンホーファー・ゲゼルシャフト・ツール・フェルデルング・デア・アンゲヴァンテン・フォルシュング・エー・ファウ | カバーウエハー又は構造要素−カバー、ウエハー構造部分又はマイクロ技術に使用可能な構造要素、及び対応するウエハー−部分又は構造要素−部分をはんだ付けする方法 |
US8375789B2 (en) | 2009-06-03 | 2013-02-19 | Stmicroelectronics S.R.L. | Microelectromechanical gyroscope with position control driving and method for controlling a microelectromechanical gyroscope |
US8787600B2 (en) | 2009-05-11 | 2014-07-22 | Stmicroelectronics S.R.L. | Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof |
CN104064525A (zh) * | 2013-03-19 | 2014-09-24 | 精工爱普生株式会社 | 模块、模块的制造方法、电子设备及移动体 |
US10555091B2 (en) | 2017-09-15 | 2020-02-04 | Stmicroelectronics S.R.L. | Method for manufacturing a thin filtering membrane and an acoustic transducer device including the filtering membrane |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07209105A (ja) * | 1994-01-18 | 1995-08-11 | Nippondenso Co Ltd | 半導体力学量センサ及びその製造方法 |
JPH07263491A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | 半導体素子の実装方法 |
JPH08293665A (ja) * | 1995-04-21 | 1996-11-05 | Hitachi Ltd | 電子回路の製造方法 |
JPH08316497A (ja) * | 1995-05-18 | 1996-11-29 | Nippondenso Co Ltd | 半導体装置の製造方法 |
JPH09246464A (ja) * | 1996-03-08 | 1997-09-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
1997
- 1997-10-07 JP JP27467897A patent/JP3702612B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07209105A (ja) * | 1994-01-18 | 1995-08-11 | Nippondenso Co Ltd | 半導体力学量センサ及びその製造方法 |
JPH07263491A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | 半導体素子の実装方法 |
JPH08293665A (ja) * | 1995-04-21 | 1996-11-05 | Hitachi Ltd | 電子回路の製造方法 |
JPH08316497A (ja) * | 1995-05-18 | 1996-11-29 | Nippondenso Co Ltd | 半導体装置の製造方法 |
JPH09246464A (ja) * | 1996-03-08 | 1997-09-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001319985A (ja) * | 2000-02-29 | 2001-11-16 | Agilent Technol Inc | チップマウント型封止構造体 |
US6890834B2 (en) | 2001-06-11 | 2005-05-10 | Matsushita Electric Industrial Co., Ltd. | Electronic device and method for manufacturing the same |
US6965107B2 (en) | 2001-06-11 | 2005-11-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor-based encapsulated infrared sensor and electronic device |
JP2009065205A (ja) * | 2003-10-30 | 2009-03-26 | Kyocera Corp | 電子装置の製造方法 |
JP2009512202A (ja) * | 2005-10-14 | 2009-03-19 | エスティーマイクロエレクトロニクス エス.アール.エル. | 集積デバイス用の基板レベル・アセンブリ、その製造プロセス、および関連する集積デバイス |
US8049287B2 (en) | 2005-10-14 | 2011-11-01 | Stmicroelectronics S.R.L. | Substrate-level assembly for an integrated device, manufacturing process thereof and related integrated device |
USRE46671E1 (en) | 2005-10-14 | 2018-01-16 | Stmicroelectronics S.R.L. | Substrate-level assembly for an integrated device, manufacturing process thereof and related integrated device |
JP2009516365A (ja) * | 2005-11-10 | 2009-04-16 | フラウンホーファー・ゲゼルシャフト・ツール・フェルデルング・デア・アンゲヴァンテン・フォルシュング・エー・ファウ | カバーウエハー又は構造要素−カバー、ウエハー構造部分又はマイクロ技術に使用可能な構造要素、及び対応するウエハー−部分又は構造要素−部分をはんだ付けする方法 |
US8039950B2 (en) | 2005-11-10 | 2011-10-18 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Solder material lining a cover wafer attached to wafer substrate |
KR101416773B1 (ko) * | 2005-11-10 | 2014-08-06 | 프라운호퍼-게젤샤프트 츄어 푀르더룽 데어 안게반텐 포르슝에.파우. | 커버 웨이퍼 또는 소자 커버, 웨이퍼 구성품 또는마이크로시스템 기술로 설치될 수 있는 소자 및 관련웨이퍼 구성품들이나 소자 부품들을 접합하기 위한 납땜방법 |
US9096424B2 (en) | 2009-05-11 | 2015-08-04 | Stmicroelectronics S.R.L. | Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof |
US8787600B2 (en) | 2009-05-11 | 2014-07-22 | Stmicroelectronics S.R.L. | Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof |
US8375789B2 (en) | 2009-06-03 | 2013-02-19 | Stmicroelectronics S.R.L. | Microelectromechanical gyroscope with position control driving and method for controlling a microelectromechanical gyroscope |
JP2014183151A (ja) * | 2013-03-19 | 2014-09-29 | Seiko Epson Corp | モジュール、モジュールの製造方法、電子機器、および移動体 |
CN104064525A (zh) * | 2013-03-19 | 2014-09-24 | 精工爱普生株式会社 | 模块、模块的制造方法、电子设备及移动体 |
US10555091B2 (en) | 2017-09-15 | 2020-02-04 | Stmicroelectronics S.R.L. | Method for manufacturing a thin filtering membrane and an acoustic transducer device including the filtering membrane |
US11317219B2 (en) | 2017-09-15 | 2022-04-26 | Stmicroelectronics S.R.L. | Method for manufacturing a thin filtering membrane and an acoustic transducer device including the filtering membrane |
Also Published As
Publication number | Publication date |
---|---|
JP3702612B2 (ja) | 2005-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3613838B2 (ja) | 半導体装置の製造方法 | |
US8264051B2 (en) | Semiconductor device and manufacturing method of the same | |
US6313529B1 (en) | Bump bonding and sealing a semiconductor device with solder | |
US6555901B1 (en) | Semiconductor device including eutectic bonding portion and method for manufacturing the same | |
US6441481B1 (en) | Hermetically sealed microstructure package | |
US6624003B1 (en) | Integrated MEMS device and package | |
US5320705A (en) | Method of manufacturing a semiconductor pressure sensor | |
US8962389B2 (en) | Microelectronic packages including patterned die attach material and methods for the fabrication thereof | |
JP3646349B2 (ja) | 半導体装置の製造方法 | |
US20120319220A1 (en) | Method of bonding semiconductor substrate and mems device | |
JP2001326367A (ja) | センサおよびその製造方法 | |
US9425115B2 (en) | Glass frit wafer bond protective structure | |
US5095349A (en) | Semiconductor pressure sensor and method of manufacturing same | |
JP4924663B2 (ja) | 半導体装置およびその製造方法 | |
US20120299128A1 (en) | Method of bonding semiconductor substrate and mems device | |
JP3702612B2 (ja) | 半導体装置の製造方法 | |
US7510947B2 (en) | Method for wafer level packaging and fabricating cap structures | |
US20020180031A1 (en) | Semiconductor device | |
US7973392B2 (en) | Electronic device and method for manufacturing structure for electronic device | |
JP3543471B2 (ja) | 半導体装置の製造方法 | |
JP4178575B2 (ja) | 半導体装置の製造方法 | |
JPH06213747A (ja) | 容量型半導体センサ | |
JP3086305B2 (ja) | センサー及びその製造方法 | |
JPH0382059A (ja) | 樹脂封止型半導体装置 | |
JPH06125096A (ja) | 半導体圧力センサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050711 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110729 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |