JPH11111878A

JPH11111878A - 半導体装置の製造方法

Info

Publication number: JPH11111878A
Application number: JP9274678A
Authority: JP
Inventors: Shinji Yoshihara; 晋二吉原; Kouji Senda; 厚慈千田
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1997-10-07
Filing date: 1997-10-07
Publication date: 1999-04-23
Anticipated expiration: 2017-10-07
Also published as: JP3702612B2

Abstract

(57)【要約】【課題】キャップと加速度センサとの位置ズレを防止
すると共に、不活性ガス充填あるいは真空封止を良好に
行える半導体装置を提供する。【解決手段】センサ基板３１とキャップ基板３２の位
置合わせを行うと共に、センサ基板３１とキャップ基板
３２との間を昇華材３３で仮固定する。このとき、セン
サ基板３１とキャップ基板３２との間に所定の隙間が空
くようにする。このように、仮固定した状態でセンサ基
板３１とキャップ基板３２を接合チャンバー内に移動さ
せ、センサ基板３１とキャップ基板３２とを接合する。
このように、仮固定した状態でセンサ基板３１とキャッ
プ基板３２を接合チャンバー内に移動させているため、
センサ基板３１とキャップ基板３２の位置ズレが発生し
ない。そして、センサ基板３１とキャップ基板３２との
間に所定の隙間が空くようにしているため、不活性ガス
充填や真空封止が良好に行うようにすることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置の製
造方法に係り、例えば、機能素子を覆う保護キャップを
不活性ガスあるいは真空中にて接合する半導体装置の製
造方法等に適用できるものである。

【０００２】

【従来の技術】表面マイクロ加工技術を駆使した半導体
加速度センサ等においては、シリコンチップ上に可動部
（振動部）に有し、可動部の変位により加速度等の物理
量を電気信号に変換して取り出すようになっている。こ
のような半導体装置において、可動部を保護するために
可動部をキャップにて覆うことが行われている。すなわ
ち、このキャップにてウェハからチップにダイシングカ
ットする際の水圧や水流から可動部を保護すると共に、
樹脂モールドする際に可動部内部に樹脂が侵入すること
を防いでいる。

【０００３】可動部にキャップを搭載（接合）するにあ
たり、センサチップのチップサイズを小さくすることが
低コスト化につながることから、接合領域部にあたる接
合枠幅をより狭くし、位置合わせ精度をより高くするこ
とが要求されている。従来では、キャップとなる基板
（以下、キャップ基板という）とセンサが形成されたウ
ェハ（以下、センサ基板という）のそれぞれに設けられ
た位置合わせ用マークを合わせることによって、センサ
基板上にキャップ基板を位置合わせして搭載し、さらに
キャップ基板を載せたままセンサ基板を接合チャンバー
内に移動させたのち、接合チャンバー内を不活性ガス雰
囲気あるいは真空にした状態で加熱することでキャップ
基板をセンサ基板に接合している。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来の方法では、センサ基板上にキャップ基板を位置合わ
せして載せているのみであり、キャップ基板がセンサ基
板に固定されていないため、接合チャンバーに移動させ
る際にキャップ基板が位置ズレしてしまうという問題が
ある。この場合、接合チャンバーに移動させる必要性を
なくすことが考えられるが、接合チャンバーに位置合わ
せ機構を搭載しなければならないため、装置が大規模か
つコスト高になるため好ましくない。センサエレメント
の空気粘性の影響からキャップ内部を真空雰囲気にする
場合は、さらに接合装置への位置合わせ機構の搭載が困
難になるためなおさらである。

【０００５】仮に、マルチチャンバーとして接合用のチ
ャンバーと位置合わせ用のチャンバーを別チャンバーに
してもチャンバー間の搬送時に位置ずれを起こす可能性
があるため、この問題を解決することはできない。一
方、キャップ基板をセンサ基板にそのまま載せているた
め、キャップ基板の自重によりキャップ基板とセンサ基
板との隙間が確保できなくなるため、コンダクダンスの
影響からキャップ内部への不活性ガス充填あるいは排気
が十分できなくなる。このため、キャップ内部の圧力に
バラツキが生じたり、目標とする圧力まで達しなかった
りするという問題もある。

【０００６】本発明は上記問題に鑑みて成され、接合用
チャンバーへ移動させるまでの間における半導体基板の
位置ズレを防止し、高歩留まりの半導体装置が製造でき
る方法を提供することを第１の目的とする。また、半導
体基板間における不活性ガス充填あるいは真空封止を良
好に行える半導体装置の製造方法を適用することを第２
の目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、第１の半導体基板（３１）と第２の半導体基板（３
２）を位置合わせを行うと共に、第１、第２の半導体基
板（３１、３２）とを支持材にて仮固定し、この仮固定
が行われた状態で第１、第２の半導体基板（３１、３
２）を接合チャンバー内に移動させ、さらに接合チャン
バー内にて支持体（３３）を溶融あるいは昇華させると
共に、第１、第２の半導体基板（３１、３２）とを接合
するようにすることを特徴としている。

【０００８】このように、第１、第２の半導体基板（３
１、３２）とを位置合わせした時の状態で支持材（３
３）で仮固定し、この仮固定した状態で第１、第２の半
導体基板（３１、３２）を接合チャンバー内に移動させ
ているため、接合チャンバー内に移動させるまでの間
に、第１、第２の半導体基板（３１、３２）の位置ズレ
が発生しない。このため、第１、第２の半導体基板（３
１、３２）の接合を良好に行うことができ、高歩留まり
の半導体装置を製造することができる。

【０００９】なお、具体的には、請求項３に示すよう
に、支持体（３３）として、パラジクロロベンゼン、ナ
フタリン等の昇華材を適用することができる。請求項２
に記載の発明においては、第１の半導体基板（３１）
は、機械的強度の低い構造体（３１ａ）が形成されるも
のであり、第２の半導体基板（３２）は、この第２の半
導体基板（３２）の表面において前記構造体（３１ａ）
に対して空隙をもって覆うキャップである場合におい
て、第１、第２の半導体基板（３１、３２）との間が所
定の隙間が空くように、支持材（３３）による仮固定を
行うことを特徴としている。

【００１０】このように、第１、第２の半導体基板（３
１、３２）の間に所定の隙間が空くようにすることによ
り、キャップと構造体（３１ａ）の間における不活性ガ
ス充填あるいは真空封止を良好に行うようにすることが
できる。なお、このように構造体（３１ａ）が形成され
ている場合には、第１、第２の半導体基板（３１、３
２）をチップ単位にダイシングカットする必要がある。
この場合、まずキャップとなる第２の半導体基板（３
２）の不要部（３２ｂ）を排除するダイシングカットを
行う必要があるが、この不要部（３２ｂ）の排除を容易
にするために、粘着テープ（３５）を用いるようにして
も良い。

【００１１】すなわち、ダイシングカットは、ウェハに
形成されたオリエンテーションフラットに対して垂直方
向と平行方向の２方向に行うが、このうちの一方のダイ
シングカットを行った後に、第２半導体基板（３２）に
粘着テープ（３５）を貼付け、その後もう一方向のダイ
シングカットを行うようにすれば、不要部（３２ｂ）が
粘着テープ（３５）に貼付くようにすることができるた
め、不要部（３２ｂ）の排除を容易に行うことができ
る。

【００１２】

【発明の実施の形態】以下、図面を参照して本発明実施
形態を詳細に説明する。図１に、本実施の形態における
可動ゲートＭＯＳトランジスタ型加速度センサの平面図
を示す。また、図２には図１のＡ−Ａ断面を示し、図３
には図１のＢ−Ｂ断面を示す。

【００１３】半導体基板としてのＰ型シリコン基板１上
にはフィールド酸化膜２が形成されるとともにその上に
窒化シリコン膜３及びシリコン酸化膜１６が積層されて
いる。また、Ｐ型シリコン基板１上には、フィールド酸
化膜２、窒化シリコン膜３およびシリコン酸化膜１６の
無い長方形状の領域４が形成されている。領域４におけ
るＰ型シリコン基板１の上にはゲート絶縁膜５が形成さ
れている。窒化シリコン膜３の上には、領域４を架設す
るように両持ち梁構造の可動ゲート電極６が配置されて
いる。この可動ゲート電極６は帯状にて直線的に延びる
ポリシリコン薄膜よりなる。また、フィールド酸化膜２
および窒化シリコン膜３よりＰ型シリコン基板１と可動
ゲート電極６とが絶縁されている。

【００１４】図３において、Ｐ型シリコン基板１の上面
における可動ゲート電極６の両側には不純物拡散層から
なる固定ソース電極７と固定ドレイン電極８が形成さ
れ、この電極７、８はＰ型シリコン基板１にイオン注入
等によりＮ型不純物を導入することにより形成されたも
のである。図２に示すように、Ｐ型シリコン基板１には
Ｎ型不純物拡散領域９が延設され、Ｎ型不純物拡散領域
９はアルミ１０により可動ゲート電極６と接続されると
ともにアルミ配線１１と電気的に接続されている。アル
ミ配線１１の他端部はアルミパッド（電極パッド）１２
として窒化シリコン膜３およびシリコン酸化膜１６から
露出している。又、図３に示すように、Ｐ型シリコン基
板１にはＮ型不純物拡散領域１３が延設され、Ｎ型不純
物拡散領域１３は固定ソース電極７と接続されるととも
にアルミ配線１４と電気的に接続されている。アルミ配
線１４の他端部はアルミパッド（電極パッド）１５とし
て窒化シリコン膜３およびシリコン酸化膜１６から露出
している。さらに、Ｐ型シリコン基板１にはＮ型不純物
拡散領域１７が延設され、Ｎ型不純物拡散領域１７は固
定ドレイン電極８と接続されるとともにアルミ配線１８
と電気的に接続されている。アルミ配線１８の他端部は
アルミパッド（電極パッド）１９として窒化シリコン膜
３およびシリコン酸化膜１６から露出している。

【００１５】尚、可動ゲート電極６以外の領域について
はシリコン酸化膜１６の上にパッシベーション膜（最終
保護膜）としてさらにシリコン窒化膜が積層されてい
る。そして、アルミパッド１２、１５、１９はワイヤボ
ンディングにて外部の電子回路と接続されている。図３
に示すように、Ｐ型シリコン基板１における固定ソース
電極７と固定ドレイン電極８との間には、反転層２０が
形成され、同反転層２０はシリコン基板１と可動ゲート
電極（両持ち梁）６との間に電圧を印加することにより
生じたものである。

【００１６】このように本センサは、両持ち梁構造の可
動電極６が配置されており、機械的強度が低い構造とな
っている。加速度検出の際には、可動ゲート電極６とシ
リコン基板１との間に電圧をかけると、反転層２０が形
成され、固定ソース電極７と固定ドレイン電極８との間
に電流が流れる。そして、本加速度センサが加速度を受
けて、図３中に示すＺ方向（基板表面に垂直な方向）に
可動ゲート電極６が変位した場合には電界強度の変化に
よって反転層２０のキャリア濃度が増大し電流（ドレイ
ン電流）が増大する。このように、本加速度センサは、
シリコン基板１に機能素子としてのセンサ素子（可動ゲ
ートＭＯＳトランジスタ）ＥＳが形成され、電流量の増
減で加速度を検出することができる。

【００１７】機械的強度の低い可動ゲート電極６を保護
するためのキャップ（接合部材）２は、四角板形のシリ
コン基板よりなる。キャップ２１の下面には突部２２が
四角環状に形成されている（図１参照）。キャップ２１
の下面には接合層２３が形成されている。接合層２３
は、例えばＡｕ−Ｓｉ共晶接合法で接合するのであれ
ば、Ａｕが用いられる。

【００１８】そして、シリコン酸化膜１６の上に、接合
層２３を介してキャップ２１の突部２２が接合されてい
る。又、突部２２の外側における突部２２の周辺にアル
ミパッド（電極パッド）１２、１５、１９が配置されて
いる。尚、センサ素子（可動ゲートＭＯＳトランジス
タ）ＥＳとパッド１２、１５、１９の間の領域には制御
回路等が形成されているが図では省略してある。

【００１９】このように、センサ素子ＥＳが形成された
シリコン基板１に対してキャップ２１が空隙２４をもっ
て対抗配置されている。つまり、シリコン基板１対し接
合層２３を介してキャップ２１を接合することにより、
シリコン基板１の表面においてキャップ２１内の空隙２
４にセンサ素子ＥＳが封止された構造となっている。こ
のキャップ２１にてウェハからチップにダイシングカッ
トする際の水圧や水流から可動ゲート電極６を保護する
ことができる。

【００２０】また、アルミパッド１２、１５、１９から
ボンディングワイヤを取り出すことができるように、シ
リコン基板１の面積に比べキャップ２１の面積は小さ
く、図２、３に示すように、パッド１２、１５、１９の
上方でのキャップ２１においてはパッド上へワイヤボン
ディングを容易にするため不要部Ｐ１、Ｐ２、Ｐ３を除
去してキャップ２１を小面積化している。即ち、センサ
は２枚のシリコンウェハ（シリコン基板１の形成用のウ
ェハとキャップ２１の形成用のウェハ）の貼り合わせに
より形成されるが、キャップ形成用ウェハにおいて最終
的にキャップとならない領域（不要部）Ｐ１、Ｐ２、Ｐ
３を除去している。

【００２１】次に、本発明に関わるキャップ２１による
封止構造の形成工程を、図４（ａ）〜（ｊ）に基づいて
説明する。〔図４（ａ）に示す工程〕まず、シリコンウェハをキャ
ップ基板３２として用意し、キャップ基板３２の表面の
所定領域にホトエッチングにより凹部を形成し、凹部に
挾まれた領域に各チップ毎の突部をそれぞれ形成する。
より詳しくは、熱酸化膜をマスクとし、エッチング液と
してＫＯＨなどのアルカリ性溶液を用いた異方性エッチ
ングにより凹部を形成する。

【００２２】このとき形成される突部により、後の工程
でキャップ基板３２をダイシングカットする際に、ダイ
シングブレード３４、３６（図６（ａ）、（ｃ）参照）
とシリコンウェハ３１との接触を回避するための必要な
間隙が確保される。〔図４（ｂ）に示す工程〕そして、キャップ基板３２の
表面に接合層３２ａを形成する。接合層３２ａは、キャ
ップ基板３２とセンサ基板３１（図４（ｃ）参照）との
間に不活性ガス、あるいは真空を封止する場合、例えば
Ａｕ−Ｓｉ共晶接合法を用いるためにＡｕ、あるいは反
応性を向上するためにＡｕ上にＴｉおよびＡｕを成膜し
たものを適用する。

【００２３】引き続き、キャップ基板３２を分割するた
めの位置合わせ用ラインを形成する。つまり、図７に示
すように、形成した突起のエッジを基準ラインＬ１、Ｌ
２とし、基準ラインＬ１、Ｌ２から所定の距離ΔＬ１、
ΔＬ２だけ離した位置（ダイシングラインＬ３、Ｌ４）
においてカットする。このとき、ΔＬ１及びΔＬ２は後
の工程で昇華材を載せることから極力長くするのが好ま
しい。なお、図５はダイシングラインを２本形成してい
るが、ウェハのオリエンテーションフラットの切り出し
精度が信頼できるものであればそれを位置合わせのライ
ンとして用いることもできる。この場合、オリエンテー
ションフラット面に対し垂直に１本のみをラインＬ３を
設ける。

【００２４】〔図４（ｃ）に示す工程〕図１〜図３に示
したセンサ素子（可動ゲートＭＯＳトランジスタ）３１
ａをシリコンウェハの各チップ形成領域毎に形成したセ
ンサ基板３１を用意する。そして、このセンサ基板３１
の端、つまり上述した基準ラインＬ１、Ｌ２から所定距
離ΔＬ１、ΔＬ２の間にパラジクロロベンゼン等の昇華
材３３を適量載せる。昇華材３３として、例えばパラジ
クロロベンゼンを用いた場合、センサ基板３１をパラジ
クロロベンゼンの融点以上（例えば６０℃）に加熱し
て、パラジクロロベンゼンを液化してセンサ基板３１の
端に載せる。このとき、昇華材３３はセンサ基板３１上
でなくキャップ基板３２の端に載せてもよい。また、図
中では、凹部とセンサ基板３１の間に昇華材３３を配置
しているが、この間より隙間が狭い凸部とセンサ基板３
１の間に昇華材３３を配置すれば、昇華材を少量ですま
せることができる。

【００２５】〔図４（ｄ）に示す工程〕引き続き、昇華
材３３が液状のままの状態でセンサ基板３１とキャップ
基板３２との位置合わせおよび接合を、位置合わせ機能
を有した接合装置にて実施する。ここで、両基板の位置
合わせ完了後、センサ基板３１とキャップ基板３２との
間に隙間を確保するため適当な隙間を空け、両基板を昇
華材を介して接触させる。その状態を保持しつつ両基板
を室温まで冷却すると両基板は隙間を確保した状態で仮
固定される。

【００２６】この後、キャップ基板３２が仮固定された
センサ基板３１を接合チャンバー内に搬送する。〔図５（ａ）に示す工程〕接合チャンバー内を所望の圧
力で不活性ガスを充填あるいは真空排気する。その後、
接合層３２ａの材料に応じた接合方法でセンサ基板３１
とキャップ基板３２とを接合するが、Ａｕ−Ｓｉ共晶接
合の場合には適当な圧力で加圧した後、共晶温度（約３
７０℃）以上に加熱し、さらに冷却することで接合す
る。具体的には、この接合時において、仮固定に使用し
た昇華材３３は加熱中に昇華してしまい消失するため、
センサ基板３１とキャップ基板３２が接し、これにより
接合が行われるようになっている。このような接合を行
った場合、接合後の位置ずれは、実験結果からほぼ位置
合わせを行った装置の合わせ精度程度になる。

【００２７】〔図５（ｂ）に示す工程〕次に、キャップ
基板３２での不要部（図２、３におけるＰ１、Ｐ２、Ｐ
３）を分離するためのダイシングカットを行う。つま
り、キャップ部と不要部とを分けるためにキャップ基板
３２をダイシングブレード３４によりダイシングカット
する。その結果、ダイシングラインに溝が形成される。
ここで、カットする方向は図８（ａ）に示すようにオリ
エンテーションフラットに対して垂直な方向とし、形成
した位置合わせラインＬ３、Ｌ４を基準にして、カット
間隔およびカット位置を決定する。図８（ａ）において
Ｌ５にてカットするダイシングラインを示す。このよう
にしてキャップ基板３２に対して縦横のダイシングライ
ンの内の一方のダイシングラインＬ５がカットされる。
このとき、キャップ基板３２の裏目に目印となるマーク
がなくても容易にダイシングカットすることが可能とな
る。

【００２８】〔図５（ｃ）に示す工程〕この図は、セン
サ基板３１及びキャップ基板３２の断面方向を９０度変
えた断面図である。この図に示すように、ダイシングカ
ット用の粘着シート３５をキャップ基板３２の裏面に貼
り付ける。ここで、貼り付け時に粘着シート３５とキャ
ップ基板３２との間に空気が残りやすいが、ダイシング
カットによる切れ込み溝があるため、ここから空気を排
気できるので貼り付け後に軽く擦り付ければ粘着シート
３５とキャップ基板３２とが全域にわたり密着する。な
お、図５（ｂ）の工程のダイシングカットにてできた不
要部は、キャップ基板３２に残っているため、粘着シー
ト３５をキャップ基板３５に張りつけた時に粘着シート
３５に貼付くようになっている。

【００２９】〔図６（ａ）に示す工程〕さらに、ダイシ
ングブレード３４を用いて、粘着シート３５と共にキャ
ップ基板３２を再度ダイシングカットする。カットする
方向は、図８（ｂ）に示すように前述のラインＬ５に対
し垂直な方向（図ではＬ６にて示す）であり、位置合わ
せラインＬ３、Ｌ４と基準としてカット間隔およびカッ
ト位置を決定する。

【００３０】このようにしてキャップ基板３２に対しダ
イシングカットラインの内の未カットラインＬ６が粘着
シート３５ごとカットされる。このダイシング工程にお
いて、粘着シート３５をキャップ基板３２に貼り付けた
状態でカットするので、不要部３２ｂがダイシングカッ
ト中に飛散しセンサ基板３１表面のパッシベーション膜
やパッドを損傷したりダイシングブレード３４が破損す
ることが回避される。つまり、不要部３２ｂは固定され
ており、上述した不具合を未然に回避することができ
る。

【００３１】なお、本実施形態では、カットする順番を
ラインＬ５とＬ６の順に行ったが、順番を変えてＬ６を
先にカットするようにしても上記効果を得ることができ
る。〔図６（ｂ）に示す工程〕引き続き、粘着シート３５を
分割されたキャップ基板３２から剥がす。このとき、粘
着シート３５と共にキャップ不要部３２ｂも除去され、
センサ基板３１上にキャップ３２ｃが搭載された形とな
る。このようにして粘着シート３５が剥がされ、キャッ
プ基板３２から不要部３２ｂが分離される。

【００３２】〔図６（ｃ）に示す工程〕そして、ダイシ
ングブレード３６を用いてセンサ基板３１ダイシングラ
インに沿ってダイシングカットし、各センサチップに分
割されて、それぞれキャップが形成されたセンサが形成
される。その結果、図１、２、３に示すセンサが製造さ
れる。

【００３３】このように、昇華材を用いてセンサ基板３
１とキャップ基板３２を仮固定した状態で接合チャンバ
ーまで搬送しているため、接合チャンバーまでセンサ基
板３１とキャップ基板３２を搬送する時に、キャップ基
板３２がセンサ基板３１から位置ズレしないようにする
ことができる。また、昇華材３３によってキャップ基板
３２とセンサ基板３１の間に隙間が空くようにしている
ため、キャップ基板３２とセンサ基板３１との間に不活
性ガス、あるいは真空を容易に封止することができる。
このような昇華材を用いて、センサ基板３１とキャップ
基板３２との仮固定を行っているため、接合チャンバー
外で、安価な汎用的な位置合わせ装置で位置合わせ可能
となり、低コストで高歩留まりな半導体装置を製造する
ことができる。

【００３４】上述した実施形態では、加速度センサを形
成するものに本発明を適用したものであるた、図７に示
すように、回路素子が形成された基板３７と回路素子が
形成された基板４０とを接合した構造の半導体装置に本
発明を適用してもよい。つまり、ＬＳＩチップ３７とＬ
ＳＩチップ４０とを接合層（Ａｕバンプ）３８にて接合
した構造の、いわゆる「ＣｈｉｐｏｎＣｈｉｐ」を
称するマルチチップに適用してもよい。また、回路素子
が形成された基板４０をＳｉでなくガラスエポキシある
いはセラミック基板としてもよい。

【図面の簡単な説明】

【図１】本発明を適用して形成した加速度センサの正面
図である。

【図２】図１におけるＡ−Ａ矢視断面図である。

【図３】図１におけるＢ−Ｂ矢視断面図である。

【図４】図１に示す加速度センサの製造工程を示す説明
図である。

【図５】図４に続く加速度センサの製造工程を示す説明
図である。

【図６】図５に続く加速度センサの製造工程を示す説明
図である。

【図７】センサ基板３１及びキャップ基板３２をダイシ
ングカットする際におけるカット位置合わせ用ラインを
説明するための図である。

【図８】キャップ基板３２のダイシングカットの状態を
示す説明図である。

【図９】センサ基板３１のダイシングカットの状態を示
す説明図である。

【符号の説明】

３１…センサ基板、３１ａ…センサ素子、３２…キャッ
プ基板、３２ａ…突起部、３２ｂ…不要部、３２ｃ…キ
ャップ、３３…昇華材、３４、３６…ダイシングブレー
ド、３５…粘着テープ。

Claims

【特許請求の範囲】

【請求項１】第１の半導体基板（３１）と第２の半導
体基板（３２）とを接合して一体とする半導体装置の製
造方法であって、前記第１の半導体基板（３１）と第２の半導体基板（３
２）を位置合わせを行うと共に、前記第１、第２の半導
体基板（３１、３２）とを支持材（３３）にて仮固定す
る第１工程と、前記仮固定が行われた状態で、接合チャンバー内に前記
第１、第２の半導体基板（３１、３２）を移動させる第
２工程と、前記接合チャンバー内にて前記支持体（３３）を溶融あ
るいは昇華させると共に、前記第１、第２の半導体基板
（３１、３２）とを接合する第３工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項２】前記第１の半導体基板（３１）は、機械
的強度の低い構造体（３１ａ）が形成されるものであ
り、前記第２の半導体基板（３２）は、この第２の半導体基
板（３２）の表面において前記構造体（３１ａ）に対し
て空隙をもって覆うキャップである場合において、前記第１工程では、前記第１、第２の半導体基板（３
１、３２）との間が所定の隙間が空くように、前記支持
体（３３）による仮固定を行うことを特徴とする請求項
１記載の半導体装置の製造方法。
【請求項３】前記支持体（３３）は、パラジクロロベ
ンゼン、ナフタリン等の昇華材であることを特徴とする
請求項１又は２に記載の半導体装置の製造方法。