JP3702612B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3702612B2 JP3702612B2 JP27467897A JP27467897A JP3702612B2 JP 3702612 B2 JP3702612 B2 JP 3702612B2 JP 27467897 A JP27467897 A JP 27467897A JP 27467897 A JP27467897 A JP 27467897A JP 3702612 B2 JP3702612 B2 JP 3702612B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- cap
- sensor
- sensor substrate
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Force In General (AREA)
- Pressure Sensors (AREA)
Description
【発明の属する技術分野】
この発明は、半導体装置の製造方法に係り、例えば、機能素子を覆う保護キャップを不活性ガスあるいは真空中にて接合する半導体装置の製造方法等に適用できるものである。
【0002】
【従来の技術】
表面マイクロ加工技術を駆使した半導体加速度センサ等においては、シリコンチップ上に可動部(振動部)に有し、可動部の変位により加速度等の物理量を電気信号に変換して取り出すようになっている。
このような半導体装置において、可動部を保護するために可動部をキャップにて覆うことが行われている。すなわち、このキャップにてウェハからチップにダイシングカットする際の水圧や水流から可動部を保護すると共に、樹脂モールドする際に可動部内部に樹脂が侵入することを防いでいる。
【0003】
可動部にキャップを搭載(接合)するにあたり、センサチップのチップサイズを小さくすることが低コスト化につながることから、接合領域部にあたる接合枠幅をより狭くし、位置合わせ精度をより高くすることが要求されている。
従来では、キャップとなる基板(以下、キャップ基板という)とセンサが形成されたウェハ(以下、センサ基板という)のそれぞれに設けられた位置合わせ用マークを合わせることによって、センサ基板上にキャップ基板を位置合わせして搭載し、さらにキャップ基板を載せたままセンサ基板を接合チャンバー内に移動させたのち、接合チャンバー内を不活性ガス雰囲気あるいは真空にした状態で加熱することでキャップ基板をセンサ基板に接合している。
【0004】
【発明が解決しようとする課題】
しかしながら、上記従来の方法では、センサ基板上にキャップ基板を位置合わせして載せているのみであり、キャップ基板がセンサ基板に固定されていないため、接合チャンバーに移動させる際にキャップ基板が位置ズレしてしまうという問題がある。この場合、接合チャンバーに移動させる必要性をなくすことが考えられるが、接合チャンバーに位置合わせ機構を搭載しなければならないため、装置が大規模かつコスト高になるため好ましくない。センサエレメントの空気粘性の影響からキャップ内部を真空雰囲気にする場合は、さらに接合装置への位置合わせ機構の搭載が困難になるためなおさらである。
【0005】
仮に、マルチチャンバーとして接合用のチャンバーと位置合わせ用のチャンバーを別チャンバーにしてもチャンバー間の搬送時に位置ずれを起こす可能性があるため、この問題を解決することはできない。
一方、キャップ基板をセンサ基板にそのまま載せているため、キャップ基板の自重によりキャップ基板とセンサ基板との隙間が確保できなくなるため、コンダクダンスの影響からキャップ内部への不活性ガス充填あるいは排気が十分できなくなる。このため、キャップ内部の圧力にバラツキが生じたり、目標とする圧力まで達しなかったりするという問題もある。
【0006】
本発明は上記問題に鑑みて成され、接合用チャンバーへ移動させるまでの間における半導体基板の位置ズレを防止し、高歩留まりの半導体装置が製造できる方法を提供することを第1の目的とする。
また、半導体基板間における不活性ガス充填あるいは真空封止を良好に行える半導体装置の製造方法を適用することを第2の目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成するため、可動部(6)を有する構造体(31a)が形成されてなるセンサ基板(31)とキャップ基板(32)との位置合わせを行うと共に、センサ基板(31)とキャップ基板(32)とをこれらの間に隙間を設けるように支持材にて仮固定し、この仮固定が行われた状態でセンサ基板(31)とキャップ基板(32)を接合チャンバー内に移動させ、さらに接合チャンバー内にて支持体(33)を溶融あるいは昇華させると共に、センサ基板(31)とキャップ基板(32)とを接合するようにすることを特徴としている。
【0008】
このように、センサ基板(31)とキャップ基板(32)とを位置合わせした時の状態で支持材(33)で仮固定し、この仮固定した状態でセンサ基板(31)とキャップ基板(32)を接合チャンバー内に移動させているため、接合チャンバー内に移動させるまでの間に、センサ基板(31)とキャップ基板(32)の位置ズレが発生しない。このため、センサ基板(31)とキャップ基板(32)の接合を良好に行うことができ、高歩留まりの半導体装置を製造することができる。
【0009】
例えば、支持体(33)として、パラジクロロベンゼン、ナフタリン等の昇華材を適用することができる。
さらに、請求項1に記載の発明では、センサ基板(31)は、機械的強度の低い可動部(6)を有する構造体(31a)が形成されるものであり、キャップ基板(32)は、このキャップ基板(32)の表面において前記構造体(31a)に対して空隙をもって覆うキャップである場合において、センサ基板(31)とキャップ基板(32)との間が所定の隙間が空くように、支持材(33)による仮固定を行うようにしている。
【0010】
このように、センサ基板(31)とキャップ基板(32)の間に所定の隙間が空くようにすることにより、請求項4に示されるように第3工程において接合チャンバー内を不活性ガスで充填あるいは真空排気することで、キャップと可動部(6)を有する構造体(31a)の間における不活性ガス充填あるいは真空封止を良好に行うようにすることができる。なお、このように可動部(6)を有する構造体(31a)が形成されている場合には、センサ基板(31)とキャップ基板(32)をチップ単位にダイシングカットする必要がある。この場合、まずキャップ基板(32)の不要部(32b)を排除するダイシングカットを行う必要があるが、この不要部(32b)の排除を容易にするために、粘着テープ(35)を用いるようにしても良い。
【0011】
すなわち、ダイシングカットは、ウェハに形成されたオリエンテーションフラットに対して垂直方向と平行方向の2方向に行うが、このうちの一方のダイシングカットを行った後に、キャップ基板(32)に粘着テープ(35)を貼付け、その後もう一方向のダイシングカットを行うようにすれば、不要部(32b)が粘着テープ(35)に貼付くようにすることができるため、不要部(32b)の排除を容易に行うことができる。
【0012】
【発明の実施の形態】
以下、図面を参照して本発明実施形態を詳細に説明する。
図1に、本実施の形態における可動ゲートMOSトランジスタ型加速度センサの平面図を示す。また、図2には図1のA−A断面を示し、図3には図1のB−B断面を示す。
【0013】
半導体基板としてのP型シリコン基板1上にはフィールド酸化膜2が形成されるとともにその上に窒化シリコン膜3及びシリコン酸化膜16が積層されている。また、P型シリコン基板1上には、フィールド酸化膜2、窒化シリコン膜3およびシリコン酸化膜16の無い長方形状の領域4が形成されている。
領域4におけるP型シリコン基板1の上にはゲート絶縁膜5が形成されている。窒化シリコン膜3の上には、領域4を架設するように両持ち梁構造の可動ゲート電極6が配置されている。この可動ゲート電極6は帯状にて直線的に延びるポリシリコン薄膜よりなる。また、フィールド酸化膜2および窒化シリコン膜3よりP型シリコン基板1と可動ゲート電極6とが絶縁されている。
【0014】
図3において、P型シリコン基板1の上面における可動ゲート電極6の両側には不純物拡散層からなる固定ソース電極7と固定ドレイン電極8が形成され、この電極7、8はP型シリコン基板1にイオン注入等によりN型不純物を導入することにより形成されたものである。
図2に示すように、P型シリコン基板1にはN型不純物拡散領域9が延設され、N型不純物拡散領域9はアルミ10により可動ゲート電極6と接続されるとともにアルミ配線11と電気的に接続されている。アルミ配線11の他端部はアルミパッド(電極パッド)12として窒化シリコン膜3およびシリコン酸化膜16から露出している。又、図3に示すように、P型シリコン基板1にはN型不純物拡散領域13が延設され、N型不純物拡散領域13は固定ソース電極7と接続されるとともにアルミ配線14と電気的に接続されている。アルミ配線14の他端部はアルミパッド(電極パッド)15として窒化シリコン膜3およびシリコン酸化膜16から露出している。さらに、P型シリコン基板1にはN型不純物拡散領域17が延設され、N型不純物拡散領域17は固定ドレイン電極8と接続されるとともにアルミ配線18と電気的に接続されている。アルミ配線18の他端部はアルミパッド(電極パッド)19として窒化シリコン膜3およびシリコン酸化膜16から露出している。
【0015】
尚、可動ゲート電極6以外の領域についてはシリコン酸化膜16の上にパッシベーション膜(最終保護膜)としてさらにシリコン窒化膜が積層されている。そして、アルミパッド12、15、19はワイヤボンディングにて外部の電子回路と接続されている。
図3に示すように、P型シリコン基板1における固定ソース電極7と固定ドレイン電極8との間には、反転層20が形成され、同反転層20はシリコン基板1と可動ゲート電極(両持ち梁)6との間に電圧を印加することにより生じたものである。
【0016】
このように本センサは、両持ち梁構造の可動電極6が配置されており、機械的強度が低い構造となっている。
加速度検出の際には、可動ゲート電極6とシリコン基板1との間に電圧をかけると、反転層20が形成され、固定ソース電極7と固定ドレイン電極8との間に電流が流れる。そして、本加速度センサが加速度を受けて、図3中に示すZ方向(基板表面に垂直な方向)に可動ゲート電極6が変位した場合には電界強度の変化によって反転層20のキャリア濃度が増大し電流(ドレイン電流)が増大する。このように、本加速度センサは、シリコン基板1に機能素子としてのセンサ素子(可動ゲートMOSトランジスタ)ESが形成され、電流量の増減で加速度を検出することができる。
【0017】
機械的強度の低い可動ゲート電極6を保護するためのキャップ(接合部材)21は、四角板形のシリコン基板よりなる。キャップ21の下面には突部22が四角環状に形成されている(図1参照)。キャップ21の下面には接合層23が形成されている。接合層23は、例えばAu−Si共晶接合法で接合するのであれば、Auが用いられる。
【0018】
そして、シリコン酸化膜16の上に、接合層23を介してキャップ21の突部22が接合されている。又、突部22の外側における突部22の周辺にアルミパッド(電極パッド)12、15、19が配置されている。尚、センサ素子(可動ゲートMOSトランジスタ)ESとパッド12、15、19の間の領域には制御回路等が形成されているが図では省略してある。
【0019】
このように、センサ素子ESが形成されたシリコン基板1に対してキャップ21が空隙24をもって対抗配置されている。つまり、シリコン基板1対し接合層23を介してキャップ21を接合することにより、シリコン基板1の表面においてキャップ21内の空隙24にセンサ素子ESが封止された構造となっている。このキャップ21にてウェハからチップにダイシングカットする際の水圧や水流から可動ゲート電極6を保護することができる。
【0020】
また、アルミパッド12、15、19からボンディングワイヤを取り出すことができるように、シリコン基板1の面積に比べキャップ21の面積は小さく、図2、3に示すように、パッド12、15、19の上方でのキャップ21においてはパッド上へワイヤボンディングを容易にするため不要部P1、P2、P3を除去してキャップ21を小面積化している。即ち、センサは2枚のシリコンウェハ(シリコン基板1の形成用のウェハとキャップ21の形成用のウェハ)の貼り合わせにより形成されるが、キャップ形成用ウェハにおいて最終的にキャップとならない領域(不要部)P1、P2、P3を除去している。
【0021】
次に、本発明に関わるキャップ21による封止構造の形成工程を、図4(a)〜(j)に基づいて説明する。
〔図4(a)に示す工程〕
まず、シリコンウェハをキャップ基板32として用意し、キャップ基板32の表面の所定領域にホトエッチングにより凹部を形成し、凹部に挾まれた領域に各チップ毎の突部をそれぞれ形成する。より詳しくは、熱酸化膜をマスクとし、エッチング液としてKOHなどのアルカリ性溶液を用いた異方性エッチングにより凹部を形成する。
【0022】
このとき形成される突部により、後の工程でキャップ基板32をダイシングカットする際に、ダイシングブレード34、36(図6(a)、(c)参照)とシリコンウェハ31との接触を回避するための必要な間隙が確保される。
〔図4(b)に示す工程〕
そして、キャップ基板32の表面に接合層32aを形成する。接合層32aは、キャップ基板32とセンサ基板31(図4(c)参照)との間に不活性ガス、あるいは真空を封止する場合、例えばAu−Si共晶接合法を用いるためにAu、あるいは反応性を向上するためにAu上にTiおよびAuを成膜したものを適用する。
【0023】
引き続き、キャップ基板32を分割するための位置合わせ用ラインを形成する。つまり、図7に示すように、形成した突起のエッジを基準ラインL1、L2とし、基準ラインL1、L2から所定の距離ΔL1、ΔL2だけ離した位置(ダイシングラインL3、L4)においてカットする。このとき、ΔL1及びΔL2は後の工程で昇華材を載せることから極力長くするのが好ましい。なお、図5はダイシングラインを2本形成しているが、ウェハのオリエンテーションフラットの切り出し精度が信頼できるものであればそれを位置合わせのラインとして用いることもできる。この場合、オリエンテーションフラット面に対し垂直に1本のみをラインL3を設ける。
【0024】
〔図4(c)に示す工程〕
図1〜図3に示したセンサ素子(可動ゲートMOSトランジスタ)31aをシリコンウェハの各チップ形成領域毎に形成したセンサ基板31を用意する。そして、このセンサ基板31の端、つまり上述した基準ラインL1、L2から所定距離ΔL1、ΔL2の間にパラジクロロベンゼン等の昇華材33を適量載せる。昇華材33として、例えばパラジクロロベンゼンを用いた場合、センサ基板31をパラジクロロベンゼンの融点以上(例えば60℃)に加熱して、パラジクロロベンゼンを液化してセンサ基板31の端に載せる。このとき、昇華材33はセンサ基板31上でなくキャップ基板32の端に載せてもよい。また、図中では、凹部とセンサ基板31の間に昇華材33を配置しているが、この間より隙間が狭い凸部とセンサ基板31の間に昇華材33を配置すれば、昇華材を少量ですませることができる。
【0025】
〔図4(d)に示す工程〕
引き続き、昇華材33が液状のままの状態でセンサ基板31とキャップ基板32との位置合わせおよび接合を、位置合わせ機能を有した接合装置にて実施する。
ここで、両基板の位置合わせ完了後、センサ基板31とキャップ基板32との間に隙間を確保するため適当な隙間を空け、両基板を昇華材を介して接触させる。その状態を保持しつつ両基板を室温まで冷却すると両基板は隙間を確保した状態で仮固定される。
【0026】
この後、キャップ基板32が仮固定されたセンサ基板31を接合チャンバー内に搬送する。
〔図5(a)に示す工程〕
接合チャンバー内を所望の圧力で不活性ガスを充填あるいは真空排気する。その後、接合層32aの材料に応じた接合方法でセンサ基板31とキャップ基板32とを接合するが、Au−Si共晶接合の場合には適当な圧力で加圧した後、共晶温度(約370℃)以上に加熱し、さらに冷却することで接合する。具体的には、この接合時において、仮固定に使用した昇華材33は加熱中に昇華してしまい消失するため、センサ基板31とキャップ基板32が接し、これにより接合が行われるようになっている。このような接合を行った場合、接合後の位置ずれは、実験結果からほぼ位置合わせを行った装置の合わせ精度程度になる。
【0027】
〔図5(b)に示す工程〕
次に、キャップ基板32での不要部(図2、3におけるP1、P2、P3)を分離するためのダイシングカットを行う。つまり、キャップ部と不要部とを分けるためにキャップ基板32をダイシングブレード34によりダイシングカットする。その結果、ダイシングラインに溝が形成される。ここで、カットする方向は図8(a)に示すようにオリエンテーションフラットに対して垂直な方向とし、形成した位置合わせラインL3、L4を基準にして、カット間隔およびカット位置を決定する。図8(a)においてL5にてカットするダイシングラインを示す。このようにしてキャップ基板32に対して縦横のダイシングラインの内の一方のダイシングラインL5がカットされる。このとき、キャップ基板32の裏目に目印となるマークがなくても容易にダイシングカットすることが可能となる。
【0028】
〔図5(c)に示す工程〕
この図は、センサ基板31及びキャップ基板32の断面方向を90度変えた断面図である。この図に示すように、ダイシングカット用の粘着シート35をキャップ基板32の裏面に貼り付ける。ここで、貼り付け時に粘着シート35とキャップ基板32との間に空気が残りやすいが、ダイシングカットによる切れ込み溝があるため、ここから空気を排気できるので貼り付け後に軽く擦り付ければ粘着シート35とキャップ基板32とが全域にわたり密着する。なお、図5(b)の工程のダイシングカットにてできた不要部は、キャップ基板32に残っているため、粘着シート35をキャップ基板35に張りつけた時に粘着シート35に貼付くようになっている。
【0029】
〔図6(a)に示す工程〕
さらに、ダイシングブレード34を用いて、粘着シート35と共にキャップ基板32を再度ダイシングカットする。カットする方向は、図8(b)に示すように前述のラインL5に対し垂直な方向(図ではL6にて示す)であり、位置合わせラインL3、L4と基準としてカット間隔およびカット位置を決定する。
【0030】
このようにしてキャップ基板32に対しダイシングカットラインの内の未カットラインL6が粘着シート35ごとカットされる。
このダイシング工程において、粘着シート35をキャップ基板32に貼り付けた状態でカットするので、不要部32bがダイシングカット中に飛散しセンサ基板31表面のパッシベーション膜やパッドを損傷したりダイシングブレード34が破損することが回避される。つまり、不要部32bは固定されており、上述した不具合を未然に回避することができる。
【0031】
なお、本実施形態では、カットする順番をラインL5とL6の順に行ったが、順番を変えてL6を先にカットするようにしても上記効果を得ることができる。
〔図6(b)に示す工程〕
引き続き、粘着シート35を分割されたキャップ基板32から剥がす。このとき、粘着シート35と共にキャップ不要部32bも除去され、センサ基板31上にキャップ32cが搭載された形となる。このようにして粘着シート35が剥がされ、キャップ基板32から不要部32bが分離される。
【0032】
〔図6(c)に示す工程〕
そして、ダイシングブレード36を用いてセンサ基板31ダイシングラインに沿ってダイシングカットし、各センサチップに分割されて、それぞれキャップが形成されたセンサが形成される。その結果、図1、2、3に示すセンサが製造される。
【0033】
このように、昇華材を用いてセンサ基板31とキャップ基板32を仮固定した状態で接合チャンバーまで搬送しているため、接合チャンバーまでセンサ基板31とキャップ基板32を搬送する時に、キャップ基板32がセンサ基板31から位置ズレしないようにすることができる。また、昇華材33によってキャップ基板32とセンサ基板31の間に隙間が空くようにしているため、キャップ基板32とセンサ基板31との間に不活性ガス、あるいは真空を容易に封止することができる。このような昇華材を用いて、センサ基板31とキャップ基板32との仮固定を行っているため、接合チャンバー外で、安価な汎用的な位置合わせ装置で位置合わせ可能となり、低コストで高歩留まりな半導体装置を製造することができる。
【図面の簡単な説明】
【図1】本発明を適用して形成した加速度センサの正面図である。
【図2】図1におけるA−A矢視断面図である。
【図3】図1におけるB−B矢視断面図である。
【図4】図1に示す加速度センサの製造工程を示す説明図である。
【図5】図4に続く加速度センサの製造工程を示す説明図である。
【図6】図5に続く加速度センサの製造工程を示す説明図である。
【図7】センサ基板31及びキャップ基板32をダイシングカットする際におけるカット位置合わせ用ラインを説明するための図である。
【図8】キャップ基板32のダイシングカットの状態を示す説明図である。
【符号の説明】
31…センサ基板、31a…センサ素子、32…キャップ基板、
32a…突起部、32b…不要部、32c…キャップ、33…昇華材、
34、36…ダイシングブレード、35…粘着テープ。
Claims (4)
- 可動部(6)を有する構造体(31a)が形成されてなるセンサ基板(31)と前記センサ基板(31)の蓋となるキャップ基板(32)とを接合して一体とする半導体装置の製造方法であって、
前記センサ基板(31)と前記キャップ基板(32)との位置合わせを行うと共に、前記センサ基板(31)と前記チップ基板(32)とをこれらの間に隙間を設けるように支持材(33)にて仮固定する第1工程と、
前記仮固定が行われた状態で、接合チャンバー内に前記センサ基板(31)と前記チップ基板(32)を移動させる第2工程と、
前記接合チャンバー内にて前記支持体(33)を溶融あるいは昇華させると共に、前記センサ基板(31)と前記キャップ基板(32)とを接合する第3工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記センサ基板(31)に形成される前記可動部(6)を有する前記構造体(31a)は梁構造体であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記センサ基板(31)に形成される前記可動部(6)を有する前記構造体(31a)は両持ち梁構造体であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第3工程では、前記接合チャンバー内を不活性ガスで充填あるいは真空排気することで、前記隙間を通じて、前記センサ基板(31)と前記チップ基板(32)との間を不活性ガス充填あるいは真空にすることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27467897A JP3702612B2 (ja) | 1997-10-07 | 1997-10-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27467897A JP3702612B2 (ja) | 1997-10-07 | 1997-10-07 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11111878A JPH11111878A (ja) | 1999-04-23 |
JP3702612B2 true JP3702612B2 (ja) | 2005-10-05 |
Family
ID=17545048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27467897A Expired - Fee Related JP3702612B2 (ja) | 1997-10-07 | 1997-10-07 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3702612B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6351027B1 (en) * | 2000-02-29 | 2002-02-26 | Agilent Technologies, Inc. | Chip-mounted enclosure |
US6890834B2 (en) | 2001-06-11 | 2005-05-10 | Matsushita Electric Industrial Co., Ltd. | Electronic device and method for manufacturing the same |
JP2009065205A (ja) * | 2003-10-30 | 2009-03-26 | Kyocera Corp | 電子装置の製造方法 |
JP5174673B2 (ja) * | 2005-10-14 | 2013-04-03 | エスティーマイクロエレクトロニクス エス.アール.エル. | 基板レベル・アセンブリを具えた電子装置及びその製造処理方法 |
DE102005053722B4 (de) * | 2005-11-10 | 2007-08-16 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Deckelwafer, in der Mikrosystemtechnik einsetzbares Bauelement mit einem solchen Wafer sowie Lötverfahren zum Verbinden entsprechender Bauelement-Teile |
EP2252077B1 (en) | 2009-05-11 | 2012-07-11 | STMicroelectronics Srl | Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof |
IT1394898B1 (it) | 2009-06-03 | 2012-07-20 | St Microelectronics Rousset | Giroscopio microelettromeccanico con attuazione a controllo di posizione e metodo per il controllo di un giroscopio microelettromeccanico |
JP2014183151A (ja) * | 2013-03-19 | 2014-09-29 | Seiko Epson Corp | モジュール、モジュールの製造方法、電子機器、および移動体 |
IT201700103489A1 (it) | 2017-09-15 | 2019-03-15 | St Microelectronics Srl | Metodo di fabbricazione di una membrana filtrante sottile, dispositivo trasduttore acustico includente la membrana filtrante, metodo di assemblaggio del dispositivo trasduttore acustico e sistema elettronico |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3612723B2 (ja) * | 1994-01-18 | 2005-01-19 | 株式会社デンソー | 半導体力学量センサの製造方法 |
JPH07263491A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | 半導体素子の実装方法 |
JP3215008B2 (ja) * | 1995-04-21 | 2001-10-02 | 株式会社日立製作所 | 電子回路の製造方法 |
JP3613838B2 (ja) * | 1995-05-18 | 2005-01-26 | 株式会社デンソー | 半導体装置の製造方法 |
JPH09246464A (ja) * | 1996-03-08 | 1997-09-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
1997
- 1997-10-07 JP JP27467897A patent/JP3702612B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11111878A (ja) | 1999-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3613838B2 (ja) | 半導体装置の製造方法 | |
US6555901B1 (en) | Semiconductor device including eutectic bonding portion and method for manufacturing the same | |
US8264051B2 (en) | Semiconductor device and manufacturing method of the same | |
US6313529B1 (en) | Bump bonding and sealing a semiconductor device with solder | |
US6429506B1 (en) | Semiconductor device produced by dicing | |
JP3646349B2 (ja) | 半導体装置の製造方法 | |
EP1167281B1 (en) | Chip scale surface-mountable packaging method for electronic and MEMS devices | |
JP3702612B2 (ja) | 半導体装置の製造方法 | |
US20120319220A1 (en) | Method of bonding semiconductor substrate and mems device | |
EP0129914B1 (en) | A method for manufacturing an integrated circuit device | |
US9425115B2 (en) | Glass frit wafer bond protective structure | |
JP2001326367A (ja) | センサおよびその製造方法 | |
JP4924663B2 (ja) | 半導体装置およびその製造方法 | |
US20120299128A1 (en) | Method of bonding semiconductor substrate and mems device | |
US7510947B2 (en) | Method for wafer level packaging and fabricating cap structures | |
US7911043B2 (en) | Wafer level device package with sealing line having electroconductive pattern and method of packaging the same | |
US20020180031A1 (en) | Semiconductor device | |
JP3612723B2 (ja) | 半導体力学量センサの製造方法 | |
JP4178575B2 (ja) | 半導体装置の製造方法 | |
US20120306032A1 (en) | Method of bonding semiconductor substrate and mems device | |
JP3543471B2 (ja) | 半導体装置の製造方法 | |
US7973392B2 (en) | Electronic device and method for manufacturing structure for electronic device | |
JP3278926B2 (ja) | 半導体圧力センサ | |
JP3685193B2 (ja) | 半導体力学量センサの製造方法 | |
JP2003152162A (ja) | 電子素子用基板とその製造方法並びに電子素子とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050711 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110729 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |