JPH11111878A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH11111878A JPH11111878A JP9274678A JP27467897A JPH11111878A JP H11111878 A JPH11111878 A JP H11111878A JP 9274678 A JP9274678 A JP 9274678A JP 27467897 A JP27467897 A JP 27467897A JP H11111878 A JPH11111878 A JP H11111878A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- cap
- sensor
- semiconductor
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Force In General (AREA)
- Pressure Sensors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、半導体装置の製
造方法に係り、例えば、機能素子を覆う保護キャップを
不活性ガスあるいは真空中にて接合する半導体装置の製
造方法等に適用できるものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device in which a protective cap for covering a functional element is bonded in an inert gas or vacuum. .
【０００２】[0002]
【従来の技術】表面マイクロ加工技術を駆使した半導体
加速度センサ等においては、シリコンチップ上に可動部
（振動部）に有し、可動部の変位により加速度等の物理
量を電気信号に変換して取り出すようになっている。こ
のような半導体装置において、可動部を保護するために
可動部をキャップにて覆うことが行われている。すなわ
ち、このキャップにてウェハからチップにダイシングカ
ットする際の水圧や水流から可動部を保護すると共に、
樹脂モールドする際に可動部内部に樹脂が侵入すること
を防いでいる。2. Description of the Related Art In a semiconductor acceleration sensor or the like utilizing a surface micromachining technology, a movable part (vibrating part) is provided on a silicon chip, and a physical quantity such as acceleration is converted into an electric signal by displacement of the movable part and taken out. It has become. In such a semiconductor device, the movable portion is covered with a cap to protect the movable portion. That is, this cap protects the movable part from water pressure and water flow when dicing and cutting from the wafer to the chip,
This prevents resin from entering the movable part when performing resin molding.
【０００３】可動部にキャップを搭載（接合）するにあ
たり、センサチップのチップサイズを小さくすることが
低コスト化につながることから、接合領域部にあたる接
合枠幅をより狭くし、位置合わせ精度をより高くするこ
とが要求されている。従来では、キャップとなる基板
（以下、キャップ基板という）とセンサが形成されたウ
ェハ（以下、センサ基板という）のそれぞれに設けられ
た位置合わせ用マークを合わせることによって、センサ
基板上にキャップ基板を位置合わせして搭載し、さらに
キャップ基板を載せたままセンサ基板を接合チャンバー
内に移動させたのち、接合チャンバー内を不活性ガス雰
囲気あるいは真空にした状態で加熱することでキャップ
基板をセンサ基板に接合している。In mounting (joining) the cap on the movable portion, reducing the chip size of the sensor chip leads to cost reduction. Therefore, the width of the joining frame corresponding to the joining region is made narrower, and the alignment accuracy is improved. It is required to be higher. Conventionally, a cap substrate is placed on a sensor substrate by aligning alignment marks provided on a substrate serving as a cap (hereinafter referred to as a cap substrate) and a wafer on which a sensor is formed (hereinafter referred to as a sensor substrate). After aligning and mounting, and moving the sensor substrate into the bonding chamber with the cap substrate still in place, heating the bonding chamber in an inert gas atmosphere or vacuum to convert the cap substrate to the sensor substrate Are joined.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、上記従
来の方法では、センサ基板上にキャップ基板を位置合わ
せして載せているのみであり、キャップ基板がセンサ基
板に固定されていないため、接合チャンバーに移動させ
る際にキャップ基板が位置ズレしてしまうという問題が
ある。この場合、接合チャンバーに移動させる必要性を
なくすことが考えられるが、接合チャンバーに位置合わ
せ機構を搭載しなければならないため、装置が大規模か
つコスト高になるため好ましくない。センサエレメント
の空気粘性の影響からキャップ内部を真空雰囲気にする
場合は、さらに接合装置への位置合わせ機構の搭載が困
難になるためなおさらである。However, in the above-mentioned conventional method, only the cap substrate is positioned and placed on the sensor substrate, and the cap substrate is not fixed to the sensor substrate. There is a problem that the cap substrate is displaced when it is moved. In this case, it is conceivable to eliminate the necessity of moving to the bonding chamber. However, since a positioning mechanism must be mounted on the bonding chamber, the apparatus becomes large-scale and costly, which is not preferable. This is especially true when the interior of the cap is set to a vacuum atmosphere due to the influence of the air viscosity of the sensor element, since it becomes more difficult to mount a positioning mechanism on the joining device.
【０００５】仮に、マルチチャンバーとして接合用のチ
ャンバーと位置合わせ用のチャンバーを別チャンバーに
してもチャンバー間の搬送時に位置ずれを起こす可能性
があるため、この問題を解決することはできない。一
方、キャップ基板をセンサ基板にそのまま載せているた
め、キャップ基板の自重によりキャップ基板とセンサ基
板との隙間が確保できなくなるため、コンダクダンスの
影響からキャップ内部への不活性ガス充填あるいは排気
が十分できなくなる。このため、キャップ内部の圧力に
バラツキが生じたり、目標とする圧力まで達しなかった
りするという問題もある。[0005] Even if a bonding chamber and a positioning chamber are provided as separate chambers as a multi-chamber, there is a possibility that a positional shift may occur at the time of transfer between chambers, so that this problem cannot be solved. On the other hand, since the cap substrate is placed on the sensor substrate as it is, the gap between the cap substrate and the sensor substrate cannot be secured due to the weight of the cap substrate. become unable. For this reason, there is a problem that the pressure inside the cap varies, or the pressure does not reach the target pressure.
【０００６】本発明は上記問題に鑑みて成され、接合用
チャンバーへ移動させるまでの間における半導体基板の
位置ズレを防止し、高歩留まりの半導体装置が製造でき
る方法を提供することを第１の目的とする。また、半導
体基板間における不活性ガス充填あるいは真空封止を良
好に行える半導体装置の製造方法を適用することを第２
の目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is a first object of the present invention to provide a method capable of preventing a semiconductor substrate from being displaced until it is moved to a bonding chamber and manufacturing a semiconductor device having a high yield. Aim. Further, the second method is to apply a method of manufacturing a semiconductor device capable of favorably filling an inert gas or vacuum sealing between semiconductor substrates.
The purpose of.
【０００７】[0007]
【課題を解決するための手段】上記目的を達成するた
め、第１の半導体基板（３１）と第２の半導体基板（３
２）を位置合わせを行うと共に、第１、第２の半導体基
板（３１、３２）とを支持材にて仮固定し、この仮固定
が行われた状態で第１、第２の半導体基板（３１、３
２）を接合チャンバー内に移動させ、さらに接合チャン
バー内にて支持体（３３）を溶融あるいは昇華させると
共に、第１、第２の半導体基板（３１、３２）とを接合
するようにすることを特徴としている。In order to achieve the above object, a first semiconductor substrate (31) and a second semiconductor substrate (3) are provided.
2) is aligned, and the first and second semiconductor substrates (31, 32) are temporarily fixed with a support material, and the first and second semiconductor substrates ( 31,3
2) is moved into the bonding chamber, and the support (33) is melted or sublimated in the bonding chamber, and is bonded to the first and second semiconductor substrates (31, 32). Features.
【０００８】このように、第１、第２の半導体基板（３
１、３２）とを位置合わせした時の状態で支持材（３
３）で仮固定し、この仮固定した状態で第１、第２の半
導体基板（３１、３２）を接合チャンバー内に移動させ
ているため、接合チャンバー内に移動させるまでの間
に、第１、第２の半導体基板（３１、３２）の位置ズレ
が発生しない。このため、第１、第２の半導体基板（３
１、３２）の接合を良好に行うことができ、高歩留まり
の半導体装置を製造することができる。As described above, the first and second semiconductor substrates (3
1, 32) in a state where they are aligned with each other.
Since the first and second semiconductor substrates (31, 32) are moved into the bonding chamber in the temporarily fixed state in 3), the first and second semiconductor substrates (31, 32) are moved to the inside of the bonding chamber during the first fixing. In addition, there is no displacement of the second semiconductor substrate (31, 32). For this reason, the first and second semiconductor substrates (3
1, 32) can be performed favorably, and a semiconductor device with a high yield can be manufactured.
【０００９】なお、具体的には、請求項３に示すよう
に、支持体（３３）として、パラジクロロベンゼン、ナ
フタリン等の昇華材を適用することができる。請求項２
に記載の発明においては、第１の半導体基板（３１）
は、機械的強度の低い構造体（３１ａ）が形成されるも
のであり、第２の半導体基板（３２）は、この第２の半
導体基板（３２）の表面において前記構造体（３１ａ）
に対して空隙をもって覆うキャップである場合におい
て、第１、第２の半導体基板（３１、３２）との間が所
定の隙間が空くように、支持材（３３）による仮固定を
行うことを特徴としている。[0009] More specifically, as described in claim 3, a sublimation material such as paradichlorobenzene or naphthalene can be applied as the support (33). Claim 2
In the invention described in (1), the first semiconductor substrate (31)
A structure (31a) having a low mechanical strength is formed, and the second semiconductor substrate (32) is formed on the surface of the second semiconductor substrate (32).
In the case where the cap is a cover that covers with a gap, the temporary fixing with the support member (33) is performed so that a predetermined gap is formed between the first and second semiconductor substrates (31, 32). And
【００１０】このように、第１、第２の半導体基板（３
１、３２）の間に所定の隙間が空くようにすることによ
り、キャップと構造体（３１ａ）の間における不活性ガ
ス充填あるいは真空封止を良好に行うようにすることが
できる。なお、このように構造体（３１ａ）が形成され
ている場合には、第１、第２の半導体基板（３１、３
２）をチップ単位にダイシングカットする必要がある。
この場合、まずキャップとなる第２の半導体基板（３
２）の不要部（３２ｂ）を排除するダイシングカットを
行う必要があるが、この不要部（３２ｂ）の排除を容易
にするために、粘着テープ（３５）を用いるようにして
も良い。As described above, the first and second semiconductor substrates (3
By providing a predetermined gap between (1) and (32), it is possible to satisfactorily fill the space between the cap and the structure (31a) with an inert gas or vacuum seal. When the structure (31a) is formed in this manner, the first and second semiconductor substrates (31, 3) are formed.
It is necessary to cut dicing in 2) for each chip.
In this case, first, the second semiconductor substrate (3
It is necessary to perform a dicing cut to eliminate the unnecessary portion (32b) of 2), but an adhesive tape (35) may be used to facilitate the removal of the unnecessary portion (32b).
【００１１】すなわち、ダイシングカットは、ウェハに
形成されたオリエンテーションフラットに対して垂直方
向と平行方向の２方向に行うが、このうちの一方のダイ
シングカットを行った後に、第２半導体基板（３２）に
粘着テープ（３５）を貼付け、その後もう一方向のダイ
シングカットを行うようにすれば、不要部（３２ｂ）が
粘着テープ（３５）に貼付くようにすることができるた
め、不要部（３２ｂ）の排除を容易に行うことができ
る。That is, the dicing cut is performed in two directions perpendicular to and parallel to the orientation flat formed on the wafer. After performing one of the dicing cuts, the second semiconductor substrate (32) is cut. If the adhesive tape (35) is attached to the adhesive tape and then dicing cut in the other direction is performed, the unnecessary portion (32b) can be attached to the adhesive tape (35). Can be easily eliminated.
【００１２】[0012]
【発明の実施の形態】以下、図面を参照して本発明実施
形態を詳細に説明する。図１に、本実施の形態における
可動ゲートＭＯＳトランジスタ型加速度センサの平面図
を示す。また、図２には図１のＡ−Ａ断面を示し、図３
には図１のＢ−Ｂ断面を示す。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 shows a plan view of a movable gate MOS transistor type acceleration sensor according to the present embodiment. FIG. 2 shows an AA cross section of FIG.
Shows a BB cross section of FIG.
【００１３】半導体基板としてのＰ型シリコン基板１上
にはフィールド酸化膜２が形成されるとともにその上に
窒化シリコン膜３及びシリコン酸化膜１６が積層されて
いる。また、Ｐ型シリコン基板１上には、フィールド酸
化膜２、窒化シリコン膜３およびシリコン酸化膜１６の
無い長方形状の領域４が形成されている。領域４におけ
るＰ型シリコン基板１の上にはゲート絶縁膜５が形成さ
れている。窒化シリコン膜３の上には、領域４を架設す
るように両持ち梁構造の可動ゲート電極６が配置されて
いる。この可動ゲート電極６は帯状にて直線的に延びる
ポリシリコン薄膜よりなる。また、フィールド酸化膜２
および窒化シリコン膜３よりＰ型シリコン基板１と可動
ゲート電極６とが絶縁されている。A field oxide film 2 is formed on a P-type silicon substrate 1 as a semiconductor substrate, and a silicon nitride film 3 and a silicon oxide film 16 are laminated thereon. On the P-type silicon substrate 1, a rectangular region 4 without the field oxide film 2, the silicon nitride film 3, and the silicon oxide film 16 is formed. A gate insulating film 5 is formed on the P-type silicon substrate 1 in the region 4. On the silicon nitride film 3, a movable gate electrode 6 having a doubly supported structure is arranged so as to bridge the region 4. The movable gate electrode 6 is made of a strip-shaped linearly extending polysilicon thin film. The field oxide film 2
In addition, the P-type silicon substrate 1 and the movable gate electrode 6 are insulated from the silicon nitride film 3.
【００１４】図３において、Ｐ型シリコン基板１の上面
における可動ゲート電極６の両側には不純物拡散層から
なる固定ソース電極７と固定ドレイン電極８が形成さ
れ、この電極７、８はＰ型シリコン基板１にイオン注入
等によりＮ型不純物を導入することにより形成されたも
のである。図２に示すように、Ｐ型シリコン基板１には
Ｎ型不純物拡散領域９が延設され、Ｎ型不純物拡散領域
９はアルミ１０により可動ゲート電極６と接続されると
ともにアルミ配線１１と電気的に接続されている。アル
ミ配線１１の他端部はアルミパッド（電極パッド）１２
として窒化シリコン膜３およびシリコン酸化膜１６から
露出している。又、図３に示すように、Ｐ型シリコン基
板１にはＮ型不純物拡散領域１３が延設され、Ｎ型不純
物拡散領域１３は固定ソース電極７と接続されるととも
にアルミ配線１４と電気的に接続されている。アルミ配
線１４の他端部はアルミパッド（電極パッド）１５とし
て窒化シリコン膜３およびシリコン酸化膜１６から露出
している。さらに、Ｐ型シリコン基板１にはＮ型不純物
拡散領域１７が延設され、Ｎ型不純物拡散領域１７は固
定ドレイン電極８と接続されるとともにアルミ配線１８
と電気的に接続されている。アルミ配線１８の他端部は
アルミパッド（電極パッド）１９として窒化シリコン膜
３およびシリコン酸化膜１６から露出している。In FIG. 3, a fixed source electrode 7 and a fixed drain electrode 8 made of an impurity diffusion layer are formed on both sides of a movable gate electrode 6 on the upper surface of a P-type silicon substrate 1, and these electrodes 7 and 8 are made of P-type silicon. It is formed by introducing an N-type impurity into the substrate 1 by ion implantation or the like. As shown in FIG. 2, an N-type impurity diffusion region 9 extends in the P-type silicon substrate 1. The N-type impurity diffusion region 9 is connected to the movable gate electrode 6 by aluminum 10 and electrically connected to the aluminum wiring 11. It is connected to the. The other end of the aluminum wiring 11 is an aluminum pad (electrode pad) 12
Exposed from the silicon nitride film 3 and the silicon oxide film 16. Further, as shown in FIG. 3, an N-type impurity diffusion region 13 is extended in the P-type silicon substrate 1, and the N-type impurity diffusion region 13 is connected to the fixed source electrode 7 and electrically connected to the aluminum wiring 14. It is connected. The other end of the aluminum wiring 14 is exposed as an aluminum pad (electrode pad) 15 from the silicon nitride film 3 and the silicon oxide film 16. Further, an N-type impurity diffusion region 17 extends in the P-type silicon substrate 1, and the N-type impurity diffusion region 17 is connected to the fixed drain electrode 8 and an aluminum wiring 18 is formed.
Is electrically connected to The other end of the aluminum wiring 18 is exposed as an aluminum pad (electrode pad) 19 from the silicon nitride film 3 and the silicon oxide film 16.
【００１５】尚、可動ゲート電極６以外の領域について
はシリコン酸化膜１６の上にパッシベーション膜（最終
保護膜）としてさらにシリコン窒化膜が積層されてい
る。そして、アルミパッド１２、１５、１９はワイヤボ
ンディングにて外部の電子回路と接続されている。図３
に示すように、Ｐ型シリコン基板１における固定ソース
電極７と固定ドレイン電極８との間には、反転層２０が
形成され、同反転層２０はシリコン基板１と可動ゲート
電極（両持ち梁）６との間に電圧を印加することにより
生じたものである。In a region other than the movable gate electrode 6, a silicon nitride film is further laminated on the silicon oxide film 16 as a passivation film (final protective film). The aluminum pads 12, 15, and 19 are connected to an external electronic circuit by wire bonding. FIG.
As shown in FIG. 3, an inversion layer 20 is formed between the fixed source electrode 7 and the fixed drain electrode 8 in the P-type silicon substrate 1, and the inversion layer 20 is formed by the silicon substrate 1 and the movable gate electrode (both-supported beam). 6 is generated by applying a voltage between the first and second electrodes.
【００１６】このように本センサは、両持ち梁構造の可
動電極６が配置されており、機械的強度が低い構造とな
っている。加速度検出の際には、可動ゲート電極６とシ
リコン基板１との間に電圧をかけると、反転層２０が形
成され、固定ソース電極７と固定ドレイン電極８との間
に電流が流れる。そして、本加速度センサが加速度を受
けて、図３中に示すＺ方向（基板表面に垂直な方向）に
可動ゲート電極６が変位した場合には電界強度の変化に
よって反転層２０のキャリア濃度が増大し電流（ドレイ
ン電流）が増大する。このように、本加速度センサは、
シリコン基板１に機能素子としてのセンサ素子（可動ゲ
ートＭＯＳトランジスタ）ＥＳが形成され、電流量の増
減で加速度を検出することができる。As described above, the present sensor has the structure in which the movable electrode 6 having the double-supported beam structure is arranged and the mechanical strength is low. In detecting acceleration, when a voltage is applied between the movable gate electrode 6 and the silicon substrate 1, an inversion layer 20 is formed, and a current flows between the fixed source electrode 7 and the fixed drain electrode 8. When the acceleration sensor receives acceleration and the movable gate electrode 6 is displaced in the Z direction (direction perpendicular to the substrate surface) shown in FIG. 3, the carrier concentration of the inversion layer 20 increases due to the change in the electric field intensity. Current (drain current) increases. Thus, this acceleration sensor
A sensor element (movable gate MOS transistor) ES as a functional element is formed on the silicon substrate 1, and acceleration can be detected by increasing or decreasing the amount of current.
【００１７】機械的強度の低い可動ゲート電極６を保護
するためのキャップ（接合部材）２は、四角板形のシリ
コン基板よりなる。キャップ２１の下面には突部２２が
四角環状に形成されている（図１参照）。キャップ２１
の下面には接合層２３が形成されている。接合層２３
は、例えばＡｕ−Ｓｉ共晶接合法で接合するのであれ
ば、Ａｕが用いられる。The cap (joining member) 2 for protecting the movable gate electrode 6 having low mechanical strength is made of a square silicon substrate. On the lower surface of the cap 21, a projection 22 is formed in a square ring shape (see FIG. 1). Cap 21
A bonding layer 23 is formed on the lower surface of the substrate. Bonding layer 23
For example, if bonding is performed by an Au-Si eutectic bonding method, Au is used.
【００１８】そして、シリコン酸化膜１６の上に、接合
層２３を介してキャップ２１の突部２２が接合されてい
る。又、突部２２の外側における突部２２の周辺にアル
ミパッド（電極パッド）１２、１５、１９が配置されて
いる。尚、センサ素子（可動ゲートＭＯＳトランジス
タ）ＥＳとパッド１２、１５、１９の間の領域には制御
回路等が形成されているが図では省略してある。The projection 22 of the cap 21 is joined on the silicon oxide film 16 via a joining layer 23. In addition, aluminum pads (electrode pads) 12, 15, and 19 are arranged around the protrusion 22 outside the protrusion 22. Although a control circuit and the like are formed in a region between the sensor element (movable gate MOS transistor) ES and the pads 12, 15, and 19, they are omitted in the figure.
【００１９】このように、センサ素子ＥＳが形成された
シリコン基板１に対してキャップ２１が空隙２４をもっ
て対抗配置されている。つまり、シリコン基板１対し接
合層２３を介してキャップ２１を接合することにより、
シリコン基板１の表面においてキャップ２１内の空隙２
４にセンサ素子ＥＳが封止された構造となっている。こ
のキャップ２１にてウェハからチップにダイシングカッ
トする際の水圧や水流から可動ゲート電極６を保護する
ことができる。As described above, the cap 21 is opposed to the silicon substrate 1 on which the sensor element ES is formed, with the gap 24 therebetween. That is, by bonding the cap 21 to the silicon substrate 1 via the bonding layer 23,
The space 2 in the cap 21 on the surface of the silicon substrate 1
4 has a structure in which the sensor element ES is sealed. The cap 21 can protect the movable gate electrode 6 from water pressure and water flow when dicing and cutting from a wafer to a chip.
【００２０】また、アルミパッド１２、１５、１９から
ボンディングワイヤを取り出すことができるように、シ
リコン基板１の面積に比べキャップ２１の面積は小さ
く、図２、３に示すように、パッド１２、１５、１９の
上方でのキャップ２１においてはパッド上へワイヤボン
ディングを容易にするため不要部Ｐ１、Ｐ２、Ｐ３を除
去してキャップ２１を小面積化している。即ち、センサ
は２枚のシリコンウェハ（シリコン基板１の形成用のウ
ェハとキャップ２１の形成用のウェハ）の貼り合わせに
より形成されるが、キャップ形成用ウェハにおいて最終
的にキャップとならない領域（不要部）Ｐ１、Ｐ２、Ｐ
３を除去している。Also, the area of the cap 21 is smaller than the area of the silicon substrate 1 so that the bonding wires can be taken out from the aluminum pads 12, 15, and 19, and as shown in FIGS. , 19, unnecessary portions P1, P2, and P3 are removed to facilitate wire bonding on the pads, thereby reducing the area of the cap 21. That is, the sensor is formed by laminating two silicon wafers (a wafer for forming the silicon substrate 1 and a wafer for forming the cap 21). Part) P1, P2, P
3 has been removed.
【００２１】次に、本発明に関わるキャップ２１による
封止構造の形成工程を、図４（ａ）〜（ｊ）に基づいて
説明する。 〔図４（ａ）に示す工程〕まず、シリコンウェハをキャ
ップ基板３２として用意し、キャップ基板３２の表面の
所定領域にホトエッチングにより凹部を形成し、凹部に
挾まれた領域に各チップ毎の突部をそれぞれ形成する。
より詳しくは、熱酸化膜をマスクとし、エッチング液と
してＫＯＨなどのアルカリ性溶液を用いた異方性エッチ
ングにより凹部を形成する。Next, a process of forming a sealing structure by the cap 21 according to the present invention will be described with reference to FIGS. [Step shown in FIG. 4A] First, a silicon wafer is prepared as a cap substrate 32, a concave portion is formed by photoetching in a predetermined region on the surface of the cap substrate 32, and each chip is formed in a region sandwiched by the concave portion. Protrusions are respectively formed.
More specifically, a concave portion is formed by anisotropic etching using an alkaline solution such as KOH as an etchant using a thermal oxide film as a mask.
【００２２】このとき形成される突部により、後の工程
でキャップ基板３２をダイシングカットする際に、ダイ
シングブレード３４、３６（図６（ａ）、（ｃ）参照）
とシリコンウェハ３１との接触を回避するための必要な
間隙が確保される。 〔図４（ｂ）に示す工程〕そして、キャップ基板３２の
表面に接合層３２ａを形成する。接合層３２ａは、キャ
ップ基板３２とセンサ基板３１（図４（ｃ）参照）との
間に不活性ガス、あるいは真空を封止する場合、例えば
Ａｕ−Ｓｉ共晶接合法を用いるためにＡｕ、あるいは反
応性を向上するためにＡｕ上にＴｉおよびＡｕを成膜し
たものを適用する。The dicing blades 34, 36 (see FIGS. 6 (a), 6 (c)) when the cap substrate 32 is diced and cut in a later step by the projections formed at this time.
A necessary gap for avoiding contact between the wafer and the silicon wafer 31 is secured. [Step shown in FIG. 4B] Then, a bonding layer 32 a is formed on the surface of the cap substrate 32. When sealing an inert gas or a vacuum between the cap substrate 32 and the sensor substrate 31 (see FIG. 4C), the bonding layer 32a may be formed of Au, Si, for example, in order to use an Au-Si eutectic bonding method. Alternatively, a film obtained by forming a film of Ti and Au on Au is used to improve the reactivity.
【００２３】引き続き、キャップ基板３２を分割するた
めの位置合わせ用ラインを形成する。つまり、図７に示
すように、形成した突起のエッジを基準ラインＬ１、Ｌ
２とし、基準ラインＬ１、Ｌ２から所定の距離ΔＬ１、
ΔＬ２だけ離した位置（ダイシングラインＬ３、Ｌ４）
においてカットする。このとき、ΔＬ１及びΔＬ２は後
の工程で昇華材を載せることから極力長くするのが好ま
しい。なお、図５はダイシングラインを２本形成してい
るが、ウェハのオリエンテーションフラットの切り出し
精度が信頼できるものであればそれを位置合わせのライ
ンとして用いることもできる。この場合、オリエンテー
ションフラット面に対し垂直に１本のみをラインＬ３を
設ける。Subsequently, alignment lines for dividing the cap substrate 32 are formed. That is, as shown in FIG. 7, the edges of the formed projections are connected to the reference lines L1 and L1.
2, a predetermined distance ΔL1 from the reference lines L1 and L2,
Positions separated by ΔL2 (dicing lines L3, L4)
Cut at At this time, it is preferable that ΔL1 and ΔL2 be as long as possible because the sublimation material is placed in a later step. Although two dicing lines are formed in FIG. 5, if the accuracy of cutting out the orientation flat of the wafer is reliable, it can be used as the alignment line. In this case, only one line L3 is provided perpendicular to the orientation flat surface.
【００２４】〔図４（ｃ）に示す工程〕図１〜図３に示
したセンサ素子（可動ゲートＭＯＳトランジスタ）３１
ａをシリコンウェハの各チップ形成領域毎に形成したセ
ンサ基板３１を用意する。そして、このセンサ基板３１
の端、つまり上述した基準ラインＬ１、Ｌ２から所定距
離ΔＬ１、ΔＬ２の間にパラジクロロベンゼン等の昇華
材３３を適量載せる。昇華材３３として、例えばパラジ
クロロベンゼンを用いた場合、センサ基板３１をパラジ
クロロベンゼンの融点以上（例えば６０℃）に加熱し
て、パラジクロロベンゼンを液化してセンサ基板３１の
端に載せる。このとき、昇華材３３はセンサ基板３１上
でなくキャップ基板３２の端に載せてもよい。また、図
中では、凹部とセンサ基板３１の間に昇華材３３を配置
しているが、この間より隙間が狭い凸部とセンサ基板３
１の間に昇華材３３を配置すれば、昇華材を少量ですま
せることができる。[Step shown in FIG. 4C] The sensor element (movable gate MOS transistor) 31 shown in FIGS.
A sensor substrate 31 in which a is formed for each chip forming region of a silicon wafer is prepared. And this sensor substrate 31
, An appropriate amount of sublimation material 33 such as paradichlorobenzene is placed between predetermined distances ΔL1 and ΔL2 from the above-mentioned reference lines L1 and L2. When, for example, paradichlorobenzene is used as the sublimation material 33, the sensor substrate 31 is heated to a temperature equal to or higher than the melting point of paradichlorobenzene (for example, 60 ° C.) to liquefy the paradichlorobenzene and place it on the end of the sensor substrate 31. At this time, the sublimation material 33 may be placed on the end of the cap substrate 32 instead of on the sensor substrate 31. In the figure, the sublimation material 33 is arranged between the concave portion and the sensor substrate 31.
If the sublimation material 33 is arranged between the two, the sublimation material can be reduced in a small amount.
【００２５】〔図４（ｄ）に示す工程〕引き続き、昇華
材３３が液状のままの状態でセンサ基板３１とキャップ
基板３２との位置合わせおよび接合を、位置合わせ機能
を有した接合装置にて実施する。ここで、両基板の位置
合わせ完了後、センサ基板３１とキャップ基板３２との
間に隙間を確保するため適当な隙間を空け、両基板を昇
華材を介して接触させる。その状態を保持しつつ両基板
を室温まで冷却すると両基板は隙間を確保した状態で仮
固定される。[Step shown in FIG. 4 (d)] Subsequently, the positioning and bonding between the sensor substrate 31 and the cap substrate 32 in a state where the sublimation material 33 remains in a liquid state are performed by a bonding apparatus having a positioning function. carry out. Here, after the alignment of both substrates is completed, an appropriate gap is provided between the sensor substrate 31 and the cap substrate 32 to secure a gap, and the substrates are brought into contact via a sublimation material. When both substrates are cooled down to room temperature while maintaining that state, both substrates are temporarily fixed with a gap secured.
【００２６】この後、キャップ基板３２が仮固定された
センサ基板３１を接合チャンバー内に搬送する。 〔図５（ａ）に示す工程〕接合チャンバー内を所望の圧
力で不活性ガスを充填あるいは真空排気する。その後、
接合層３２ａの材料に応じた接合方法でセンサ基板３１
とキャップ基板３２とを接合するが、Ａｕ−Ｓｉ共晶接
合の場合には適当な圧力で加圧した後、共晶温度（約３
７０℃）以上に加熱し、さらに冷却することで接合す
る。具体的には、この接合時において、仮固定に使用し
た昇華材３３は加熱中に昇華してしまい消失するため、
センサ基板３１とキャップ基板３２が接し、これにより
接合が行われるようになっている。このような接合を行
った場合、接合後の位置ずれは、実験結果からほぼ位置
合わせを行った装置の合わせ精度程度になる。Thereafter, the sensor substrate 31 to which the cap substrate 32 has been temporarily fixed is transported into the bonding chamber. [Step shown in FIG. 5A] The interior of the bonding chamber is filled with an inert gas at a desired pressure or evacuated. afterwards,
The sensor substrate 31 is formed by a bonding method according to the material of the bonding layer 32a.
Is bonded to the cap substrate 32. In the case of Au-Si eutectic bonding, the eutectic temperature (approximately 3
(70 ° C.) or more, and then joined by cooling. Specifically, at the time of this joining, the sublimation material 33 used for the temporary fixing is sublimated during heating and disappears.
The sensor substrate 31 and the cap substrate 32 are in contact with each other, whereby the bonding is performed. When such bonding is performed, the positional deviation after bonding is almost equal to the alignment accuracy of an apparatus that has performed positioning from the experimental results.
【００２７】〔図５（ｂ）に示す工程〕次に、キャップ
基板３２での不要部（図２、３におけるＰ１、Ｐ２、Ｐ
３）を分離するためのダイシングカットを行う。つま
り、キャップ部と不要部とを分けるためにキャップ基板
３２をダイシングブレード３４によりダイシングカット
する。その結果、ダイシングラインに溝が形成される。
ここで、カットする方向は図８（ａ）に示すようにオリ
エンテーションフラットに対して垂直な方向とし、形成
した位置合わせラインＬ３、Ｌ４を基準にして、カット
間隔およびカット位置を決定する。図８（ａ）において
Ｌ５にてカットするダイシングラインを示す。このよう
にしてキャップ基板３２に対して縦横のダイシングライ
ンの内の一方のダイシングラインＬ５がカットされる。
このとき、キャップ基板３２の裏目に目印となるマーク
がなくても容易にダイシングカットすることが可能とな
る。[Steps shown in FIG. 5B] Next, unnecessary portions of the cap substrate 32 (P1, P2, P2 in FIGS.
A dicing cut is performed to separate 3). That is, the cap substrate 32 is diced and cut by the dicing blade 34 to separate the cap portion from the unnecessary portion. As a result, a groove is formed in the dicing line.
Here, the cutting direction is a direction perpendicular to the orientation flat as shown in FIG. 8A, and the cut interval and the cut position are determined based on the formed alignment lines L3 and L4. FIG. 8A shows a dicing line cut at L5. In this manner, one of the vertical and horizontal dicing lines L5 with respect to the cap substrate 32 is cut.
At this time, dicing can be easily performed without a mark serving as a mark on the back of the cap substrate 32.
【００２８】〔図５（ｃ）に示す工程〕この図は、セン
サ基板３１及びキャップ基板３２の断面方向を９０度変
えた断面図である。この図に示すように、ダイシングカ
ット用の粘着シート３５をキャップ基板３２の裏面に貼
り付ける。ここで、貼り付け時に粘着シート３５とキャ
ップ基板３２との間に空気が残りやすいが、ダイシング
カットによる切れ込み溝があるため、ここから空気を排
気できるので貼り付け後に軽く擦り付ければ粘着シート
３５とキャップ基板３２とが全域にわたり密着する。な
お、図５（ｂ）の工程のダイシングカットにてできた不
要部は、キャップ基板３２に残っているため、粘着シー
ト３５をキャップ基板３５に張りつけた時に粘着シート
３５に貼付くようになっている。[Step shown in FIG. 5C] This figure is a cross-sectional view in which the cross-sectional directions of the sensor substrate 31 and the cap substrate 32 are changed by 90 degrees. As shown in this figure, an adhesive sheet 35 for dicing and cutting is attached to the back surface of the cap substrate 32. Here, air tends to remain between the adhesive sheet 35 and the cap substrate 32 at the time of sticking, but since there is a cut groove formed by dicing cut, air can be exhausted from the groove. The cap substrate 32 is in close contact with the entire area. Since unnecessary portions formed by the dicing cut in the step of FIG. 5B remain on the cap substrate 32, the unnecessary portions are attached to the adhesive sheet 35 when the adhesive sheet 35 is attached to the cap substrate 35. I have.
【００２９】〔図６（ａ）に示す工程〕さらに、ダイシ
ングブレード３４を用いて、粘着シート３５と共にキャ
ップ基板３２を再度ダイシングカットする。カットする
方向は、図８（ｂ）に示すように前述のラインＬ５に対
し垂直な方向（図ではＬ６にて示す）であり、位置合わ
せラインＬ３、Ｌ４と基準としてカット間隔およびカッ
ト位置を決定する。[Step shown in FIG. 6A] Further, the cap substrate 32 and the adhesive sheet 35 are again diced and cut by using the dicing blade 34. The cutting direction is a direction perpendicular to the above-mentioned line L5 (shown by L6 in the figure) as shown in FIG. 8B, and the cut interval and the cut position are determined based on the alignment lines L3 and L4. I do.
【００３０】このようにしてキャップ基板３２に対しダ
イシングカットラインの内の未カットラインＬ６が粘着
シート３５ごとカットされる。このダイシング工程にお
いて、粘着シート３５をキャップ基板３２に貼り付けた
状態でカットするので、不要部３２ｂがダイシングカッ
ト中に飛散しセンサ基板３１表面のパッシベーション膜
やパッドを損傷したりダイシングブレード３４が破損す
ることが回避される。つまり、不要部３２ｂは固定され
ており、上述した不具合を未然に回避することができ
る。In this manner, the uncut line L6 of the dicing cut lines is cut together with the adhesive sheet 35 on the cap substrate 32. In this dicing step, since the adhesive sheet 35 is cut in a state of being stuck to the cap substrate 32, unnecessary portions 32b are scattered during the dicing cut, and the passivation film and pads on the surface of the sensor substrate 31 are damaged, and the dicing blade 34 is damaged. Is avoided. That is, the unnecessary portion 32b is fixed, and the above-described problem can be avoided.
【００３１】なお、本実施形態では、カットする順番を
ラインＬ５とＬ６の順に行ったが、順番を変えてＬ６を
先にカットするようにしても上記効果を得ることができ
る。 〔図６（ｂ）に示す工程〕引き続き、粘着シート３５を
分割されたキャップ基板３２から剥がす。このとき、粘
着シート３５と共にキャップ不要部３２ｂも除去され、
センサ基板３１上にキャップ３２ｃが搭載された形とな
る。このようにして粘着シート３５が剥がされ、キャッ
プ基板３２から不要部３２ｂが分離される。In the present embodiment, the order of cutting is performed in the order of the lines L5 and L6. However, the above effect can be obtained by changing the order and cutting L6 first. [Step shown in FIG. 6B] Subsequently, the pressure-sensitive adhesive sheet 35 is peeled from the divided cap substrate 32. At this time, the cap unnecessary portion 32b is also removed together with the adhesive sheet 35,
The cap 32c is mounted on the sensor substrate 31. Thus, the adhesive sheet 35 is peeled off, and the unnecessary portion 32 b is separated from the cap substrate 32.
【００３２】〔図６（ｃ）に示す工程〕そして、ダイシ
ングブレード３６を用いてセンサ基板３１ダイシングラ
インに沿ってダイシングカットし、各センサチップに分
割されて、それぞれキャップが形成されたセンサが形成
される。その結果、図１、２、３に示すセンサが製造さ
れる。[Step shown in FIG. 6 (c)] Then, the dicing blade 36 is used to cut dicing along the dicing line of the sensor substrate 31, and the sensor substrate 31 is divided into sensor chips to form sensors each having a cap formed thereon. Is done. As a result, the sensor shown in FIGS.
【００３３】このように、昇華材を用いてセンサ基板３
１とキャップ基板３２を仮固定した状態で接合チャンバ
ーまで搬送しているため、接合チャンバーまでセンサ基
板３１とキャップ基板３２を搬送する時に、キャップ基
板３２がセンサ基板３１から位置ズレしないようにする
ことができる。また、昇華材３３によってキャップ基板
３２とセンサ基板３１の間に隙間が空くようにしている
ため、キャップ基板３２とセンサ基板３１との間に不活
性ガス、あるいは真空を容易に封止することができる。
このような昇華材を用いて、センサ基板３１とキャップ
基板３２との仮固定を行っているため、接合チャンバー
外で、安価な汎用的な位置合わせ装置で位置合わせ可能
となり、低コストで高歩留まりな半導体装置を製造する
ことができる。As described above, the sensor substrate 3 is formed using the sublimation material.
Since the substrate 1 and the cap substrate 32 are transported to the bonding chamber in a temporarily fixed state, when the sensor substrate 31 and the cap substrate 32 are transported to the bonding chamber, the cap substrate 32 should not be displaced from the sensor substrate 31. Can be. Further, since a gap is provided between the cap substrate 32 and the sensor substrate 31 by the sublimation material 33, an inert gas or vacuum can be easily sealed between the cap substrate 32 and the sensor substrate 31. it can.
Since such a sublimation material is used to temporarily fix the sensor substrate 31 and the cap substrate 32, the positioning can be performed by an inexpensive general-purpose positioning device outside the bonding chamber, and the cost and the yield can be reduced. Semiconductor device can be manufactured.
【００３４】上述した実施形態では、加速度センサを形
成するものに本発明を適用したものであるた、図７に示
すように、回路素子が形成された基板３７と回路素子が
形成された基板４０とを接合した構造の半導体装置に本
発明を適用してもよい。つまり、ＬＳＩチップ３７とＬ
ＳＩチップ４０とを接合層（Ａｕバンプ）３８にて接合
した構造の、いわゆる「Ｃｈｉｐ ｏｎ Ｃｈｉｐ」を
称するマルチチップに適用してもよい。また、回路素子
が形成された基板４０をＳｉでなくガラスエポキシある
いはセラミック基板としてもよい。In the above-described embodiment, the present invention is applied to a device for forming an acceleration sensor. As shown in FIG. 7, a substrate 37 on which circuit elements are formed and a substrate 40 on which circuit elements are formed are provided. The present invention may be applied to a semiconductor device having a structure in which is bonded. That is, the LSI chip 37 and L
The present invention may be applied to a so-called “Chip on Chip” multichip having a structure in which the SI chip 40 is bonded to a bonding layer (Au bump) 38. Further, the substrate 40 on which the circuit elements are formed may be a glass epoxy or ceramic substrate instead of Si.
【図１】本発明を適用して形成した加速度センサの正面
図である。FIG. 1 is a front view of an acceleration sensor formed by applying the present invention.
【図２】図１におけるＡ−Ａ矢視断面図である。FIG. 2 is a sectional view taken along the line AA in FIG.
【図３】図１におけるＢ−Ｂ矢視断面図である。FIG. 3 is a sectional view taken along the line BB in FIG. 1;
【図４】図１に示す加速度センサの製造工程を示す説明
図である。FIG. 4 is an explanatory diagram showing a manufacturing process of the acceleration sensor shown in FIG.
【図５】図４に続く加速度センサの製造工程を示す説明
図である。FIG. 5 is an explanatory view showing the manufacturing process of the acceleration sensor continued from FIG. 4;
【図６】図５に続く加速度センサの製造工程を示す説明
図である。FIG. 6 is an explanatory view showing the manufacturing process of the acceleration sensor continued from FIG. 5;
【図７】センサ基板３１及びキャップ基板３２をダイシ
ングカットする際におけるカット位置合わせ用ラインを
説明するための図である。FIG. 7 is a diagram for explaining cut position alignment lines when dicing and cutting the sensor substrate 31 and the cap substrate 32;
【図８】キャップ基板３２のダイシングカットの状態を
示す説明図である。FIG. 8 is an explanatory diagram showing a dicing cut state of the cap substrate 32;
【図９】センサ基板３１のダイシングカットの状態を示
す説明図である。FIG. 9 is an explanatory diagram showing a dicing cut state of the sensor substrate 31.
３１…センサ基板、３１ａ…センサ素子、３２…キャッ
プ基板、３２ａ…突起部、３２ｂ…不要部、３２ｃ…キ
ャップ、３３…昇華材、３４、３６…ダイシングブレー
ド、３５…粘着テープ。31: sensor substrate, 31a: sensor element, 32: cap substrate, 32a: projection, 32b: unnecessary part, 32c: cap, 33: sublimation material, 34, 36: dicing blade, 35: adhesive tape.
Claims (3)
体基板（３２）とを接合して一体とする半導体装置の製
造方法であって、 前記第１の半導体基板（３１）と第２の半導体基板（３
２）を位置合わせを行うと共に、前記第１、第２の半導
体基板（３１、３２）とを支持材（３３）にて仮固定す
る第１工程と、 前記仮固定が行われた状態で、接合チャンバー内に前記
第１、第２の半導体基板（３１、３２）を移動させる第
２工程と、 前記接合チャンバー内にて前記支持体（３３）を溶融あ
るいは昇華させると共に、前記第１、第２の半導体基板
（３１、３２）とを接合する第３工程と、 を備えたことを特徴とする半導体装置の製造方法。1. A method of manufacturing a semiconductor device in which a first semiconductor substrate (31) and a second semiconductor substrate (32) are joined and integrated, wherein the first semiconductor substrate (31) and a second semiconductor substrate (31) are integrated with each other. 2 semiconductor substrates (3
2) performing a position adjustment, and temporarily fixing the first and second semiconductor substrates (31, 32) with a support member (33); A second step of moving the first and second semiconductor substrates (31, 32) into a bonding chamber, and melting or sublimating the support (33) in the bonding chamber; A third step of bonding the second semiconductor substrate (31, 32) to the second semiconductor substrate (31, 32).
的強度の低い構造体（３１ａ）が形成されるものであ
り、 前記第２の半導体基板（３２）は、この第２の半導体基
板（３２）の表面において前記構造体（３１ａ）に対し
て空隙をもって覆うキャップである場合において、 前記第１工程では、前記第１、第２の半導体基板（３
１、３２）との間が所定の隙間が空くように、前記支持
体（３３）による仮固定を行うことを特徴とする請求項
１記載の半導体装置の製造方法。2. The first semiconductor substrate (31) on which a structure (31a) having low mechanical strength is formed, and wherein the second semiconductor substrate (32) is formed of the second semiconductor substrate (32). In the case where the cap covers the structure (31a) with a gap on the surface of the substrate (32), in the first step, the first and second semiconductor substrates (3
2. The method of manufacturing a semiconductor device according to claim 1, wherein the support is temporarily fixed by the support so that a predetermined gap is left between the support and the support.
ンゼン、ナフタリン等の昇華材であることを特徴とする
請求項１又は２に記載の半導体装置の製造方法。3. The method according to claim 1, wherein the support is a sublimation material such as paradichlorobenzene or naphthalene.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27467897A JP3702612B2 (en) | 1997-10-07 | 1997-10-07 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27467897A JP3702612B2 (en) | 1997-10-07 | 1997-10-07 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11111878A true JPH11111878A (en) | 1999-04-23 |
| JP3702612B2 JP3702612B2 (en) | 2005-10-05 |
Family
ID=17545048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27467897A Expired - Fee Related JP3702612B2 (en) | 1997-10-07 | 1997-10-07 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3702612B2 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001319985A (en) * | 2000-02-29 | 2001-11-16 | Agilent Technol Inc | Chip-mount sealing structure body |
| US6890834B2 (en) | 2001-06-11 | 2005-05-10 | Matsushita Electric Industrial Co., Ltd. | Electronic device and method for manufacturing the same |
| JP2009512202A (en) * | 2005-10-14 | 2009-03-19 | エスティーマイクロエレクトロニクス エス．アール．エル． | Substrate level assembly for integrated devices, manufacturing process thereof, and related integrated devices |
| JP2009065205A (en) * | 2003-10-30 | 2009-03-26 | Kyocera Corp | Method of manufacturing electronic apparatus |
| JP2009516365A (en) * | 2005-11-10 | 2009-04-16 | フラウンホーファー・ゲゼルシャフト・ツール・フェルデルング・デア・アンゲヴァンテン・フォルシュング・エー・ファウ | Cover wafer or structural element-cover, wafer structural part or structural element usable for microtechnology, and corresponding wafer-part or structural element-part soldering method |
| US8375789B2 (en) | 2009-06-03 | 2013-02-19 | Stmicroelectronics S.R.L. | Microelectromechanical gyroscope with position control driving and method for controlling a microelectromechanical gyroscope |
| US8787600B2 (en) | 2009-05-11 | 2014-07-22 | Stmicroelectronics S.R.L. | Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof |
| CN104064525A (en) * | 2013-03-19 | 2014-09-24 | 精工爱普生株式会社 | Module, method of manufacturing module, electronic apparatus, and moving object |
| US10555091B2 (en) | 2017-09-15 | 2020-02-04 | Stmicroelectronics S.R.L. | Method for manufacturing a thin filtering membrane and an acoustic transducer device including the filtering membrane |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07209105A (en) * | 1994-01-18 | 1995-08-11 | Nippondenso Co Ltd | Semiconductor dynamic quantity-sensor and its production |
| JPH07263491A (en) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | Mounting method for semiconductor element |
| JPH08293665A (en) * | 1995-04-21 | 1996-11-05 | Hitachi Ltd | Manufacture of electronic circuit |
| JPH08316497A (en) * | 1995-05-18 | 1996-11-29 | Nippondenso Co Ltd | Manufacture of semiconductor device |
| JPH09246464A (en) * | 1996-03-08 | 1997-09-19 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
-
1997
- 1997-10-07 JP JP27467897A patent/JP3702612B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07209105A (en) * | 1994-01-18 | 1995-08-11 | Nippondenso Co Ltd | Semiconductor dynamic quantity-sensor and its production |
| JPH07263491A (en) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | Mounting method for semiconductor element |
| JPH08293665A (en) * | 1995-04-21 | 1996-11-05 | Hitachi Ltd | Manufacture of electronic circuit |
| JPH08316497A (en) * | 1995-05-18 | 1996-11-29 | Nippondenso Co Ltd | Manufacture of semiconductor device |
| JPH09246464A (en) * | 1996-03-08 | 1997-09-19 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001319985A (en) * | 2000-02-29 | 2001-11-16 | Agilent Technol Inc | Chip-mount sealing structure body |
| US6890834B2 (en) | 2001-06-11 | 2005-05-10 | Matsushita Electric Industrial Co., Ltd. | Electronic device and method for manufacturing the same |
| US6965107B2 (en) | 2001-06-11 | 2005-11-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor-based encapsulated infrared sensor and electronic device |
| JP2009065205A (en) * | 2003-10-30 | 2009-03-26 | Kyocera Corp | Method of manufacturing electronic apparatus |
| JP2009512202A (en) * | 2005-10-14 | 2009-03-19 | エスティーマイクロエレクトロニクス エス．アール．エル． | Substrate level assembly for integrated devices, manufacturing process thereof, and related integrated devices |
| US8049287B2 (en) | 2005-10-14 | 2011-11-01 | Stmicroelectronics S.R.L. | Substrate-level assembly for an integrated device, manufacturing process thereof and related integrated device |
| USRE46671E1 (en) | 2005-10-14 | 2018-01-16 | Stmicroelectronics S.R.L. | Substrate-level assembly for an integrated device, manufacturing process thereof and related integrated device |
| JP2009516365A (en) * | 2005-11-10 | 2009-04-16 | フラウンホーファー・ゲゼルシャフト・ツール・フェルデルング・デア・アンゲヴァンテン・フォルシュング・エー・ファウ | Cover wafer or structural element-cover, wafer structural part or structural element usable for microtechnology, and corresponding wafer-part or structural element-part soldering method |
| US8039950B2 (en) | 2005-11-10 | 2011-10-18 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Solder material lining a cover wafer attached to wafer substrate |
| KR101416773B1 (en) * | 2005-11-10 | 2014-08-06 | 프라운호퍼-게젤샤프트 츄어 푀르더룽 데어 안게반텐 포르슝에.파우. | Cover wafer or component cover, wafer part or component that can be inserted using microsystems technology, and soldering method for connecting corresponding wafer or component parts |
| US9096424B2 (en) | 2009-05-11 | 2015-08-04 | Stmicroelectronics S.R.L. | Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof |
| US8787600B2 (en) | 2009-05-11 | 2014-07-22 | Stmicroelectronics S.R.L. | Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof |
| US8375789B2 (en) | 2009-06-03 | 2013-02-19 | Stmicroelectronics S.R.L. | Microelectromechanical gyroscope with position control driving and method for controlling a microelectromechanical gyroscope |
| JP2014183151A (en) * | 2013-03-19 | 2014-09-29 | Seiko Epson Corp | Module, manufacturing method of module, electronic apparatus, and movable body |
| CN104064525A (en) * | 2013-03-19 | 2014-09-24 | 精工爱普生株式会社 | Module, method of manufacturing module, electronic apparatus, and moving object |
| US10555091B2 (en) | 2017-09-15 | 2020-02-04 | Stmicroelectronics S.R.L. | Method for manufacturing a thin filtering membrane and an acoustic transducer device including the filtering membrane |
| US11317219B2 (en) | 2017-09-15 | 2022-04-26 | Stmicroelectronics S.R.L. | Method for manufacturing a thin filtering membrane and an acoustic transducer device including the filtering membrane |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3702612B2 (en) | 2005-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3613838B2 (en) | Manufacturing method of semiconductor device | |
| US8264051B2 (en) | Semiconductor device and manufacturing method of the same | |
| US6313529B1 (en) | Bump bonding and sealing a semiconductor device with solder | |
| US6555901B1 (en) | Semiconductor device including eutectic bonding portion and method for manufacturing the same | |
| US6441481B1 (en) | Hermetically sealed microstructure package | |
| US6624003B1 (en) | Integrated MEMS device and package | |
| US5320705A (en) | Method of manufacturing a semiconductor pressure sensor | |
| JP3646349B2 (en) | Manufacturing method of semiconductor device | |
| US20100148341A1 (en) | Semiconductor device and method for manufacturing the same | |
| US20140353772A1 (en) | Microelectronic packages including patterned die attach material and methods for the fabrication thereof | |
| US20120319220A1 (en) | Method of bonding semiconductor substrate and mems device | |
| JP2001326367A (en) | Sensor and method for manufacturing the same | |
| US9425115B2 (en) | Glass frit wafer bond protective structure | |
| JP4924663B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20120299128A1 (en) | Method of bonding semiconductor substrate and mems device | |
| JP3702612B2 (en) | Manufacturing method of semiconductor device | |
| US7510947B2 (en) | Method for wafer level packaging and fabricating cap structures | |
| US20020180031A1 (en) | Semiconductor device | |
| US7973392B2 (en) | Electronic device and method for manufacturing structure for electronic device | |
| US20120306032A1 (en) | Method of bonding semiconductor substrate and mems device | |
| JP3543471B2 (en) | Method for manufacturing semiconductor device | |
| JP4178575B2 (en) | Manufacturing method of semiconductor device | |
| JPH06213747A (en) | Capacitive semiconductor sensor | |
| JP3086305B2 (en) | Sensor and manufacturing method thereof | |
| JPH0382059A (en) | Resin sealed type semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050711 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110729 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |