JPH11102861A - 多結晶シリコン薄膜の製造方法 - Google Patents
多結晶シリコン薄膜の製造方法Info
- Publication number
- JPH11102861A JPH11102861A JP9260303A JP26030397A JPH11102861A JP H11102861 A JPH11102861 A JP H11102861A JP 9260303 A JP9260303 A JP 9260303A JP 26030397 A JP26030397 A JP 26030397A JP H11102861 A JPH11102861 A JP H11102861A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- amorphous silicon
- substrate
- reaction chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 126
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 238000006243 chemical reaction Methods 0.000 claims abstract description 41
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 33
- 238000006356 dehydrogenation reaction Methods 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 30
- 238000000151 deposition Methods 0.000 claims abstract description 27
- 230000008021 deposition Effects 0.000 claims abstract description 18
- 239000012159 carrier gas Substances 0.000 claims abstract description 6
- 239000012495 reaction gas Substances 0.000 claims abstract description 3
- 238000010438 heat treatment Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 230000000717 retained effect Effects 0.000 abstract 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 23
- 229910052739 hydrogen Inorganic materials 0.000 description 23
- 239000001257 hydrogen Substances 0.000 description 23
- 239000010408 film Substances 0.000 description 12
- 238000002679 ablation Methods 0.000 description 9
- 239000011521 glass Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000005280 amorphization Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910001362 Ta alloys Inorganic materials 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- JZLMRQMUNCKZTP-UHFFFAOYSA-N molybdenum tantalum Chemical compound [Mo].[Ta] JZLMRQMUNCKZTP-UHFFFAOYSA-N 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000003303 reheating Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02592—Microstructure amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Metallurgy (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 多結晶シリコン薄膜の製造プロセスにおい
て、プラズマＣＶＤにより堆積された非晶質シリコン薄
膜の脱水素処理を効果的に行う方法を提供する。 【解決手段】 プラズマＣＶＤ装置の反応室内に基板１
を収容し、反応ガス及びキャリアガスを供給しながら、
プラズマ放電により基板上に非晶質シリコン薄膜３を堆
積する。非晶質シリコン薄膜３の堆積終了後、反応室内
に前記基板を放置して、非晶質シリコン薄膜３の脱水素
処理を行う。なお、放置の際、反応室内へのキャリアガ
スの供給を続けながら、反応室内の圧力を堆積時の圧力
よりも高めに調整する。脱水素処理の終了後、前記基板
を反応室内から取り出し、非晶質シリコン薄膜３にＸｅ
Ｃｌエキシマレーザを照射して、多晶質シリコン薄膜４
に変える。
て、プラズマＣＶＤにより堆積された非晶質シリコン薄
膜の脱水素処理を効果的に行う方法を提供する。 【解決手段】 プラズマＣＶＤ装置の反応室内に基板１
を収容し、反応ガス及びキャリアガスを供給しながら、
プラズマ放電により基板上に非晶質シリコン薄膜３を堆
積する。非晶質シリコン薄膜３の堆積終了後、反応室内
に前記基板を放置して、非晶質シリコン薄膜３の脱水素
処理を行う。なお、放置の際、反応室内へのキャリアガ
スの供給を続けながら、反応室内の圧力を堆積時の圧力
よりも高めに調整する。脱水素処理の終了後、前記基板
を反応室内から取り出し、非晶質シリコン薄膜３にＸｅ
Ｃｌエキシマレーザを照射して、多晶質シリコン薄膜４
に変える。
Description
【０００１】
【発明の属する技術分野】本発明は、多結晶シリコン薄
膜の製造方法に係り、特に、プラズマＣＶＤによって堆
積された非結晶シリコン薄膜の脱水素処理の方法に関す
る。
膜の製造方法に係り、特に、プラズマＣＶＤによって堆
積された非結晶シリコン薄膜の脱水素処理の方法に関す
る。
【０００２】
【従来の技術】アクティブマトリックス型液晶表示装置
では、従来、画素のスイッチング素子として、半導体活
性層に非晶質シリコン薄膜を用いた非晶質シリコン薄膜
トランジスタが使用されてきた。これは、表示領域の大
面積化に適したガラス基板（耐熱性が低い）の上に、プ
ラズマＣＶＤによって、比較的低温で且つ均一性良く非
晶質シリコン薄膜を形成できることによる。
では、従来、画素のスイッチング素子として、半導体活
性層に非晶質シリコン薄膜を用いた非晶質シリコン薄膜
トランジスタが使用されてきた。これは、表示領域の大
面積化に適したガラス基板（耐熱性が低い）の上に、プ
ラズマＣＶＤによって、比較的低温で且つ均一性良く非
晶質シリコン薄膜を形成できることによる。
【０００３】一方、近年、駆動回路一体型の液晶表示装
置が開発されている。駆動回路一体型の液晶表示装置で
は、同一の基板上で表示領域（画素領域）の周辺に駆動
回路が配置され、画素のスイッチング素子に加えて、周
辺駆動回路にも薄膜トランジスタが使用される。この様
な、周辺駆動回路に使用される薄膜トランジスタには、
特に高速性が要求される。このため、駆動回路一体型の
液晶表示装置では、移動度が非晶質シリコンと比べて格
段に大きい多結晶シリコン薄膜を半導体活性層に用いた
多結晶シリコン薄膜トランジスタが使用される。
置が開発されている。駆動回路一体型の液晶表示装置で
は、同一の基板上で表示領域（画素領域）の周辺に駆動
回路が配置され、画素のスイッチング素子に加えて、周
辺駆動回路にも薄膜トランジスタが使用される。この様
な、周辺駆動回路に使用される薄膜トランジスタには、
特に高速性が要求される。このため、駆動回路一体型の
液晶表示装置では、移動度が非晶質シリコンと比べて格
段に大きい多結晶シリコン薄膜を半導体活性層に用いた
多結晶シリコン薄膜トランジスタが使用される。
【０００４】多結晶シリコン薄膜は、通常、次の様に形
成される。先ず、ガラス基板上にプラズマＣＶＤによっ
て非晶質シリコン薄膜を堆積する。次に、以下の様に、
非晶質シリコン薄膜の脱水素処理を行う。即ち、非晶質
シリコン薄膜が堆積されたガラス基板を加熱炉の中に収
容し、減圧雰囲気下、ガラス基板の耐用温度以下の温度
で（例えば、４００℃〜５００℃）、非晶質シリコン薄
膜にアニールを施し、非晶質シリコン薄膜から水素を放
出させる。最後に、非晶質シリコン薄膜にエキシマレー
ザを照射して、非晶質シリコン薄膜を融解及び再凝固さ
せて、多結晶シリコン薄膜に変える。
成される。先ず、ガラス基板上にプラズマＣＶＤによっ
て非晶質シリコン薄膜を堆積する。次に、以下の様に、
非晶質シリコン薄膜の脱水素処理を行う。即ち、非晶質
シリコン薄膜が堆積されたガラス基板を加熱炉の中に収
容し、減圧雰囲気下、ガラス基板の耐用温度以下の温度
で（例えば、４００℃〜５００℃）、非晶質シリコン薄
膜にアニールを施し、非晶質シリコン薄膜から水素を放
出させる。最後に、非晶質シリコン薄膜にエキシマレー
ザを照射して、非晶質シリコン薄膜を融解及び再凝固さ
せて、多結晶シリコン薄膜に変える。
【０００５】この様に非晶質シリコン薄膜の脱水素処理
を行うのは、次に理由による。即ち、プラズマＣＶＤに
よって堆積された非晶質シリコン薄膜の中には、多量の
水素が含有されている。このため、その状態のままでレ
ーザビーム照射を行うと、非晶質シリコン薄膜から水素
が急激に放出されることによって、アブレーション（ab
lation）と呼ばれる現象が起こり、多結晶シリコン薄膜
に欠陥が生ずる。
を行うのは、次に理由による。即ち、プラズマＣＶＤに
よって堆積された非晶質シリコン薄膜の中には、多量の
水素が含有されている。このため、その状態のままでレ
ーザビーム照射を行うと、非晶質シリコン薄膜から水素
が急激に放出されることによって、アブレーション（ab
lation）と呼ばれる現象が起こり、多結晶シリコン薄膜
に欠陥が生ずる。
【０００６】従来、脱水素処理は、上記の様に、プラズ
マＣＶＤ装置と別に設けられた専用の加熱炉を使用して
行われていた。この様な加熱炉内での脱水素処理は、ガ
ラス基板の加熱及び冷却時間を含めると数時間程度の長
い時間が必要になる。更に、プラズマＣＶＤの終了後、
一旦、上記基板を大気中に曝すので、場合によっては、
脱水素処理の前に上記基板を洗浄しなければならないこ
ともある。
マＣＶＤ装置と別に設けられた専用の加熱炉を使用して
行われていた。この様な加熱炉内での脱水素処理は、ガ
ラス基板の加熱及び冷却時間を含めると数時間程度の長
い時間が必要になる。更に、プラズマＣＶＤの終了後、
一旦、上記基板を大気中に曝すので、場合によっては、
脱水素処理の前に上記基板を洗浄しなければならないこ
ともある。
【０００７】以上の様な背景から、非晶質シリコン薄膜
の脱水素処理の工程は、多結晶シリコン型薄膜トランジ
スタの製造プロセスにおいて、生産性を妨げる要因の一
つとなっていた。
の脱水素処理の工程は、多結晶シリコン型薄膜トランジ
スタの製造プロセスにおいて、生産性を妨げる要因の一
つとなっていた。
【０００８】
【発明が解決しようとする課題】本発明は、上記の様な
問題に鑑み成されたもので、本発明の目的は、多結晶シ
リコン薄膜の製造プロセスにおいて、プラズマＣＶＤに
よって堆積された非晶質シリコン薄膜に対して、効率良
く脱水素処理を行う方法を提供することにある。
問題に鑑み成されたもので、本発明の目的は、多結晶シ
リコン薄膜の製造プロセスにおいて、プラズマＣＶＤに
よって堆積された非晶質シリコン薄膜に対して、効率良
く脱水素処理を行う方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明の多結晶シリコン
薄膜の製造方法は、プラズマＣＶＤ装置の反応室内に基
板を収容し、反応室内に反応ガス及びキャリアガスを供
給しながら、プラズマ放電により基板上に非晶質シリコ
ン薄膜を堆積し、堆積終了後、減圧雰囲気下で前記反応
室内に前記基板を放置することにより、非晶質シリコン
薄膜に脱水素処理を施し、脱水素処理終了後、前記基板
を前記反応室内から取り出し、非晶質シリコン薄膜にレ
ーザビームを照射することにより、非晶質シリコン薄膜
を多結晶化することを特徴とする。
薄膜の製造方法は、プラズマＣＶＤ装置の反応室内に基
板を収容し、反応室内に反応ガス及びキャリアガスを供
給しながら、プラズマ放電により基板上に非晶質シリコ
ン薄膜を堆積し、堆積終了後、減圧雰囲気下で前記反応
室内に前記基板を放置することにより、非晶質シリコン
薄膜に脱水素処理を施し、脱水素処理終了後、前記基板
を前記反応室内から取り出し、非晶質シリコン薄膜にレ
ーザビームを照射することにより、非晶質シリコン薄膜
を多結晶化することを特徴とする。
【００１０】本発明の多結晶シリコン薄膜の製造方法に
よれば、プラズマＣＶＤにより非晶質シリコン薄膜を堆
積した後、基板をプラズマＣＶＤ装置の反応室内に収容
した状態のままで、連続的に非晶質シリコン薄膜の脱水
素処理を行う。非晶質シリコン薄膜の堆積の際、既に基
板の温度が高くなっているので、脱水素処理の前に改め
て基板を加熱する必要はない。同時に、基板の冷却は、
脱水素処理の終了後の一回のみで済む。従って、従来の
様に専用の加熱炉を用いて脱水素処理を行う場合と比較
して、再加熱及び再冷却の時間を省くことができる。ま
た、プラズマＣＶＤの終了後、基板を大気に曝すことが
ないので、脱水素処理の前に基板を洗浄する必要もな
い。この結果、多結晶シリコン薄膜の製造プロセスに要
する時間を、大幅に短縮することができる。
よれば、プラズマＣＶＤにより非晶質シリコン薄膜を堆
積した後、基板をプラズマＣＶＤ装置の反応室内に収容
した状態のままで、連続的に非晶質シリコン薄膜の脱水
素処理を行う。非晶質シリコン薄膜の堆積の際、既に基
板の温度が高くなっているので、脱水素処理の前に改め
て基板を加熱する必要はない。同時に、基板の冷却は、
脱水素処理の終了後の一回のみで済む。従って、従来の
様に専用の加熱炉を用いて脱水素処理を行う場合と比較
して、再加熱及び再冷却の時間を省くことができる。ま
た、プラズマＣＶＤの終了後、基板を大気に曝すことが
ないので、脱水素処理の前に基板を洗浄する必要もな
い。この結果、多結晶シリコン薄膜の製造プロセスに要
する時間を、大幅に短縮することができる。
【００１１】好ましくは、非晶質シリコン薄膜の堆積終
了後、キャリアガスを供給しながら前記反応室内に前記
基板を放置する。更に、好ましくは、非晶質シリコン薄
膜の堆積終了後、非晶質シリコン薄膜の堆積時よりも高
い圧力で前記反応室内に前記基板を放置する。一般に、
脱水素処理は温度が高いほど効率良く行われる。放置の
際、同じガス流量のままであれば、反応室内の圧力を堆
積時よりも高く設定することにより、短時間で基板の温
度を上昇させることができるので、短時間で水素の放出
を行わせることができる。
了後、キャリアガスを供給しながら前記反応室内に前記
基板を放置する。更に、好ましくは、非晶質シリコン薄
膜の堆積終了後、非晶質シリコン薄膜の堆積時よりも高
い圧力で前記反応室内に前記基板を放置する。一般に、
脱水素処理は温度が高いほど効率良く行われる。放置の
際、同じガス流量のままであれば、反応室内の圧力を堆
積時よりも高く設定することにより、短時間で基板の温
度を上昇させることができるので、短時間で水素の放出
を行わせることができる。
【００１２】また、好ましくは、非晶質シリコン薄膜の
堆積終了後、基板加熱用のヒータの出力を非晶質シリコ
ン薄膜の堆積時の値のまま維持した状態で、前記反応室
内に前記基板を放置する。この様に、プラズマＣＶＤの
工程から脱水素処理の工程に移行する際、ガス流量は変
えずに圧力を高くし、基板加熱用のヒータの出力を一定
の値で維持することにより、次のプラズマＣＶＤの工程
を開始する際における反応室内の温度調整のための時間
を短縮することができる。
堆積終了後、基板加熱用のヒータの出力を非晶質シリコ
ン薄膜の堆積時の値のまま維持した状態で、前記反応室
内に前記基板を放置する。この様に、プラズマＣＶＤの
工程から脱水素処理の工程に移行する際、ガス流量は変
えずに圧力を高くし、基板加熱用のヒータの出力を一定
の値で維持することにより、次のプラズマＣＶＤの工程
を開始する際における反応室内の温度調整のための時間
を短縮することができる。
【００１３】また、好ましくは、前記反応室内で基板上
に非晶質シリコン薄膜を堆積する際、前記基板の温度を
４００℃以上とする。なお、好ましくは、前記反応室内
に前記基板を放置する時間ｔ（秒）は、前記非晶質シリ
コン薄膜の膜厚をｄ（オングストローム）、放置の際の
前記基板の温度をθ（℃）とするとき、下記の条件を満
足する様に設定する。
に非晶質シリコン薄膜を堆積する際、前記基板の温度を
４００℃以上とする。なお、好ましくは、前記反応室内
に前記基板を放置する時間ｔ（秒）は、前記非晶質シリ
コン薄膜の膜厚をｄ（オングストローム）、放置の際の
前記基板の温度をθ（℃）とするとき、下記の条件を満
足する様に設定する。
【００１４】 ｔ＞ｄ2 ／（Ａ× expＢ） ・・・（１） 但し、 Ａ＝ 6.0 ×１０14 Ｂ＝−2.56×１０-19 ／（ｋ×（273 ＋θ）） ｋ＝ 1.38 ×１０-23 （１）式は、下記の様に導かれる。
【００１５】非晶質シリコン薄膜からの水素の脱離速度
は、非晶質シリコン薄膜中の水素の拡散によって律速さ
れる。具体的には、水素の平均移動距離λが非晶質シリ
コン薄膜の膜厚ｄと比べて大きい時に、脱水素処理の効
果が生ずる。非晶質シリコン薄膜中の水素の拡散係数を
Ｄ［ｃｍ2 ／ｓｅｃ］、放置時間をｔ［ｓｅｃ］とする
と、放置時間内の水素の平均移動距離λ［ｃｍ］は、次
式で表される： λ＝（２×Ｄ×ｔ）+1/2 従って、上記の条件は次式で表される： ｄ＜（２×Ｄ×ｔ）+1/2×１０８ この式から、効率的な脱水素処理を行うために必要な放
置時間は次式で表される： ｔ＞ｄ２ ／（１０16×２×Ｄ）・・・（２） ここで、 Ｄ ＝ＤＯ× exp（−Ｅｄ／ｋＴ) ＤＯ＝３×１０-2 ［ｃｍ2 ／ｓｅｃ］ Ｅｄ＝１．６×１．６０×１０-19 ［Ｊ］ なお、Ｅｄは水素の拡散エネルギー（１．６ｅＶ）、Ｔ
は非晶質シリコン薄膜の温度［Ｋ］、ｋはボルツマン定
数［ 1.38 ×１０-23 Ｊ／ｋ］である。
は、非晶質シリコン薄膜中の水素の拡散によって律速さ
れる。具体的には、水素の平均移動距離λが非晶質シリ
コン薄膜の膜厚ｄと比べて大きい時に、脱水素処理の効
果が生ずる。非晶質シリコン薄膜中の水素の拡散係数を
Ｄ［ｃｍ2 ／ｓｅｃ］、放置時間をｔ［ｓｅｃ］とする
と、放置時間内の水素の平均移動距離λ［ｃｍ］は、次
式で表される： λ＝（２×Ｄ×ｔ）+1/2 従って、上記の条件は次式で表される： ｄ＜（２×Ｄ×ｔ）+1/2×１０８ この式から、効率的な脱水素処理を行うために必要な放
置時間は次式で表される： ｔ＞ｄ２ ／（１０16×２×Ｄ）・・・（２） ここで、 Ｄ ＝ＤＯ× exp（−Ｅｄ／ｋＴ) ＤＯ＝３×１０-2 ［ｃｍ2 ／ｓｅｃ］ Ｅｄ＝１．６×１．６０×１０-19 ［Ｊ］ なお、Ｅｄは水素の拡散エネルギー（１．６ｅＶ）、Ｔ
は非晶質シリコン薄膜の温度［Ｋ］、ｋはボルツマン定
数［ 1.38 ×１０-23 Ｊ／ｋ］である。
【００１６】これらの値を、（２）式に代入することに
より（１）式が導かれる。なお、本発明の多結晶シリコ
ン薄膜の製造方法は、装置熱容量の小さい枚葉式プラズ
マＣＶＤ装置において特に効果的である。
より（１）式が導かれる。なお、本発明の多結晶シリコ
ン薄膜の製造方法は、装置熱容量の小さい枚葉式プラズ
マＣＶＤ装置において特に効果的である。
【００１７】
【発明の実施の形態】本発明の実施の形態について、図
１を用いて説明する。先ず、図１（ａ）に示すように、
ガラス基板１上に、プラズマＣＶＤで酸化シリコン薄膜
２を厚さ１０００オングストロームで堆積した。酸化シ
リコン薄膜２の上に、枚葉式の平行平板型プラズマＣＶ
Ｄ装置を用いて、非晶質シリコン薄膜３を堆積した。そ
の際の条件は、ＳｉＨ4 ／Ａｒ流量比＝１／２０、反応
室内の圧力＝１Ｔｏｒｒ、ＲＦ出力＝１００Ｗ、電極間
距離＝２５ｍｍ、基板温度＝４２０℃、堆積速度＝７０
０オングストローム／ｍｉｎ、であった。
１を用いて説明する。先ず、図１（ａ）に示すように、
ガラス基板１上に、プラズマＣＶＤで酸化シリコン薄膜
２を厚さ１０００オングストロームで堆積した。酸化シ
リコン薄膜２の上に、枚葉式の平行平板型プラズマＣＶ
Ｄ装置を用いて、非晶質シリコン薄膜３を堆積した。そ
の際の条件は、ＳｉＨ4 ／Ａｒ流量比＝１／２０、反応
室内の圧力＝１Ｔｏｒｒ、ＲＦ出力＝１００Ｗ、電極間
距離＝２５ｍｍ、基板温度＝４２０℃、堆積速度＝７０
０オングストローム／ｍｉｎ、であった。
【００１８】非晶質シリコン薄膜３の厚さが所定の値の
到達した後、ＲＦ出力を切るとともにＳｉＨ4 の供給を
停止した。プラズマＣＶＤ工程の終了後、引き続き加熱
用ヒータの出力を一定に維持した状態で、圧力調整バル
ブの開閉度を絞って反応室内の圧力を４Ｔｏｒｒまで上
昇させ、この状態で基板を反応室内に放置して、非晶質
シリコン薄膜３の脱水素処理を行った。所定の時間（後
述）が経過した後、反応室内から基板を取り出した。
到達した後、ＲＦ出力を切るとともにＳｉＨ4 の供給を
停止した。プラズマＣＶＤ工程の終了後、引き続き加熱
用ヒータの出力を一定に維持した状態で、圧力調整バル
ブの開閉度を絞って反応室内の圧力を４Ｔｏｒｒまで上
昇させ、この状態で基板を反応室内に放置して、非晶質
シリコン薄膜３の脱水素処理を行った。所定の時間（後
述）が経過した後、反応室内から基板を取り出した。
【００１９】次に、図１（ｂ）に示す様に、ガラス基板
１上に形成された非晶質シリコン薄膜３に、ＸｅＣｌエ
キシマレーザ（波長３０８ｎｍ；パルス発振）を照射
し、非晶質シリコン薄膜３の溶融及び再凝固を行い、多
結晶シリコン薄膜４を形成した。
１上に形成された非晶質シリコン薄膜３に、ＸｅＣｌエ
キシマレーザ（波長３０８ｎｍ；パルス発振）を照射
し、非晶質シリコン薄膜３の溶融及び再凝固を行い、多
結晶シリコン薄膜４を形成した。
【００２０】図２に、上記の様にプラズマＣＶＤの工程
を終了させて脱水素処理の工程に移行した際の基板の温
度変化の測定結果を示す。図２に示す様に、反応室内の
圧力が１Ｔｏｒｒ（ＳｉＨ4 ／Ａｒ供給）から４Ｔｏｒ
ｒ（Ａｒ供給）に上昇するのに伴い、基板温度が約４２
０℃から約４４０℃まで上昇している。
を終了させて脱水素処理の工程に移行した際の基板の温
度変化の測定結果を示す。図２に示す様に、反応室内の
圧力が１Ｔｏｒｒ（ＳｉＨ4 ／Ａｒ供給）から４Ｔｏｒ
ｒ（Ａｒ供給）に上昇するのに伴い、基板温度が約４２
０℃から約４４０℃まで上昇している。
【００２１】ところで、プラズマＣＶＤ工程の終了後の
放置時間をなるべく短くするためには、プラズマＣＶＤ
の際の基板温度を高くして、元々の薄膜中の水素含有量
を減少させるとともに、放置時の基板温度も高くするこ
とが効果的である。上記の様に、プラズマＣＶＤによる
非晶質シリコン薄膜の堆積後、反応室内の圧力を堆積時
よりも高くして反応室内に基板を放置することによっ
て、基板の温度が堆積時よりも上昇し、短い時間で水素
を放出させることができる。
放置時間をなるべく短くするためには、プラズマＣＶＤ
の際の基板温度を高くして、元々の薄膜中の水素含有量
を減少させるとともに、放置時の基板温度も高くするこ
とが効果的である。上記の様に、プラズマＣＶＤによる
非晶質シリコン薄膜の堆積後、反応室内の圧力を堆積時
よりも高くして反応室内に基板を放置することによっ
て、基板の温度が堆積時よりも上昇し、短い時間で水素
を放出させることができる。
【００２２】なお、上記の方法は、特に、枚葉式のプラ
ズマＣＶＤ装置において効果的である。これは、枚葉式
のプラズマＣＶＤ装置では、一枚ずつ基板が処理される
ので、系の熱容量が小さく、このため、非晶質シリコン
薄膜の堆積後、基板を放置する際に、ガス流量をほぼ一
定にした場合、反応室内の圧力を高くすることによって
生ずる温度上昇が大きくなるからである。
ズマＣＶＤ装置において効果的である。これは、枚葉式
のプラズマＣＶＤ装置では、一枚ずつ基板が処理される
ので、系の熱容量が小さく、このため、非晶質シリコン
薄膜の堆積後、基板を放置する際に、ガス流量をほぼ一
定にした場合、反応室内の圧力を高くすることによって
生ずる温度上昇が大きくなるからである。
【００２３】図３に、非晶質シリコン薄膜の堆積後、上
記の条件でプラズマＣＶＤ装置内に基板を放置して非晶
質シリコン薄膜の脱水素処理を行った場合の、放置時間
と、アブレーションが発生するエキシマレーザのエネル
ギー密度との関係を示す。なお、パラメータとして非晶
質シリコン薄膜の膜厚（４００〜７００オングストロー
ム）を用いている。
記の条件でプラズマＣＶＤ装置内に基板を放置して非晶
質シリコン薄膜の脱水素処理を行った場合の、放置時間
と、アブレーションが発生するエキシマレーザのエネル
ギー密度との関係を示す。なお、パラメータとして非晶
質シリコン薄膜の膜厚（４００〜７００オングストロー
ム）を用いている。
【００２４】図３から分かる様に、プラズマＣＶＤ工程
の終了後、数分間、反応室内に基板を放置することによ
って、４００〜７００オングストロームの各膜厚におい
て、アブレーションが発生するエキシマレーザのエネル
ギー密度の値が上昇している。即ち、アブレーションに
対する耐性が向上している。
の終了後、数分間、反応室内に基板を放置することによ
って、４００〜７００オングストロームの各膜厚におい
て、アブレーションが発生するエキシマレーザのエネル
ギー密度の値が上昇している。即ち、アブレーションに
対する耐性が向上している。
【００２５】なお、非晶質シリコン薄膜をレーザ照射に
よって多結晶化する際、通常、レーザのエネルギー密度
が大きくなるに従って、結晶粒径も大きくなるが、エネ
ルギー密度が大き過ぎると再アモルファス化が起こり、
結晶粒径が逆に小さくなってしまう。従って、再アモル
ファス化が起こる値以下のエネルギー密度で、アブレー
ションが発生しなければ、非晶質シリコン薄膜のレーザ
照射に対する耐性は十分と判定される。図３には、各膜
厚における、再アモルファス化が起きるエネルギー密度
も併せて示されている。
よって多結晶化する際、通常、レーザのエネルギー密度
が大きくなるに従って、結晶粒径も大きくなるが、エネ
ルギー密度が大き過ぎると再アモルファス化が起こり、
結晶粒径が逆に小さくなってしまう。従って、再アモル
ファス化が起こる値以下のエネルギー密度で、アブレー
ションが発生しなければ、非晶質シリコン薄膜のレーザ
照射に対する耐性は十分と判定される。図３には、各膜
厚における、再アモルファス化が起きるエネルギー密度
も併せて示されている。
【００２６】図４は、図３に示されたデータに基づき、
非晶質シリコン薄膜の膜厚ｄ［オングストローム］と、
再アモルファス化が起こる値以下のエネルギー密度では
アブレーションが発生しない状態まで脱水素処理を行う
ために要する放置時間ｔ［秒］との関係を表したもので
ある。
非晶質シリコン薄膜の膜厚ｄ［オングストローム］と、
再アモルファス化が起こる値以下のエネルギー密度では
アブレーションが発生しない状態まで脱水素処理を行う
ために要する放置時間ｔ［秒］との関係を表したもので
ある。
【００２７】非晶質シリコン薄膜中の水素の拡散係数を
Ｄ［ｃｍ2 ／ｓｅｃ］、放置時間をｔ［秒］とすると、
放置時間内の水素の平均移動距離λ［ｃｍ］は次式で表
される： λ＝（２×Ｄ×ｔ）1/2 ここで、 Ｄ ＝ＤＯ× exp（−Ｅｄ／ｋＴ） ＤＯ＝３×１０-2 ［ｃｍ2 ／ｓｅｃ］ Ｅｄ＝１．６×１．６０×１０-19 ［Ｊ］ ｋ ＝１．３８×１０-23 ［Ｊ／ｋ］ なお、Ｅｄは水素の拡散エネルギー（１．６ｅＶ）、Ｔ
は非晶質シリコン薄膜の温度［Ｋ］、ｋはボルツマン定
数である。
Ｄ［ｃｍ2 ／ｓｅｃ］、放置時間をｔ［秒］とすると、
放置時間内の水素の平均移動距離λ［ｃｍ］は次式で表
される： λ＝（２×Ｄ×ｔ）1/2 ここで、 Ｄ ＝ＤＯ× exp（−Ｅｄ／ｋＴ） ＤＯ＝３×１０-2 ［ｃｍ2 ／ｓｅｃ］ Ｅｄ＝１．６×１．６０×１０-19 ［Ｊ］ ｋ ＝１．３８×１０-23 ［Ｊ／ｋ］ なお、Ｅｄは水素の拡散エネルギー（１．６ｅＶ）、Ｔ
は非晶質シリコン薄膜の温度［Ｋ］、ｋはボルツマン定
数である。
【００２８】従って、水素の平均移動距離Ｌ［オングス
トローム］は次式で表される： Ｌ＝（Ａ×ｔ×exp Ｂ）1/2 但し、 Ａ＝ 6.0 ×１０14 Ｂ＝−2.56×１０-19 ／（ｋ×（273 ＋θ）） 先の、図４の中には、各放置時間ｔ（Ｘ軸）に対する、
非晶質シリコン薄膜中の水素の平均移動距離Ｌ（右軸）
も併せて示されている。
トローム］は次式で表される： Ｌ＝（Ａ×ｔ×exp Ｂ）1/2 但し、 Ａ＝ 6.0 ×１０14 Ｂ＝−2.56×１０-19 ／（ｋ×（273 ＋θ）） 先の、図４の中には、各放置時間ｔ（Ｘ軸）に対する、
非晶質シリコン薄膜中の水素の平均移動距離Ｌ（右軸）
も併せて示されている。
【００２９】図４より、放置時間内での水素の平均移動
距離Ｌを非晶質シリコン薄膜の膜厚ｄよりも大きくする
ことによって、再アモルファス化が起こる値以下のエネ
ルギー密度ではアブレーションが発生せず、従って、レ
ーザ照射に対する十分な耐性が得られることが分かる。
距離Ｌを非晶質シリコン薄膜の膜厚ｄよりも大きくする
ことによって、再アモルファス化が起こる値以下のエネ
ルギー密度ではアブレーションが発生せず、従って、レ
ーザ照射に対する十分な耐性が得られることが分かる。
【００３０】特に、プラズマＣＶＤの際の基板温度が４
００℃以上と高く、元々の水素含有量が少ない場合に
は、次式に従い、放置時間内での非晶質シリコン薄膜内
での水素の平均移動距離を非晶質シリコン薄膜の膜厚よ
りも大きくすることによって、多結晶化する際のレーザ
照射に対する耐性を確保することができる。
００℃以上と高く、元々の水素含有量が少ない場合に
は、次式に従い、放置時間内での非晶質シリコン薄膜内
での水素の平均移動距離を非晶質シリコン薄膜の膜厚よ
りも大きくすることによって、多結晶化する際のレーザ
照射に対する耐性を確保することができる。
【００３１】（Ａ×ｔ×exp Ｂ）1/2 ＞ｄ 従って、必要な放置時間は次式で与えられる。 ｔ＞ｄ2 ／（Ａ× expＢ） ・・・（１） 最後に、本発明の方法に基づいて形成された多結晶シリ
コン薄膜を半導体活性層として用いて、多結晶シリコン
薄膜トランジスタを製造するプロセスの一例について説
明する。
コン薄膜を半導体活性層として用いて、多結晶シリコン
薄膜トランジスタを製造するプロセスの一例について説
明する。
【００３２】図５（ａ）に示す様に、ガラス基板１の上
に、酸化シリコン薄膜２を介して多結晶シリコン薄膜４
を形成した後、この多結晶シリコン薄膜４をフォトリソ
グラフィによりパターニングして、図５（ｂ）に示す様
に、多結晶シリコン薄膜の島５を形成する。
に、酸化シリコン薄膜２を介して多結晶シリコン薄膜４
を形成した後、この多結晶シリコン薄膜４をフォトリソ
グラフィによりパターニングして、図５（ｂ）に示す様
に、多結晶シリコン薄膜の島５を形成する。
【００３３】次に、図５（ｃ）に示す様に、プラズマＣ
ＶＤにより酸化シリコン薄膜６を厚さ１０００オングス
トロームで堆積することによって、ゲート絶縁膜を形成
する。
ＶＤにより酸化シリコン薄膜６を厚さ１０００オングス
トロームで堆積することによって、ゲート絶縁膜を形成
する。
【００３４】次に、図５（ｄ）に示す様に、スパッタリ
ングによりモリブデン・タンタル合金を厚さ３０００オ
ングストロームで堆積し、これをフォトリソグラフィに
よりパターニングして、ゲート電極７を形成する。
ングによりモリブデン・タンタル合金を厚さ３０００オ
ングストロームで堆積し、これをフォトリソグラフィに
よりパターニングして、ゲート電極７を形成する。
【００３５】次に、図５（ｅ）に示す様に、質量分離型
のイオン注入装置を用いて、ゲート電極７をマスクにし
て酸化シリコン薄膜６の上から多結晶シリコン薄膜４に
不純物（例えば、リン）を注入して、オーミックコンタ
クト領域８、９を形成する。なお、不純物を注入する場
合には、質量分離型のイオン注入装置に限らず、非質量
分離型のものを使用しても良い。
のイオン注入装置を用いて、ゲート電極７をマスクにし
て酸化シリコン薄膜６の上から多結晶シリコン薄膜４に
不純物（例えば、リン）を注入して、オーミックコンタ
クト領域８、９を形成する。なお、不純物を注入する場
合には、質量分離型のイオン注入装置に限らず、非質量
分離型のものを使用しても良い。
【００３６】次に、図５（ｆ）に示す様に、プラズマＣ
ＶＤにより酸化シリコン薄膜を厚さ４０００オングスト
ロームで堆積することによって、層間絶縁膜１０を形成
する。この層間絶縁膜１０の上からエキシマレーザを照
射し、先に注入した不純物を活性化させる。次いで、層
間絶縁膜１０をフォトリソグラフィによりパターニング
してコンタクトホールを形成する。
ＶＤにより酸化シリコン薄膜を厚さ４０００オングスト
ロームで堆積することによって、層間絶縁膜１０を形成
する。この層間絶縁膜１０の上からエキシマレーザを照
射し、先に注入した不純物を活性化させる。次いで、層
間絶縁膜１０をフォトリソグラフィによりパターニング
してコンタクトホールを形成する。
【００３７】次に、図５（ｇ）に示す様に、スパッタリ
ングによりモリブデン・タンタル合金を厚さ４０００オ
ングストロームで堆積し、これをフォトリソグラフィに
よりパターニングして、ソース電極１１及びドレイン電
極１２を形成する。以上の結果、多結晶シリコン薄膜を
半導体活性層に用いた薄膜トランジスタが完成する。
ングによりモリブデン・タンタル合金を厚さ４０００オ
ングストロームで堆積し、これをフォトリソグラフィに
よりパターニングして、ソース電極１１及びドレイン電
極１２を形成する。以上の結果、多結晶シリコン薄膜を
半導体活性層に用いた薄膜トランジスタが完成する。
【００３８】
【発明の効果】本発明の多結晶シリコン薄膜の製造方法
によれば、プラズマＣＶＤ装置を用いて基板上に非晶質
シリコン薄膜を堆積した後、プラズマＣＶＤ装置の反応
室内に、短時間、基板を放置することによって、効率良
く非晶質シリコン薄膜の脱水素処理を行うことができ
る。この結果、後続する多結晶化の際のレーザビーム照
射に対して十分な耐性が得られ、生産性の向上に大きな
効果がある。
によれば、プラズマＣＶＤ装置を用いて基板上に非晶質
シリコン薄膜を堆積した後、プラズマＣＶＤ装置の反応
室内に、短時間、基板を放置することによって、効率良
く非晶質シリコン薄膜の脱水素処理を行うことができ
る。この結果、後続する多結晶化の際のレーザビーム照
射に対して十分な耐性が得られ、生産性の向上に大きな
効果がある。
【００３９】特に、プラズマＣＶＤによる非晶質シリコ
ン薄膜の堆積の際の基板温度を４００℃以上に設定し、
更に、放置時の反応室内の圧力を堆積時の圧力よりも高
く設定することによって、脱水素処理に要する時間を短
縮することができる。
ン薄膜の堆積の際の基板温度を４００℃以上に設定し、
更に、放置時の反応室内の圧力を堆積時の圧力よりも高
く設定することによって、脱水素処理に要する時間を短
縮することができる。
【００４０】本発明の多結晶シリコン薄膜の製造方法に
おいて、反応室内に放置して脱水素処理を行う時間を、
先に示した（１）式に従って、放置時間内での非晶質シ
リコン薄膜内の水素の平均移動距離が非晶質シリコン薄
膜の膜厚に比べて大きくなる様に設定すれば、多結晶化
の際のレーザビーム照射に対する十分な耐性を確保する
ことができる。
おいて、反応室内に放置して脱水素処理を行う時間を、
先に示した（１）式に従って、放置時間内での非晶質シ
リコン薄膜内の水素の平均移動距離が非晶質シリコン薄
膜の膜厚に比べて大きくなる様に設定すれば、多結晶化
の際のレーザビーム照射に対する十分な耐性を確保する
ことができる。
【図１】本発明に基づく多結晶シリコン薄膜の製造方法
を説明する図、（ａ）及び（ｂ）は各工程における基板
の断面図を表す。
を説明する図、（ａ）及び（ｂ）は各工程における基板
の断面図を表す。
【図２】ＣＶＤ処理工程から脱水素処理工程に移行する
際の基板温度の変化を示す図、なお、ＣＶＤ処理の際の
反応室内の圧力は１Ｔｏｒｒ、脱水素処理の際の反応室
内の圧力は４Ｔｏｒｒとしている。
際の基板温度の変化を示す図、なお、ＣＶＤ処理の際の
反応室内の圧力は１Ｔｏｒｒ、脱水素処理の際の反応室
内の圧力は４Ｔｏｒｒとしている。
【図３】プラズマＣＶＤによる非晶質シリコン薄膜堆積
後の反応室内での放置時間と、アブレーションが発生す
るエキシマレーザ照射のエネルギー密度との関係を示す
図。
後の反応室内での放置時間と、アブレーションが発生す
るエキシマレーザ照射のエネルギー密度との関係を示す
図。
【図４】再アモルファス化が起こる値以下のエネルギー
密度ではアブレーションが発生しない状態まで脱水素処
理を行うために要する放置時間ｔ（横軸）と、非晶質シ
リコン薄膜の膜厚ｄ（左軸）との関係を示す図、なお、
右軸は、各放置時間に対する非晶質シリコン薄膜中での
水素の平均移動距離Ｌを表す。
密度ではアブレーションが発生しない状態まで脱水素処
理を行うために要する放置時間ｔ（横軸）と、非晶質シ
リコン薄膜の膜厚ｄ（左軸）との関係を示す図、なお、
右軸は、各放置時間に対する非晶質シリコン薄膜中での
水素の平均移動距離Ｌを表す。
【図５】本発明の方法に基づいて形成された多結晶シリ
コン薄膜を用いて、薄膜トランジスタを製造するプロセ
スの一例を示す図、（ａ）〜（ｇ）は各工程における基
板の断面図を表す。
コン薄膜を用いて、薄膜トランジスタを製造するプロセ
スの一例を示す図、（ａ）〜（ｇ）は各工程における基
板の断面図を表す。
１・・・ガラス基板、２・・・酸化シリコン薄膜、３・
・・非晶質シリコン薄膜、４・・・多結晶シリコン薄
膜、５・・・多結晶シリコン薄膜の島、６・・・酸化シ
リコン薄膜（ゲート絶縁膜）、７・・・ゲート電極、
８、９・・・オーミックコンタクト領域、１０・・・層
間絶縁膜、１１・・・ソース電極、１２・・・ドレイン
電極。
・・非晶質シリコン薄膜、４・・・多結晶シリコン薄
膜、５・・・多結晶シリコン薄膜の島、６・・・酸化シ
リコン薄膜（ゲート絶縁膜）、７・・・ゲート電極、
８、９・・・オーミックコンタクト領域、１０・・・層
間絶縁膜、１１・・・ソース電極、１２・・・ドレイン
電極。
Claims (7)
- 【請求項１】 プラズマＣＶＤ装置の反応室内に基板を
収容し、反応ガス及びキャリアガスを供給しながら、プ
ラズマ放電により基板上に非晶質シリコン薄膜を堆積
し、 堆積終了後、減圧雰囲気下で前記反応室内に前記基板を
放置することにより、非晶質シリコン薄膜に脱水素処理
を施し、 脱水素処理終了後、前記基板を前記反応室内から取り出
し、非晶質シリコン薄膜にレーザビームを照射すること
により、非晶質シリコン薄膜を多結晶化することを特徴
とする多結晶シリコン薄膜の製造方法。 - 【請求項２】 非晶質シリコン薄膜の堆積終了後、キャ
リアガスを供給しながら前記反応室内に前記基板を放置
することを特徴とする請求項１に記載の多結晶シリコン
薄膜の製造方法。 - 【請求項３】 非晶質シリコン薄膜の堆積終了後、非晶
質シリコン薄膜の堆積時よりも高い圧力で前記反応室内
に前記基板を放置することを特徴とする請求項２に記載
の多結晶シリコン薄膜の製造方法。 - 【請求項４】 非晶質シリコン薄膜の堆積終了後、基板
加熱用のヒータの出力を非晶質シリコン薄膜の堆積時の
値のまま維持した状態で、前記反応室内に前記基板を放
置することを特徴とする請求項３に記載の多結晶シリコ
ン薄膜の製造方法。 - 【請求項５】 前記反応室内で前記基板上に非晶質シリ
コン薄膜を堆積する際、前記基板の温度を４００℃以上
とすることを特徴とする請求項１から請求項４のいずれ
かに記載の多結晶シリコン薄膜の製造方法。 - 【請求項６】 前記反応室内に前記基板を放置する時間
ｔ（秒）は、前記非晶質シリコン薄膜の膜厚をｄ（オン
グストローム）、放置の際の前記反応室内の温度をθ
（℃）とするとき、下記の条件を満足することを特徴と
する請求項１から請求項４のいずれかに記載の多結晶シ
リコン薄膜の製造方法。 ｔ＞ｄ2 ／（Ａ× expＢ） 但し、 Ａ＝ 6.0 ×１０14 Ｂ＝−2.56×１０-19 ／（ｋ×（273 ＋θ）） ｋ＝ 1.38 ×１０-23 - 【請求項７】 前記プラズマＣＶＤ装置は枚葉式プラズ
マＣＶＤ装置であることを特徴とする請求項１から請求
項４のいずれかに記載の多結晶シリコン薄膜の製造方
法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9260303A JPH11102861A (ja) | 1997-09-25 | 1997-09-25 | 多結晶シリコン薄膜の製造方法 |
| TW087112267A TW482922B (en) | 1997-09-25 | 1998-07-27 | Method of preparing a poly-crystalline silicon film |
| KR1019980036172A KR100305255B1 (ko) | 1997-09-25 | 1998-09-03 | 다결정실리콘박막의제조방법 |
| US09/152,256 US6099918A (en) | 1997-09-25 | 1998-09-14 | Method of preparing a poly-crystalline silicon film |
| US09/468,217 US6730368B1 (en) | 1997-09-25 | 1999-12-20 | Method of preparing a poly-crystalline silicon film |
| US10/815,656 US20040198027A1 (en) | 1997-09-25 | 2004-04-02 | Method of preparing a poly-crystalline silicon film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9260303A JPH11102861A (ja) | 1997-09-25 | 1997-09-25 | 多結晶シリコン薄膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11102861A true JPH11102861A (ja) | 1999-04-13 |
Family
ID=17346167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9260303A Abandoned JPH11102861A (ja) | 1997-09-25 | 1997-09-25 | 多結晶シリコン薄膜の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6099918A (ja) |
| JP (1) | JPH11102861A (ja) |
| KR (1) | KR100305255B1 (ja) |
| TW (1) | TW482922B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017407A (ja) * | 2001-06-28 | 2003-01-17 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2015501078A (ja) * | 2011-10-07 | 2015-01-08 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | アルゴンガス希釈によるシリコン含有層を堆積するための方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6730368B1 (en) * | 1997-09-25 | 2004-05-04 | Kabushiki Kaisha Toshiba | Method of preparing a poly-crystalline silicon film |
| JP4174862B2 (ja) * | 1998-08-04 | 2008-11-05 | ソニー株式会社 | 薄膜トランジスタの製造方法および半導体装置の製造方法 |
| KR20030074591A (ko) * | 2000-08-28 | 2003-09-19 | 어플라이드 머티어리얼스, 인코포레이티드 | 유리 기판의 예비 폴리코팅 |
| KR101734386B1 (ko) | 2015-06-03 | 2017-05-12 | 에이피시스템 주식회사 | 박막 증착장치 및 기판처리방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5766344A (en) * | 1991-09-21 | 1998-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a semiconductor |
| US5366926A (en) * | 1993-06-07 | 1994-11-22 | Xerox Corporation | Low temperature process for laser dehydrogenation and crystallization of amorphous silicon |
| JPH07221035A (ja) * | 1994-02-07 | 1995-08-18 | Semiconductor Energy Lab Co Ltd | 基板処理装置およびその動作方法 |
| JPH09246198A (ja) * | 1996-03-01 | 1997-09-19 | Matsushita Electric Ind Co Ltd | 高易動度多結晶シリコン薄膜の製造方法 |
| JP3193333B2 (ja) * | 1997-10-24 | 2001-07-30 | 株式会社半導体エネルギー研究所 | マルチチャンバー装置 |
-
1997
- 1997-09-25 JP JP9260303A patent/JPH11102861A/ja not_active Abandoned
-
1998
- 1998-07-27 TW TW087112267A patent/TW482922B/zh not_active IP Right Cessation
- 1998-09-03 KR KR1019980036172A patent/KR100305255B1/ko not_active IP Right Cessation
- 1998-09-14 US US09/152,256 patent/US6099918A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017407A (ja) * | 2001-06-28 | 2003-01-17 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2015501078A (ja) * | 2011-10-07 | 2015-01-08 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | アルゴンガス希釈によるシリコン含有層を堆積するための方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6099918A (en) | 2000-08-08 |
| TW482922B (en) | 2002-04-11 |
| KR19990029468A (ko) | 1999-04-26 |
| KR100305255B1 (ko) | 2001-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3227980B2 (ja) | 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法 | |
| JPH07221017A (ja) | 半導体装置およびその作製方法 | |
| JP2000036465A (ja) | 遷移金属連続送達法から製造される単結晶薄膜トランジスタ | |
| KR100392120B1 (ko) | 다결정 실리콘 막의 형성 방법 | |
| JP2623276B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP4919546B2 (ja) | 多結晶シリコン膜の形成方法 | |
| JPS6178119A (ja) | 半導体の製造方法 | |
| JP2001102587A (ja) | 薄膜トランジスタおよびその製造方法ならびに半導体薄膜の製造方法 | |
| JPH0794756A (ja) | 半導体装置の作製方法 | |
| JPH11102861A (ja) | 多結晶シリコン薄膜の製造方法 | |
| US6730368B1 (en) | Method of preparing a poly-crystalline silicon film | |
| JP2809152B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3203746B2 (ja) | 半導体結晶の成長方法 | |
| JPH0738118A (ja) | 薄膜トランジスタの製造方法 | |
| JP2001127301A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH08139331A (ja) | 薄膜トランジスタの製造方法 | |
| JPH11145484A (ja) | 薄膜トランジスタの製造方法 | |
| JP2661571B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0817741A (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
| KR100209586B1 (ko) | 다결정 실리콘 박막트랜지스터의 제조방법 | |
| JPH06333827A (ja) | 結晶成長方法およびｍｏｓ型トランジスタのチャネル形成方法 | |
| JPH1041513A (ja) | 半導体素子の製造方法およびその装置 | |
| JPH07122752A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05283431A (ja) | 半導体装置の製造方法 | |
| JP2000277438A (ja) | 多結晶半導体膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040924 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060710 |