JP2623276B2 - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JP2623276B2 JP2623276B2 JP1214488A JP1214488A JP2623276B2 JP 2623276 B2 JP2623276 B2 JP 2623276B2 JP 1214488 A JP1214488 A JP 1214488A JP 1214488 A JP1214488 A JP 1214488A JP 2623276 B2 JP2623276 B2 JP 2623276B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- poly
- semiconductor layer
- semiconductor device
- impurity atoms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、薄膜半導体装置の製造方法に係り、特に、
アクティブマトリクス方式のディスプレイに好適な薄膜
半導体装置の製造方法に関する。
アクティブマトリクス方式のディスプレイに好適な薄膜
半導体装置の製造方法に関する。
（従来の技術） 従来の、アクティブマトリクス方式のディスプレイに
用いる多結晶シリコン（略してPoly−Si）薄膜トランジ
スタ（略してTFT）の製造方法では、「日経エレクトロ
ニクス」1984年９月10日号第211頁以降に記載されてい
るように、イオン打込み法により不純物原子を半導体層
中に導入し、その後、約600℃の熱活性化を行って、ソ
ース、ドレイン領域を形成していた。
用いる多結晶シリコン（略してPoly−Si）薄膜トランジ
スタ（略してTFT）の製造方法では、「日経エレクトロ
ニクス」1984年９月10日号第211頁以降に記載されてい
るように、イオン打込み法により不純物原子を半導体層
中に導入し、その後、約600℃の熱活性化を行って、ソ
ース、ドレイン領域を形成していた。
上記したイオン打込み法により形成されたTFTを用い
たディスプレイにおいて、ディスプレイの画質を向上さ
せるためには、Poly−Siの膜厚を薄くしてTFTの逆方向
リーク電流を低減させる必要がある。
たディスプレイにおいて、ディスプレイの画質を向上さ
せるためには、Poly−Siの膜厚を薄くしてTFTの逆方向
リーク電流を低減させる必要がある。
Poly−Siの膜厚を薄くするためには、ソース領域およ
びドレイン領域に浅い接合を形成しなければならない。
しかしながら、Poly−Si膜厚が約600Å以下になると、
イオン打込み法では、不純物原子が半導体層を突き貫け
てしまい、良好な接合が形成できない。
びドレイン領域に浅い接合を形成しなければならない。
しかしながら、Poly−Si膜厚が約600Å以下になると、
イオン打込み法では、不純物原子が半導体層を突き貫け
てしまい、良好な接合が形成できない。
イオン打込み法にかわる新たな不純物導入法として
は、アイ・イー・イー・イー エレクトロン デバイス
レター，イー・デー・エル−6,（1985）第291頁（IEE
E Electron Dev.Lett.,EDL−6,（1985）P291）に記載さ
れているレーザドープ法、あるいは、特開昭61−14762
号公報に記載されているプラズマドープ法が検討される
ようになってきた。
は、アイ・イー・イー・イー エレクトロン デバイス
レター，イー・デー・エル−6,（1985）第291頁（IEE
E Electron Dev.Lett.,EDL−6,（1985）P291）に記載さ
れているレーザドープ法、あるいは、特開昭61−14762
号公報に記載されているプラズマドープ法が検討される
ようになってきた。
（発明が解決しようとする課題） レーザドープ法は、ドープしようとする不純物を含ん
だガス中に半導体基板を置き、上からレーザ光を照射し
て半導体層を溶かし、半導体表面に吸着していた不純物
原子を半導体中にドープするものである。
だガス中に半導体基板を置き、上からレーザ光を照射し
て半導体層を溶かし、半導体表面に吸着していた不純物
原子を半導体中にドープするものである。
このレーザドープ法においては、浅い接合はできる
が、必ずしも十分な不純物原子が半導体基板表面に導入
されず、低い値のシート抵抗が得られない。
が、必ずしも十分な不純物原子が半導体基板表面に導入
されず、低い値のシート抵抗が得られない。
一方、プラズマドープ法は、ドープする不純物を含ん
だガスを高周波あるいは直流バイアスによりプラズマ化
し、不純物原子を半導体中にドープするものである。
だガスを高周波あるいは直流バイアスによりプラズマ化
し、不純物原子を半導体中にドープするものである。
このプラズマドープ法では、レーザドープ法に比べて
より多くの不純物原子が半導体中に導入される。しかし
ながら、該プラズマドープ法では、約600℃以下の熱処
理では不純物原子が十分に活性化されず、不純物原子の
活性化を熱処理だけで行おうとすると、約800℃以上の
温度が必要となるうえ、拡散によるドーピングが発生
し、不純物の再配置が起るという問題がある。
より多くの不純物原子が半導体中に導入される。しかし
ながら、該プラズマドープ法では、約600℃以下の熱処
理では不純物原子が十分に活性化されず、不純物原子の
活性化を熱処理だけで行おうとすると、約800℃以上の
温度が必要となるうえ、拡散によるドーピングが発生
し、不純物の再配置が起るという問題がある。
熱処理以外の活性化法としては、特開昭56−24954号
公報に記載されているように、イオン打込み法によって
不純物原子を半導体基板内に導入し、その後、レーザ光
を照射することによって不純物原子を活性化する方法が
ある。
公報に記載されているように、イオン打込み法によって
不純物原子を半導体基板内に導入し、その後、レーザ光
を照射することによって不純物原子を活性化する方法が
ある。
しかしながら、この方法をプラズマドープ法に用いる
と、Poly−Si表面に凹凸が生じてしまい、その後、TFT
を作製しても良好な特性が得られない。
と、Poly−Si表面に凹凸が生じてしまい、その後、TFT
を作製しても良好な特性が得られない。
本発明の目的は、ガラス基板等の絶縁性基板の表面に
形成される薄いPoly−Si中に十分な量の活性化した不純
物原子を導入し、浅い、良好な接合を形成することが可
能な、薄膜半導体装置の製造方法を提供することであ
る。
形成される薄いPoly−Si中に十分な量の活性化した不純
物原子を導入し、浅い、良好な接合を形成することが可
能な、薄膜半導体装置の製造方法を提供することであ
る。
（課題を解決するための手段） 上記目的は、第３図に示すように不純物原子をプラズ
マ状態にして半導体層中に導入する工程と、不純物原子
と同時に半導体層中に導入された水素原子を約600℃の
熱処理工程で取除く工程と、紫外光領域であり、パルス
状のレーザ光を照射することにより、半導体層中の不純
物原子の活性化を行う工程とを採用することにより達成
される。
マ状態にして半導体層中に導入する工程と、不純物原子
と同時に半導体層中に導入された水素原子を約600℃の
熱処理工程で取除く工程と、紫外光領域であり、パルス
状のレーザ光を照射することにより、半導体層中の不純
物原子の活性化を行う工程とを採用することにより達成
される。
（作用） 不純物原子をプラズマ状態にしてPoly−Si中に導入す
ると、十分な量（1021cm-3）の不純物がPoly−Si表面
領域に導入される。しかし、一般に不純物原子は、たと
えばPH3,B2H6等の水素化物として反応室に導入されるた
め、水素原子もプラズマ状態になり、これが不純物原子
の濃度以上にPoly−Si中に導入される。
ると、十分な量（1021cm-3）の不純物がPoly−Si表面
領域に導入される。しかし、一般に不純物原子は、たと
えばPH3,B2H6等の水素化物として反応室に導入されるた
め、水素原子もプラズマ状態になり、これが不純物原子
の濃度以上にPoly−Si中に導入される。
従って、プラズマドープ後直ちにレーザ照射により不
純物原子の活性化を試みると、水素原子が急激にPoly−
Si基板から抜け出してPoly−Si表面に凹凸を作る。
純物原子の活性化を試みると、水素原子が急激にPoly−
Si基板から抜け出してPoly−Si表面に凹凸を作る。
一方、あらかじめ基板をゆるやかに加熱して約600℃
に保って熱処理を施こすと、水素がPoly−Si基板から徐
々に抜け出し、Poly−Si表面はなめらかな状態に保たれ
る。その反面、上記した約600℃の熱処理だけでは不純
物の活性化が十分に起らない。これは、Poly−Si中の残
留水素、あるいは、水素の抜けあとのためと考えられ
る。
に保って熱処理を施こすと、水素がPoly−Si基板から徐
々に抜け出し、Poly−Si表面はなめらかな状態に保たれ
る。その反面、上記した約600℃の熱処理だけでは不純
物の活性化が十分に起らない。これは、Poly−Si中の残
留水素、あるいは、水素の抜けあとのためと考えられ
る。
次に、Si（シリコン）に対して吸収係数の大きい紫外
光領域であり、パルス状のレーザであるエキシマレーザ
を照射すると、Poly−Si表面から薄い領域だけが短時間
（0.1μｓ）溶融し、再結晶化する際、不純物原子はS
iの格子位置に入り100％近い活性化が起る。
光領域であり、パルス状のレーザであるエキシマレーザ
を照射すると、Poly−Si表面から薄い領域だけが短時間
（0.1μｓ）溶融し、再結晶化する際、不純物原子はS
iの格子位置に入り100％近い活性化が起る。
第２図は、プラズマドープ後、熱処理を施こした試料
にレーザを照射した際のレーザ光強度とシート抵抗との
関係の一例を示した図である。
にレーザを照射した際のレーザ光強度とシート抵抗との
関係の一例を示した図である。
同図より明らかなように、レーザ光強度を大きくして
いくとシート抵抗は小さくなり、レーザ光強度が約150m
J/cm2の時点でシート抵抗は飽和し、約２×103Ω／□の
値になる。
いくとシート抵抗は小さくなり、レーザ光強度が約150m
J/cm2の時点でシート抵抗は飽和し、約２×103Ω／□の
値になる。
（実施例） 以下、本発明の一実施例を図面を用いて詳細に説明す
る。
る。
第１図は本発明の実施例の製造方法を示すTFTの断面
構造である。
構造である。
１は歪温度約640℃のガラス基板である。基板１を550
℃に保ち、ヘリウムで20％に希釈したモノシランガスを
原料として、減圧CVD（Low Pressure CVD、略してLPCV
D）法により圧力1Torrの条件でLPCVD膜２を基板１の表
面に堆積させる。堆積時間は25分間で膜厚は500Åであ
る。
℃に保ち、ヘリウムで20％に希釈したモノシランガスを
原料として、減圧CVD（Low Pressure CVD、略してLPCV
D）法により圧力1Torrの条件でLPCVD膜２を基板１の表
面に堆積させる。堆積時間は25分間で膜厚は500Åであ
る。
この膜をアイランドホトエッチング工程を通して島状
のパターンとした後、常圧CVD法によりゲート絶縁膜用
のSiO2膜５をLPCVD膜２の全面に1000Å堆積させる［同
図（ａ）］。
のパターンとした後、常圧CVD法によりゲート絶縁膜用
のSiO2膜５をLPCVD膜２の全面に1000Å堆積させる［同
図（ａ）］。
次に、ゲート電極６用のPoly−Si膜をLPCVD法により5
50℃、1Torrの条件で2000Å堆積させる。その後、ゲー
ト電極６とゲート絶縁膜５をホトエッチングで形成す
る。
50℃、1Torrの条件で2000Å堆積させる。その後、ゲー
ト電極６とゲート絶縁膜５をホトエッチングで形成す
る。
続いて、１％PH3を原料として、13.56MHzの高周波に
よりリンをプラズマ化して、300℃に保ったPoly−Si基
板中にドープし、ソース領域３、ドレイン領域４を形成
する。このとき、前記ゲート電極６にもリンがドープさ
れる。圧力は1Torr、ドープ時間は30分間である。
よりリンをプラズマ化して、300℃に保ったPoly−Si基
板中にドープし、ソース領域３、ドレイン領域４を形成
する。このとき、前記ゲート電極６にもリンがドープさ
れる。圧力は1Torr、ドープ時間は30分間である。
次に、N2中において基板を600℃までゆるやかに加熱
し、４時間の熱処理を行って基板中に導入された水素原
子を取除く。
し、４時間の熱処理を行って基板中に導入された水素原
子を取除く。
続いて、波長が308nmであって、パルス状のレーザで
あるXeClエキシマレーザを照射して不純物原子の活性化
を行う。レーザ光強度は300mJ/cm2である［同図
（ｂ）］。
あるXeClエキシマレーザを照射して不純物原子の活性化
を行う。レーザ光強度は300mJ/cm2である［同図
（ｂ）］。
次に、リンガラス（略してPSG）を480℃で5000Å堆積
させて、パッシベーション膜７を形成する［同図
（ｃ）］。
させて、パッシベーション膜７を形成する［同図
（ｃ）］。
次に、コンタクト用のホトエッチング工程の後、Al電
極８をスパッタ法により6000Å付ける［同図（ｄ）］。
極８をスパッタ法により6000Å付ける［同図（ｄ）］。
以上でTFTが完成する。本実施例のTFTのチャネル幅、
チャネル長は、それぞれ50μｍ、10μｍであり、ドレイ
ン電流ID−ゲート電圧VGカーブからもとめた逆方向リー
ク電流（VG＝−5V,リース・ドレイン電圧VSD＝10V）は
５×10-12Aであり、接合特性は良好であることがわか
る。
チャネル長は、それぞれ50μｍ、10μｍであり、ドレイ
ン電流ID−ゲート電圧VGカーブからもとめた逆方向リー
ク電流（VG＝−5V,リース・ドレイン電圧VSD＝10V）は
５×10-12Aであり、接合特性は良好であることがわか
る。
（発明の効果） 本発明によれば、ガラス基板上の薄いPoly−Si中に十
分な量の活性化した不純物原子を導入することができ、
浅い、良好な接合を形成することができる。
分な量の活性化した不純物原子を導入することができ、
浅い、良好な接合を形成することができる。
第１図は本発明の一実施例の製造工程を示す断面図であ
る。 第２図はレーザエネルギ密度とシート抵抗との関係を示
す図である。 第３図は本発明の概略を示すブロック図である。 １……ガラス基板、２…LPCVD膜、３……ソース領域、
４……ドレイン領域、５……ゲート絶縁膜、６……ゲー
ト電極、７……パッシベーション膜、８……Al電極
る。 第２図はレーザエネルギ密度とシート抵抗との関係を示
す図である。 第３図は本発明の概略を示すブロック図である。 １……ガラス基板、２…LPCVD膜、３……ソース領域、
４……ドレイン領域、５……ゲート絶縁膜、６……ゲー
ト電極、７……パッシベーション膜、８……Al電極
Claims (3)
- 【請求項１】絶縁性基板と、該絶縁性基板上に形成され
た半導体層とを有する薄膜半導体装置の製造方法におい
て、 不純物原子をプラズマ状態にして半導体層の中に導入す
る工程と、 該不純物原子と同時に導入される水素原子を熱処理によ
り取除く工程と、 レーザ光を前記半導体層の表面に照射することにより、
該半導体層の中に導入された不純物を活性化させる工程
とよりなることを特徴とする薄膜半導体装置の製造方
法。 - 【請求項２】前記レーザ光の波長は、紫外線領域である
ことを特徴とする特許請求の範囲第１項記載の薄膜半導
体装置の製造方法。 - 【請求項３】前記レーザ光は、パルス状のレーザ光であ
ることを特徴とする特許請求の範囲第１項または第２項
記載の薄膜半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1214488A JP2623276B2 (ja) | 1988-01-22 | 1988-01-22 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1214488A JP2623276B2 (ja) | 1988-01-22 | 1988-01-22 | 薄膜半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01187814A JPH01187814A (ja) | 1989-07-27 |
| JP2623276B2 true JP2623276B2 (ja) | 1997-06-25 |
Family
ID=11797304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1214488A Expired - Lifetime JP2623276B2 (ja) | 1988-01-22 | 1988-01-22 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2623276B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5753542A (en) * | 1985-08-02 | 1998-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for crystallizing semiconductor material without exposing it to air |
| DE69125886T2 (de) * | 1990-05-29 | 1997-11-20 | Semiconductor Energy Lab | Dünnfilmtransistoren |
| JP2717237B2 (ja) * | 1991-05-16 | 1998-02-18 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
| US5424230A (en) * | 1992-02-19 | 1995-06-13 | Casio Computer Co., Ltd. | Method of manufacturing a polysilicon thin film transistor |
| JP3173854B2 (ja) | 1992-03-25 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置 |
| JPH06124913A (ja) | 1992-06-26 | 1994-05-06 | Semiconductor Energy Lab Co Ltd | レーザー処理方法 |
| JP3211394B2 (ja) * | 1992-08-13 | 2001-09-25 | ソニー株式会社 | 半導体装置の製造方法 |
| CN100483651C (zh) | 1992-08-27 | 2009-04-29 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
| US5403762A (en) * | 1993-06-30 | 1995-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a TFT |
| JPH06232069A (ja) * | 1993-02-04 | 1994-08-19 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US6413805B1 (en) | 1993-03-12 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device forming method |
| US5488000A (en) | 1993-06-22 | 1996-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer |
| US6713330B1 (en) | 1993-06-22 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor |
| TW369686B (en) * | 1993-07-27 | 1999-09-11 | Semiconductor Energy Lab Corp | Semiconductor device and process for fabricating the same |
| TW272319B (ja) * | 1993-12-20 | 1996-03-11 | Sharp Kk | |
| US5587330A (en) * | 1994-10-20 | 1996-12-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JPH098313A (ja) * | 1995-06-23 | 1997-01-10 | Sharp Corp | 半導体装置の製造方法および液晶表示装置の製造方法 |
| JP3114964B2 (ja) * | 1995-12-22 | 2000-12-04 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型電界効果半導体装置の作製方法 |
| JP4589606B2 (ja) * | 2003-06-02 | 2010-12-01 | 住友重機械工業株式会社 | 半導体装置の製造方法 |
| JPWO2009034699A1 (ja) * | 2007-09-10 | 2010-12-24 | パナソニック株式会社 | 半導体装置の製造方法 |
-
1988
- 1988-01-22 JP JP1214488A patent/JP2623276B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01187814A (ja) | 1989-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2623276B2 (ja) | 薄膜半導体装置の製造方法 | |
| US6235563B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100297318B1 (ko) | 반도체장치제작방법 | |
| US5646424A (en) | Transistor device employing crystallization catalyst | |
| JP3464285B2 (ja) | 半導体装置の作製方法 | |
| US6261875B1 (en) | Transistor and process for fabricating the same | |
| JPH07202214A (ja) | 薄膜半導体装置の作製方法 | |
| JPH0334434A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH0794756A (ja) | 半導体装置の作製方法 | |
| JPH098313A (ja) | 半導体装置の製造方法および液晶表示装置の製造方法 | |
| JPH06333823A (ja) | 多結晶シリコン膜の製造方法、薄膜トランジスタの製造方法及びリモートプラズマ装置 | |
| US6127210A (en) | Manufacturing method of CMOS thin film semiconductor device and CMOS thin film semiconductor device manufactured thereby | |
| JPH03159119A (ja) | 半導体装置の製造方法 | |
| JP3774278B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JP3512550B2 (ja) | 半導体装置の作製方法 | |
| JP3515132B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH08139335A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04340724A (ja) | 薄膜トランジスタの製造方法 | |
| JPH11102861A (ja) | 多結晶シリコン薄膜の製造方法 | |
| JP2000068518A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
| JPH08139331A (ja) | 薄膜トランジスタの製造方法 | |
| JP3428143B2 (ja) | 不純物の活性化方法ならびに薄膜トランジスタの製造方法 | |
| JP3075498B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 11 |