JPH1097560A - コンピュータ支援設計システム - Google Patents
コンピュータ支援設計システムInfo
- Publication number
- JPH1097560A JPH1097560A JP8250553A JP25055396A JPH1097560A JP H1097560 A JPH1097560 A JP H1097560A JP 8250553 A JP8250553 A JP 8250553A JP 25055396 A JP25055396 A JP 25055396A JP H1097560 A JPH1097560 A JP H1097560A
- Authority
- JP
- Japan
- Prior art keywords
- bypass capacitor
- wiring
- effective range
- circuit board
- aided design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】回路基板レイアウト設計時にバイパスコンデン
サの配置場所に関係する性能評価を視覚的に把握できる
ようにして、バイパスコンデンサの配置場所の決定を効
率的に行なうことを実現することにある。 【解決手段】ＣＡＤシステムに設けられたバイパスコン
デンサの配置評価ツール１により、回路基板のレイアウ
ト設計上必要な基板レイアウト情報４を利用して、バイ
パスコンデンサの配線路に関するパラメータを決定し、
このパラメータに基づいて算出したインピーダンス特性
からバイパスコンデンサの有効範囲を決定する。バイパ
スコンデンサの配線路に関するパラメータとは、バイパ
スコンデンサの配線路の配線長、抵抗率、配線幅、配線
厚などである。さらに、ツール１は決定したバイパスコ
ンデンサの有効範囲を近似的楕円として、ディスプレイ
５ｃの画面上に表示する。
サの配置場所に関係する性能評価を視覚的に把握できる
ようにして、バイパスコンデンサの配置場所の決定を効
率的に行なうことを実現することにある。 【解決手段】ＣＡＤシステムに設けられたバイパスコン
デンサの配置評価ツール１により、回路基板のレイアウ
ト設計上必要な基板レイアウト情報４を利用して、バイ
パスコンデンサの配線路に関するパラメータを決定し、
このパラメータに基づいて算出したインピーダンス特性
からバイパスコンデンサの有効範囲を決定する。バイパ
スコンデンサの配線路に関するパラメータとは、バイパ
スコンデンサの配線路の配線長、抵抗率、配線幅、配線
厚などである。さらに、ツール１は決定したバイパスコ
ンデンサの有効範囲を近似的楕円として、ディスプレイ
５ｃの画面上に表示する。
Description
【０００１】
【発明の属する技術分野】本発明は、特に電子回路を構
成するための回路基板のレイアウト設計を行なうための
ＣＡＤシステムにおいて、基板上に配置するバイパスコ
ンデンサの評価機能を有するコンピュータ支援設計シス
テムに関する。
成するための回路基板のレイアウト設計を行なうための
ＣＡＤシステムにおいて、基板上に配置するバイパスコ
ンデンサの評価機能を有するコンピュータ支援設計シス
テムに関する。
【０００２】
【従来の技術】通常では、回路基板上に各種の電子回路
を構成する場合に、特に高周波で動作する電子回路で
は、放射ノイズや電源ノイズを抑制するための対策が重
要である。従来では、基板全体にノイズ除去用素子であ
るバイパスコンデンサを挿入する方法が採用されてい
る。
を構成する場合に、特に高周波で動作する電子回路で
は、放射ノイズや電源ノイズを抑制するための対策が重
要である。従来では、基板全体にノイズ除去用素子であ
るバイパスコンデンサを挿入する方法が採用されてい
る。
【０００３】ところで、近年では、回路基板上に電子回
路を構成するためのレイアウト設計は、コンピュータを
利用したいわゆるＣＡＤ（ｃｏｍｐｕｔｅｒ ａｉｄｅ
ｄｄｅｓｉｇｎ）システムによりなされている。このＣ
ＡＤシステムにより、基板レイアウト設計時に、前記バ
イパスコンデンサの有効な配置場所を決定する必要があ
る。従来では、バイパスコンデンサの配置場所は、レイ
アウト設計者の経験に基づいて決定されているのが一般
的である。
路を構成するためのレイアウト設計は、コンピュータを
利用したいわゆるＣＡＤ（ｃｏｍｐｕｔｅｒ ａｉｄｅ
ｄｄｅｓｉｇｎ）システムによりなされている。このＣ
ＡＤシステムにより、基板レイアウト設計時に、前記バ
イパスコンデンサの有効な配置場所を決定する必要があ
る。従来では、バイパスコンデンサの配置場所は、レイ
アウト設計者の経験に基づいて決定されているのが一般
的である。
【０００４】
【発明が解決しようとする課題】従来では回路基板のレ
イアウト設計時に、レイアウト設計者の経験に基づいて
バイパスコンデンサの配置場所を決定している。しかし
ながら、個々のバイパスコンデンサの特性や、基板上の
局所的なプレーン層の特性などを簡単に把握する手段が
ないため、初期設計後に実測してノイズ抑制効果が十分
であるか否かを確認し、不十分な場合には配置場所を修
正するなど試行錯誤を繰り返すことになる。このため、
回路基板レイアウト設計に要する時間が膨大となり、Ｃ
ＡＤシステムの効率性が必ずしも生かされてない結果と
なっている。
イアウト設計時に、レイアウト設計者の経験に基づいて
バイパスコンデンサの配置場所を決定している。しかし
ながら、個々のバイパスコンデンサの特性や、基板上の
局所的なプレーン層の特性などを簡単に把握する手段が
ないため、初期設計後に実測してノイズ抑制効果が十分
であるか否かを確認し、不十分な場合には配置場所を修
正するなど試行錯誤を繰り返すことになる。このため、
回路基板レイアウト設計に要する時間が膨大となり、Ｃ
ＡＤシステムの効率性が必ずしも生かされてない結果と
なっている。
【０００５】そこで、本発明の目的は、回路基板レイア
ウト設計時にバイパスコンデンサの配置場所に関係する
性能評価を視覚的に把握できるようにして、バイパスコ
ンデンサの配置場所の決定を効率的に行なうことを実現
することにある。特に、本発明の目的は、回路基板のレ
イアウト設計を行なうためのＣＡＤシステムに、バイパ
スコンデンサの配置場所に関係する性能評価を視覚的に
把握できる環境を提供することにある。
ウト設計時にバイパスコンデンサの配置場所に関係する
性能評価を視覚的に把握できるようにして、バイパスコ
ンデンサの配置場所の決定を効率的に行なうことを実現
することにある。特に、本発明の目的は、回路基板のレ
イアウト設計を行なうためのＣＡＤシステムに、バイパ
スコンデンサの配置場所に関係する性能評価を視覚的に
把握できる環境を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、電子回路を構
成するための回路基板のレイアウト設計を行なうための
ＣＡＤシステムにおいて、配置場所によるバイパスコン
デンサの有効範囲を決定する手段と、決定されたバイパ
スコンデンサの有効範囲を視覚的に表示する表示手段を
備えたシステムである。
成するための回路基板のレイアウト設計を行なうための
ＣＡＤシステムにおいて、配置場所によるバイパスコン
デンサの有効範囲を決定する手段と、決定されたバイパ
スコンデンサの有効範囲を視覚的に表示する表示手段を
備えたシステムである。
【０００７】具体的には、ＣＡＤシステムに設けられた
バイパスコンデンサの配置評価ツール（ソフトウェア）
により、回路基板のレイアウト設計上必要な基板レイア
ウト情報を利用して、バイパスコンデンサの配線路に関
するパラメータを決定し、このパラメータに基づいて算
出したインピーダンス特性から前記バイパスコンデンサ
の有効範囲を決定する。バイパスコンデンサの配線路に
関するパラメータとは、バイパスコンデンサの配線路の
配線長、抵抗率、配線幅、配線厚などである。さらに、
前記ツールは決定したバイパスコンデンサの有効範囲を
近似的楕円として、ディスプレイの画面上に表示する。
バイパスコンデンサの配置評価ツール（ソフトウェア）
により、回路基板のレイアウト設計上必要な基板レイア
ウト情報を利用して、バイパスコンデンサの配線路に関
するパラメータを決定し、このパラメータに基づいて算
出したインピーダンス特性から前記バイパスコンデンサ
の有効範囲を決定する。バイパスコンデンサの配線路に
関するパラメータとは、バイパスコンデンサの配線路の
配線長、抵抗率、配線幅、配線厚などである。さらに、
前記ツールは決定したバイパスコンデンサの有効範囲を
近似的楕円として、ディスプレイの画面上に表示する。
【０００８】このようなＣＡＤシステムにより、回路基
板のレイアウト設計者は、バイパスコンデンサの配置評
価ツールを呼び出して実行することにより、ディスプレ
イの画面上に表示されたバイパスコンデンサの有効範囲
を近似的楕円として、視覚的に確認することができる。
従って、設計後の実測などの試行錯誤を繰り返すことな
く、バイパスコンデンサの有効範囲を容易に把握するこ
とができる。
板のレイアウト設計者は、バイパスコンデンサの配置評
価ツールを呼び出して実行することにより、ディスプレ
イの画面上に表示されたバイパスコンデンサの有効範囲
を近似的楕円として、視覚的に確認することができる。
従って、設計後の実測などの試行錯誤を繰り返すことな
く、バイパスコンデンサの有効範囲を容易に把握するこ
とができる。
【０００９】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態を説明する。図１は本実施形態に関係するバイパ
スコンデンサの配置評価ツール（ソフトウェア）の機能
を説明するための機能ブロック図であり、図２は本実施
形態に関係するＣＡＤシステムの機能ブロック図であ
る。 （システム構成）本実施形態のＣＡＤシステムは、図２
に示すように、基板レイアウトＣＡＤ処理部（ソフトウ
ェア）２と、本実施形態のバイパスコンデンサの配置評
価ツール１と、オペレータにより各種のパラメータを入
力するための入力部（データカード）３と、基板レイア
ウト情報を蓄積している記憶部４と、ディスプレイ５ｃ
の画面上にバイパスコンデンサの有効範囲を視覚的に表
示するための表示処理部５ａ〜５ｃとを有する。
の形態を説明する。図１は本実施形態に関係するバイパ
スコンデンサの配置評価ツール（ソフトウェア）の機能
を説明するための機能ブロック図であり、図２は本実施
形態に関係するＣＡＤシステムの機能ブロック図であ
る。 （システム構成）本実施形態のＣＡＤシステムは、図２
に示すように、基板レイアウトＣＡＤ処理部（ソフトウ
ェア）２と、本実施形態のバイパスコンデンサの配置評
価ツール１と、オペレータにより各種のパラメータを入
力するための入力部（データカード）３と、基板レイア
ウト情報を蓄積している記憶部４と、ディスプレイ５ｃ
の画面上にバイパスコンデンサの有効範囲を視覚的に表
示するための表示処理部５ａ〜５ｃとを有する。
【００１０】本実施形態のバイパスコンデンサの配置評
価ツールは、図１に示すように、複数の機能モジュール
として表現される。即ち、ツールのメイン要素１０以外
に、パラメータ読込部１１と、デバイス抽出部１２と、
一覧サブウィンドウ生成部１３と、配線チェック部１４
と、計算部１５と、描画部１６と、違反配線チェック部
１７と、メニュー制御部１８と、違反配線一覧表示部１
９とを有する。
価ツールは、図１に示すように、複数の機能モジュール
として表現される。即ち、ツールのメイン要素１０以外
に、パラメータ読込部１１と、デバイス抽出部１２と、
一覧サブウィンドウ生成部１３と、配線チェック部１４
と、計算部１５と、描画部１６と、違反配線チェック部
１７と、メニュー制御部１８と、違反配線一覧表示部１
９とを有する。
【００１１】パラメータ読込部１１は、データカードな
どの入力部３からオペレータが設定した各種のパラメー
タを読み込む。デバイス抽出部１２は、ＣＡＤシステム
の記憶部４に蓄積されている基板レイアウト情報からバ
イパスコンデンサに関する情報を抽出して読み込む。一
覧サブウィンドウ生成部１３は、オペレータが選択する
ためのバイパスコンデンサのセル名などの一覧画面や、
バイパスコンデンサの配線路に関するパラメータの変更
画面を生成する（図３（Ａ）を参照）。
どの入力部３からオペレータが設定した各種のパラメー
タを読み込む。デバイス抽出部１２は、ＣＡＤシステム
の記憶部４に蓄積されている基板レイアウト情報からバ
イパスコンデンサに関する情報を抽出して読み込む。一
覧サブウィンドウ生成部１３は、オペレータが選択する
ためのバイパスコンデンサのセル名などの一覧画面や、
バイパスコンデンサの配線路に関するパラメータの変更
画面を生成する（図３（Ａ）を参照）。
【００１２】配線チェック部１４は、オペレータにより
検索対象外とされたセル名以外のセル名のバイパスコン
デンサをチェックし、対象となるバイパスコンデンサの
配置場所の座標、配線路の配線長Ｌ１や配線幅Ｗなどを
算出する。なお、配線幅Ｗは対象となる配線の最小配線
幅で近似する。計算部１５は、配線チェック部１４によ
り算出された配線路の配線長Ｌ１や配線幅Ｗなどのパラ
メータおよびオペレータにより設定されたパラメータに
基づいて、所定のアルゴリズムによりバイパスコンデン
サの有効範囲を示す近似楕円の直径の半分を算出する。
描画部１６は、エディタ画面上に一つのバイパスコンデ
ンサに対して、４つの同心楕円を描画する。違反配線チ
ェック部１７は、所定の配線規則に基づいて、非常に配
線が長いバイパスコンデンサをチェックする。配線規則
は例えば「ＫＷ≧Ｌ１＋Ｌ２」である。Ｋはオペレータ
が設定可能な係数である。Ｌ１，Ｌ２は後述するよう
に、バイパスコンデンサの配線路の配線長である（図６
を参照）。メニュー制御部１８は、ディスプレイ５ｃの
画面の拡大、縮小、移動、配線違反一覧表示、終了など
の制御を実行する。違反配線一覧表示部１９は、違反配
線チェック部１７のチェック結果により、配線規則を満
たしていないバイパスコンデンサを表示する。具体的に
は、図３（Ｂ）に示すように、その違反配線のバイパス
コンデンサ（パスコン）のロケーション名（レイアウト
ＣＡＤ上でそれぞれの部品に対してユニークに付けられ
ている名前）を画面上に表示する。 （本実施形態の配置評価ツールの作用効果）以下、本実
施形態の配置評価ツールの動作を図４と図５のフローチ
ャートを参照して説明する。
検索対象外とされたセル名以外のセル名のバイパスコン
デンサをチェックし、対象となるバイパスコンデンサの
配置場所の座標、配線路の配線長Ｌ１や配線幅Ｗなどを
算出する。なお、配線幅Ｗは対象となる配線の最小配線
幅で近似する。計算部１５は、配線チェック部１４によ
り算出された配線路の配線長Ｌ１や配線幅Ｗなどのパラ
メータおよびオペレータにより設定されたパラメータに
基づいて、所定のアルゴリズムによりバイパスコンデン
サの有効範囲を示す近似楕円の直径の半分を算出する。
描画部１６は、エディタ画面上に一つのバイパスコンデ
ンサに対して、４つの同心楕円を描画する。違反配線チ
ェック部１７は、所定の配線規則に基づいて、非常に配
線が長いバイパスコンデンサをチェックする。配線規則
は例えば「ＫＷ≧Ｌ１＋Ｌ２」である。Ｋはオペレータ
が設定可能な係数である。Ｌ１，Ｌ２は後述するよう
に、バイパスコンデンサの配線路の配線長である（図６
を参照）。メニュー制御部１８は、ディスプレイ５ｃの
画面の拡大、縮小、移動、配線違反一覧表示、終了など
の制御を実行する。違反配線一覧表示部１９は、違反配
線チェック部１７のチェック結果により、配線規則を満
たしていないバイパスコンデンサを表示する。具体的に
は、図３（Ｂ）に示すように、その違反配線のバイパス
コンデンサ（パスコン）のロケーション名（レイアウト
ＣＡＤ上でそれぞれの部品に対してユニークに付けられ
ている名前）を画面上に表示する。 （本実施形態の配置評価ツールの作用効果）以下、本実
施形態の配置評価ツールの動作を図４と図５のフローチ
ャートを参照して説明する。
【００１３】まず、パラメータ読込部１１は、データカ
ードなどの入力部３からオペレータが設定した各種のパ
ラメータを読み込むか（ステップＳ１）。デバイス抽出
部１２は記憶部４に蓄積されている基板レイアウト情報
からバイパスコンデンサ（パスコンと省略する）に関す
る情報を抽出して読み込む（ステップＳ２）。ここで、
パスコンＣは、図６（Ａ）に示すように、電源セルＶＣ
ＣとグラウンドセルＧＮＤ間の配線路に接続されてい
る。電源セルＶＣＣとグラウンドセルＧＮＤとは、電源
層とグラウンド層と配線を電気的に接続するための穴で
ある。従って、デバイス抽出部１２は対象となるパスコ
ンＣが前記のような配線路に相当するか否かかをチェッ
クし、それを示すポインタを保持する（ステップＳ４，
Ｓ５）。
ードなどの入力部３からオペレータが設定した各種のパ
ラメータを読み込むか（ステップＳ１）。デバイス抽出
部１２は記憶部４に蓄積されている基板レイアウト情報
からバイパスコンデンサ（パスコンと省略する）に関す
る情報を抽出して読み込む（ステップＳ２）。ここで、
パスコンＣは、図６（Ａ）に示すように、電源セルＶＣ
ＣとグラウンドセルＧＮＤ間の配線路に接続されてい
る。電源セルＶＣＣとグラウンドセルＧＮＤとは、電源
層とグラウンド層と配線を電気的に接続するための穴で
ある。従って、デバイス抽出部１２は対象となるパスコ
ンＣが前記のような配線路に相当するか否かかをチェッ
クし、それを示すポインタを保持する（ステップＳ４，
Ｓ５）。
【００１４】一覧サブウィンドウ生成部１３は、抽出さ
れたパスコンのセル名や、各種のパラメータデフォルト
値（オペレータにより変更可能）の一覧表示画面を生成
して、図３（Ａ）に示すように、ディスプレイの画面上
に表示する（ステップＳ６，Ｓ７）。この一覧サブウィ
ンドウ画面により、オペレータはバイパスコンデンサの
配線路に関するパラメータを変更したり、対象外のパス
コンセル名を指定できる。
れたパスコンのセル名や、各種のパラメータデフォルト
値（オペレータにより変更可能）の一覧表示画面を生成
して、図３（Ａ）に示すように、ディスプレイの画面上
に表示する（ステップＳ６，Ｓ７）。この一覧サブウィ
ンドウ画面により、オペレータはバイパスコンデンサの
配線路に関するパラメータを変更したり、対象外のパス
コンセル名を指定できる。
【００１５】配線チェック部１４は、オペレータにより
検索対象外とされたセル名以外のセル名のバイパスコン
デンサをチェックし、対象となるバイパスコンデンサの
配置場所の座標、配線路の配線長Ｌ１や配線幅Ｗなどを
算出する（ステップＳ９）。ここで、配線路の配線長Ｌ
１は、図６（Ａ）に示すように、電源セルＶＣＣとグラ
ウンドセルＧＮＤ間の配線路の長さである。計算部１５
は、配線チェック部１４により算出された配線路の配線
長Ｌ１や配線幅Ｗなどのパラメータおよびオペレータに
より設定されたパラメータに基づいて、所定のアルゴリ
ズムによりパスコンの有効範囲を示す近似楕円の直径の
半分（ｒａｄ１）を算出し、さらにｒａｄ１から４つの
同心楕円を示すｒａｄ４までを算出する（ステップＳ１
０）。ここで、計算部１５のパラメータには、抵抗率ａ
０，配線厚ｔなどが含まれる。違反配線チェック部１７
は、対象のパスコンが前記の所定の配線規則を満足する
かいなかのチェックを行なう（ステップＳ１１）。この
ような処理を経て、描画部１６は、図７（Ｃ）に示すよ
うに、対象のパスコンの有効範囲を近似楕円として描画
し、例えば周波数パラメータ毎に有効範囲が異なる同心
楕円を描画する（ステップＳ１３）。以下、メニュー制
御部１８と違反配線一覧表示部１９により、図３（Ｂ）
に示す違反配線のパスコン一覧を表示するなどの後処理
を実行する（ステップＳ１４〜Ｓ１８）。
検索対象外とされたセル名以外のセル名のバイパスコン
デンサをチェックし、対象となるバイパスコンデンサの
配置場所の座標、配線路の配線長Ｌ１や配線幅Ｗなどを
算出する（ステップＳ９）。ここで、配線路の配線長Ｌ
１は、図６（Ａ）に示すように、電源セルＶＣＣとグラ
ウンドセルＧＮＤ間の配線路の長さである。計算部１５
は、配線チェック部１４により算出された配線路の配線
長Ｌ１や配線幅Ｗなどのパラメータおよびオペレータに
より設定されたパラメータに基づいて、所定のアルゴリ
ズムによりパスコンの有効範囲を示す近似楕円の直径の
半分（ｒａｄ１）を算出し、さらにｒａｄ１から４つの
同心楕円を示すｒａｄ４までを算出する（ステップＳ１
０）。ここで、計算部１５のパラメータには、抵抗率ａ
０，配線厚ｔなどが含まれる。違反配線チェック部１７
は、対象のパスコンが前記の所定の配線規則を満足する
かいなかのチェックを行なう（ステップＳ１１）。この
ような処理を経て、描画部１６は、図７（Ｃ）に示すよ
うに、対象のパスコンの有効範囲を近似楕円として描画
し、例えば周波数パラメータ毎に有効範囲が異なる同心
楕円を描画する（ステップＳ１３）。以下、メニュー制
御部１８と違反配線一覧表示部１９により、図３（Ｂ）
に示す違反配線のパスコン一覧を表示するなどの後処理
を実行する（ステップＳ１４〜Ｓ１８）。
【００１６】ここで、対象のパスコンＣの有効範囲を近
似楕円として描画する原理について説明する。ここで
は、図６（Ａ）に示すように、配線長Ｌ１の電源セルＶ
ＣＣとグラウンドセルＧＮＤ間の配線路に配置されたパ
スコンＣを想定する。この配線路のインピーダンスＺ１
は、配線長Ｌ１、抵抗率ａ０、配線厚ｔ、パスコンＣの
容量により決定される。抵抗率ａ０は、図６（Ｂ）に示
すように、Ｌ１とＺ１ｓｋ傾きとして表現される。さら
に、図７（Ａ）に示すように、配線路から所定の距離Ｌ
３，Ｌ４の任意点Ａを想定した場合に、プレーン層上の
等価インピーダンスＺ２を想定する（図７（Ｂ）を参
照）。この等価インピーダンスＺ２は、任意点Ａから各
セルまでの距離の和Ｌ２の関数として与えられる。この
Ｌ２は「Ｌ２＝Ｌ３＋Ｌ４」である。このインピーダン
スＺ２と距離Ｌ２との関係から、図６（Ｃ）に示すよう
に、傾きとして表現できるインピーダンス特性ａ１を決
定できる。そして、インピーダンスＺ１とＺ２の和をＺ
とした場合に、このインピーダンスの和Ｚに対応するＬ
２を求めて、これを楕円の直径の半分とし、図７（Ａ）
に示すように、電源セルＶＣＣとグラウンドセルＧＮＤ
を楕円を焦点とする楕円を描画する。即ち、Ｚ２が一定
となるような任意点Ａの軌跡を描く。
似楕円として描画する原理について説明する。ここで
は、図６（Ａ）に示すように、配線長Ｌ１の電源セルＶ
ＣＣとグラウンドセルＧＮＤ間の配線路に配置されたパ
スコンＣを想定する。この配線路のインピーダンスＺ１
は、配線長Ｌ１、抵抗率ａ０、配線厚ｔ、パスコンＣの
容量により決定される。抵抗率ａ０は、図６（Ｂ）に示
すように、Ｌ１とＺ１ｓｋ傾きとして表現される。さら
に、図７（Ａ）に示すように、配線路から所定の距離Ｌ
３，Ｌ４の任意点Ａを想定した場合に、プレーン層上の
等価インピーダンスＺ２を想定する（図７（Ｂ）を参
照）。この等価インピーダンスＺ２は、任意点Ａから各
セルまでの距離の和Ｌ２の関数として与えられる。この
Ｌ２は「Ｌ２＝Ｌ３＋Ｌ４」である。このインピーダン
スＺ２と距離Ｌ２との関係から、図６（Ｃ）に示すよう
に、傾きとして表現できるインピーダンス特性ａ１を決
定できる。そして、インピーダンスＺ１とＺ２の和をＺ
とした場合に、このインピーダンスの和Ｚに対応するＬ
２を求めて、これを楕円の直径の半分とし、図７（Ａ）
に示すように、電源セルＶＣＣとグラウンドセルＧＮＤ
を楕円を焦点とする楕円を描画する。即ち、Ｚ２が一定
となるような任意点Ａの軌跡を描く。
【００１７】次に、前述した楕円の直径ｒａｄ１〜ｒａ
ｄ４に対応する楕円１〜４の算出方法を具体例を示して
説明する。Ｚ２はａ１により決定される。長さをｘとし
たときに、「Ｚ２＝ｆ（ｘ）」として表現する。このＺ
２の抵抗値をＺとした場合に、図８（Ａ）に示すよう
に、その範囲により直径ｒａｄ１〜ｒａｄ４に対応する
楕円１〜４が決定される。
ｄ４に対応する楕円１〜４の算出方法を具体例を示して
説明する。Ｚ２はａ１により決定される。長さをｘとし
たときに、「Ｚ２＝ｆ（ｘ）」として表現する。このＺ
２の抵抗値をＺとした場合に、図８（Ａ）に示すよう
に、その範囲により直径ｒａｄ１〜ｒａｄ４に対応する
楕円１〜４が決定される。
【００１８】前記「Ｚ２＝ｆ（ｘ）」から逆関数ｇは、
「ｘ＝ｇ（Ｚ２）」となる。また、「Ｚ＝Ｚ１＋Ｚ２」
から「Ｚ２＝Ｚ−Ｚ１」を求めて、「ｘ＝ｇ（Ｚ−Ｚ
１）」が求められる。従って、図８（Ａ）に示すよう
に、直径ｒａｄ１〜ｒａｄ４を算出することができる。
具体的な計算例を図８（Ｂ）に示す。
「ｘ＝ｇ（Ｚ２）」となる。また、「Ｚ＝Ｚ１＋Ｚ２」
から「Ｚ２＝Ｚ−Ｚ１」を求めて、「ｘ＝ｇ（Ｚ−Ｚ
１）」が求められる。従って、図８（Ａ）に示すよう
に、直径ｒａｄ１〜ｒａｄ４を算出することができる。
具体的な計算例を図８（Ｂ）に示す。
【００１９】例えば楕円４について、Ｌ１を「１０ｍ
ｍ」とすると、ｒａｄ４は図８（Ｂ）の計算例から
「３．４７５ｃｍ」である。これから、図８（Ｃ）に示
すように、セル間を結ぶ線分に対して垂直方向に±１．
４２１ｃｍ、水平方向に±１．７３８ｃｍ（＝±３．４
７５／２）の長方形に内接する楕円４を描画することが
できる。
ｍ」とすると、ｒａｄ４は図８（Ｂ）の計算例から
「３．４７５ｃｍ」である。これから、図８（Ｃ）に示
すように、セル間を結ぶ線分に対して垂直方向に±１．
４２１ｃｍ、水平方向に±１．７３８ｃｍ（＝±３．４
７５／２）の長方形に内接する楕円４を描画することが
できる。
【００２０】
【発明の効果】以上詳述したように本発明によれば、Ｃ
ＡＤシステムによる回路基板レイアウト設計時に、バイ
パスコンデンサの配置場所に関係する有効範囲を近似楕
円として視覚的に表示することができる。従って、オペ
レータは配置したバイパスコンデンサの性能評価を視覚
的に把握できるため、設計後の実測による試行錯誤を繰
り返す事なく、バイパスコンデンサの最適な配置場所の
決定を効率的に行なうことができる。これにより、ＣＡ
Ｄシステムの効率性を生かして、バイパスコンデンサの
配置場所を含めた回路基板のレイアウト設計の効率を向
上することができる。また、回路基板のレイアウト設計
を行なうためのＣＡＤシステムにおいて、バイパスコン
デンサの配置場所に関係する性能評価を視覚的に把握で
きる環境を提供することができる。
ＡＤシステムによる回路基板レイアウト設計時に、バイ
パスコンデンサの配置場所に関係する有効範囲を近似楕
円として視覚的に表示することができる。従って、オペ
レータは配置したバイパスコンデンサの性能評価を視覚
的に把握できるため、設計後の実測による試行錯誤を繰
り返す事なく、バイパスコンデンサの最適な配置場所の
決定を効率的に行なうことができる。これにより、ＣＡ
Ｄシステムの効率性を生かして、バイパスコンデンサの
配置場所を含めた回路基板のレイアウト設計の効率を向
上することができる。また、回路基板のレイアウト設計
を行なうためのＣＡＤシステムにおいて、バイパスコン
デンサの配置場所に関係する性能評価を視覚的に把握で
きる環境を提供することができる。
【図１】本発明の実施形態に関係するバイパスコンデン
サの配置評価ツールの機能を説明するための機能ブロッ
ク図。
サの配置評価ツールの機能を説明するための機能ブロッ
ク図。
【図２】本実施形態に関係するＣＡＤシステムの機能ブ
ロック図。
ロック図。
【図３】本実施形態に関係する配置評価ツールの表示機
能を示す図。
能を示す図。
【図４】本実施形態に関係する配置評価ツールの動作を
説明するためのフローチャート。
説明するためのフローチャート。
【図５】本実施形態に関係する配置評価ツールの動作を
説明するためのフローチャート。
説明するためのフローチャート。
【図６】本実施形態の動作を説明するための概念図。
【図７】本実施形態の動作を説明するための概念図。
【図８】本実施形態の具体例を説明するための図。
１…バイパスコンデンサの配置評価ツール ２…基板レイアウトＣＡＤ処理部 ３…入力部（データカード） ４…記憶部４（基板レイアウト情報） ５ａ…表示処理部 ５ｂ…表示処理部 ５ｃ…表示処理部（ディスプレイ） １０…ツールメイン要素 １１…パラメータ読込部 １２…デバイス抽出部 １３…一覧サブウィンドウ生成部 １４…配線チェック部 １５…計算部 １６…描画部 １７…違反配線チェック部 １８…メニュー制御部 １９…違反配線一覧表示部
Claims (5)
- 【請求項１】 電子回路を構成するための回路基板のレ
イアウト設計を行なうためのコンピュータ支援設計シス
テムであって、 前記回路基板のレイアウト設計上必要な基板レイアウト
情報を格納した基板レイアウト情報蓄積手段と、 前記基板レイアウト情報に基づいて前記回路基板上に配
置するノイズ除去用のバイパスコンデンサの配線路に関
するパラメータを決定し、このパラメータに基づいて算
出したインピーダンス特性から前記バイパスコンデンサ
の有効範囲を決定する手段と、 前記バイパスコンデンサの有効範囲を視覚的に確認でき
るようにディスプレイの画面上に表示するための表示手
段とを具備したことを特徴とするコンピュータ支援設計
システム。 - 【請求項２】 前記バイパスコンデンサの有効範囲を近
似的楕円として算出する算出手段を有し、 前記表示手段は、前記算出手段により算出された近似的
楕円を視覚的に表示することを特徴とする請求項１記載
のコンピュータ支援設計システム。 - 【請求項３】 前記バイパスコンデンサの有効範囲を複
数の周波数パラメータ毎に決定する手段を有し、 前記表示手段は、前記複数のバイパスコンデンサの有効
範囲毎の複数の近似的楕円を視覚的に表示することを特
徴とする請求項１記載のコンピュータ支援設計システ
ム。 - 【請求項４】 前記表示手段は、前記複数のバイパスコ
ンデンサの有効範囲毎の複数の近似的楕円を異なる表示
色により視覚的に表示することを特徴とする請求項３記
載のコンピュータ支援設計システム。 - 【請求項５】 予め用意した基板レイアウト情報に基づ
いて電子回路を構成するための回路基板のレイアウト設
計を行なうためのコンピュータ支援設計システムであっ
て、 前記回路基板上に配置される電源セルとグラウンドセル
間を接続する配線路に設けられるノイズ除去用のバイパ
スコンデンサの評価を行なうためのソフトウェアを実行
するツール手段を有し、 前記ツール手段は、前記基板レイアウト情報を参照し
て、前記回路基板上に配置する前記バイパスコンデンサ
の配線路の配線長、抵抗率、配線幅、配線厚などのパラ
メータに基づいて前記配線路のインピーダンス特性を算
出し、 前記インピーダンス特性に基づいて前記バイパスコンデ
ンサの有効範囲を決定し、 前記バイパスコンデンサの有効範囲を近似的楕円として
表示するための表示処理を実行するように構成されたこ
とを特徴とするコンピュータ支援設計システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25055396A JP3643450B2 (ja) | 1996-09-20 | 1996-09-20 | コンピュータ支援設計システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25055396A JP3643450B2 (ja) | 1996-09-20 | 1996-09-20 | コンピュータ支援設計システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1097560A true JPH1097560A (ja) | 1998-04-14 |
| JP3643450B2 JP3643450B2 (ja) | 2005-04-27 |
Family
ID=17209632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25055396A Expired - Fee Related JP3643450B2 (ja) | 1996-09-20 | 1996-09-20 | コンピュータ支援設計システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3643450B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6477694B1 (en) | 1999-10-28 | 2002-11-05 | Nec Corp. | Method for designing a power supply decoupling circuit |
| US6546528B1 (en) | 1999-04-21 | 2003-04-08 | Nec Corporation | System and method for evaluation of electric characteristics of printed-circuit boards |
| US6550037B2 (en) | 1999-12-06 | 2003-04-15 | Nec Corporation | Method for designing a decoupling circuit |
| US6557154B1 (en) | 1999-11-24 | 2003-04-29 | Nec Corporation | Printed circuit board design support system, printed circuit board design method and storage medium storing control program for same |
| JP2008293066A (ja) * | 2007-05-22 | 2008-12-04 | Panasonic Corp | 電子回路シミュレーション用ライブラリ、ライブラリ生成システム、これらが格納された記録媒体、及びこれらを用いた電子機器の製造方法 |
| US8910106B2 (en) | 2010-06-03 | 2014-12-09 | Murata Manufacturing Co., Ltd. | Capacitor arrangement assisting method and capacitor arrangement assisting device |
| WO2018143604A1 (ko) * | 2017-02-02 | 2018-08-09 | 주식회사 엘지화학 | 접지 커패시터 선정 장치 및 방법 |
-
1996
- 1996-09-20 JP JP25055396A patent/JP3643450B2/ja not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6546528B1 (en) | 1999-04-21 | 2003-04-08 | Nec Corporation | System and method for evaluation of electric characteristics of printed-circuit boards |
| US7120893B2 (en) | 1999-04-21 | 2006-10-10 | Nec Corporation | System and method for evaluation of electric characteristics of printed-circuit boards |
| US6477694B1 (en) | 1999-10-28 | 2002-11-05 | Nec Corp. | Method for designing a power supply decoupling circuit |
| EP1096839A3 (en) * | 1999-10-28 | 2003-08-13 | Nec Corporation | Method for designing a power supply decoupling circuit |
| US6557154B1 (en) | 1999-11-24 | 2003-04-29 | Nec Corporation | Printed circuit board design support system, printed circuit board design method and storage medium storing control program for same |
| US6550037B2 (en) | 1999-12-06 | 2003-04-15 | Nec Corporation | Method for designing a decoupling circuit |
| JP2008293066A (ja) * | 2007-05-22 | 2008-12-04 | Panasonic Corp | 電子回路シミュレーション用ライブラリ、ライブラリ生成システム、これらが格納された記録媒体、及びこれらを用いた電子機器の製造方法 |
| US8910106B2 (en) | 2010-06-03 | 2014-12-09 | Murata Manufacturing Co., Ltd. | Capacitor arrangement assisting method and capacitor arrangement assisting device |
| US9117049B2 (en) | 2010-06-03 | 2015-08-25 | Murata Manufacturing Co., Ltd. | Capacitor arrangement assisting method and capacitor arrangement assisting device |
| WO2018143604A1 (ko) * | 2017-02-02 | 2018-08-09 | 주식회사 엘지화학 | 접지 커패시터 선정 장치 및 방법 |
| KR20180090093A (ko) * | 2017-02-02 | 2018-08-10 | 주식회사 엘지화학 | 접지 커패시터 선정 장치 및 방법 |
| CN109478695A (zh) * | 2017-02-02 | 2019-03-15 | 株式会社Lg化学 | 用于选择接地电容器的装置和方法 |
| JP2019520781A (ja) * | 2017-02-02 | 2019-07-18 | エルジー・ケム・リミテッド | 接地キャパシタ選定装置及び方法 |
| CN109478695B (zh) * | 2017-02-02 | 2021-11-26 | 株式会社Lg化学 | 用于选择接地电容器的装置和方法 |
| US11415953B2 (en) | 2017-02-02 | 2022-08-16 | Lg Energy Solution, Ltd. | Apparatus and method for selecting ground capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3643450B2 (ja) | 2005-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7350175B2 (en) | Circuit board design system, design data analysis method and recording medium with analysis program recorded thereon | |
| US5901063A (en) | System and method for extracting parasitic impedance from an integrated circuit layout | |
| US8355258B2 (en) | Support method and apparatus for printed circuit board | |
| JP2564344B2 (ja) | 半導体集積回路の設計方式 | |
| US7643980B2 (en) | Electromagnetic field analysis apparatus, method and computer program | |
| JP2531282B2 (ja) | クロスト―ク検証装置 | |
| US5838582A (en) | Method and system for performing parasitic capacitance estimations on interconnect data within an integrated circuit | |
| US8479140B2 (en) | Automatically creating vias in a circuit design | |
| US20060212278A1 (en) | Mesh model creating method, simulation apparatus and computer-readable storage medium | |
| JP5035039B2 (ja) | 電子回路基板の電源雑音解析方法とシステム並びにプログラム | |
| JP5407632B2 (ja) | プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム | |
| US20070245274A1 (en) | Integrated circuit design apparatus and method thereof | |
| JP4401135B2 (ja) | 解析モデル作成装置 | |
| JP3643450B2 (ja) | コンピュータ支援設計システム | |
| KR20110009634A (ko) | 배선 설계 지원 장치, 배선 설계 지원 방법, 및 배선 설계 지원 프로그램을 기록한 컴퓨터 판독가능한 기록 매체 | |
| US20170293709A1 (en) | Integrated circuit performance modeling that includes substrate-generated signal distortions | |
| US8930868B2 (en) | Trace routing according to freeform sketches | |
| KR20100118934A (ko) | Ｔ-커넥션, ｔ-커넥션의 설계 방법 및 ｔ-커넥션의 콤팩트 모델링 | |
| JP2008293066A (ja) | 電子回路シミュレーション用ライブラリ、ライブラリ生成システム、これらが格納された記録媒体、及びこれらを用いた電子機器の製造方法 | |
| JP4682873B2 (ja) | バイパスコンデンサのチェック方法およびそのチェック装置 | |
| JP5082793B2 (ja) | プリント基板設計支援装置、プリント基板設計支援方法およびプリント基板設計支援プログラム | |
| JPH1115870A (ja) | プリント基板設計支援システム及び記録媒体 | |
| CN104200035A (zh) | 电气辅助设计方法及*** | |
| JP4283647B2 (ja) | レイアウトチェックシステム | |
| JP4303576B2 (ja) | 設計チェックシステム、設計チェック方法、及び設計チェックプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040730 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041118 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |