JP5082793B2 - プリント基板設計支援装置、プリント基板設計支援方法およびプリント基板設計支援プログラム - Google Patents
プリント基板設計支援装置、プリント基板設計支援方法およびプリント基板設計支援プログラム Download PDFInfo
- Publication number
- JP5082793B2 JP5082793B2 JP2007298861A JP2007298861A JP5082793B2 JP 5082793 B2 JP5082793 B2 JP 5082793B2 JP 2007298861 A JP2007298861 A JP 2007298861A JP 2007298861 A JP2007298861 A JP 2007298861A JP 5082793 B2 JP5082793 B2 JP 5082793B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- cable
- design support
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
プリント回路基板の製造後に、電磁放射を抑制するための設計変更や対策部品の追加が行われると、大幅なコスト増大を招くため、設計段階で電気特性を解析し、必要に応じて電磁放射を抑制するための対策を講じることが望ましい。
プリント回路基板の電気特性を解析するシミュレーション手法としては、FDTD(Finite Difference Time Domain)法やモーメント法、有限要素法などの電磁界解析手法や、SPICE(Simulation Program with Integrated Circuit Emphasis)などの回路解析手法があり、これらはプリント回路基板の設計において広く使用されている。
ここで、SPICEなどの回路解析手法では、コモンモード電流を取り扱うことができない。このため、回路解析手法ではケーブルからの不要電磁放射を計算することはできない。
以上のことから、プリント回路基板の設計段階で不要電磁放射を抑制するため、ケーブルからの不要電磁放射を短時間で計算することのできる解析方法、およびケーブルからの不要電磁放射を抑制するためのプリント基板設計方法が必要とされている。
ケーブルからの不要電磁放射を短時間で計算するための解析方法としては、特許文献2に開示された技術がある。特許文献2に記載された技術では、電源プレーン端部に発生する電圧変動とケーブルに誘起される電流との関係を表す伝達アドミタンスを算出し、これに基づいて算出されたケーブル上の電流から電磁放射量を計算していた。
また、特許文献2の方法では、電源プレーンとグラウンドプレーン間の電圧変動に起因して、ケーブルから放射される電磁放射を計算することができる。而して、プリント回路基板からケーブルにコモンモード電流が流れ込む原因として、電源プレーンとグラウンドプレーン間の電圧変動だけでなく、信号線を流れる電流に対するリターン電流が挙げられる。
ここで、リターン電流とは、信号電流に対応して、そのリターン経路となる電源またはグラウンドプレーンを流れる電流である。リターン経路が無限に大きな導体面、もしくは信号線と完全に対称な構造でない限り、リターン経路にはコモンモード電流が誘起され、ケーブルからの電磁放射を引き起こす。特許文献2に記載された技術では、このようなリターン経路のコモンモード電流に起因するケーブルからの電磁放射を計算することはできない。
本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、プリント回路基板の信号電流に対するリターン電流に起因して、ケーブルをアンテナとして発生する不要電磁放射を抑えたプリント回路基板の設計に有用なプリント基板設計支援装置、プリント基板設計支援方法およびプリント基板設計支援プログラムを提供することである。
ケーブルが接続されたプリント回路基板における不要電磁波放射の電界強度を予測するためのプリント基板設計支援方法であって、
信号電流算出部が、プリント回路基板の構造並びに該プリント回路基板に搭載される部品および該プリント回路基板に接続されるケーブルの情報に基づいて、前記プリント回路基板の信号線を流れる電流を算出する信号電流算出過程と、
インダクタンス算出部が、前記信号電流を前記コモンモード電圧として変換するためのリターンプレーンでのインダクタンスを算出するインダクタンス算出過程と、
ケーブル電流部が、前記信号電流算出過程で算出した信号電流をリターンプレーン上にコモンモード電圧として変換し、前記コモンモード電圧の値に基づいて、ケーブルに流れる電流を算出するケーブル電流算出過程と、
放射電界算出部が、前記ケーブル電流算出過程で算出したケーブル電流に基づいて、ケーブルから放射される電磁波の電界強度を算出する放射電界算出過程と、
を有することを特徴とするプリント基板設計支援方法、が提供される。
(第1の実施の形態)
図1は、本発明のプリント基板設計支援装置の第1の実施の形態の構成を示すブロック図である。本実施の形態に係わるプリント基板設計支援装置10は、レイアウト情報入力部1と、信号電流算出部2と、インダクタンス算出部3と、インダクタンス情報部4と、ケーブル電流算出部5と、放射電界強度算出部6と、表示部7と、から構成される。
レイアウト情報入力部1は、基板形状や、電源−グラウンドプレーンの形状と層構成、信号線の構造、LSI、IC等の半導体素子や抵抗、コンデンサ等の受動素子等の搭載部品、接続されるケーブルの長さと接続位置等のプリント基板の設計データが入力される部分である。
信号電流算出部2は、レイアウト情報入力部1から入力されたレイアウト情報から、信号線とこれに接続されるLSIやIC、抵抗やコンデンサなどの受動素子等を抽出し、抽出した信号線を流れる電流を算出する。
インダクタンス算出部3は、レイアウト情報入力部1から入力されたレイアウト情報に含まれる信号線の構造に基づいて、インダクタンス情報部4に格納されている近似式を用いてリターン経路のインダクタンス値を算出する。
インダクタンス情報部4には、インダクタンス算出部3においてリターン経路のインダクタンス値を算出するために使用する近似式および係数が格納されている。
ケーブル電流算出部5では、信号電流算出部2から供給された信号線を流れる電流を、インダクタンス算出部3から供給されたリターン経路のインダクタンスに関するデータに基づいてコモンモード電圧源に変換し、変換したコモンモード電圧源によって誘起されるケーブル上のコモンモード電流を算出する。そして、その結果を放射電界強度算出部6に出力する。
放射電界強度算出部6では、ケーブルを流れる電流分布から放射電界強度を算出し、その結果を表示部7に出力する。プリント基板にケーブルが複数接続される場合には、各ケーブルからの放射電界強度を算出するとともに、これらを合計したすべてのケーブルからの放射電界強度も算出する。
表示部7では、放射電界強度算出部6で計算されたケーブルからの放射電界強度を表示する。プリント基板にケーブルが複数接続される場合には、各ケーブルからの放射電界強度を個別に表示するとともに、これらを合計したすべてのケーブルからの放射電界強度も表示する。
なお、本実施の形態におけるプリント基板設計支援装置10は、例えば、CPUと主記憶装置と外部記憶装置とネットワーク接続装置などを備えたコンピュータ機器であり、その主記憶装置に展開されたプログラムによりCPUが動作することで、上述した各機能が実現される。また、上記した各機能を、複数のコンピュータ機器に分散させるようにしてもよい。
記録媒体13は、例えばCD−ROMやDVDに代表される記録媒体である。記録媒体13には、信号電流の算出、ケーブル電流の算出、放射電界強度の算出に使用するプログラム、および信号線の構造によって決まるリターン経路のインダクタンス値を算出するための関係近似式とそれに含まれる係数値が格納されている。
プリント基板設計支援装置コア部12は、データの入出力を行う入出力装置14と、記録媒体13から読み込まれたプログラムや入出力装置14にて入力されたデータなどを記憶する記憶装置15と、装置全体の制御および計算を行う演算装置16と、処理の状況や警告を表示するための表示装置17と、を有する。記録媒体13に対してデータの読み出しや書き込みを行う装置(不図示)、入出力装置14、記憶装置15、演算装置16および表示装置17は、バス18により相互に接続されている。
入出力装置14は、図1に示したプリント基板設計支援装置10のレイアウト情報入力部1に対応する。演算装置16は、図1に示した信号電流算出部2、ケーブル電流算出部5、放射電界強度算出部6といった複数の処理部の機能を有する。各処理部は、記録媒体13に格納されたプログラムをCPUが実行することで提供される。表示装置17は、図1に示した表示部7に対応する。
図2に示したハードウェア構成において、入出力装置14にて、プリント基板のレイアウト情報が入力される。この入力情報は、入出力装置14からバス18を介して記憶装置15に格納される。記憶装置15には、記録媒体13から読み込んだプログラムも格納される。演算装置16では、記憶装置15に格納された情報(プリント基板のレイアウト情報)やプログラムを使用して、ケーブルからの放射電界強度を算出する。この結果は、表示装置17にて表示される。
本実施の形態に係わるプリント基板設計支援装置10が起動すると、演算装置16が、記憶装置15に格納されているプログラムを読み込んで実行する。これにより、図1に示した各機能ブロックが実現される。
プリント基板設計支援装置10が起動した後、レイアウト情報入力部1にて、基板形状や、電源−グラウンドプレーンの形状と層構成、信号線の構造、LSI、IC等の半導体素子や抵抗、コンデンサ等の受動素子等の搭載部品、接続されるケーブルの長さと接続位置等のプリント回路基板のレイアウトに関する情報(レイアウト情報)が入力される。この入力データは、レイアウト情報入力部1から信号電流算出部2とインダクタンス算出部3に供給される。また、このレイアウト情報に含まれる座標や接続情報に基づいて、プリント基板のレイアウト画像が生成され、表示部7に出力される(ステップS11)。
ステップS12では、信号電流算出部2において、レイアウト情報入力部1から供給されたレイアウト情報に基づいて、すなわち信号線とこれに接続されるLSI、IC等の半導体素子や抵抗、コンデンサ等の搭載部品、および信号線に対応するリターンプレーンの情報に基づいて、信号線を流れる電流を算出し、そのデータをケーブル電流算出部5に供給する。この計算には、SPICE等の回路解析手法を用いると短時間で信号電流を算出することができる。また、信号線の引き回しや電源またはグラウンドプレーンの形状による信号電流への影響を考慮し、高精度に信号電流を計算する場合には、FDTD法や有限要素法などの電磁界解析手法を用いる。なお、本発明のプリント基板設計支援装置においては、この信号電流の計算にケーブルを含めない解析モデルを使用する。これにより、信号電流を高速に算出することができる。
ステップS14では、ケーブル電流算出部5において、信号電流算出部2から供給された信号線を流れる電流を、インダクタンス算出部3から供給されたリターン経路のインダクタンスに関するデータに基づいて、コモンモード電圧源に変換し、これによって誘起されるケーブル上のコモンモード電流を算出する。そして、その結果を放射電界強度算出部6に出力する。
このとき信号電流算出部2では、図4のプリント基板からケーブルを取り除き、LSIに接続される信号線を流れる電流を計算する。そして、信号線に沿って1つまたは複数設けた観測点iで得られる電流IDM(i)(信号線とリターン経路のループを流れるディファレンシャルモード電流)をケーブル電流算出部5に出力する。
この計算では、信号電流算出部2から供給された電流IDM(i)を、リターンプレーンにコモンモード電圧源VCM(i)として変換する。そして、電圧源VCM(i)をリターンプレーン上の信号線直下に相当する位置に入力する。求められたコモンモード電圧源VCM(i)からケーブルに誘起されるコモンモード電流を算出する。ここで、この電圧源VCM(i)は、信号電流IDM(i)とリターン経路のインダクタンス値Lreturnを用いて式(1)で表すことができる。
ただしωは角周波数である。
ここで、Lreturnを算出するためのインダクタンス情報部5に格納される近似式や係数の一例について説明する。図6は、式(1)におけるリターン経路のインダクタンス値Lreturnを決定するために作成した、ケーブルが接続されたプリント基板の解析モデルである。
この解析モデルは、FR−4(ガラス基材エポキシ樹脂積層板に関するNEMAないしASTM規格)を模擬した誘電体基板(比誘電率4.3、誘電正接0.025)の表面に長さ60mmの信号線が配置されている。基板の裏面は全面リターンプレーンであり、これに50cmのケーブルが接続されている。信号線の特性インピーダンスは50Ωであり、一方の端には1Vの交流電圧源、他方の端には50Ωの抵抗が接続されている。このような解析モデルを用いて、基板の厚さd、横幅a、および信号線の基板端からの距離sをパラメータとして、従来の電磁界シミュレーション手法と本発明のプリント基板設計支援装置で採用する計算手法で求めたケーブル電流を比較することにより、リターン経路のインダクタンスを求めた。
はじめに、この解析モデル全体を対象としてFDTD法による電磁界シミュレーションを行い、ケーブルに流れる電流ICABLEを算出した。次に、本発明のプリント基板設計支援装置の動作に従い、ケーブルに流れる電流ICMを算出した。すなわち、図6の解析モデルからケーブルを取り除き、信号線のみを対象として、SPICEにより信号線を流れる電流IDMを算出した。次に、図7に示すようにセル分割されたリターンプレーンとケーブルからなる解析モデルを作成した。そして、図7の解析モデルを使用して、リターンプレーンの信号線直下に対応する位置に、信号電流IDMを式(1)においてLreturnを1として規格化したコモンモード電圧VCMに変換して入力した。そして、100MHzから1GHzまで20MHzごとにケーブルに流れる電流ICMをモーメント法により算出した。
以上により算出したICABLEとICMの絶対値の差が最小となるよう、最小自乗法によりLreturnを決定した。結果の一例として、d=0.2mm、a=100mmでは、s=10mmのときLreturn=2.63×10−10(H)、s=50mmのときLreturn=2.42×10−10(H)であった。
このときケーブルのプリント基板接続箇所に流れる電流を図8、図9に示す。図8はs=10mm、図9はs=50mmとしたときのケーブルに流れる電流を示している。また、これらの図の実線はICABLEを示しており、点線はICMを示している。
これらの図から、Lreturnを適切に定めることで、本発明のプリント基板設計支援装置を用いて、従来のケーブルを含めたプリント基板全体をモデル化した電磁界シミュレーションとほぼ同じ精度でケーブル電流を算出できることが分かる。
さらに条件を変化させてLreturnを計算した結果を図10に示す。図10は、横軸に基板厚さd、縦軸にインダクタンスLreturnをとり、基板厚さd、基板の横幅a、信号線の基板端からの距離sを変化させ、上記説明した方法で求めたLreturnの値を示している。この図から、Lreturnは基板厚さdに対してほぼ線形の特性となることが分かる。この関係を図中に実線で示すように直線近似すると、式(2)が得られる。
また、図6において信号線の特性インピーダンスを30Ω、および70Ωとした場合にも、Lreturnは式(2)とほぼ同じ係数の近似直線で表されることを確認している。
ここで式(2)に含まれる係数1.287×10−6は、真空の透磁率:μ0=4π×10−7(≒1.257×10−6)と非常に近い値であることから、簡易的に式(3)を用いて近似することも可能である。
Lreturn=μ0・d(H) …(3)
以上説明した方法で構築した図10のようなデータを基にしたデータベースや、線路構造から解析的または実験的に求めた近似式でインダクタンス情報部4を構成する。
ここで、放射電界強度算出部6において、電流分布から放射電界強度を算出する方法について説明する。図11に示す座標系の原点に配置された、長さΔz、電流Iの電流素片が周囲に放射する電磁界は、多くの電磁気学に関する文献に示されているが、例えばKai Fong Leeが著した「PRINCIPLES of ANTENNA THEORY」(JOHN WILEY & SONS, 1984, pp.27−31)によれば、式(4)、(5)、(6)で表される。
ここで、ηは周囲媒質のインピーダンスであり、空間の誘電率、透磁率をそれぞれε、μとして、η=√(μ/ε)で表される。また、jは虚数単位、kは波数、rは電磁界の観測点までの距離を示す。さらに、電磁界の観測点がk・r≫1を満足する場合には、式(4)は無視することができ、式(5)、(6)は次の式(7)、(8)で近似できる。
本実施の形態に係るプリント基板設計支援装置によれば、プリント基板の信号電流に対するリターン電流に起因して、ケーブルをアンテナとする不要電磁放射を、信号線を流れる電流を算出する過程と、この信号電流に対するリターン電流によりケーブルに誘起される電流を算出する過程と、ケーブルに誘起される電流から放射電界強度を算出する家庭に分割して算出する。これらの過程はそれぞれ、プリント基板とケーブルを一体的にモデル化して計算する電磁界解析手法に比べて短時間で計算することができる。このため、電源プレーンやグラウンドプレーンの構造、信号線の配線経路、信号線へのフィルタの挿入などの対策の効果を短時間で確認することが可能となり、不要電磁放射を抑制したプリント基板を効率よく設計することが可能になる。
図12は、本発明のプリント基板設計支援装置の第2の実施の形態の構成を示すブロック図である。本実施の形態のプリント基板設計支援装置20は、図1に示した第1の実施の形態の構成に対して、信号線選択部8を追加したものである。信号線選択部8は、レイアウト情報入力部1から出力されたプリント基板のレイアウト情報に基づいて、設計者により選択された任意の信号線の線幅、配線レイアウト、線長、リターン経路の構造、誘電体基板の厚さ、接続されるLSIやICおよび抵抗やコンデンサ等に関する情報を信号電流算出部2とインダクタンス算出部3に出力する。なお、図12中、図1に示した構成と同じものには同じ符号を付しており、ここでは、その説明は省略する。
本実施の形態のプリント基板設計支援装置のハードウェア構成は、第1の実施の形態の場合と同様に図2に示すものとなる。本実施の形態では、信号線選択部8は、入出力装置14に備えられる。他の構成のハードウェア対応は第1の実施の形態のそれと同様なのでそれらについての説明は省略する。
プリント基板設計支援装置20が起動した後、レイアウト情報入力部1にて、基板形状や、電源−グラウンドプレーンの形状と層構成、信号線の構造、LSI、IC等の半導体素子や抵抗、コンデンサ等の受動素子等の搭載部品、ケーブルの長さと接続位置等のプリント基板のレイアウトに関する情報(レイアウト情報)が入力される。この入力データは、レイアウト情報入力部1から、信号線選択部8に供給される。また、このレイアウト情報に含まれる座標や接続情報に基づいて、プリント基板のレイアウト画像が生成され、表示部7に出力される。表示部7では、このレイアウトに関する情報を、設計者の操作可能な状態で表示する(ステップS21)。
次のステップS22では、設計者の操作により、信号線選択部8において、表示部7に表示されたプリント基板のレイアウト情報から任意の信号線が選択される。選択された信号線の線幅、配線レイアウト、線長、リターン経路の構造、誘電体基板の厚さに関する情報が信号電流算出部2とインダクタンス算出部3に出力される。
ステップS23では、信号電流算出部2において、信号線選択部8から供給された信号線のレイアウト情報に基づいて、すなわち信号線と、これに接続されるLSIやICおよび抵抗やコンデンサ等の搭載部品と、信号線に対応するリターンプレーンの情報に基づいて、信号線を流れる電流を算出し、そのデータをケーブル電流算出部5に供給する。
ステップS24では、インダクタンス算出部3において、信号線選択部8から供給された信号線のレイアウト情報のうち、信号線とそのリターン経路となる電源またはグラウンドプレーンの構造に関するデータに基づいて、インダクタンス情報部4に格納されている近似式を用いてリターン経路のインダクタンスを算出し、そのデータをケーブル電流算出部5に供給する。
ステップS25では、ケーブル電流算出部5において、信号電流算出部2から供給された信号線を流れる電流を、インダクタンス算出部3から供給されたリターン経路のインダクタンスに関するデータに基づいて、コモンモード電圧源に変換し、これにより誘起されるケーブル上のコモンモード電流を算出する。そして、その結果を放射電界強度算出部6に出力する。
ステップS26では、放射電界強度算出部6において、ケーブル電流算出部5から供給されたケーブル上の電流から放射電界強度を算出し、その結果を表示部7に出力する。プリント基板にケーブルが複数接続される場合には、各ケーブルからの放射電界強度を算出するとともに、これらを合計したすべてのケーブルからの放射電界強度も算出する。
ステップS27では、表示部7において、放射電界強度算出部6で計算されたケーブルからの放射電界強度を表示する。プリント基板にケーブルが複数接続される場合には、各ケーブルからの放射電界強度を個別に表示するとともに、これらを合計したすべてのケーブルからの放射電界強度も表示する。
図14は、本発明のプリント基板設計支援装置の第3の実施の形態の構成を示すブロック図である。本実施の形態のプリント基板設計支援装置30は、図12に示した第2の実施の形態の構成に対して、レイアウト情報変更部9を追加したものである。レイアウト情報変更部9は、レイアウト情報入力部1から出力されたプリント基板のレイアウトに関する情報を変更し、変更した情報を信号線選択部8に出力する。なお、図14中、図12に示した構成と同じものには同じ符号を付しており、ここでは、その説明は省略する。
本実施の形態のプリント基板設計支援装置のハードウェア構成は、第2の実施の形態の場合と同様に図2となる。本実施の形態では、レイアウト情報変更部9は入出力装置14に備えられる。他の構成のハードウェア対応は、第2の実施の形態の場合のそれと同様なのでその説明は省略する。
プリント基板設計支援装置30が起動した後、レイアウト情報入力部1にて、基板形状や、電源−グラウンドプレーンの形状と層構成、信号線の構造、LSI、IC等の半導体素子や抵抗、コンデンサ等の受動素子等の搭載部品、ケーブルの長さと接続位置等のプリント基板のレイアウトに関する情報(レイアウト情報)が入力される。この入力データは、レイアウト情報入力部1から、レイアウト情報変更部9に供給される。また、このレイアウト情報に含まれる座標や接続情報に基づいて、プリント基板のレイアウト画像が生成され、表示部7に出力される。表示部7では、このレイアウトに関する情報を、設計者の操作可能な状態で表示する(ステップS31)。
続いて、ステップS32では、設計者の操作により、レイアウト情報変更部9において、ケーブルに流れ込むコモンモード電流を抑制するため、電源プレーンやグラウンドプレーンの構造、信号線の配線経路、信号線へのフィルタの挿入など、レイアウト情報に関する変更が施される。変更が施されたレイアウト情報は、信号線選択部8に供給される。また、この変更されたレイアウト情報に基づいて、プリント基板のレイアウトの画像が生成され、表示部7に出力される。
次のステップS33では、設計者の操作により、信号線選択部8において、表示部7に表示されたプリント基板のレイアウトから任意の信号線が選択される。選択された信号線の線幅、配線レイアウト、線長、リターン経路の構造、誘電体基板の厚さに関する情報が信号電流算出部2とインダクタンス算出部3に出力される。
ステップS35では、インダクタンス算出部3において、信号線選択部8から供給された信号線のレイアウト情報のうち、信号線とそのリターン経路となる電源またはグラウンドプレーンの構造に関するデータに基づいて、インダクタンス情報部4に格納されている近似式を用いてリターン経路のインダクタンスを算出し、そのデータをケーブル電流算出部5に供給する。
ステップS36では、ケーブル電流算出部5において、信号電流算出部2から供給された信号線を流れる電流を、インダクタンス算出部3から供給されたリターン経路のインダクタンスに関するデータに基づいて、コモンモード電圧源に変換し、これにより誘起されるケーブル上のコモンモード電流を算出する。そして、その結果を放射電界強度算出部6に出力する。
ステップS37では、放射電界強度算出部6において、ケーブル電流算出部5から供給されたケーブル上の電流から放射電界強度を算出し、その結果を表示部7に出力する。プリント基板にケーブルが複数接続される場合には、各ケーブルからの放射電界強度を算出するとともに、これらを合計したすべてのケーブルからの放射電界強度も算出する。
ステップS38では、表示部7において、放射電界強度算出部6で計算されたケーブルからの放射電界強度を表示する。プリント基板にケーブルが複数接続される場合には、各ケーブルからの放射電界強度を個別に表示するとともに、これらを合計したすべてのケーブルからの放射電界強度も表示する。
ステップS39では、設計者は、表示された放射電界強度を観察して、更なるレイアウト情報の変更が必要か否かを判断する。必要であると判断した場合には、ステップS32に戻りレイアウト情報の再変更を行う。ステップS39にて、設計者により、放射電界強度は許容し得るレベルでありレイアウト情報の再変更の必要はないと判断された場合には処理を終了する。
なお、本実施の形態のプリント基板設計支援装置では、第1の実施の形態の設計支援装置に対し、信号線選択部8とレイアウト情報変更部9とが追加されていたが、これをレイアウト情報変更部9のみを追加するように変更することも可能である。
まず、プリント基板設計支援装置10のレイアウト情報入力部1において、プリント基板の外形形状とその厚さ0.2mm、誘電体基板の比誘電率4.3、誘電正接0.025、ケーブルの直径0.1mm、長さ1m、信号線の幅0.35mm、長さ60mm、LSIの信号出力を模擬した信号源、50Ωの終端抵抗、およびこれらの位置関係が入力される。なお、信号源は、立ち上がり時間1ns、立ち下り時間2ns、振幅3.3Vのクロック信号を発生する電圧源である。図17(a)に、横軸に時間、縦軸に電圧値をとり、信号源から発生する電圧の特性を示す。また、図17(b)は、図17(a)に示す信号源電圧の時間波形を周波数領域に変換したパターンである。そして、上述した第1の実施の形態を用いた放射電界強度の算出方法により、ケーブルからの放射電界強度を算出した。なお本実施例では、インダクタンス情報部4には式(3)の近似式が格納されており、インダクタンス算出部3において基板厚さd=0.2mmとしてインダクタンスが算出された。
2 信号電流算出部
3 インダクタンス算出部
4 インダクタンス情報部
5 ケーブル電流算出部
6 放射電界算出部
7 表示部
8 信号線選択部
9 レイアウト情報変更部
10、20、30 プリント基板設計支援装置
11 コンピュータ
12 プリント基板設計支援装置コア部
Claims (10)
- ケーブルが接続されたプリント回路基板における不要電磁波放射の電界強度を予測するためのプリント基板設計支援装置であって、プリント回路基板の信号線を流れる電流を算出する信号電流算出部と、前記信号電流を前記コモンモード電圧として変換するためのインダクタンスを算出するインダクタンス算出部と、前記信号電流算出部で算出した信号電流をリターンプレーン上にコモンモード電圧として変換し、前記コモンモード電圧の値に基づいて、ケーブルに流れる電流を算出するケーブル電流算出部と、前記ケーブル電流算出部で算出したケーブル電流に基づいて、ケーブルから放射される電磁波の電界強度を算出する放射電界算出部と、を有することを特徴とするプリント基板設計支援装置。
- 前記インダクタンス算出部がインダクタンスを算出するための近似式が格納されたインダクタンス情報部を更に有することを特徴とする請求項1に記載のプリント基板設計支援装置。
- 前記放射電界算出部は、プリント基板に複数のケーブルが接続される場合には、ケーブルごとに放射電磁界を算出することを特徴とする請求項1または2に記載のプリント基板設計支援装置。
- プリント基板のレイアウト情報を操作者の操作可能な状態で表示し、信号線を操作者の操作により選択する信号線選択部を更に有することを特徴とする請求項1から3のいずれかに記載のプリント基板設計支援装置。
- プリント基板のレイアウト情報を変更するためのレイアウト情報変更部を更に有することを特徴とする請求項1から4のいずれかに記載のプリント基板設計支援装置。
- ケーブルが接続されたプリント回路基板における不要電磁波放射の電界強度を予測するためのプリント基板設計支援方法であって、
信号電流算出部が、プリント回路基板の構造並びに該プリント回路基板に搭載される部品および該プリント回路基板に接続されるケーブルの情報に基づいて、前記プリント回路基板の信号線を流れる電流を算出する信号電流算出過程と、
インダクタンス算出部が、前記信号電流をコモンモード電圧として変換するためのリターンプレーンでのインダクタンスを算出するインダクタンス算出過程と、
ケーブル電流部が、前記信号電流算出過程で算出した信号電流をリターンプレーン上にコモンモード電圧として変換し、該コモンモード電圧の値に基づいて、ケーブルに流れる電流を算出するケーブル電流算出過程と、
放射電界算出部が、前記ケーブル電流算出過程で算出したケーブル電流に基づいて、ケーブルから放射される電磁波の電界強度を算出する放射電界算出過程と、
を有することを特徴とするプリント基板設計支援方法。 - 前記信号電流算出過程では、SPICE(Simulation Program with Integrated Circuit Emphasis)を用いて前記プリント回路基板の信号線を流れる電流を算出することを特徴とする請求項6に記載のプリント基板設計支援方法。
- 前記信号電流算出過程では、前記ケーブルが接続されていないことを仮定して前記プリント回路基板の信号線を流れる電流を算出することを特徴とする請求項6または7に記載のプリント基板設計支援方法。
- 前記放射電界算出過程は、プリント基板に複数のケーブルが接続される場合には、ケーブルごとに放射電磁界を算出することを特徴とする請求項6から8のいずれかに記載のプリント基板設計支援方法。
- コンピュータに請求項6から9のいずれかに記載されたプリント基板設計支援方法を実現させるためのプリント基板設計支援プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007298861A JP5082793B2 (ja) | 2007-11-19 | 2007-11-19 | プリント基板設計支援装置、プリント基板設計支援方法およびプリント基板設計支援プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007298861A JP5082793B2 (ja) | 2007-11-19 | 2007-11-19 | プリント基板設計支援装置、プリント基板設計支援方法およびプリント基板設計支援プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009123132A JP2009123132A (ja) | 2009-06-04 |
JP5082793B2 true JP5082793B2 (ja) | 2012-11-28 |
Family
ID=40815182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007298861A Expired - Fee Related JP5082793B2 (ja) | 2007-11-19 | 2007-11-19 | プリント基板設計支援装置、プリント基板設計支援方法およびプリント基板設計支援プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5082793B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107037274A (zh) * | 2016-11-21 | 2017-08-11 | 国网四川省电力公司电力科学研究院 | 一种输变电工程工频电场强度监测用支架 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9536033B2 (en) | 2012-09-27 | 2017-01-03 | Nec Corporation | Board design method and board design device |
CN106771661B (zh) * | 2016-11-21 | 2019-08-13 | 国网四川省电力公司电力科学研究院 | 一种输变电工程工频电场强度监测*** |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2768900B2 (ja) * | 1994-05-10 | 1998-06-25 | 富士通株式会社 | 電磁界強度算出装置 |
JPH0854431A (ja) * | 1994-08-11 | 1996-02-27 | Matsushita Electric Ind Co Ltd | 配線板からの放射雑音の推定方法 |
JP4671173B2 (ja) * | 2005-11-17 | 2011-04-13 | 日本電気株式会社 | プリント回路基板設計支援装置、プリント回路基板設計支援方法およびプリント回路基板設計支援用プログラム |
-
2007
- 2007-11-19 JP JP2007298861A patent/JP5082793B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107037274A (zh) * | 2016-11-21 | 2017-08-11 | 国网四川省电力公司电力科学研究院 | 一种输变电工程工频电场强度监测用支架 |
Also Published As
Publication number | Publication date |
---|---|
JP2009123132A (ja) | 2009-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7643980B2 (en) | Electromagnetic field analysis apparatus, method and computer program | |
US8768677B2 (en) | Coupled analysis simulation apparatus and coupled analysis simulation method | |
US7350175B2 (en) | Circuit board design system, design data analysis method and recording medium with analysis program recorded thereon | |
JP4671173B2 (ja) | プリント回路基板設計支援装置、プリント回路基板設計支援方法およびプリント回路基板設計支援用プログラム | |
JP5407632B2 (ja) | プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム | |
US9536033B2 (en) | Board design method and board design device | |
JP2009238130A (ja) | プリント基板設計装置およびプリント基板設計方法 | |
US20100280778A1 (en) | Electromagnetic distribution processing device and method | |
JP5082793B2 (ja) | プリント基板設計支援装置、プリント基板設計支援方法およびプリント基板設計支援プログラム | |
JP6044538B2 (ja) | プリント基板設計システム、及びプリント基板設計方法 | |
KR20110009634A (ko) | 배선 설계 지원 장치, 배선 설계 지원 방법, 및 배선 설계 지원 프로그램을 기록한 컴퓨터 판독가능한 기록 매체 | |
JP6822100B2 (ja) | ビアモデル生成プログラム、ビアモデル生成方法及び情報処理装置 | |
JP2008293066A (ja) | 電子回路シミュレーション用ライブラリ、ライブラリ生成システム、これらが格納された記録媒体、及びこれらを用いた電子機器の製造方法 | |
Schierholz et al. | Engineering-informed design space reduction for PCB based power delivery networks | |
JP2010287740A (ja) | 半導体集積回路、プリント配線基板、プリント配線基板電源回路設計装置及び方法、およびプログラム | |
Shim et al. | Expert system algorithms for identifying radiated emission problems in printed circuit boards | |
JP2007219667A (ja) | 共振周波数算出装置および共振周波数算出方法 | |
JP4760622B2 (ja) | 電磁放射解析装置、解析方法、および解析プログラム | |
JP4283647B2 (ja) | レイアウトチェックシステム | |
JP2009151363A (ja) | 基板設計装置 | |
JP4216088B2 (ja) | 回路基板のインピーダンスを計算する装置および方法 | |
JP2008021008A (ja) | シミュレーション装置、シミュレーションプログラム、シミュレーションプログラムが格納された記録媒体およびシミュレーション方法 | |
JP2011210085A (ja) | 図面検証システム | |
JP2009099047A (ja) | プリント回路基板設計システム、プリント回路基板設計方法及びプログラム | |
JP5267369B2 (ja) | シミュレーション装置、シミュレーション方法、シミュレーションプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120314 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120820 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |