JPH1093113A - ダイオード - Google Patents
ダイオードInfo
- Publication number
- JPH1093113A JPH1093113A JP24751596A JP24751596A JPH1093113A JP H1093113 A JPH1093113 A JP H1093113A JP 24751596 A JP24751596 A JP 24751596A JP 24751596 A JP24751596 A JP 24751596A JP H1093113 A JPH1093113 A JP H1093113A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- region
- conductivity type
- diode
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】電力損失を増加させることなく、ダイオードの
ソフトな逆回復特性を実現する。 【解決手段】ｎ~ 基板のアノード側にｐ+ 領域、カソー
ド側にｐ+ 領域とｎ+ 領域を設け、ダイオードのリカバ
リー時に、アノード側のｐ+ 領域とｎ~ 領域とｎ+ 領域
とカソード側のｐ+ 領域が構成するトランジスタが動作
するように、ｎ+ 領域とカソード側の不純物濃度，形状
寸法を設定する。 【効果】ダイオードのリカバリー時にトランジスタ効果
による電流が流れるため、キャリアの蓄積領域を設ける
ことなく逆回復特性をソフトにすることができ、低損失
とソフトな逆回復特性を両立できる。この結果、電力変
換装置のスイッチングノイズを防止できる。
ソフトな逆回復特性を実現する。 【解決手段】ｎ~ 基板のアノード側にｐ+ 領域、カソー
ド側にｐ+ 領域とｎ+ 領域を設け、ダイオードのリカバ
リー時に、アノード側のｐ+ 領域とｎ~ 領域とｎ+ 領域
とカソード側のｐ+ 領域が構成するトランジスタが動作
するように、ｎ+ 領域とカソード側の不純物濃度，形状
寸法を設定する。 【効果】ダイオードのリカバリー時にトランジスタ効果
による電流が流れるため、キャリアの蓄積領域を設ける
ことなく逆回復特性をソフトにすることができ、低損失
とソフトな逆回復特性を両立できる。この結果、電力変
換装置のスイッチングノイズを防止できる。
Description
【０００１】
【発明の属する技術分野】本発明は、電力変換装置等に
使われるダイオードに関する。
使われるダイオードに関する。
【０００２】
【従来の技術】電力変換装置に使われるダイオードは、
装置の駆動周波数の増加にともなって、一層の低損失
化，逆回復特性のソフト化（ソフトリカバリー化）が要
求されている。
装置の駆動周波数の増加にともなって、一層の低損失
化，逆回復特性のソフト化（ソフトリカバリー化）が要
求されている。
【０００３】従来、ソフトリカバリー特性を実現する方
法として、ダイオードのアノード端子からのキャリア注
入を抑制することが有効であることは知られている。こ
れは、ダイオードの逆回復電流のピーク値が、主にダイ
オードのアノード電極側のキャリア濃度に依存するから
で、この濃度を低減することで電流のピーク値が小さく
なるためである。例えば、特開昭55−148469号や特開平
4−312981 号では、アノード電極側のｐ型半導体領域内
にｎ型領域を埋め込むような構造にしてアノード側から
の正孔注入を抑制し、ソフトな逆回復電流波形を実現し
ている。
法として、ダイオードのアノード端子からのキャリア注
入を抑制することが有効であることは知られている。こ
れは、ダイオードの逆回復電流のピーク値が、主にダイ
オードのアノード電極側のキャリア濃度に依存するから
で、この濃度を低減することで電流のピーク値が小さく
なるためである。例えば、特開昭55−148469号や特開平
4−312981 号では、アノード電極側のｐ型半導体領域内
にｎ型領域を埋め込むような構造にしてアノード側から
の正孔注入を抑制し、ソフトな逆回復電流波形を実現し
ている。
【０００４】しかしながら、電力変換装置の駆動周波数
が更に増加すると、逆回復電流のピーク値を抑制するだ
けでは十分にソフトな波形が得られず、電流のピーク後
に流れる電流部分（テール電流部分）での電流変化を滑
らかにする必要性が生じている。テイル電流を増加させ
る方法としては、ダイオードの耐圧を確保する領域（ｎ
ベース領域）内にキャリアの蓄積領域を確保し、これを
テール電流源とすることが有効である。しかし、ｎベー
ス内にキャリアの蓄積領域を確保するためには、逆方向
の印加電圧を抑制してｎベース内に広がる空乏層領域を
制限する必要がある。これは、ダイオードが有している
実力耐圧を遥かに下回る電圧範囲で利用することを意味
し、必要以上の素子耐圧を要求する原因となっていた。
また、ｎベースを厚くすることは、順バイアス時の電圧
降下（順方向電圧降下）を増加させることから損失を増
加させる欠点も合わせ持っていた。
が更に増加すると、逆回復電流のピーク値を抑制するだ
けでは十分にソフトな波形が得られず、電流のピーク後
に流れる電流部分（テール電流部分）での電流変化を滑
らかにする必要性が生じている。テイル電流を増加させ
る方法としては、ダイオードの耐圧を確保する領域（ｎ
ベース領域）内にキャリアの蓄積領域を確保し、これを
テール電流源とすることが有効である。しかし、ｎベー
ス内にキャリアの蓄積領域を確保するためには、逆方向
の印加電圧を抑制してｎベース内に広がる空乏層領域を
制限する必要がある。これは、ダイオードが有している
実力耐圧を遥かに下回る電圧範囲で利用することを意味
し、必要以上の素子耐圧を要求する原因となっていた。
また、ｎベースを厚くすることは、順バイアス時の電圧
降下（順方向電圧降下）を増加させることから損失を増
加させる欠点も合わせ持っていた。
【０００５】
【発明が解決しようとする課題】以上のように、従来
は、ソフトな逆回復特性を実現するためには必要以上の
素子耐圧が必要となるとともに損失が増加するという問
題があった。本発明は、このような問題を解決するもの
であって、必要以上の耐圧を要求されずしかも損失が増
加しない、ソフトリカバリーなダイオードおよびソフト
リカバリー化が可能な半導体回路を提供することを目的
とする。
は、ソフトな逆回復特性を実現するためには必要以上の
素子耐圧が必要となるとともに損失が増加するという問
題があった。本発明は、このような問題を解決するもの
であって、必要以上の耐圧を要求されずしかも損失が増
加しない、ソフトリカバリーなダイオードおよびソフト
リカバリー化が可能な半導体回路を提供することを目的
とする。
【０００６】
【課題を解決するための手段】上記の目的は、述べるダ
イオード及び半導体回路によって達成できる。
イオード及び半導体回路によって達成できる。
【０００７】本発明のダイオードは、一対の主電極間す
なわちアノード・カソード電極間に逆方向電圧を印加す
るときに、電流の供給源となる素子構造を有する。
なわちアノード・カソード電極間に逆方向電圧を印加す
るときに、電流の供給源となる素子構造を有する。
【０００８】上記電流の供給源は、ダイオード内に、主
接合から空乏層が広がったときに、主接合に向かって空
乏層内にキャリアを供給するような接合構造を設けるこ
とにより得られる。具体的には、例えば、逆方向電圧が
印加されたときに動作するような接合構造のトランジス
タを作り込む。
接合から空乏層が広がったときに、主接合に向かって空
乏層内にキャリアを供給するような接合構造を設けるこ
とにより得られる。具体的には、例えば、逆方向電圧が
印加されたときに動作するような接合構造のトランジス
タを作り込む。
【０００９】さらに、具体的なダイオード構成において
は、第１導電型の第１の半導体層と、第１の半導体層に
隣接しこれと主接合を形成する第２導電型の第２の半導
体層が設けられる。さらに、第１の半導体層に隣接する
部分的に設けられた第２導電型の第３の半導体層が設け
られる。第１の半導体層は不純物濃度の異なる複数の領
域を有し、第１の領域が第２の半導体層に隣接し、第１
の領域よりも不純物濃度の高い領域が第３の半導体層に
隣接する。第２の半導体層は第１の主電極にオーミック
接触し、第１の半導体層のうち第２の領域及び第３の半
導体層には第２の電極が電気的に接続される。そして、
第１の半導体領域のうち第１の領域は第２の領域を介し
て第２の主電極とオーミック接触する。ここで第２の半
導体層と第１の半導体領域と第３の半導体領域がトラン
ジスタを構成しており、主接合に逆方向電圧が印加され
たときにトランジスタが動作するように、第１の半導体
領域のうちの第２の領域の不純物濃度およびその厚さ
（第１の半導体領域のうちの第１の領域と第３の半導体
領域の距離）が設定されている。
は、第１導電型の第１の半導体層と、第１の半導体層に
隣接しこれと主接合を形成する第２導電型の第２の半導
体層が設けられる。さらに、第１の半導体層に隣接する
部分的に設けられた第２導電型の第３の半導体層が設け
られる。第１の半導体層は不純物濃度の異なる複数の領
域を有し、第１の領域が第２の半導体層に隣接し、第１
の領域よりも不純物濃度の高い領域が第３の半導体層に
隣接する。第２の半導体層は第１の主電極にオーミック
接触し、第１の半導体層のうち第２の領域及び第３の半
導体層には第２の電極が電気的に接続される。そして、
第１の半導体領域のうち第１の領域は第２の領域を介し
て第２の主電極とオーミック接触する。ここで第２の半
導体層と第１の半導体領域と第３の半導体領域がトラン
ジスタを構成しており、主接合に逆方向電圧が印加され
たときにトランジスタが動作するように、第１の半導体
領域のうちの第２の領域の不純物濃度およびその厚さ
（第１の半導体領域のうちの第１の領域と第３の半導体
領域の距離）が設定されている。
【００１０】本発明のダイオードにおいては、逆方向電
圧が印加されたときにトランジスタが動作して電流が流
れ、この電流がリカバリー電流の供給源となる。このた
め、リカバリー電流の時間変化が緩やかになる。すなわ
ち、ソフトなリカバリー特性が得られる。リカバリー特
性がソフトなため、本発明のダイオードを含む半導体回
路では、リカバリー時の過電圧の発生が防止でき、電磁
ノイズが発生しない。なお、本発明のダイオードは、逆
方向電圧が印加されたときにダイオード内に作り込まれ
たトランジスタ部に流れる電流によりソフトリカバリー
化を実現するものであり、ベース領域を厚くしてキャリ
アを蓄積する必要がない。したがって、素子の損失は増
大しない。
圧が印加されたときにトランジスタが動作して電流が流
れ、この電流がリカバリー電流の供給源となる。このた
め、リカバリー電流の時間変化が緩やかになる。すなわ
ち、ソフトなリカバリー特性が得られる。リカバリー特
性がソフトなため、本発明のダイオードを含む半導体回
路では、リカバリー時の過電圧の発生が防止でき、電磁
ノイズが発生しない。なお、本発明のダイオードは、逆
方向電圧が印加されたときにダイオード内に作り込まれ
たトランジスタ部に流れる電流によりソフトリカバリー
化を実現するものであり、ベース領域を厚くしてキャリ
アを蓄積する必要がない。したがって、素子の損失は増
大しない。
【００１１】上述した、リカバリー時にトランジスタ電
流の流れる接合構造においては、リカバリー電流により
トランジスタが動作するようにトランジスタのベース部
を調整する。具体的には、第２の半導体領域と第１の半
導体領域と第３の半導体領域から構成されるトランジス
タにおいて、ベース部に相当する第１の半導体領域のう
ちの第２の領域のシート抵抗（不純物濃度およびその厚
み）を、リカバリー時にトランジスタが動作する値にす
る。したがって、トランジスタが供給する電流がリカバ
リー電流の急激な減少を防止し、リカバリー特性がソフ
トになる。尚、トランジスタが効果的に動作するための
接合条件については、後述する発明の実施の形態のなか
で明らかとなる。
流の流れる接合構造においては、リカバリー電流により
トランジスタが動作するようにトランジスタのベース部
を調整する。具体的には、第２の半導体領域と第１の半
導体領域と第３の半導体領域から構成されるトランジス
タにおいて、ベース部に相当する第１の半導体領域のう
ちの第２の領域のシート抵抗（不純物濃度およびその厚
み）を、リカバリー時にトランジスタが動作する値にす
る。したがって、トランジスタが供給する電流がリカバ
リー電流の急激な減少を防止し、リカバリー特性がソフ
トになる。尚、トランジスタが効果的に動作するための
接合条件については、後述する発明の実施の形態のなか
で明らかとなる。
【００１２】
【発明の実施の形態】図１，図２，図３，図４は本発明
の実施例を説明するための図である。図１は本発明の一
実施例であるダイオードの鳥瞰図、図２と図３は本発明
のダイオードの動作を説明するための素子断面構造図、
図４は本発明を実施した回路図と回路の各部での電流と
電圧の波形である。
の実施例を説明するための図である。図１は本発明の一
実施例であるダイオードの鳥瞰図、図２と図３は本発明
のダイオードの動作を説明するための素子断面構造図、
図４は本発明を実施した回路図と回路の各部での電流と
電圧の波形である。
【００１３】図１において、１は本発明の一実施例であ
るダイオード、１３はｎ~ 導電型の半導体層（第１の半
導体層のうちの第１の領域）、２はｐ+ 導電型の半導体
層（第２の半導体層）、１４はｎ+ 導電型の半導体層
（第１の半導体層のうちの第２の領域）、１５はｐ+ 導
電型の半導体層（第３の半導体層）、１１はアノード電
極（第１の主電極）、１６はカソード電極（第２の主電
極）である。また、図２において、２７はリカバリー時
にｐ+ 導電型の半導体層１５より供給される正孔電流を
示す。図３において、Ｊ１はｐ+ 導電型の半導体層１２
とｎ~ 導電型の半導体層１３とが形成する主接合、Ｊ２
はｎ~ 導電型の半導体層１３とｎ+ 導電型の半導体層１
４との境界、Ｊ３はｎ+ 導電型の半導体層１４とｐ+ 導
電型の半導体層１５とが形成する接合、３１は主接合Ｊ
１より広がる空乏層を示す。図４（ａ）おいて、Ｖは直
流電源、ＬL は配線等によるインダクタンス、ＬM はモ
ータ等が有する負荷のインダクタンス、ＩＧＢＴ（絶縁
ゲートバイポーラトランジスタ）は一例として示したス
イッチング素子、ＤF は図１に示す構造のダイオードで
ある。図４（ｂ）における電流及び電圧の記号は図４
（ａ）中と合致している。
るダイオード、１３はｎ~ 導電型の半導体層（第１の半
導体層のうちの第１の領域）、２はｐ+ 導電型の半導体
層（第２の半導体層）、１４はｎ+ 導電型の半導体層
（第１の半導体層のうちの第２の領域）、１５はｐ+ 導
電型の半導体層（第３の半導体層）、１１はアノード電
極（第１の主電極）、１６はカソード電極（第２の主電
極）である。また、図２において、２７はリカバリー時
にｐ+ 導電型の半導体層１５より供給される正孔電流を
示す。図３において、Ｊ１はｐ+ 導電型の半導体層１２
とｎ~ 導電型の半導体層１３とが形成する主接合、Ｊ２
はｎ~ 導電型の半導体層１３とｎ+ 導電型の半導体層１
４との境界、Ｊ３はｎ+ 導電型の半導体層１４とｐ+ 導
電型の半導体層１５とが形成する接合、３１は主接合Ｊ
１より広がる空乏層を示す。図４（ａ）おいて、Ｖは直
流電源、ＬL は配線等によるインダクタンス、ＬM はモ
ータ等が有する負荷のインダクタンス、ＩＧＢＴ（絶縁
ゲートバイポーラトランジスタ）は一例として示したス
イッチング素子、ＤF は図１に示す構造のダイオードで
ある。図４（ｂ）における電流及び電圧の記号は図４
（ａ）中と合致している。
【００１４】本実施例においては、図１に示した構造の
ダイオードがリカバリー時にトランジスタ効果による電
流を流すことで、ソフトな逆回復特性を実現する。そこ
で、始めに、図２と図３を用いて、図１に示した構造の
ダイオードがリカバリー時にトランジスタ効果により電
流を供給することを説明する。
ダイオードがリカバリー時にトランジスタ効果による電
流を流すことで、ソフトな逆回復特性を実現する。そこ
で、始めに、図２と図３を用いて、図１に示した構造の
ダイオードがリカバリー時にトランジスタ効果により電
流を供給することを説明する。
【００１５】図２のダイオードに順方向電圧（アノード
電極１１側に正、カソード電極１６側に負の電圧）を印
加すると、ｐ+ 導電型の半導体層１２から正孔、ｎ+ 導
電型の半導体層１４から電子がｎ~ 導電型の半導体層１
３に注入される。ｐ+ 導電型の半導体層１２とｎ+ 導電
型の半導体層１４から注入される正孔及び電子の密度
は、ｎ~ 導電型の半導体層１３の不純物密度より大きい
ために、前記ｎ~ 導電型の半導体層１３内は、過剰な正
孔と電子が蓄積された状態となり、ｎ~ 導電型の半導体
層１３の電気抵抗が極めて小さくなる。この状態がいわ
ゆる、ダイオードの順方向状態である。
電極１１側に正、カソード電極１６側に負の電圧）を印
加すると、ｐ+ 導電型の半導体層１２から正孔、ｎ+ 導
電型の半導体層１４から電子がｎ~ 導電型の半導体層１
３に注入される。ｐ+ 導電型の半導体層１２とｎ+ 導電
型の半導体層１４から注入される正孔及び電子の密度
は、ｎ~ 導電型の半導体層１３の不純物密度より大きい
ために、前記ｎ~ 導電型の半導体層１３内は、過剰な正
孔と電子が蓄積された状態となり、ｎ~ 導電型の半導体
層１３の電気抵抗が極めて小さくなる。この状態がいわ
ゆる、ダイオードの順方向状態である。
【００１６】次に逆方向電圧（アノード電極１１側に
負、カソード電極１６側に正の電圧）を印加すると、ｎ
~ 導電型の半導体層１３内に蓄えられたキャリアの内、
正孔がｐ+ 導電型の半導体層１２へ、電子がｎ+ 導電型
の半導体層１４へ移動する。このとき、電子の内の一部
は、ｎ~ 導電型の半導体層１３とｐ+ 導電型の半導体層
１４に挟まれたｎ+ 導電型の半導体層１４を図２のよう
に流れる。このため、前記挟まれたｎ+ 導電型の半導体
層１４のシート抵抗ｒにより、ｎ+ 導電型の半導体層１
４とｐ+ 導電型の半導体層１５が形成する接合Ｊ３が順
方向にバイアス（ｎ+ 導電型の半導体層１４が負、ｐ+
導電型の半導体層１５が正）され、ｐ+導電型の半導体
層１５よりｎ~ 導電型の半導体層１３に向かって正孔が
注入される。このように、本発明のダイオードは、ｐ+
導電型の半導体層１２，ｎ~ 導電型の半導体層１３，ｎ
+ 導電型の半導体層１４、およびｐ+ 導電型の半導体層
１５が構成するトランジスタにより電流を供給し、ソフ
トなリカバリー特性を実現する。
負、カソード電極１６側に正の電圧）を印加すると、ｎ
~ 導電型の半導体層１３内に蓄えられたキャリアの内、
正孔がｐ+ 導電型の半導体層１２へ、電子がｎ+ 導電型
の半導体層１４へ移動する。このとき、電子の内の一部
は、ｎ~ 導電型の半導体層１３とｐ+ 導電型の半導体層
１４に挟まれたｎ+ 導電型の半導体層１４を図２のよう
に流れる。このため、前記挟まれたｎ+ 導電型の半導体
層１４のシート抵抗ｒにより、ｎ+ 導電型の半導体層１
４とｐ+ 導電型の半導体層１５が形成する接合Ｊ３が順
方向にバイアス（ｎ+ 導電型の半導体層１４が負、ｐ+
導電型の半導体層１５が正）され、ｐ+導電型の半導体
層１５よりｎ~ 導電型の半導体層１３に向かって正孔が
注入される。このように、本発明のダイオードは、ｐ+
導電型の半導体層１２，ｎ~ 導電型の半導体層１３，ｎ
+ 導電型の半導体層１４、およびｐ+ 導電型の半導体層
１５が構成するトランジスタにより電流を供給し、ソフ
トなリカバリー特性を実現する。
【００１７】ところで、ｐ+ 導電型の半導体層１２，ｎ
~ 導電型の半導体層１３，ｎ+ 導電型の半導体層１４、
およびｐ+ 導電型の半導体層１５が構成するトランジス
タが動作するためには、以下のような条件を満たす必要
がある。次にこの条件について説明する。
~ 導電型の半導体層１３，ｎ+ 導電型の半導体層１４、
およびｐ+ 導電型の半導体層１５が構成するトランジス
タが動作するためには、以下のような条件を満たす必要
がある。次にこの条件について説明する。
【００１８】トランジスタが動作するためには、ｎ+ 導
電型の半導体層１４とｐ+ 導電型の半導体層１５が作る
接合Ｊ３に０.５Ｖ 以上の順バイアスが印可されなけれ
ばならない。ｘ軸を図２のように定義し、ダイオードを
流れる電流密度をｉとすると、半導体層１３と半導体層
１５に挟まれたｎ+ 導電型の半導体層１４領域の任意の
ｘ点をｘ軸方向に流れる電流値Ｉｘは Ｉｘ＝ｉ・ｘ …（１） となる。ただし、素子の厚み（紙面に垂直方向）は１cm
としている。また、ｘ軸方向に微少区間ｄｘ取り、この
区間の抵抗をｄｒ、ｎ~ 導電型の半導体層１３とすると
ｐ+ 導電型の半導体層１５に挟まれたｎ+ 導電型の半導
体層１４のシート抵抗をρs とすると ｄｒ＝ρs・ｄｘ …（２） となる。したがって、微少区間ｄｘに発生する電圧ｄＶ
は ｄＶ＝Ｉｘ・ｄｒ＝ρs ・ｉ・ｘ・ｄｘ …（３） で得られる。したがって、前記トランジスタの中で最も
順バイアスされやすいｘ＝Ｌ１／２点（半導体層１３と
半導体層１５に挟まれた半導体層１４領域の中間点）で
の電圧Ｖは、式（３）を０からＬ１／２まで積分するこ
とにより得られ、 Ｖ＝ρs・ｉ・（１／２）・（Ｌ１／２）2 …（４） となる。
電型の半導体層１４とｐ+ 導電型の半導体層１５が作る
接合Ｊ３に０.５Ｖ 以上の順バイアスが印可されなけれ
ばならない。ｘ軸を図２のように定義し、ダイオードを
流れる電流密度をｉとすると、半導体層１３と半導体層
１５に挟まれたｎ+ 導電型の半導体層１４領域の任意の
ｘ点をｘ軸方向に流れる電流値Ｉｘは Ｉｘ＝ｉ・ｘ …（１） となる。ただし、素子の厚み（紙面に垂直方向）は１cm
としている。また、ｘ軸方向に微少区間ｄｘ取り、この
区間の抵抗をｄｒ、ｎ~ 導電型の半導体層１３とすると
ｐ+ 導電型の半導体層１５に挟まれたｎ+ 導電型の半導
体層１４のシート抵抗をρs とすると ｄｒ＝ρs・ｄｘ …（２） となる。したがって、微少区間ｄｘに発生する電圧ｄＶ
は ｄＶ＝Ｉｘ・ｄｒ＝ρs ・ｉ・ｘ・ｄｘ …（３） で得られる。したがって、前記トランジスタの中で最も
順バイアスされやすいｘ＝Ｌ１／２点（半導体層１３と
半導体層１５に挟まれた半導体層１４領域の中間点）で
の電圧Ｖは、式（３）を０からＬ１／２まで積分するこ
とにより得られ、 Ｖ＝ρs・ｉ・（１／２）・（Ｌ１／２）2 …（４） となる。
【００１９】したがって、リカバリー時にトランジスタ
が動作するためには、 ０.５≦ρs・ｉ・（１／２）・（Ｌ１／２）2 …（５） が満足されればよい。
が動作するためには、 ０.５≦ρs・ｉ・（１／２）・（Ｌ１／２）2 …（５） が満足されればよい。
【００２０】ところで、本発明は、リカバリー時に、ｐ
+ 導電型の半導体層１２，ｎ~ 導電型の半導体層１３，
ｎ+ 導電型の半導体層１４、およびｐ+ 導電型の半導体
層１５が構成するトランジスタが動作することで、ソフ
トなリカバリー特性を実現している。したがって、本発
明の効果を得るには、トランジスタは少なくともリカバ
リー時のピーク電流密度ｉrpで動作する必要がある。し
たがって、本発明は ０.５≦ρs・Irp・（１／２）・（Ｌ１／２）2 …（６） を満足することを必要とする。例えば、具体的な値につ
いて検討すると、接合Ｊ２とＪ３に挟まれたｎ+ 導電型
の半導体層１４のシート抵抗が１０００Ω（不純物密度
が約１×１０16cm~3、厚さｔが約１０μｍ程度の場
合）、リカバリー時のピーク電流密度ｉrpが１００Ａ／
cm~2であるとき、Ｌ１＝６３μｍで、Ｖ＝０.５Ｖ とな
る。このことから、トランジスタを動作させるために
は、Ｌ１≧６３μｍとすることが必要である。また、ｉ
rpが２００Ａ／cm~2の時は、Ｌ１≧４４μｍ，５００Ａ
／cm~2の時は、Ｌ１≧２８μｍとする。さらに、シート
抵抗が５０００Ω(不純物密度が約２×１０15cm~3、厚
さｔが約１０μｍ程度の場合)の時は、ピーク電流密度
ｉrpが１００Ａ／cm~2である時、Ｌ１＝２８μｍ，200A
／cm~2の時は、Ｌ１≧２０μｍ，５００Ａ／cm~2の時
は、Ｌ１≧１３μｍとする。さらに、シート抵抗が２０
０００Ω（不純物密度が約１×１０15cm~3、厚さｔが約
５μｍ程度の場合）の時は、ｉrp＝１００Ａ／cm~2で、
Ｌ１≧１５μｍ，２００Ａ／cm~2の時は、Ｌ１≧１０μ
ｍ，５００Ａ／cm~2の時は、Ｌ１≧６.３μｍとする。
+ 導電型の半導体層１２，ｎ~ 導電型の半導体層１３，
ｎ+ 導電型の半導体層１４、およびｐ+ 導電型の半導体
層１５が構成するトランジスタが動作することで、ソフ
トなリカバリー特性を実現している。したがって、本発
明の効果を得るには、トランジスタは少なくともリカバ
リー時のピーク電流密度ｉrpで動作する必要がある。し
たがって、本発明は ０.５≦ρs・Irp・（１／２）・（Ｌ１／２）2 …（６） を満足することを必要とする。例えば、具体的な値につ
いて検討すると、接合Ｊ２とＪ３に挟まれたｎ+ 導電型
の半導体層１４のシート抵抗が１０００Ω（不純物密度
が約１×１０16cm~3、厚さｔが約１０μｍ程度の場
合）、リカバリー時のピーク電流密度ｉrpが１００Ａ／
cm~2であるとき、Ｌ１＝６３μｍで、Ｖ＝０.５Ｖ とな
る。このことから、トランジスタを動作させるために
は、Ｌ１≧６３μｍとすることが必要である。また、ｉ
rpが２００Ａ／cm~2の時は、Ｌ１≧４４μｍ，５００Ａ
／cm~2の時は、Ｌ１≧２８μｍとする。さらに、シート
抵抗が５０００Ω(不純物密度が約２×１０15cm~3、厚
さｔが約１０μｍ程度の場合)の時は、ピーク電流密度
ｉrpが１００Ａ／cm~2である時、Ｌ１＝２８μｍ，200A
／cm~2の時は、Ｌ１≧２０μｍ，５００Ａ／cm~2の時
は、Ｌ１≧１３μｍとする。さらに、シート抵抗が２０
０００Ω（不純物密度が約１×１０15cm~3、厚さｔが約
５μｍ程度の場合）の時は、ｉrp＝１００Ａ／cm~2で、
Ｌ１≧１５μｍ，２００Ａ／cm~2の時は、Ｌ１≧１０μ
ｍ，５００Ａ／cm~2の時は、Ｌ１≧６.３μｍとする。
【００２１】本発明のダイオードは、前述した値でも十
分にソフトなリカバリー特性を実現するが、ｉrp／１０
程度の電流密度でもトランジスタが動作するように設定
すると、さらにソフトなリカバリー特性が得られる。こ
れは、図４（ｂ）に示すように（詳細は後述する）、リ
カバリー電流がピークになる時刻ｔ5 を過ぎてから電流
値がｉrp／１０程度に減少するまでトランジスタ効果に
よる電流を流すと、よりリカバリー波形がソフトになる
からである。したがって、前述したＬ１の値をそれぞれ
３倍程度にすると、よりソフトなリカバリー特性が得ら
れる。
分にソフトなリカバリー特性を実現するが、ｉrp／１０
程度の電流密度でもトランジスタが動作するように設定
すると、さらにソフトなリカバリー特性が得られる。こ
れは、図４（ｂ）に示すように（詳細は後述する）、リ
カバリー電流がピークになる時刻ｔ5 を過ぎてから電流
値がｉrp／１０程度に減少するまでトランジスタ効果に
よる電流を流すと、よりリカバリー波形がソフトになる
からである。したがって、前述したＬ１の値をそれぞれ
３倍程度にすると、よりソフトなリカバリー特性が得ら
れる。
【００２２】ところで、（６）式の関係から明らかなよ
うに、接合Ｊ２とＪ３に挟まれたｎ+ 導電型の半導体層
１４のシート抵抗ρs の値を大きくすれば、Ｌ１をより
小さな値の範囲まで、トランジスタを駆動させることが
できる。しかし、シート抵抗の最大値は、以下に述べる
ような制限が存在する。これについて説明する。
うに、接合Ｊ２とＪ３に挟まれたｎ+ 導電型の半導体層
１４のシート抵抗ρs の値を大きくすれば、Ｌ１をより
小さな値の範囲まで、トランジスタを駆動させることが
できる。しかし、シート抵抗の最大値は、以下に述べる
ような制限が存在する。これについて説明する。
【００２３】接合Ｊ２とＪ３に挟まれたｎ+ 導電型の半
導体層１４の不純物濃度と厚さをｔを薄くするほどシー
ト抵抗ρs は大きくなるが、大きくしすぎると、接合Ｊ
２とＪ３に挟まれた領域の不純物量の低下にともない、
逆方向電圧を印加したときに主接合Ｊ１から広がる空乏
層が、ｐ+ 導電型の半導体層１５に到達し、素子の耐圧
が低下する。つまり、主接合Ｊ１付近でのアバランシェ
によって決まる耐圧までは、空乏層がｐ+ 導電型の半導
体層１５に到達しないように、主接合Ｊ１から接合Ｊ３
間での不純物量を制限する必要がある。
導体層１４の不純物濃度と厚さをｔを薄くするほどシー
ト抵抗ρs は大きくなるが、大きくしすぎると、接合Ｊ
２とＪ３に挟まれた領域の不純物量の低下にともない、
逆方向電圧を印加したときに主接合Ｊ１から広がる空乏
層が、ｐ+ 導電型の半導体層１５に到達し、素子の耐圧
が低下する。つまり、主接合Ｊ１付近でのアバランシェ
によって決まる耐圧までは、空乏層がｐ+ 導電型の半導
体層１５に到達しないように、主接合Ｊ１から接合Ｊ３
間での不純物量を制限する必要がある。
【００２４】Ｊ１接合の接合点での電界Ｅは Ｅ＝ｑ・Ｑ／εｓ …（７） で求められる。ここで、ｑは電子の電荷量、ＱはＪ１接
合を中心に二方向に広がる空乏層のうち、一方の空乏層
内に存在する単位面積当たりの不純物量、εｓは半導体
材料の誘電率である。例えばダイオードが図２のような
構造であった場合、ｎ~ 導電型の半導体層１３とｎ+ 導
電型の半導体層１４の不純物量（単位面積当たり）の合
計をＱＰとすれば、空乏層がｐ+ 導電型の半導体領域１
６に到達する（パンチスルー点）時点での、Ｊ１接合で
の電界ＥＰは ＥＰ＝ｑ・（ＱＰ）／εｓ …（８） となる。パンチスルーしない場合は、Ｊ１接合付近での
電界がアバランシェ降伏を引き起こす電界Ｅｍに達した
ときにアバランシェ降伏が発生する。したがって、パン
チスルーするよりも先にアバランシェ降伏が発生するた
めには、（８）式で示されるパンチスルー時のＪ１接合
での電界ＥＰが電界Ｅｍより大きいときに得られ、 ＥＰ＝ｑ・（ＱＰ）／εｓ≧Ｅｍ …（９） となる。ゆえに、パンチスルー電圧ＶＰがアバランシェ
降伏電圧ＶＢＯより大きくなるためには、接合Ｊ１と接
合Ｊ３間のｎ~ 導電型の半導体層１３とｎ+ 導電型の半
導体領層４の不純物量の合計ＱＰが ＱＰ≧（Ｅｍ）・（εｓ）／ｑ …（１０） であればよい。例えば、シリコンの場合、Ｅｍ＝３×１
０3（Ｖ／ｍ），εｓ＝１.０５４×１０~12（Ｆ／c
m），ｑ＝１.６０２×１０~19（Ｃ）であることから、
ｎ~ 導電型の半導体層１３とｎ+ 導電型の半導体層１４
の不純物量の合計ＱＰは、 ＱＰ≧１.９７４×１０12 （cm~2) …（１１） を満足することが必要である。
合を中心に二方向に広がる空乏層のうち、一方の空乏層
内に存在する単位面積当たりの不純物量、εｓは半導体
材料の誘電率である。例えばダイオードが図２のような
構造であった場合、ｎ~ 導電型の半導体層１３とｎ+ 導
電型の半導体層１４の不純物量（単位面積当たり）の合
計をＱＰとすれば、空乏層がｐ+ 導電型の半導体領域１
６に到達する（パンチスルー点）時点での、Ｊ１接合で
の電界ＥＰは ＥＰ＝ｑ・（ＱＰ）／εｓ …（８） となる。パンチスルーしない場合は、Ｊ１接合付近での
電界がアバランシェ降伏を引き起こす電界Ｅｍに達した
ときにアバランシェ降伏が発生する。したがって、パン
チスルーするよりも先にアバランシェ降伏が発生するた
めには、（８）式で示されるパンチスルー時のＪ１接合
での電界ＥＰが電界Ｅｍより大きいときに得られ、 ＥＰ＝ｑ・（ＱＰ）／εｓ≧Ｅｍ …（９） となる。ゆえに、パンチスルー電圧ＶＰがアバランシェ
降伏電圧ＶＢＯより大きくなるためには、接合Ｊ１と接
合Ｊ３間のｎ~ 導電型の半導体層１３とｎ+ 導電型の半
導体領層４の不純物量の合計ＱＰが ＱＰ≧（Ｅｍ）・（εｓ）／ｑ …（１０） であればよい。例えば、シリコンの場合、Ｅｍ＝３×１
０3（Ｖ／ｍ），εｓ＝１.０５４×１０~12（Ｆ／c
m），ｑ＝１.６０２×１０~19（Ｃ）であることから、
ｎ~ 導電型の半導体層１３とｎ+ 導電型の半導体層１４
の不純物量の合計ＱＰは、 ＱＰ≧１.９７４×１０12 （cm~2) …（１１） を満足することが必要である。
【００２５】（１１）式の関係は、ダイオードの逆方向
特性で定義することもできる。空乏層がｐ+ 導電型の半
導体層１５に到達（以後、パンチスルーと記述）する
と、ｐ+ 導電型の半導体層１５からｎ~ 導電型の半導体
層１３に正孔が注入されるため、パンチスルーした逆方
向電圧で電流が増加し始める。逆方向電圧の増加ととも
に注入される正孔の量は増大し、この量がある値に達す
ると、注入された正孔が主接合Ｊ１付近でアバランシェ
現象を発生させ、ダイオードの逆方向電流が指数関数的
に急増する。つまり、空乏層がｐ+ 導電型の半導体層１
５に到達する構造のダイオードの場合、逆方向電流が緩
やかに増加し始める逆方向電圧Ｖ１と逆方向電流が急増
する逆方向電圧Ｖ２の二点を持つ。これに対し、パンチ
スルーしない場合は、逆方向電流が、逆方向電圧の一点
で急増する。このように、本発明のダイオードは、逆方
向電流が一点で増加することを特徴とする。
特性で定義することもできる。空乏層がｐ+ 導電型の半
導体層１５に到達（以後、パンチスルーと記述）する
と、ｐ+ 導電型の半導体層１５からｎ~ 導電型の半導体
層１３に正孔が注入されるため、パンチスルーした逆方
向電圧で電流が増加し始める。逆方向電圧の増加ととも
に注入される正孔の量は増大し、この量がある値に達す
ると、注入された正孔が主接合Ｊ１付近でアバランシェ
現象を発生させ、ダイオードの逆方向電流が指数関数的
に急増する。つまり、空乏層がｐ+ 導電型の半導体層１
５に到達する構造のダイオードの場合、逆方向電流が緩
やかに増加し始める逆方向電圧Ｖ１と逆方向電流が急増
する逆方向電圧Ｖ２の二点を持つ。これに対し、パンチ
スルーしない場合は、逆方向電流が、逆方向電圧の一点
で急増する。このように、本発明のダイオードは、逆方
向電流が一点で増加することを特徴とする。
【００２６】本発明のダイオードはリカバリー時にトラ
ンジスタ電流が流れ、ソフトなリカバリー特性を実現す
るが、ｎ~ 導電型の半導体層１３を以下に述べるような
範囲に設定するとさらに良い結果が得られる。この点に
ついて、図３と図４を用いて説明する。
ンジスタ電流が流れ、ソフトなリカバリー特性を実現す
るが、ｎ~ 導電型の半導体層１３を以下に述べるような
範囲に設定するとさらに良い結果が得られる。この点に
ついて、図３と図４を用いて説明する。
【００２７】図４は、本発明のダイオードをインバータ
回路に応用したとき得られる効果を説明するための回路
図である。実際のインバータ回路は、例えば三相電動誘
導機を制御する場合であれば、図１０のような回路構成
になり、図４の回路はこの中から一相分を抜き出しか
つ、上アームのスイッチング素子ＩＧＢＴ，下アームの
フリーフォイールダイオードＤF 、及びスナバ回路を省
略して記載している。また、インダクタンスＬM は三相
誘導機のインダクタンスに相当する。スイッチング素子
ＩＧＢＴのゲート電極に、ｔ1 において図４（ｂ）に示
すごとく正の電圧を印加すると、ＩＧＢＴはオン状態と
なりＩＧＢＴに電流が流れる。時刻ｔ2 において、ゲー
ト電極に負の電圧を印加するとＩＧＢＴはオフ状態とな
り電流が遮断され、負荷インダクタンスＬM を流れてい
た電流は、フリーフォイールダイオードＤF へ環流す
る。この時、フリーフォイールダイオードには順方向電
流が流れる。時刻ｔ3 において、再びＩＧＢＴがオン状
態になると、フリーフォイールダイオードには逆方向電
圧が印加されるが、ダイオード中には順方向状態の時に
蓄えられたキャリアが存在し、これがリカバリー電流と
して流れるために、リカバリーの初期段階ではダイオー
ドに加わる逆方向電圧は小さいままを保つ。またこの
時、リカバリー電流は増大し続ける。ｔ4 を過ぎると、
ダイオード内のキャリアの消滅とともに、リカバリー電
流の増加率が減少し始め、これに伴って、フリーフォイ
ールダイオードが加わる逆方向電圧は増大し始める。時
刻ｔ5 を過ぎるとリカバリー電流は一転して、絶対値を
減少し始める。リカバリー電流はインダクタンスＬL を
も流れるために、ｔ5 を過ぎてからのリカバリー電流の
絶対値の減少速度が速いほど、インダクタンスＬL によ
って大きな過電圧がフリーフォイールダイオードに加わ
り、図４（ｂ）に示すような振動現象が発生する。本発
明のダイオードの場合、前述したようにリカバリー時に
トランジスタ効果による電流が流れ、リカバリー電流の
急激な減少が防止されるために、図４（ｂ）の実線で示
すように、リカバリー特性がソフトになり、ダイオード
に加わる過電圧が小さくなる。
回路に応用したとき得られる効果を説明するための回路
図である。実際のインバータ回路は、例えば三相電動誘
導機を制御する場合であれば、図１０のような回路構成
になり、図４の回路はこの中から一相分を抜き出しか
つ、上アームのスイッチング素子ＩＧＢＴ，下アームの
フリーフォイールダイオードＤF 、及びスナバ回路を省
略して記載している。また、インダクタンスＬM は三相
誘導機のインダクタンスに相当する。スイッチング素子
ＩＧＢＴのゲート電極に、ｔ1 において図４（ｂ）に示
すごとく正の電圧を印加すると、ＩＧＢＴはオン状態と
なりＩＧＢＴに電流が流れる。時刻ｔ2 において、ゲー
ト電極に負の電圧を印加するとＩＧＢＴはオフ状態とな
り電流が遮断され、負荷インダクタンスＬM を流れてい
た電流は、フリーフォイールダイオードＤF へ環流す
る。この時、フリーフォイールダイオードには順方向電
流が流れる。時刻ｔ3 において、再びＩＧＢＴがオン状
態になると、フリーフォイールダイオードには逆方向電
圧が印加されるが、ダイオード中には順方向状態の時に
蓄えられたキャリアが存在し、これがリカバリー電流と
して流れるために、リカバリーの初期段階ではダイオー
ドに加わる逆方向電圧は小さいままを保つ。またこの
時、リカバリー電流は増大し続ける。ｔ4 を過ぎると、
ダイオード内のキャリアの消滅とともに、リカバリー電
流の増加率が減少し始め、これに伴って、フリーフォイ
ールダイオードが加わる逆方向電圧は増大し始める。時
刻ｔ5 を過ぎるとリカバリー電流は一転して、絶対値を
減少し始める。リカバリー電流はインダクタンスＬL を
も流れるために、ｔ5 を過ぎてからのリカバリー電流の
絶対値の減少速度が速いほど、インダクタンスＬL によ
って大きな過電圧がフリーフォイールダイオードに加わ
り、図４（ｂ）に示すような振動現象が発生する。本発
明のダイオードの場合、前述したようにリカバリー時に
トランジスタ効果による電流が流れ、リカバリー電流の
急激な減少が防止されるために、図４（ｂ）の実線で示
すように、リカバリー特性がソフトになり、ダイオード
に加わる過電圧が小さくなる。
【００２８】ところで、図４（ｂ）に示したフリーフォ
イールダイオードの電流と電圧の波形から明らかなよう
に、リカバリー特性をソフトにするためには、リカバリ
ー電流がピークとなる時刻ｔ5 以降にトランジスタ効果
による電流を供給することが望ましい。以下、このよう
なより望ましい特性を実現するための、ダイオード構造
について、図３を用いて説明する。
イールダイオードの電流と電圧の波形から明らかなよう
に、リカバリー特性をソフトにするためには、リカバリ
ー電流がピークとなる時刻ｔ5 以降にトランジスタ効果
による電流を供給することが望ましい。以下、このよう
なより望ましい特性を実現するための、ダイオード構造
について、図３を用いて説明する。
【００２９】ダイオードに逆方向電圧を印加したとき、
主接合Ｊ１より空乏層３１が広がる。図３では、ｎ~ 導
電型の半導体層１３の不純物濃度が、ｐ+ 導電型の半導
体層１２のそれに比べ十分に小さい場合を想定している
ので、空乏層３１はｎ~ 導電型の半導体層１３に広が
る。空乏層３１の幅は、逆方向電圧に応じて広がるの
で、十分に大きな逆方向電圧が印加されると空乏層は接
合Ｊ２に到達する。ｎ~ 導電型の半導体層１３内にキャ
リアが蓄積された状態では、ｐ+ 導電型の半導体層１５
からの正孔は、ｎ~ 導電型の半導体層１３内の蓄積キャ
リアによって妨害され、ｎ~ 導電型の半導体層１３内に
注入されないことから、大きな正孔の注入を得るために
はｎ~ 導電型の半導体層１３が空乏化することが必要で
ある。このことは、空乏層３１がＪ２に到達するまでの
トランジスタ効果は小さく、到達した後は大きなトラン
ジスタ電流が得られることを意味している。したがっ
て、リカバリー電流がピークに達したｔ5 以後にだけト
ランジスタ効果を得てソフトなリカバリー特性を実現す
るためには、ｔ5 の時に加わる逆方向電圧で空乏層３１
が接合Ｊ２に到達するように、ｎ~ 導電型の半導体層の
不純物濃度を設定すればよい。通常、リカバリー電流の
ピーク時にダイオードに加わる逆方向電圧の大きさは電
源電圧Ｖとすると、Ｖ／２からＶであることから、この
電圧範囲で空乏層３１が接合Ｊ２に到達するようにｎ~
導電型の半導体層の不純物濃度を設定することが望まし
い。具体的には、不純物濃度をＮＤ、逆方向電圧をＶＲ
とすると、空乏層の幅ＷＤは、 ＷＤ＝｛２・ε・ＶＲ／（ｑ・ＮＤ）｝0.5 …（１２） で得られることから、ｎ~ 導電型の半導体層の厚Ｗは {２・ε・(Ｖ／２)／(ｑ・ＮＤ)}0.5≦Ｗ≦{２・ε・Ｖ／(ｑ・ＮＤ)}0.5 …（１３） の範囲に設定することがよい。ここで、εはｎ~ 導電型
の半導体層１３の誘電率、ｑは電子の電荷量である。よ
り具体的には、例えば、ｎ~ 導電型の半導体層１３の不
純物密度ＮＤ＝２×１０13cm~2程度（耐圧３から４ｋＶ
程度に相当）のシリコンで作られたダイオードを、電源
電圧Ｖ＝１５００Ｖで駆動する場合、Ｗを２２０μｍか
ら３２０μｍ程度の範囲にすることがよい。
主接合Ｊ１より空乏層３１が広がる。図３では、ｎ~ 導
電型の半導体層１３の不純物濃度が、ｐ+ 導電型の半導
体層１２のそれに比べ十分に小さい場合を想定している
ので、空乏層３１はｎ~ 導電型の半導体層１３に広が
る。空乏層３１の幅は、逆方向電圧に応じて広がるの
で、十分に大きな逆方向電圧が印加されると空乏層は接
合Ｊ２に到達する。ｎ~ 導電型の半導体層１３内にキャ
リアが蓄積された状態では、ｐ+ 導電型の半導体層１５
からの正孔は、ｎ~ 導電型の半導体層１３内の蓄積キャ
リアによって妨害され、ｎ~ 導電型の半導体層１３内に
注入されないことから、大きな正孔の注入を得るために
はｎ~ 導電型の半導体層１３が空乏化することが必要で
ある。このことは、空乏層３１がＪ２に到達するまでの
トランジスタ効果は小さく、到達した後は大きなトラン
ジスタ電流が得られることを意味している。したがっ
て、リカバリー電流がピークに達したｔ5 以後にだけト
ランジスタ効果を得てソフトなリカバリー特性を実現す
るためには、ｔ5 の時に加わる逆方向電圧で空乏層３１
が接合Ｊ２に到達するように、ｎ~ 導電型の半導体層の
不純物濃度を設定すればよい。通常、リカバリー電流の
ピーク時にダイオードに加わる逆方向電圧の大きさは電
源電圧Ｖとすると、Ｖ／２からＶであることから、この
電圧範囲で空乏層３１が接合Ｊ２に到達するようにｎ~
導電型の半導体層の不純物濃度を設定することが望まし
い。具体的には、不純物濃度をＮＤ、逆方向電圧をＶＲ
とすると、空乏層の幅ＷＤは、 ＷＤ＝｛２・ε・ＶＲ／（ｑ・ＮＤ）｝0.5 …（１２） で得られることから、ｎ~ 導電型の半導体層の厚Ｗは {２・ε・(Ｖ／２)／(ｑ・ＮＤ)}0.5≦Ｗ≦{２・ε・Ｖ／(ｑ・ＮＤ)}0.5 …（１３） の範囲に設定することがよい。ここで、εはｎ~ 導電型
の半導体層１３の誘電率、ｑは電子の電荷量である。よ
り具体的には、例えば、ｎ~ 導電型の半導体層１３の不
純物密度ＮＤ＝２×１０13cm~2程度（耐圧３から４ｋＶ
程度に相当）のシリコンで作られたダイオードを、電源
電圧Ｖ＝１５００Ｖで駆動する場合、Ｗを２２０μｍか
ら３２０μｍ程度の範囲にすることがよい。
【００３０】図５は、本発明の他の１実施例である。本
発明は、図１に示した接合構造に、さらにｎ++導電型の
半導体層５１をｎ+ 導電型の半導体層１４とｐ+ 導電型
の半導体層１５とカソード電極１６に接するように設け
た構造となっている。尚、本実施例に当たり、ｎ++導電
型の半導体層５１は必ずしもｐ+ 導電型の半導体層１５
に両側で接している必要はなく、ｎ+ 導電型の半導体層
１４が直接カソード電極１６にオーミック接触していて
もよい。本ダイオードは、ｎ+ 導電型の半導体層１４
が、より高不純物濃度のｎ++型導電型の半導体層５１を
通してカソード電極にオーミック接触していることを特
徴とし、ｎ+ 導電型の半導体層１４とカソード電極１６
の電気的な接触抵抗がより小さくなる。また、本構造
は、カソード電極１６からｎ~ 導電型の半導体層１３に
かけての不純物の濃度勾配が急峻になるため、カソード
電極１６側からの電子がｎ~ 導電型の半導体層１３へ注
入しやすく、順方向の電圧降下が小さくなるという特徴
を合わせ持っている。なお、本ダイオードで、ｎ++導電
型の半導体層５１とｎ+ 導電型の半導体層の接合部およ
びｐ+ 導電型の半導体層１５とｎ+ 導電型の半導体層の
接合部との位置関係は特に限定する必要はなく、素子製
作上は、ｎ++導電型の半導体層５１の接合が深い方が作
りやすい。
発明は、図１に示した接合構造に、さらにｎ++導電型の
半導体層５１をｎ+ 導電型の半導体層１４とｐ+ 導電型
の半導体層１５とカソード電極１６に接するように設け
た構造となっている。尚、本実施例に当たり、ｎ++導電
型の半導体層５１は必ずしもｐ+ 導電型の半導体層１５
に両側で接している必要はなく、ｎ+ 導電型の半導体層
１４が直接カソード電極１６にオーミック接触していて
もよい。本ダイオードは、ｎ+ 導電型の半導体層１４
が、より高不純物濃度のｎ++型導電型の半導体層５１を
通してカソード電極にオーミック接触していることを特
徴とし、ｎ+ 導電型の半導体層１４とカソード電極１６
の電気的な接触抵抗がより小さくなる。また、本構造
は、カソード電極１６からｎ~ 導電型の半導体層１３に
かけての不純物の濃度勾配が急峻になるため、カソード
電極１６側からの電子がｎ~ 導電型の半導体層１３へ注
入しやすく、順方向の電圧降下が小さくなるという特徴
を合わせ持っている。なお、本ダイオードで、ｎ++導電
型の半導体層５１とｎ+ 導電型の半導体層の接合部およ
びｐ+ 導電型の半導体層１５とｎ+ 導電型の半導体層の
接合部との位置関係は特に限定する必要はなく、素子製
作上は、ｎ++導電型の半導体層５１の接合が深い方が作
りやすい。
【００３１】図６は、本発明の他の実施例であるダイオ
ードの構造を示す。本ダイオードは、図５のダイオード
のｎ+ 導電型の半導体層１４を取り除いた構造となって
いる。本ダイオードでは、主接合Ｊ１からｎ~ 導電型の
半導体層１３内に広がった空乏層はｎ+ 導電型の半導体
層６１でブロックされるため、ｎ~ 導電型の半導体層１
３とｎ+ 導電型の半導体領域６１の接合Ｊ２およびｎ~
導電型の半導体層１３とｐ+ 導電型の半導体層１５の接
合Ｊ３によって囲まれたｎ~ 導電型の半導体層部が、リ
カバリー時にトランジスタのベース層として働く。した
がって、この部分のシート抵抗を用いて（５）式の条件
を満たすようにする。尚、本ダイオードの場合、（１
１）式の不純物総量の条件は適用できない。何故なら、
ｎ+ 導電型の半導体層６１が空乏層のブロッキング層と
して機能するからである。ｎ+ 導電型の半導体層６１の
ブロッキング効果は、ｎ+ 導電型の半導体層６１間の距
離や、接合Ｊ２とＪ３との距離Ｌによって異なり、素子
の耐圧が劣化することなくトランジスタ効果を得るに
は、ダイオードに逆方向電圧を印加したときに広がる空
乏層がｐ+ 導電型の半導体層１５に到達しないようにす
る。具体的な判定は、前述したように、逆方向電流が、
逆方向電圧の一点で急増するようにする。パンチスルー
電流が流れず、十分なトランジスタ効果を得るための具
体的一例としては、接合Ｊ２とＪ３の距離Ｌが２０μ
ｍ、ｎ+ 導電型の半導体層６１間の距離が５μｍ程度が
よい。
ードの構造を示す。本ダイオードは、図５のダイオード
のｎ+ 導電型の半導体層１４を取り除いた構造となって
いる。本ダイオードでは、主接合Ｊ１からｎ~ 導電型の
半導体層１３内に広がった空乏層はｎ+ 導電型の半導体
層６１でブロックされるため、ｎ~ 導電型の半導体層１
３とｎ+ 導電型の半導体領域６１の接合Ｊ２およびｎ~
導電型の半導体層１３とｐ+ 導電型の半導体層１５の接
合Ｊ３によって囲まれたｎ~ 導電型の半導体層部が、リ
カバリー時にトランジスタのベース層として働く。した
がって、この部分のシート抵抗を用いて（５）式の条件
を満たすようにする。尚、本ダイオードの場合、（１
１）式の不純物総量の条件は適用できない。何故なら、
ｎ+ 導電型の半導体層６１が空乏層のブロッキング層と
して機能するからである。ｎ+ 導電型の半導体層６１の
ブロッキング効果は、ｎ+ 導電型の半導体層６１間の距
離や、接合Ｊ２とＪ３との距離Ｌによって異なり、素子
の耐圧が劣化することなくトランジスタ効果を得るに
は、ダイオードに逆方向電圧を印加したときに広がる空
乏層がｐ+ 導電型の半導体層１５に到達しないようにす
る。具体的な判定は、前述したように、逆方向電流が、
逆方向電圧の一点で急増するようにする。パンチスルー
電流が流れず、十分なトランジスタ効果を得るための具
体的一例としては、接合Ｊ２とＪ３の距離Ｌが２０μ
ｍ、ｎ+ 導電型の半導体層６１間の距離が５μｍ程度が
よい。
【００３２】以上で示した実施例のアノード電極側の構
造はｐ+ 導電型の半導体層１２一層で作られた構造に限
定されるわけでなく、例えば図７に示すような構造でも
よい。図７のダイオードは、アノード電極側がｐ+ 導電
型の半導体層７１とｐ~ 導電型の半導体層７２で構成さ
れており、主接合Ｊ７１付近でのキャリア濃度を低減す
る効果を有している。リカバリー時の最大リカバリー電
流値ｉrpは主接合付近でのキャリア量によって決まり、
キャリア密度が大きいほどｉrpは大きくなる。本ダイオ
ードは、最大リカバリー電流値ｉrpを小さくするという
特徴を有している。本構造のダイオードにおいても、ト
ランジスタ効果によって、カソード側から正孔が注入さ
れ、ソフトなリカバリー特性が得られる。
造はｐ+ 導電型の半導体層１２一層で作られた構造に限
定されるわけでなく、例えば図７に示すような構造でも
よい。図７のダイオードは、アノード電極側がｐ+ 導電
型の半導体層７１とｐ~ 導電型の半導体層７２で構成さ
れており、主接合Ｊ７１付近でのキャリア濃度を低減す
る効果を有している。リカバリー時の最大リカバリー電
流値ｉrpは主接合付近でのキャリア量によって決まり、
キャリア密度が大きいほどｉrpは大きくなる。本ダイオ
ードは、最大リカバリー電流値ｉrpを小さくするという
特徴を有している。本構造のダイオードにおいても、ト
ランジスタ効果によって、カソード側から正孔が注入さ
れ、ソフトなリカバリー特性が得られる。
【００３３】図８は、本発明の他の実施例の素子の断面
図である。図１の素子では、電流は図で示した状態にお
いて上下方向に流れる。しかし、本発明は、このような
構造の素子だけでなく、図８のような水平方向に電流が
流れる素子においても有効である。本ダイオードで順方
向電流は、アノード電極Ａ，Ｐ+ 導電型の半導体領域８
１２，Ｎ~ 導電型の半導体領域８１３，Ｎ+ 導電型の半
導体領域８１０、およびカソード電極Ｋを通して電流が
流れる。このような構造のダイオードにおいて、本発明
はＰ+ 型半導体領域８１１を有し、リカバリー時に、電
子がｎ+ 導電型の半導体層８１０を流れることによっ
て、ｐ+ 導電型の半導体層８１２とｎ~ 導電型の半導体
層８１３とｎ+ 導電型の半導体層８１０とｐ+ 導電型の
半導体層８１１からなるダイオードが動作することを特
徴とする。尚、ｎ+ 導電型の半導体層８１０の不純物濃
度およびその接合深さは、トランジスタが動作するよう
に設定される。
図である。図１の素子では、電流は図で示した状態にお
いて上下方向に流れる。しかし、本発明は、このような
構造の素子だけでなく、図８のような水平方向に電流が
流れる素子においても有効である。本ダイオードで順方
向電流は、アノード電極Ａ，Ｐ+ 導電型の半導体領域８
１２，Ｎ~ 導電型の半導体領域８１３，Ｎ+ 導電型の半
導体領域８１０、およびカソード電極Ｋを通して電流が
流れる。このような構造のダイオードにおいて、本発明
はＰ+ 型半導体領域８１１を有し、リカバリー時に、電
子がｎ+ 導電型の半導体層８１０を流れることによっ
て、ｐ+ 導電型の半導体層８１２とｎ~ 導電型の半導体
層８１３とｎ+ 導電型の半導体層８１０とｐ+ 導電型の
半導体層８１１からなるダイオードが動作することを特
徴とする。尚、ｎ+ 導電型の半導体層８１０の不純物濃
度およびその接合深さは、トランジスタが動作するよう
に設定される。
【００３４】図８（ａ）と（ｂ）はカソード電極Ｋ部が
異なる。図８（ａ）はｎ+ 導電型の半導体層８１０がｐ
+ 導電型の半導体層８１１の一方でしかカソード電極に
接しないのに対し、（ｂ）は両側で接している。本発明
の上ではどちらの構造でもよいが、（ａ）の構造は、リ
カバリー時の電子電流がｐ+ 導電型の半導体層８１１を
回るように長い距離を流れるために、リカバリー時のト
ランジスタ効果による電流がより大きく得られる。ま
た、図８において、８１４は電気的な絶縁領域を表し、
逆方向電圧印加時に、ｐ+ 導電型の半導体層８１２とｎ
~ 導電型の半導体層８１３とが作る主接合Ｊ８１から広
がる空乏層が到達しないほどに厚ければ、特にこの領域
を設ける必要はない。この場合はＮ~ 導電型の半導体層
８１３内に広がる空乏層が電気的絶縁領域として機能す
る。
異なる。図８（ａ）はｎ+ 導電型の半導体層８１０がｐ
+ 導電型の半導体層８１１の一方でしかカソード電極に
接しないのに対し、（ｂ）は両側で接している。本発明
の上ではどちらの構造でもよいが、（ａ）の構造は、リ
カバリー時の電子電流がｐ+ 導電型の半導体層８１１を
回るように長い距離を流れるために、リカバリー時のト
ランジスタ効果による電流がより大きく得られる。ま
た、図８において、８１４は電気的な絶縁領域を表し、
逆方向電圧印加時に、ｐ+ 導電型の半導体層８１２とｎ
~ 導電型の半導体層８１３とが作る主接合Ｊ８１から広
がる空乏層が到達しないほどに厚ければ、特にこの領域
を設ける必要はない。この場合はＮ~ 導電型の半導体層
８１３内に広がる空乏層が電気的絶縁領域として機能す
る。
【００３５】図９は、本発明のダイオードのカソード電
極１６側のｎ+ 導電型の半導体層１４とｐ+ 導電型の半
導体層１５の配置パターンの例を示す。図９（ａ）は、
ｎ+ 導電型の半導体層１４とｐ+ 導電型の半導体層１５
がストライプ状に配置された構造。図９（ｂ）は、ｐ+
導電型の半導体層１５がｎ+ 導電型の半導体層１４を囲
むように配置した構造、図９（ｃ）はｎ+ 導電型の半導
体層１４がｐ+導電型の半導体層１５を囲むように配置
した構造である。このように、本発明のダイオードの構
造は、ｐ+ 導電型の半導体層１５とｎ+ 導電型の半導体
層１４の相対的な配置に依存することはない。ｐ+ 導電
型の半導体層１５とｎ+ 導電型の半導体層１４の面積比
率を換えることで、トランジスタ効果による電流量が調
整でき、大きな電流が必要な場合は、ｐ+ 導電型の半導
体層１５の面積を大きくする。これらの、面積比率を応
用上の目的によって設定することで、本発明をさらに有
効に活用することができる。
極１６側のｎ+ 導電型の半導体層１４とｐ+ 導電型の半
導体層１５の配置パターンの例を示す。図９（ａ）は、
ｎ+ 導電型の半導体層１４とｐ+ 導電型の半導体層１５
がストライプ状に配置された構造。図９（ｂ）は、ｐ+
導電型の半導体層１５がｎ+ 導電型の半導体層１４を囲
むように配置した構造、図９（ｃ）はｎ+ 導電型の半導
体層１４がｐ+導電型の半導体層１５を囲むように配置
した構造である。このように、本発明のダイオードの構
造は、ｐ+ 導電型の半導体層１５とｎ+ 導電型の半導体
層１４の相対的な配置に依存することはない。ｐ+ 導電
型の半導体層１５とｎ+ 導電型の半導体層１４の面積比
率を換えることで、トランジスタ効果による電流量が調
整でき、大きな電流が必要な場合は、ｐ+ 導電型の半導
体層１５の面積を大きくする。これらの、面積比率を応
用上の目的によって設定することで、本発明をさらに有
効に活用することができる。
【００３６】図１０は、本発明のダイオードを使用した
三相誘導電動機を駆動するためのインバータ回路の一例
である。２個のスイッチング素子（例えばIGBT11とIGBT
12）が直列に接続されている。また、それぞれのスイッ
チング素子にはフライフォイールダイオードＤF が並列
に接続されている。さらに、それぞれのスイッチング素
子には、スイッチング時の急激な電圧の上昇からスイッ
チング素子を保護するために、いわゆるスナバ回路Ｓが
並列に接続されている。このスナバ回路はダイオードＤ
S と抵抗ＲS の並列接続回路にコンデンサＣＳを直列に
接続したものである。各相における２個のスイッチング
素子の接続点は、それぞれ交流端子Ｔ3,Ｔ4，Ｔ5に接続
される。各交流端子に３相誘導電動機が接続される。上
アーム側のスイッチング素子のアノード端子は３個とも
共通であり、直流端子Ｔ1 において直流電圧源の高電位
側と接続されている。下アーム側のスイッチング素子の
カソード電極は３個とも共通であり直流端子Ｔ2 におい
て直流電圧源の低電位側と接続されている。このような
構成の装置において各スイッチング素子のスイッチング
により直流を交流に変換することにより、三相誘導電動
機を駆動する。
三相誘導電動機を駆動するためのインバータ回路の一例
である。２個のスイッチング素子（例えばIGBT11とIGBT
12）が直列に接続されている。また、それぞれのスイッ
チング素子にはフライフォイールダイオードＤF が並列
に接続されている。さらに、それぞれのスイッチング素
子には、スイッチング時の急激な電圧の上昇からスイッ
チング素子を保護するために、いわゆるスナバ回路Ｓが
並列に接続されている。このスナバ回路はダイオードＤ
S と抵抗ＲS の並列接続回路にコンデンサＣＳを直列に
接続したものである。各相における２個のスイッチング
素子の接続点は、それぞれ交流端子Ｔ3,Ｔ4，Ｔ5に接続
される。各交流端子に３相誘導電動機が接続される。上
アーム側のスイッチング素子のアノード端子は３個とも
共通であり、直流端子Ｔ1 において直流電圧源の高電位
側と接続されている。下アーム側のスイッチング素子の
カソード電極は３個とも共通であり直流端子Ｔ2 におい
て直流電圧源の低電位側と接続されている。このような
構成の装置において各スイッチング素子のスイッチング
により直流を交流に変換することにより、三相誘導電動
機を駆動する。
【００３７】図１０のインバータ回路の動作は、図４の
回路の動作説明から容易に理解できることから、回路動
作の説明は省略する。尚、当然のことであるが、この回
路の中に使用されているスナバダイオードＤSおよびフ
ライフォイールダイオードＤFは前記実施例で示してき
た構造のダイオードであり、リカバリー時にトランジス
タ効果による電流が流れる。各ダイオードのリカバリー
特性がソフトになり、スイッチングノイズが抑制され、
回路の誤動作や電磁ノイズが大幅に抑制できる。また、
ダイオードの電力損失も大幅に低減できる。
回路の動作説明から容易に理解できることから、回路動
作の説明は省略する。尚、当然のことであるが、この回
路の中に使用されているスナバダイオードＤSおよびフ
ライフォイールダイオードＤFは前記実施例で示してき
た構造のダイオードであり、リカバリー時にトランジス
タ効果による電流が流れる。各ダイオードのリカバリー
特性がソフトになり、スイッチングノイズが抑制され、
回路の誤動作や電磁ノイズが大幅に抑制できる。また、
ダイオードの電力損失も大幅に低減できる。
【００３８】尚、本発明のダイオードはこれまでに説明
した構造に限定されるわけでなく、リカバリー時にトラ
ンジスタ電流の流れるいかなる構造のダイオードであっ
てもよい。また、上記ダイオードにおいて、ｐ導電型
と、ｎ導電型は逆になってもよいのは当然である。
した構造に限定されるわけでなく、リカバリー時にトラ
ンジスタ電流の流れるいかなる構造のダイオードであっ
てもよい。また、上記ダイオードにおいて、ｐ導電型
と、ｎ導電型は逆になってもよいのは当然である。
【００３９】
【発明の効果】以上本発明によれば、ダイオードに順方
向電流が流れているときの損失が増加することなくダイ
オードのリカバリー特性がソフトになり、リカバリー時
に発生する電気的ノイズが抑制でき、電力変換装置の誤
動作や電磁ノイズの発生を防止することができる。
向電流が流れているときの損失が増加することなくダイ
オードのリカバリー特性がソフトになり、リカバリー時
に発生する電気的ノイズが抑制でき、電力変換装置の誤
動作や電磁ノイズの発生を防止することができる。
【図１】本発明のダイオードの一実施例を示す概略斜視
図である。
図である。
【図２】本発明を説明するためのダイオードの断面図で
ある。
ある。
【図３】本発明を説明するためのダイオードの断面図で
ある。
ある。
【図４】（ａ）は本発明を説明するための具体的な応用
回路、（ｂ）は各部での電流と電圧のスイッチング波形
である。
回路、（ｂ）は各部での電流と電圧のスイッチング波形
である。
【図５】本発明のダイオードの異なる実施例を示す概略
斜視図である。
斜視図である。
【図６】本発明のダイオードの更に異なる実施例を示す
概略斜視図である。
概略斜視図である。
【図７】本発明のダイオードの更に異なる実施例を示す
概略斜視図である。
概略斜視図である。
【図８】本発明のダイオードの更に異なる実施例を示す
断面図である。
断面図である。
【図９】本発明のダイオードのカソード電極側の平面パ
ターンである。
ターンである。
【図１０】本発明を適用した電圧型インバータ装置の実
施例を示す回路図である。
施例を示す回路図である。
１…本発明のダイオード、１２，１５…ｐ+ 導電型の半
導体層、１３…ｎ~ 導電型の半導体層、１４…ｎ+ 導電
型の半導体層、２７…正孔、ＤF …フリーフォイールダ
イオード、１０１…三相誘導電動機。
導体層、１３…ｎ~ 導電型の半導体層、１４…ｎ+ 導電
型の半導体層、２７…正孔、ＤF …フリーフォイールダ
イオード、１０１…三相誘導電動機。
Claims (4)
- 【請求項１】第１導電型の第１の半導体層と、 第１の半導体層に隣接する第２導電型の第２の半導体層
と、 第１の半導体層に隣接する第２導電型の第３の半導体層
と、を有し、 第１の半導体層は不純物濃度が異なる複数の領域を有
し、第１の領域が第２の領域に隣接し、第１の領域より
も不純物濃度が高い第２の領域が第３の半導体層に隣接
し、 第２の半導体層にオーミック接触する第１の主電極と、 第１の半導体層の第２の領域及び第３の半導体層にオー
ミック接触する第２の主電極と、を有し、 第１の半導体層と第２の半導体層の主接合を逆バイアス
する電圧を加えたときに、前記第１の半導体層と第３の
半導体層の接合のビルトイン電圧を越えるように、第１
の半導体層と第３の半導体層の不純物濃度と形状寸法が
設定されていることを特徴とするダイオード。 - 【請求項２】請求項１において、前記第２の領域におけ
る前記第２の主電極に隣接する領域の不純物濃度が、前
記第２の領域における前記第１の領域に隣接する領域の
不純物濃度よりも高いことを特徴とするダイオード。 - 【請求項３】請求項１において、前記第３の半導体層は
前記第１の領域及び第２の領域とそれぞれ接し、前記第
２の領域は前記第１の領域内へ前記第３の半導体層より
も深く延びていることを特徴とするダイオード。 - 【請求項４】請求項１において、前記第２の半導体層は
複数に分割され、隣接する第２の半導体層の間には該第
２の半導体層よりも不純物濃度が低い第２導電型の第４
の半導体層が設けられ、該第４の半導体層と前記第１の
主電極とがショットキー接合を形成することを特徴とす
るダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24751596A JPH1093113A (ja) | 1996-09-19 | 1996-09-19 | ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24751596A JPH1093113A (ja) | 1996-09-19 | 1996-09-19 | ダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1093113A true JPH1093113A (ja) | 1998-04-10 |
Family
ID=17164638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24751596A Withdrawn JPH1093113A (ja) | 1996-09-19 | 1996-09-19 | ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1093113A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010283132A (ja) * | 2009-06-04 | 2010-12-16 | Mitsubishi Electric Corp | 半導体装置 |
| JP2011507301A (ja) * | 2007-12-19 | 2011-03-03 | アーベーベー・テヒノロギー・アーゲー | ダイオード |
| JP2012119716A (ja) * | 2012-02-06 | 2012-06-21 | Mitsubishi Electric Corp | 半導体装置 |
| JP2012129504A (ja) * | 2010-11-25 | 2012-07-05 | Denso Corp | 半導体装置 |
| WO2013168367A1 (ja) * | 2012-05-07 | 2013-11-14 | 株式会社デンソー | 半導体装置 |
| JP2014011213A (ja) * | 2012-06-28 | 2014-01-20 | Hitachi Ltd | ダイオードおよびそれを用いた電力変換装置 |
| JP2014241433A (ja) * | 2010-05-26 | 2014-12-25 | 三菱電機株式会社 | 半導体装置 |
| US9202936B2 (en) | 2011-03-09 | 2015-12-01 | Mitsubishi Electric Corporation | Semiconductor device |
| CN105679835A (zh) * | 2014-12-03 | 2016-06-15 | 瑞萨电子株式会社 | 半导体器件 |
| WO2016129041A1 (ja) * | 2015-02-09 | 2016-08-18 | 三菱電機株式会社 | 半導体装置 |
| JP2017183342A (ja) * | 2016-03-28 | 2017-10-05 | ローム株式会社 | ダイオード |
| JPWO2017149607A1 (ja) * | 2016-02-29 | 2018-10-04 | 三菱電機株式会社 | 半導体装置 |
| CN109427706A (zh) * | 2017-08-31 | 2019-03-05 | 艾赛斯有限责任公司 | 用于pfc应用的封装的快速反向二极管组件 |
| EP3451386A1 (en) * | 2017-08-31 | 2019-03-06 | Ixys, Llc | Inverse diode with charge carrier extraction regions |
| CN113964204A (zh) * | 2021-09-06 | 2022-01-21 | 北京工业大学 | 一种二极管 |
| EP4340044A1 (en) * | 2022-09-16 | 2024-03-20 | Littelfuse Semiconductor (Wuxi) Co., Ltd. | Unidirectional tvs device with improved surge current performance |
-
1996
- 1996-09-19 JP JP24751596A patent/JPH1093113A/ja not_active Withdrawn
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011507301A (ja) * | 2007-12-19 | 2011-03-03 | アーベーベー・テヒノロギー・アーゲー | ダイオード |
| US9786796B2 (en) | 2009-06-04 | 2017-10-10 | Mitsubishi Electric Corporation | Semiconductor device having first and second layers with opposite conductivity types |
| US10749043B2 (en) | 2009-06-04 | 2020-08-18 | Mitsubishi Electric Corporation | Semiconductor device including a trench structure |
| JP2010283132A (ja) * | 2009-06-04 | 2010-12-16 | Mitsubishi Electric Corp | 半導体装置 |
| US9035434B2 (en) | 2009-06-04 | 2015-05-19 | Mitsubishi Electric Corporation | Semiconductor device having first and second portions with opposite conductivity type which contact an electrode |
| JP2017130696A (ja) * | 2010-05-26 | 2017-07-27 | 三菱電機株式会社 | 半導体装置 |
| JP2014241433A (ja) * | 2010-05-26 | 2014-12-25 | 三菱電機株式会社 | 半導体装置 |
| JP2012129504A (ja) * | 2010-11-25 | 2012-07-05 | Denso Corp | 半導体装置 |
| US9202936B2 (en) | 2011-03-09 | 2015-12-01 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2012119716A (ja) * | 2012-02-06 | 2012-06-21 | Mitsubishi Electric Corp | 半導体装置 |
| JP2013235890A (ja) * | 2012-05-07 | 2013-11-21 | Denso Corp | 半導体装置 |
| WO2013168367A1 (ja) * | 2012-05-07 | 2013-11-14 | 株式会社デンソー | 半導体装置 |
| JP2014011213A (ja) * | 2012-06-28 | 2014-01-20 | Hitachi Ltd | ダイオードおよびそれを用いた電力変換装置 |
| JP2016111110A (ja) * | 2014-12-03 | 2016-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN105679835A (zh) * | 2014-12-03 | 2016-06-15 | 瑞萨电子株式会社 | 半导体器件 |
| JPWO2016129041A1 (ja) * | 2015-02-09 | 2017-06-29 | 三菱電機株式会社 | 半導体装置 |
| WO2016129041A1 (ja) * | 2015-02-09 | 2016-08-18 | 三菱電機株式会社 | 半導体装置 |
| CN107251234A (zh) * | 2015-02-09 | 2017-10-13 | 三菱电机株式会社 | 半导体装置 |
| US10510904B2 (en) | 2015-02-09 | 2019-12-17 | Mitsubishi Electric Corporation | Semiconductor device with backside N-type layer at active region/termination region boundary and extending into action region |
| JPWO2017149607A1 (ja) * | 2016-02-29 | 2018-10-04 | 三菱電機株式会社 | 半導体装置 |
| CN108701722A (zh) * | 2016-02-29 | 2018-10-23 | 三菱电机株式会社 | 半导体装置 |
| DE112016006517B4 (de) | 2016-02-29 | 2022-09-29 | Mitsubishi Electric Corporation | Halbleitervorrichtungen |
| JP2017183342A (ja) * | 2016-03-28 | 2017-10-05 | ローム株式会社 | ダイオード |
| US10319669B2 (en) | 2017-08-31 | 2019-06-11 | Ixys, Llc | Packaged fast inverse diode component for PFC applications |
| US10424677B2 (en) | 2017-08-31 | 2019-09-24 | Littelfuse, Inc. | Charge carrier extraction inverse diode |
| EP3451386A1 (en) * | 2017-08-31 | 2019-03-06 | Ixys, Llc | Inverse diode with charge carrier extraction regions |
| EP3451387A1 (en) * | 2017-08-31 | 2019-03-06 | Ixys, Llc | Packaged fast inverse diode component for pfc applications |
| JP2021090045A (ja) * | 2017-08-31 | 2021-06-10 | イクシス・リミテッド・ライアビリティ・カンパニーＩｘｙｓ， Ｌｌｃ | 電荷キャリア取出インバースダイオード |
| CN109427706A (zh) * | 2017-08-31 | 2019-03-05 | 艾赛斯有限责任公司 | 用于pfc应用的封装的快速反向二极管组件 |
| CN109427706B (zh) * | 2017-08-31 | 2023-07-25 | 艾赛斯有限责任公司 | 用于pfc应用的封装的快速反向二极管组件 |
| CN113964204A (zh) * | 2021-09-06 | 2022-01-21 | 北京工业大学 | 一种二极管 |
| EP4340044A1 (en) * | 2022-09-16 | 2024-03-20 | Littelfuse Semiconductor (Wuxi) Co., Ltd. | Unidirectional tvs device with improved surge current performance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2570022B2 (ja) | 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法 | |
| EP0794578B1 (en) | Diode and power converting apparatus | |
| US6204717B1 (en) | Semiconductor circuit and semiconductor device for use in equipment such as a power converting apparatus | |
| US4969028A (en) | Gate enhanced rectifier | |
| JP4895918B2 (ja) | ロバスト性が高く、スイッチング損失の少ない、ソフトスイッチング半導体素子 | |
| JP2009159184A (ja) | フリーホイールダイオードとを有する回路装置、及び、ダイオードを用いた回路装置とそれを用いた電力変換器 | |
| JPH1093113A (ja) | ダイオード | |
| JPH0213268A (ja) | 低雑音高周波同期式整流回路 | |
| JP2011155257A (ja) | 半導体装置 | |
| JP5135666B2 (ja) | 電力変換装置 | |
| JP2000077682A (ja) | ショットキーダイオード | |
| JP3524395B2 (ja) | 半導体スイッチング素子 | |
| US5747841A (en) | Circuit arrangement, and junction field effect transistor suitable for use in such a circuit arrangement | |
| JPH04283968A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH0716009B2 (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
| JP2766071B2 (ja) | 複合半導体装置及びそれを使つた電力変換装置 | |
| JP2979964B2 (ja) | 半導体装置及びそれを用いたインバータ装置 | |
| JP3444045B2 (ja) | 半導体回路およびその駆動方法並びに半導体素子 | |
| JP3409503B2 (ja) | ダイオード及びダイオードの駆動方法並びに半導体回路 | |
| JPS62109365A (ja) | 半導体装置 | |
| JPH10189956A (ja) | 半導体装置 | |
| JP3622405B2 (ja) | 半導体スイッチング素子及びｉｇｂｔモジュール | |
| JP3686285B2 (ja) | ショットキーダイオードおよびそれを用いた電力変換装置 | |
| US6388306B1 (en) | Semiconductor device with rapid reverse recovery characteristic | |
| JP2000228404A (ja) | ダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040615 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060417 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20061024 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A761 | Written withdrawal of application |
Effective date: 20061213 Free format text: JAPANESE INTERMEDIATE CODE: A761 |