JPH1093113A - ダイオード - Google Patents
ダイオードInfo
- Publication number
- JPH1093113A JPH1093113A JP24751596A JP24751596A JPH1093113A JP H1093113 A JPH1093113 A JP H1093113A JP 24751596 A JP24751596 A JP 24751596A JP 24751596 A JP24751596 A JP 24751596A JP H1093113 A JPH1093113 A JP H1093113A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- region
- conductivity type
- diode
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】電力損失を増加させることなく、ダイオードの
ソフトな逆回復特性を実現する。 【解決手段】n~ 基板のアノード側にp+ 領域、カソー
ド側にp+ 領域とn+ 領域を設け、ダイオードのリカバ
リー時に、アノード側のp+ 領域とn~ 領域とn+ 領域
とカソード側のp+ 領域が構成するトランジスタが動作
するように、n+ 領域とカソード側の不純物濃度,形状
寸法を設定する。 【効果】ダイオードのリカバリー時にトランジスタ効果
による電流が流れるため、キャリアの蓄積領域を設ける
ことなく逆回復特性をソフトにすることができ、低損失
とソフトな逆回復特性を両立できる。この結果、電力変
換装置のスイッチングノイズを防止できる。
ソフトな逆回復特性を実現する。 【解決手段】n~ 基板のアノード側にp+ 領域、カソー
ド側にp+ 領域とn+ 領域を設け、ダイオードのリカバ
リー時に、アノード側のp+ 領域とn~ 領域とn+ 領域
とカソード側のp+ 領域が構成するトランジスタが動作
するように、n+ 領域とカソード側の不純物濃度,形状
寸法を設定する。 【効果】ダイオードのリカバリー時にトランジスタ効果
による電流が流れるため、キャリアの蓄積領域を設ける
ことなく逆回復特性をソフトにすることができ、低損失
とソフトな逆回復特性を両立できる。この結果、電力変
換装置のスイッチングノイズを防止できる。
Description
【0001】
【発明の属する技術分野】本発明は、電力変換装置等に
使われるダイオードに関する。
使われるダイオードに関する。
【0002】
【従来の技術】電力変換装置に使われるダイオードは、
装置の駆動周波数の増加にともなって、一層の低損失
化,逆回復特性のソフト化(ソフトリカバリー化)が要
求されている。
装置の駆動周波数の増加にともなって、一層の低損失
化,逆回復特性のソフト化(ソフトリカバリー化)が要
求されている。
【0003】従来、ソフトリカバリー特性を実現する方
法として、ダイオードのアノード端子からのキャリア注
入を抑制することが有効であることは知られている。こ
れは、ダイオードの逆回復電流のピーク値が、主にダイ
オードのアノード電極側のキャリア濃度に依存するから
で、この濃度を低減することで電流のピーク値が小さく
なるためである。例えば、特開昭55−148469号や特開平
4−312981 号では、アノード電極側のp型半導体領域内
にn型領域を埋め込むような構造にしてアノード側から
の正孔注入を抑制し、ソフトな逆回復電流波形を実現し
ている。
法として、ダイオードのアノード端子からのキャリア注
入を抑制することが有効であることは知られている。こ
れは、ダイオードの逆回復電流のピーク値が、主にダイ
オードのアノード電極側のキャリア濃度に依存するから
で、この濃度を低減することで電流のピーク値が小さく
なるためである。例えば、特開昭55−148469号や特開平
4−312981 号では、アノード電極側のp型半導体領域内
にn型領域を埋め込むような構造にしてアノード側から
の正孔注入を抑制し、ソフトな逆回復電流波形を実現し
ている。
【0004】しかしながら、電力変換装置の駆動周波数
が更に増加すると、逆回復電流のピーク値を抑制するだ
けでは十分にソフトな波形が得られず、電流のピーク後
に流れる電流部分(テール電流部分)での電流変化を滑
らかにする必要性が生じている。テイル電流を増加させ
る方法としては、ダイオードの耐圧を確保する領域(n
ベース領域)内にキャリアの蓄積領域を確保し、これを
テール電流源とすることが有効である。しかし、nベー
ス内にキャリアの蓄積領域を確保するためには、逆方向
の印加電圧を抑制してnベース内に広がる空乏層領域を
制限する必要がある。これは、ダイオードが有している
実力耐圧を遥かに下回る電圧範囲で利用することを意味
し、必要以上の素子耐圧を要求する原因となっていた。
また、nベースを厚くすることは、順バイアス時の電圧
降下(順方向電圧降下)を増加させることから損失を増
加させる欠点も合わせ持っていた。
が更に増加すると、逆回復電流のピーク値を抑制するだ
けでは十分にソフトな波形が得られず、電流のピーク後
に流れる電流部分(テール電流部分)での電流変化を滑
らかにする必要性が生じている。テイル電流を増加させ
る方法としては、ダイオードの耐圧を確保する領域(n
ベース領域)内にキャリアの蓄積領域を確保し、これを
テール電流源とすることが有効である。しかし、nベー
ス内にキャリアの蓄積領域を確保するためには、逆方向
の印加電圧を抑制してnベース内に広がる空乏層領域を
制限する必要がある。これは、ダイオードが有している
実力耐圧を遥かに下回る電圧範囲で利用することを意味
し、必要以上の素子耐圧を要求する原因となっていた。
また、nベースを厚くすることは、順バイアス時の電圧
降下(順方向電圧降下)を増加させることから損失を増
加させる欠点も合わせ持っていた。
【0005】
【発明が解決しようとする課題】以上のように、従来
は、ソフトな逆回復特性を実現するためには必要以上の
素子耐圧が必要となるとともに損失が増加するという問
題があった。本発明は、このような問題を解決するもの
であって、必要以上の耐圧を要求されずしかも損失が増
加しない、ソフトリカバリーなダイオードおよびソフト
リカバリー化が可能な半導体回路を提供することを目的
とする。
は、ソフトな逆回復特性を実現するためには必要以上の
素子耐圧が必要となるとともに損失が増加するという問
題があった。本発明は、このような問題を解決するもの
であって、必要以上の耐圧を要求されずしかも損失が増
加しない、ソフトリカバリーなダイオードおよびソフト
リカバリー化が可能な半導体回路を提供することを目的
とする。
【0006】
【課題を解決するための手段】上記の目的は、述べるダ
イオード及び半導体回路によって達成できる。
イオード及び半導体回路によって達成できる。
【0007】本発明のダイオードは、一対の主電極間す
なわちアノード・カソード電極間に逆方向電圧を印加す
るときに、電流の供給源となる素子構造を有する。
なわちアノード・カソード電極間に逆方向電圧を印加す
るときに、電流の供給源となる素子構造を有する。
【0008】上記電流の供給源は、ダイオード内に、主
接合から空乏層が広がったときに、主接合に向かって空
乏層内にキャリアを供給するような接合構造を設けるこ
とにより得られる。具体的には、例えば、逆方向電圧が
印加されたときに動作するような接合構造のトランジス
タを作り込む。
接合から空乏層が広がったときに、主接合に向かって空
乏層内にキャリアを供給するような接合構造を設けるこ
とにより得られる。具体的には、例えば、逆方向電圧が
印加されたときに動作するような接合構造のトランジス
タを作り込む。
【0009】さらに、具体的なダイオード構成において
は、第1導電型の第1の半導体層と、第1の半導体層に
隣接しこれと主接合を形成する第2導電型の第2の半導
体層が設けられる。さらに、第1の半導体層に隣接する
部分的に設けられた第2導電型の第3の半導体層が設け
られる。第1の半導体層は不純物濃度の異なる複数の領
域を有し、第1の領域が第2の半導体層に隣接し、第1
の領域よりも不純物濃度の高い領域が第3の半導体層に
隣接する。第2の半導体層は第1の主電極にオーミック
接触し、第1の半導体層のうち第2の領域及び第3の半
導体層には第2の電極が電気的に接続される。そして、
第1の半導体領域のうち第1の領域は第2の領域を介し
て第2の主電極とオーミック接触する。ここで第2の半
導体層と第1の半導体領域と第3の半導体領域がトラン
ジスタを構成しており、主接合に逆方向電圧が印加され
たときにトランジスタが動作するように、第1の半導体
領域のうちの第2の領域の不純物濃度およびその厚さ
(第1の半導体領域のうちの第1の領域と第3の半導体
領域の距離)が設定されている。
は、第1導電型の第1の半導体層と、第1の半導体層に
隣接しこれと主接合を形成する第2導電型の第2の半導
体層が設けられる。さらに、第1の半導体層に隣接する
部分的に設けられた第2導電型の第3の半導体層が設け
られる。第1の半導体層は不純物濃度の異なる複数の領
域を有し、第1の領域が第2の半導体層に隣接し、第1
の領域よりも不純物濃度の高い領域が第3の半導体層に
隣接する。第2の半導体層は第1の主電極にオーミック
接触し、第1の半導体層のうち第2の領域及び第3の半
導体層には第2の電極が電気的に接続される。そして、
第1の半導体領域のうち第1の領域は第2の領域を介し
て第2の主電極とオーミック接触する。ここで第2の半
導体層と第1の半導体領域と第3の半導体領域がトラン
ジスタを構成しており、主接合に逆方向電圧が印加され
たときにトランジスタが動作するように、第1の半導体
領域のうちの第2の領域の不純物濃度およびその厚さ
(第1の半導体領域のうちの第1の領域と第3の半導体
領域の距離)が設定されている。
【0010】本発明のダイオードにおいては、逆方向電
圧が印加されたときにトランジスタが動作して電流が流
れ、この電流がリカバリー電流の供給源となる。このた
め、リカバリー電流の時間変化が緩やかになる。すなわ
ち、ソフトなリカバリー特性が得られる。リカバリー特
性がソフトなため、本発明のダイオードを含む半導体回
路では、リカバリー時の過電圧の発生が防止でき、電磁
ノイズが発生しない。なお、本発明のダイオードは、逆
方向電圧が印加されたときにダイオード内に作り込まれ
たトランジスタ部に流れる電流によりソフトリカバリー
化を実現するものであり、ベース領域を厚くしてキャリ
アを蓄積する必要がない。したがって、素子の損失は増
大しない。
圧が印加されたときにトランジスタが動作して電流が流
れ、この電流がリカバリー電流の供給源となる。このた
め、リカバリー電流の時間変化が緩やかになる。すなわ
ち、ソフトなリカバリー特性が得られる。リカバリー特
性がソフトなため、本発明のダイオードを含む半導体回
路では、リカバリー時の過電圧の発生が防止でき、電磁
ノイズが発生しない。なお、本発明のダイオードは、逆
方向電圧が印加されたときにダイオード内に作り込まれ
たトランジスタ部に流れる電流によりソフトリカバリー
化を実現するものであり、ベース領域を厚くしてキャリ
アを蓄積する必要がない。したがって、素子の損失は増
大しない。
【0011】上述した、リカバリー時にトランジスタ電
流の流れる接合構造においては、リカバリー電流により
トランジスタが動作するようにトランジスタのベース部
を調整する。具体的には、第2の半導体領域と第1の半
導体領域と第3の半導体領域から構成されるトランジス
タにおいて、ベース部に相当する第1の半導体領域のう
ちの第2の領域のシート抵抗(不純物濃度およびその厚
み)を、リカバリー時にトランジスタが動作する値にす
る。したがって、トランジスタが供給する電流がリカバ
リー電流の急激な減少を防止し、リカバリー特性がソフ
トになる。尚、トランジスタが効果的に動作するための
接合条件については、後述する発明の実施の形態のなか
で明らかとなる。
流の流れる接合構造においては、リカバリー電流により
トランジスタが動作するようにトランジスタのベース部
を調整する。具体的には、第2の半導体領域と第1の半
導体領域と第3の半導体領域から構成されるトランジス
タにおいて、ベース部に相当する第1の半導体領域のう
ちの第2の領域のシート抵抗(不純物濃度およびその厚
み)を、リカバリー時にトランジスタが動作する値にす
る。したがって、トランジスタが供給する電流がリカバ
リー電流の急激な減少を防止し、リカバリー特性がソフ
トになる。尚、トランジスタが効果的に動作するための
接合条件については、後述する発明の実施の形態のなか
で明らかとなる。
【0012】
【発明の実施の形態】図1,図2,図3,図4は本発明
の実施例を説明するための図である。図1は本発明の一
実施例であるダイオードの鳥瞰図、図2と図3は本発明
のダイオードの動作を説明するための素子断面構造図、
図4は本発明を実施した回路図と回路の各部での電流と
電圧の波形である。
の実施例を説明するための図である。図1は本発明の一
実施例であるダイオードの鳥瞰図、図2と図3は本発明
のダイオードの動作を説明するための素子断面構造図、
図4は本発明を実施した回路図と回路の各部での電流と
電圧の波形である。
【0013】図1において、1は本発明の一実施例であ
るダイオード、13はn~ 導電型の半導体層(第1の半
導体層のうちの第1の領域)、2はp+ 導電型の半導体
層(第2の半導体層)、14はn+ 導電型の半導体層
(第1の半導体層のうちの第2の領域)、15はp+ 導
電型の半導体層(第3の半導体層)、11はアノード電
極(第1の主電極)、16はカソード電極(第2の主電
極)である。また、図2において、27はリカバリー時
にp+ 導電型の半導体層15より供給される正孔電流を
示す。図3において、J1はp+ 導電型の半導体層12
とn~ 導電型の半導体層13とが形成する主接合、J2
はn~ 導電型の半導体層13とn+ 導電型の半導体層1
4との境界、J3はn+ 導電型の半導体層14とp+ 導
電型の半導体層15とが形成する接合、31は主接合J
1より広がる空乏層を示す。図4(a)おいて、Vは直
流電源、LL は配線等によるインダクタンス、LM はモ
ータ等が有する負荷のインダクタンス、IGBT(絶縁
ゲートバイポーラトランジスタ)は一例として示したス
イッチング素子、DF は図1に示す構造のダイオードで
ある。図4(b)における電流及び電圧の記号は図4
(a)中と合致している。
るダイオード、13はn~ 導電型の半導体層(第1の半
導体層のうちの第1の領域)、2はp+ 導電型の半導体
層(第2の半導体層)、14はn+ 導電型の半導体層
(第1の半導体層のうちの第2の領域)、15はp+ 導
電型の半導体層(第3の半導体層)、11はアノード電
極(第1の主電極)、16はカソード電極(第2の主電
極)である。また、図2において、27はリカバリー時
にp+ 導電型の半導体層15より供給される正孔電流を
示す。図3において、J1はp+ 導電型の半導体層12
とn~ 導電型の半導体層13とが形成する主接合、J2
はn~ 導電型の半導体層13とn+ 導電型の半導体層1
4との境界、J3はn+ 導電型の半導体層14とp+ 導
電型の半導体層15とが形成する接合、31は主接合J
1より広がる空乏層を示す。図4(a)おいて、Vは直
流電源、LL は配線等によるインダクタンス、LM はモ
ータ等が有する負荷のインダクタンス、IGBT(絶縁
ゲートバイポーラトランジスタ)は一例として示したス
イッチング素子、DF は図1に示す構造のダイオードで
ある。図4(b)における電流及び電圧の記号は図4
(a)中と合致している。
【0014】本実施例においては、図1に示した構造の
ダイオードがリカバリー時にトランジスタ効果による電
流を流すことで、ソフトな逆回復特性を実現する。そこ
で、始めに、図2と図3を用いて、図1に示した構造の
ダイオードがリカバリー時にトランジスタ効果により電
流を供給することを説明する。
ダイオードがリカバリー時にトランジスタ効果による電
流を流すことで、ソフトな逆回復特性を実現する。そこ
で、始めに、図2と図3を用いて、図1に示した構造の
ダイオードがリカバリー時にトランジスタ効果により電
流を供給することを説明する。
【0015】図2のダイオードに順方向電圧(アノード
電極11側に正、カソード電極16側に負の電圧)を印
加すると、p+ 導電型の半導体層12から正孔、n+ 導
電型の半導体層14から電子がn~ 導電型の半導体層1
3に注入される。p+ 導電型の半導体層12とn+ 導電
型の半導体層14から注入される正孔及び電子の密度
は、n~ 導電型の半導体層13の不純物密度より大きい
ために、前記n~ 導電型の半導体層13内は、過剰な正
孔と電子が蓄積された状態となり、n~ 導電型の半導体
層13の電気抵抗が極めて小さくなる。この状態がいわ
ゆる、ダイオードの順方向状態である。
電極11側に正、カソード電極16側に負の電圧)を印
加すると、p+ 導電型の半導体層12から正孔、n+ 導
電型の半導体層14から電子がn~ 導電型の半導体層1
3に注入される。p+ 導電型の半導体層12とn+ 導電
型の半導体層14から注入される正孔及び電子の密度
は、n~ 導電型の半導体層13の不純物密度より大きい
ために、前記n~ 導電型の半導体層13内は、過剰な正
孔と電子が蓄積された状態となり、n~ 導電型の半導体
層13の電気抵抗が極めて小さくなる。この状態がいわ
ゆる、ダイオードの順方向状態である。
【0016】次に逆方向電圧(アノード電極11側に
負、カソード電極16側に正の電圧)を印加すると、n
~ 導電型の半導体層13内に蓄えられたキャリアの内、
正孔がp+ 導電型の半導体層12へ、電子がn+ 導電型
の半導体層14へ移動する。このとき、電子の内の一部
は、n~ 導電型の半導体層13とp+ 導電型の半導体層
14に挟まれたn+ 導電型の半導体層14を図2のよう
に流れる。このため、前記挟まれたn+ 導電型の半導体
層14のシート抵抗rにより、n+ 導電型の半導体層1
4とp+ 導電型の半導体層15が形成する接合J3が順
方向にバイアス(n+ 導電型の半導体層14が負、p+
導電型の半導体層15が正)され、p+導電型の半導体
層15よりn~ 導電型の半導体層13に向かって正孔が
注入される。このように、本発明のダイオードは、p+
導電型の半導体層12,n~ 導電型の半導体層13,n
+ 導電型の半導体層14、およびp+ 導電型の半導体層
15が構成するトランジスタにより電流を供給し、ソフ
トなリカバリー特性を実現する。
負、カソード電極16側に正の電圧)を印加すると、n
~ 導電型の半導体層13内に蓄えられたキャリアの内、
正孔がp+ 導電型の半導体層12へ、電子がn+ 導電型
の半導体層14へ移動する。このとき、電子の内の一部
は、n~ 導電型の半導体層13とp+ 導電型の半導体層
14に挟まれたn+ 導電型の半導体層14を図2のよう
に流れる。このため、前記挟まれたn+ 導電型の半導体
層14のシート抵抗rにより、n+ 導電型の半導体層1
4とp+ 導電型の半導体層15が形成する接合J3が順
方向にバイアス(n+ 導電型の半導体層14が負、p+
導電型の半導体層15が正)され、p+導電型の半導体
層15よりn~ 導電型の半導体層13に向かって正孔が
注入される。このように、本発明のダイオードは、p+
導電型の半導体層12,n~ 導電型の半導体層13,n
+ 導電型の半導体層14、およびp+ 導電型の半導体層
15が構成するトランジスタにより電流を供給し、ソフ
トなリカバリー特性を実現する。
【0017】ところで、p+ 導電型の半導体層12,n
~ 導電型の半導体層13,n+ 導電型の半導体層14、
およびp+ 導電型の半導体層15が構成するトランジス
タが動作するためには、以下のような条件を満たす必要
がある。次にこの条件について説明する。
~ 導電型の半導体層13,n+ 導電型の半導体層14、
およびp+ 導電型の半導体層15が構成するトランジス
タが動作するためには、以下のような条件を満たす必要
がある。次にこの条件について説明する。
【0018】トランジスタが動作するためには、n+ 導
電型の半導体層14とp+ 導電型の半導体層15が作る
接合J3に0.5V 以上の順バイアスが印可されなけれ
ばならない。x軸を図2のように定義し、ダイオードを
流れる電流密度をiとすると、半導体層13と半導体層
15に挟まれたn+ 導電型の半導体層14領域の任意の
x点をx軸方向に流れる電流値Ixは Ix=i・x …(1) となる。ただし、素子の厚み(紙面に垂直方向)は1cm
としている。また、x軸方向に微少区間dx取り、この
区間の抵抗をdr、n~ 導電型の半導体層13とすると
p+ 導電型の半導体層15に挟まれたn+ 導電型の半導
体層14のシート抵抗をρs とすると dr=ρs・dx …(2) となる。したがって、微少区間dxに発生する電圧dV
は dV=Ix・dr=ρs ・i・x・dx …(3) で得られる。したがって、前記トランジスタの中で最も
順バイアスされやすいx=L1/2点(半導体層13と
半導体層15に挟まれた半導体層14領域の中間点)で
の電圧Vは、式(3)を0からL1/2まで積分するこ
とにより得られ、 V=ρs・i・(1/2)・(L1/2)2 …(4) となる。
電型の半導体層14とp+ 導電型の半導体層15が作る
接合J3に0.5V 以上の順バイアスが印可されなけれ
ばならない。x軸を図2のように定義し、ダイオードを
流れる電流密度をiとすると、半導体層13と半導体層
15に挟まれたn+ 導電型の半導体層14領域の任意の
x点をx軸方向に流れる電流値Ixは Ix=i・x …(1) となる。ただし、素子の厚み(紙面に垂直方向)は1cm
としている。また、x軸方向に微少区間dx取り、この
区間の抵抗をdr、n~ 導電型の半導体層13とすると
p+ 導電型の半導体層15に挟まれたn+ 導電型の半導
体層14のシート抵抗をρs とすると dr=ρs・dx …(2) となる。したがって、微少区間dxに発生する電圧dV
は dV=Ix・dr=ρs ・i・x・dx …(3) で得られる。したがって、前記トランジスタの中で最も
順バイアスされやすいx=L1/2点(半導体層13と
半導体層15に挟まれた半導体層14領域の中間点)で
の電圧Vは、式(3)を0からL1/2まで積分するこ
とにより得られ、 V=ρs・i・(1/2)・(L1/2)2 …(4) となる。
【0019】したがって、リカバリー時にトランジスタ
が動作するためには、 0.5≦ρs・i・(1/2)・(L1/2)2 …(5) が満足されればよい。
が動作するためには、 0.5≦ρs・i・(1/2)・(L1/2)2 …(5) が満足されればよい。
【0020】ところで、本発明は、リカバリー時に、p
+ 導電型の半導体層12,n~ 導電型の半導体層13,
n+ 導電型の半導体層14、およびp+ 導電型の半導体
層15が構成するトランジスタが動作することで、ソフ
トなリカバリー特性を実現している。したがって、本発
明の効果を得るには、トランジスタは少なくともリカバ
リー時のピーク電流密度irpで動作する必要がある。し
たがって、本発明は 0.5≦ρs・Irp・(1/2)・(L1/2)2 …(6) を満足することを必要とする。例えば、具体的な値につ
いて検討すると、接合J2とJ3に挟まれたn+ 導電型
の半導体層14のシート抵抗が1000Ω(不純物密度
が約1×1016cm~3、厚さtが約10μm程度の場
合)、リカバリー時のピーク電流密度irpが100A/
cm~2であるとき、L1=63μmで、V=0.5V とな
る。このことから、トランジスタを動作させるために
は、L1≧63μmとすることが必要である。また、i
rpが200A/cm~2の時は、L1≧44μm,500A
/cm~2の時は、L1≧28μmとする。さらに、シート
抵抗が5000Ω(不純物密度が約2×1015cm~3、厚
さtが約10μm程度の場合)の時は、ピーク電流密度
irpが100A/cm~2である時、L1=28μm,200A
/cm~2の時は、L1≧20μm,500A/cm~2の時
は、L1≧13μmとする。さらに、シート抵抗が20
000Ω(不純物密度が約1×1015cm~3、厚さtが約
5μm程度の場合)の時は、irp=100A/cm~2で、
L1≧15μm,200A/cm~2の時は、L1≧10μ
m,500A/cm~2の時は、L1≧6.3μmとする。
+ 導電型の半導体層12,n~ 導電型の半導体層13,
n+ 導電型の半導体層14、およびp+ 導電型の半導体
層15が構成するトランジスタが動作することで、ソフ
トなリカバリー特性を実現している。したがって、本発
明の効果を得るには、トランジスタは少なくともリカバ
リー時のピーク電流密度irpで動作する必要がある。し
たがって、本発明は 0.5≦ρs・Irp・(1/2)・(L1/2)2 …(6) を満足することを必要とする。例えば、具体的な値につ
いて検討すると、接合J2とJ3に挟まれたn+ 導電型
の半導体層14のシート抵抗が1000Ω(不純物密度
が約1×1016cm~3、厚さtが約10μm程度の場
合)、リカバリー時のピーク電流密度irpが100A/
cm~2であるとき、L1=63μmで、V=0.5V とな
る。このことから、トランジスタを動作させるために
は、L1≧63μmとすることが必要である。また、i
rpが200A/cm~2の時は、L1≧44μm,500A
/cm~2の時は、L1≧28μmとする。さらに、シート
抵抗が5000Ω(不純物密度が約2×1015cm~3、厚
さtが約10μm程度の場合)の時は、ピーク電流密度
irpが100A/cm~2である時、L1=28μm,200A
/cm~2の時は、L1≧20μm,500A/cm~2の時
は、L1≧13μmとする。さらに、シート抵抗が20
000Ω(不純物密度が約1×1015cm~3、厚さtが約
5μm程度の場合)の時は、irp=100A/cm~2で、
L1≧15μm,200A/cm~2の時は、L1≧10μ
m,500A/cm~2の時は、L1≧6.3μmとする。
【0021】本発明のダイオードは、前述した値でも十
分にソフトなリカバリー特性を実現するが、irp/10
程度の電流密度でもトランジスタが動作するように設定
すると、さらにソフトなリカバリー特性が得られる。こ
れは、図4(b)に示すように(詳細は後述する)、リ
カバリー電流がピークになる時刻t5 を過ぎてから電流
値がirp/10程度に減少するまでトランジスタ効果に
よる電流を流すと、よりリカバリー波形がソフトになる
からである。したがって、前述したL1の値をそれぞれ
3倍程度にすると、よりソフトなリカバリー特性が得ら
れる。
分にソフトなリカバリー特性を実現するが、irp/10
程度の電流密度でもトランジスタが動作するように設定
すると、さらにソフトなリカバリー特性が得られる。こ
れは、図4(b)に示すように(詳細は後述する)、リ
カバリー電流がピークになる時刻t5 を過ぎてから電流
値がirp/10程度に減少するまでトランジスタ効果に
よる電流を流すと、よりリカバリー波形がソフトになる
からである。したがって、前述したL1の値をそれぞれ
3倍程度にすると、よりソフトなリカバリー特性が得ら
れる。
【0022】ところで、(6)式の関係から明らかなよ
うに、接合J2とJ3に挟まれたn+ 導電型の半導体層
14のシート抵抗ρs の値を大きくすれば、L1をより
小さな値の範囲まで、トランジスタを駆動させることが
できる。しかし、シート抵抗の最大値は、以下に述べる
ような制限が存在する。これについて説明する。
うに、接合J2とJ3に挟まれたn+ 導電型の半導体層
14のシート抵抗ρs の値を大きくすれば、L1をより
小さな値の範囲まで、トランジスタを駆動させることが
できる。しかし、シート抵抗の最大値は、以下に述べる
ような制限が存在する。これについて説明する。
【0023】接合J2とJ3に挟まれたn+ 導電型の半
導体層14の不純物濃度と厚さをtを薄くするほどシー
ト抵抗ρs は大きくなるが、大きくしすぎると、接合J
2とJ3に挟まれた領域の不純物量の低下にともない、
逆方向電圧を印加したときに主接合J1から広がる空乏
層が、p+ 導電型の半導体層15に到達し、素子の耐圧
が低下する。つまり、主接合J1付近でのアバランシェ
によって決まる耐圧までは、空乏層がp+ 導電型の半導
体層15に到達しないように、主接合J1から接合J3
間での不純物量を制限する必要がある。
導体層14の不純物濃度と厚さをtを薄くするほどシー
ト抵抗ρs は大きくなるが、大きくしすぎると、接合J
2とJ3に挟まれた領域の不純物量の低下にともない、
逆方向電圧を印加したときに主接合J1から広がる空乏
層が、p+ 導電型の半導体層15に到達し、素子の耐圧
が低下する。つまり、主接合J1付近でのアバランシェ
によって決まる耐圧までは、空乏層がp+ 導電型の半導
体層15に到達しないように、主接合J1から接合J3
間での不純物量を制限する必要がある。
【0024】J1接合の接合点での電界Eは E=q・Q/εs …(7) で求められる。ここで、qは電子の電荷量、QはJ1接
合を中心に二方向に広がる空乏層のうち、一方の空乏層
内に存在する単位面積当たりの不純物量、εsは半導体
材料の誘電率である。例えばダイオードが図2のような
構造であった場合、n~ 導電型の半導体層13とn+ 導
電型の半導体層14の不純物量(単位面積当たり)の合
計をQPとすれば、空乏層がp+ 導電型の半導体領域1
6に到達する(パンチスルー点)時点での、J1接合で
の電界EPは EP=q・(QP)/εs …(8) となる。パンチスルーしない場合は、J1接合付近での
電界がアバランシェ降伏を引き起こす電界Emに達した
ときにアバランシェ降伏が発生する。したがって、パン
チスルーするよりも先にアバランシェ降伏が発生するた
めには、(8)式で示されるパンチスルー時のJ1接合
での電界EPが電界Emより大きいときに得られ、 EP=q・(QP)/εs≧Em …(9) となる。ゆえに、パンチスルー電圧VPがアバランシェ
降伏電圧VBOより大きくなるためには、接合J1と接
合J3間のn~ 導電型の半導体層13とn+ 導電型の半
導体領層4の不純物量の合計QPが QP≧(Em)・(εs)/q …(10) であればよい。例えば、シリコンの場合、Em=3×1
03(V/m),εs=1.054×10~12(F/c
m),q=1.602×10~19(C)であることから、
n~ 導電型の半導体層13とn+ 導電型の半導体層14
の不純物量の合計QPは、 QP≧1.974×1012 (cm~2) …(11) を満足することが必要である。
合を中心に二方向に広がる空乏層のうち、一方の空乏層
内に存在する単位面積当たりの不純物量、εsは半導体
材料の誘電率である。例えばダイオードが図2のような
構造であった場合、n~ 導電型の半導体層13とn+ 導
電型の半導体層14の不純物量(単位面積当たり)の合
計をQPとすれば、空乏層がp+ 導電型の半導体領域1
6に到達する(パンチスルー点)時点での、J1接合で
の電界EPは EP=q・(QP)/εs …(8) となる。パンチスルーしない場合は、J1接合付近での
電界がアバランシェ降伏を引き起こす電界Emに達した
ときにアバランシェ降伏が発生する。したがって、パン
チスルーするよりも先にアバランシェ降伏が発生するた
めには、(8)式で示されるパンチスルー時のJ1接合
での電界EPが電界Emより大きいときに得られ、 EP=q・(QP)/εs≧Em …(9) となる。ゆえに、パンチスルー電圧VPがアバランシェ
降伏電圧VBOより大きくなるためには、接合J1と接
合J3間のn~ 導電型の半導体層13とn+ 導電型の半
導体領層4の不純物量の合計QPが QP≧(Em)・(εs)/q …(10) であればよい。例えば、シリコンの場合、Em=3×1
03(V/m),εs=1.054×10~12(F/c
m),q=1.602×10~19(C)であることから、
n~ 導電型の半導体層13とn+ 導電型の半導体層14
の不純物量の合計QPは、 QP≧1.974×1012 (cm~2) …(11) を満足することが必要である。
【0025】(11)式の関係は、ダイオードの逆方向
特性で定義することもできる。空乏層がp+ 導電型の半
導体層15に到達(以後、パンチスルーと記述)する
と、p+ 導電型の半導体層15からn~ 導電型の半導体
層13に正孔が注入されるため、パンチスルーした逆方
向電圧で電流が増加し始める。逆方向電圧の増加ととも
に注入される正孔の量は増大し、この量がある値に達す
ると、注入された正孔が主接合J1付近でアバランシェ
現象を発生させ、ダイオードの逆方向電流が指数関数的
に急増する。つまり、空乏層がp+ 導電型の半導体層1
5に到達する構造のダイオードの場合、逆方向電流が緩
やかに増加し始める逆方向電圧V1と逆方向電流が急増
する逆方向電圧V2の二点を持つ。これに対し、パンチ
スルーしない場合は、逆方向電流が、逆方向電圧の一点
で急増する。このように、本発明のダイオードは、逆方
向電流が一点で増加することを特徴とする。
特性で定義することもできる。空乏層がp+ 導電型の半
導体層15に到達(以後、パンチスルーと記述)する
と、p+ 導電型の半導体層15からn~ 導電型の半導体
層13に正孔が注入されるため、パンチスルーした逆方
向電圧で電流が増加し始める。逆方向電圧の増加ととも
に注入される正孔の量は増大し、この量がある値に達す
ると、注入された正孔が主接合J1付近でアバランシェ
現象を発生させ、ダイオードの逆方向電流が指数関数的
に急増する。つまり、空乏層がp+ 導電型の半導体層1
5に到達する構造のダイオードの場合、逆方向電流が緩
やかに増加し始める逆方向電圧V1と逆方向電流が急増
する逆方向電圧V2の二点を持つ。これに対し、パンチ
スルーしない場合は、逆方向電流が、逆方向電圧の一点
で急増する。このように、本発明のダイオードは、逆方
向電流が一点で増加することを特徴とする。
【0026】本発明のダイオードはリカバリー時にトラ
ンジスタ電流が流れ、ソフトなリカバリー特性を実現す
るが、n~ 導電型の半導体層13を以下に述べるような
範囲に設定するとさらに良い結果が得られる。この点に
ついて、図3と図4を用いて説明する。
ンジスタ電流が流れ、ソフトなリカバリー特性を実現す
るが、n~ 導電型の半導体層13を以下に述べるような
範囲に設定するとさらに良い結果が得られる。この点に
ついて、図3と図4を用いて説明する。
【0027】図4は、本発明のダイオードをインバータ
回路に応用したとき得られる効果を説明するための回路
図である。実際のインバータ回路は、例えば三相電動誘
導機を制御する場合であれば、図10のような回路構成
になり、図4の回路はこの中から一相分を抜き出しか
つ、上アームのスイッチング素子IGBT,下アームの
フリーフォイールダイオードDF 、及びスナバ回路を省
略して記載している。また、インダクタンスLM は三相
誘導機のインダクタンスに相当する。スイッチング素子
IGBTのゲート電極に、t1 において図4(b)に示
すごとく正の電圧を印加すると、IGBTはオン状態と
なりIGBTに電流が流れる。時刻t2 において、ゲー
ト電極に負の電圧を印加するとIGBTはオフ状態とな
り電流が遮断され、負荷インダクタンスLM を流れてい
た電流は、フリーフォイールダイオードDF へ環流す
る。この時、フリーフォイールダイオードには順方向電
流が流れる。時刻t3 において、再びIGBTがオン状
態になると、フリーフォイールダイオードには逆方向電
圧が印加されるが、ダイオード中には順方向状態の時に
蓄えられたキャリアが存在し、これがリカバリー電流と
して流れるために、リカバリーの初期段階ではダイオー
ドに加わる逆方向電圧は小さいままを保つ。またこの
時、リカバリー電流は増大し続ける。t4 を過ぎると、
ダイオード内のキャリアの消滅とともに、リカバリー電
流の増加率が減少し始め、これに伴って、フリーフォイ
ールダイオードが加わる逆方向電圧は増大し始める。時
刻t5 を過ぎるとリカバリー電流は一転して、絶対値を
減少し始める。リカバリー電流はインダクタンスLL を
も流れるために、t5 を過ぎてからのリカバリー電流の
絶対値の減少速度が速いほど、インダクタンスLL によ
って大きな過電圧がフリーフォイールダイオードに加わ
り、図4(b)に示すような振動現象が発生する。本発
明のダイオードの場合、前述したようにリカバリー時に
トランジスタ効果による電流が流れ、リカバリー電流の
急激な減少が防止されるために、図4(b)の実線で示
すように、リカバリー特性がソフトになり、ダイオード
に加わる過電圧が小さくなる。
回路に応用したとき得られる効果を説明するための回路
図である。実際のインバータ回路は、例えば三相電動誘
導機を制御する場合であれば、図10のような回路構成
になり、図4の回路はこの中から一相分を抜き出しか
つ、上アームのスイッチング素子IGBT,下アームの
フリーフォイールダイオードDF 、及びスナバ回路を省
略して記載している。また、インダクタンスLM は三相
誘導機のインダクタンスに相当する。スイッチング素子
IGBTのゲート電極に、t1 において図4(b)に示
すごとく正の電圧を印加すると、IGBTはオン状態と
なりIGBTに電流が流れる。時刻t2 において、ゲー
ト電極に負の電圧を印加するとIGBTはオフ状態とな
り電流が遮断され、負荷インダクタンスLM を流れてい
た電流は、フリーフォイールダイオードDF へ環流す
る。この時、フリーフォイールダイオードには順方向電
流が流れる。時刻t3 において、再びIGBTがオン状
態になると、フリーフォイールダイオードには逆方向電
圧が印加されるが、ダイオード中には順方向状態の時に
蓄えられたキャリアが存在し、これがリカバリー電流と
して流れるために、リカバリーの初期段階ではダイオー
ドに加わる逆方向電圧は小さいままを保つ。またこの
時、リカバリー電流は増大し続ける。t4 を過ぎると、
ダイオード内のキャリアの消滅とともに、リカバリー電
流の増加率が減少し始め、これに伴って、フリーフォイ
ールダイオードが加わる逆方向電圧は増大し始める。時
刻t5 を過ぎるとリカバリー電流は一転して、絶対値を
減少し始める。リカバリー電流はインダクタンスLL を
も流れるために、t5 を過ぎてからのリカバリー電流の
絶対値の減少速度が速いほど、インダクタンスLL によ
って大きな過電圧がフリーフォイールダイオードに加わ
り、図4(b)に示すような振動現象が発生する。本発
明のダイオードの場合、前述したようにリカバリー時に
トランジスタ効果による電流が流れ、リカバリー電流の
急激な減少が防止されるために、図4(b)の実線で示
すように、リカバリー特性がソフトになり、ダイオード
に加わる過電圧が小さくなる。
【0028】ところで、図4(b)に示したフリーフォ
イールダイオードの電流と電圧の波形から明らかなよう
に、リカバリー特性をソフトにするためには、リカバリ
ー電流がピークとなる時刻t5 以降にトランジスタ効果
による電流を供給することが望ましい。以下、このよう
なより望ましい特性を実現するための、ダイオード構造
について、図3を用いて説明する。
イールダイオードの電流と電圧の波形から明らかなよう
に、リカバリー特性をソフトにするためには、リカバリ
ー電流がピークとなる時刻t5 以降にトランジスタ効果
による電流を供給することが望ましい。以下、このよう
なより望ましい特性を実現するための、ダイオード構造
について、図3を用いて説明する。
【0029】ダイオードに逆方向電圧を印加したとき、
主接合J1より空乏層31が広がる。図3では、n~ 導
電型の半導体層13の不純物濃度が、p+ 導電型の半導
体層12のそれに比べ十分に小さい場合を想定している
ので、空乏層31はn~ 導電型の半導体層13に広が
る。空乏層31の幅は、逆方向電圧に応じて広がるの
で、十分に大きな逆方向電圧が印加されると空乏層は接
合J2に到達する。n~ 導電型の半導体層13内にキャ
リアが蓄積された状態では、p+ 導電型の半導体層15
からの正孔は、n~ 導電型の半導体層13内の蓄積キャ
リアによって妨害され、n~ 導電型の半導体層13内に
注入されないことから、大きな正孔の注入を得るために
はn~ 導電型の半導体層13が空乏化することが必要で
ある。このことは、空乏層31がJ2に到達するまでの
トランジスタ効果は小さく、到達した後は大きなトラン
ジスタ電流が得られることを意味している。したがっ
て、リカバリー電流がピークに達したt5 以後にだけト
ランジスタ効果を得てソフトなリカバリー特性を実現す
るためには、t5 の時に加わる逆方向電圧で空乏層31
が接合J2に到達するように、n~ 導電型の半導体層の
不純物濃度を設定すればよい。通常、リカバリー電流の
ピーク時にダイオードに加わる逆方向電圧の大きさは電
源電圧Vとすると、V/2からVであることから、この
電圧範囲で空乏層31が接合J2に到達するようにn~
導電型の半導体層の不純物濃度を設定することが望まし
い。具体的には、不純物濃度をND、逆方向電圧をVR
とすると、空乏層の幅WDは、 WD={2・ε・VR/(q・ND)}0.5 …(12) で得られることから、n~ 導電型の半導体層の厚Wは {2・ε・(V/2)/(q・ND)}0.5≦W≦{2・ε・V/(q・ND)}0.5 …(13) の範囲に設定することがよい。ここで、εはn~ 導電型
の半導体層13の誘電率、qは電子の電荷量である。よ
り具体的には、例えば、n~ 導電型の半導体層13の不
純物密度ND=2×1013cm~2程度(耐圧3から4kV
程度に相当)のシリコンで作られたダイオードを、電源
電圧V=1500Vで駆動する場合、Wを220μmか
ら320μm程度の範囲にすることがよい。
主接合J1より空乏層31が広がる。図3では、n~ 導
電型の半導体層13の不純物濃度が、p+ 導電型の半導
体層12のそれに比べ十分に小さい場合を想定している
ので、空乏層31はn~ 導電型の半導体層13に広が
る。空乏層31の幅は、逆方向電圧に応じて広がるの
で、十分に大きな逆方向電圧が印加されると空乏層は接
合J2に到達する。n~ 導電型の半導体層13内にキャ
リアが蓄積された状態では、p+ 導電型の半導体層15
からの正孔は、n~ 導電型の半導体層13内の蓄積キャ
リアによって妨害され、n~ 導電型の半導体層13内に
注入されないことから、大きな正孔の注入を得るために
はn~ 導電型の半導体層13が空乏化することが必要で
ある。このことは、空乏層31がJ2に到達するまでの
トランジスタ効果は小さく、到達した後は大きなトラン
ジスタ電流が得られることを意味している。したがっ
て、リカバリー電流がピークに達したt5 以後にだけト
ランジスタ効果を得てソフトなリカバリー特性を実現す
るためには、t5 の時に加わる逆方向電圧で空乏層31
が接合J2に到達するように、n~ 導電型の半導体層の
不純物濃度を設定すればよい。通常、リカバリー電流の
ピーク時にダイオードに加わる逆方向電圧の大きさは電
源電圧Vとすると、V/2からVであることから、この
電圧範囲で空乏層31が接合J2に到達するようにn~
導電型の半導体層の不純物濃度を設定することが望まし
い。具体的には、不純物濃度をND、逆方向電圧をVR
とすると、空乏層の幅WDは、 WD={2・ε・VR/(q・ND)}0.5 …(12) で得られることから、n~ 導電型の半導体層の厚Wは {2・ε・(V/2)/(q・ND)}0.5≦W≦{2・ε・V/(q・ND)}0.5 …(13) の範囲に設定することがよい。ここで、εはn~ 導電型
の半導体層13の誘電率、qは電子の電荷量である。よ
り具体的には、例えば、n~ 導電型の半導体層13の不
純物密度ND=2×1013cm~2程度(耐圧3から4kV
程度に相当)のシリコンで作られたダイオードを、電源
電圧V=1500Vで駆動する場合、Wを220μmか
ら320μm程度の範囲にすることがよい。
【0030】図5は、本発明の他の1実施例である。本
発明は、図1に示した接合構造に、さらにn++導電型の
半導体層51をn+ 導電型の半導体層14とp+ 導電型
の半導体層15とカソード電極16に接するように設け
た構造となっている。尚、本実施例に当たり、n++導電
型の半導体層51は必ずしもp+ 導電型の半導体層15
に両側で接している必要はなく、n+ 導電型の半導体層
14が直接カソード電極16にオーミック接触していて
もよい。本ダイオードは、n+ 導電型の半導体層14
が、より高不純物濃度のn++型導電型の半導体層51を
通してカソード電極にオーミック接触していることを特
徴とし、n+ 導電型の半導体層14とカソード電極16
の電気的な接触抵抗がより小さくなる。また、本構造
は、カソード電極16からn~ 導電型の半導体層13に
かけての不純物の濃度勾配が急峻になるため、カソード
電極16側からの電子がn~ 導電型の半導体層13へ注
入しやすく、順方向の電圧降下が小さくなるという特徴
を合わせ持っている。なお、本ダイオードで、n++導電
型の半導体層51とn+ 導電型の半導体層の接合部およ
びp+ 導電型の半導体層15とn+ 導電型の半導体層の
接合部との位置関係は特に限定する必要はなく、素子製
作上は、n++導電型の半導体層51の接合が深い方が作
りやすい。
発明は、図1に示した接合構造に、さらにn++導電型の
半導体層51をn+ 導電型の半導体層14とp+ 導電型
の半導体層15とカソード電極16に接するように設け
た構造となっている。尚、本実施例に当たり、n++導電
型の半導体層51は必ずしもp+ 導電型の半導体層15
に両側で接している必要はなく、n+ 導電型の半導体層
14が直接カソード電極16にオーミック接触していて
もよい。本ダイオードは、n+ 導電型の半導体層14
が、より高不純物濃度のn++型導電型の半導体層51を
通してカソード電極にオーミック接触していることを特
徴とし、n+ 導電型の半導体層14とカソード電極16
の電気的な接触抵抗がより小さくなる。また、本構造
は、カソード電極16からn~ 導電型の半導体層13に
かけての不純物の濃度勾配が急峻になるため、カソード
電極16側からの電子がn~ 導電型の半導体層13へ注
入しやすく、順方向の電圧降下が小さくなるという特徴
を合わせ持っている。なお、本ダイオードで、n++導電
型の半導体層51とn+ 導電型の半導体層の接合部およ
びp+ 導電型の半導体層15とn+ 導電型の半導体層の
接合部との位置関係は特に限定する必要はなく、素子製
作上は、n++導電型の半導体層51の接合が深い方が作
りやすい。
【0031】図6は、本発明の他の実施例であるダイオ
ードの構造を示す。本ダイオードは、図5のダイオード
のn+ 導電型の半導体層14を取り除いた構造となって
いる。本ダイオードでは、主接合J1からn~ 導電型の
半導体層13内に広がった空乏層はn+ 導電型の半導体
層61でブロックされるため、n~ 導電型の半導体層1
3とn+ 導電型の半導体領域61の接合J2およびn~
導電型の半導体層13とp+ 導電型の半導体層15の接
合J3によって囲まれたn~ 導電型の半導体層部が、リ
カバリー時にトランジスタのベース層として働く。した
がって、この部分のシート抵抗を用いて(5)式の条件
を満たすようにする。尚、本ダイオードの場合、(1
1)式の不純物総量の条件は適用できない。何故なら、
n+ 導電型の半導体層61が空乏層のブロッキング層と
して機能するからである。n+ 導電型の半導体層61の
ブロッキング効果は、n+ 導電型の半導体層61間の距
離や、接合J2とJ3との距離Lによって異なり、素子
の耐圧が劣化することなくトランジスタ効果を得るに
は、ダイオードに逆方向電圧を印加したときに広がる空
乏層がp+ 導電型の半導体層15に到達しないようにす
る。具体的な判定は、前述したように、逆方向電流が、
逆方向電圧の一点で急増するようにする。パンチスルー
電流が流れず、十分なトランジスタ効果を得るための具
体的一例としては、接合J2とJ3の距離Lが20μ
m、n+ 導電型の半導体層61間の距離が5μm程度が
よい。
ードの構造を示す。本ダイオードは、図5のダイオード
のn+ 導電型の半導体層14を取り除いた構造となって
いる。本ダイオードでは、主接合J1からn~ 導電型の
半導体層13内に広がった空乏層はn+ 導電型の半導体
層61でブロックされるため、n~ 導電型の半導体層1
3とn+ 導電型の半導体領域61の接合J2およびn~
導電型の半導体層13とp+ 導電型の半導体層15の接
合J3によって囲まれたn~ 導電型の半導体層部が、リ
カバリー時にトランジスタのベース層として働く。した
がって、この部分のシート抵抗を用いて(5)式の条件
を満たすようにする。尚、本ダイオードの場合、(1
1)式の不純物総量の条件は適用できない。何故なら、
n+ 導電型の半導体層61が空乏層のブロッキング層と
して機能するからである。n+ 導電型の半導体層61の
ブロッキング効果は、n+ 導電型の半導体層61間の距
離や、接合J2とJ3との距離Lによって異なり、素子
の耐圧が劣化することなくトランジスタ効果を得るに
は、ダイオードに逆方向電圧を印加したときに広がる空
乏層がp+ 導電型の半導体層15に到達しないようにす
る。具体的な判定は、前述したように、逆方向電流が、
逆方向電圧の一点で急増するようにする。パンチスルー
電流が流れず、十分なトランジスタ効果を得るための具
体的一例としては、接合J2とJ3の距離Lが20μ
m、n+ 導電型の半導体層61間の距離が5μm程度が
よい。
【0032】以上で示した実施例のアノード電極側の構
造はp+ 導電型の半導体層12一層で作られた構造に限
定されるわけでなく、例えば図7に示すような構造でも
よい。図7のダイオードは、アノード電極側がp+ 導電
型の半導体層71とp~ 導電型の半導体層72で構成さ
れており、主接合J71付近でのキャリア濃度を低減す
る効果を有している。リカバリー時の最大リカバリー電
流値irpは主接合付近でのキャリア量によって決まり、
キャリア密度が大きいほどirpは大きくなる。本ダイオ
ードは、最大リカバリー電流値irpを小さくするという
特徴を有している。本構造のダイオードにおいても、ト
ランジスタ効果によって、カソード側から正孔が注入さ
れ、ソフトなリカバリー特性が得られる。
造はp+ 導電型の半導体層12一層で作られた構造に限
定されるわけでなく、例えば図7に示すような構造でも
よい。図7のダイオードは、アノード電極側がp+ 導電
型の半導体層71とp~ 導電型の半導体層72で構成さ
れており、主接合J71付近でのキャリア濃度を低減す
る効果を有している。リカバリー時の最大リカバリー電
流値irpは主接合付近でのキャリア量によって決まり、
キャリア密度が大きいほどirpは大きくなる。本ダイオ
ードは、最大リカバリー電流値irpを小さくするという
特徴を有している。本構造のダイオードにおいても、ト
ランジスタ効果によって、カソード側から正孔が注入さ
れ、ソフトなリカバリー特性が得られる。
【0033】図8は、本発明の他の実施例の素子の断面
図である。図1の素子では、電流は図で示した状態にお
いて上下方向に流れる。しかし、本発明は、このような
構造の素子だけでなく、図8のような水平方向に電流が
流れる素子においても有効である。本ダイオードで順方
向電流は、アノード電極A,P+ 導電型の半導体領域8
12,N~ 導電型の半導体領域813,N+ 導電型の半
導体領域810、およびカソード電極Kを通して電流が
流れる。このような構造のダイオードにおいて、本発明
はP+ 型半導体領域811を有し、リカバリー時に、電
子がn+ 導電型の半導体層810を流れることによっ
て、p+ 導電型の半導体層812とn~ 導電型の半導体
層813とn+ 導電型の半導体層810とp+ 導電型の
半導体層811からなるダイオードが動作することを特
徴とする。尚、n+ 導電型の半導体層810の不純物濃
度およびその接合深さは、トランジスタが動作するよう
に設定される。
図である。図1の素子では、電流は図で示した状態にお
いて上下方向に流れる。しかし、本発明は、このような
構造の素子だけでなく、図8のような水平方向に電流が
流れる素子においても有効である。本ダイオードで順方
向電流は、アノード電極A,P+ 導電型の半導体領域8
12,N~ 導電型の半導体領域813,N+ 導電型の半
導体領域810、およびカソード電極Kを通して電流が
流れる。このような構造のダイオードにおいて、本発明
はP+ 型半導体領域811を有し、リカバリー時に、電
子がn+ 導電型の半導体層810を流れることによっ
て、p+ 導電型の半導体層812とn~ 導電型の半導体
層813とn+ 導電型の半導体層810とp+ 導電型の
半導体層811からなるダイオードが動作することを特
徴とする。尚、n+ 導電型の半導体層810の不純物濃
度およびその接合深さは、トランジスタが動作するよう
に設定される。
【0034】図8(a)と(b)はカソード電極K部が
異なる。図8(a)はn+ 導電型の半導体層810がp
+ 導電型の半導体層811の一方でしかカソード電極に
接しないのに対し、(b)は両側で接している。本発明
の上ではどちらの構造でもよいが、(a)の構造は、リ
カバリー時の電子電流がp+ 導電型の半導体層811を
回るように長い距離を流れるために、リカバリー時のト
ランジスタ効果による電流がより大きく得られる。ま
た、図8において、814は電気的な絶縁領域を表し、
逆方向電圧印加時に、p+ 導電型の半導体層812とn
~ 導電型の半導体層813とが作る主接合J81から広
がる空乏層が到達しないほどに厚ければ、特にこの領域
を設ける必要はない。この場合はN~ 導電型の半導体層
813内に広がる空乏層が電気的絶縁領域として機能す
る。
異なる。図8(a)はn+ 導電型の半導体層810がp
+ 導電型の半導体層811の一方でしかカソード電極に
接しないのに対し、(b)は両側で接している。本発明
の上ではどちらの構造でもよいが、(a)の構造は、リ
カバリー時の電子電流がp+ 導電型の半導体層811を
回るように長い距離を流れるために、リカバリー時のト
ランジスタ効果による電流がより大きく得られる。ま
た、図8において、814は電気的な絶縁領域を表し、
逆方向電圧印加時に、p+ 導電型の半導体層812とn
~ 導電型の半導体層813とが作る主接合J81から広
がる空乏層が到達しないほどに厚ければ、特にこの領域
を設ける必要はない。この場合はN~ 導電型の半導体層
813内に広がる空乏層が電気的絶縁領域として機能す
る。
【0035】図9は、本発明のダイオードのカソード電
極16側のn+ 導電型の半導体層14とp+ 導電型の半
導体層15の配置パターンの例を示す。図9(a)は、
n+ 導電型の半導体層14とp+ 導電型の半導体層15
がストライプ状に配置された構造。図9(b)は、p+
導電型の半導体層15がn+ 導電型の半導体層14を囲
むように配置した構造、図9(c)はn+ 導電型の半導
体層14がp+導電型の半導体層15を囲むように配置
した構造である。このように、本発明のダイオードの構
造は、p+ 導電型の半導体層15とn+ 導電型の半導体
層14の相対的な配置に依存することはない。p+ 導電
型の半導体層15とn+ 導電型の半導体層14の面積比
率を換えることで、トランジスタ効果による電流量が調
整でき、大きな電流が必要な場合は、p+ 導電型の半導
体層15の面積を大きくする。これらの、面積比率を応
用上の目的によって設定することで、本発明をさらに有
効に活用することができる。
極16側のn+ 導電型の半導体層14とp+ 導電型の半
導体層15の配置パターンの例を示す。図9(a)は、
n+ 導電型の半導体層14とp+ 導電型の半導体層15
がストライプ状に配置された構造。図9(b)は、p+
導電型の半導体層15がn+ 導電型の半導体層14を囲
むように配置した構造、図9(c)はn+ 導電型の半導
体層14がp+導電型の半導体層15を囲むように配置
した構造である。このように、本発明のダイオードの構
造は、p+ 導電型の半導体層15とn+ 導電型の半導体
層14の相対的な配置に依存することはない。p+ 導電
型の半導体層15とn+ 導電型の半導体層14の面積比
率を換えることで、トランジスタ効果による電流量が調
整でき、大きな電流が必要な場合は、p+ 導電型の半導
体層15の面積を大きくする。これらの、面積比率を応
用上の目的によって設定することで、本発明をさらに有
効に活用することができる。
【0036】図10は、本発明のダイオードを使用した
三相誘導電動機を駆動するためのインバータ回路の一例
である。2個のスイッチング素子(例えばIGBT11とIGBT
12)が直列に接続されている。また、それぞれのスイッ
チング素子にはフライフォイールダイオードDF が並列
に接続されている。さらに、それぞれのスイッチング素
子には、スイッチング時の急激な電圧の上昇からスイッ
チング素子を保護するために、いわゆるスナバ回路Sが
並列に接続されている。このスナバ回路はダイオードD
S と抵抗RS の並列接続回路にコンデンサCSを直列に
接続したものである。各相における2個のスイッチング
素子の接続点は、それぞれ交流端子T3,T4,T5に接続
される。各交流端子に3相誘導電動機が接続される。上
アーム側のスイッチング素子のアノード端子は3個とも
共通であり、直流端子T1 において直流電圧源の高電位
側と接続されている。下アーム側のスイッチング素子の
カソード電極は3個とも共通であり直流端子T2 におい
て直流電圧源の低電位側と接続されている。このような
構成の装置において各スイッチング素子のスイッチング
により直流を交流に変換することにより、三相誘導電動
機を駆動する。
三相誘導電動機を駆動するためのインバータ回路の一例
である。2個のスイッチング素子(例えばIGBT11とIGBT
12)が直列に接続されている。また、それぞれのスイッ
チング素子にはフライフォイールダイオードDF が並列
に接続されている。さらに、それぞれのスイッチング素
子には、スイッチング時の急激な電圧の上昇からスイッ
チング素子を保護するために、いわゆるスナバ回路Sが
並列に接続されている。このスナバ回路はダイオードD
S と抵抗RS の並列接続回路にコンデンサCSを直列に
接続したものである。各相における2個のスイッチング
素子の接続点は、それぞれ交流端子T3,T4,T5に接続
される。各交流端子に3相誘導電動機が接続される。上
アーム側のスイッチング素子のアノード端子は3個とも
共通であり、直流端子T1 において直流電圧源の高電位
側と接続されている。下アーム側のスイッチング素子の
カソード電極は3個とも共通であり直流端子T2 におい
て直流電圧源の低電位側と接続されている。このような
構成の装置において各スイッチング素子のスイッチング
により直流を交流に変換することにより、三相誘導電動
機を駆動する。
【0037】図10のインバータ回路の動作は、図4の
回路の動作説明から容易に理解できることから、回路動
作の説明は省略する。尚、当然のことであるが、この回
路の中に使用されているスナバダイオードDSおよびフ
ライフォイールダイオードDFは前記実施例で示してき
た構造のダイオードであり、リカバリー時にトランジス
タ効果による電流が流れる。各ダイオードのリカバリー
特性がソフトになり、スイッチングノイズが抑制され、
回路の誤動作や電磁ノイズが大幅に抑制できる。また、
ダイオードの電力損失も大幅に低減できる。
回路の動作説明から容易に理解できることから、回路動
作の説明は省略する。尚、当然のことであるが、この回
路の中に使用されているスナバダイオードDSおよびフ
ライフォイールダイオードDFは前記実施例で示してき
た構造のダイオードであり、リカバリー時にトランジス
タ効果による電流が流れる。各ダイオードのリカバリー
特性がソフトになり、スイッチングノイズが抑制され、
回路の誤動作や電磁ノイズが大幅に抑制できる。また、
ダイオードの電力損失も大幅に低減できる。
【0038】尚、本発明のダイオードはこれまでに説明
した構造に限定されるわけでなく、リカバリー時にトラ
ンジスタ電流の流れるいかなる構造のダイオードであっ
てもよい。また、上記ダイオードにおいて、p導電型
と、n導電型は逆になってもよいのは当然である。
した構造に限定されるわけでなく、リカバリー時にトラ
ンジスタ電流の流れるいかなる構造のダイオードであっ
てもよい。また、上記ダイオードにおいて、p導電型
と、n導電型は逆になってもよいのは当然である。
【0039】
【発明の効果】以上本発明によれば、ダイオードに順方
向電流が流れているときの損失が増加することなくダイ
オードのリカバリー特性がソフトになり、リカバリー時
に発生する電気的ノイズが抑制でき、電力変換装置の誤
動作や電磁ノイズの発生を防止することができる。
向電流が流れているときの損失が増加することなくダイ
オードのリカバリー特性がソフトになり、リカバリー時
に発生する電気的ノイズが抑制でき、電力変換装置の誤
動作や電磁ノイズの発生を防止することができる。
【図1】本発明のダイオードの一実施例を示す概略斜視
図である。
図である。
【図2】本発明を説明するためのダイオードの断面図で
ある。
ある。
【図3】本発明を説明するためのダイオードの断面図で
ある。
ある。
【図4】(a)は本発明を説明するための具体的な応用
回路、(b)は各部での電流と電圧のスイッチング波形
である。
回路、(b)は各部での電流と電圧のスイッチング波形
である。
【図5】本発明のダイオードの異なる実施例を示す概略
斜視図である。
斜視図である。
【図6】本発明のダイオードの更に異なる実施例を示す
概略斜視図である。
概略斜視図である。
【図7】本発明のダイオードの更に異なる実施例を示す
概略斜視図である。
概略斜視図である。
【図8】本発明のダイオードの更に異なる実施例を示す
断面図である。
断面図である。
【図9】本発明のダイオードのカソード電極側の平面パ
ターンである。
ターンである。
【図10】本発明を適用した電圧型インバータ装置の実
施例を示す回路図である。
施例を示す回路図である。
1…本発明のダイオード、12,15…p+ 導電型の半
導体層、13…n~ 導電型の半導体層、14…n+ 導電
型の半導体層、27…正孔、DF …フリーフォイールダ
イオード、101…三相誘導電動機。
導体層、13…n~ 導電型の半導体層、14…n+ 導電
型の半導体層、27…正孔、DF …フリーフォイールダ
イオード、101…三相誘導電動機。
Claims (4)
- 【請求項1】第1導電型の第1の半導体層と、 第1の半導体層に隣接する第2導電型の第2の半導体層
と、 第1の半導体層に隣接する第2導電型の第3の半導体層
と、を有し、 第1の半導体層は不純物濃度が異なる複数の領域を有
し、第1の領域が第2の領域に隣接し、第1の領域より
も不純物濃度が高い第2の領域が第3の半導体層に隣接
し、 第2の半導体層にオーミック接触する第1の主電極と、 第1の半導体層の第2の領域及び第3の半導体層にオー
ミック接触する第2の主電極と、を有し、 第1の半導体層と第2の半導体層の主接合を逆バイアス
する電圧を加えたときに、前記第1の半導体層と第3の
半導体層の接合のビルトイン電圧を越えるように、第1
の半導体層と第3の半導体層の不純物濃度と形状寸法が
設定されていることを特徴とするダイオード。 - 【請求項2】請求項1において、前記第2の領域におけ
る前記第2の主電極に隣接する領域の不純物濃度が、前
記第2の領域における前記第1の領域に隣接する領域の
不純物濃度よりも高いことを特徴とするダイオード。 - 【請求項3】請求項1において、前記第3の半導体層は
前記第1の領域及び第2の領域とそれぞれ接し、前記第
2の領域は前記第1の領域内へ前記第3の半導体層より
も深く延びていることを特徴とするダイオード。 - 【請求項4】請求項1において、前記第2の半導体層は
複数に分割され、隣接する第2の半導体層の間には該第
2の半導体層よりも不純物濃度が低い第2導電型の第4
の半導体層が設けられ、該第4の半導体層と前記第1の
主電極とがショットキー接合を形成することを特徴とす
るダイオード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24751596A JPH1093113A (ja) | 1996-09-19 | 1996-09-19 | ダイオード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24751596A JPH1093113A (ja) | 1996-09-19 | 1996-09-19 | ダイオード |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1093113A true JPH1093113A (ja) | 1998-04-10 |
Family
ID=17164638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24751596A Withdrawn JPH1093113A (ja) | 1996-09-19 | 1996-09-19 | ダイオード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1093113A (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010283132A (ja) * | 2009-06-04 | 2010-12-16 | Mitsubishi Electric Corp | 半導体装置 |
JP2011507301A (ja) * | 2007-12-19 | 2011-03-03 | アーベーベー・テヒノロギー・アーゲー | ダイオード |
JP2012119716A (ja) * | 2012-02-06 | 2012-06-21 | Mitsubishi Electric Corp | 半導体装置 |
JP2012129504A (ja) * | 2010-11-25 | 2012-07-05 | Denso Corp | 半導体装置 |
WO2013168367A1 (ja) * | 2012-05-07 | 2013-11-14 | 株式会社デンソー | 半導体装置 |
JP2014011213A (ja) * | 2012-06-28 | 2014-01-20 | Hitachi Ltd | ダイオードおよびそれを用いた電力変換装置 |
JP2014241433A (ja) * | 2010-05-26 | 2014-12-25 | 三菱電機株式会社 | 半導体装置 |
US9202936B2 (en) | 2011-03-09 | 2015-12-01 | Mitsubishi Electric Corporation | Semiconductor device |
CN105679835A (zh) * | 2014-12-03 | 2016-06-15 | 瑞萨电子株式会社 | 半导体器件 |
WO2016129041A1 (ja) * | 2015-02-09 | 2016-08-18 | 三菱電機株式会社 | 半導体装置 |
JP2017183342A (ja) * | 2016-03-28 | 2017-10-05 | ローム株式会社 | ダイオード |
JPWO2017149607A1 (ja) * | 2016-02-29 | 2018-10-04 | 三菱電機株式会社 | 半導体装置 |
CN109427706A (zh) * | 2017-08-31 | 2019-03-05 | 艾赛斯有限责任公司 | 用于pfc应用的封装的快速反向二极管组件 |
EP3451386A1 (en) * | 2017-08-31 | 2019-03-06 | Ixys, Llc | Inverse diode with charge carrier extraction regions |
CN113964204A (zh) * | 2021-09-06 | 2022-01-21 | 北京工业大学 | 一种二极管 |
EP4340044A1 (en) * | 2022-09-16 | 2024-03-20 | Littelfuse Semiconductor (Wuxi) Co., Ltd. | Unidirectional tvs device with improved surge current performance |
-
1996
- 1996-09-19 JP JP24751596A patent/JPH1093113A/ja not_active Withdrawn
Cited By (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011507301A (ja) * | 2007-12-19 | 2011-03-03 | アーベーベー・テヒノロギー・アーゲー | ダイオード |
US9786796B2 (en) | 2009-06-04 | 2017-10-10 | Mitsubishi Electric Corporation | Semiconductor device having first and second layers with opposite conductivity types |
US10749043B2 (en) | 2009-06-04 | 2020-08-18 | Mitsubishi Electric Corporation | Semiconductor device including a trench structure |
JP2010283132A (ja) * | 2009-06-04 | 2010-12-16 | Mitsubishi Electric Corp | 半導体装置 |
US9035434B2 (en) | 2009-06-04 | 2015-05-19 | Mitsubishi Electric Corporation | Semiconductor device having first and second portions with opposite conductivity type which contact an electrode |
JP2017130696A (ja) * | 2010-05-26 | 2017-07-27 | 三菱電機株式会社 | 半導体装置 |
JP2014241433A (ja) * | 2010-05-26 | 2014-12-25 | 三菱電機株式会社 | 半導体装置 |
JP2012129504A (ja) * | 2010-11-25 | 2012-07-05 | Denso Corp | 半導体装置 |
US9202936B2 (en) | 2011-03-09 | 2015-12-01 | Mitsubishi Electric Corporation | Semiconductor device |
JP2012119716A (ja) * | 2012-02-06 | 2012-06-21 | Mitsubishi Electric Corp | 半導体装置 |
JP2013235890A (ja) * | 2012-05-07 | 2013-11-21 | Denso Corp | 半導体装置 |
WO2013168367A1 (ja) * | 2012-05-07 | 2013-11-14 | 株式会社デンソー | 半導体装置 |
JP2014011213A (ja) * | 2012-06-28 | 2014-01-20 | Hitachi Ltd | ダイオードおよびそれを用いた電力変換装置 |
JP2016111110A (ja) * | 2014-12-03 | 2016-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN105679835A (zh) * | 2014-12-03 | 2016-06-15 | 瑞萨电子株式会社 | 半导体器件 |
JPWO2016129041A1 (ja) * | 2015-02-09 | 2017-06-29 | 三菱電機株式会社 | 半導体装置 |
WO2016129041A1 (ja) * | 2015-02-09 | 2016-08-18 | 三菱電機株式会社 | 半導体装置 |
CN107251234A (zh) * | 2015-02-09 | 2017-10-13 | 三菱电机株式会社 | 半导体装置 |
US10510904B2 (en) | 2015-02-09 | 2019-12-17 | Mitsubishi Electric Corporation | Semiconductor device with backside N-type layer at active region/termination region boundary and extending into action region |
JPWO2017149607A1 (ja) * | 2016-02-29 | 2018-10-04 | 三菱電機株式会社 | 半導体装置 |
CN108701722A (zh) * | 2016-02-29 | 2018-10-23 | 三菱电机株式会社 | 半导体装置 |
DE112016006517B4 (de) | 2016-02-29 | 2022-09-29 | Mitsubishi Electric Corporation | Halbleitervorrichtungen |
JP2017183342A (ja) * | 2016-03-28 | 2017-10-05 | ローム株式会社 | ダイオード |
US10319669B2 (en) | 2017-08-31 | 2019-06-11 | Ixys, Llc | Packaged fast inverse diode component for PFC applications |
US10424677B2 (en) | 2017-08-31 | 2019-09-24 | Littelfuse, Inc. | Charge carrier extraction inverse diode |
EP3451386A1 (en) * | 2017-08-31 | 2019-03-06 | Ixys, Llc | Inverse diode with charge carrier extraction regions |
EP3451387A1 (en) * | 2017-08-31 | 2019-03-06 | Ixys, Llc | Packaged fast inverse diode component for pfc applications |
JP2021090045A (ja) * | 2017-08-31 | 2021-06-10 | イクシス・リミテッド・ライアビリティ・カンパニーIxys, Llc | 電荷キャリア取出インバースダイオード |
CN109427706A (zh) * | 2017-08-31 | 2019-03-05 | 艾赛斯有限责任公司 | 用于pfc应用的封装的快速反向二极管组件 |
CN109427706B (zh) * | 2017-08-31 | 2023-07-25 | 艾赛斯有限责任公司 | 用于pfc应用的封装的快速反向二极管组件 |
CN113964204A (zh) * | 2021-09-06 | 2022-01-21 | 北京工业大学 | 一种二极管 |
EP4340044A1 (en) * | 2022-09-16 | 2024-03-20 | Littelfuse Semiconductor (Wuxi) Co., Ltd. | Unidirectional tvs device with improved surge current performance |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2570022B2 (ja) | 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法 | |
EP0794578B1 (en) | Diode and power converting apparatus | |
US6204717B1 (en) | Semiconductor circuit and semiconductor device for use in equipment such as a power converting apparatus | |
US4969028A (en) | Gate enhanced rectifier | |
JP4895918B2 (ja) | ロバスト性が高く、スイッチング損失の少ない、ソフトスイッチング半導体素子 | |
JP2009159184A (ja) | フリーホイールダイオードとを有する回路装置、及び、ダイオードを用いた回路装置とそれを用いた電力変換器 | |
JPH1093113A (ja) | ダイオード | |
JPH0213268A (ja) | 低雑音高周波同期式整流回路 | |
JP2011155257A (ja) | 半導体装置 | |
JP5135666B2 (ja) | 電力変換装置 | |
JP2000077682A (ja) | ショットキーダイオード | |
JP3524395B2 (ja) | 半導体スイッチング素子 | |
US5747841A (en) | Circuit arrangement, and junction field effect transistor suitable for use in such a circuit arrangement | |
JPH04283968A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JPH0716009B2 (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
JP2766071B2 (ja) | 複合半導体装置及びそれを使つた電力変換装置 | |
JP2979964B2 (ja) | 半導体装置及びそれを用いたインバータ装置 | |
JP3444045B2 (ja) | 半導体回路およびその駆動方法並びに半導体素子 | |
JP3409503B2 (ja) | ダイオード及びダイオードの駆動方法並びに半導体回路 | |
JPS62109365A (ja) | 半導体装置 | |
JPH10189956A (ja) | 半導体装置 | |
JP3622405B2 (ja) | 半導体スイッチング素子及びigbtモジュール | |
JP3686285B2 (ja) | ショットキーダイオードおよびそれを用いた電力変換装置 | |
US6388306B1 (en) | Semiconductor device with rapid reverse recovery characteristic | |
JP2000228404A (ja) | ダイオード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20040615 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060417 |
|
A131 | Notification of reasons for refusal |
Effective date: 20061024 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A761 | Written withdrawal of application |
Effective date: 20061213 Free format text: JAPANESE INTERMEDIATE CODE: A761 |