JPH1079943A

JPH1079943A - 動きベクトル検出装置

Info

Publication number: JPH1079943A
Application number: JP23440696A
Authority: JP
Inventors: Tomohiro Omatsu; 智裕尾松; Hiroshi Kusao; 寛草尾; Masaaki Hyodo; 正晃兵頭
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1996-09-04
Filing date: 1996-09-04
Publication date: 1998-03-24

Abstract

(57)【要約】【課題】動きベクトルの誤検出を低減し、且つ動きベ
クトルを検出するのに要する演算量を削減することがで
きると共に、ハードウェアの回路規模の削減を図ること
ができる動きベクトル検出装置を提供すること。【解決手段】ブロックマッチング法を用いて動きベク
トルを検出する動きベクトル検出装置において、画像デ
ータの上位側のビットを用いて予測誤差を演算し、該演
算の結果に基づき動きベクトル候補群を検出する第１の
動きベクトル検出手段１００Ａと、前記動きベクトル候
補群に対応する画像データの前記上位側のビットと該ビ
ットの下位側のビットとを用いて予測誤差を演算し、該
演算の結果に基づき前記動きベクトル候補群の中から動
きベクトルを検出する第２の動きベクトル検出手段１０
０Ｂとを備え、動きベクトルの探索を階層化して検出す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＭＰＥＧ(Moving
Picture coding Experts Group)等の動画像データの圧
縮符号化において動きベクトルを検出する動きベクトル
検出装置に関する。

【０００２】

【従来の技術】従来、ＭＰＥＧ等の動画像データの圧縮
符号化技術を構成する要素技術のひとつとして、動き補
償予測がある。この動き補償予測では、現画像の或る部
分が、前画像の別の部分から動いて来たものとみなして
現画像を予測し、動画像の動きの方向及び距離を動きベ
クトルとして検出する。このように、動き補償予測で
は、画像情報を動きベクトルとして表現することによ
り、符号化する画像データのデータ量を削減する。

【０００３】動きベクトルを検出するための一手法とし
てブロックマッチング法がある。このブロックマッチン
グ法とは、現画像（以下、「符号化対象画像フレーム」
と記す）を、例えば１６×１６画素からなる複数の小ブ
ロックに分割し、各小ブロックの画像と最も類似する前
画像（以下、「参照画像フレーム」と記す）の領域を探
索することにより、各小ブロックの動きベクトルを検出
するものである。このブロックマッチング法には、探索
の対象とする範囲内の全てについて詳細に探索する全探
索法や、予め探索範囲を絞って探索する簡略探索法があ
り、この簡略探索法にはテレスコピック探索法や２ステ
ップ探索法がある。これらの探索法では、符号化対象画
像フレームの小ブロックの画像と参照画像フレームの或
る領域との類似度を表わす「予測誤差」を演算し、この
予測誤差を評価して動きベクトルを検出する。この予測
誤差は、その値が小さい程類似度が高いことを意味する
指数である。

【０００４】以下、図１８及び図１９を参照しながら、
全探索法及び簡略探索法について説明する。ここで、図
１８は全探索法の概念を説明するための説明図であり、
図１９は簡略探索法（２ステップ探索法）による動きベ
クトルの検出法を説明するための説明図である。先ず、
全探索法は、参照画像フレームの探索の対象となる範囲
内の全領域について予測誤差を求め、この予測誤差が最
小となる領域を探索して動きベクトルを検出する最も一
般的な手法である。例えば、図１８において、符号化対
象画像フレーム５０２における小ブロック５０４の動き
ベクトルを検出しようとする場合、先ず、ブロック５０
４と同一サイズのサーチブロック５０３を参照画像フレ
ーム５０１上に仮定する。

【０００５】次に、小ブロック５０４の中心位置に対応
する参照画像フレーム５０１上の位置を基準点（以下、
「探索基準点」と記す）５１１として、縦横共に−ｉ〜
＋ｊ画素の探索領域５０５Ｂ内でサーチブロック５０３
を画素単位で移動し、順次ブロック５０４とサーチブロ
ック５０３との類似度を表す予測誤差を演算する。そし
て、予測誤差が最も小さくなるサーチブロック５０３の
位置（以下、「探索点」と記す）を特定し、探索基準点
に対する探索点の相対的な位置を小ブロック５０４の動
きベクトルとして検出する。

【０００６】この全探索法に対し、簡略探索法であるテ
レスコピック探索法や２ステップ探索法は、演算量を軽
減する目的で考案された手法の一つであり、先ず探索の
対象とする範囲内の所定の幾つかの代表点について探索
し、その探索結果に基づいて探索範囲を絞って探索する
ものである。例えば、前述の図１８に示す小ブロック５
０３の任意の１画素の取り得る範囲（以下、「探索範
囲」と記す）を、図１９に示すように、参照画像フレー
ム５０１の探索基準点５１１を基準として縦横共に−６
〜＋６画素の範囲５０５とした場合、２ステップ法によ
れば、先ず探索基準点５１１を中心とする探索範囲５０
５内の画素の中から３画素毎に２５個の画素点を第１代
表点５１２（図１８に数字１で示す全ての画素点）とし
て選択する。

【０００７】次に、２５個の第１代表点５１２に対して
予測誤差を演算し、この２５個の第１代表点の中から最
小の予測誤差をもつ１個を第１探索点５１３として検出
する。次に、この第１探索点５１３を基準として縦横共
に−２〜＋２画素の範囲（以下、「２次探索範囲」と記
す）５０５Ａ内にある２４個の画素点を第２代表点５１
４（図１８に数字２で示す画素点）として選択する。次
に、２次探索範囲５０５Ａ内にある２４個の第２代表点
５１４と１個の第１探索点５１３に対して予測誤差を演
算し、これらの中から最小の予測誤差をもつ画素点を第
２次探索点５１５として求め、探索基準点５１１に対す
る第２次探索点５１５の相対位置を、前述の図１８に示
す小ブロック５０４の動きベクトルとして検出する。

【０００８】

【発明が解決しようとする課題】しかしながら、前述し
た全探索法によれば、予測誤差が最小となる画素点を探
索するにあたって、参照画像フレームの探索領域の画素
点の全てについて予測誤差を求めるので、膨大な演算量
を必要とし、ハードウェアの回路規模が著しく大きくな
るという問題がある。

【０００９】また、簡略探索法によれば、全探索法と比
較して動きベクトルを検出するための演算量は低減され
るが、初期の探索段階で探索点の選択を誤ると、以降の
探索段階で検出される動きベクトルが、全探索法で検出
される動きベクトルとは異なったものとなり、符号化効
率が著しく低下するという問題がある。

【００１０】本発明は、かかる問題に鑑みてなされたも
のであって、動きベクトルの誤検出を低減すると共に、
動きベクトルを検出するのに要する演算量を削減するこ
とができ、ハードウェアの回路規模の削減を図ることが
できる動きベクトル検出装置を提供することを課題とす
る。

【００１１】

【課題を解決するための手段】本発明は、前記課題を解
決達成するため、以下の構成を有する。即ち、請求項１
に記載の発明に係る動きベクトル検出装置は、ブロック
マッチング法を用いて動きベクトルを検出する動きベク
トル検出装置において、画像データの上位側のビットを
用いて予測誤差を演算し、該演算の結果に基づき動きベ
クトル候補群を検出する第１の動きベクトル検出手段
と、前記動きベクトル候補群に対応する画像データの前
記上位側のビットと該ビットの下位側のビットとを用い
て予測誤差を演算し、該演算の結果に基づき前記動きベ
クトル候補群の中から動きベクトルを検出する第２の動
きベクトル検出手段とを備えて構成されている。

【００１２】また、請求項２に記載の動きベクトル検出
装置は、請求項１に記載の動きベクトル検出装置におい
て、第１及び第２の動きベクトル検出手段が、画像デー
タの上位側のビット数をビット長とするビット列を入力
して予測誤差を演算する複数の予測誤差演算手段を共有
して備え、前記複数の予測誤差演算手段が、それぞれ独
立的に機能して、第１の動きベクトル検出手段として予
測誤差を演算し、前記複数の予測誤差演算手段が、キャ
リーを介して縦従的に機能して、第２の動きベクトル検
出手段として予測誤差を演算するように構成されてい
る。

【００１３】さらに、請求項３に記載の動きベクトル検
出装置は、請求項２に記載の動きベクトル検出装置にお
いて、キャリーは、リップル・キャリー方式により生成
されるように構成されている。

【００１４】さらにまた、請求項４に記載の動きベクト
ル検出装置は、請求項２に記載の動きベクトル検出装置
において、キャリーは、キャリー・ルック・アヘッド方
式により生成されるように構成されている。

【００１５】以下、前記構成された本発明の作用を述べ
る。即ち、請求項１に記載の発明に係る動きベクトル検
出装置によれば、第１の動きベクトル検出手段は、画像
データの上位側のビットを用いて予測誤差を演算し、こ
の予測誤差が小さな複数の画素点を選択し、これら複数
の画素点を動きベクトル候補群として検出する。次に、
第２の動きベクトル検出手段は、第１の動きベクトル検
出手段により検出された動きベクトル候補群に対応する
画像データを対象として予測誤差を演算する。この場
合、この第２の動きベクトル検出手段では、第１の動き
ベクトル検出手段で使用した上位側のビットに加えて、
その下位側のビットをも含むデータを用いて演算するの
で、さらに詳細な予測誤差が求められる。

【００１６】また、請求項２に記載の発明に係る動きベ
クトル検出装置によれば、先ず、複数の予測誤差演算手
段のそれぞれは独立に機能し、画像データの上位側のビ
ットを用いて、第１の動きベクトル検出手段として予測
誤差を演算する。そして、第１の動きベクトル検出手段
は、この演算結果に基づき、例えば予測誤差が小さな複
数の画素点を選択し、これら複数の画素点を動きベクト
ル候補群として検出する。次に、複数の予測誤差演算手
段のそれぞれは、互いにキャリーを介して縦従的に機能
して、これら複数の予測誤差演算手段は、入力可能なデ
ータビット長が拡張された１つの予測誤差演算手段を構
成する。このデータビット長が拡張された予測誤差演算
手段（従属的に機能する複数の予測誤差演算手段）は、
前記第１の動きベクトル検出手段により検出された動き
ベクトル候補群に対応する画像データを対象として予測
誤差を演算する。この場合、この第２の動きベクトル検
出手段では、第１の動きベクトル検出手段で使用した上
位側のビットに加えて、その下位側のビットをも含むデ
ータを用いて演算するので、さらに詳細な予測誤差が求
められる。

【００１７】さらに、請求項３に記載の発明に係る動き
ベクトル検出装置によれば、例えば、下位ビット側から
上位ビット側に順に割り当てられる各第１の予測誤差演
算手段は、その下位側から送られたキャリーを取り込ん
で予測誤差を演算し、この演算結果に基づいて生成され
たキャリーを上位側に送る。これにより、複数の第１の
予測誤差演算手段は、キャリーを介して従属的に機能し
て、データ幅が拡張された第２の予測誤差演算手段とし
て機能する。

【００１８】さらにまた、請求項４に記載の発明に係る
動きベクトル検出装置によれば、例えば、下位ビット側
に割り当てられた第１の予測誤差演算手段は、上位側に
割り当てられた全ての第１の予測誤差演算手段に対して
キャリーを送り、上位側に割り当てられた第１の予測誤
差演算手段は、その下位側の全ての第１の予測誤差演算
手段からキャリーを入力する。これにより、複数の第１
の予測誤差演算手段は、キャリーを介して従属的に機能
して、データ幅が拡張された第２の予測誤差演算手段と
して機能する。

【００１９】

【発明の実施の形態】以下、図１〜図１７を参照しなが
ら、１画素あたり８ビットから構成される画像データを
入力して動きベクトルを検出する場合を例として、本発
明の第１及び第２の実施の形態にかかる動きベクトル検
出装置について説明する。ここで、図１は第１の実施形
態の動きベクトル検出装置の構成図であり、図２及び図
３は第１の実施形態の装置を構成する第１段階動きベク
トル検出器の詳細な構成図であり、図４及び図５は、同
じく第１の実施形態の装置を構成する第２段階動きベク
トル検出器の詳細な構成図であり、図６〜図８は、第１
の実施形態の装置の動作説明図である。また、図９は第
２の実施形態の動きベクトル検出装置の構成図であり、
図１０〜図１７は第２の実施形態の装置を構成する各部
の詳細な構成図である。

【００２０】（第１の実施の形態について）図１に示す
第１の実施形態の装置は、参照画像データ及び符号化対
象画像データからなる画像データの上位側のビットを用
いて、各画素点について予測誤差を演算し、該演算の結
果に基づき動きベクトル候補群を検出する１次動きベク
トル検出部１００Ａ（第１の動きベクトル検出手段）
と、前記動きベクトル候補群について画像データの上位
側及び下位側のビットを用いて予測誤差を演算し、該演
算の結果に基づいて前記動きベクトル候補群の中から予
測誤差が最小となるものを特定して動きベクトルを検出
する２次動きベクトル検出部１００Ｂ（第２の動きベク
トル検出手段）とを備えて構成されている。

【００２１】ここで、１次動きベクトル検出部１００Ａ
は、参照画像データを蓄える参照フレーム第１メモリ１
０１と、符号化対象画像データを蓄える対象フレーム第
１メモリ１０２と、前記参照フレーム第１メモリ１０１
及び対象フレーム第１メモリ１０２からの画像データの
読出しを制御すると共に後述の第１段階動きベクトル検
出器１０４の制御を行う第１データ制御器１０３と、前
記参照フレーム第１メモリ１０１及び対象フレーム第１
メモリ１０２からそれぞれ読み出された符号化対象画像
データ及び参照画像データの上位側のビットを用いて予
測誤差及び動きベクトル候補群を求める第１段階動きベ
クトル検出器１０４と、該第１段階動きベクトル検出器
１０４で求めた動きベクトル候補群及び予測誤差を格納
するベクトル記憶装置１０５とから構成されている。

【００２２】また、２次動きベクトル検出部１００Ｂ
は、参照画像データを蓄える参照フレーム第２メモリ１
０６と、符号化対象画像データを蓄える対象フレーム第
２メモリ１０７と、前記ベクトル記憶装置１０５に格納
された動きベクトル候補群及び予測誤差に基づいて参照
フレーム第２メモリ１０６と対象フレーム第２メモリ１
０７とから動きベクトル候補群に対応する画像データの
読出しを制御すると共に後述の第２段階動きベクトル検
出器１０９の制御を行う第２データ制御器１０８と、前
記参照フレーム第２メモリ１０６及び対象フレーム第２
メモリ１０７からそれぞれ符号化対象画像データ及び参
照画像データを読み出して動きベクトルを検出する第２
段階動きベクトル検出器１０９とから構成されている。

【００２３】ここで、第１段階動きベクトル検出器１０
４は、図２に詳細な構成を示すように、入力した８ビッ
トの参照画像データから上位２ビットを切り出して後段
の演算ユニット群１１３Ｇの一方の入力として出力する
参照画像データ分配器１１１と、入力した８ビットの符
号化対象画像データから上位２ビットを切り出して後段
の演算ユニット群１１３Ｇの他方の入力として出力する
符号化画像データ分配器１１２と、前記参照画像データ
分配器１１１及び符号化画像データ分配器１１２からそ
れぞれ入力した上位２ビットからなる参照画像データ及
び符号化対象画像データを用いて予測誤差を演算する演
算ユニット群１１３Ｇと、前記演算ユニット群１１３Ｇ
で求めた予測誤差の大小を比較して動きベクトル候補群
を選択する比較選択器１１４とから構成されている。こ
こで、演算ユニット群１１３Ｇは３６基の演算ユニット
１１３から構成され、後述する図６に示す３６個の画素
点（第１候補点）のそれぞれに対して１基の演算ユニッ
ト１１３が割り当てられている。

【００２４】また、図２に示す演算ユニット１１３は、
図３に詳細な構成を示すように、入力した上位２ビット
の参照画像データと符号化対象画像データとの差分を演
算して３ビットの差分データを出力する差分演算器１２
１と、この３ビットの差分データの絶対値を求める絶対
値演算器１２２と、この差分データの絶対値を後述のレ
ジスタ１２４の内容に加算する全加算器１２３と、前記
全加算器１２３の出力を保持する前述のレジスタ１２４
とから構成され、レジスタ１２４の内容が演算結果であ
る予測誤差として出力される。

【００２５】さらに、図１に示す第２段階動きベクトル
検出器１０９は、図４に詳細を示すように、８ビットの
データを取り扱うことができる点で、前述の図２に示す
第１段階動きベクトル検出器１０４と異なる。即ち、図
４に示す第２段階動きベクトル検出器１０９は、１画素
あたり８ビットの参照画像データを後述する演算ユニッ
ト群１３３Ｇに出力する参照画像データ分配器１３１
と、１画素あたり８ビットの符号化対象画像データを後
述する演算ユニット群１３３Ｂに出力する対象画像デー
タ分配器１３２と、前記参照画像データ分配器１３１及
び対象画像データ分配器１３２から参照画像データ及び
符号化対象画像データを入力して予測誤差を演算する演
算ユニット群１３３Ｇと、前記演算ユニット群１３３Ｇ
で求められた予測誤差に基づいて動きベクトルを検出す
る比較選択器１３４とから構成されている。ここで、演
算ユニット群１３３Ｇを構成する演算ユニット１３３
は、後述の図７に示す９個の第２候補点のそれぞれに対
して１基が割り当てられている。

【００２６】さらにまた、図４に示す演算ユニット１３
３は、図５に詳細な構成を示すように、入力した参照画
像データと符号化対象画像データとの差分を求めて９ビ
ットの差分データを出力する差分演算器１４１と、この
９ビットの差分データの絶対値を求める絶対値演算器１
４２と、この差分データの絶対値を後述のレジスタ１４
４の内容に加算する全加算器１４３と、全加算器１４３
の出力を累積的に格納するレジスタ１４４とから構成さ
れている。

【００２７】以下、このように構成された第１の実施形
態の動きベクトル検出装置の動作について、図６〜図８
を参照しながら詳細に説明する。なお、構成について
は、適宜図１〜図５を参照する。本実施形態の装置は、
動きベクトルを検出するにあたって、最も予測誤差の小
さな画素点（探索点）を探索するものであるが、この探
索を２段階に分けて行う。以下の動作の説明は、先ず第
１段階の動きベクトル探索について行い、その後第２段
階の動きベクトル探索について順に行う。

【００２８】第１段階の動きベクトル探索は、図１に示
す１次動きベクトル検出部１００Ａが以下のように動作
して行う。先ず、図１に示す参照フレーム第１メモリ１
０１及び対象フレーム第１メモリ１０２は、第１データ
制御器１０３に制御されて、前のフレームの画像データ
である参照画像データ及び現在のフレームの画像データ
である符号化対象画像データをそれぞれ入力して格納す
る。次に、第１段階動きベクトル検出器１０４は、第１
データ制御器１０３に制御されて、図６に示すように、
例えば縦横共に−３〜＋２画素の探索範囲５０５Ｃ内に
ある３６個の画素点を第１候補点１５２（図６において
数字０及び１で示す全ての画素点）とし、参照フレーム
第１メモリ１０１及び対象フレーム第１メモリ１０２か
ら３６個の第１候補点に対応する参照画像データ及び符
号化対象画像データを読み取る。

【００２９】次に、第１段階動きベクトル検出器１０４
は、読み取った参照画像データ及び符号化対象データの
上位２ビットを用いて、図６に示す３６個の第１候補点
について予測誤差を演算する。そして、図７に示すよう
に、３６個の候補点の中から予測誤差の小さい順に９個
の第１候補点（図７において数字２で示す全ての画素
点）を選択し、これを第２候補点、即ち動きベクトル候
補群として検出する。この検出結果を予測誤差と共にベ
クトル記憶装置１０５に格納する。

【００３０】ここで、第１段階動きベクトル検出器１０
４の動作について、さらに詳細に説明する。図２に詳細
な構成を示す第１段階動きベクトル検出器１０４におい
て、参照画像データ分配器１１１及び符号化画像データ
分配器１１２は、図６に示す３６個の第１候補点に対応
する符号化画像データ及び参照画像データの上位２ビッ
トをそれぞれ切り出して後段の演算ユニット群１１３Ｇ
に与える。３６個の候補点のそれぞれに対応づけて割り
当てられた３６基の演算ユニット１１３のそれぞれは、
前段の参照画像データ分配器１１１及び対象画像データ
分配器１１２より、対応する第１候補点の符号化画像デ
ータ及び参照画像データの上位２ビットを入力する。

【００３１】このとき、図３に詳細な構成を示す演算ユ
ニット１１３において、差分演算器１２１は、参照画像
データと符号化対象画像データとの上位２ビットの差分
を演算して３ビットの差分データを絶対値演算器１２２
に与える。この絶対値演算器１２２は差分データの絶対
値を求めて全加算器１２３に与える。全加算器１２３
は、その後段のレジスタ１２４に格納された前回の加算
結果に対して絶対値演算器１２２から与えられた差分デ
ータの絶対値を加算し、この加算結果を再び後段のレジ
スタ１２４に与える。レジスタ１２４は、その内容を加
算器１２３から新たに与えられる内容に置き換えて更新
する。

【００３２】このようにして、図２に示す各演算ユニッ
ト１１３が、図６に示す探索範囲５０５Ｃ内の全ての画
素点（３６個の第１候補点）に対応する画像データを順
次入力して演算処理する結果、演算ユニット１１３を構
成する図３に示すレジスタ１２４には差分データの絶対
値が累積的に加算され、各演算ユニット１１３はこれを
予測誤差としてそれぞれ出力する。これら予測誤差のそ
れぞれは、図２に示す比較選択器１１４により互いの大
小が比較され、３６個の第１候補点の中から予測誤差の
小さい順に９個が第２候補点として選択される。この９
個の第２候補点は、動きベクトル候補群として、その予
測誤差と共に図１に示すベクトル記憶装置１０５に格納
され、以下に説明する第２段階の動きベクトル探索の対
象とされる。

【００３３】以下、第２段階の動きベクトル探索につい
て説明する。この第２段階の動きベクトル探索は、図１
に示す２次動きベクトル検出部１００Ｂが以下のように
動作して行う。上述したように、１次動きベクトル探索
部１００Ａにおける第１段階の動きベクトル探索の結
果、動きベクトル候補群が選ばれると、次に、図１に示
す２次動きベクトル検出部１００Ｂを構成する第２デー
タ制御器１０８は、ベクトル記録装置１０５を参照し
て、図７に示す９個の各第２候補点１５３の参照画像デ
ータ及び符号化対象画像データのそれぞれを、参照フレ
ーム第１メモリ１０１及び対象フレーム第１メモリ１０
２から参照フレーム第２メモリ１０６及び対象フレーム
第２メモリ１０７に書き込む。

【００３４】なお、参照フレーム第１メモリ１０１及び
対象フレーム第１メモリ１０２の内容を参照フレーム第
２メモリ１０６及び対象フレーム第２メモリ１０７に書
き込むにあたっては、９個の第２候補点の画像データに
限らず、全てを書き込むように構成してもよい。このよ
うに構成した場合、必要とする９個の候補点の画像デー
タを後段の第２段階動きベクトル検出器１０９に読み込
ませるにあたっては、第２データ制御器１０８が９個の
第２候補点１５３の画像データが格納されたアドレスを
指定して、参照フレーム第２メモリ１０６及び対象フレ
ーム第２メモリ１０７をアクセスする。

【００３５】次に、第２段階動きベクトル検出器１０９
は、参照フレーム第２メモリ１０６及び対象フレーム第
２メモリ１０７に書き込まれた９個の第２候補点１５３
の画像データの全ビット（８ビット／１画素）を用いて
予測誤差を演算し、図８に示すように、９個の第２候補
点１５３の中から予測誤差を最小とする１個を探索点１
５４として特定する。そして、この特定された探索点１
５４と探索基準点１５１との相対位置から動きベクトル
を検出する。

【００３６】ここで、動きベクトル検出器１０９の動作
について、さらに詳細に説明する。図４に詳細な構成を
示す第２段階動きベクトル検出器１０９は、図７に示す
９個の第２候補点１５３の画像データの全て（８ビット
／１画素）を用いて、前述の第１段階動きベクトル検出
器１０４と同様に動作して、図８に示す探索点１５４を
特定する。即ち、第２段階動きベクトル検出器１０９を
構成する図４に示す演算ユニット１３３は、前述の演算
ユニット１１３と同様に動作して、累積された予測誤差
を出力する。この予測誤差は、同図に示す比較選択器１
３４により互いの大小が比較され、９個の第２候補点の
中から予測誤差（第２の予測誤差）が最も小さな１個が
探索点１５４として特定され、探索基準点１５１との相
対位置より動きベクトルが検出される。

【００３７】なお、上述した本実施形態の装置は、第１
段階の動きベクトル探索において、探索範囲５０５Ｃ内
にある全ての画素点を対象として予測誤差を演算するよ
うに構成したが、第１段階の探索で候補点の間引きを行
うように構成してもよい。また、第１段階の動きベクト
ル探索では、画像データの上位２ビットを用いて探索を
行い、第２段階の動きベクトル探索では全ビット（８ビ
ット／画素）を用いて探索を行うものとして構成した
が、各段階で使用する画像データのビット数は、後段側
が大きくなっていればどのような配分であってもよく、
さらに段数を増やして構成してもよい。

【００３８】また、従来の階層化探索法である２ステッ
プサーチや３ステップサーチでは、候補点の間引きを行
うため、動きベクトルの検出精度が低下するが、本実施
形態の装置によれば、探索を階層化して画像データの有
効ビット数を段階的に増やしながら全ての候補点につい
て探索するので、ハードウェアの規模を削減しながら、
同時に高い検出精度を維持することができる。

【００３９】（第２の実施の形態について）次に、図９
〜図１７を参照しながら、本発明の第２の実施の形態に
係る動きベクトル検出装置について説明する。図９に示
す本実施形態の装置は、前述の第１の実施形態の装置と
同様に、動きベクトルの検出を段階的に行うものである
が、第１段階の動きベクトル探索で用いる予測誤差の演
算ユニットと第２段階の探索で用いる演算ユニットとを
共用することに特徴を有して構成されている。

【００４０】即ち、図９に示す本実施形態の装置は、参
照画像データを蓄える参照フレームメモリ１６１と、符
号化対象画像データを蓄える対象フレームメモリ１６２
と、前記参照フレームメモリ１６１及び対象フレームメ
モリ１６２から画像データの読出し制御を行うと共に後
述の多段階動きベクトル検出器１６４の制御を行うデー
タ制御器１６３と、前記参照フレームメモリ１６１及び
対象フレームメモリ１６２から符号化対象画像データ及
び参照画像データを読み出して予測誤差及び動きベクト
ルを求める多段階動きベクトル検出器１６４と、該多段
階動きベクトル検出器１６４で求められた動きベクトル
及び予測誤差を格納するベクトル記憶装置１６６と、前
記多段階動きベクトル検出器１６４の動作を制御する多
段階ベクトル検出制御器１６５とを備えて構成されてい
る。

【００４１】ここで、図９に示す多段階動きベクトル検
出器１６４は、図１０に詳細な構成を示すように、入力
した参照画像データを後述の演算ユニット群１７３Ｇに
出力する参照画像データ分配器１７１と、入力した符号
化対象画像データを後述の各演算ユニット群１７３Ｇに
出力する対象画像データ分配器１７２と、参照画像デー
タ分配器１７１及び対象画像データ分配器１７２から入
力した参照画像データ及び符号化対象画像データから予
測誤差を演算する演算ユニット群１７３Ｇと、前記演算
ユニット群１７３Ｇで求められた予測誤差を比較し、１
個或いは複数個の動きベクトルを検出する比較演算器１
７４とを備えて構成されている。ここで、演算ユニット
群１７３Ｇは、後述するように複数の演算ユニット１７
３から構成されている。

【００４２】また、図１０に示す演算ユニット１７３
は、図１１にその詳細な構成を示すように、時分割して
入力する４画素分の符号化対象画像データ及び参照画像
データの上位２ビットを後述する差分演算器群１８３Ｇ
に出力するビットスライス制御群１８１Ｇと、後述する
差分演算器群１８３Ｇに画像データを中継すると共にキ
ャリーの中継を行う差分演算用入力／キャリー制御器１
８２と、入力された符号化画像データと参照画像データ
との差分を演算して３ビットの差分データを出力する差
分演算器群１８３Ｇと、差分データの絶対値を求める絶
対値演算器群１８４Ｇと、後述する加算器群１８６Ｇの
キャリーの中継を行うと共に絶対値演算器群１８４Ｇが
出力する差分データの絶対値を中継する加算器用入力／
キャリー制御器１８５と、加算器用入力／キャリー制御
器１８５に中継された差分データの絶対値を後述するレ
ジスタ群１８７Ｇの内容に加算する加算器１８６と、該
加算器群１８６Ｇの加算結果を格納するレジスタ群１８
７Ｇと、レジスタ群１８７Ｇの出力を統括して差の絶対
値和を出力する統合部１８８とを備えて構成されてい
る。なお、ビットスライス制御群１８１Ｇは、時分割し
て入力する４画素分の参照画像データ及び符号化対象画
像データの上位２ビットを切り出してそれぞれ出力する
２基のビットスライス制御部１８１から構成されてい
る。

【００４３】ここで、差分演算器群１８３Ｇ、絶対値演
算器群１８４Ｇ、加算器群１８６Ｇ及びレジスタ群１８
７Ｇの各群を構成する差分演算器１８３、絶対値演算器
１８４、加算器１８６ａまたは１８６ｂ、レジスタ１８
７が形成する一連の経路は予測誤差演算ユニット（予測
誤差演算手段）を形成する。また、差分演算器群１８３
Ｇを構成する４基の差分演算器１８３は、キャリーを中
継して（介して）縦従的に接続されると、２ビットから
８ビットに入力ビット幅が拡張された１つの差分演算器
として機能する。同様に、絶対値演算器群１８４Ｇ、加
算器群１８６Ｇ及びレジスタ群１８７Ｇの各群において
各構成要素がキャリーを介して縦従的に接続されると、
先の予測誤差演算ユニットがキャリーを介して縦従的に
接続され、２ビットから８ビットに入力ビット幅が拡張
されて機能するものとなる。なお、キャリーを中継しな
い場合には、各群の構成要素は単独で機能し、予測誤差
演算ユニットは独立に機能するものとなる。

【００４４】例えば、図１１に示す加算器群１８６Ｇを
構成する加算器１８６は、図１２にその詳細な構成を示
すように、外部から入力した８ビットデータを上位６ビ
ットと下位２ビットに分けてそれぞれを後述の半加算器
１９２と全加算器１９３とに入力する分配器１９１と、
分配器１９１から分配される６ビットデータと全加算器
１９３からの１ビットのキャリーとの和を求める半加算
器１９２と、分配器１９１から分配される下位２ビット
データと外部から入力する２ビットデータとの和を求め
る全加算器１９３とを備えて構成されている。

【００４５】同図に示すように、加算器群１８６Ｇを構
成する各加算器１８６が単独に機能する場合には、下位
側からのキャリーを強制的に“０”に固定して、８ビッ
トデータと２ビットデータの加算器として機能する。ま
た、キャリーを介して縦従的に接続されて機能する場合
には、図１２に示す加算器群１８６Ｇの構成が、等価的
に図１３（ａ）に示す構成に修正される。即ち、この場
合、加算器１８６を構成する全加算器１９３が生成する
キャリーは上位側の全加算器１９３に与えられ、４基の
加算器１８６がキャリーを介して縦従的に接続される。
この場合、最上位の加算器１８６を除いて、半加算器１
９２の出力が無視され、外部から入力される８ビットデ
ータの下位２ビットに外部から入力される２ビットデー
タを加算して２ビットデータを出力するものとなる。な
お、最下位の加算器１８６に入力されるキャリーは強制
的に“０”に固定される。

【００４６】このように、キャリーを介して４基の加算
器１８６を縦従的に接続する結果、最上位の加算器１８
６の分配器１９１に外部から入力される８ビットデータ
を除いて、下位側の３基の加算器１８６の分配器１９１
に外部から入力される８ビットデータは下位２ビットの
みが有効とされるので、結果として図１３（ｂ）にシン
ボル化して示すように、加算器群１８６Ｇは、１４ビッ
トデータと８ビットデータとを加算して１４ビットデー
タを出力する１つの加算器として機能する。

【００４７】また、図１１に示すビットスライス制御群
１８１Ｇを構成する２基のビットスライス制御部１８１
は、図１４（ａ）に詳細な構成を示すように、入力した
８ビットデータを下位ビット側から順に４系統の２ビッ
トデータに分割する分配器２０１と、該分配器２０１に
分割された下位側の３系統または最上位の１系統の何れ
かに切り替えて出力する切替器群２０２Ｇと、前記分配
器２０１に分割された最上位の系統の２ビットと３基の
切替器２０２の出力とをそれぞれ入力して保持するレジ
スタ群２０３Ｇとを備えて構成されている。

【００４８】さらに、図１１に示す統合部１８８は、図
１５（ａ）に詳細な構成を示すように、入力した４系統
の８ビットデータから１系統を選択して切り替える切替
器２１１と、入力した４系統の８ビットデータのうち下
位側３系統の８ビットデータの下位２ビットまたは０を
選択して切り替える切替器２１２と、切替器２１１及び
２１２の出力を保持するレジスタ２１３とを備えて構成
されている。

【００４９】以下、前述した第１の実施形態と同様に、
図６に示すように、動きベクトルの探索範囲を縦横共に
探索基準点１５１に対して−３〜＋２画素の範囲５０５
Ｃとし、画像データは１画素あたり８ビットから構成さ
れているものとし、分割された小ブロックのサイズを８
×８画素とし、図９に示す多段階動きベクトル演算器１
６４が９基の演算ユニット１７３を有している場合を例
として、本実施形態の装置の動作について詳細に説明す
る。なお、説明にあたっては、必要に応じて、前述の図
６から図８を援用する。

【００５０】以下に詳細に説明するように、本実施形態
の装置は、第１段階の動きベクトル探索において全ての
候補点に対して画像データの上位２ビットを用いて予測
誤差を演算して候補点を９個に絞り、第２段階の動きベ
クトル探索において第１段階の探索で絞られた９個の候
補点に対して予測誤差を演算して、最終的に１個の候補
点（探索点）に絞り込んで探索を行うものである。

【００５１】先ず、第１段階の動きベクトル探索では、
図６に示す３６個の第１候補点１５２を対象に予測誤差
を演算する。即ち、図９に示す多段階動きベクトル検出
器１６４は、参照画像データ及び符号化対象画像データ
のそれぞれ上位２ビットを用いて動きベクトル候補群の
検出を行う。このとき、図１０に示すように、１基の演
算ユニット１７３に対して４個の第１候補点１５２に対
応した予測誤差演算を割り当て、全９基の演算ユニット
１７３を用いることにより、全３６個の第１候補点１５
２の予測誤差の演算を並列に行う。

【００５２】この第１段階の動きベクトル探索におい
て、図１１に示すビットスライス制御部１８１は、時分
割して入力した４画素分の参照画像データ及び符号化対
象画像データのそれぞれ上位２ビットを順次切り出し
て、後段の差分演算用入力／キャリー制御器１８２に与
える。この時、ビットスライス制御部１８１は、図１４
（ａ）に詳細を示すビットスライス制御部１８１の構成
が、等価的に同図（ｂ）に示す構成となるように、同図
（ａ）に示す切替器群２０２Ｇの状態が制御される。こ
の結果、分配器２０１は、ビットスライス制御部１８１
に入力される８ビットデータの上位２ビットを切り出
し、これが後段のレジスタ２０３に共通に入力される。

【００５３】このビットスライス制御部１８１への画像
データの入力は、４画素分の符号化対象画像データ及び
参照画像データをそれぞれ４回に時分割して行われ、符
号化画素および参照画素のそれぞれについて、４基のレ
ジスタからなるレジスタ群２０３Ｇに４画素分の各画像
データの上位２ビットを保持して、図１１に示す差分演
算用入力／キャリー制御器１８２に出力する。

【００５４】次に、図１１に示す差分演算用入力／キャ
リー制御器１８２は、図１６（ａ）に示すように、入力
端子群［ａ０，ａ１，ｂ０，ｂ１，ｃ０，ｃ１，ｄ０，
ｄ１］に入力した４組の２ビットの参照画像データ及び
符号化画像データを中継して、そのまま出力端子群［ａ
２，ａ３，ｂ２，ｂ３，ｃ２，ｃ３，ｄ２，ｄ３］から
出力し、後段の差分演算器群１８３Ｇに与える。この
時、キャリー入力端子群［ｂ４，ｃ４，ｄ４］に入力さ
れるキャリーを中継せず、キャリー出力端子群［ａ５，
ｂ５，ｃ５］に“０”を出力し、各差分演算器１８３を
単独に機能させる。

【００５５】そして、図１１に示す差分演算器１８３の
それぞれは、４画素分の上位２ビットの参照画像データ
および符号化画像データを入力して差分を演算し、３ビ
ットの差分データを後段の絶対値演算器１８４に与え
る。絶対値演算器１８４は、入力した３ビットの差分デ
ータの絶対値を求めて、結果を２ビットの絶対値データ
として後段の加算器用入力／キャリー制御器１８５に与
える。この際、同図の絶対値演算器１８４間のキャリー
は使用せず、各絶対演算器１８４も単独で機能する。

【００５６】次に、同図の加算器用入力およびキャリー
制御器１８５は、図１７（ａ）に示すように、入力端子
群［ｅ０，ｅ１，ｆ０，ｆ１，ｇ０，ｇ１，ｈ０，ｈ
１］に入力したデータを、そのまま出力端子群［ｅ２，
ｅ３，ｆ２，ｆ３，ｇ２，ｇ３，ｈ２，ｈ３］から出力
し、後段の加算器群１８６Ｇに与える。この時、キャリ
ー入力端子群（ｆ４，ｇ４，ｈ４）に入力するキャリー
を中継せず、キャリー出力端子群［ｅ５，ｆ５，ｇ５］
に強制的に“０”を出力し、各加算器を単独に機能させ
る。この結果、図１１に示す各加算器１８６は、絶対値
演算器１８４の出力（２ビット）とレジスタ１８７の出
力（８ビット）との和を演算し、この演算結果はレジス
タ１８７に累積される。各レジスタ１８７の累積結果
は、対応する候補点の予測誤差となる。即ち、４個の候
補点の予測誤差が４個のレジスタ１８７に格納される。

【００５７】また、図１１に示す統合部１８８は、図１
５（ａ）に示す統合部１８８の構成が同図（ｂ）に示す
構成と等価となるように、その切替器２１１及び２１２
の状態が制御される。すなわち、同図（ｂ）に示すよう
に、統合部１８８は、入力される４系統の８ビットデー
タの中から切替器２１１で１系統のみを選択してレジス
タ２１３の上位８ビットに入力する。また、レジスタ２
１３の下位６ビットには“０”を入力し、これを上位８
ビットに連結して、図１１に示す演算ユニット１７３の
１４ビットの出力（差の絶対値和）とする。これを４回
繰り返すことで４個の候補点の予測誤差としての差の絶
対値和が、図１０に示す各演算ユニット１７３から順次
出力される。

【００５８】従って、計９個の演算ユニット１７３のそ
れぞれから４個の予測誤差が出力されると、３６個全て
の候補点についての予測誤差が得られることになる。こ
れらの候補点の中から、図１０に示す比較選択器１７４
により予測誤差の小さい順に９個が選択され、この９個
の候補点を第２段階の動きベクトル探索における探索対
象であるところの図７に示す第２候補点１５３として、
第１段階の動きベクトル探索が終了する。

【００５９】次に、上述の第１段階の動きベクトル探索
で求められた９個の第２候補点１５３について、第２段
階の動きベクトル探索を行う。第２段階の動きベクトル
検出では、図７に示す９個の第２候補点１５３を対象と
して予測誤差の演算を行い、予測誤差が最小となる候補
点を特定して図８に示す探索点１５４を求め、動きベク
トルを検出する。

【００６０】以下、第２段階の動きベクトル探索につい
て説明する。先ず、図１０に示す１基の演算ユニット１
７３に１個の第２候補点１５３の予測誤差の演算を割り
当て、９個の第２候補点１５３の予測誤差の演算を９基
の演算ユニット１７３で行う。すなわち、図１１の演算
ユニット１７３の差分演算器群１８３Ｇ、加算器群１８
６Ｇ、およびレジスタ群１８７Ｇのそれぞれにおける構
成要素間をキャリーを介して縦従的に結合して機能さ
せ、１個の第２候補点１５３について予測誤差の演算を
行うように機能させる。この時、予測誤差の演算は、画
像データの全ビット（８ビット／１画素）を用いて行
い、図７に示す全９個の候補点の予測誤差のうち図１０
に示す比較選択器１７４により予測誤差の大小を比較
し、予測誤差が最小となる候補点を特定して最終的な動
きベクトルを検出する。

【００６１】以下、詳細に説明する。先ず、第２段階の
動きベクトル探索にあたって、図１１に示すビットスラ
イス制御部１８１は、入力した全ビット（８ビット／１
画素）の参照画像データおよび符号化対象画像データを
上位側より２ビット毎の４組に分け、後段の差分演算用
入力／キャリー制御器１８２に入力する。この時、ビッ
トスライス制御部１８１は、図１４（ａ）に示すビット
スライス制御部１８１の構成が、同図（ｃ）に示す構成
と等価となるように、その切替器群２０２Ｇの状態が制
御され、入力される８ビットデータのうち分配器２０１
で上位側から２ビット毎に分けて後段のレジスタ群２０
３Ｇを構成する各レジスタに出力する。

【００６２】また、図１１に示す差分演算用入力／キャ
リー制御器１８２は、図１６（ｂ）に示すように、入力
端子群［ａ０，ａ１，ｂ０，ｂ１，ｃ０，ｃ１，ｄ０，
ｄ１］に入力した４組の２ビットの参照画像データおよ
び符号化対象画像データを中継して、そのまま出力端子
群［ａ２，ａ３，ｂ２，ｂ３，ｃ２，ｃ３，ｄ２，ｄ
３］から出力し、後段の差分演算器群１８３Ｇに与え
る。

【００６３】また、この差分演算用入力／キャリー制御
器１８２は、各差分演算器１８３のキャリー出力をキャ
リー入力端子群（ｂ４，ｃ４，ｄ４）にそれぞれ入力
し、これをキャリー出力端子群（ａ５，ｂ５，ｃ５）か
ら出力する。これにより、リップル・キャリー方式によ
り下位側からのキャリーが上位側に伝達され、４基の差
分演算器１８３が縦従的に機能し、１つの８ビット演算
器として動作する。このように機能する差分演算器群１
８３Ｇは、参照画像データ及び符号化対象画像データの
全ビット（８ビット／１画素）を用いて８ビットの差分
演算を行い、この演算結果を後段の絶対値演算器群１８
４Ｇに与える。

【００６４】絶対値演算器群１８４Ｇは、前段の差分演
算器群１８３Ｇから与えられた差分データの絶対値を求
め、後段の加算器用入力／キャリー制御器１８５に与え
る。この時、４基の絶対値演算器１８４は互いにキャリ
ーを介して従属的に結合され、１個の絶対値演算器とし
て機能する。またこの時、同図１１に示す加算器用入力
／キャリー制御器１８５は、図１７（ｂ）に示すよう
に、入力端子群［ｅ０，ｅ１，ｆ０，ｆ１，ｇ０，ｇ
１，ｈ０，ｈ１］に入力したデータを、そのまま出力端
子群［ｅ２，ｅ３，ｆ２，ｆ３，ｇ２，ｇ３，ｈ２，ｈ
３］から出力し、後段の加算器群１８６Ｇに与える。

【００６５】また、後段の加算器群１８６Ｇのキャリー
出力をキャリー入力端子群［ｆ４，ｇ４，ｈ４］に入力
し、これをキャリー出力端子群［ｅ５，ｆ５，ｇ５］か
ら出力して、下位側から上位側の加算器１８６にリップ
ル・キャリー方式によりキャリーを伝達し、加算器群１
８６Ｇを構成する４基の加算器１８６を１つの加算器と
して縦従的に機能させる。

【００６６】すなわち、図１１に示す加算器群１８６Ｇ
は、図１３（ａ）に詳細な構成を示すように、キャリー
を介して４基の加算器１８６が従属的に結合して構成さ
れ、ビット幅が拡張された１つの加算器として機能す
る。ここで、下位側のビットの演算を担う３基の加算器
１８６は、２ビットデータの全加算器として動作し、上
位側２ビットの演算を担う最上位の加算器１８６は、８
ビットデータと２ビットデータとの加算器として動作す
る。このようにして、加算器群１８６Ｇは全体として図
１３（ｂ）に示すように、１４ビット及び８ビットの入
力と１４ビットの出力を備えた１つの加算器として機能
する。

【００６７】この加算器群１８６Ｇの１４ビットの出力
は、図１１に示すレジスタ群１８７Ｇに格納されるが、
この時、同図に示す４基のレジスタ１８７のそれぞれ
は、上位側から８ビット、２ビット、２ビット、２ビッ
トのみが使用され、全体として１４ビットのレジスタと
して動作する。従って、図１１においてキャリーを介し
て従属的に統合された加算器群１８６Ｇとレジスタ群１
８７Ｇとは、８ビット入力の累積加算器として機能し、
この累積結果は入力した画像データの候補点の予測誤差
となる。

【００６８】また、図１１に示す統合部１８８は、図１
５（ａ）に詳細に示す統合部１８８の構成が、同図
（ｃ）に示す構成と等価となるように、切替器２１１及
び２１２の状態が制御され、図１１に示す１４ビットの
レジスタとして機能するレジスタ群１８７Ｇの出力は、
図１５（ｃ）に示す統合部１８８を構成するレジスタ２
１３に保持され、これが図１０に示す演算ユニット１７
３の出力（予測誤差）として、同図に示す比較器１７４
に与えられる。そして、比較器１７４は、前段の９基の
演算ユニット１７３から与えられる予測誤差の大小を比
較して、予測誤差が最小となる候補点を図８に示す探索
点５１５として特定し、動きベクトルを算出する。この
動きベクトルは図９に示すベクトル記憶装置１６６に記
憶され、ベクトル記憶装置１６６は画像の各小ブロック
の動きベクトルを蓄積して、各画像フレームの動きベク
トル情報を格納する。

【００６９】以上、詳細に説明したように、第２の実施
形態では、図１１に示す差分演算用入力／キャリー制御
器１８２と加算用入力／キャリー制御部１８５を用いて
リプル・キャリー方式によりキャリーを伝達することに
より、差分演算器１８３、絶対値演算器１８４、加算器
１８６により構成される予測誤差演算ユニットを従属的
に統合したが、特にキャリーの伝達方式としては、特に
リプル・キャリー方式に限定されるものでなく、例え
ば、高速演算を目的として桁上がり処理を先見的に行う
キャリー・ルック・アヘッド方式を用いて実現すること
も可能である。

【００７０】また、上述した第１及び第２の実施形態で
は、動きベクトルを検出するにあたって、２段階に分け
て候補点の探索を行ったが、さらに段階数を増やしても
よい。さらに、上述した第２の実施形態では、演算ユニ
ット１７３を４基の差分演算器１８３で構成したが、こ
れに限定されるものではなく、対象とする画像データの
構造に応じて適切な数の差分演算器を設ければよい。

【００７１】

【発明の効果】以上説明したように、本発明によれば、
以下の効果を得ることができる。即ち、請求項１に記載
の発明によれば、先ず画像データの上位ビットのみを用
いて動きベクトル候補群を検出し、この動きベクトル候
補群を対象としてさらに詳細な予測誤差の演算を行うよ
うに構成したので、動きベクトル探索のための演算量を
大幅に削減することができる。

【００７２】しかも、初期の段階では画像データの上位
側のビットのみを用い、動きベクトル候補群を絞り込む
に従ってより多くのビットを用いて予測誤差の演算処理
を行うように構成したので、初期の探索段階で画像デー
タのビット数を削減しても、動きベクトルの検出精度に
与える影響はほとんどなく、動きベクトルの誤検出を有
効に防止することができる。

【００７３】また、請求項２〜請求項４に記載の発明に
よれば、第一段階の探索とそれ以降の探索段階で、１つ
の予測誤差演算部を共通に使用し動作させるように構成
したので、動きベクトルの検出精度を低下させることな
く、ハードウェアの規模を小さくすることができる。

【図面の簡単な説明】

【図１】第１の実施形態に係る動きベクトル検出装置の
構成図である。

【図２】第１の実施形態に係る動きベクトル検出装置を
構成する第１段階動きベクトル検出器の構成図である。

【図３】第１の実施形態に係る動きベクトル検出装置の
第１段階動きベクトル検出器を構成する演算ユニットの
構成図である。

【図４】第１の実施形態に係る動きベクトル検出装置を
構成する第２段階動きベクトル検出器の構成図である。

【図５】第１の実施形態に係る動きベクトル検出装置の
第２段階動きベクトル検出器を構成する演算ユニットの
構成図である。

【図６】第１及び第２の実施形態に係る動きベクトル検
出装置の動作を説明するための説明図である。

【図７】第１及び第２の実施形態に係る動きベクトル検
出装置の動作を説明するための説明図である。

【図８】第１及び第２の実施形態に係る動きベクトル検
出装置の動作を説明するための説明図である。

【図９】第２の実施形態に係る動きベクトル検出装置の
構成図である。

【図１０】第２の実施形態に係る動きベクトル検出装置
を構成する多段階動きベクトル検出器の構成図である。

【図１１】第２の実施形態に係る動きベクトル検出装置
を構成する演算ユニットの構成図である。

【図１２】第２の実施形態に係る動きベクトル検出装置
の演算ユニットを構成する加算器群の構成図である。

【図１３】（ａ）は、第２の実施形態に係る動きベクト
ル検出装置の演算ユニットを構成する加算器群の構成図
である。（ｂ）は、（ａ）に示す回路構成をシンボル化
して表した図である。

【図１４】（ａ）〜（ｃ）は、第２の実施形態に係る動
きベクトル検出装置の演算ユニットを構成するビットス
ライス制御部の構成図である。

【図１５】（ａ）〜（ｃ）は、第２の実施形態に係る動
きベクトル検出装置の演算ユニットを構成する統合部の
構成図である。

【図１６】（ａ）及び（ｂ）は、第２の実施形態に係る
動きベクトル検出装置の演算ユニットを構成する差分演
算用入力／キャリー制御器の動作の説明図である。

【図１７】（ａ）及び（ｂ）は、第２の実施形態に係る
動きベクトル検出装置の演算ユニットを構成する加算器
用入力／キャリー制御器の動作の説明図である。

【図１８】ブロックマッチング法の概念を説明するため
の説明図である。

【図１９】簡略探索法による動きベクトルの検出法を説
明するための説明図である。

【符号の説明】

１００Ａ１次動きベクトル検出部１００Ｂ２次動きベクトル検出部１０１参照フレーム第１メモリ１０２対象フレーム第１メモリ１０３第１データ制御部１０４第１段階動きベクトル検出器１０５ベクトル記憶装置１０６参照フレーム第２メモリ１０７対象フレーム第２メモリ１０８第２データ制御部１０９第２段階動きベクトル検出器１６１参照フレームメモリ１６２対象フレームメモリ１６３データ制御部１６４多段階動きベクトル検出器１６５多段階動きベクトル検出制御器１６６ベクトル記憶装置

Claims

【特許請求の範囲】

【請求項１】ブロックマッチング法を用いて動きベク
トルを検出する動きベクトル検出装置において、画像データの上位側のビットを用いて予測誤差を演算
し、該演算の結果に基づき動きベクトル候補群を検出す
る第１の動きベクトル検出手段と、前記動きベクトル候補群に対応する画像データの前記上
位側のビットと該ビットの下位側のビットとを用いて予
測誤差を演算し、該演算の結果に基づき前記動きベクト
ル候補群の中から動きベクトルを検出する第２の動きベ
クトル検出手段とを備えたことを特徴とする動きベクト
ル検出装置。
【請求項２】第１及び第２の動きベクトル検出手段
は、画像データの上位側のビット数をビット長とするビ
ット列を入力して予測誤差を演算する複数の予測誤差演
算手段を共有して備え、前記複数の予測誤差演算手段が、それぞれ独立的に機能
して、第１の動きベクトル検出手段として予測誤差を演
算し、前記複数の予測誤差演算手段が、キャリーを介して縦従
的に機能して、第２の動きベクトル検出手段として予測
誤差を演算することを特徴とする請求項１に記載の動き
ベクトル検出装置。
【請求項３】キャリーは、リップル・キャリー方式に
より生成されることを特徴とする請求項２に記載の動き
ベクトル検出装置。
【請求項４】キャリーは、キャリー・ルック・アヘッ
ド方式により生成されることを特徴とする請求項２に記
載の動きベクトル検出装置。