JPH1074077A - 画像の２次元空間変換方法及び装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 簡単な構成で様々な特殊効果画像を得ること
ができ、リアルタイム処理が可能な低価格の２次元空間
変換装置を提供する。 【解決手段】 原画像１の２次元変換処理を水平ｈ軸方
向（第１パス）と垂直ｖ軸方向（第２パス）とに分割し
て順次実行する。ｈ軸方向のオフセット量offset_h(v)
及び縮小率r_h(v)を各水平走査ラインについて及びｖ軸
方向のオフセット量offset_v(h)及び縮小率r_v(h)を各
垂直走査ラインについて予め夫々のテーブルに記憶して
おく。第１パスでは、画像メモリに対するｈ軸方向の読
み出しと書き込みアドレスとをオフセット量offset_h
(v)に基づきずらし、アドレスの間隔とを縮小率r_h(v)
に基づき制御し、第２パスでは、ｖ軸方向の読み出しと
書き込みアドレスとをオフセット量offset_v(h)に基づ
きずらし、アドレスの間隔とを縮小率r_v(h)に基づき制
御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、原画像を２次元
変換して特殊効果画像等を得るための画像の２次元空間
変換方法及び装置に関し、特に２次元空間上の第１軸方
向への変換処理とこれと直交する第２軸方向への変換処
理とを分割して実行する２パス方式の画像の２次元空間
変換方法及び装置に関する。

【０００２】

【従来の技術】コンピュータグラフィックスや映像編集
システム等では、原画像を２次元空間において座標変換
して遠近効果（Perspective）やその他の特殊効果を得
ることが頻繁に行われる。このような空間変換は、基本
的には下記数１で示す座標変換処理である。

【０００３】

【数１】

【０００４】ここで、ｕ，ｖは変換前の原画像の２次元
座標値、ｘ，ｙは変換後の画像の２次元座標値、Ｍは変
換マトリクスである。実際の映像変換では、出力画素
（ｘ，ｙ）に対する入力画素位置（ｕ，ｖ）を求めると
いう処理が実行されるので、

【０００５】

【数２】

【０００６】で与えられた変換マトリクスを解いて、各
出力画素に対する入力画素位置（ｘ，ｙ）を順次求めて
いけばよい。しかし、この方法は計算が複雑であるため
に実時間処理が困難であるという問題がある。また、こ
の方法は、縮小変換時のサブサンプリングにより生じる
折り返し歪みを除去するためのフィルタとして２次元フ
ィルタを必要とするため、構成が複雑化するという問題
もある。そこで、上述した２次元変換を直交した２つの
変換に分離して処理時間を短縮するようにした、いわゆ
る２パス方式が提案されている（例えばUSP4463372
等）。この方式を以下に説明する。いま、［ｘ，ｙ］が
下記数３のように定義できるものとする。

【０００７】

【数３】

【０００８】これを以下のようにｘ，ｙ方向にそれぞれ
独立に変換するための２つのパスに分解し、順次計算す
る。

【０００９】

【数４】

【００１０】これを数１に当てはめると、各パスでｘ，
ｙは下記数５のように求められる。

【００１１】

【数５】

【００１２】

【発明が解決しようとする課題】しかし、上述した従来
の２パス方式の２次元画像変換方式においても、数５に
示すように各画素毎に除算が必要になり、リアルタイム
演算のためには、ハードウェアの規模が複雑化するのは
避けられない。このため、上述した２パス方式は、放送
局等の業務用に適用が限定され、一般家庭用に使用する
ことが困難である。

【００１３】この発明は、このような問題点に鑑みなさ
れたもので、上記と同様の２パス方式の２次元空間変換
を極めて簡単なハードウェアで実現することができ、も
ってリアルタイムでの２次元画像変換と回路規模の簡単
化とを同時に図ることかできる画像の２次元空間変換装
置を提供することを目的とする。

【００１４】

【課題を解決するための手段】この発明による画像の２
次元空間変換方法は、原画像の２次元空間上への変換処
理を前記２次元空間上の第１軸方向の変換処理とこれに
直交する第２軸方向の変換処理とに分割して順次実行す
る方法であって、前記第１軸方向の変換処理前に対する
変換処理後の前記第１軸方向の画像のオフセット量及び
縮小率を前記第１軸方向の各走査ラインについて予め第
１のテーブルとしてテーブル化しておくと共に、前記第
２軸方向の変換処理前に対する変換処理後の前記第２軸
方向の画像のオフセット量及び縮小率を前記第２軸方向
の各走査ラインについて予め第２のテーブルとしてテー
ブル化しておき、前記第１軸方向の変換処理に際して画
像メモリに対する前記第１軸方向の読み出しアドレスと
書き込みアドレスとを前記第１のテーブルのオフセット
量に基づきずらし、且つ前記画像メモリに対する前記第
１軸方向の読み出しアドレスの間隔と書き込みアドレス
の間隔とを前記第１のテーブルの縮小率に基づき制御す
ることにより前記第１軸方向の変換処理を実行し、前記
第２軸方向の変換処理に際して前記画像メモリに対する
前記第２軸方向の読み出しアドレスと書き込みアドレス
とを前記第２のテーブルのオフセット量に基づきずら
し、且つ前記画像メモリに対する前記第２軸方向の読み
出しアドレスの間隔と書き込みアドレスの間隔とを前記
第２のテーブルの縮小率に基づき制御することにより前
記第２軸方向の変換処理を実行するようにしたことを特
徴とする。

【００１５】また、この発明に係る画像の２次元空間変
換装置は、原画像の２次元空間上への変換処理を前記２
次元空間上の第１軸方向の変換処理とこれに直交する第
２軸方向の変換処理とに分割して順次実行するものであ
って、原画像を記憶する第１の画像記憶手段と、この第
１の画像記憶手段に記憶された原画像を前記第１軸方向
に変換処理して得られた中間画像を記憶する第２の画像
記憶手段と、原画像に対する前記２次元空間上の第１軸
方向への変換処理を規定する第１軸方向の各走査ライン
についてのオフセット値及び縮小率、並びに前記第１軸
方向への変換処理が終了した中間画像に対する前記２次
元空間上の第２軸方向への変換処理を規定する第２軸方
向の各走査ラインについてのオフセット値及び縮小率を
それぞれ変換パラメータとして計算する演算手段と、こ
の演算手段で計算された前記第１及び第２軸方向の各ラ
イン毎の変換パラメータをパラメータテーブルとして記
憶するパラメータ記憶手段と、このパラメータ記憶手段
に記憶された変換パラメータを前記第１軸方向の各走査
ライン毎に読み出し累積加算及び加減算して前記第１の
画像記憶手段の読み出しアドレスを生成すると共に、こ
の生成されたアドレスにより前記原画像を読み出して前
記第２の画像記憶手段にシーケンシャルに書き込むこと
により第１軸方向の変換処理を実行する第１の画像変換
処理手段と、前記パラメータ記憶手段に記憶されたパラ
メータを前記第２軸方向の各走査ライン毎に読み出し累
積加算及び加減算して前記第２の画像記憶手段の読み出
しアドレスを生成すると共に、この生成されたアドレス
により前記中間画像を読み出してシーケンシャルに出力
することにより第２軸方向の変換処理を実行する第２の
画像変換処理手段とを備えたことを特徴とする

【００１６】この発明によれば、各軸方向の変換処理
を、変換前後の各軸方向のずれ量に相当するオフセット
量と各軸方向の縮小率とに基づいて行っている。このた
め、各軸方向の変換処理は、各軸方向の読み出しアドレ
スと書き込みアドレスとをオフセット量だけずらす処理
と、画像メモリへの書き込み間隔に対する画像メモリか
らの読み出し間隔の制御だけで実現できる。書き込み動
作を規定の間隔でシーケンシャルに行えば、読み出し間
隔は、単に縮小率の累積加算によって得られる。このよ
うに、これらの処理は、累積加算や加減算のみで実現可
能であるため、システム構成が簡単であり、しかもリア
ルタイム処理が可能になる。

【００１７】これらの動作を規定する各軸方向のオフセ
ット量及び縮小率等の変換パラメータは、予めテーブル
化されるので、変換動作では複雑な演算は必要としな
い。変換パラメータのテーブルを順次書き換えるように
すれば、同一の原画像から得られた変換画像を順次変化
させることができる。１つの画面の変換動作中に次の画
面の変換パラメータを計算することは容易であり、また
算出された変換パラメータによるテーブルの書き換え
は、例えば映像信号の垂直ブランキング期間等を利用す
ることができる。このため、リアルタイムで変換画像を
変化させることができる。

【００１８】第１軸方向の変換結果を格納する第２の画
像記憶手段をダブルバッファ構成とすると、一方のバン
クから変換画面を出力中に他方のバンクに次の変換のた
めの変換画像を書き込むことができ、変換画像を淀みな
く変化させることができる。また、変換パラメータによ
り求められた読み出しアドレスを更に他の変換テーブル
により変換することで、擬似的な遠近効果等の更に複雑
な特殊効果を付与することができる。

【００１９】また、この発明によれば、第１及び第２の
画像記憶手段に対する読み出しアドレスから変換画像の
ボーダエリアを容易に検出することができる。このた
め、ボーダエリアに特定のエリア色を埋め込むことによ
り、映像ミキシング等に極めて都合の良い変換画像が得
られる。このようにして埋め込まれたエリア色は、例え
ばオブジェクトを複数のパーツで合成して作成する場合
などに、背景色の上書きを防止するのに利用することが
できる。

【００２０】

【発明の実施の形態】以下、図面を参照して、この発明
の好ましい実施の形態について説明する。図１は、この
発明の一実施例に係る画像の２次元空間変換装置の原理
を説明するための図である。まず、原画像のコーナ位置
を２次元空間上の任意の位置に移動させることにより、
原画像を変形させるバイリニア変換（Bilinear Transfo
rm）処理に、この発明を利用した場合について説明す
る。いま、図１（ａ）に示すようなＡＢＣＤをコーナと
する原画像１を、同図（ｂ）に示すように、Ａ′Ｂ′
Ｃ′Ｄ′をコーナとするように変形させて変換画像２を
得る場合、変換に際して与えられる情報は、変換後の各
コーナＡ′Ｂ′Ｃ′Ｄ′の座標値（ｘa，ｙa），（ｘ
b，ｙb），（ｘc，ｙc），（ｘd，ｙd）である。これら
座標値に基づいて、図１（ｃ）から（ｄ）のように、第
１軸（水平ｈ軸）方向への変換処理（第１パス）と、図
１（ｄ）から（ｅ）のように、第２軸（垂直ｖ軸）方向
への変換処理（第２パス）とが分割されて順次実行され
る。

【００２１】（１）第１パス 第１パスでは、まずＡＢＣＤをコーナとする原画像１を
ｈ軸方向にのみ変形させる。いま、原画像１の水平方向
長さをｌH、垂直方向長さをｌVとすると、水平方向の各
ラインにおいて、原画像１に対応する画素の描画が開始
される位置を示すオフセット値offset_h(v)と原画像１
の水平方向の幅と中間画像３の水平方向の幅との比であ
る縮小率r_h(v)とは、下記数６のように表すことができ
る。

【００２２】

【数６】

【００２３】なお、数６においてｌh(v)，ｌt，ｌbは、
それぞれｖ、上端、下端における中間画像３の幅であ
る。このようなオフセット値offset_h(v)及び縮小率r_h
(v)を各ｖについて求め、表１のようにテーブル化して
おく。

【００２４】

【表１】

【００２５】画像の変換時には、読み出しアドレスＲＡ
と書き込みアドレスＷＡとを図２のような処理によって
シーケンシャルに発生させることにより、第１パスの変
換が実行される。即ち、垂直アドレスｖを０からｌV-1
まで増加させながら（Ｓ１，Ｓ１０，Ｓ１１）、各垂直
アドレスｖについて、水平アドレスｈを０からｌH-1ま
で増加させ（Ｓ２，Ｓ４，Ｓ８，Ｓ９）、ｈがオフセッ
ト値offset_h(v)に達するまで（Ｓ５）、原画像を記憶
した第１のメモリの読み出しアドレス［ｈ−offset_h
(v)，ｖ］の画素データ（原画像１の範囲から横にはみ
出した部分の画像データ）を読み出し、中間画像が格納
される第２のメモリの書き込みアドレス［ｈ，ｖ］に読
み出したデータを書き込む（Ｓ３）。この様子を示した
のが図３である。水平アドレスｈがオフセット値offset
_h(v)に達したら（Ｓ５）、水平アドレスｈが１増加す
る毎に縮小率r_h(v)をｈｘに累積加算し（Ｓ６，Ｓ
８）、読み出しアドレスを［ｈｘ，ｖ］とする（Ｓ
７）。これにより、図３（ａ）に示すように、縮小率r_
h(v)に応じた間隔で原画像が読み出され、同図（ｂ）に
示すように、水平方向に縮小された中間画像が第２のメ
モリに格納されることになる。このように、第１パスで
は、減算処理と累積加算処理のみで変換処理が実行され
る。

【００２６】（２）第２パス 第２パスは、基本的には第１パスの水平・垂直方向を入
れ替えたもので、第１パスで得られた中間画像３をｖ軸
方向にのみ変形させる。但し、第２パスでは、第１パス
の変換の補正をして変換パラメータを算出する必要があ
る。図１（ｅ）に示すように、変換後の２次元空間の水
平方向の両端の辺に変換後の画像のＡ′Ｂ′線の交点の
ｙ座標ｙa′，ｙb′と、Ｃ′Ｄ′線の交点のｙ座標ｙ
c′，ｙd′とを下記数７のように求める。

【００２７】

【数７】

【００２８】ここで、ｌl′＝ｙd′−ｙa′，ｌr′＝ｙ
c′−ｙb′とすると、垂直方向の各ラインのオフセット
値offset_v(h)と縮小率r_v(h)は、下記数８のように求
められる。

【００２９】

【数８】

【００３０】このようにしてオフセット値offset_v(h)
及び縮小率r_v(h)を各ｈについて求め、これについて
も、下記表２のようにテーブル化しておく。また、変換
処理についても、図４（ａ），（ｂ）に示すように、水
平方向と垂直方向とを入れ替え、上記と同様に読み出し
アドレス及び書き込みアドレスをシーケンシャルに発生
させるだけでよい。

【００３１】

【表２】

【００３２】図５は、以上の２パス変換方式を実現する
ための２次元空間変換装置の具体例を示すブロック図で
ある。この変換装置は、原画像、中間画像及び変換画像
をそれぞれ格納する縦続接続されたダブルバッファ構成
の画像メモリ１１，１２及び出力バッファ１３を備えて
構成されている。画像メモリ１１の書き込みアドレスＷ
Ａ０及び出力バッファの読み出しアドレスＲＡ３は、同
期アドレス発生器１４により与えられる。また、画像メ
モリ１１の読み出しアドレスＲＡ１、画像メモリ１２の
書き込みアドレスＷＡ１、画像メモリ１２の読み出しア
ドレスＲＡ２及び出力バッファの書き込みアドレスＷＡ
２は、それぞれアドレス発生器１５、シーケンシャルス
キャン発生器１６、アドレス発生器１７及びシーケンシ
ャルスキャン発生器１８により与えられる。ＣＰＵ１９
は、変換パラメータを演算し、映像信号の垂直同期パル
スによりインタラプトされて変換パラメータをバス２０
を介してＲＡＭに変換テーブル２１，２２として格納す
る。

【００３３】原画像の映像信号がVideo In端子から入力
されると、この映像信号は、書き込みアドレスＷＡ０に
従って画像メモリ１１の一方のバンクに通常の走査順序
でリアルタイムで書き込まれる。このとき画像メモリ１
１の他方のバンクには、前フィールド（又はフレーム）
の画像が記憶されている。この原画像は、第１パス用の
アドレス発生器１５の読み出しアドレスＲＡ１に従って
読み出され、シーケンシャルスキャン発生器１６からの
書き込みアドレスＷＡ１に従って画像メモリ１２の一方
のバンクに通常の走査順序でシーケンシャルに書き込ま
れる。同時に画像メモリ１２の他方のバンクに格納され
ている前フィールド（又はフレーム）の第１パス終了後
の中間画像が、第２パス用のアドレス発生器１７の読み
出しアドレスＲＡ２に従って読み出され、シーケンシャ
ルスキャン発生器１８からの書き込みアドレスＷＡ２に
従って出力バッファ１３に書き込まれる。出力バッファ
１３もダブルバッファ構成となっており、出力側バンク
から変換画像がリアルタイムで連続的に読み出され、Vi
deo Out端子から出力される。画像メモリ１１，１２及
び出力バッファ１３の各バンクは、このようにフィール
ド又はフレーム毎に切り換えられ、リアルタイムで同様
の処理が繰り返される。

【００３４】アドレス発生器１５，１７は、それぞれ変
換テーブル２１，２２と接続されており、これら変換テ
ーブル２１，２２に格納された変換パラメータに基づい
て読み出しアドレスＲＡ１，ＲＡ２を生成する。但し、
この実施例では、読み出しアドレスＲＡ１，ＲＡ２の生
成を容易にするため、前述したオフセット値offset_h
(v)，offset_v(h)にそれぞれ縮小率r_h(v)，r_v(h)を掛
けた値をオフセット値offset'_h(v)，offset'_v(h)とし
て用いている。従って、表１及び表２の変換パラメータ
に対して、変換テーブル２１，２２に格納される変換パ
ラメータは、表３のようになる。

【００３５】

【表３】

【００３６】これらの変換パラメータは、そのフィール
ド（又はフレーム）の処理に先だって映像垂直ブランキ
ング期間にＣＰＵ１９から書き込まれる。ＣＰＵ１９
は、現画面の変換中に、例えば次の画面の変換後の各コ
ーナＡ′Ｂ′Ｃ′Ｄ′の座標値（ｘa，ｙa），（ｘb，
ｙb），（ｘc，ｙc），（ｘd，ｙd）に基づいて、次画
面のパラメータ計算を実行する。

【００３７】図６は、第１パス用のアドレス発生器１５
及びシーケンシャルスキャン発生器１６の構成例を示す
図である。シーケンシャルスキャン発生器１６は、基準
クロック信号Clockをカウントして水平書き込みアドレ
スＷＡ１_hを発生させる水平カウンタ３１と、水平同期
パルスH-pulseをカウントして垂直書き込みアドレスＷ
Ａ１_vを発生させる垂直カウンタ３２とを備えて構成さ
れている。水平カウンタ３１及び垂直カウンタ３２は、
それぞれ水平同期パルスH-pulse及び垂直同期パルスV-p
ulseによってリセットされる。また、シーケンシャルス
キャン発生器１６は、垂直書き込みアドレスＷＡ１_vを
変換テーブル２１のアドレスｖとして出力する。変換テ
ーブル２１からは、アドレスｖに対応したオフセット値
offset'_h(v)と縮小率r_h(v)とがアドレス発生器１５に
供給される。

【００３８】アドレス発生器１５では、変換テーブル２
１から読み出されたオフセット値offset'_h(v)が減算器
３３の負入力に供給される。また、ラッチ回路３４と加
算器３５とは累積加算器を構成し、水平同期パルスH-pu
lseによってリセットされたのち、変換テーブル２１か
ら読み出された縮小率r_h(v)を基準クロックに従って累
積加算する。その累積加算値が減算器３３の正入力に供
給される。減算器３３は、縮小率r_h(v)の累積加算値か
らオフセット値offset'_h(v)を減算した値を水平読み出
しアドレスＲＡ１_hとして出力する。但し、減算器３３
の出力は、図３に示したように、負の値から原画像１を
超えるアドレスまでを出力するので、何らかのリミット
処理を行う必要がある。

【００３９】一方、図７に示すように、上記の変換処理
により原画像が縮小された場合、出力画像に原画像１の
範囲以外の領域を示すボーダエリアが現れる。映像編集
装置等で映像ミキシングを行う場合、ボーダエリアに特
定のエリア色を埋め込み、このエリア色を合成のための
キー信号として利用することが頻繁に行われる。このキ
ー信号としては、通常、クロマキーが用いられる。そこ
で、本装置の変換においても、ボーダエリアを検出して
クロマキーをボーダに埋め込むことができれば、映像ミ
キシングを行う上で極めて便利である。この装置では、
減算器３３の出力が、例えば“０”未満及び“ｌH”以
上であることでボーダエリアを容易に検出することがで
きる。そこで、図８に示すように、画像メモリ１１の特
定のアドレスＡＭＡで特定される記憶領域に予めエリア
色データ（クロマ色データ）を記録しておき、ボーダエ
リアを検出したときの書き込みアドレスＷＡ１をエリア
色データが記憶されている画像メモリ１１のアドレスに
切り換えることで、図７に示すようにボーダエリアにエ
リア色データを埋め込むことができる。

【００４０】図６のアドレス発生器１５では、減算器３
３の出力がボーダエリア検出器３６に入力され、ここで
０〜ｌH−１の範囲内であるかどうかが判定される。上
記の範囲内と判定された場合には、スイッチ３７，３８
をそれぞれ減算器３３の出力及び垂直カウンタ３２の出
力に接続し、これらをそれぞれ水平読み出しアドレスＲ
Ａ１_h及び垂直読み出しアドレスＲＡ１_vとして出力す
る。減算器３３の出力が０〜ｌH−１の範囲外である場
合には、スイッチ３７，３８をエリア色メモリアドレス
記憶部３９の出力に接続し、予めボーダエリアに埋め込
むエリア色が記憶されている画像メモリ１１のアドレス
ＡＭＡを読み出しアドレスＲＡ１_h，ＲＡ１_vとして出
力する。このように、画像メモリ１１のアドレスを切り
換える方式とすれば、画像データのパスに直接クロマキ
ーの切換回路を付加する方式に比べ、本装置をＬＳＩ化
した場合の画像データの入出力ピン数の増加を防止する
ことができ、ＬＳＩパッケージのコストを低減すること
ができる。

【００４１】以上のアドレス変換処理により、図３
（ａ）に示すように、画像メモリ１１の原画像１の記憶
領域に読み出しアドレスが達するまでは、エリア色デー
タが埋め込まれ、原画像１の記憶領域に読み出しアドレ
スが達した後は、縮小率r_h(v)の間隔で画像データが読
み出され、画像メモリ１２に書き込まれる際は、標準間
隔で書き込まれるので、図３（ｂ）に示すように、原画
像１をオフセット値offset_h(v)だけずれた位置から水
平方向に縮小率r_h(v)で規定される割合だけ縮小した中
間画像３が得られる。

【００４２】第２パス用のアドレス発生器１７及びシー
ケンシャルスキャン発生器１８も、基本的にはこれと同
様の構成となっているが、第２パスでは垂直方向のスキ
ャンを行うため、図９に示すように、シーケンシャルス
キャン発生器１８は、基準クロックClockを垂直カウン
タ４１に入力して垂直書き込みアドレスＷＡ２_vを発生
させ、垂直カウンタ４１のキャリー信号Carryを水平カ
ウンタ４２に入力して水平書き込みアドレスＷＡ２_hを
発生させるようにしている。そして、アドレス発生器１
７は、加算器４４及びラッチ回路４５からなる累積加算
器で縮小率r_v(h)を累積加算した値から、オフセット値
offset'_v(h)を減算器４３によって減算し、その出力に
基づいてボーダエリア検出器４６でボーダエリアを検出
する。その検出結果に応じてスイッチ４７，４８を切り
換え、ボーダエリアではエリア色メモリアドレス記憶部
４９の出力を読み出しアドレスＲＡ２_h，ＲＡ２_vとし
て出力し、ボーダエリア外では減算器４３の出力を読み
出しアドレスＲＡ２_h，ＲＡ２_vとして出力する。これ
により、図４に示すように、中間画像３から垂直方向に
オフセット及び縮小された変換画像２を得ることができ
る。

【００４３】なお、上記実施例では、オフセット値offs
et_h(v)，offset_v(h)にそれぞれr_h(v)，r_v(h)を掛け
た値をオフセット値offset'_h(v)，offset'_v(h)として
用い、スキャンの最初から縮小率の累積加算値を求め、
この累積加算値からオフセット値を減算するようにした
が、表１又は表２のオフセット値offset_h(v)，offset_
v(h)をそのまま使用し、書き込みアドレスＷＡ１_h，Ｗ
Ａ２_vがオフセット値offset_h(v)，offset_v(h)にそれ
ぞれ達するまで縮小率r_h(v)，r_v(h)の累積加算及びそ
の出力を行わず、オフセット値に達したらスイッチを切
り換えて縮小率r_h(v)，r_v(h)の累積加算を開始するよ
うに構成することもできる。この場合のアドレス発生器
１５の構成例を図１０に示す。

【００４４】アドレス発生器１５は、表１のような変換
パラメータが格納された変換テーブル２１から読み出さ
れたオフセット値offset_h(v)を減算器３３に供給し、
水平書き込みアドレスＷＡ１_hから減算して水平読み出
しアドレスＲＡ１_hを生成する。また、垂直読み出しア
ドレスＲＡ１_vとして垂直書き込みアドレスＷＡ１_vを
そのまま出力する。これにより、図３（ａ）に示すよう
に、画像メモリ１１に格納された原画像１の左側にはみ
出した部分から画像データの読み出しが実行される。こ
のとき、エリア色メモリアドレスが読み出しアドレスＲ
Ａ１_h，ＲＡ１_vとして出力されるのは上記と同様であ
る。水平読み出しアドレスＲＡ１_hが原画像１の部分に
差し掛かると、減算器３３の出力は負の値から正の値に
切り替わる。アドレス発生器１５は、減算器３３の出力
のサインビットSignによりスイッチ３０を切り換える。
同時にＡＮＤゲート４０がアクティブになり、基準クロ
ックClockがラッチ回路３５に入力される。以後、累積
加算値が水平読み出しアドレスＲＡ１_hとして出力され
ることになる。

【００４５】以上の説明では、第１パスを水平方向の変
換、第２パスを垂直方向の変換としたが、第１パスを垂
直方向の変換、第２パスを水平方向の変換としても良
い。この場合には、第１パス用のアドレス発生器１５、
シーケンシャルスキャン発生器１６及び変換テーブル２
１と、第２パス用のアドレス変換器１７、シーケンシャ
ルスキャン発生器１８及び変換テーブル２２とを入れ替
えればよい。このような変換処理を行うと、最終出力が
通常の映像信号と同様に水平方向走査となるので、極め
て都合が良い。また、出力バッファ１３は、例えば画像
メモリ１２にＤ−ＲＡＭ等を使用してロウアドレス設定
などで画像メモリ１２からの読み出しがリアルタイムに
行えない場合等に特に必要となるもので、画像メモリ１
２からの読み出しがリアルタイムに行える場合には不要
である。

【００４６】次に、擬似的な遠近効果（Perspective）
を付加する方法について説明する。ここでは、バイリニ
ア変換処理の途中で読み出しアドレスＲＡ１_h，ＲＡ２
_vを変換テーブルによって変換することにより、擬似的
な遠近効果を付与する。図１１はこの実施例に係る２次
元空間変換装置の構成例を示すブロック図であり、図５
と共通する部分には同一符号を付してある。この実施例
では、アドレス発生器１５から出力される読み出しアド
レスＲＡ１を変換テーブル５１を通して読み出しアドレ
スＲＡ１′に変換し、画像メモリ１１に与えるようにし
ている。第１パスにのみ変換テーブル５１を挿入してい
るのは、第１パスでｈ，ｖ両方の遠近効果をつけている
ので、第２パスでは必要ないからである。

【００４７】変換テーブル５１のパラメータの算出方法
には、種々のアルゴリズムが考えられる。例えば、

【００４８】

【数９】

【００４９】として、数９を積分すると、

【００５０】

【数１０】

【００５１】となる。そこで、Ａ又はＢに適当な値を与
えてｌ（ｖ）テーブルの各パラメータを求めればよい。
変換テーブル５１も、変換テーブル２１，２２と同様に
ＣＰＵ１９が次の変換に先だって演算し、垂直ブランキ
ング期間にＲＡＭ等のメモリに書き込むことにより作成
される。これにより得られる効果の一例を図１２に示
す。この他、table_h，table_vに適当なパラメータを設
定して、画像メモリ１１からの読み出し位置をずらすこ
とにより、マルチ画面等の効果を得ることもできる。

【００５２】上記実施例では、変換テーブル２１，２２
にバイリニア変換のための変換パラメータを格納した
が、オフセット値及び縮小率を特殊な固定的な値とする
ことにより、例えば図１３（ａ）に示すようなウェー
ブ、同図（ｂ）に示すようなピンチ等のバイリニア変換
以外の特殊効果を持たせることもできる。

【００５３】また、図１４に示すように、変換画像を読
み出す際の読み出しアドレスＲＡ３を回転用アドレス発
生器５５に供給し、この回転用アドレス発生器５５で所
定角度回転させてアドレスＲＡ３′を生成し、このアド
レスＲＡ３′を出力バッファ１３の読み出しアドレスと
して供給することにより、変換画像を更に回転させた画
像を出力することもできる。この場合にも上記と同様、
ＣＰＵ１９により演算された変換パラメータをテーブル
化しておくことにより、リアルタイム処理が実現でき
る。

【００５４】ところで、上述した装置を使用してリアル
タイムの特殊効果を得るためには、各変換テーブル２
１，２２，４１にセットする変換パラメータをＣＰＵ１
９がフィールド毎又はフレーム毎に算出する必要があ
る。しかし、変換パラメータは１画面の各行及び各列毎
に持てばよいので、それほど多くの演算量は必要としな
い。例えば６４０×２４０画素のフィールド処理の場
合、各変換パラメータの数は下記表４のようになる。

【００５５】

【表４】

【００５６】従って、2640個の変換パラメータを１フィ
ールド期間である15msec以内に計算すればよい。これは
１変換パラメータ当たりの演算時間が５〜６μsecであ
ることを意味し、数十MHzのＣＰＵでは100サイクル程度
を１変換パラメータの演算に割り当てればよいので、汎
用の安価なＣＰＵでも、十分にリアルタイム処理が可能
な演算量であることが分かる。

【００５７】変換テーブル２１，２２，４１用のメモリ
は、専用のＲＡＭを用いても良いが、画像メモリ１１，
１２の空き領域にマッピングしても良い。即ち、映像機
器で扱う画像のサイズは、通常６４０×２４０（４８
０）又は７２０×４８３等であるが、Ｄ−ＲＡＭ、Ｖ−
ＲＡＭ等の汎用のメモリデバイスは４Ｍ、１６Ｍバイト
等、２のべき乗の容量を持ち、未使用空き領域を生じ
る。この未使用空き領域を利用すればよい。画像メモリ
にマッピングした場合、画像メモリからの画像データの
読み出し、書き込みに加え、変換パラメータの読み出
し、書き込みが追加されるので、メモリアクセスに関し
てオーバーヘッドが生じるが、これは殆ど無視できる。
何故なら、画像メモリはダブルバッファ構成であるた
め、変換パラメータの書き込みは、非リアルタイム期間
でよく、また本装置で使用するオフセット値や縮小率等
は、各行又は各列に適用されるので、１行に１回又は１
列に１回読み出せばよいからである。

【００５８】次に、輝度データＹと色データＵ，Ｖとが
異なる周波数でサンプリングされた画像の処理について
説明する。例えばシステムの低価格化のために、輝度デ
ータＹに対して色データＵ，Ｖを水平方向に半減させた
Ｙ．ＵＶ．４：２：２フォーマットの画像データを対象
にした場合、図１５に示すように、Ｙ用画像メモリ１１
ａに格納された輝度データＹ0，Ｙ1，Ｙ3，…に対し、
ＵＶ用画像メモリ１１ｂに格納された色データＶ0，Ｕ
0，Ｖ1，Ｕ1，…は、水平方向の画素密度が１／２とな
る。また、ＵＶ用画像メモリ１１ｂの偶数アドレスにＶ
データが、また奇数アドレスにＵデータが格納される。
従って、このように記録された画像データを変換パラメ
ータに応じたアドレスで読み出し、画像メモリ１２に書
き込む際に、画像メモリ１１の読み出しアドレスがどの
ように変化しても、画像メモリ１２には上記のフォーマ
ットに従って、偶数アドレスにＶデータが、また奇数ア
ドレスにＵデータが書き込まれなければならない。

【００５９】図１６は、この点を考慮して改良を加えた
２次元空間変換装置の要部だけを示すブロック図であ
る。この装置では、第１パスのアドレス発生器１５から
出力される画像メモリ１１の読み出しアドレスＲＡ１を
Ｙ用画像メモリ１１ａの読み出しアドレスＲＡ１−Ｙと
してそのまま供給する。また、読み出しアドレスＲＡ１
をＬＳＢを除いてラッチ回路６１に１クロックおきにラ
ッチし、このラッチ出力にシーケンシャルスキャン発生
器１６からの書き込みアドレスＷＡ１のＬＳＢを付加し
てＵＶ用画像メモリ１１ｂの読み出しアドレスＲＡ１−
ＵＶとする。これにより、読み出しアドレスＲＡ１がど
のように変化しても、ＵＶ用画像メモリ１１ｂの読み出
しアドレスＲＡ１−ＵＶは、必ず偶数、奇数の順とな
り、ＵＶ用画像メモリ１２ｂの書き込みアドレスＷＡ１
−ＵＶもこれと同一の順序となる。

【００６０】次に、上述した２次元空間変換装置をアニ
メーション表示装置に適用したシステムについて説明す
る。２次元アニメーションを制作する手法としては、個
々のキャラクタやオブジェクトをスプライトとして登録
する方法と、コンピュータグラフィックスによる方法と
が一般的である。スプライトによる方法は、一連の動作
を１コマずつスプライトとして記録し、連続してスプラ
イトを変更していくことによりアニメーション画像を得
るか、又は、オブジェクトを各パーツに分割してこれら
パーツを各々スプライトとして登録し、それらを画面上
で組み合わせることによりアニメーション画像を得るも
のである。しかし、これら従来の方法は、アニメーショ
ンの動作が固定されてしまったり、動きが限定される等
の欠点がある。また、より多くの表現を得ようとする
と、膨大な数のスプライトを蓄積する必要があり、その
ための大容量のメモリが必要となるという問題もあっ
た。

【００６１】一方、コンピュータグラフィックスによる
方法は、コンピュータによりオブジェクトの動きを計算
し、１コマずつオブジェクトの形や表示位置等を計算し
て表示する方法であるため、リアルタイム処理を実現す
るためには、高いコンピュータの演算能力を必要とし、
高価なシステムになってしまうという問題がある。そこ
で、この発明の２次元空間変換装置を利用することによ
り、システムのコストを低減すると共にリアルタイムで
より多くの表現が可能なアニメーション画像を作成する
ことができる。

【００６２】図１７は、このようなアニメーション表示
装置の構成を示すブロック図である。パーツ原画像メモ
リ８１は、前述した画像メモリ１１に対応するもので、
アニメートの対象とするオブジェクトの各パーツを原画
像として記憶するものである。合成画像メモリ８２は、
各パーツ原画像にこの発明に基づく２次元変換処理を加
えて合成し、合成画像を出力するするためのメモリで、
前述した画像メモリ１２に対応するものである。また、
この合成画像メモリ８２は、画像メモリ１２と同様ダブ
ルバッファ構成となっており、切換器９０でフィールド
（又はフレーム）毎にバンクを切り換えることにより、
リアルタイムでの画像出力を可能にしている。アドレス
変換部８３は、前述したアドレス発生器１５，１７、シ
ーケンシャルスキャン発生器１６，１８、同期アドレス
発生器１４、ボーダエリアの検出及び切換手段等の機能
を含むもので、変換テーブル８４から読み出された変換
パラメータに基づいて、原画像変換及び合成に必要な第
１パスの読み出しアドレスＲＡ１、書き込みアドレスＷ
Ａ１及び第２パスの読み出しアドレスＲＡ２を出力す
る。背景色検出器８４は、画像データから背景色を検出
して画像合成時の背景色の重ね書きを防止する。

【００６３】ＣＰＵ８５は、マウス、ジョイスティック
等の入力装置８６からバス８７を介して各画面毎のオブ
ジェクトの動作パラメータをリアルタイムで計算し、動
作パラメータメモリ８８に格納する。なお、動作パラメ
ータは、予め与えられた値として動作パラメータメモリ
８８に格納されていても良い。ＣＰＵ８５は、また動作
パラメータに基づいて上述したオフセット、縮小率等の
変換パラメータを各画面毎に演算し、変換テーブル８９
に格納する。

【００６４】図１８は、このアニメーション表示装置の
動作を説明するための図である。パーツ原画像メモリ８
１には、例えば同図（ａ）に示すようなオブジェクトの
各パーツ原画像９１，９２，…，９５が格納される。パ
ーツ原画像９１を変形パラメータに従って前述したバイ
リニア変換すると、同図（ｂ）のように、パーツ変換画
像９１′が得られる。このとき、変換パラメータには、
パーツ原画像９１の記憶領域に対応したオフセット値を
与えるようにする。また、前述のようにボーダエリアに
は特定の背景色を埋め込んでおく。同様の変換を他のパ
ーツについても行いこれらを合成する。合成に際して
は、各パーツが上書きされるようにするため、優先順位
の低いパーツから書き込みを開始し、優先順位の最も高
いパーツが最も手前に表示されるようにする。もし優先
順位の高いパーツから書き込む場合には、既にパーツが
書き込まれている画素の書き込みを禁止する処理が必要
になり、処理はやや複雑になる。また、画像合成時に、
パーツ原画像メモリ８１から読み出された画像データが
予め定めた背景色であるかどうかを背景色検出器８４で
検出し、背景色である場合には、合成画像メモリ８２に
対する書き込みイネーブル信号Ｗ−ＥＮを非アクティプ
にし、背景色が上書きされるのを防止する。このような
合成処理を同図（ｃ）のように全てのパーツについて実
行すると、同図（ｄ）に示すような合成画像が得られ
る。なお、この装置では、合成画像メモリ８２から読み
出した画像データを切換器９０を介してそのまま出力す
る構成であるため、第１パスを垂直方向の変換処理、第
２パスを水平方向の変換処理とすると、最終段の出力が
通常の画像スキャンと一致するので都合が良い。

【００６５】この装置によれば、アニメートしたい動作
から動作パラメータを決定し、各パーツの１コマ毎の変
換パラメータを算出し、１コマ毎に上記の合成処理を実
行することにより、極めて簡単なシステム構成で複雑な
アニメーションをリアルタイムで表示可能になる。また
パーツ原画像は、必要に応じて書き換えることもでき、
これにより、更に多種類のオブジェクトの表示が可能に
なる。また、このような機能を利用して、例えば図９
（ａ）に示すようなパーツ原画像を変形させて同図
（ｂ）に示すようなメッシュワーピング効果を得ること
も容易である。

【００６６】

【発明の効果】以上述べたように、この発明によれば、
極めて簡単な構成で様々な特殊効果画像を得ることがで
き、廉価なリアルタイム映像特殊効果装置等に有効な画
像の２次元空間変換方法及び装置を実現できるという効
果を奏する。

【図面の簡単な説明】

【図１】 この発明の実施例の原理を説明するための図
である。

【図２】 同実施例の変換手順を示すフローチャートで
ある。

【図３】 同実施例の第１パスの変換処理を説明するた
めの図である。

【図４】 同実施例の第２パスの変換処理を説明するた
めの図である。

【図５】 この発明の一実施例に係る２次元空間変換装
置の構成を示すブロック図である。

【図６】 同装置における第１パス用アドレス発生器及
びシーケンシャルスキャン発生器の詳細ブロック図であ
る。

【図７】 同アドレス発生器のボーダエリア処理を説明
するための図である。

【図８】 同ボーダエリア処理のためのエリア色データ
の記憶状態を説明するための図である。

【図９】 同装置における第２パス用アドレス発生器及
びシーケンシャルスキャン発生器の詳細ブロック図であ
る。

【図１０】 アドレス発生器及びシーケンシャルスキャ
ン発生器の他の構成例を示すブロック図である。

【図１１】 この発明の他の実施例に係る２次元空間変
換装置のブロック図である。

【図１２】 同装置により得られる遠近効果を説明する
ための図である。

【図１３】 この発明が適用可能な他の特殊効果画像を
示す図である。

【図１４】 この発明の更に他の実施例に係る２次元空
間変換装置のブロック図である。

【図１５】 この発明をＹ．ＵＶ．４：２：２の画像デ
ータに適用した実施例を説明するための図である。

【図１６】 同実施例に係る２次元空間変換装置の要部
を示すブロック図である。

【図１７】 この発明をアニメーション表示装置に適用
した実施例を示すブロック図である。

【図１８】 同実施例の処理を説明するための図であ
る。

【図１９】 同実施例の他の処理を説明するための図で
ある。

【符号の説明】

１…原画像、２…変換画像、３…中間画像、１１，１２
…画像メモリ、１５，１７…アドレス発生器、１６，１
８…シーケンシャルスキャン発生器、１９，８５…ＣＰ
Ｕ、２１，２２，５１，８９…変換テーブル、７１…ボ
ーダエリア検出器、７２…エリア色メモリアドレス記憶
部、８１…パーツ原画像メモリ、８２…合成画像メモ
リ、８３…アドレス変換部、８４…背景色検出器、８６
…入力装置、８８…動作パラメータメモリ。

フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 5/38 Ｇ０６Ｆ 15/66 ３４０ Ｈ０４Ｎ 5/262 15/72 ３５０

Claims (8)

【特許請求の範囲】
1. 【請求項１】 原画像の２次元空間上への変換処理を前
   記２次元空間上の第１軸方向の変換処理とこれに直交す
   る第２軸方向の変換処理とに分割して順次実行する画像
   の２次元空間変換方法において、 前記第１軸方向の変換処理前に対する変換処理後の前記
   第１軸方向の画像のオフセット量及び縮小率を前記第１
   軸方向の各走査ラインについて予め第１のテーブルとし
   てテーブル化しておくと共に、前記第２軸方向の変換処
   理前に対する変換処理後の前記第２軸方向の画像のオフ
   セット量及び縮小率を前記第２軸方向の各走査ラインに
   ついて予め第２のテーブルとしてテーブル化しておき、 前記第１軸方向の変換処理に際して画像メモリに対する
   前記第１軸方向の読み出しアドレスと書き込みアドレス
   とを前記第１のテーブルのオフセット量に基づきずら
   し、且つ前記画像メモリに対する前記第１軸方向の読み
   出しアドレスの間隔と書き込みアドレスの間隔とを前記
   第１のテーブルの縮小率に基づき制御することにより前
   記第１軸方向の変換処理を実行し、 前記第２軸方向の変換処理に際して前記画像メモリに対
   する前記第２軸方向の読み出しアドレスと書き込みアド
   レスとを前記第２のテーブルのオフセット量に基づきず
   らし、且つ前記画像メモリに対する前記第２軸方向の読
   み出しアドレスの間隔と書き込みアドレスの間隔とを前
   記第２のテーブルの縮小率に基づき制御することにより
   前記第２軸方向の変換処理を実行するようにしたことを
   特徴とする画像の２次元空間変換方法。
2. 【請求項２】 前記第１及び第２のテーブルを、順次書
   き換えることにより変換画像をリアルタイムに変化させ
   るようにしたことを特徴とする請求項１記載の画像の２
   次元空間変換方法。
3. 【請求項３】 原画像の２次元空間上への変換処理を前
   記２次元空間上の第１軸方向の変換処理とこれに直交す
   る第２軸方向の変換処理とに分割して順次実行する画像
   の２次元空間変換装置において、 原画像を記憶する第１の画像記憶手段と、 この第１の画像記憶手段に記憶された原画像を前記第１
   軸方向に変換処理して得られた中間画像を記憶する第２
   の画像記憶手段と、 原画像に対する前記２次元空間上の第１軸方向への変換
   処理を規定する第１軸方向の各走査ラインについてのオ
   フセット値及び縮小率、並びに前記第１軸方向への変換
   処理が終了した中間画像に対する前記２次元空間上の第
   ２軸方向への変換処理を規定する第２軸方向の各走査ラ
   インについてのオフセット値及び縮小率をそれぞれ変換
   パラメータとして計算する演算手段と、 この演算手段で計算された前記第１及び第２軸方向の各
   ライン毎の変換パラメータをパラメータテーブルとして
   記憶するパラメータ記憶手段と、 このパラメータ記憶手段に記憶された変換パラメータを
   前記第１軸方向の各走査ライン毎に読み出し累積加算及
   び加減算して前記第１の画像記憶手段の読み出しアドレ
   スを生成すると共に、この生成されたアドレスにより前
   記原画像を読み出して前記第２の画像記憶手段にシーケ
   ンシャルに書き込むことにより第１軸方向の変換処理を
   実行する第１の画像変換処理手段と、 前記パラメータ記憶手段に記憶されたパラメータを前記
   第２軸方向の各走査ライン毎に読み出し累積加算及び加
   減算して前記第２の画像記憶手段の読み出しアドレスを
   生成すると共に、この生成されたアドレスにより前記中
   間画像を読み出してシーケンシャルに出力することによ
   り第２軸方向の変換処理を実行する第２の画像変換処理
   手段とを備えたことを特徴とする画像の２次元空間変換
   装置。
4. 【請求項４】 前記第２の画像記憶手段は、ダブルバッ
   ファ構成の画像メモリであり、一方のバンクに前記中間
   画像を書き込んでいる際に、他方のバンクから前記中間
   画像を読み出すことにより、前記変換画像をリアルタイ
   ムに読み出すようにしたことを特徴とする請求項３記載
   の画像の２次元空間変換装置。
5. 【請求項５】 前記第１の画像変換処理手段で生成され
   た前記第１の画像記憶手段の読み出しアドレスを前記第
   １軸方向及び前記第２軸方向の少なくとも一方に座標変
   換して前記変換画像に特殊効果を付与する変換テーブル
   を更に備えたことを特徴とする請求項３記載の画像の２
   次元空間変換装置。
6. 【請求項６】 前記第１及び第２の画像記憶手段に対す
   る読み出しアドレスから変換画像のボーダエリアを検出
   し、ボーダエリアに所定のエリア色を埋め込むためのボ
   ーダエリア処理手段を更に備えたことを特徴とする請求
   項３記載の画像の２次元空間変換装置。
7. 【請求項７】 前記ボーダエリア処理手段は、前記第１
   及び第２の画像記憶手段に記憶されたエリア色の記憶領
   域をアドレスとして指定する手段であることを特徴とす
   る請求項６記載の画像の２次元空間変換装置。
8. 【請求項８】 前記第１の画像記憶手段はオブジェクト
   を構成する各パーツの原画像を記憶し、前記パラメータ
   記憶手段は前記各パーツの変換パラメータを記憶するも
   のであり、前記第１及び第２の画像変換処理手段は、前
   記各パーツの原画像を前記変換パラメータに基づいて変
   換処理して前記第２の画像記憶手段上で合成するもので
   あることを特徴とする請求項３、６及び７のいずれか１
   項記載の画像の２次元空間変換装置。