JPH1074077A - 画像の2次元空間変換方法及び装置 - Google Patents
画像の2次元空間変換方法及び装置Info
- Publication number
- JPH1074077A JPH1074077A JP8230617A JP23061796A JPH1074077A JP H1074077 A JPH1074077 A JP H1074077A JP 8230617 A JP8230617 A JP 8230617A JP 23061796 A JP23061796 A JP 23061796A JP H1074077 A JPH1074077 A JP H1074077A
- Authority
- JP
- Japan
- Prior art keywords
- image
- conversion
- axis direction
- address
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Image Generation (AREA)
Abstract
ができ、リアルタイム処理が可能な低価格の2次元空間
変換装置を提供する。 【解決手段】 原画像1の2次元変換処理を水平h軸方
向(第1パス)と垂直v軸方向(第2パス)とに分割し
て順次実行する。h軸方向のオフセット量offset_h(v)
及び縮小率r_h(v)を各水平走査ラインについて及びv軸
方向のオフセット量offset_v(h)及び縮小率r_v(h)を各
垂直走査ラインについて予め夫々のテーブルに記憶して
おく。第1パスでは、画像メモリに対するh軸方向の読
み出しと書き込みアドレスとをオフセット量offset_h
(v)に基づきずらし、アドレスの間隔とを縮小率r_h(v)
に基づき制御し、第2パスでは、v軸方向の読み出しと
書き込みアドレスとをオフセット量offset_v(h)に基づ
きずらし、アドレスの間隔とを縮小率r_v(h)に基づき制
御する。
Description
変換して特殊効果画像等を得るための画像の2次元空間
変換方法及び装置に関し、特に2次元空間上の第1軸方
向への変換処理とこれと直交する第2軸方向への変換処
理とを分割して実行する2パス方式の画像の2次元空間
変換方法及び装置に関する。
システム等では、原画像を2次元空間において座標変換
して遠近効果(Perspective)やその他の特殊効果を得
ることが頻繁に行われる。このような空間変換は、基本
的には下記数1で示す座標変換処理である。
座標値、x,yは変換後の画像の2次元座標値、Mは変
換マトリクスである。実際の映像変換では、出力画素
(x,y)に対する入力画素位置(u,v)を求めると
いう処理が実行されるので、
出力画素に対する入力画素位置(x,y)を順次求めて
いけばよい。しかし、この方法は計算が複雑であるため
に実時間処理が困難であるという問題がある。また、こ
の方法は、縮小変換時のサブサンプリングにより生じる
折り返し歪みを除去するためのフィルタとして2次元フ
ィルタを必要とするため、構成が複雑化するという問題
もある。そこで、上述した2次元変換を直交した2つの
変換に分離して処理時間を短縮するようにした、いわゆ
る2パス方式が提案されている(例えばUSP4463372
等)。この方式を以下に説明する。いま、[x,y]が
下記数3のように定義できるものとする。
独立に変換するための2つのパスに分解し、順次計算す
る。
yは下記数5のように求められる。
の2パス方式の2次元画像変換方式においても、数5に
示すように各画素毎に除算が必要になり、リアルタイム
演算のためには、ハードウェアの規模が複雑化するのは
避けられない。このため、上述した2パス方式は、放送
局等の業務用に適用が限定され、一般家庭用に使用する
ことが困難である。
れたもので、上記と同様の2パス方式の2次元空間変換
を極めて簡単なハードウェアで実現することができ、も
ってリアルタイムでの2次元画像変換と回路規模の簡単
化とを同時に図ることかできる画像の2次元空間変換装
置を提供することを目的とする。
次元空間変換方法は、原画像の2次元空間上への変換処
理を前記2次元空間上の第1軸方向の変換処理とこれに
直交する第2軸方向の変換処理とに分割して順次実行す
る方法であって、前記第1軸方向の変換処理前に対する
変換処理後の前記第1軸方向の画像のオフセット量及び
縮小率を前記第1軸方向の各走査ラインについて予め第
1のテーブルとしてテーブル化しておくと共に、前記第
2軸方向の変換処理前に対する変換処理後の前記第2軸
方向の画像のオフセット量及び縮小率を前記第2軸方向
の各走査ラインについて予め第2のテーブルとしてテー
ブル化しておき、前記第1軸方向の変換処理に際して画
像メモリに対する前記第1軸方向の読み出しアドレスと
書き込みアドレスとを前記第1のテーブルのオフセット
量に基づきずらし、且つ前記画像メモリに対する前記第
1軸方向の読み出しアドレスの間隔と書き込みアドレス
の間隔とを前記第1のテーブルの縮小率に基づき制御す
ることにより前記第1軸方向の変換処理を実行し、前記
第2軸方向の変換処理に際して前記画像メモリに対する
前記第2軸方向の読み出しアドレスと書き込みアドレス
とを前記第2のテーブルのオフセット量に基づきずら
し、且つ前記画像メモリに対する前記第2軸方向の読み
出しアドレスの間隔と書き込みアドレスの間隔とを前記
第2のテーブルの縮小率に基づき制御することにより前
記第2軸方向の変換処理を実行するようにしたことを特
徴とする。
換装置は、原画像の2次元空間上への変換処理を前記2
次元空間上の第1軸方向の変換処理とこれに直交する第
2軸方向の変換処理とに分割して順次実行するものであ
って、原画像を記憶する第1の画像記憶手段と、この第
1の画像記憶手段に記憶された原画像を前記第1軸方向
に変換処理して得られた中間画像を記憶する第2の画像
記憶手段と、原画像に対する前記2次元空間上の第1軸
方向への変換処理を規定する第1軸方向の各走査ライン
についてのオフセット値及び縮小率、並びに前記第1軸
方向への変換処理が終了した中間画像に対する前記2次
元空間上の第2軸方向への変換処理を規定する第2軸方
向の各走査ラインについてのオフセット値及び縮小率を
それぞれ変換パラメータとして計算する演算手段と、こ
の演算手段で計算された前記第1及び第2軸方向の各ラ
イン毎の変換パラメータをパラメータテーブルとして記
憶するパラメータ記憶手段と、このパラメータ記憶手段
に記憶された変換パラメータを前記第1軸方向の各走査
ライン毎に読み出し累積加算及び加減算して前記第1の
画像記憶手段の読み出しアドレスを生成すると共に、こ
の生成されたアドレスにより前記原画像を読み出して前
記第2の画像記憶手段にシーケンシャルに書き込むこと
により第1軸方向の変換処理を実行する第1の画像変換
処理手段と、前記パラメータ記憶手段に記憶されたパラ
メータを前記第2軸方向の各走査ライン毎に読み出し累
積加算及び加減算して前記第2の画像記憶手段の読み出
しアドレスを生成すると共に、この生成されたアドレス
により前記中間画像を読み出してシーケンシャルに出力
することにより第2軸方向の変換処理を実行する第2の
画像変換処理手段とを備えたことを特徴とする
を、変換前後の各軸方向のずれ量に相当するオフセット
量と各軸方向の縮小率とに基づいて行っている。このた
め、各軸方向の変換処理は、各軸方向の読み出しアドレ
スと書き込みアドレスとをオフセット量だけずらす処理
と、画像メモリへの書き込み間隔に対する画像メモリか
らの読み出し間隔の制御だけで実現できる。書き込み動
作を規定の間隔でシーケンシャルに行えば、読み出し間
隔は、単に縮小率の累積加算によって得られる。このよ
うに、これらの処理は、累積加算や加減算のみで実現可
能であるため、システム構成が簡単であり、しかもリア
ルタイム処理が可能になる。
ット量及び縮小率等の変換パラメータは、予めテーブル
化されるので、変換動作では複雑な演算は必要としな
い。変換パラメータのテーブルを順次書き換えるように
すれば、同一の原画像から得られた変換画像を順次変化
させることができる。1つの画面の変換動作中に次の画
面の変換パラメータを計算することは容易であり、また
算出された変換パラメータによるテーブルの書き換え
は、例えば映像信号の垂直ブランキング期間等を利用す
ることができる。このため、リアルタイムで変換画像を
変化させることができる。
像記憶手段をダブルバッファ構成とすると、一方のバン
クから変換画面を出力中に他方のバンクに次の変換のた
めの変換画像を書き込むことができ、変換画像を淀みな
く変化させることができる。また、変換パラメータによ
り求められた読み出しアドレスを更に他の変換テーブル
により変換することで、擬似的な遠近効果等の更に複雑
な特殊効果を付与することができる。
画像記憶手段に対する読み出しアドレスから変換画像の
ボーダエリアを容易に検出することができる。このた
め、ボーダエリアに特定のエリア色を埋め込むことによ
り、映像ミキシング等に極めて都合の良い変換画像が得
られる。このようにして埋め込まれたエリア色は、例え
ばオブジェクトを複数のパーツで合成して作成する場合
などに、背景色の上書きを防止するのに利用することが
できる。
の好ましい実施の形態について説明する。図1は、この
発明の一実施例に係る画像の2次元空間変換装置の原理
を説明するための図である。まず、原画像のコーナ位置
を2次元空間上の任意の位置に移動させることにより、
原画像を変形させるバイリニア変換(Bilinear Transfo
rm)処理に、この発明を利用した場合について説明す
る。いま、図1(a)に示すようなABCDをコーナと
する原画像1を、同図(b)に示すように、A′B′
C′D′をコーナとするように変形させて変換画像2を
得る場合、変換に際して与えられる情報は、変換後の各
コーナA′B′C′D′の座標値(xa,ya),(x
b,yb),(xc,yc),(xd,yd)である。これら
座標値に基づいて、図1(c)から(d)のように、第
1軸(水平h軸)方向への変換処理(第1パス)と、図
1(d)から(e)のように、第2軸(垂直v軸)方向
への変換処理(第2パス)とが分割されて順次実行され
る。
h軸方向にのみ変形させる。いま、原画像1の水平方向
長さをlH、垂直方向長さをlVとすると、水平方向の各
ラインにおいて、原画像1に対応する画素の描画が開始
される位置を示すオフセット値offset_h(v)と原画像1
の水平方向の幅と中間画像3の水平方向の幅との比であ
る縮小率r_h(v)とは、下記数6のように表すことができ
る。
それぞれv、上端、下端における中間画像3の幅であ
る。このようなオフセット値offset_h(v)及び縮小率r_h
(v)を各vについて求め、表1のようにテーブル化して
おく。
と書き込みアドレスWAとを図2のような処理によって
シーケンシャルに発生させることにより、第1パスの変
換が実行される。即ち、垂直アドレスvを0からlV-1
まで増加させながら(S1,S10,S11)、各垂直
アドレスvについて、水平アドレスhを0からlH-1ま
で増加させ(S2,S4,S8,S9)、hがオフセッ
ト値offset_h(v)に達するまで(S5)、原画像を記憶
した第1のメモリの読み出しアドレス[h−offset_h
(v),v]の画素データ(原画像1の範囲から横にはみ
出した部分の画像データ)を読み出し、中間画像が格納
される第2のメモリの書き込みアドレス[h,v]に読
み出したデータを書き込む(S3)。この様子を示した
のが図3である。水平アドレスhがオフセット値offset
_h(v)に達したら(S5)、水平アドレスhが1増加す
る毎に縮小率r_h(v)をhxに累積加算し(S6,S
8)、読み出しアドレスを[hx,v]とする(S
7)。これにより、図3(a)に示すように、縮小率r_
h(v)に応じた間隔で原画像が読み出され、同図(b)に
示すように、水平方向に縮小された中間画像が第2のメ
モリに格納されることになる。このように、第1パスで
は、減算処理と累積加算処理のみで変換処理が実行され
る。
れ替えたもので、第1パスで得られた中間画像3をv軸
方向にのみ変形させる。但し、第2パスでは、第1パス
の変換の補正をして変換パラメータを算出する必要があ
る。図1(e)に示すように、変換後の2次元空間の水
平方向の両端の辺に変換後の画像のA′B′線の交点の
y座標ya′,yb′と、C′D′線の交点のy座標y
c′,yd′とを下記数7のように求める。
c′−yb′とすると、垂直方向の各ラインのオフセット
値offset_v(h)と縮小率r_v(h)は、下記数8のように求
められる。
及び縮小率r_v(h)を各hについて求め、これについて
も、下記表2のようにテーブル化しておく。また、変換
処理についても、図4(a),(b)に示すように、水
平方向と垂直方向とを入れ替え、上記と同様に読み出し
アドレス及び書き込みアドレスをシーケンシャルに発生
させるだけでよい。
ための2次元空間変換装置の具体例を示すブロック図で
ある。この変換装置は、原画像、中間画像及び変換画像
をそれぞれ格納する縦続接続されたダブルバッファ構成
の画像メモリ11,12及び出力バッファ13を備えて
構成されている。画像メモリ11の書き込みアドレスW
A0及び出力バッファの読み出しアドレスRA3は、同
期アドレス発生器14により与えられる。また、画像メ
モリ11の読み出しアドレスRA1、画像メモリ12の
書き込みアドレスWA1、画像メモリ12の読み出しア
ドレスRA2及び出力バッファの書き込みアドレスWA
2は、それぞれアドレス発生器15、シーケンシャルス
キャン発生器16、アドレス発生器17及びシーケンシ
ャルスキャン発生器18により与えられる。CPU19
は、変換パラメータを演算し、映像信号の垂直同期パル
スによりインタラプトされて変換パラメータをバス20
を介してRAMに変換テーブル21,22として格納す
る。
されると、この映像信号は、書き込みアドレスWA0に
従って画像メモリ11の一方のバンクに通常の走査順序
でリアルタイムで書き込まれる。このとき画像メモリ1
1の他方のバンクには、前フィールド(又はフレーム)
の画像が記憶されている。この原画像は、第1パス用の
アドレス発生器15の読み出しアドレスRA1に従って
読み出され、シーケンシャルスキャン発生器16からの
書き込みアドレスWA1に従って画像メモリ12の一方
のバンクに通常の走査順序でシーケンシャルに書き込ま
れる。同時に画像メモリ12の他方のバンクに格納され
ている前フィールド(又はフレーム)の第1パス終了後
の中間画像が、第2パス用のアドレス発生器17の読み
出しアドレスRA2に従って読み出され、シーケンシャ
ルスキャン発生器18からの書き込みアドレスWA2に
従って出力バッファ13に書き込まれる。出力バッファ
13もダブルバッファ構成となっており、出力側バンク
から変換画像がリアルタイムで連続的に読み出され、Vi
deo Out端子から出力される。画像メモリ11,12及
び出力バッファ13の各バンクは、このようにフィール
ド又はフレーム毎に切り換えられ、リアルタイムで同様
の処理が繰り返される。
換テーブル21,22と接続されており、これら変換テ
ーブル21,22に格納された変換パラメータに基づい
て読み出しアドレスRA1,RA2を生成する。但し、
この実施例では、読み出しアドレスRA1,RA2の生
成を容易にするため、前述したオフセット値offset_h
(v),offset_v(h)にそれぞれ縮小率r_h(v),r_v(h)を掛
けた値をオフセット値offset'_h(v),offset'_v(h)とし
て用いている。従って、表1及び表2の変換パラメータ
に対して、変換テーブル21,22に格納される変換パ
ラメータは、表3のようになる。
ド(又はフレーム)の処理に先だって映像垂直ブランキ
ング期間にCPU19から書き込まれる。CPU19
は、現画面の変換中に、例えば次の画面の変換後の各コ
ーナA′B′C′D′の座標値(xa,ya),(xb,
yb),(xc,yc),(xd,yd)に基づいて、次画
面のパラメータ計算を実行する。
及びシーケンシャルスキャン発生器16の構成例を示す
図である。シーケンシャルスキャン発生器16は、基準
クロック信号Clockをカウントして水平書き込みアドレ
スWA1_hを発生させる水平カウンタ31と、水平同期
パルスH-pulseをカウントして垂直書き込みアドレスW
A1_vを発生させる垂直カウンタ32とを備えて構成さ
れている。水平カウンタ31及び垂直カウンタ32は、
それぞれ水平同期パルスH-pulse及び垂直同期パルスV-p
ulseによってリセットされる。また、シーケンシャルス
キャン発生器16は、垂直書き込みアドレスWA1_vを
変換テーブル21のアドレスvとして出力する。変換テ
ーブル21からは、アドレスvに対応したオフセット値
offset'_h(v)と縮小率r_h(v)とがアドレス発生器15に
供給される。
1から読み出されたオフセット値offset'_h(v)が減算器
33の負入力に供給される。また、ラッチ回路34と加
算器35とは累積加算器を構成し、水平同期パルスH-pu
lseによってリセットされたのち、変換テーブル21か
ら読み出された縮小率r_h(v)を基準クロックに従って累
積加算する。その累積加算値が減算器33の正入力に供
給される。減算器33は、縮小率r_h(v)の累積加算値か
らオフセット値offset'_h(v)を減算した値を水平読み出
しアドレスRA1_hとして出力する。但し、減算器33
の出力は、図3に示したように、負の値から原画像1を
超えるアドレスまでを出力するので、何らかのリミット
処理を行う必要がある。
により原画像が縮小された場合、出力画像に原画像1の
範囲以外の領域を示すボーダエリアが現れる。映像編集
装置等で映像ミキシングを行う場合、ボーダエリアに特
定のエリア色を埋め込み、このエリア色を合成のための
キー信号として利用することが頻繁に行われる。このキ
ー信号としては、通常、クロマキーが用いられる。そこ
で、本装置の変換においても、ボーダエリアを検出して
クロマキーをボーダに埋め込むことができれば、映像ミ
キシングを行う上で極めて便利である。この装置では、
減算器33の出力が、例えば“0”未満及び“lH”以
上であることでボーダエリアを容易に検出することがで
きる。そこで、図8に示すように、画像メモリ11の特
定のアドレスAMAで特定される記憶領域に予めエリア
色データ(クロマ色データ)を記録しておき、ボーダエ
リアを検出したときの書き込みアドレスWA1をエリア
色データが記憶されている画像メモリ11のアドレスに
切り換えることで、図7に示すようにボーダエリアにエ
リア色データを埋め込むことができる。
3の出力がボーダエリア検出器36に入力され、ここで
0〜lH−1の範囲内であるかどうかが判定される。上
記の範囲内と判定された場合には、スイッチ37,38
をそれぞれ減算器33の出力及び垂直カウンタ32の出
力に接続し、これらをそれぞれ水平読み出しアドレスR
A1_h及び垂直読み出しアドレスRA1_vとして出力す
る。減算器33の出力が0〜lH−1の範囲外である場
合には、スイッチ37,38をエリア色メモリアドレス
記憶部39の出力に接続し、予めボーダエリアに埋め込
むエリア色が記憶されている画像メモリ11のアドレス
AMAを読み出しアドレスRA1_h,RA1_vとして出
力する。このように、画像メモリ11のアドレスを切り
換える方式とすれば、画像データのパスに直接クロマキ
ーの切換回路を付加する方式に比べ、本装置をLSI化
した場合の画像データの入出力ピン数の増加を防止する
ことができ、LSIパッケージのコストを低減すること
ができる。
(a)に示すように、画像メモリ11の原画像1の記憶
領域に読み出しアドレスが達するまでは、エリア色デー
タが埋め込まれ、原画像1の記憶領域に読み出しアドレ
スが達した後は、縮小率r_h(v)の間隔で画像データが読
み出され、画像メモリ12に書き込まれる際は、標準間
隔で書き込まれるので、図3(b)に示すように、原画
像1をオフセット値offset_h(v)だけずれた位置から水
平方向に縮小率r_h(v)で規定される割合だけ縮小した中
間画像3が得られる。
ケンシャルスキャン発生器18も、基本的にはこれと同
様の構成となっているが、第2パスでは垂直方向のスキ
ャンを行うため、図9に示すように、シーケンシャルス
キャン発生器18は、基準クロックClockを垂直カウン
タ41に入力して垂直書き込みアドレスWA2_vを発生
させ、垂直カウンタ41のキャリー信号Carryを水平カ
ウンタ42に入力して水平書き込みアドレスWA2_hを
発生させるようにしている。そして、アドレス発生器1
7は、加算器44及びラッチ回路45からなる累積加算
器で縮小率r_v(h)を累積加算した値から、オフセット値
offset'_v(h)を減算器43によって減算し、その出力に
基づいてボーダエリア検出器46でボーダエリアを検出
する。その検出結果に応じてスイッチ47,48を切り
換え、ボーダエリアではエリア色メモリアドレス記憶部
49の出力を読み出しアドレスRA2_h,RA2_vとし
て出力し、ボーダエリア外では減算器43の出力を読み
出しアドレスRA2_h,RA2_vとして出力する。これ
により、図4に示すように、中間画像3から垂直方向に
オフセット及び縮小された変換画像2を得ることができ
る。
et_h(v),offset_v(h)にそれぞれr_h(v),r_v(h)を掛け
た値をオフセット値offset'_h(v),offset'_v(h)として
用い、スキャンの最初から縮小率の累積加算値を求め、
この累積加算値からオフセット値を減算するようにした
が、表1又は表2のオフセット値offset_h(v),offset_
v(h)をそのまま使用し、書き込みアドレスWA1_h,W
A2_vがオフセット値offset_h(v),offset_v(h)にそれ
ぞれ達するまで縮小率r_h(v),r_v(h)の累積加算及びそ
の出力を行わず、オフセット値に達したらスイッチを切
り換えて縮小率r_h(v),r_v(h)の累積加算を開始するよ
うに構成することもできる。この場合のアドレス発生器
15の構成例を図10に示す。
パラメータが格納された変換テーブル21から読み出さ
れたオフセット値offset_h(v)を減算器33に供給し、
水平書き込みアドレスWA1_hから減算して水平読み出
しアドレスRA1_hを生成する。また、垂直読み出しア
ドレスRA1_vとして垂直書き込みアドレスWA1_vを
そのまま出力する。これにより、図3(a)に示すよう
に、画像メモリ11に格納された原画像1の左側にはみ
出した部分から画像データの読み出しが実行される。こ
のとき、エリア色メモリアドレスが読み出しアドレスR
A1_h,RA1_vとして出力されるのは上記と同様であ
る。水平読み出しアドレスRA1_hが原画像1の部分に
差し掛かると、減算器33の出力は負の値から正の値に
切り替わる。アドレス発生器15は、減算器33の出力
のサインビットSignによりスイッチ30を切り換える。
同時にANDゲート40がアクティブになり、基準クロ
ックClockがラッチ回路35に入力される。以後、累積
加算値が水平読み出しアドレスRA1_hとして出力され
ることになる。
換、第2パスを垂直方向の変換としたが、第1パスを垂
直方向の変換、第2パスを水平方向の変換としても良
い。この場合には、第1パス用のアドレス発生器15、
シーケンシャルスキャン発生器16及び変換テーブル2
1と、第2パス用のアドレス変換器17、シーケンシャ
ルスキャン発生器18及び変換テーブル22とを入れ替
えればよい。このような変換処理を行うと、最終出力が
通常の映像信号と同様に水平方向走査となるので、極め
て都合が良い。また、出力バッファ13は、例えば画像
メモリ12にD−RAM等を使用してロウアドレス設定
などで画像メモリ12からの読み出しがリアルタイムに
行えない場合等に特に必要となるもので、画像メモリ1
2からの読み出しがリアルタイムに行える場合には不要
である。
を付加する方法について説明する。ここでは、バイリニ
ア変換処理の途中で読み出しアドレスRA1_h,RA2
_vを変換テーブルによって変換することにより、擬似的
な遠近効果を付与する。図11はこの実施例に係る2次
元空間変換装置の構成例を示すブロック図であり、図5
と共通する部分には同一符号を付してある。この実施例
では、アドレス発生器15から出力される読み出しアド
レスRA1を変換テーブル51を通して読み出しアドレ
スRA1′に変換し、画像メモリ11に与えるようにし
ている。第1パスにのみ変換テーブル51を挿入してい
るのは、第1パスでh,v両方の遠近効果をつけている
ので、第2パスでは必要ないからである。
には、種々のアルゴリズムが考えられる。例えば、
えてl(v)テーブルの各パラメータを求めればよい。
変換テーブル51も、変換テーブル21,22と同様に
CPU19が次の変換に先だって演算し、垂直ブランキ
ング期間にRAM等のメモリに書き込むことにより作成
される。これにより得られる効果の一例を図12に示
す。この他、table_h,table_vに適当なパラメータを設
定して、画像メモリ11からの読み出し位置をずらすこ
とにより、マルチ画面等の効果を得ることもできる。
にバイリニア変換のための変換パラメータを格納した
が、オフセット値及び縮小率を特殊な固定的な値とする
ことにより、例えば図13(a)に示すようなウェー
ブ、同図(b)に示すようなピンチ等のバイリニア変換
以外の特殊効果を持たせることもできる。
み出す際の読み出しアドレスRA3を回転用アドレス発
生器55に供給し、この回転用アドレス発生器55で所
定角度回転させてアドレスRA3′を生成し、このアド
レスRA3′を出力バッファ13の読み出しアドレスと
して供給することにより、変換画像を更に回転させた画
像を出力することもできる。この場合にも上記と同様、
CPU19により演算された変換パラメータをテーブル
化しておくことにより、リアルタイム処理が実現でき
る。
タイムの特殊効果を得るためには、各変換テーブル2
1,22,41にセットする変換パラメータをCPU1
9がフィールド毎又はフレーム毎に算出する必要があ
る。しかし、変換パラメータは1画面の各行及び各列毎
に持てばよいので、それほど多くの演算量は必要としな
い。例えば640×240画素のフィールド処理の場
合、各変換パラメータの数は下記表4のようになる。
ールド期間である15msec以内に計算すればよい。これは
1変換パラメータ当たりの演算時間が5〜6μsecであ
ることを意味し、数十MHzのCPUでは100サイクル程度
を1変換パラメータの演算に割り当てればよいので、汎
用の安価なCPUでも、十分にリアルタイム処理が可能
な演算量であることが分かる。
は、専用のRAMを用いても良いが、画像メモリ11,
12の空き領域にマッピングしても良い。即ち、映像機
器で扱う画像のサイズは、通常640×240(48
0)又は720×483等であるが、D−RAM、V−
RAM等の汎用のメモリデバイスは4M、16Mバイト
等、2のべき乗の容量を持ち、未使用空き領域を生じ
る。この未使用空き領域を利用すればよい。画像メモリ
にマッピングした場合、画像メモリからの画像データの
読み出し、書き込みに加え、変換パラメータの読み出
し、書き込みが追加されるので、メモリアクセスに関し
てオーバーヘッドが生じるが、これは殆ど無視できる。
何故なら、画像メモリはダブルバッファ構成であるた
め、変換パラメータの書き込みは、非リアルタイム期間
でよく、また本装置で使用するオフセット値や縮小率等
は、各行又は各列に適用されるので、1行に1回又は1
列に1回読み出せばよいからである。
異なる周波数でサンプリングされた画像の処理について
説明する。例えばシステムの低価格化のために、輝度デ
ータYに対して色データU,Vを水平方向に半減させた
Y.UV.4:2:2フォーマットの画像データを対象
にした場合、図15に示すように、Y用画像メモリ11
aに格納された輝度データY0,Y1,Y3,…に対し、
UV用画像メモリ11bに格納された色データV0,U
0,V1,U1,…は、水平方向の画素密度が1/2とな
る。また、UV用画像メモリ11bの偶数アドレスにV
データが、また奇数アドレスにUデータが格納される。
従って、このように記録された画像データを変換パラメ
ータに応じたアドレスで読み出し、画像メモリ12に書
き込む際に、画像メモリ11の読み出しアドレスがどの
ように変化しても、画像メモリ12には上記のフォーマ
ットに従って、偶数アドレスにVデータが、また奇数ア
ドレスにUデータが書き込まれなければならない。
2次元空間変換装置の要部だけを示すブロック図であ
る。この装置では、第1パスのアドレス発生器15から
出力される画像メモリ11の読み出しアドレスRA1を
Y用画像メモリ11aの読み出しアドレスRA1−Yと
してそのまま供給する。また、読み出しアドレスRA1
をLSBを除いてラッチ回路61に1クロックおきにラ
ッチし、このラッチ出力にシーケンシャルスキャン発生
器16からの書き込みアドレスWA1のLSBを付加し
てUV用画像メモリ11bの読み出しアドレスRA1−
UVとする。これにより、読み出しアドレスRA1がど
のように変化しても、UV用画像メモリ11bの読み出
しアドレスRA1−UVは、必ず偶数、奇数の順とな
り、UV用画像メモリ12bの書き込みアドレスWA1
−UVもこれと同一の順序となる。
メーション表示装置に適用したシステムについて説明す
る。2次元アニメーションを制作する手法としては、個
々のキャラクタやオブジェクトをスプライトとして登録
する方法と、コンピュータグラフィックスによる方法と
が一般的である。スプライトによる方法は、一連の動作
を1コマずつスプライトとして記録し、連続してスプラ
イトを変更していくことによりアニメーション画像を得
るか、又は、オブジェクトを各パーツに分割してこれら
パーツを各々スプライトとして登録し、それらを画面上
で組み合わせることによりアニメーション画像を得るも
のである。しかし、これら従来の方法は、アニメーショ
ンの動作が固定されてしまったり、動きが限定される等
の欠点がある。また、より多くの表現を得ようとする
と、膨大な数のスプライトを蓄積する必要があり、その
ための大容量のメモリが必要となるという問題もあっ
た。
方法は、コンピュータによりオブジェクトの動きを計算
し、1コマずつオブジェクトの形や表示位置等を計算し
て表示する方法であるため、リアルタイム処理を実現す
るためには、高いコンピュータの演算能力を必要とし、
高価なシステムになってしまうという問題がある。そこ
で、この発明の2次元空間変換装置を利用することによ
り、システムのコストを低減すると共にリアルタイムで
より多くの表現が可能なアニメーション画像を作成する
ことができる。
装置の構成を示すブロック図である。パーツ原画像メモ
リ81は、前述した画像メモリ11に対応するもので、
アニメートの対象とするオブジェクトの各パーツを原画
像として記憶するものである。合成画像メモリ82は、
各パーツ原画像にこの発明に基づく2次元変換処理を加
えて合成し、合成画像を出力するするためのメモリで、
前述した画像メモリ12に対応するものである。また、
この合成画像メモリ82は、画像メモリ12と同様ダブ
ルバッファ構成となっており、切換器90でフィールド
(又はフレーム)毎にバンクを切り換えることにより、
リアルタイムでの画像出力を可能にしている。アドレス
変換部83は、前述したアドレス発生器15,17、シ
ーケンシャルスキャン発生器16,18、同期アドレス
発生器14、ボーダエリアの検出及び切換手段等の機能
を含むもので、変換テーブル84から読み出された変換
パラメータに基づいて、原画像変換及び合成に必要な第
1パスの読み出しアドレスRA1、書き込みアドレスW
A1及び第2パスの読み出しアドレスRA2を出力す
る。背景色検出器84は、画像データから背景色を検出
して画像合成時の背景色の重ね書きを防止する。
等の入力装置86からバス87を介して各画面毎のオブ
ジェクトの動作パラメータをリアルタイムで計算し、動
作パラメータメモリ88に格納する。なお、動作パラメ
ータは、予め与えられた値として動作パラメータメモリ
88に格納されていても良い。CPU85は、また動作
パラメータに基づいて上述したオフセット、縮小率等の
変換パラメータを各画面毎に演算し、変換テーブル89
に格納する。
動作を説明するための図である。パーツ原画像メモリ8
1には、例えば同図(a)に示すようなオブジェクトの
各パーツ原画像91,92,…,95が格納される。パ
ーツ原画像91を変形パラメータに従って前述したバイ
リニア変換すると、同図(b)のように、パーツ変換画
像91′が得られる。このとき、変換パラメータには、
パーツ原画像91の記憶領域に対応したオフセット値を
与えるようにする。また、前述のようにボーダエリアに
は特定の背景色を埋め込んでおく。同様の変換を他のパ
ーツについても行いこれらを合成する。合成に際して
は、各パーツが上書きされるようにするため、優先順位
の低いパーツから書き込みを開始し、優先順位の最も高
いパーツが最も手前に表示されるようにする。もし優先
順位の高いパーツから書き込む場合には、既にパーツが
書き込まれている画素の書き込みを禁止する処理が必要
になり、処理はやや複雑になる。また、画像合成時に、
パーツ原画像メモリ81から読み出された画像データが
予め定めた背景色であるかどうかを背景色検出器84で
検出し、背景色である場合には、合成画像メモリ82に
対する書き込みイネーブル信号W−ENを非アクティプ
にし、背景色が上書きされるのを防止する。このような
合成処理を同図(c)のように全てのパーツについて実
行すると、同図(d)に示すような合成画像が得られ
る。なお、この装置では、合成画像メモリ82から読み
出した画像データを切換器90を介してそのまま出力す
る構成であるため、第1パスを垂直方向の変換処理、第
2パスを水平方向の変換処理とすると、最終段の出力が
通常の画像スキャンと一致するので都合が良い。
から動作パラメータを決定し、各パーツの1コマ毎の変
換パラメータを算出し、1コマ毎に上記の合成処理を実
行することにより、極めて簡単なシステム構成で複雑な
アニメーションをリアルタイムで表示可能になる。また
パーツ原画像は、必要に応じて書き換えることもでき、
これにより、更に多種類のオブジェクトの表示が可能に
なる。また、このような機能を利用して、例えば図9
(a)に示すようなパーツ原画像を変形させて同図
(b)に示すようなメッシュワーピング効果を得ること
も容易である。
極めて簡単な構成で様々な特殊効果画像を得ることがで
き、廉価なリアルタイム映像特殊効果装置等に有効な画
像の2次元空間変換方法及び装置を実現できるという効
果を奏する。
である。
ある。
めの図である。
めの図である。
置の構成を示すブロック図である。
びシーケンシャルスキャン発生器の詳細ブロック図であ
る。
するための図である。
の記憶状態を説明するための図である。
びシーケンシャルスキャン発生器の詳細ブロック図であ
る。
ン発生器の他の構成例を示すブロック図である。
換装置のブロック図である。
ための図である。
示す図である。
間変換装置のブロック図である。
ータに適用した実施例を説明するための図である。
を示すブロック図である。
した実施例を示すブロック図である。
る。
ある。
…画像メモリ、15,17…アドレス発生器、16,1
8…シーケンシャルスキャン発生器、19,85…CP
U、21,22,51,89…変換テーブル、71…ボ
ーダエリア検出器、72…エリア色メモリアドレス記憶
部、81…パーツ原画像メモリ、82…合成画像メモ
リ、83…アドレス変換部、84…背景色検出器、86
…入力装置、88…動作パラメータメモリ。
Claims (8)
- 【請求項1】 原画像の2次元空間上への変換処理を前
記2次元空間上の第1軸方向の変換処理とこれに直交す
る第2軸方向の変換処理とに分割して順次実行する画像
の2次元空間変換方法において、 前記第1軸方向の変換処理前に対する変換処理後の前記
第1軸方向の画像のオフセット量及び縮小率を前記第1
軸方向の各走査ラインについて予め第1のテーブルとし
てテーブル化しておくと共に、前記第2軸方向の変換処
理前に対する変換処理後の前記第2軸方向の画像のオフ
セット量及び縮小率を前記第2軸方向の各走査ラインに
ついて予め第2のテーブルとしてテーブル化しておき、 前記第1軸方向の変換処理に際して画像メモリに対する
前記第1軸方向の読み出しアドレスと書き込みアドレス
とを前記第1のテーブルのオフセット量に基づきずら
し、且つ前記画像メモリに対する前記第1軸方向の読み
出しアドレスの間隔と書き込みアドレスの間隔とを前記
第1のテーブルの縮小率に基づき制御することにより前
記第1軸方向の変換処理を実行し、 前記第2軸方向の変換処理に際して前記画像メモリに対
する前記第2軸方向の読み出しアドレスと書き込みアド
レスとを前記第2のテーブルのオフセット量に基づきず
らし、且つ前記画像メモリに対する前記第2軸方向の読
み出しアドレスの間隔と書き込みアドレスの間隔とを前
記第2のテーブルの縮小率に基づき制御することにより
前記第2軸方向の変換処理を実行するようにしたことを
特徴とする画像の2次元空間変換方法。 - 【請求項2】 前記第1及び第2のテーブルを、順次書
き換えることにより変換画像をリアルタイムに変化させ
るようにしたことを特徴とする請求項1記載の画像の2
次元空間変換方法。 - 【請求項3】 原画像の2次元空間上への変換処理を前
記2次元空間上の第1軸方向の変換処理とこれに直交す
る第2軸方向の変換処理とに分割して順次実行する画像
の2次元空間変換装置において、 原画像を記憶する第1の画像記憶手段と、 この第1の画像記憶手段に記憶された原画像を前記第1
軸方向に変換処理して得られた中間画像を記憶する第2
の画像記憶手段と、 原画像に対する前記2次元空間上の第1軸方向への変換
処理を規定する第1軸方向の各走査ラインについてのオ
フセット値及び縮小率、並びに前記第1軸方向への変換
処理が終了した中間画像に対する前記2次元空間上の第
2軸方向への変換処理を規定する第2軸方向の各走査ラ
インについてのオフセット値及び縮小率をそれぞれ変換
パラメータとして計算する演算手段と、 この演算手段で計算された前記第1及び第2軸方向の各
ライン毎の変換パラメータをパラメータテーブルとして
記憶するパラメータ記憶手段と、 このパラメータ記憶手段に記憶された変換パラメータを
前記第1軸方向の各走査ライン毎に読み出し累積加算及
び加減算して前記第1の画像記憶手段の読み出しアドレ
スを生成すると共に、この生成されたアドレスにより前
記原画像を読み出して前記第2の画像記憶手段にシーケ
ンシャルに書き込むことにより第1軸方向の変換処理を
実行する第1の画像変換処理手段と、 前記パラメータ記憶手段に記憶されたパラメータを前記
第2軸方向の各走査ライン毎に読み出し累積加算及び加
減算して前記第2の画像記憶手段の読み出しアドレスを
生成すると共に、この生成されたアドレスにより前記中
間画像を読み出してシーケンシャルに出力することによ
り第2軸方向の変換処理を実行する第2の画像変換処理
手段とを備えたことを特徴とする画像の2次元空間変換
装置。 - 【請求項4】 前記第2の画像記憶手段は、ダブルバッ
ファ構成の画像メモリであり、一方のバンクに前記中間
画像を書き込んでいる際に、他方のバンクから前記中間
画像を読み出すことにより、前記変換画像をリアルタイ
ムに読み出すようにしたことを特徴とする請求項3記載
の画像の2次元空間変換装置。 - 【請求項5】 前記第1の画像変換処理手段で生成され
た前記第1の画像記憶手段の読み出しアドレスを前記第
1軸方向及び前記第2軸方向の少なくとも一方に座標変
換して前記変換画像に特殊効果を付与する変換テーブル
を更に備えたことを特徴とする請求項3記載の画像の2
次元空間変換装置。 - 【請求項6】 前記第1及び第2の画像記憶手段に対す
る読み出しアドレスから変換画像のボーダエリアを検出
し、ボーダエリアに所定のエリア色を埋め込むためのボ
ーダエリア処理手段を更に備えたことを特徴とする請求
項3記載の画像の2次元空間変換装置。 - 【請求項7】 前記ボーダエリア処理手段は、前記第1
及び第2の画像記憶手段に記憶されたエリア色の記憶領
域をアドレスとして指定する手段であることを特徴とす
る請求項6記載の画像の2次元空間変換装置。 - 【請求項8】 前記第1の画像記憶手段はオブジェクト
を構成する各パーツの原画像を記憶し、前記パラメータ
記憶手段は前記各パーツの変換パラメータを記憶するも
のであり、前記第1及び第2の画像変換処理手段は、前
記各パーツの原画像を前記変換パラメータに基づいて変
換処理して前記第2の画像記憶手段上で合成するもので
あることを特徴とする請求項3、6及び7のいずれか1
項記載の画像の2次元空間変換装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23061796A JP3644146B2 (ja) | 1996-08-30 | 1996-08-30 | 画像の2次元空間変換方法及び装置 |
US08/922,727 US6188800B1 (en) | 1996-08-30 | 1997-08-27 | Two-dimensional spatial transformation system for video processing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23061796A JP3644146B2 (ja) | 1996-08-30 | 1996-08-30 | 画像の2次元空間変換方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1074077A true JPH1074077A (ja) | 1998-03-17 |
JP3644146B2 JP3644146B2 (ja) | 2005-04-27 |
Family
ID=16910581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23061796A Expired - Fee Related JP3644146B2 (ja) | 1996-08-30 | 1996-08-30 | 画像の2次元空間変換方法及び装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3644146B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010124366A (ja) * | 2008-11-21 | 2010-06-03 | Sony Corp | 画像信号処理装置、画像信号処理方法および画像投射装置 |
WO2013125138A1 (ja) * | 2012-02-22 | 2013-08-29 | ソニー株式会社 | 表示装置、画像処理装置及び画像処理方法、並びにコンピューター・プログラム |
-
1996
- 1996-08-30 JP JP23061796A patent/JP3644146B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010124366A (ja) * | 2008-11-21 | 2010-06-03 | Sony Corp | 画像信号処理装置、画像信号処理方法および画像投射装置 |
US8803946B2 (en) | 2008-11-21 | 2014-08-12 | Sony Corporation | Image signal processing device, method and projecting device for stereoscopic images |
WO2013125138A1 (ja) * | 2012-02-22 | 2013-08-29 | ソニー株式会社 | 表示装置、画像処理装置及び画像処理方法、並びにコンピューター・プログラム |
JPWO2013125138A1 (ja) * | 2012-02-22 | 2015-07-30 | ソニー株式会社 | 表示装置、画像処理装置及び画像処理方法、並びにコンピューター・プログラム |
US9628766B2 (en) | 2012-02-22 | 2017-04-18 | Sony Corporation | Display device, image processing device and image processing method, and computer program |
US10038881B2 (en) | 2012-02-22 | 2018-07-31 | Sony Corporation | Display device, image processing device and image processing method, and computer program |
US10356375B2 (en) | 2012-02-22 | 2019-07-16 | Sony Corporation | Display device, image processing device and image processing method, and computer program |
Also Published As
Publication number | Publication date |
---|---|
JP3644146B2 (ja) | 2005-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5422997A (en) | Texture address generator, texture pattern generator, texture drawing device, and texture address generating method | |
JP2773354B2 (ja) | 特殊効果装置及び特殊効果発生方法 | |
EP0307019A2 (en) | Apparatus for modifying pixel data stored in a random access memory | |
US4757384A (en) | Video signal processing systems | |
JPH06167966A (ja) | 表示回路 | |
JPS63121364A (ja) | テレビジヨン特殊効果装置の補間器 | |
JPS6191777A (ja) | ビデオ画像形成装置 | |
US6188800B1 (en) | Two-dimensional spatial transformation system for video processing | |
JP3644146B2 (ja) | 画像の2次元空間変換方法及び装置 | |
US5220428A (en) | Digital video effects apparatus for image transposition | |
JPS6150318B2 (ja) | ||
JP3575179B2 (ja) | 画像の2次元空間変換装置 | |
JP3272463B2 (ja) | 画像作成装置およびその使用方法 | |
JP3154741B2 (ja) | 画像処理装置及びその方式 | |
JPH07105404A (ja) | 立体画像処理装置及びその処理方法 | |
JP2899838B2 (ja) | 記憶装置 | |
USH84H (en) | Real-time polar controlled video processor | |
JP3314496B2 (ja) | キー信号発生装置 | |
JP2558248B2 (ja) | 画像処理装置及び方法 | |
JPS61267095A (ja) | デイスプレイ表示方式 | |
JPH07129758A (ja) | 画像処理装置 | |
JP2960731B2 (ja) | 画像処理装置 | |
JP2000350093A (ja) | 映像特殊効果装置 | |
JP3468580B2 (ja) | データ曲線描画装置 | |
JPS63296089A (ja) | 画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050124 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |