JPH1073914A - ハーフトーン位相シフトマスク - Google Patents

ハーフトーン位相シフトマスク

Info

Publication number
JPH1073914A
JPH1073914A JP17439097A JP17439097A JPH1073914A JP H1073914 A JPH1073914 A JP H1073914A JP 17439097 A JP17439097 A JP 17439097A JP 17439097 A JP17439097 A JP 17439097A JP H1073914 A JPH1073914 A JP H1073914A
Authority
JP
Japan
Prior art keywords
pattern
phase shift
mask
halftone phase
mask pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17439097A
Other languages
English (en)
Other versions
JP3164779B2 (ja
Inventor
Woo Yung Jung
ウ ヨン ジョン
Tae Gook Lee
テ クック イ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH1073914A publication Critical patent/JPH1073914A/ja
Application granted granted Critical
Publication of JP3164779B2 publication Critical patent/JP3164779B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 微細な線幅の感光膜パターンの形成と同時に
大きさが比較的大きい感光膜パターンの形成を行い、こ
の比較的大きい感光膜パターンの表面を平坦化する。 【解決手段】 半導体基板上に感光膜パターンを形成す
るためのホトマスクであって、透明基板と、この透明基
板上の所定部分に順に積層された所定の光透過率の薄膜
および位相シフト物質膜からなるハーフトーン位相シフ
トマスクパターンと、透明基板上の所定部分に形成され
た遮光マスクパターンと、を具えている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は一般にハーフトーン
位相シフトマスクに関する。特に、感光膜パターンの寸
法が大きい領域をパターニングし、そのパターニングさ
れた感光性樹脂の表面を平坦化するためのマスクパター
ンを具えているハーフトーン位相シフトマスクに関す
る。
【0002】
【従来の技術】半導体装置の高集積化にともない微細な
パターンが要求されるようになり、この要求を満足させ
るための努力としてハーフトーン位相シフトマスクが開
発された。
【0003】一般にハーフトーン位相シフトマスクは石
英基板のような透明なマスク基板、および前記透明なマ
スク基板上に順に積層された所定の光透過率を有する薄
膜と位相シフト物質膜からなるマスクパターンを具えて
いる。
【0004】上記所定の光透過率を有する薄膜は、所定
の光透過率を有する厚さのクロムで形成される。上記所
定の光透過率を有する薄膜上に形成された位相シフト物
質膜は入射された光の位相を180゜シフトさせる役割
をする。上記のように構成される位相シフトマスクは位
相シフト物質膜を通過する光と透明なマスク基板を通過
する光の干渉により生じる強度を最小にするようにデザ
インされている。このことによって解像度が上がり、微
細パターンを形成することができる。
【0005】図1に従来のハーフトーン位相シフトマス
クによる感光膜パターン形成の断面図を示す。マスク用
石英基板(11)上に、所定の光透過率を有するクロム
薄膜(12)と位相シフト物質膜(13)が積層された
マスクパターンを、従来のハーフトーン位相シフトマス
クとして使用して、半導体基板(14)上にポジ形感光
膜で形成された感光膜パターン(15)を、入射光の予
想経路( 16) と共に図示した。
【0006】上記のようにハーフトーン位相シフトマス
クを使用して半導体基板上にポジ形感光膜パターンを形
成する場合、遮光領域を露光するサイドローブ(Sidelo
be)といわれる強度ピーク(Intensity peak)により遮
光領域の感光膜の一部が露光される。ここでサイドロー
ブとは、所定の光透過率を有する薄膜と位相シフト物質
膜を透過する光と透明なマスク基板を通過する光の干渉
により生じる光の強度ピークのことである。遮光領域の
感光膜の一部が露光されることにより、意図とは異なり
平坦でない感光膜パターン(15)が形成される。即
ち、感光膜パターンの縁部分は所望の高さであるが、感
光膜パターンの中心部分は所定の光透過率を有する薄膜
を通過した光による露光により窪むという結果になる。
サイドローブは、遮光領域の光の透過量が増加するほ
ど、また感光膜パターンの間隔、即ちピッチ(Pitch )
の大きさが小さいほど増加する。そして、このサイドロ
ーブが大きいほど表面が平坦なパターンを得にくくなる
という問題があった。
【0007】さらに、上記のように表面が平坦でない感
光膜パターンは、感光膜パターンをマスクとして使用す
るイオン注入およびエッチングのような工程で、上記感
光膜パターンの下部層に影響が及んで結果的に半導体装
置の信頼性の低下をまねくという問題があった。
【0008】
【発明が解決しようとする課題】本発明は、このような
上記の問題点を解決すべくなされたもので、遮光領域で
発生するサイドローブの強度を抑制して、表面が平坦な
感光膜パターンを形成できるハーフトーン位相シフトマ
スクを提供することを目的としている。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明のハーフトーン位相シフトマスクは、半導体
基板上に感光膜パターンを形成するためのホトマスクで
あって、透明基板と、前記透明基板上の所定部分に順に
積層された所定の光透過率の薄膜および位相シフト物質
膜からなるハーフトーン位相シフトマスクパターンと、
前記透明基板上の所定部分に形成された遮光マスクパタ
ーンと、を具えている。
【0010】また、このハーフトーン位相シフトマスク
は、セル領域と周辺回路領域を有する半導体装置の製造
に用いるホトマスクであって、前記遮光マスクパターン
が前記周辺回路領域のパターンを形成するためのマスク
パターンであり、前記ハーフトーン位相シフトマスクパ
ターンが前記セル領域のパターンを形成するためのマス
クパターンであるとよい。
【0011】さらに、このハーフトーン位相シフトパタ
ーン中の前記所定の光透過率の薄膜が所定の厚さを有す
るクロム薄膜であり、前記遮光マスクパターンが光透過
率0%のクロム薄膜であるとよい。
【0012】また、上記目的を達成するための本発明の
もう一つのハーフトーン位相シフトマスクは、半導体基
板上に微細パターンが形成される第1領域および相対的
に大きいパターンが形成される第2領域に同時に感光膜
パターンを形成するためのホトマスクであって、透明基
板の第1領域上には所定の光透過率の薄膜および位相シ
フト物質膜からなるハーフトーン位相シフトマスクパタ
ーンが順に積層され、前記透明基板の第2領域上には前
記ハーフトーン位相シフトマスクパターンより大きい寸
法の遮光マスクパターンが形成され、前記透明基板上の
前記第1領域および前記第2領域の境界上には前記遮光
マスクパターンと前記ハーフトーン位相シフトマスクパ
ターンが順に積層されてダミーパターンを構成している
ことを特徴とする。
【0013】また、この第2のハーフトーン位相シフト
マスクは、セル領域と周辺回路領域を有する半導体装置
の製造に用いるホトマスクであって、前記遮光マスクパ
ターンが前記周辺回路領域のパターンを形成するための
マスクパターンであり、前記ハーフトーン位相シフトマ
スクパターンが前記セル領域のパターンを形成するため
のマスクパターンであるとよい。
【0014】さらに、この第2のハーフトーン位相シフ
トマスク中の前記所定の光透過率の薄膜が所定の厚さを
有するクロム薄膜であり、前記遮光マスクパターンが光
透過率0%のクロム薄膜であるとよい。
【0015】
【発明の実施の形態】以下、図2〜図3を参照しながら
本発明に係る実施の形態、特徴、および長所について説
明する。なお、各実施の形態間において共通する部分、
部位には同一の符号を付し、重複する説明は省略する。
【0016】
【実施例】図2の(A)〜(C)は、本発明のハーフト
ーン位相シフトマスクの形成方法を示す図である。
【0017】まず、図2(A)のように、所定のマスク
用石英基板(21)の上に入射光を完全に遮断する光透
過率0%であるクロム薄膜を形成して、所定の大きさに
パターニングしてクロムパターン(22)を形成した。
このクロムパターン(22)は素子の周辺回路領域用の
パターンで、かつ寸法が大きく間隔が稠密な複数のパタ
ーンを形成するためのマスクパターンである。
【0018】次に、図2(B)のように上記クロムパタ
ーン(22)の上部および露出した基板上に、順に所定
の光透過率を有するクロム薄膜(23)および位相シフ
ト物質膜(24)を形成した。その後、ハーフトーン位
相シフトマスクパターンを形成しようとする領域に選択
的に感光膜パターン(25)を形成した。
【0019】次に、上記選択的に形成された感光膜パタ
ーン(25)を蝕刻マスクとして使用して上記位相シフ
ト物質膜(24)と所定の光透過率の薄膜(23)を順
に蝕刻して上記感光膜パターン(25)を除去すること
により、図2(C)のような本発明におけるハーフトー
ン位相シフトマスクを完成した。
【0020】上記のハーフトーン位相シフトマスクの形
成方法において、2つのパターン、つまり、クロムパタ
ーン(22)とハーフトーン位相シフトマスクパターン
の積み重なったダミーパターンは、周辺回路領域とセル
領域の境界領域に形成される。
【0021】図3は、本発明のハーフトーン位相シフト
マスクを使用したポジ形感光膜パターンの形成を示す断
面図である。(28)は、入射光の予想経路を示す。パ
ターンの面積が大きい領域では、光透過率0%であるク
ロムパターン(22)により遮光されてシリコン基板
(26)上に平坦な感光膜パターン(27)を形成し、
ハーフトーン位相シフトマスクパターンによりパターン
の大きさの小さい微細パターンを形成できる。
【0022】
【発明の効果】本発明は半導体の一般的の回路の設計に
おいて、最小の配線幅(Minimum Feature Size)をもつ
パターンが一定の間隔をおいて反復される領域と大きい
寸法のパターンが密集している地域に分けられる特性を
利用して、ハーフトーン位相シフトマスク内に周辺回路
領域の寸法が大きいパターンを形成するためのクロムマ
スクパターンを具えた。こうすることによって、微細な
線幅の感光膜パターンを形成すると同時に大きさが比較
的大きい感光膜パターンを形成し、この大きい感光膜パ
ターン表面を平坦化することができる。
【0023】本発明は前述した実施例と図面に限定され
ることはなく、本発明の技術的思想を逸脱しない範囲内
で種々の置換と変更を可能とすることは当然である。
【図面の簡単な説明】
【図1】慣用なハーフトーン位相シフトマスクを利用し
た感光膜パターンの形成断面を示す図である。
【図2】(A)〜(C)は、本発明におけるハーフトー
ン位相シフトマスクの製造工程を示す図である。
【図3】本発明におけるハーフトーン位相シフトマスク
を利用した感光膜パターンの形成を示す図である。
【符号の説明】
11 マスク用透明基板 12 クロム薄膜 13 位相シフト物質膜 14 半導体基板 15 ポジ形感光膜パターン 16 入射光 21 マスク用石英基板 22 クロムパターン 23 所定の光透過率を有するクロム薄膜 24 位相シフト物質膜 25、27 感光膜パターン 26 シリコン基板(半導体基板) 28 入射光
フロントページの続き (72)発明者 イ テ クック 大韓民国 キュンキド イチョンクン ブ バリウム アミ−リ サン 136−1 ヒ ュンダイ エレクトロニクス インダスト リーズ カムパニー リミテッド内

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に感光膜パターンを形成す
    るためのホトマスクであって、 透明基板と、 前記透明基板上の所定部分に順に積層された所定の光透
    過率の薄膜および位相シフト物質膜からなるハーフトー
    ン位相シフトマスクパターンと、 前記透明基板上の所定部分に形成された遮光マスクパタ
    ーンと、 を具えることを特徴とするハーフトーン位相シフトマス
    ク。
  2. 【請求項2】 セル領域と周辺回路領域を有する半導体
    装置の製造に用いるホトマスクであって、前記遮光マス
    クパターンが前記周辺回路領域のパターンを形成するた
    めのマスクパターンであり、前記ハーフトーン位相シフ
    トマスクパターンが前記セル領域のパターンを形成する
    ためのマスクパターンであることを特徴とする請求項1
    に記載のハーフトーン位相シフトマスク。
  3. 【請求項3】 前記所定の光透過率の薄膜が所定の厚さ
    を有するクロム薄膜であることを特徴とする請求項1に
    記載のハーフトーン位相シフトマスク。
  4. 【請求項4】 前記遮光マスクパターンが光透過率0%
    のクロム薄膜であることを特徴とする請求項1に記載の
    ハーフトーン位相シフトマスク。
  5. 【請求項5】 半導体基板上に微細パターンが形成され
    る第1領域および相対的に大きいパターンが形成される
    第2領域に同時に感光膜パターンを形成するためのホト
    マスクであって、 透明基板の第1領域上には、所定の光透過率の薄膜およ
    び位相シフト物質膜からなるハーフトーン位相シフトマ
    スクパターンが順に積層され、 前記透明基板の第2領域上には、前記ハーフトーン位相
    シフトマスクパターンより大きい寸法の遮光マスクパタ
    ーンが形成され、 前記透明基板上の前記第1領域および前記第2領域の境
    界上には、前記遮光マスクパターンと前記ハーフトーン
    位相シフトマスクパターンが順に積層されてダミーパタ
    ーンを構成していることを特徴とするハーフトーン位相
    シフトマスク。
  6. 【請求項6】 セル領域と周辺回路領域を有する半導体
    装置の製造に用いるホトマスクであって、前記遮光マス
    クパターンが前記周辺回路領域のパターンを形成するた
    めのマスクパターンであり、前記ハーフトーン位相シフ
    トマスクパターンが前記セル領域のパターンを形成する
    ためのマスクパターンであることを特徴とする請求項5
    に記載のハーフトーン位相シフトマスク。
  7. 【請求項7】 前記所定の光透過率の薄膜が所定の厚さ
    を有するクロム薄膜であることを特徴とする請求項5に
    記載のハーフトーン位相シフトマスク。
  8. 【請求項8】 前記遮光マスクパターンが光透過率0%
    のクロム薄膜であることを特徴とする請求項5に記載の
    ハーフトーン位相シフトマスク。
JP17439097A 1996-06-29 1997-06-30 ホトマスク Expired - Fee Related JP3164779B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960026504A KR100219079B1 (ko) 1996-06-29 1996-06-29 해프톤 위상 반전 마스크
KR1996-26504 1996-06-29

Publications (2)

Publication Number Publication Date
JPH1073914A true JPH1073914A (ja) 1998-03-17
JP3164779B2 JP3164779B2 (ja) 2001-05-08

Family

ID=19465185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17439097A Expired - Fee Related JP3164779B2 (ja) 1996-06-29 1997-06-30 ホトマスク

Country Status (5)

Country Link
US (1) US5879839A (ja)
JP (1) JP3164779B2 (ja)
KR (1) KR100219079B1 (ja)
DE (1) DE19725830B4 (ja)
GB (1) GB2314942B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696081B2 (en) 2007-01-31 2010-04-13 Renesas Technology Corp. Method of manufacturing semiconductor device that uses both a normal photomask and a phase shift mask for defining interconnect patterns

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001147515A (ja) * 1999-09-07 2001-05-29 Ricoh Co Ltd フォトマスク設計方法、フォトマスク設計装置、コンピュータ読取可能な記憶媒体、フォトマスク、フォトレジスト、感光性樹脂、基板、マイクロレンズ及び光学素子
JP4053263B2 (ja) * 2001-08-17 2008-02-27 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3813562B2 (ja) * 2002-03-15 2006-08-23 富士通株式会社 半導体装置及びその製造方法
DE102004032401A1 (de) * 2004-07-03 2005-09-29 Infineon Technologies Ag Projektionsbelichtungseinrichtung, Illuminatorgeometrie, Hybridmaske und Verfahren zu deren Einsatz
JP2006030319A (ja) * 2004-07-12 2006-02-02 Hoya Corp グレートーンマスク及びグレートーンマスクの製造方法
US20070281218A1 (en) * 2006-06-02 2007-12-06 Howard S Landis Dummy Phase Shapes To Reduce Sensitivity Of Critical Gates To Regions Of High Pattern Density
KR100809331B1 (ko) * 2006-08-29 2008-03-05 삼성전자주식회사 마스크 및 그 제조 방법
US7858269B2 (en) * 2007-03-16 2010-12-28 International Business Machines Corporation Structure and method for sub-resolution dummy clear shapes for improved gate dimensional control
CN103050383B (zh) * 2012-12-24 2017-03-15 上海集成电路研发中心有限公司 一种消除旁瓣图形的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286581A (en) * 1991-08-19 1994-02-15 Motorola, Inc. Phase-shift mask and method for making
JP3257893B2 (ja) * 1993-10-18 2002-02-18 三菱電機株式会社 位相シフトマスク、その位相シフトマスクの製造方法およびその位相シフトマスクを用いた露光方法
KR970009825B1 (ko) * 1993-12-31 1997-06-18 현대전자산업 주식회사 하프톤형 위상반전 마스크 및 그 제조 방법
KR970009822B1 (ko) * 1994-02-03 1997-06-18 현대전자산업 주식회사 하프톤형 위상반전 마스크 및 그 제조방법
US5477058A (en) * 1994-11-09 1995-12-19 Kabushiki Kaisha Toshiba Attenuated phase-shifting mask with opaque reticle alignment marks
JPH08279452A (ja) * 1995-03-16 1996-10-22 Lg Semicon Co Ltd 位相シフトマスクの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696081B2 (en) 2007-01-31 2010-04-13 Renesas Technology Corp. Method of manufacturing semiconductor device that uses both a normal photomask and a phase shift mask for defining interconnect patterns
US8084279B2 (en) 2007-01-31 2011-12-27 Renesas Electronics Corporation Method of manufacturing semiconductor device that uses both a normal photomask and a phase shift mask for defining interconnect patterns

Also Published As

Publication number Publication date
GB2314942A (en) 1998-01-14
KR100219079B1 (ko) 1999-09-01
GB9713759D0 (en) 1997-09-03
KR980003804A (ko) 1998-03-30
DE19725830A1 (de) 1998-01-02
US5879839A (en) 1999-03-09
DE19725830B4 (de) 2008-01-31
JP3164779B2 (ja) 2001-05-08
GB2314942B (en) 2000-06-21

Similar Documents

Publication Publication Date Title
US5888678A (en) Mask and simplified method of forming a mask integrating attenuating phase shifting mask patterns and binary mask patterns on the same mask substrate
JP3912949B2 (ja) フォトマスクの形成方法及び半導体装置の製造方法
JP3164779B2 (ja) ホトマスク
JPH07287386A (ja) 位相シフトマスク及びその製造方法
KR100269327B1 (ko) 하프톤 위상 반전 마스크 및 그 제조방법
JP2003075983A (ja) 文字記号部を有する基板とその文字記号部の加工方法
US6767672B2 (en) Method for forming a phase-shifting mask for semiconductor device manufacture
KR20110100827A (ko) 슬릿형 하프톤 패턴을 이용한 포토 마스크 제조 방법 및 이를 이용하여 제조된 포토 마스크
JPH0777796A (ja) 露光用マスク及び露光方法
US20030180629A1 (en) Masks and method for contact hole exposure
US6759328B2 (en) Masks and method for contact hole exposure
JPS62245251A (ja) レジストパタ−ン形成方法
KR19980065703A (ko) 하프톤형 위상 반전 마스크 및 그 제조방법
US20030117605A1 (en) Apparatus and method for contact hole exposure
KR20030097151A (ko) 노광 마스크, 이의 제조 방법 및 이를 이용한 감광막 패턴형성 방법
US7033709B2 (en) Method and structure for fabricating patterns on phase shift mask for the manufacture of semiconductor wafers
JP2908649B2 (ja) 位相シフトマスクおよびその製造方法
KR0165402B1 (ko) 위상반전 마스크 및 그 제조방법
KR100310419B1 (ko) 위상반전마스크를 이용한 노광방법
KR0151228B1 (ko) 고립된 다수의 패턴을 형성하기 위한 포토마스크
KR20040049549A (ko) 노광마스크
KR19980077753A (ko) 포토리소그래피 공정에 의한 반도체장치의 패턴형성방법
KR101087785B1 (ko) 노광마스크 및 이를 이용한 반도체 소자의 형성 방법
JP2002252165A (ja) ホールパターン形成方法
JPS58101427A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080302

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090302

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100302

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100302

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140302

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees