KR100269327B1

KR100269327B1 - 하프톤 위상 반전 마스크 및 그 제조방법

Info

Publication number: KR100269327B1
Application number: KR1019980021763A
Authority: KR
Inventors: 신인균; 김용훈
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1998-06-11
Filing date: 1998-06-11
Publication date: 2000-12-01
Also published as: KR20000001481A

Abstract

본 발명의 하프톤 위상 반전 마스크는, 반도체 장치의 셀 영역에 대응하는 제1 영역과, 셀 영역보다 적은 피치의 주변 회로 영역에 대응하는 제2 영역을 갖는 하프톤 위상 반전 마스크에 관한 것으로서, 제1 및 제2 영역에 공통인 마스크 기판과, 이 마스크 기판상에 형성되되, 마스크 기판의 일정 영역들이 노출되도록 패터닝된 시프터막 패턴, 및 제2 영역의 시프터막 패턴상에 형성되되, 제2 영역의 시프터막 패턴의 표면 일부가 노출되도록 패터닝된 차광막 패턴을 구비한다.

Description

하프톤 위상 반전 마스크 및 그 제조 방법

본 발명은 하프톤 위상 반전 마스크 및 그 제조 방법에 관한 것으로서, 상세하게는 64메가 이상의 메모리 소자와 같은 반도체 장치의 제조 방법에 사용되는 하프톤 위상 반전 마스크 및 그 제조 방법에 관한 것이다.

현재, 반도체 장치가 고집적화됨에 따라 반도체 장치의 사진식각공정에서 사용되는 노광 장치의 해상력이나 초점 심도가 그 한계에 다다르고 있다. 따라서, 사진식각공정의 한계를 극복하기 위한 방법으로서, 예컨대 파장이 더 짧은 광원을 사용하는 방법이나, 또는 위상 반전 마스크를 사용하는 방법 등이 제시된 바 있다.

이 중에서, 위상 반전 마스크를 사용하는 방법은, 단파장 광원을 이용하는 방법에서 나타나는 문제가 나타나지 않을 뿐만 아니라 그 제조 과정이 상대적으로 쉽다는 이점 때문에 점차 보편화되고 있는 추세이다. 이와 같은 위상 반전 마스크중에서, 특히 하프톤 위상 반전 마스크는 컨택 홀을 위한 패턴을 형성하는데 있어서 해상력 및 초점 심도 측면에서 매우 효과적인 것으로 알려져 있다.

도 1은 64메가 또는 256메가의 메모리 소자을 제조하기 위한 종래의 하프톤 위상 반전 마스크의 레이아웃을 나타낸 도면이고, 도 2는 도 1의 선 Ⅰ-Ⅱ를 따라 도시한 단면도이다. 도 1 및 도 2에서 점선 A-A'로 분리된 영역 중 왼쪽 영역은 반도체 장치의 메모리 셀 영역에 대응하는 제1 영역이고, 오른쪽 영역은 주변 회로 영역에 대응하는 제2 영역을 나타낸다. 도 1 및 도 2를 참조하면, 종래의 하프톤 위상 반전 마스크는, 입사광(화살표로 표시)에 투명한 기판(100)상에 일정한 투과율, 예컨대 6% 정도의 투과율을 갖는 시프트막 패턴(200)이 제1 및 제2 영역에 각각 형성된 구조로 이루어져 있다.

그런데, 일반적으로 메모리 용량이 큰 소자일수록 셀 영역에서의 패턴 피치(P_c)보다 주변 회로 영역에서의 패턴 피치(P_p)가 더 작아지는 경향이 있다. 이와 같은 경우, 패턴 피치가 작은 주변 회로 영역에서는 하프톤 위상 반전 마스크의 제2 영역에서의 시프터막(200)을 투과한 빛의 2차 피크 성분으로 인하여 주변의 포토레지스트가 손실되는 사이드로브(sidelobe) 현상이 필연적으로 발생된다.

따라서, 이와 같은 사이드로브 현상이 방지되도록 제1 영역과 제2 영역에서의 마스크 구조가 다른 위상 반전 마스크가 제안된 바 있는데, 이를 도 3에 나타내었다. 도 3을 참조하면, 선 B-B'로 분리된 영역중 왼쪽 영역인 제1 영역은 하프톤 위상 반전 마스크 구조이고, 선 B-B'로 분리된 영역중 오른쪽 영역인 제2 영역은 일반적인 위상 반전 마스크 구조로 되어 있다. 즉, 입사광에 투명한 동일 기판(300)상에, 제1 영역에는 시프터막 패턴(330)이 형성되어 있고, 제2 영역에는 차광막 패턴(350)이 형성되어 있다. 그런데, 이와 같은 경우, 노광시에 제1 영역과 제2 영역에서의 포커스 시프트가 발생되어 포거스 마진이 전체적으로 축소되는 문제가 발생된다.

본 발명은 상기와 같은 문제점을 개선하기 위하여 창출된 것으로서, 하프톤 위상 반전 마스크를 이용하여 대용량의 반도체 장치 제조를 위한 노광 공정시에 주변 회로 영역에서 발생되는 사이드로브 현상을 억제시키는 하프톤 위상 반전 마스크 및 그 제조 방법을 제공하는데 있다.

도 1은 종래의 하프톤 위상 반전 마스크의 레이아웃을 나타낸 도면이다.

도 2는 도 1의 선 Ⅰ-Ⅱ를 따라 도시한 단면도이다.

도 3은 주변 회로 영역에서의 사이드로브 현상을 방지하기 위해 제안된 바 있는 종래의 위상 반전 마스크의 단면도이다.

도 4는 본 발명에 따른 하프톤 위상 반전 마스크의 레이아웃을 나타낸 도면이다.

도 5는 도 3의 선 Ⅲ-Ⅳ를 따라 도시한 단면도이다.

도 6a,b 내지 도 13은 본 발명에 따른 하프톤 위상 반전 마스크의 제조 방법을 단계별 공정에 따라 나타내 보인 단면도이다.

<도면의 주요 부분에 대한 부호의 설명>

400...마스크 기판 500...시프터막

500', 500"...시프터막 패턴 600...차광막

600', 600"...차광막 패턴 700, 800...포토레지스트

700', 800'...포토레지스트 패턴

상기 목적을 달성하기 위하여, 본 발명에 따른 하프톤 위상 반전 마스크는, 반도체 장치의 셀 영역에 대응하는 제1 영역과, 상기 셀 영역보다 적은 피치의 주변 회로 영역에 대응하는 제2 영역을 갖는 하프톤 위상 반전 마스크에 있어서, 상기 제1 및 제2 영역에 공통인 마스크 기판; 상기 마스크 기판상에 형성되되, 상기 마스크 기판의 일정 영역들이 노출되도록 패터닝된 시프터막 패턴; 및 상기 제2 영역의 시프터막 패턴상에 형성되되, 상기 제2 영역의 시프터막 패턴의 표면 일부가 노출되도록 패터닝된 차광막 패턴을 구비하는 것을 특징으로 한다.

여기서, 상기 시프터막 패턴의 노출 부분은 소정 깊이로 식각된 것이 바람직하고, 이 때의 상기 깊이는 상기 시프터막 패턴의 노출 부분의 투과율이 10%가 되도록 하는 깊이인 것이 바람직하다. 그리고, 상기 제2 영역의 마스크 기판의 노출 부분은 상기 시프터막 패턴의 식각으로 인한 위상변화량이 보정되도록 일정 깊이로 식각된 것이 바람직하다.

한편, 본 발명에 따른 하프톤 위상 반전 마스크의 제조 방법은, 반도체 장치의 셀 영역에 대응하는 제1 영역과, 상기 셀 영역보다 적은 피치의 주변 회로 영역에 대응하는 제2 영역을 갖는 하프톤 위상 반전 마스크의 제조 방법에 있어서, (가) 입사광에 투명한 마스크 기판상에 일정한 투과율을 갖는 시프터막을 도포하는 단계; (나) 상기 시프터막상에 차단층 패턴을 형성하는 단계; (다) 상기 차단층 패턴을 마스크로 상기 시프터막을 식각하여 상기 마스크 기판의 일정 영역들이 노출되도록 하는 시프터막 패턴을 형성하는 단계; (라) 상기 제1 영역의 차단층 패턴을 제거하는 단계; 및 (마) 상기 제2 영역의 상기 차광막 패턴을 식각하여 상기 제2 영역의 시프터막 패턴의 표면 일부가 노출되도록 하는 단계를 포함하는 것을 특징으로 한다.

여기서, 상기 단계 (라)는, 상기 마스크 기판상에 시프터막 패턴 및 차광막 패턴이 순차적으로 형성된 구조체상에 포토레지스트를 도포하는 단계; 상기 제1 영역의 포토레지스트을 노광 및 현상하여 상기 제1 영역의 차광막 패턴을 노출시키는 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 마스크로 상기 제1 영역의 차광막 패턴을 식각하는 단계를 포함하는 것이 바람직하다.

그리고, 상기 단계 (마)는, 상기 제1 영역의 마스크 기판상에는 시프터막 패턴이 형성되고, 상기 제2 영역의 마스크 기판상에는 시프터막 패턴 및 차광막 패턴이 순차적으로 형성된 구조체상에 포토레지스트를 도포하는 단계; 상기 제2 영역의 포토레지스트를 노광 및 현상하여 상기 마스크 기판과, 상기 마스크 기판과의 경계 부분의 상기 차광막 패턴을 노출시키는 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트를 마스크로 상기 차광막 패턴의 노출 부분을 식각하는 단계를 포함하는 것이 바람직하다.

또한, 상기 제2 영역의 시프터막 패턴의 노출 부분을 일정 깊이로 식각하는 단계를 더 포함하는 것이 바람직하며, 이 경우에 상기 제2 영역의 마스크 기판의 노출 부분을 일정 깊이로 식각하는 단계를 더 포함하는 것이 바람직하다.

이와 같은 본 발명에 따르면, 상대적으로 피치가 적은 주변 회로 영역에서의 노광 공정시에 상기 차광막 패턴으로 인하여 입사광의 2차 성분이 약화되어 사이드로브 현상이 방지되며, 또한 시프터막 패턴의 마스크 기판과의 경계 부분이 식각됨으로써 투과율이 증가하여 빛의 콘트라스트(contrast)가 증대된다.

이하, 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다.

도 4는 본 발명에 따른 하프톤 위상 반전 마스크의 레이아웃을 나타낸 도면이고, 도 5는 선 Ⅲ-Ⅳ를 따라 도시된 단면도이다. 도 4 및 도 5에서, 선 C-C'로 분리된 영역 중 왼쪽 영역은 반도체 장치의 메모리 셀 영역에 대응되는 제1 영역이고, 오른쪽 영역은 반도체 장치의 주변 회로 영역에 대응되는 제2 영역을 나타낸다. 도 4 및 도 5에 도시된 바와 같이, 본 발명에 따른 하프톤 위상 반전 마스크는, 입사광에 투명한 마스크 기판(400)상에, 제1 영역에는 시프터막 패턴(500')만 형성되고, 제2 영역에는 시프터막 패턴(500") 및 차광막 패턴(600")이 순차적으로 형성된다. 상기 시프터막(500')(500")으로는 MoSiON막을 사용하고, 상기 차광막(600")으로는 크롬막을 사용할 수 있다. 특히, 제 2 영역에서의 시프터막 패턴(500") 및 차광막 패턴(600")은 일정한 폭(c)으로 식각된 림(rim) 형태를 이룬다. 따라서, 노광 작업시에, 제2 영역의 시프터막 패턴(500")을 통과하는 빛의 2차 피크 성분은 차광막 패턴(600")으로 인하여 그 강도가 줄어들므로 주변에서의 포토레지스트가 손실되는 사이드로브 현상이 억제된다.

또한, 투과율을 높이기 위해, 제2 영역의 시프터막 패턴(500")의 노출 부분은 일정 깊이(a)로 식각된다. 이 경우, 시프터막 패턴(500")의 두께가 줄어들므로, 노광 작업시 투과율이 증가되며, 이에 따라 콘트라스트가 향상된다. 상기 식각되는 깊이(a)는, 시프터막 패턴(500")의 노출 부분의 투과율이 약 10%가 되도록 하는 깊이인 것이 바람직하다.

한편, 제2 영역의 시프터막 패턴(500")의 식각에 따른 시프터막 패턴(500")의 두께 변화로 인해 마스크 기판(400)과 시프터막 패턴(500") 사이의 위상차 변화가 발생될 수 있다. 이는 특히 마스크 기판(400)과 시프터막 패턴(500") 사이의 위상차가 기설정된 블랭크(blank) 마스크로 제조되는 경우에 심각한 문제를 야기할 수도 있다. 따라서, 이와 같은 경우 마스크 기판(400)의 노출 부분을 일정 깊이(b)로 식각하여 변화된 위상차를 보정한다.

도 6a 및 도 6b는 본 발명에 따른 하프톤 위상 반전 마스크의 제1 및 제2 영역에서의 포커스 마진의 일치 여부를 알아보기 위한 시뮬레이션 결과를 각각 나타낸 그래프이다. 시뮬레이션 조건으로서, 기준 CD(Critical Dimension)를 0.25㎛, 제2 영역에서의 시프터막 패턴(500")의 식각 폭(c)을 0.48㎛, 제1 영역에서의 시프터막 패턴(500')의 투과율을 5%,, 그리고 제2 영역에서의 시프터막 패턴(500")의 노출 부분에서의 투과율을 10%로 각각 설정하였다. 한편, 도 6a 및 도 6b에 도시된 그래프에서, 기준 CD의 상하로 수평축에 나란하게 도시된 선은 CD 허용 범위(tolerence)를 나타낸다. 이에 따르면, 제1 영역에서의 포커스 마진과, 제2 영역에서의 포커스 마진이 일치된다는 사실을 알 수 있다.

그러면, 도 7 내지 도 13을 참조하면서 본 발명에 따른 하프톤 위상 반전 마스크의 제조 방법을 설명해 보기로 한다. 도 7 내지 도 13에서 선 C-C'로 분리된 영역중, 왼쪽 영역은 반도체 장치의 셀 영역에 대응하는 제1 영역을 나타내고, 오른쪽 영역은 반도체 장치의 주변 회로 영역에 대응하는 제2 영역을 각각 나타낸다.

먼저, 도 7에 도시된 바와 같이, 제1 영역 및 제2 영역에 공통이고, 입사광에 대해 투명한 마스크 기판(400)상에 일정한 투과율을 갖는 시프터막(500) 및 차광막(600)을 순차적으로 적층한다.

그리고, 도 8에 도시된 바와 같이, 시프터막(500) 및 차광막(600)을 패터닝하여 시프터막 패턴(500') 및 차광막 패턴(600')을 형성한다. 이를 위하여, 상기 차광막(600) 위에 포토레지스트(미도시)를 도포하고, 노광 및 현상 공정을 수행하여 포토레지스트 패턴(미도시)를 형성한다. 이 포토레지스트 패턴을 마스크로 차광막(600)을 식각하여 차광막 패턴(600')을 형성한 후, 포토레지스트 패턴을 제거한다. 다음에, 형성된 차광막 패턴(600')을 식각 마스크로 사용하여 시프터막(500)을 식각하여 시프터막 패턴(500')을 형성한다.

다음에, 도 9에 도시된 바와 같이, 도 8의 구조체상에 포토레지스트(700)를 도포한다. 그리고, 노광 및 현상 공정을 수행하여 포토레지스트 패턴(700')을 형성한다. 이 때, 상기 노광 및 현상 공정은 제1 영역에만 수행한다.

다음에, 포토레지스트 패턴(700')을 식각 마스크로 식각 공정을 수행하여 제1 영역에 있는 차광막 패턴(600')을 제거한다. 그리고, 제1 영역의 포토레지스트 패턴(700') 및 제2 영역의 포토레지스트(700)을 제거하면, 도 10에 나타낸 바와 같이, 제1 영역의 마스크 기판(400) 상에는 시프터막 패턴(500')만 남고, 제2 영역에는 마스크 기판(400)상에는 시프터막 패턴(500') 및 차광막 패턴(600')이 남는다.

다음에, 도 11에 도시된 바와 같이, 도 10의 구조체상에 포토레지스트(800)를 도포한다. 그리고, 노광 및 현상 공정을 수행하여 포토레지스트 패턴(800')을 형성한다. 이 때, 상기 노광 및 현상 공정은 제2 영역에만 수행한다.

다음에, 포토레지스트 패턴(800')을 식각 마스크로 식각 공정을 수행하여 제2 영역에 있는 차광막 패턴(600')의 노출 부분 및 시프터막 패턴(500')의 노출 부분을 제거한다. 이 때, 시프터막 패턴(500')의 노출 부분은 일정 투과율, 예컨대 10%의 투과율이 얻어지는 깊이로 식각된다. 그리고, 제1 영역의 포토레지스트(800) 및 제2 영역의 포토레지스트 패턴(800')을 제거하면, 도 12에 나타낸 바와 같이, 제2 영역에는 마스크 기판(400)상에 일정 폭 및 깊이로 식각된 시프터막 패턴(500")과, 일정 폭으로 식각된 차광막 패턴(600")이 남는 림 형태의 하프톤 위상 반전 마스크가 형성된다.

다음에, 도 13에 도시된 바와 같이, 제2 영역의 시프터막 패턴(500")을 마스크로 하여 제2 영역의 마스크 기판(400)의 노출 부분을 일정 깊이로 식각한다. 이 때 식각 깊이는, 제2 영역의 시프터막 패턴(500")의 두께 감소로 인한 위상 변화량이 보정되는 깊이가 되도록 한다. 그러면, 본 발명에 따른 하프톤 위상 반전 마스크가 완성된다.

이상의 설명에서와 같이, 본 발명에 따른 하프톤 위상 반전 마스크 및 그 제조 방법에 의하면, 상대적으로 피치가 적은 주변 회로 영역에서의 노광 공정시에 상기 차광막 패턴으로 인하여 입사광의 2차 성분이 약화되어 사이드로브 현상이 방지되며, 또한 시프터막 패턴의 마스크 기판과의 경계 부분이 식각됨으로써 투과율이 증가하여 빛의 콘트라스트(contrast)가 증대된다.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims

반도체 장치의 셀 영역에 대응하는 제1 영역과, 상기 셀 영역보다 적은 피치의 주변 회로 영역에 대응하는 제2 영역을 갖는 하프톤 위상 반전 마스크에 있어서,

상기 제1 및 제2 영역에 공통인 마스크 기판;

상기 마스크 기판상에 형성되되, 상기 마스크 기판의 일정 영역들이 노출되도록 패터닝된 시프터막 패턴; 및

상기 제2 영역의 시프터막 패턴상에 형성되되, 상기 제2 영역의 시프터막 패턴의 표면 일부가 노출되도록 패터닝된 차광막 패턴을 구비하는 것을 특징으로 하는 하프톤 위상 반전 마스크.
제1항에 있어서,

상기 시프터막 패턴의 노출 부분이 소정 깊이로 식각된 것을 특징으로 하는 하프톤 위상 반전 마스크.
제2항에 있어서,

상기 깊이는 상기 시프터막 패턴의 노출 부분의 투과율이 10%가 되도록 하는 깊이인 것을 특징으로 하는 하프톤 위상 반전 마스크.
제2항에 있어서,

상기 시프터막 패턴의 식각으로 인한 위상변화량이 보정되도록 상기 제2 영역의 마스크 기판의 노출 부분은 일정 깊이로 식각된 것을 특징으로 하는 하프톤 위상 반전 마스크.
제1항에 있어서,

상기 시프터막은 MoSiON막이고, 상기 차광막은 크롬막인 것을 특징으로 하는 하프톤 위상 반전 마스크.
반도체 장치의 셀 영역에 대응하는 제1 영역과, 상기 셀 영역보다 적은 피치의 주변 회로 영역에 대응하는 제2 영역을 갖는 하프톤 위상 반전 마스크의 제조 방법에 있어서,

(가) 입사광에 투명한 마스크 기판상에 일정한 투과율을 갖는 시프터막을 도포하는 단계;

(나) 상기 시프터막상에 차단층 패턴을 형성하는 단계;

(다) 상기 차단층 패턴을 마스크로 상기 시프터막을 식각하여 상기 마스크 기판의 일정 영역들이 노출되도록 하는 시프터막 패턴을 형성하는 단계;

(라) 상기 제1 영역의 차단층 패턴을 제거하는 단계; 및

(마) 상기 제2 영역의 상기 차광막 패턴을 식각하여 상기 제2 영역의 시프터막 패턴의 표면 일부가 노출되도록 하는 단계를 포함하는 것을 특징으로 하는 하프톤 위상 반전 마스크의 제조 방법.
제6항에 있어서, 상기 단계 (라)는,

상기 마스크 기판상에 시프터막 패턴 및 차광막 패턴이 순차적으로 형성된 구조체상에 포토레지스트를 도포하는 단계;

상기 제1 영역의 포토레지스트을 노광 및 현상하여 상기 제1 영역의 차광막 패턴을 노출시키는 포토레지스트 패턴을 형성하는 단계; 및

상기 포토레지스트 패턴을 마스크로 상기 제1 영역의 차광막 패턴을 식각하는 단계를 포함하는 것을 특징으로 하는 하프톤 위상 반전 마스크의 제조 방법.
제6항에 있어서, 상기 단계 (마)는,

상기 제1 영역의 마스크 기판상에는 시프터막 패턴이 형성되고, 상기 제2 영역의 마스크 기판상에는 시프터막 패턴 및 차광막 패턴이 순차적으로 형성된 구조체상에 포토레지스트를 도포하는 단계;

상기 제2 영역의 포토레지스트를 노광 및 현상하여 상기 마스크 기판과, 상기 마스크 기판과의 경계 부분의 상기 차광막 패턴을 노출시키는 포토레지스트 패턴을 형성하는 단계; 및

상기 포토레지스트를 마스크로 상기 차광막 패턴의 노출 부분을 식각하는 단계를 포함하는 것을 특징으로 하는 하프톤 위상 반전 마스크의 제조 방법.
제6항에 있어서,

상기 제2 영역의 시프터막 패턴의 노출 부분을 일정 깊이로 식각하는 단계를 더 포함하는 것을 특징으로 하는 하프톤 위상 반전 마스크의 제조 방법.
제9항에 있어서,

상기 제2 영역의 마스크 기판의 노출 부분을 일정 깊이로 식각하는 단계를 더 포함하는 것을 특징으로 하는 하프톤 위상 반전 마스크의 제조 방법.