JPH1063647A

JPH1063647A - 行列演算装置

Info

Publication number: JPH1063647A
Application number: JP22215896A
Authority: JP
Inventors: Satoshi Takahashi; 学志高橋; Takanori Furuzono; 貴則古園
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1996-08-23
Filing date: 1996-08-23
Publication date: 1998-03-06

Abstract

(57)【要約】【課題】行列演算における必要なデータを全て同時に
演算器に与えるようにして演算処理を高速に行い、かつ
行列全体の項のデータを予め記憶手段に取り込むことに
より、行列のデータを外部記憶装置から追加読み出しす
ることなしに行列全体の演算を連続的に行うことを目的
とする。【解決手段】演算を行うべき行列の全ての項のデータ
を複数のマトリクスデータ分割格納メモリ１０〜１３に
分割して格納し、デコーダ２の解読結果に従い、複数の
マトリクスデータ分割格納メモリ１０〜１３から読み出
し部２３により必要なデータを同時に出力し、セレクタ
部１４を介して積和演算器１９へ送り、積和演算を行
い、演算結果２０を出力するとともに書き込み部２１を
介してマトリクスデータ分割格納メモリ１０〜１３に書
き込む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば行列同士の
かけ算等を行う行列演算装置に関するものである。行列
のかけ算をする際に用いる行列演算装置において、演算
器として１個の積和演算器をもつか、あるいは同時並列
動作する複数個の積和演算器をもち、１個または複数個
の積和演算器に対して効率的に必要な行列演算のための
データを入力できるようなレジスタ、またはメモリをも
つ行列演算装置に関するものである。

【０００２】

【従来の技術】行列のかけ算の場合、行列の項どうしの
乗算、加算が行列の項の総数に比べて多く行われる。こ
れは、かける際に左側にある行列の１行に入っている項
の数と、求める項の数とをかけた分だけ乗算の回数が多
くなり、かける際に左側にある行列の１行に入っている
項の数から１引いた項の数と、求める項の数とをかけた
分だけ加算の回数が多くなるためである。したがって、
従来このような行列のかけ算を高速に行う方法として、
乗算と加算の演算器を複数個持ち、複数の演算を同時に
行う並列演算の方法を用いて高速に処理させる、例え
ば、特開昭６３−８６０７９号公報のような方法があっ
た。

【０００３】また、行列のかけ算では、かける際に左側
にある行列の行の項に対して右側にある行列の列の項が
必要になり、行列の演算を進めていく際に行列の項を連
続して引き出して演算する場合には、データを並べ換え
ることが必要であったが、データを並べ換える操作を、
行および列変換用のメモリなどを用いて不要とする技術
はあった。例えば、特開平１−８２１７５号公報参照。

【０００４】

【発明が解決しようとする課題】しかしながら、演算器
で行列のかけ算を行う場合、乗算、加算を行う演算器に
対して行列の項を次々に与える必要があり、行列の項の
一部である行や列に対してデータを次々に与えることは
できたが、行列全体のデータを内部に持ち、次々に与え
るといった方法はとられていなかった。

【０００５】また、行や列に比べて大きな行列全体の項
のデータ量を取り込むためには、フリップフロップ等論
理回路を用いた記憶装置に比べて、メモリ等記憶の専用
回路を用いた記憶装置を用いる方が回路規模が少なくて
済み、効率が良いのであるが、従来では、ＦＩＦＯのよ
うにデータを入れた順番に使用するなど、パイプライン
のバッファ程度にしか利用されていなかった。

【０００６】したがって、本発明では、一つの演算器あ
るいは並列に動作させる複数の演算器に対して、行列演
算における必要なデータを全て同時に演算器に与えるよ
うにして演算処理を高速に行い、かつ行列全体の項のデ
ータを予め記憶手段に取り込むことにより、行列のデー
タを外部記憶装置から追加読み出しすることなしに行列
全体の演算を連続的に行うことを目的とする。

【０００７】

【課題を解決するための手段】請求項１記載の行列演算
装置は、入力される行列演算命令を解読して書き込み制
御信号，読み出し制御信号，選択制御信号および演算制
御信号を出力するデコーダと、外部記憶装置から読み出
される行列の項のデータをそれぞれ複数個ずつ記憶する
複数個の記憶手段と、書き込み制御信号を入力として書
き込み信号を複数個の記憶手段に与えることにより行列
の項のデータを複数個の記憶手段に書き込ませる書き込
み部と、読み出し制御信号を入力として読み出し信号を
複数個の記憶手段に与えることにより複数個の記憶手段
にそれぞれ記憶した行列の項のデータの中から複数個の
データを同時に読み出させる読み出し部と、演算制御信
号と複数個の演算用データを入力として行列演算を行い
演算結果を出力する演算器と、複数の記憶手段と演算器
の間に設けられて複数個のデータと選択制御信号を入力
として複数個の演算用データを演算器の複数の入力端に
選択的に与えるセレクタ部とを備えている。そして、複
数個の記憶手段に対して行列の項のデータを記憶してお
く際に、演算器での演算に必要な項のデータを同時に出
力できる個数に分割して記憶し、複数個の記憶手段から
演算器に対して、演算に必要な項のデータ全てを読み出
し制御信号に従って同時に出力するようにしている。

【０００８】この構成によると、書き込み部は複数個の
記憶手段に行列のすべての項のデータを書き込み制御信
号に従って書き込み、読み出し部は、読み出し制御信号
に従って複数個の記憶手段から行列演算に必要な必要な
複数個のデータを同時に読み出し、セレクタ部は、選択
制御信号に従って複数個のデータを選択して演算器に複
数個の演算用データを与える。また、記憶手段に対して
行列の項のデータを記憶させておく際に、演算器での演
算に必要な複数の項のデータを同時に出力できる個数に
分割して記憶しているので、記憶手段から演算器に対し
て、演算に必要な項のデータの全てを読み出し制御信号
に従って同時に出力することができ、また行列のかけ算
を行う内部の演算を連続して行う場合にも、行列の項の
データを演算器に対して連続して与え続けることができ
る。

【０００９】請求項２記載の行列演算装置は、請求項１
記載の行列演算装置において、演算器を複数個設け、複
数個の演算器を並列動作可能としている。この構成によ
ると、複数の演算器が並列に動作するので、複数の演算
を同時に行うことができ、行列演算を高速に行うことが
できる。請求項３記載の行列演算装置は、請求項１また
は２記載の行列演算装置において、記憶手段を４個と
し、行列演算に必要な行列の項のデータを４個に分割し
て記憶手段に格納している。

【００１０】この構成によると、最大４個のデータを同
時に演算器へ与えることができ、演算器により最大４個
のデータの演算を行うことが可能で、行列演算を行う際
の演算サイクル数を少なくでき、演算結果を速く得るこ
とができる。請求項４記載の行列演算装置は、請求項１
または２記載の行列演算装置において、記憶手段を８個
とし、行列演算に必要な行列の項のデータを８個に分割
して記憶手段に格納している。

【００１１】この構成によると、最大８個のデータを同
時に演算器へ与えることができ、演算器により最大８個
のデータの演算を行うことが可能で、行列演算を行う際
の演算サイクル数を少なくでき、演算結果を速く得るこ
とができる。請求項５記載の行列演算装置は、請求項１
記載の行列演算装置において、演算器が複数個の乗算器
と複数個の乗算器の出力を加算する加算器とからなる積
和演算器である。

【００１２】この構成によると、演算器により積和演算
を１つの演算サイクルで行うことができる。請求項６記
載の行列演算装置は、請求項２記載の行列演算装置にお
いて、演算器が複数個の乗算器と複数個の乗算器の出力
を加算する加算器とからなる積和演算器である。

【００１３】この構成によると、演算器により積和演算
を１つの演算サイクルで行うことができる。請求項７記
載の行列演算装置は、請求項５記載の行列演算装置にお
いて、積和演算器を１個とし、記憶手段を４個とし、演
算に必要な行列の項を４個に分割して記憶手段に格納し
ている。

【００１４】この構成によると、一つの演算サイクルで
２つの積和演算を同時に行うことができる。請求項８記
載の行列演算装置、請求項６記載の行列演算装置におい
て、積和演算器を２個とし、記憶手段を８個とし、演算
に必要な行列の項を８個に分割して記憶手段に格納して
いる。

【００１５】この構成によると、一つの演算サイクルで
４つの積和演算を同時に行うことができる。請求項９記
載の行列演算装置は、請求項１または２記載の行列演算
装置において、行列を４行４列としている。この構成に
よると、４行４列の行列の演算を行うことができる。

【００１６】請求項１０記載の行列演算装置は、請求項
１または２記載の行列演算装置において、行列を４行４
列とし、記憶手段を４個とし、行列演算に必要な行列の
項のデータを４個に分割して記憶手段に格納している。
この構成によると、４行４列の行列同士のかけ算を行う
際に、行列の項のデータを適切に分配して記憶手段に格
納することにより、必要なデータを連続して同時に引き
出せる。

【００１７】請求項１１記載の行列演算装置は、請求項
１または２記載の行列演算装置において、複数個の記憶
手段における特定の記憶手段に対して特定の行列の項の
データを記憶させている。この構成によると、行列演算
をする際に必要なデータを連続して同時に引き出せる。

【００１８】請求項１２記載の行列演算装置は、請求項
１０記載の行列演算装置において、第１から第４までの
４個の記憶手段に２つの行列の項のデータを格納すると
きに、１つ目の行列の１行１列、１行３列、２行２列、
２行４列、３行１列、３行３列、４行２列、４行４列を
第１の記憶手段に、１つ目の行列の１行２列、１行４
列、２行１列、２行３列、３行２列、３行４列、４行１
列、４行３列を第２の記憶手段に、２つ目の行列の１行
１列、１行３列、２行２列、２行４列、３行１列、３行
３列、４行２列、４行４列を第３の記憶手段に、２つ目
の行列の１行２列、１行４列、２行１列、２行３列、３
行２列、３行４列、４行１列、４行３列を第４の記憶手
段に格納している。

【００１９】この構成によると、４行４列の行列同士の
かけ算を行う際に必要なデータを連続して同時に引き出
せる。請求項１３記載の行列演算装置は請求項１または
２記載の行列演算装置において、行列を４行４列とし、
記憶手段を８個とし、行列演算に必要な行列の項のデー
タを８個に分割して記憶手段に格納している。

【００２０】この構成によると、４行４列の行列同士の
かけ算を行う際に、行列の項のデータを適切に分配して
記憶手段に格納することにより、必要なデータを連続し
て同時に引き出せる。請求項１４記載の行列演算装置
は、請求項１３記載の行列演算装置において、第１から
第８までの８個の記憶手段に２つの行列の項のデータを
格納するときに、１つ目の行列の１行１列、２行４列、
３行３列、４行２列を第１の記憶手段に、１つ目の行列
の１行２列、２行１列、３行４列、４行３列を第２の記
憶手段に、１つ目の行列の１行３列、２行２列、３行１
列、４行４列を第３の記憶手段に、１つ目の行列の１行
４列、２行３列、３行２列、４行１列を第４の記憶手段
に、２つ目の行列の１行１列、２行４列、３行３列、４
行２列を第５の記憶手段に、２つ目の行列の１行２列、
２行１列、３行４列、４行３列を第６の記憶手段に、２
つ目の行列の１行３列、２行２列、３行１列、４行４列
を第７の記憶手段に、２つ目の行列の１行４列、２行３
列、３行２列、４行１列を第８の記憶手段に格納してい
る。

【００２１】この構成によると、４行４列の行列同士の
かけ算を行う際に必要なデータを連続して同時に引き出
せる。

【００２２】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図１を用いて説明する。以下の説明では、演算器と
して、２個の乗算器と２つの乗算結果を加算する加算器
とからなる積和演算器を利用する場合の構成例について
説明している。図１において、１は命令である。２は入
力される命令１を解読して制御信号４を出力するデコー
ダである。この場合、制御信号４は、書き込み制御信号
と読み出し制御信号と選択制御信号と演算制御信号とに
分けられる。

【００２３】１９は積和演算器としての機能を有する演
算器である。２１は制御信号４（書き込み制御信号）を
入力として書き込み信号２２を出力する書き込み部、２
３は制御信号４（読み出し制御信号）を入力として読み
出し信号２４を出力する読み出し部である。３は演算に
利用される行列の項のデータの全てを記憶してある主記
憶などの外部記憶装置である。この外部記憶装置３のデ
ータのバス幅は１項分である。

【００２４】６，７，８，９は外部記憶装置３からの１
項分ずつ出力されるデータ５を入力して、書き込み信号
２２に従ってデータを記憶する記憶手段となるマトリク
スデータ分割格納メモリである。このマトリクスデータ
分割格納メモリ６〜９は、読み出し部２３から与えられ
る、読み出し信号２４に従って、出力データ１０〜１３
をそれぞれ出力する。

【００２５】１４はマトリクスデータ分割格納メモリ６
〜９からの出力データ１０〜１３を入力とするセレクタ
部であり、このセレクタ部１４からは、演算器１９に必
要なデータとして、演算用データ１５，１６，１７，１
８を出力し、演算器１９へ与える。演算器１９は、それ
らのデータ１５〜１８を用いて制御信号４（演算制御信
号）に従って演算（積和演算）し、演算結果２０を出力
する。演算結果は書き込部２１にも入力され、制御信号
４（書き込み制御信号）に従ってマトリクスデータ分割
格納メモリ６，７，８，９のいずれかに格納される。

【００２６】ここで、具体的な行列演算の例として、２
個の行列α，βのかけ算を行う場合について説明する。
マトリクスデータ分割格納メモリ６，７，８，９には２
つの行列αおよび行列βのかけ算を行う際に用いる行列
α，βの項のデータを複数個ずつ格納する。そして、読
み出し部２３は、制御信号４（読み出し制御信号）を入
力してマトリクスデータ分割格納メモリ６，７，８，９
に格納された行列の項データから１回の積和演算に必要
な複数個のデータ１０，１１，１２，１３を同時に読み
出す。セレクタ部１４は、複数個のデータ１０，１１，
１２，１３と制御信号４（選択制御信号）を入力として
複数個の演算用データ１５，１６，１７，１８を演算器
１９に与える。そして、演算器１９は、複数個の演算用
データ１５，１６，１７，１８を入力し、演算結果２０
を出力し、また書き込み部２１へ与える。

【００２７】上記の行列演算装置を利用した演算の例と
して、行列αを行列βに左からかける場合を考える。行
列α内のデータは、（数１）で、行列β内のデータは、
（数２）からなるとする。

【００２８】

【数１】

【００２９】

【数２】

【００３０】まず、１行１列の項を求めるためには、ａ
×Ａ、ｂ×Ｅ、ｃ×Ｉ、ｄ×Ｍと、それらの加算が必要
となる。上述の演算器（積和演算器）１９では、２つの
乗算と乗算結果を加算することが同時に可能であるの
で、ａ×Ａ、ｂ×Ｅと、これらの結果を加算することが
１度でできる。次のサイクルでは、ｃ×Ｉ、ｄ×Ｍと、
これらの結果を加算し、最後のサイクルで全体を加算し
て１行１列の項の結果を求めることができる。

【００３１】その際、最初にａ，Ａ，ｂ，Ｅの４項が同
時に必要で、次にｃ，Ｉ，ｄ，Ｍの４項が同時に必要と
なる。最後のサイクルでは先に演算した結果の２項が同
時にあれば良い。以下、同様にして残りの行列演算を行
うことができる。上記のような行列の各項毎の演算を連
続的に行っていくためには、１サイクルあたり平均１０
／３（≒３．３）項が同時に必要となる。しかしなが
ら、主記憶などの外部記憶装置３からのデータは、１項
分のバス幅しかなく、同時に４項分のデータを入力する
ことができない。したがって、予めマトリクスデータ分
割格納メモリ１０，１１，１２，１３に行列α，βの全
ての項のデータを演算に必要な項を同時に出力できるよ
うに分配して格納しておく。

【００３２】上記の４行４列の行列α，βのかけ算を行
う場合において、４個のマトリクスデータ分割格納メモ
リ１０，１１，１２，１３には、例えば以下のように、
データを分配する。すなわち、１つ目の行列αの１行１
列、１行３列、２行２列、２行４列、３行１列、３行３
列、４行２列、４行４列の項のデータａ，ｃ，ｆ，ｈ，
ｉ，ｋ，ｎ，ｐをマトリクスデータ分割格納メモリ１０
に、１つ目の行列αの１行２列、１行４列、２行１列、
２行３列、３行２列、３行４列、４行１列、４行３列の
項のデータｂ，ｄ，ｅ，ｇ，ｊ，ｌ，ｍ，ｏをマトリク
スデータ分割格納メモリ１１に、２つ目の行列βの１行
１列、１行３列、２行２列、２行４列、３行１列、３行
３列、４行２列、４行４列の項のデータＡ，Ｃ，Ｆ，
Ｈ，Ｉ，Ｋ，Ｎ，Ｐをマトリクスデータ分割格納メモリ
１２に、２つ目の行列βの１行２列、１行４列、２行１
列、２行３列、３行２列、３行４列、４行１列、４行３
列の項のデータＢ，Ｄ，Ｅ，Ｇ，Ｊ，Ｌ，Ｍ，Ｏをマト
リクスデータ分割格納メモリ１３に格納する。

【００３３】上記のように、行列α，βの全ての項をマ
トリクスデータ分割格納メモリ１０〜１３に格納してお
くのは、１行２列、１行３列、…といった項を求める際
に、同じ項が必要になることが何度かあるため、前に利
用した項を再び利用したい場合に、外部記憶装置３から
再度読み出しをするのは、非効率であるからである。ま
た、行列α，βの全ての項を格納しておくことにより、
行列の右から掛けることや、左から掛けるといった場合
にも、いちいち内部に入った項の順番を入れ換えること
なしに、命令を変えるだけで対応可能である。

【００３４】この実施の形態の行列演算装置によると、
書き込み部２１は複数個のマトリクスデータ分割格納メ
モリ１０〜１３に行列の項のデータを制御信号４に従っ
て書き込み、読み出し部２３は、制御信号４に従って複
数個のマトリクスデータ分割格納メモリ１０〜１３から
行列演算に必要な必要な複数個のデータを同時に読み出
し、セレクタ部１４は、制御信号４に従って複数個のデ
ータを選択して演算器１９に複数個の演算用データ１５
〜１８を与え、マトリクスデータ分割格納メモリ１０〜
１３に対して行列の項のデータを記憶させておく際に、
演算器１９での演算に必要な複数の項のデータ１０〜１
３を同時に出力できる個数に分割して記憶しているの
で、マトリクスデータ分割格納メモリ１０〜１３から演
算器１９に対して、演算に必要な項のデータの全てを制
御信号４に従って同時に出力することができ、また行列
のかけ算を行う内部の演算を連続して行っても、行列の
項のデータを演算器に対して連続して与え続けることが
できる。したがって、行列演算を高速に行うことができ
る。

【００３５】なお、上記の実施の形態では、積和演算を
行う演算器は１個設けているだけであったが、並列動作
する２個または４個の積和演算器を設けてもよく、演算
器の個数はそれらの個数に限定されることはなく、何個
でもよい。このように、演算器を多数並列的に設ける
と、複数の演算を同時に行うことができ、少ない演算サ
イクルで多くの演算を行うことができ、行列演算の高速
化を図ることができる。なお、その際に、演算器の個数
が増加すると、同時に出力すべきデータの個数が増える
ため、マトリクスデータ分割格納メモリの個数もそれに
合わせて増加させることが必要であり、マトリクスデー
タ分割格納メモリを８個にすることも可能であり、それ
以上に増加させることも可能である。

【００３６】ここで、マトリクスデータ分割格納メモリ
を８個にした場合において４行４列の行列α，βのかけ
算を行う場合を例にとると、８個のマトリクスデータ分
割格納メモリには、例えば以下のように、データを分配
する。すなわち、第１から第８までの８個のマトリクス
データ分割格納メモリに２つの行列の項のデータを格納
するときに、１つ目の行列αの１行１列、２行４列、３
行３列、４行２列の項のデータａ，ｈ，ｋ，ｎを第１の
マトリクスデータ分割格納メモリに、１つ目の行列αの
１行２列、２行１列、３行４列、４行３列の項のデータ
ｂ，ｅ，ｌ，ｏを第２のマトリクスデータ分割格納メモ
リに、１つ目の行列αの１行３列、２行２列、３行１
列、４行４列の項のデータｃ，ｆ，ｉ，ｐを第３のマト
リクスデータ分割格納メモリに、１つ目の行列αの１行
４列、２行３列、３行２列、４行１列の項のデータｄ，
ｇ，ｊ，ｍを第４のマトリクスデータ分割格納メモリ
に、２つ目の行列βの１行１列、２行４列、３行３列、
４行２列の項のデータＡ，Ｈ，Ｋ，Ｎを第５のマトリク
スデータ分割格納メモリに、２つ目の行列βの１行２
列、２行１列、３行４列、４行３列の項のデータＢ，
Ｅ，Ｌ，Ｏを第６のマトリクスデータ分割格納メモリ
に、２つ目の行列βの１行３列、２行２列、３行１列、
４行４列の項のデータＣ，Ｆ，Ｉ，Ｐを第７のマトリク
スデータ分割格納メモリに、２つ目の行列βの１行４
列、２行３列、３行２列のデータＤ，Ｇ，Ｊ，Ｍを第８
のマトリクスデータ分割格納メモリに格納する。

【００３７】そして、この８個のマトリクスデータ分割
格納メモリから読み出されるデータをもとに２個または
４個の演算器を用いて積和演算を行って、行列のかけ算
を行う。

【００３８】

【発明の効果】この発明の行列演算装置によると、行列
全体のデータを格納する記憶手段を有し、演算器の演算
に同時に必要なデータを同時に演算器に与えることがで
きるように、記憶手段を複数に分割して、さらに行列の
演算に同時に必要になるデータを別々の記憶手段に格納
しておくことにより、行列演算全体が終了するまで演算
器に連続して必要なデータを与えることが可能になり、
行列演算を高速に行うことができるという効果を奏す
る。

【００３９】また、演算器を複数個設けることにより、
複数の演算を同時に行うことが可能になり、演算の回数
を減少させることができ、演算をいっそう高速に行うこ
とができるという効果を奏する。また、特定の記憶手段
に特定の行列の項を格納しておくことにより、行列演算
をする際に必要なデータを連続して同時に引き出せ、ま
た特定の記憶手段に格納してあるので、同じ行列を利用
して複数の演算をさせることができるという効果を奏す
る。

【図面の簡単な説明】

【図１】本発明の実施の形態における行列演算装置の構
成を示すブロック図である。

【符号の説明】

１命令２デコーダ３外部記憶装置４制御信号５データ６マトリクスデータ分割格納メモリ７マトリクスデータ分割格納メモリ８マトリクスデータ分割格納メモリ９マトリクスデータ分割格納メモリ１０マトリクスデータ分割格納メモリ６の出力データ１１マトリクスデータ分割格納メモリ７の出力データ１２マトリクスデータ分割格納メモリ８の出力データ１３マトリクスデータ分割格納メモリ９の出力データ１４セレクタ部１５演算用データ１６演算用データ１７演算用データ１８演算用データ１９演算器２０演算結果２１書き込み部２２書き込み信号２３読み出し部２４読み出し信号

Claims

【特許請求の範囲】

【請求項１】入力される行列演算命令を解読して書き
込み制御信号，読み出し制御信号，選択制御信号および
演算制御信号を出力するデコーダと、外部記憶装置から
読み出される行列の項のデータをそれぞれ複数個ずつ記
憶する複数個の記憶手段と、前記書き込み制御信号を入
力として書き込み信号を前記複数個の記憶手段に与える
ことにより前記行列の項のデータを前記複数個の記憶手
段に書き込ませる書き込み部と、前記読み出し制御信号
を入力として読み出し信号を前記複数個の記憶手段に与
えることにより前記複数個の記憶手段にそれぞれ記憶し
た前記行列の項のデータの中から複数個のデータを同時
に読み出させる読み出し部と、前記演算制御信号と複数
個の演算用データを入力として行列演算を行い演算結果
を出力する演算器と、前記複数の記憶手段と前記演算器
の間に設けられて前記複数個のデータと前記選択制御信
号を入力として前記複数個の演算用データを前記演算器
の複数の入力端に選択的に与えるセレクタ部とを備え、前記複数個の記憶手段に対して前記行列の項のデータを
記憶しておく際に、前記演算器での演算に必要な項のデ
ータを同時に出力できる個数に分割して記憶し、前記複
数個の記憶手段から前記演算器に対して、演算に必要な
項のデータ全てを前記読み出し制御信号に従って同時に
出力するようにしたことを特徴とする行列演算装置。
【請求項２】演算器を複数個設け、複数個の演算器を
並列動作可能とした請求項１記載の行列演算装置。
【請求項３】記憶手段を４個とし、行列演算に必要な
行列の項のデータを４個に分割して前記記憶手段に格納
している請求項１または２記載の行列演算装置。
【請求項４】記憶手段を８個とし、行列演算に必要な
行列の項のデータを８個に分割して前記記憶手段に格納
している請求項１または２記載の行列演算装置。
【請求項５】演算器が複数個の乗算器と前記複数個の
乗算器の出力を加算する加算器とからなる積和演算器で
ある請求項１記載の行列演算装置。
【請求項６】演算器が複数個の乗算器と前記複数個の
乗算器の出力を加算する加算器とからなる積和演算器で
ある請求項２記載の行列演算装置。
【請求項７】積和演算器を１個とし、記憶手段を４個
とし、演算に必要な行列の項を４個に分割して前記記憶
手段に格納している請求項５記載の行列演算装置。
【請求項８】積和演算器を２個とし、記憶手段を８個
とし、演算に必要な行列の項を８個に分割して前記記憶
手段に格納している請求項６記載の行列演算装置。
【請求項９】行列を４行４列とした請求項１または２
記載の行列演算装置。
【請求項１０】行列を４行４列とし、記憶手段を４個
とし、行列演算に必要な行列の項のデータを４個に分割
して前記記憶手段に格納している請求項１または２記載
の行列演算装置。
【請求項１１】複数個の記憶手段における特定の記憶
手段に対して特定の行列の項のデータを記憶させた請求
項１または２記載の行列演算装置。
【請求項１２】第１から第４までの４個の記憶手段に
２つの行列の項のデータを格納するときに、１つ目の行
列の１行１列、１行３列、２行２列、２行４列、３行１
列、３行３列、４行２列、４行４列を前記第１の記憶手
段に、前記１つ目の行列の１行２列、１行４列、２行１
列、２行３列、３行２列、３行４列、４行１列、４行３
列を前記第２の記憶手段に、２つ目の行列の１行１列、
１行３列、２行２列、２行４列、３行１列、３行３列、
４行２列、４行４列を前記第３の記憶手段に、前記２つ
目の行列の１行２列、１行４列、２行１列、２行３列、
３行２列、３行４列、４行１列、４行３列を前記第４の
記憶手段に格納したこと特徴とする請求項１０記載の行
列演算装置。
【請求項１３】行列を４行４列とし、記憶手段を８個
とし、行列演算に必要な行列の項のデータを８個に分割
して前記記憶手段に格納している請求項１または２記載
の行列演算装置。
【請求項１４】第１から第８までの８個の記憶手段に
２つの行列の項のデータを格納するときに、１つ目の行
列の１行１列、２行４列、３行３列、４行２列を前記第
１の記憶手段に、前記１つ目の行列の１行２列、２行１
列、３行４列、４行３列を前記第２の記憶手段に、前記
１つ目の行列の１行３列、２行２列、３行１列、４行４
列を前記第３の記憶手段に、前記１つ目の行列の１行４
列、２行３列、３行２列、４行１列を前記第４の記憶手
段に、２つ目の行列の１行１列、２行４列、３行３列、
４行２列を前記第５の記憶手段に、前記２つ目の行列の
１行２列、２行１列、３行４列、４行３列を前記第６の
記憶手段に、前記２つ目の行列の１行３列、２行２列、
３行１列、４行４列を前記第７の記憶手段に、前記２つ
目の行列の１行４列、２行３列、３行２列、４行１列を
前記第８の記憶手段に格納したことを特徴とする請求項
１３記載の行列演算装置。