JPH1062808A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH1062808A JPH1062808A JP8221997A JP22199796A JPH1062808A JP H1062808 A JPH1062808 A JP H1062808A JP 8221997 A JP8221997 A JP 8221997A JP 22199796 A JP22199796 A JP 22199796A JP H1062808 A JPH1062808 A JP H1062808A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- line
- wirings
- internal short
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 製造中に発生する静電気を充分に分散させ、
歩留まりの高い液晶表示装置の構造を提供することを目
的とする。 【解決手段】 各補助容量配線２３が各々内部短絡配線
２７に直接接続される構造とすることにより、ゲート配
線２２やデータ配線２４に生じる静電気を内部短絡配線
２７のみでなく補助容量配線２３にも分散させることが
できる。また、Ｃｓ引き回し配線が不要となり従来Ｃｓ
引き回し配線とゲート配線２２とのクロス部で発生して
いたクロスショートをなくすことができる。
歩留まりの高い液晶表示装置の構造を提供することを目
的とする。 【解決手段】 各補助容量配線２３が各々内部短絡配線
２７に直接接続される構造とすることにより、ゲート配
線２２やデータ配線２４に生じる静電気を内部短絡配線
２７のみでなく補助容量配線２３にも分散させることが
できる。また、Ｃｓ引き回し配線が不要となり従来Ｃｓ
引き回し配線とゲート配線２２とのクロス部で発生して
いたクロスショートをなくすことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に関
し、特にアレイ基板の内部短絡配線と補助容量配線との
接続に関する。
し、特にアレイ基板の内部短絡配線と補助容量配線との
接続に関する。
【０００２】
【従来の技術】液晶表示装置に用いられるアレイ基板と
して、絶縁基板上に絶縁膜を介して互いに交差する複数
本ずつのゲート配線とデータ配線と共に、アモルファス
シリコン等により構成した薄膜トランジスタ（ＴＦＴ：
Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を基板上
に配列形成したアレイ基板が知られている。液晶表示装
置はこのアレイ基板と対向基板との間に液晶を封入する
ことによって構成される。
して、絶縁基板上に絶縁膜を介して互いに交差する複数
本ずつのゲート配線とデータ配線と共に、アモルファス
シリコン等により構成した薄膜トランジスタ（ＴＦＴ：
Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を基板上
に配列形成したアレイ基板が知られている。液晶表示装
置はこのアレイ基板と対向基板との間に液晶を封入する
ことによって構成される。
【０００３】ところでアレイ基板においては、静電気の
影響により種々の不所望な短絡を招き、製造歩留まりの
低下を招く。例えば、製造途中で生じる静電気の影響に
より、絶縁膜を介して交差するゲート配線とデータ配線
との間に電荷が集中し、放電に伴い両者が互いに短絡す
ることがある。このような配線間の短絡等は、表示画面
に線欠点や点欠点を招くことから、静電気による破壊を
防止する対策を講じることが必要である。
影響により種々の不所望な短絡を招き、製造歩留まりの
低下を招く。例えば、製造途中で生じる静電気の影響に
より、絶縁膜を介して交差するゲート配線とデータ配線
との間に電荷が集中し、放電に伴い両者が互いに短絡す
ることがある。このような配線間の短絡等は、表示画面
に線欠点や点欠点を招くことから、静電気による破壊を
防止する対策を講じることが必要である。
【０００４】この対策として、絶縁膜を介して交差する
配線、例えば複数のゲート配線、データ配線、及び補助
容量配線を基板の外周部に引き出し、互いに短絡配線を
介して電気的に接続することが知られている。この短絡
配線は、最終製品としては動作の妨げとなるため、例え
ば、アレイ基板の完成後に基板外周部と共に切断され
る。
配線、例えば複数のゲート配線、データ配線、及び補助
容量配線を基板の外周部に引き出し、互いに短絡配線を
介して電気的に接続することが知られている。この短絡
配線は、最終製品としては動作の妨げとなるため、例え
ば、アレイ基板の完成後に基板外周部と共に切断され
る。
【０００５】しかしながら、上記した手法では、例えば
配向処理工程、偏光板貼り付け工程等の短絡配線を除去
した後に生じる静電気に対しては、何等対策が施されて
いないため、依然として影響を受け、高い製造歩留まり
の確保ができない。
配向処理工程、偏光板貼り付け工程等の短絡配線を除去
した後に生じる静電気に対しては、何等対策が施されて
いないため、依然として影響を受け、高い製造歩留まり
の確保ができない。
【０００６】このため、特開平３−１３４６２８号公報
には、絶縁膜を介して交差する配線を、十分な高抵抗体
を介して電気的に接続する試みが成されている。このよ
うな構成によれば、装置の最終形態においても、短絡配
線が存在し、動作を妨げることなく、静電気の影響によ
る製造歩留まりの低下を改善することができる。
には、絶縁膜を介して交差する配線を、十分な高抵抗体
を介して電気的に接続する試みが成されている。このよ
うな構成によれば、装置の最終形態においても、短絡配
線が存在し、動作を妨げることなく、静電気の影響によ
る製造歩留まりの低下を改善することができる。
【０００７】従来のアレイ基板の構成を図３に示す。基
板上に複数本のゲート配線３２が互いに平行に配列さ
れ、ゲート配線３２に平行に補助容量配線３３が配列さ
れている。さらに絶縁膜を介してこれに直交するように
データ配線３４が配列されている。
板上に複数本のゲート配線３２が互いに平行に配列さ
れ、ゲート配線３２に平行に補助容量配線３３が配列さ
れている。さらに絶縁膜を介してこれに直交するように
データ配線３４が配列されている。
【０００８】そしてゲート配線３２とデータ配線３４と
を基板の外周部まで引き出し、後に切断される切断線４
０より外周部で外部短絡配線３９に接続され、これによ
り互いに電気的に接続される。補助容量配線３３は、Ｃ
ｓ引き回し配線５０によって、一端または両端で複数本
が短絡されており、そのＣｓ引き回し配線５０延線に補
助容量配線パッド３８が形成されている。さらに補助容
量配線パッド３８より外周部に引き出し電極が形成され
て外部短絡配線３９と導通している。
を基板の外周部まで引き出し、後に切断される切断線４
０より外周部で外部短絡配線３９に接続され、これによ
り互いに電気的に接続される。補助容量配線３３は、Ｃ
ｓ引き回し配線５０によって、一端または両端で複数本
が短絡されており、そのＣｓ引き回し配線５０延線に補
助容量配線パッド３８が形成されている。さらに補助容
量配線パッド３８より外周部に引き出し電極が形成され
て外部短絡配線３９と導通している。
【０００９】さらに、各配線のパッド部より内側に内部
短絡配線３７が配設されており、この内部短絡配線３７
とゲート配線３２、データ配線３４、Ｃｓ引き回し配線
５０とがそれぞれ抵抗素子等を介して接続されている。
短絡配線３７が配設されており、この内部短絡配線３７
とゲート配線３２、データ配線３４、Ｃｓ引き回し配線
５０とがそれぞれ抵抗素子等を介して接続されている。
【００１０】
【発明が解決しようとする課題】しかしながら、従来の
内部短絡配線のみでは異常に発生した静電気を放電する
には不充分であり、狭額縁、及びその他諸設計的な観点
からは内部短絡配線を幅広に形成したり、無駄な配線等
を形成することは避けたい。
内部短絡配線のみでは異常に発生した静電気を放電する
には不充分であり、狭額縁、及びその他諸設計的な観点
からは内部短絡配線を幅広に形成したり、無駄な配線等
を形成することは避けたい。
【００１１】また、上述した構成ではＣｓ引き回し配線
とゲート配線とが交差し、この交差部でクロスショート
が発生し、歩留まりの低下を招くという問題もある。本
発明は上記問題点に鑑みなされたもので、補助容量線を
幅広にしたり無駄な配線を設けたりすることなく、ゲー
ト、データ線等に生じる異常な静電気を充分広く分散さ
せる構造の液晶表示装置を提供することを目的とする。
とゲート配線とが交差し、この交差部でクロスショート
が発生し、歩留まりの低下を招くという問題もある。本
発明は上記問題点に鑑みなされたもので、補助容量線を
幅広にしたり無駄な配線を設けたりすることなく、ゲー
ト、データ線等に生じる異常な静電気を充分広く分散さ
せる構造の液晶表示装置を提供することを目的とする。
【００１２】また、内部短絡配線が充分にＣｓ引き回し
配線をなくすことでゲート配線とのクロスショートを生
じさせず、高歩留まりとなる液晶表示装置を提供するこ
とを目的とする。
配線をなくすことでゲート配線とのクロスショートを生
じさせず、高歩留まりとなる液晶表示装置を提供するこ
とを目的とする。
【００１３】
【課題を解決するための手段】本発明は、絶縁性の基板
と、前記基板上に互いに略平行に形成された複数のゲー
ト配線と、前記ゲート配線と電気的に絶縁され交差する
複数のデータ配線と、前記ゲート配線と前記データ配線
との交点部近傍に形成されたスイッチング素子と、前記
スイッチング素子に接続された画素電極と、前記画素電
極と絶縁膜を介して配置される補助容量配線と、前記ゲ
ート配線と前記データ配線と前記補助容量配線とを短絡
する内部短絡配線とを有するアレイ基板と、前記アレイ
基板と所定の間隙を介して対向する対向基板と、前記間
隙に封入された液晶とを有する液晶表示装置において、
前記ゲート配線と前記内部短絡配線、及び前記データ配
線と前記内部短絡配線とはそれぞれ抵抗素子を介して接
続され、前記補助容量配線と前記内部短絡配線とは直接
接続されていることを特徴とする液晶表示装置である。
と、前記基板上に互いに略平行に形成された複数のゲー
ト配線と、前記ゲート配線と電気的に絶縁され交差する
複数のデータ配線と、前記ゲート配線と前記データ配線
との交点部近傍に形成されたスイッチング素子と、前記
スイッチング素子に接続された画素電極と、前記画素電
極と絶縁膜を介して配置される補助容量配線と、前記ゲ
ート配線と前記データ配線と前記補助容量配線とを短絡
する内部短絡配線とを有するアレイ基板と、前記アレイ
基板と所定の間隙を介して対向する対向基板と、前記間
隙に封入された液晶とを有する液晶表示装置において、
前記ゲート配線と前記内部短絡配線、及び前記データ配
線と前記内部短絡配線とはそれぞれ抵抗素子を介して接
続され、前記補助容量配線と前記内部短絡配線とは直接
接続されていることを特徴とする液晶表示装置である。
【００１４】このように、補助容量配線と内部短絡配線
とが直接接続されていることで、ゲート、データ配線に
生じた静電気が内部短絡配線に流れ、さらに補助容量配
線にも流れることになり、内部短絡配線の幅を広げた
り、その他配線を設けたりすることなく、充分に静電気
を分散させることができる。また、このように補助容量
配線を内部短絡配線と直接接続することで、Ｃｓ引き回
し線をなくし、クロスショートの発生を減らすことがで
きる。
とが直接接続されていることで、ゲート、データ配線に
生じた静電気が内部短絡配線に流れ、さらに補助容量配
線にも流れることになり、内部短絡配線の幅を広げた
り、その他配線を設けたりすることなく、充分に静電気
を分散させることができる。また、このように補助容量
配線を内部短絡配線と直接接続することで、Ｃｓ引き回
し線をなくし、クロスショートの発生を減らすことがで
きる。
【００１５】
【発明の実施の形態】以下に本発明の一実施例を図面を
用いて詳細に説明する。図１に液晶表示装置の構成を示
す。液晶表示装置は、アレイ基板１と対向基板２とがシ
ール材３を介して対向配置されており、その間隙に液晶
４が封入されている。
用いて詳細に説明する。図１に液晶表示装置の構成を示
す。液晶表示装置は、アレイ基板１と対向基板２とがシ
ール材３を介して対向配置されており、その間隙に液晶
４が封入されている。
【００１６】アレイ基板１は、ガラスから成る絶縁基板
２１上に、Ａｌ合金、Ｍｏ・Ｗ（モリブデン・タングス
テン）から成る複数のゲート配線２２が平行に形成され
ており、これと直交するように複数のデータ配線２４が
形成されている。さらにゲート配線２２とデータ配線２
４との交点部近傍にはスイッチング素子として、薄膜ト
ランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓ
ｉｓｔｏｒ）５が形成されている。さらにＴＦＴ５に接
続してゲート配線２２とデータ配線２４とに囲まれた領
域に対応してＩＴＯから成る画素電極６が形成されてい
る。
２１上に、Ａｌ合金、Ｍｏ・Ｗ（モリブデン・タングス
テン）から成る複数のゲート配線２２が平行に形成され
ており、これと直交するように複数のデータ配線２４が
形成されている。さらにゲート配線２２とデータ配線２
４との交点部近傍にはスイッチング素子として、薄膜ト
ランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓ
ｉｓｔｏｒ）５が形成されている。さらにＴＦＴ５に接
続してゲート配線２２とデータ配線２４とに囲まれた領
域に対応してＩＴＯから成る画素電極６が形成されてい
る。
【００１７】さらに、画素電極６の電位がリークにより
低下することを補うため、ゲート配線２２と平行に、ゲ
ート配線２２と同一工程で同一材料から成る補助容量配
線２３が形成されている。
低下することを補うため、ゲート配線２２と平行に、ゲ
ート配線２２と同一工程で同一材料から成る補助容量配
線２３が形成されている。
【００１８】対向基板２もガラスから成る絶縁基板７上
に、液晶４側に面するＩＴＯから成る対向電極８が形成
されている。なお、図１には内部短絡配線等は図示して
いない。
に、液晶４側に面するＩＴＯから成る対向電極８が形成
されている。なお、図１には内部短絡配線等は図示して
いない。
【００１９】図２は本発明の実施例におけるアレイ基板
１の平面図である。なお、図２には画素電極、及び画素
電極駆動用のＴＦＴは省略してある。基板２１上に複数
本の互いに平行なゲート配線２２が形成され、このゲー
ト配線２２と平行に且つゲート配線間に複数の補助容量
配線２３が形成され、さらにこれら配線に絶縁膜を介し
て直交するように複数のデータ配線２４が形成されてい
る。
１の平面図である。なお、図２には画素電極、及び画素
電極駆動用のＴＦＴは省略してある。基板２１上に複数
本の互いに平行なゲート配線２２が形成され、このゲー
ト配線２２と平行に且つゲート配線間に複数の補助容量
配線２３が形成され、さらにこれら配線に絶縁膜を介し
て直交するように複数のデータ配線２４が形成されてい
る。
【００２０】そして、ゲート配線２２とデータ配線２４
とはそれぞれその延線上にゲート配線パッド２５部、デ
ータ配線パッド２６部が形成されている。そして、それ
ぞれのパッド部から基板の切断線３０より外周方向に引
き出し電極が配設され、外部短絡配線２９に接続される
ことで、全ゲート配線２２と全データ配線２４が接続さ
れ、各配線は電気的に同電位に保たれる。
とはそれぞれその延線上にゲート配線パッド２５部、デ
ータ配線パッド２６部が形成されている。そして、それ
ぞれのパッド部から基板の切断線３０より外周方向に引
き出し電極が配設され、外部短絡配線２９に接続される
ことで、全ゲート配線２２と全データ配線２４が接続さ
れ、各配線は電気的に同電位に保たれる。
【００２１】そして、ゲート配線パッド２５部、及びデ
ータ配線パッド２６部の内側には矩形リング状の内部短
絡配線２７が形成されており、全てのゲート配線２２と
全てのデータ配線２４とがそれぞれ、画素電極駆動用の
ＴＦＴと同一工程で作成されて成る互いに並列接続され
た２端子ＴＦＴからなる高抵抗素子ＲＧ、ＲＳを介して
内部短絡配線２７に接続されている。ここで高抵抗素子
は半導体を用いたトランジスタ、ダイオード、ＭＩＭ素
子等の非線形抵抗素子等の、低電圧域では高抵抗、高電
圧域では低抵抗となるものが好ましい。要は、内部短絡
配線２７は組立後もそのまま内蔵されるので、ゲート配
線やデータ配線に印加される電位差では導通せず、静電
気のような高電圧が印加されたときに全ての配線が短絡
するようなものが好ましい。
ータ配線パッド２６部の内側には矩形リング状の内部短
絡配線２７が形成されており、全てのゲート配線２２と
全てのデータ配線２４とがそれぞれ、画素電極駆動用の
ＴＦＴと同一工程で作成されて成る互いに並列接続され
た２端子ＴＦＴからなる高抵抗素子ＲＧ、ＲＳを介して
内部短絡配線２７に接続されている。ここで高抵抗素子
は半導体を用いたトランジスタ、ダイオード、ＭＩＭ素
子等の非線形抵抗素子等の、低電圧域では高抵抗、高電
圧域では低抵抗となるものが好ましい。要は、内部短絡
配線２７は組立後もそのまま内蔵されるので、ゲート配
線やデータ配線に印加される電位差では導通せず、静電
気のような高電圧が印加されたときに全ての配線が短絡
するようなものが好ましい。
【００２２】そして、補助容量配線２３は１本１本が内
部短絡配線２７に直接接続されている。そして、内部短
絡配線２７はその一部から補助容量配線パッド２８部に
接続されており、補助容量パッド２８部から基板の切断
線より外周方向に引き出し電極が形成され外部短絡配線
２９に導通している。
部短絡配線２７に直接接続されている。そして、内部短
絡配線２７はその一部から補助容量配線パッド２８部に
接続されており、補助容量パッド２８部から基板の切断
線より外周方向に引き出し電極が形成され外部短絡配線
２９に導通している。
【００２３】表示装置として組み立てた後には補助容量
配線パッド２８を通して内部短絡配線２７をＣｓ電位と
し補助容量配線にＣｓ電位を与える。従って、補助容量
配線２３と内部短絡配線２７との接続には高抵抗素子は
必要なく、直接接続されていればよい。
配線パッド２８を通して内部短絡配線２７をＣｓ電位と
し補助容量配線にＣｓ電位を与える。従って、補助容量
配線２３と内部短絡配線２７との接続には高抵抗素子は
必要なく、直接接続されていればよい。
【００２４】上記実施例のように、補助容量配線２３を
内部短絡配線２７に直接接続することで、ゲート配線２
２やデータ配線２４に生じる静電気を内部短絡配線だけ
でなく補助容量配線にも分散させることができ、充分な
静電気対策をとることができる。
内部短絡配線２７に直接接続することで、ゲート配線２
２やデータ配線２４に生じる静電気を内部短絡配線だけ
でなく補助容量配線にも分散させることができ、充分な
静電気対策をとることができる。
【００２５】また、補助容量配線２３をゲート配線２２
と交差することなく内部短絡配線２７に接続することに
より、従来のようなＣｓ引き回し配線が不要になり配線
構造が単純化され、さらに従来はこのＣｓ引き回し配線
とゲート配線が交差している部分（ゲート配線本数分）
で生じていたクロスショートの問題がなくなった。更
に、Ｃｓ引き回し配線を不要にできるため、表示装置の
一層の狭額縁化が達成される。
と交差することなく内部短絡配線２７に接続することに
より、従来のようなＣｓ引き回し配線が不要になり配線
構造が単純化され、さらに従来はこのＣｓ引き回し配線
とゲート配線が交差している部分（ゲート配線本数分）
で生じていたクロスショートの問題がなくなった。更
に、Ｃｓ引き回し配線を不要にできるため、表示装置の
一層の狭額縁化が達成される。
【００２６】
【発明の効果】本発明によれば、補助容量配線と内部短
絡配線とを直接接続することによって、ゲート配線やデ
ータ配線に生じた静電気を内部短絡配線のみでなく補助
容量配線にも分散させることができ、静電気による不良
をさらに低減させることができる。
絡配線とを直接接続することによって、ゲート配線やデ
ータ配線に生じた静電気を内部短絡配線のみでなく補助
容量配線にも分散させることができ、静電気による不良
をさらに低減させることができる。
【００２７】また、本発明によれば、補助容量配線を直
接内部短絡配線に接続することでＣｓ引き回し配線をな
くしたので、ゲート配線との交差部を減らすことができ
クロスショートの発生率を減らすことができる。
接内部短絡配線に接続することでＣｓ引き回し配線をな
くしたので、ゲート配線との交差部を減らすことができ
クロスショートの発生率を減らすことができる。
【００２８】また、本発明によれば、配線構造が単純化
され、補助容量配線と内部短絡配線との接続に高抵抗素
子等を用いる必要がないので製造が容易になる。従っ
て、歩留まりを著しく向上することが可能となる。
され、補助容量配線と内部短絡配線との接続に高抵抗素
子等を用いる必要がないので製造が容易になる。従っ
て、歩留まりを著しく向上することが可能となる。
【図１】本発明の一実施例における液晶表示装置の模式
図である。
図である。
【図２】本発明の一実施例におけるアレイ基板の平面図
である。
である。
【図３】従来のアレイ基板の平面図である。
１…アレイ基板 ２…対向基板 ４…液晶 ６…画素電極 ２２…ゲート配線 ２３…補助容量配線 ２４…データ配線 ２７…内部短絡配線
Claims (3)
- 【請求項１】 絶縁性の基板と、前記基板上に互いに略
平行に形成された複数のゲート配線と、前記ゲート配線
と電気的に絶縁され交差する複数のデータ配線と、前記
ゲート配線と前記データ配線との交点部近傍に形成され
たスイッチング素子と、前記スイッチング素子に接続さ
れた画素電極と、前記画素電極と絶縁膜を介して配置さ
れる補助容量配線と、前記ゲート配線と前記データ配線
と前記補助容量配線とを短絡する内部短絡配線とを有す
るアレイ基板と、 前記アレイ基板と所定の間隙を介して対向する対向基板
と、 前記間隙に封入された液晶とを有する液晶表示装置にお
いて、 前記ゲート配線と前記内部短絡配線、及び前記データ配
線と前記内部短絡配線とはそれぞれ抵抗素子を介して接
続され、前記補助容量配線と前記内部短絡配線とは直接
接続されていることを特徴とする液晶表示装置。 - 【請求項２】 前記内部短絡配線は実質的に単線構造で
あり、複数の前記補助容量配線は、それぞれが内部短絡
配線を介してのみ電気的に接続されていることを特徴と
する請求項１記載の液晶表示装置。 - 【請求項３】 前記対向基板は対向電極を有し、前記内
部短絡配線は前記対向電極と同電位とすることを特徴と
する請求項１、２または３いずれか記載の液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8221997A JPH1062808A (ja) | 1996-08-23 | 1996-08-23 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8221997A JPH1062808A (ja) | 1996-08-23 | 1996-08-23 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1062808A true JPH1062808A (ja) | 1998-03-06 |
Family
ID=16775481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8221997A Pending JPH1062808A (ja) | 1996-08-23 | 1996-08-23 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1062808A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003066485A (ja) * | 2001-08-30 | 2003-03-05 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP2010097114A (ja) * | 2008-10-20 | 2010-04-30 | Epson Imaging Devices Corp | 液晶表示装置 |
| JP2010097024A (ja) * | 2008-10-17 | 2010-04-30 | Epson Imaging Devices Corp | 液晶表示装置 |
| KR101156424B1 (ko) * | 2005-05-14 | 2012-06-18 | 삼성모바일디스플레이주식회사 | 유기전계 발광소자용 기판 |
| US8493543B2 (en) | 2008-10-17 | 2013-07-23 | Sony Corporation | Liquid crystal display device |
-
1996
- 1996-08-23 JP JP8221997A patent/JPH1062808A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003066485A (ja) * | 2001-08-30 | 2003-03-05 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP4581305B2 (ja) * | 2001-08-30 | 2010-11-17 | ソニー株式会社 | 液晶表示装置 |
| KR101156424B1 (ko) * | 2005-05-14 | 2012-06-18 | 삼성모바일디스플레이주식회사 | 유기전계 발광소자용 기판 |
| JP2010097024A (ja) * | 2008-10-17 | 2010-04-30 | Epson Imaging Devices Corp | 液晶表示装置 |
| US8493543B2 (en) | 2008-10-17 | 2013-07-23 | Sony Corporation | Liquid crystal display device |
| JP2010097114A (ja) * | 2008-10-20 | 2010-04-30 | Epson Imaging Devices Corp | 液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4381782B2 (ja) | 液晶表示装置 | |
| JP5081195B2 (ja) | 液晶表示装置 | |
| US6765630B2 (en) | Display panel | |
| US5220443A (en) | Matrix wiring substrate and active matrix display having non-linear resistance elements for electrostatic discharge protection | |
| EP0766118B1 (en) | Active-matrix type liquid crystal display device | |
| JP3261699B2 (ja) | アクティブマトリクス基板 | |
| KR0145342B1 (ko) | 액정표시장치 | |
| JP4390991B2 (ja) | 液晶表示装置 | |
| KR100336586B1 (ko) | 액티브매트릭스기판및그제조방법 | |
| US5434686A (en) | Active matrix display device | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| KR100271077B1 (ko) | 표시장치,전자기기및표시장치의제조방법 | |
| JP2001281690A (ja) | 液晶表示装置及びその修復方法 | |
| EP0605176B1 (en) | An active matrix type liquid crystal display panel and a method for producing the same | |
| JP3130761B2 (ja) | 液晶表示装置の製造方法 | |
| KR100282681B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH1062808A (ja) | 液晶表示装置 | |
| JPH04318522A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JP3231410B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JPH11190858A (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
| JPH06186592A (ja) | 液晶表示装置およびその製造方法 | |
| JP3752824B2 (ja) | アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル | |
| JPH09146112A (ja) | 液晶表示素子 | |
| KR100228427B1 (ko) | 액정 표시 장치 | |
| JP3130073B2 (ja) | 液晶表示装置用アレイ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040225 |
|
| A977 | Report on retrieval |
Effective date: 20060804 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A02 | Decision of refusal |
Effective date: 20070109 Free format text: JAPANESE INTERMEDIATE CODE: A02 |