JPH1056180A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH1056180A
JPH1056180A JP8243087A JP24308796A JPH1056180A JP H1056180 A JPH1056180 A JP H1056180A JP 8243087 A JP8243087 A JP 8243087A JP 24308796 A JP24308796 A JP 24308796A JP H1056180 A JPH1056180 A JP H1056180A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
semiconductor
insulating
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8243087A
Other languages
English (en)
Inventor
Tatsumi Shoji
辰美 庄司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP8243087A priority Critical patent/JPH1056180A/ja
Priority to US08/720,236 priority patent/US6214684B1/en
Priority to EP96115547A priority patent/EP0766294A3/en
Priority to KR1019960042850A priority patent/KR100265871B1/ko
Publication of JPH1056180A publication Critical patent/JPH1056180A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
    • H01L31/1136—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor the device being a metal-insulator-semiconductor field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】 低温で良質の絶縁層を形成することが困難。 【解決手段】 絶縁基板１の絶縁面に半導体層４を形成
し、該半導体層４の該絶縁面側と反対側の表面よりエキ
シマレーザーにより前記半導体層の第１の領域を改質し
て絶縁層１３として形成した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、更に詳しくは非晶質シリコンに代表さ
れる非単結晶半導体層を有する半導体装置及びその製造
方法に関する。
【０００２】
【従来の技術】従来、ファクシミリやイメージリーダー
等の画像情報処理装置において、光電変換装置として光
センサーが利用される。特に、近年においては、光電変
換層として水素化アモルファスシリコンを用いた光セン
サーを１次元的に配列して長尺ラインセンサを形成し、
このラインセンサを搭載した高感度な画像読取り装置が
提案されている。更に、この光センサーには、２次元で
大面積に形成された読取り装置、並びに、水素化アモル
ファスシリコンを用いて、薄膜トランジスタあるいはシ
フトレジスタが同一基板に形成された高性能な画像読取
り装置が提案されている。更に、特に近年においては、
水素化アモルファスシリコンを用いた薄膜トランジスタ
により駆動する大画面対応の液晶表示装置の開発、製造
が活発に行なわれている。
【０００３】図８３に一次元の画像読取り装置の素子配
置の一例を示す。図８３において、ＳＲ１はシフトレジ
スター、Ｓ１は光センサー部、Ｃ１は電荷蓄積用のコン
デンサー部、ＴＦＴ１は蓄積された電荷を転送するため
の転送用ＴＦＴ、ＳｉｇＭＴＸ１は転送された電荷を外
部へ出力するための信号線マトリクス配線を示してい
る。１次元の画像読取り装置はこれらの素子が、例えば
Ａ４サイズ用には１７２８ビットで、Ａ−Ｂ方向に配置
されて構成される。尚、φ１、φ２は夫々クロック線、
ＶDDは電源である。
【０００４】図８４に、図８３に示した素子配置のＣ−
Ｄ方向の断面としての画像読取り装置のセンサ部分の一
例を示す。尚、図８４には光センサー部Ｓ１のみが示さ
れている。透明絶縁性基板１上にはゲート電極２が形成
され、ゲート電極２上にはＳｉＯ2あるいはＳｉＮｘ等
の絶縁層３、非晶質シリコンよりなる半導体層４、ｎ+
型非晶質シリコンのようなドーピング半導体層５、主電
極６が必要に応じてパターニングして形成される。１８
は原稿面による画像読取り素子の摩耗を防止するための
たとえば５０μｍの厚さの耐摩耗用薄ガラス、１７は前
記耐摩耗用薄ガラス１８を接着するためのエポキシ樹脂
等と、必要に応じて設けられる，前記素子の表面保護層
となるＳｉＮｘ及びポリイミド樹脂とから構成されてい
る。本構成においては、ＬＥＤ等の光源２２から発生さ
れた光２０は前記絶縁性基板１の照明透過用窓２１を通
過して、原稿面１９で反射し、反射した光がＴＦＴ型の
光センサー部Ｓ１に入射し、反射光の強弱に応じた光出
力を前記光センサー部Ｓ１が電気信号として発生させる
ことにより、画像を階調性を持って処理できることにな
る。
【０００５】図８５〜図８７に、薄膜トランジスタの構
成の一例を示す。図８５において、透明絶縁性基板１上
には透明あるいは不透明の導電層がパターニングされて
ゲート電極２が設けられ、ゲート電極２上にはＳｉＯ2
あるいはＳｉＮｘ等の絶縁層３、非晶質シリコンよりな
る半導体層４、ドーピング半導体層５が必要に応じてパ
ターニングして設けられている。また個別電極７及び主
電極６がパターニングして設けられている。
【０００６】図８６においては、図８５の半導体層４上
にチャネル保護層８が形成されている例が示されてい
る。
【０００７】図８７には、透明絶縁性基板１上には、必
要に応じて遮光層９及び絶縁層１０がパターニングされ
て設けられ、その上に、個別電極７がパターニングされ
て設けられ、主電極６及びドーピング半導体層５が間隙
をあけてパターニングされて設けられ、その間隙とドー
ピング半導体層５上に、半導体層４、絶縁層３が順次設
けられ、その上にゲート電極２がパターニングされて設
けられている例が示されている。
【０００８】シリコンを用いた薄膜トランジスタにより
駆動させる、大面積の２次元センサーの開発が既に行な
われている。
【０００９】また、図８８は、Ｘ線などの放射線や光を
含む電磁波検出装置のための、大面積の２次元センサー
の一画素分の模式的断面図である。図８８において、絶
縁性基板１上には、ゲート電極としての電極６２、ゲー
ト絶縁層としての絶縁層６３、水素化アモルファスシリ
コン半導体層６４、ドーピング半導体層６５、主電極と
しての電極６６を有する薄膜トランジスタ（Ｔ１１）
と、下側電極としての電極６２、絶縁層６３、水素化ア
モルファスシリコン半導体層６４、ドーピング半導体層
６５を有するＭＩＳ型光センサー（Ｓ１１）と、下側電
極としての電極６２、絶縁層６３、水素化アモルファス
シリコン半導体層６４、ドーピング半導体層６５及び上
側電極としての電極６６を有するコンデンサー（Ｃ１
１）の各素子を並列に配置・形成してあって、一画素が
構成されている。
【００１０】そして、このような画素が２次元の大面積
に配列され、その上に各画素を保護するための、ＳｉＮ
ｘよりなる保護層６８が、更に、入射したＸ線などの放
射線を可視光に変換するための蛍光体６９が形成され
て、所謂、大面積にも対応できる放射線検出装置が構成
される。
【００１１】
【発明が解決しようとする課題】しかしながら、上記の
構成のものは、次に述べるような、更に改善が望まれる
点を有している。
【００１２】図８５で示した構成においては、ドーピン
グ半導体層５あるいは／及び主電極６を形成後に、薄膜
トランジスタのチャネルを形成するため、図中間隙Ｋ部
分に形成されたドーピング半導体層５をエッチングして
除去する必要がある。この際ドーピング半導体層５に含
まれているドーパント、例えばリン原子、はドーピング
半導体層５の形成時に半導体層４中へ一部拡散されてい
る為、その拡散層も同時に除去する必要がある。この
際、特に絶縁性基板１が大面積の場合、半導体層４を若
干エッチングして終了する時に、終点の判断ができない
為、過剰なオーバーエッチングをしてしまったり、ある
いはエッチングの均一性が悪くなる等の不具合を生ずる
ことがある。この結果、薄膜トランジスタの特性、特に
Ｖth値及びそのバラツキ、電子易動度の値及びそのバラ
ツキ、更に動作信頼性試験におけるＶthシフト及びその
バライキ、が悪くなることがある。更に、図示していな
いが、パッシィベーション膜で最終的に保護する工程を
完了した際、半導体層４の表面が一度大気中にさらされ
ている等の影響により、更に前記の問題点の悪化ならび
に温度特性変化のバラツキ等の問題が発生することがあ
る。
【００１３】これに対して図８６で示した構成は、上記
した問題点を制御することができる構成であるが、図８
５に示した構成に比べて作製工程に使用するマスク枚数
が増加し、図８５に示される薄膜トランジスタより安価
に製造することは難しい。
【００１４】図８７で示した構成においては、主電極６
及びドーピング半導体層５がパターニングして形成され
た後、半導体層４が形成されるため、半導体層４のオー
ミック接触が取れにくくなり、良好なＴＦＴ特性を得る
ことが難しいことがある。また、半導体層４の形成後に
絶縁層３が形成されるため、良質の絶縁層３を形成する
為に、形成温度を例えば３５０℃とすると、すでに形成
されている半導体層４が劣化し、また、絶縁層３の形成
温度を低くすると良質の絶縁層３が得られず、トランジ
スタ特性の、特にＯＮ−ＯＦＦ特性、Ｖth' Ｖthシフト
が悪化するという問題を生じることがある。
【００１５】また、図８８で示したように、水素化アモ
ルファスシリコン半導体を用いた薄膜トランジスタ（Ｔ
１１）とＭＩＳ型光センサー（Ｓ１１）は、その上に、
オーミックコンタクト用のドーピング半導体層５が形成
され、ここでは、フォトマスクを用いたフォトリソによ
る微細加工が必要である。
【００１６】また、工程数の短縮のために、素子、即
ち、薄膜トランジスタ（Ｔ１１）及びＭＩＳ型光センサ
ー（Ｓ１１）のドーピング半導体層５は、同じ膜厚で形
成されている。しかし、薄膜トランジスタ（Ｔ１１）に
おいては、ドーピング半導体層５は、その転送能力の向
上のために、比抵抗が小さいことが望まれており、一
方、ＭＩＳ型光センサー（Ｓ１１）においては、透明電
極として働くため、比抵抗が小さく、しかも、光が水素
化アモルファスシリコン半導体層４に十分に届くよう
に、薄いことが望まれている。
【００１７】図８９には、この点を明らかにするため
に、通常のＰ−ＣＶＤ法により形成されるドーピング半
導体層の比抵抗の膜厚依存性の一例が示されている。図
から明らかなように、ドーピング半導体層を薄く形成す
ると、その比抵抗は上昇し、特に、それが５００オング
ストロームから３００オングストロームへと薄くする
と、比抵抗は数百Ω・ｃｍまで上昇してしまう。
【００１８】図９０と図９１には、各々、薄膜トランジ
スタとＭＩＳ型センサーとについて、通常のＲＣＶＤ法
により形成されたドーピング半導体層５の形成膜厚に対
する転送能力、及び、光出力の依存性の一例が示されて
いる。図から明らかなように、薄膜トランジスタにおい
ては、ドーピング半導体層５が薄くなると、その抵抗値
の増加により、転送能力が減少する。また、光センサー
においては、ドーピング半導体層５が薄くなるほど、そ
の光出力は向上しているが、厚さ：３００オングストロ
ームのドーピング半導体層を用いた場合、透明電極とし
ては、抵抗が高すぎて、出力が計測されない。
【００１９】このような理由により、従来から、ドーピ
ング半導体層５を７５０オングストロームとして、一
応、満足する範囲において、それぞれの機能を実現して
いるが、しかし、より高機能化のためには、ドーピング
半導体層５の低抵抗化及び薄膜化の実現が望まれてい
る。
【００２０】また、ドーピング半導体層５を厚く積層
し、ＭＩＳ型光センサー上のドーピング半導体層５のみ
を、フォトリソ工程によりエッチングし、薄膜トランジ
スタのドーピング半導体層の厚さを１０００オングスト
ロームとし、ＭＩＳ型光センサーのドーピング半導体層
５の厚さを５００オングストロームとして、大きな転送
能力と大きな光出力とを同時に得ることもできるが、こ
の場合には、フォトリソ工程などの工程数が増えること
により、半導体装置としての歩留りの低下と合わせて、
コストがアップするという問題があり、更に、大面積、
例えば、４６０ｍｍ角程度の大きさの基板に対しては、
技術的に、エッチングの均一性が充分に確保できないこ
となど、その実現を阻む問題もある。
【００２１】また、光センサーとＴＦＴとは、同一プロ
セスにおいて形成される。光センサーの半導体層４の厚
さは、光センサーとしての光出力を確保するために、厚
いことが必要である。そのため、そのＴＦＴ側に用いら
れている半導体層４も同様に厚くなり、ＴＦＴへの光の
入射による誤動作が発生する虞がある。そのため、ＴＦ
Ｔへの遮光膜が必要となり、そのための加工で、工程等
が増加し、更にコストが上昇するという問題も生ずる。
【００２２】（発明の目的）本発明は上記した問題点に
鑑みて成されたものであり、良質な絶縁層を低温で形成
でき、更に、半導体層の層方向の一部に絶縁層を改質し
て設ければ、半導体層と絶縁層の界面を清浄に形成し、
マスク枚数を増やすことなく、低温で良質の絶縁層と劣
化のない半導体層とを接して形成できる。したがって、
マスク枚数を増やすことなく、安価に高性能なＴＦＴや
光センサーなどの半導体素子を有する半導体装置及びそ
れを製造することを目的とする。
【００２３】また本発明は、半導体層を形成した後にエ
キシマレーザーを用いて、前記半導体層を絶縁層に改質
して形成し、更にエキシマレーザーを用いて、ドーピン
グ半導体層を形成することにより、良質な絶縁層、ドー
ピング半導体層を低温で形成でき、そして、絶縁層の改
質を半導体層の層方向の一部とすれば、半導体層と絶縁
層の界面が清浄に形成できる半導体装置の製造方法を提
供することを目的とする。
【００２４】また本発明は、前記絶縁層を前記半導体層
の層方向の一部に形成し、該絶縁層に改質されない半導
体層の層方向の部分を薄膜トランジスタのチャネル部と
し、前記ドーピング半導体層を該薄膜トランジスタのオ
ーミックコンタクト層とすることで、マスク枚数を増や
すことなく、安価に高性能なＴＦＴや光センサーなどの
素子を有する半導体装置及びその製造方法を提供するこ
とを目的とする。
【００２５】更に本発明は同一基板上に同一製造工程で
高性能な光センサーが形成でき、安価でバラツキのない
高性能な光センサーを高性能なＴＦＴ、シフトレジスタ
ーで駆動できる高性能な画像読取り装置（撮像装置）や
液晶表示装置などの半導体装置及びその製造方法を提供
することを目的とする。
【００２６】また、本発明の目的は、前記ドーピング半
導体層と前記絶縁層のそれぞれの表面が略同一平坦面を
形成していることにより、ゲート絶縁膜あるいはパッシ
ィベーション膜を形成する際に、凹凸による膜質の不均
一を生ずることなしに良質な膜を形成でき、更に、ドー
ピング半導体層がチャネル部の近くにまで形成できるた
め、チャネル抵抗が少なく、高周波特性に優れたＴＦＴ
や光センサーなどの半導体素子を有する半導体装置を提
供することであり、それを低温で形成できる製造方法を
提供することである。
【００２７】加えて本発明の目的は、半導体層を形成し
た後にエキシマレーザーを用いて前記半導体層の一部を
絶縁層に改質して形成し、引き続き、エキシマレーザー
を用いて前記半導体層の絶縁層に改質されてない部分を
レーザーアニールによりポリシリコン半導体層に改質し
て形成することにより、良質な絶縁層を低温で形成で
き、更に、良質なポリシリコン半導体層を低温で形成で
き、同時に、半導体層と絶縁層の界面が清浄に形成で
き、ａ−Ｓｉ：ＨＴＦＴ（アモルファスシリコンＴＦ
Ｔ）や光センサーなどと同等のマスク枚数でより高性能
なＰ−ＳｉＴＦＴ（ポリシリコンＴＦＴ）が形成でき、
安価で高性能なＴＦＴや光センサーなどを含む半導体装
置及びその製造方法を提供することにある。
【００２８】更に、本発明は同一基板上に同一製造工程
で高性能な光センサーが形成でき、高性能なＰ−ＳｉＴ
ＦＴ、シフトレジスターで駆動する高性能な画像読取り
装置を含む半導体装置を提供することを目的とし、また
それを安価に製造することを可能とする製造方法を提供
することを目的とする。
【００２９】加えて、本発明の目的は、半導体層を形成
した後にエキシマレーザーを用いて前記半導体層の層方
向の一部を絶縁層に改質して形成し、引き続きエキシマ
レーザーを用いて前記半導体層の層方向の絶縁層に改質
されていない部分をレーザーアニールによりポリシリコ
ン半導体層に改質して形成することにより、良質な絶縁
層と良質なポリシリコン半導体層を低温で形成でき、同
時に、半導体層と絶縁層の界面が清浄に形成でき、更
に、ドーピング半導体層をエキシマレーザードーピング
により、前記半導体層の一部を改質して形成することに
より、低温で良質のオーミックコンタクト層を形成でき
る製造方法を提供することにある。
【００３０】また本発明はａ−Ｓｉ：ＨＴＦＴや光セン
サーなどと同等のマスク枚数でより高性能なＰ−ＳｉＴ
ＦＴが形成でき、安価で高性能なＴＦＴや光センサーな
どを含む半導体装置の提供とその製造方法を提供するこ
とを目的とする。
【００３１】更に、本発明は同一基板上に同一製造工程
で高性能な光センサーが形成でき、バラツキのない高性
能な光センサーを高性能なＰ−ＳｉＴＦＴ、シフトレジ
スターで駆動する高性能な画像読取り装置を含む半導体
装置の提供とそれを安価に製造することが可能な製造方
法を提供することを目的とする。
【００３２】また、本発明は前記ドーピング半導体層と
前記絶縁層のそれぞれの表面が略同一平坦面を形成して
いることにより、ゲート絶縁膜あるいはパッシィベーシ
ョン膜を形成する際に、凹凸による膜質の不均一を生ず
ることなしに良質な膜を形成でき、更に、ドーピング半
導体層がチャネル部の近くにまで形成できるため、チャ
ネル抵抗が少なく、高周波特性に優れたＴＦＴや光セン
サーなどの半導体素子を低温で形成できる半導体装置の
製造方法を提供することを目的とする。
【００３３】更に本発明の目的はエキシマレーザーを用
いて形成したドーピング層の厚さをエキシマレーザーを
用いて厚くすることで、要求される厚さの異なるドーピ
ング層を有する半導体装置であっても歩留り良く、均一
かつ高精度に作製することができる半導体装置の製造方
法を提供することである。また本発明の目的は構成をよ
り最適化することができるので素子個々の特性を向上さ
せることができるだけでなく、総合的に極めて優れた特
性の半導体装置を提供することにある。
【００３４】加えて、本発明の目的は、半導体層を形成
した後に、エキシマレーザーを用いて、前記半導体層を
絶縁層に改質し、更に、エキシマレーザーを用いて、Ｍ
ＩＳ型センサー用のドーピング半導体層と、ＴＦＴ用の
ドーピング半導体層とを、その形成膜の厚さを、実質的
に変えて、形成することにより、十分な光出力を持った
ＭＩＳ型センサーと、十分な転送能力を持った薄膜トラ
ンジスタとを並列的に具有する放射線を含む電磁波検出
装置のような半導体装置及びその製造方法を提供するこ
とである。
【００３５】また、本発明の目的は、従来のチャネルエ
ッチ型に比べて、少ないマスク枚数で、面内の均一性に
優れた大面積対応の、放射線検出装置を含む半導体装置
が安価で形成できる製造方法を提供することである。更
に、本発明の目的は、ＴＦＴと光センサーとを、同一プ
ロセスで形成でき、ＴＦＴ部の半導体層を実質的に薄く
できるので、ＴＦＴへの光の入射による不具合を軽減で
きる半導体装置及びその製造方法を提供することであ
る。
【００３６】また、本発明の目的は、半導体層を形成し
た後に、エキシマレーザーを用いて前記半導体層の層方
向の一部を絶縁層に改質して形成し、引き続き、エキシ
マレーザーを用いて、前記絶縁層の下で、レーザーアニ
ールにより、ポリシリコン半導体層に改質することによ
り、良質な絶縁層と良質なポリシリコン半導体層を低温
で形成でき、同時に、半導体層と絶縁層の界面が清浄に
形成できる。更に、ドーピング半導体層をエキシマレー
ザードーピングにより、前記半導体層の一部を改質して
形成することにより、低温で、比抵抗の小さい、良質の
ドーピング半導体層を形成できる半導体装置の製造方法
を提供することである。
【００３７】加えて本発明の目的は、ａ−Ｓｉ：ＨＴＦ
Ｔよりも、少ないマスク枚数での工程で、高性能で、し
かも、光入射により誤動作しないＰ−ＳｉＴＦＴと、光
出力の高い光センサーとの組み合わせが得られ、それら
を備えた、高性能な放射線検出装置を製造することを可
能とする製造方法を提供することである。また、本発明
はこの高性能なＰ−ＳｉＴＦＴを同時に形成することに
より、光センサー部の開口率が向上できる半導体装置及
びその製造方法を提供することを目的とする。
【００３８】更に、本発明の目的は、本発明のＴＦＴを
マトリクス状に配列して画素電極と接続することで、少
ないマスク枚数で均一性が高く、高コントラストで、Ｓ
Ｎ比等に優れた高性能で高精細かつ大画面の液晶表示装
置を含む半導体装置を提供することであり、そのような
装置を安価に提供することを可能にする製造方法を提供
することである。
【００３９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、絶縁面に半導体層を形成し、該半導体層の該
絶縁面側と反対側の表面よりエキシマレーザーにより前
記半導体層の第１の領域を改質して絶縁層として形成す
る半導体装置の製造方法である。
【００４０】本発明の半導体装置は、絶縁面に形成され
た半導体層の該絶縁面側と反対の表面側に、ドーピング
半導体層と絶縁層とが隣接して形成された半導体装置で
あって、前記半導体層と前記絶縁層のそれぞれ表面が、
略同一平坦面を形成している半導体素子を有する半導体
装置である。
【００４１】また、本発明の半導体装置は、絶縁面に形
成された半導体層の該絶縁面側と反対の表面側に、ドー
ピング半導体層と絶縁層とが隣接して形成された半導体
装置であって、前記ドーピング半導体層と前記絶縁層の
それぞれ表面が、略同一平坦面を形成している半導体素
子を有する半導体装置である。
【００４２】加えて本発明の半導体装置は、絶縁面に形
成された半導体層の該絶縁面側と反対の表面側に絶縁層
を有し、且つ該半導体層の層厚方向に該絶縁層と接して
ポリシリコン半導体層が形成された半導体装置であっ
て、前記半導体層と前記絶縁層のそれぞれ表面が、略同
一平坦面を形成している半導体素子を有する半導体装置
である。
【００４３】更に本発明の半導体装置は、絶縁面に形成
された半導体層の該絶縁面側と反対の表面側に、ドーピ
ング半導体層と絶縁層とが隣接して形成され、且つ該半
導体層の層方向に該絶縁層と接してポリシリコン半導体
層が形成された半導体装置であって、前記ドーピング半
導体層と前記絶縁層のそれぞれ表面が、略同一平坦面を
形成している半導体素子を有する半導体装置である。
【００４４】また、本発明の半導体装置は、絶縁面に半
導体層を形成し、その半導体層の、前記絶縁面側とは反
対の表面側に、ドーピング半導体層と絶縁層とを有する
半導体装置であって、前記ドーピング半導体層の膜厚
が、層厚方向に関して、同一層内で異なる複数の厚さを
有する半導体装置である。
【００４５】また本発明の半導体装置は、基板上にゲー
ト電極、ゲート絶縁層、半導体層、ドーピング半導体
層、主電極を形成して、層方向に薄膜トランジスタ、光
センサーを並列的に構成した半導体装置において、前記
半導体層の積層後に、その表面側からエキシマレーザー
を部分的に照射して、薄膜トランジスタの絶縁層に改質
し、また、他の領域についてエキシマレーザーを照射し
て、ドーピング半導体層に改質し、且つ、そのドーピン
グ半導体層が異なる２種類以上の膜厚として、前記ドー
ピング半導体層の少なくとも一部を薄膜トランジスタの
オーミックコンタクト層とし、また、少なくとも他の一
部を光センサーの電極として、構成したことを特徴とす
る半導体装置である。
【００４６】本発明は、半導体層を形成した後に、エキ
シマレーザーを用いて、前記半導体層を絶縁層に改質し
て形成することにより、低温で良質の絶縁層を形成でき
るようにするものである。
【００４７】また、本発明は半導体層を形成した後に、
エキシマレーザーを用いて、半導体層の層方向の一部を
絶縁層に改質することにより、半導体層と絶縁層の界面
を清浄に形成し、マスク枚数を増やすことなく、低温で
良質の絶縁層と劣化のない半導体層とを接して形成でき
るようにしたものである。本発明は大面積に均一なエキ
シマレーザーを照射でき、改質膜厚の制御性が良好な
為、前記半導体層の改質されない半導体層の膜厚を均一
に形成することができる。
【００４８】なお、前記絶縁層は前記半導体層の層厚方
向の少なくとも一部に形成され、前記絶縁層に改質され
ない半導体層の部分は薄膜トランジスタのチャネル部ま
たは受光部とすることは好ましい。
【００４９】また、絶縁面としては絶縁性基板上、基板
上に形成された絶縁層表面、積層された絶縁層の表面等
の絶縁性を有する面を含む。
【００５０】また、本発明は、半導体層を形成した後
に、エキシマレーザーを用いて、前記半導体層を絶縁層
に改質して形成し、更にエキシマレーザーを用いて、ド
ーピング半導体層を形成することにより、半導体層に低
温で良好の絶縁膜とドーピング半導体層を形成できるよ
うにするものである。
【００５１】また本発明は、前記絶縁層を前記半導体層
の層方向の一部に形成し、該絶縁層に改質されない半導
体層の層方向の部分を薄膜トランジスタのチャネル部と
し、前記ドーピング半導体層を該薄膜トランジスタのオ
ーミックコンタクト層とすることで、いずれもマスク枚
数を増やすことなしに、低温で良好の絶縁膜とオーミッ
クコンタクト層を形成できるようにするものである。本
発明においては、チャネル形成時の前記半導体層のエッ
チング工程を無くすことができるため、大面積で均一な
半導体層と大面積で良質の均一絶縁層を形成することが
できる。
【００５２】また、本発明は、前記ドーピング半導体層
と前記絶縁層のそれぞれの表面が略同一平坦面を形成し
ていることにより、ゲート絶縁膜あるいはパッシィベー
ション膜を形成する際に、凹凸による膜質の不均一を生
ずることなしに良質な膜を形成でき、更に、ドーピング
半導体層がチャネル部の近くにまで形成できるため、チ
ャネル抵抗が少なく、高周波特性に優れたＴＦＴを低温
で形成できることを可能とするものである。
【００５３】加えて本発明は、半導体層を形成した後
に、エキシマレーザーを用いて、前記半導体層の層方向
の一部を絶縁層に改質して形成し、更に、前記半導体層
の前記絶縁層に改質されていない層方向の部分をエキシ
マレーザーによってポリシリコン半導体層に改質するこ
とで、良質な絶縁層、ポリシリコン半導体層を低温で形
成することができ、そして半導体層と絶縁層との界面を
清浄に形成できるようにするものである。
【００５４】加えて本発明は、半導体層を形成した後
に、エキシマレーザーを用いて、前記半導体層の層方向
の一部を絶縁層に改質して形成し、更に、前記半導体層
の前記絶縁層に改質されていない層方向の部分をエキシ
マレーザーによってポリシリコン半導体層に改質し、更
に、オーミックコンタクト用のドーピング半導体層をエ
キシマレーザードーピングにより前記半導体層の所定の
領域を改質して形成することで、良質な絶縁層、ポリシ
リコン半導体層、ドーピング半導体層を低温で形成する
ことができ、そして半導体層と絶縁層との界面を清浄に
形成できるようにするものである。
【００５５】また、本発明は前記ドーピング半導体層と
前記絶縁層のそれぞれの表面が略同一平坦面を形成して
いることにより、ゲート絶縁膜あるいはパッシィベーシ
ョン膜を形成する際に、凹凸による膜質の不均一を生ず
ることなしに良質な膜を形成でき、更に、ドーピング半
導体層がチャネル部の近くにまで形成できるため、チャ
ネル抵抗が少なく、高周波特性に優れたＴＦＴを低温で
形成できることを可能とするものである。
【００５６】更に、本発明では、絶縁面に半導体層を形
成し、該半導体層の該絶縁面側と反対の表面よりエキシ
マレーザーを照射することにより、前記半導体層の第１
の領域を絶縁層、更に、第２の領域を、その表面側にお
いてドーピング半導体層に改質すると共に、前記ドーピ
ング半導体層が同一層内において、実質的に異なる２種
類以上の膜厚になるように、エキシマレーザーの照射を
規制することが望ましい。
【００５７】また、絶縁面に形成された半導体層にエキ
シマレーザーを照射する際に、前記エキシマレーザーの
照射領域を規制して、前記半導体層の層方向の一部分
（第１の領域）を絶縁層に改質し、更に、エキシマレー
ザーの照射領域を変えて、改質されない半導体層の層方
向の他の部分（第２の領域）をドーピング半導体層に改
質することが、その実施の形態として好ましい。
【００５８】なお、前記ドーピング半導体層は、その膜
厚の薄い部分を光センサーの電極とし、厚い部分を薄膜
トランジスタのオーミックコンタクト層として構成する
ことができる。また、第１の領域に対するエキシマレー
ザーの照射の際、レーザーアニールにより、前記絶縁層
下をポリシリコン半導体層に改質することで、これを薄
膜トランジスタのチャンネル部とすることができる。ま
た、前記光センサー側のドーピング半導体層と前記薄膜
トランジスタ側のドーピング半導体層の少なくとも一部
は、同一工程で形成されることが、工程数を削減する上
で好ましい。
【００５９】また、本発明の半導体装置では、絶縁面に
半導体層を形成し、その半導体層の、前記絶縁面側とは
反対の表面側に、ドーピング半導体層と絶縁層とを隣接
して形成している半導体装置であって、前記ドーピング
半導体層の膜厚が、層方向に関して、同一層内で異なる
複数の厚さに形成されていることは好ましい。
【００６０】更に詳述すれば、基板上にゲート電極、ゲ
ート絶縁層、半導体層、ドーピング半導体層、主電極が
形成され、層方向に薄膜トランジスタ、光センサーを並
列的に構成した半導体装置において、前記半導体層の積
層後に、その表面側からエキシマレーザーを部分的に照
射して、薄膜トランジスタの絶縁層に改質し、また、他
の領域についてエキシマレーザーを照射して、ドーピン
グ半導体層に改質し、且つ、そのドーピング半導体層が
異なる２種類以上の膜厚として、前記ドーピング半導体
層の少なくとも一部を薄膜トランジスタのオーミックコ
ンタクト層とし、また、少なくとも他の一部を光センサ
ーの電極として、構成する。
【００６１】このようにして、半導体装置を製造するこ
とで、本発明では、低温で良質な絶縁層と、良質な半導
体層と、その絶縁層の界面とが形成でき、更に、低温で
比抵抗の小さいドーピング半導体層を形成できる。
【００６２】また、前記絶縁層下に薄膜トランジスタの
チャネル部を形成し、また、ドーピング半導体層を、光
センサーの低抵抗透明電極及び薄膜トランジスタのオー
ミックコンタクト層とすることで、実質的に薄い半導体
層で形成された、高性能なａ−Ｓｉ：ＨＴＦＴ、及び、
厚い半導体層で形成された、高性能な光センサーを、従
来よりも少ないマスク枚数で形成することができ、低価
格での製造を可能とし、また、従来のａ−Ｓｉ：ＨＴＦ
Ｔにおいて見られたような、入射光によるＴＦＴの誤動
作が大幅に軽減される効果が得られる。
【００６３】更に、同一基板上に、共通の製造工程にお
いて、光センサーとａ−Ｓｉ：ＨＴＦＴが形成でき、し
かも、光センサー上では、低抵抗で薄い電極となる前記
ドーピング層により、光感応層であるａ−Ｓｉ：Ｈ半導
体層に、十分に光が入射できると共に、ａ−Ｓｉ：ＨＴ
ＦＴでは、チャネル付近まで、低抵抗なソース・ドレイ
ン電極が形成されていることにより、転送効率の向上及
び周波数特性の向上が図られる。従って、高出力の光セ
ンサーと高性能なＴＦＴとを同時搭載した、大面積の放
射線検出装置を安価に製造することが可能となる。
【００６４】なお、エキシマレーザーによって半導体層
の表面側に形成された絶縁層の下に、そのエキシマレー
ザーによるレーザーアニールで、ポリシリコン半導体層
を改質・形成したので、その後のエキシマレーザーの照
射による改質と相まって、良質な絶縁層、ポリシリコン
半導体層、比抵抗の小さいドーピング半導体層を低温で
形成することができ、そして、半導体層と絶縁層との界
面を清浄に形成できる。
【００６５】従って、ここでは、高性能で、信頼性があ
り、安定なＰ−ＳｉＴＦＴと高性能な光センサーとを、
従来よりも少ないマスク枚数で安価に製造することが可
能となり、また、ａ−Ｓｉ：ＨＴＦＴにおいて見られた
入射光によるＴＦＴの誤動作を防止でき、遮光層が不要
となる。また、ここでは、同一基板上に、同一製造工程
において、光センサーとＰ−ＳｉＴＦＴが形成でき、光
センサー上では、低抵抗で、薄い電極となるドーピング
半導体層により、光感応層であるａ−Ｓｉ：Ｈ半導体層
が形成されて、ここにおいて、十分に光が入射できる。
このようにして、高出力の光センサーと、高性能なＰ−
ＳｉＴＦＴを有する放射線検出装置のような読取装置を
含む半導体装置が安価に製造することが可能となる。
【００６６】また、前記薄膜トランジスタがポリシリコ
ンＴＦＴとして形成できるため、ａ−Ｓｉ：ＨＴＦＴに
比べて、駆動能力が高く、しかも、小さく形成すること
ができる。そのため、一画素内のセンサー部に当てられ
る開口率が向上でき、更に高出力の光センサーを有する
半導体装置が製造でき、更に、大面積、高精細にも対応
できる高性能な半導体装置が製造できるのである。
【００６７】加えて、本発明によれば同一基板上に、同
一製造工程で高性能な光センサーを形成し、ＴＦＴ、シ
フトレジスターと一体になった高性能な画像読取り装置
を含む半導体装置を安価に製造できる。
【００６８】更に同一基板上に同一製造工程で高性能な
光センサーが形成できるため、バラツキのない高性能な
光センサーを高性能なＴＦＴ、シフトレジスターで駆動
できる高性能な画像読取り装置を安価に製造することが
可能となる。
【００６９】また、本発明は、ポリシリコン半導体層を
薄膜トランジスタのチャネル部とし、前記ドーピング半
導体層を該薄膜トランジスタのオーミックコンタクト層
とすることで、ａ−Ｓｉ：ＨＴＦＴと同等のマスク枚数
で高性能なＰ−ＳｉＴＦＴを形成可能とし、安価で高性
能なＴＦＴを製造することを可能とする。
【００７０】更に、本発明は、同一基板上に同一製造工
程で高性能な光センサーを形成可能とし、バラツキのな
い高性能な光センサーを高性能なＰ−ＳｉＴＦＴ、シフ
トレジスターで駆動する高性能な画像読取り装置を安価
に製造することを可能とする。
【００７１】このように、本発明によれば高性能の光セ
ンサー及び／又は高性能のＴＦＴを含む半導体素子をそ
の特性に実用的なばらつきがなく作製することができ、
それら光センサー及び／又はＴＦＴを含む半導体素子を
有する高性能の半導体装置を提供することができる。
【００７２】また、本発明の半導体装置は上述したよう
な画像読取り装置や放射線検出装置のような所謂センサ
ー以外にも液晶表示装置やその他各種装置の駆動回路を
含む回路を構成することができる。
【００７３】なかでも光センサーや表示装置（液晶表示
装置を含む）は長尺もしくは大面積化されることが多
く、本発明の適用は殊に効果的である。
【００７４】
【発明の実施の形態】次に、本発明の実施形態を図面に
基づいて、詳細に説明する。
【００７５】なお、以下に説明する実施形態は本発明を
ＴＦＴ及びそれを用いた装置に関するものであるが、本
発明は低温で良質な絶縁層を形成するものであるから、
ＴＦＴ及びそれを用いた装置に限定されるものではない
ことは勿論である。 〔実施形態１〕図１は本発明の一実施形態を示す模式的
断面図である。１はガラス基板等の絶縁性基板であり、
この上に、非晶質シリコン（以下ａ−Ｓｉ：Ｈ）の半導
体層４、ドーピング半導体層５、電極６が形成され、パ
ターニングされた後、ＴＦＴのチャネルとなる部分の半
導体層４の一部をエキシマレーザーによりＳｉＯ2 ，Ｓ
ｉ3 Ｎ4 等の絶縁層１３に改質し、その後、絶縁層３、
ゲート電極２を形成した。なお、７は個別電極である。
個別電極７はたとえばセンサーの一方あるいは画素電極
などに接続される。
【００７６】次に、このＴＦＴの具体的な製造工程を図
２〜図６により説明する。
【００７７】絶縁性基板１を半導体層４との密着性が向
上するように前処理を行い、その後、絶縁性基板１の全
面にプラズマＣＶＤ法により、ａ−Ｓｉ：Ｈ半導体層４
及びドーピング半導体層５をそれぞれ３０００オングス
トローム及び５００オングストロームの厚さで堆積し
た。ａ−Ｓｉ：Ｈ半導体層４の堆積条件は、基板温度Ｔ
S を２５０℃、Ｈ2 ガスで１０％に稀釈されたＳｉＨ4
ガス（ＳｉＨ4 ／Ｈ2 （１０％））の流量３００ＳＣＣ
Ｍ、圧力を０．５Ｔｏｒｒ、電力密度を０．０１２Ｗ／
ｃｍ2 とし、ドーピング半導体層５はＴS を２５０℃、
原料ガスとして更にＳｉＨ4 ガスに対するＰＨ3 ガスの
割合（ＰＨ3 ／ＳｉＨ4 ）を５０００ｐｐｍとなるよう
に導入し、圧力を０．５Ｔｏｒｒ、電力密度を０．０９
７Ｗ／ｃｍ 2 の堆積条件で行なった（図２）。
【００７８】その後、ＣＦ4 ＋Ｏ2 ガスを用いて半導体
層４及びドーピング半導体層５を、ドライエッチングに
より所望の大きさの島状にパターニングした（図３）。
【００７９】次にスパッタ法によりＡｌ膜を５０００オ
ングストローム堆積し、電極６となるようにパターニン
グして形成し、その後ＣＦ4 ＋Ｏ2 ガスを用いてドーピ
ング半導体層５と半導体層４の一部をドライエッチング
により除去した。次に、ＡｒＦ１９３ｎｍのエキシマレ
ーザー光１３０１を光学系に設置したマスクを介して、
チャネル部となる部分のみ照射した。エキシマレーザー
の照射は、ＮＨ3 ガスを含む雰囲気で圧力３００Ｔｏｒ
ｒで、エネルギー密度３０ｍＪ／ｃｍ2 の条件で行った
（図４）。これによって半導体層４の表面側から２００
０オングストロームのみＳｉ3 Ｎ4 に改質して、ゲート
絶縁膜としての絶縁層１３を形成した（図５）。
【００８０】最後に、プラズマＣＶＤ法により、１５０
℃で絶縁層３を形成し、更に、スパッタ法によりＡｌ膜
を形成し、ＴＦＴとして完成させた（図６）。本実施形
態では、製造工程の最高温度が２５０℃の低温で形成で
き、更に、ゲート絶縁層１３が半導体層４と実質的に界
面が清浄に形成され、低温で良質な膜として形成されて
いる。
【００８１】こうして得られたＴＦＴ特性を評価した結
果、非常に良好な結果が得られ、特に初期のＶthが１．
５ボルト、電子の易動度が０．７ｃｍ2 ／Ｖ・Ｓであ
り、さらに、信頼性試験においてＶthシフトが１０００
ｈｒ動作後に１．０ボルトと非常に良好な結果であっ
た。
【００８２】また、絶縁層１３の形成時に、雰囲気ガス
としてＮ2 Ｏを用いて、ＳｉＯ2 を形成したＴＦＴにお
いても、Ｖthが１．５ボルトと良好な結果であった。 〔実施形態２〕図７は本発明における他の実施形態を示
すものである。１はガラス基板等の絶縁性基板であり、
この上に電極２を形成した後、ＳｉＮｘよりなる絶縁層
３、ａ−Ｓｉ：Ｈ半導体層４、ドーピング半導体層５を
パターニングして形成し、その後、電極６及びチャネル
を形成した後、エキシマレーザーにより、半導体層４の
表面を絶縁層１３に改質して完成する。
【００８３】次に、このＴＦＴの具体的な製造工程を図
８〜図１１により説明する。少なくとも表面が絶縁性の
基板、すなわち絶縁性基板１の全面にスパッタ法により
Ｃｒ膜を１０００オングストローム堆積し、ゲート電極
２としてパターニング形成した後、プラズマＣＶＤ法に
より、ＳｉＮｘよりなる絶縁層３、ａ−Ｓｉ：Ｈ半導体
層４、ドーピング半導体層５をそれぞれ３０００オング
ストローム、３０００オングストローム及び５００オン
グストロームの厚さで堆積した。絶縁層３の堆積条件
は、基板温度ＴS を３５０℃、原料ガスとしてＳｉＨ4
／Ｈ2 （１０％）を５０ＳＣＣＭの流量で、ＮＨ3 を１
４０ＳＣＣＭの流量で夫々成膜空間内に導入し、圧力を
０．２Ｔｏｒｒ、電力密度を０．０３４Ｗ／ｃｍ2 とし
た。ａ−Ｓｉ：Ｈ半導体層４の堆積条件は、ＴS を２５
０℃、原料ガスとしてＳｉＨ4 ／Ｈ 2 （１０％）を３０
０ＳＣＣＭの流量で導入し、圧力を０．５Ｔｏｒｒ、電
力密度を０．０１２Ｗ／ｃｍ2 とした。ドーピング半導
体層５の堆積条件は基板温度ＴS を２５０℃、原料ガス
として更にＰＨ3 ／ＳｉＨ4 が５０００ｐｐｍとなるよ
うにＰＨ3 ガスを導入し、圧力を０．５Ｔｏｒｒ、電力
密度を０．０９７Ｗ／ｃｍ2 とした（図８）。
【００８４】その後、ＣＦ4 ＋Ｏ2 ガスを用いて絶縁層
３、ａ−Ｓｉ：Ｈ半導体層４、ドーピング半導体層５を
ドライエッチングにより島状にパターニングした（図
９）。
【００８５】次にスパッタ法によりＡｌ膜を５０００オ
ングストローム堆積し、電極６となるようにパターニン
グして形成し、その後、ＣＦ4 ＋Ｏ2 ガスを用いてドー
ピング半導体層５及び半導体層４の一部をドライエッチ
ングにより除去した。最後に、ＡｒＦ１９３ｎｍのエキ
シマレーザー光１３０１を光学系にマスクを介してチャ
ネル部となる部分のみ照射した。エキシマレーザーの照
射は、ＮＨ3 ガスを含む雰囲気で、圧力３００Ｔｏｒｒ
でエネルギー密度３０ｍＪ／ｃｍ2 の条件で行った（図
１０）。
【００８６】これによって、半導体層４の表面側から２
０００オングストロームのみ、Ｓｉ 3 Ｎ4 に改質して、
チャネル保護層としての絶縁層１３を形成した（図１
１）。本実施形態では、チャネル保護用の絶縁層１３
が、最終工程で形成された例を示したが、図８６に示さ
れる例に比べてマスク枚数が削減でき、更に、絶縁層１
３と半導体層４とが実質的に界面が清浄に形成され、低
温で良質な膜として形成されている。
【００８７】こうして得られたＴＦＴ特性を評価した結
果、非常に良好な結果が得られ、初期特性としてＶthが
１．０ボルト、電子の易動度が０．５ｃｍ2 ／Ｖ・Ｓで
あった。特に、Ｖth、電子の易動度、温度特性のバラツ
キがマスク枚数を増やすことなく大きく低減された。 〔実施形態３〕図１２は本発明における他の実施形態を
示す模式的断面図である。本実施形態は、実施形態１で
示した構成の変形例で、絶縁性基板１と半導体層４との
密着性向上策として、前記絶縁性基板１の全面に下地層
１１としてａ−Ｓｉ：Ｈ半導体層あるいは、ＳｉＮｘ絶
縁層を５００オングストロームの厚さで堆積し、引き続
き、真空を破ることなくａ−Ｓｉ：Ｈ半導体層４、ドー
ピング半導体層５を堆積したものである。下地層１１と
なるａ−Ｓｉ：Ｈ半導体層は基板温度ＴS を２５０℃と
し、原料ガスとしてＳｉＨ4 （１００％）を４０ＳＣＣ
Ｍの流量で導入し、圧力を０．０５Ｔｏｒｒ、電力密度
を０．１５Ｗ／ｃｍ2 として作製した。ＳｉＮｘ絶縁層
は基板温度ＴS を２５０℃、ＳｉＨ4 ／Ｈ2 （１０％）
を５０ＳＣＣＭ、ＮＨ3 を１４０ＳＣＣＭ導入し、圧力
を０．２Ｔｏｒｒ、電力密度を０．０３４Ｗ／ｃｍ2 の
堆積条件で形成した。
【００８８】本実施形態で得られたＴＦＴは、絶縁性基
板１上に下地層１１を堆積したことにより、ＴＦＴ特性
を損なうことなく、半導体層４との密着性が向上し、他
の前処理工程を用いることなく、スループットが向上
し、安価にＴＦＴを製造できた。 〔実施形態４〕図１３は実施形態１で示した本発明によ
る製造工程で、ＴＦＴを作製する際に、エキシマレーザ
ーによる絶縁層１３の形成時に、ＴＦＴとなる部分のみ
エキシマレーザーのエネルギーを光学系に設置したマス
クを開口して照射、改質し、他の部分を改質しないこと
により得られるコプラナー型のａ−Ｓｉ：Ｈ光センサー
の模式的断面図である。同一基板上に、同一プロセスで
ＴＦＴと光センサーを形成できるため、スループットが
高く、安価で高性能な画像読取り装置を製造することが
できた。
【００８９】本実施形態においては、光センサーとして
のａ−Ｓｉ：Ｈ半導体層４はＳ／Ｎを向上させるために
５０００オングストローム程度の厚さが求められ、ＴＦ
Ｔとしてのａ−Ｓｉ：Ｈ半導体層は高速動作のためある
いは、ＴＦＴが光に感じて不具合を起こすことを防止す
る為、ａ−Ｓｉ：Ｈ半導体層４の堆積時の膜厚を５００
０オングストロームとし、ＴＦＴ部のゲート絶縁層をエ
キシマレーザーにより改質形成する際に、ａ−Ｓｉ：Ｈ
半導体層４を深さ４０００オングストロームまで改質形
成した。
【００９０】図１４に、実施形態１のＴＦＴを用いた画
像読取り装置の模式的断面図を示す。Ｓ１はエキシマレ
ーザーを照射しなかったことによりａ−Ｓｉ：Ｈ半導体
層４で形成されたコプラナー型のａ−Ｓｉ：Ｈ光センサ
ー部、Ｃ１はＳ１で発生した電荷を蓄積するためのコン
デンサー部、ＴＦＴ１はチャネル部にエキシマレーザー
が照射されて改質されたａ−Ｓｉ：ＨＴＦＴで、蓄積さ
れた電荷を転送するための転送用ＴＦＴである。図１４
において、これらの素子を１７２８ビット組み合わせた
一次元画像読取り装置は、安価で信頼性の高い画像読取
りが可能となった。図示していないが、これを組み合わ
せれば２次元の画像読取り装置を作製できることは言う
までもない。
【００９１】本実施形態によれば、駆動系として、ＴＦ
Ｔ、シフトレジスタをコプラナー型光センサーと同一基
板上に形成する際に、マスク枚数をＴＦＴを形成する場
合と同等のまま製造できるため、高出力の光センサーを
高性能なＴＦＴ、シフトレジスターと組み合わせた、高
性能な画像読取り装置が安価で製造できるようになっ
た。 〔実施形態５〕図１５は実施形態３で示した本発明にお
ける製造工程でＴＦＴを作製する際に、実施形態４と同
様にマスク枚数を増やすことなく形成できるコプラナー
型のａ−Ｓｉ：Ｈ光センサーの模式的断面図である。本
実施形態におけるａ−Ｓｉ：Ｈ光センサーは下地層１１
の効果により、同一のａ−Ｓｉ：Ｈ半導体層の光出力の
３倍以上の光出力が得られるため、更に高出力の光セン
サーと高性能なＴＦＴ、シフトレジスターとを組み合わ
せた高性能な画像読取り装置が安価で製造できるように
なった。 〔実施形態６〕図１６は実施形態２で示した本発明にお
ける製造工程でＴＦＴを作製する際に、マスク枚数を増
やすことなく形成できるＭＩＳ型のａ−Ｓｉ：Ｈ光セン
サーの断面図である。本実施形態におけるａ−Ｓｉ：Ｈ
センサーは高速で応答できる為、これをＴＦＴ、シフト
レジスターと組み合わせて、高性能な画像読取り装置が
安価で製造できるようになった。 〔実施形態７〕実施形態１に説明されたＴＦＴを液晶表
示装置に適用した場合の例について説明する。
【００９２】図１７は液晶表示装置の模式的平面図であ
る。図において７は個別電極であり、ここでは画素電極
である。２０６は電極６の一方が接続されたデータ線、
２０２はゲートである電極２に接続されたゲート線であ
る。個別電極７には不図示の電極が対向して設けられ、
それ等電極間に液晶が挾持される。
【００９３】本実施形態の液晶表示装置は、大面積にわ
たって、均一で高コントラストの画像を表示することが
できた。
【００９４】また、その作製歩留りも高く、低コストで
作製することができた。 〔実施形態８〕図１８は本発明の一実施形態のＴＦＴを
示す模式的断面図である。１はガラス基板等の少なくと
も表面が絶縁性の基板（絶縁性基板）であり、この上に
ａ−Ｓｉ：Ｈ半導体層４を形成し、ＴＦＴのチャネルと
なる部分（図中Ｘ1 の領域、これは第１の領域とな
る。）の上をエキシマレーザーによりＳｉＯ2 ，Ｓｉ3
Ｎ4等の絶縁層１３に改質して形成し、次に、ソース、
ドレイン電極になる部分（図中Ｘ2 の領域、これは第２
の領域となる。）をエキシマレーザードーピングによ
り、前記半導体層４をドーピング半導体層１２として改
質形成する。その後、主電極６を形成した後、絶縁層
３、ゲート電極２を形成した。なお、７は個別電極であ
る。
【００９５】次に、このＴＦＴの具体的な製造工程を図
１９〜図２４により説明する。絶縁性基板１を半導体層
４との密着性が向上するように前処理を行い、その後、
絶縁性基板１の全面にプラズマＣＶＤ法により、ａ−Ｓ
ｉ：Ｈ半導体層４を堆積した。ａ−Ｓｉ：Ｈ半導体層４
の堆積条件は基板温度ＴS を２５０℃、ＳｉＨ4 ／Ｈ 2
（１０％）の流量を３００ＳＣＣＭ、圧力を０．５Ｔｏ
ｒｒ、電力密度を０．０１２Ｗ／ｃｍ2 とし、３０００
オングストロームの厚さで堆積した。その後、ＴＦＴの
チャネルとなる部分のみにＡｒＦ１９３ｎｍのエキシマ
レーザー光１３０１をエネルギー密度３０ｍＪ／ｃｍ2
でＮＨ3 ガスを含む雰囲気で圧力３００Ｔｏｒｒで照射
し、ａ−Ｓｉ：Ｈ半導体層４の表面側から２０００オン
グストロームのみＳｉ3 Ｎ4 に改質して、ゲート絶縁膜
としての絶縁層１３を形成した（図１９）。
【００９６】引き続き、雰囲気をＰＣｌ3 ガスを含み、
圧力が５Ｔｏｒｒとなるように変更して、ＡｒＦ１９３
ｎｍのエキシマレーザー光１３０１をＴＦＴのソース・
ドレイン電極となる部分のみに照射した（図２０）。こ
れによってこのエキシマレーザー照射部分の半導体層４
中にＰ原子を拡散させ、オーミックコンタクト層となる
ドーピング半導体層１２を表面側から２０００オングス
トロームの深さまで形成し、その後、ＣＦ4 ＋Ｏ2 ガス
を用いて、半導体層４及びドーピング半導体層１２をド
ライエッチングにより島状にパターニングした（図２
１）。
【００９７】次に、スパッタ法により、Ａｌ膜を５００
０オングストローム堆積し、電極６をパターニングによ
り形成した（図２２）。
【００９８】続いて、プラズマＣＶＤ法により、１５０
℃で絶縁層３を形成した（図２３）。
【００９９】更にスパッタ法によりＡｌ膜を堆積し、パ
ターニングによりゲート電極となる電極２を形成し、Ｔ
ＦＴを完成させた（図２４）。
【０１００】本実施形態では、製造工程の最高温度が２
５０℃の低温で形成でき、ゲート絶縁層１３が半導体層
４と実質的に界面が清浄に形成され、低温で良質な膜と
して形成されている。更に、ドーピング半導体層１２は
基板全体に亘って、均一な厚さと良好な膜質で形成され
た。本実施形態では、エキシマレーザーの光学系にマス
クを設置しており、必要な照射部分のみマスクを通過し
てレーザーエネルギーが照射される為、フォトマスクを
増やすことなく、更にドーピング半導体層１２のエッチ
ング工程の不均一さを伴なわずにＴＦＴを完成できた。
【０１０１】こうして得られたＴＦＴ特性を評価した結
果、ドーピング半導体層１２の良質化に伴って、ＯＮ／
ＯＦＦ比が従来よりも一桁程度向上し、更に、ゲート絶
縁層１３の高品質化及びゲート絶縁層１３とａ−Ｓｉ：
Ｈ層４との界面の清浄化により、初期のＶthが１．５ボ
ルト、電子の易動度が０．７ｃｍ2 ／Ｖ・Ｓであり、更
に、信頼性試験においてＶthシフトが１０００ｈｒ動作
後に１．０ボルトと非常に良好な結果であった。
【０１０２】また、絶縁層１３の形成時に、雰囲気ガス
としてＮ2 Ｏを用いてＳｉＯ2 を形成したＴＦＴにおい
てもＶthが１．５ボルトと良好な結果であった。 〔実施形態９〕図２５は本発明における他の実施形態の
断面図を示したものである。１はガラス基板等の絶縁性
基板であり、この上にゲート電極２を形成した後、Ｓｉ
Ｏ2 ，ＳｉＮｘよりなる絶縁層３、ａ−Ｓｉ：Ｈ半導体
層４を形成し、ＴＦＴのチャネルとなる部分の上をエキ
シマレーザーにより、ＳｉＯ2 ，Ｓｉ3 Ｎ4 等の絶縁層
１３に改質して形成し、次に、ソース・ドレイン電極に
なる部分をエキシマレーザードーピングにより、前記半
導体層４をドーピング半導体層１２として改質形成す
る。次に、主電極６を形成して、完成する。
【０１０３】次に、このＴＦＴの具体的な製造工程を図
２６〜図２９により説明する。絶縁性基板１の全面にス
パッタ法によりＣｒ膜を１０００オングストローム堆積
し、ゲート電極２としてパターニング形成した後、プラ
ズマＣＶＤ法により、ＳｉＮｘよりなる絶縁層３、ａ−
Ｓｉ：Ｈよりなる半導体層４をそれぞれ３０００オング
ストロームの厚さで堆積した。絶縁層３の堆積条件は、
基板温度ＴS を３５０℃、ＳｉＨ4 ／Ｈ2 （１０％）の
流量を５０ＳＣＣＭ、ＮＨ3 の流量を１４０ＳＣＣＭ、
圧力を０．２Ｔｏｒｒ、電力密度を０．０３４Ｗ／ｃｍ
2 とした。ａ−Ｓｉ：Ｈ半導体層４の堆積条件は、基板
温度ＴS を２５０℃、ＳｉＨ4 ／Ｈ2 （１０％）の流量
を３００ＳＣＣＭ、圧力を０．５Ｔｏｒｒ、電力密度を
０．０１２Ｗ／ｃｍ2 とした。その後、ＴＦＴのチャネ
ルとなる部分のみに、ＡｒＦ１９３ｎｍのエキシマレー
ザー光１３０１をエネルギー密度３０ｍＪ／ｃｍ2 でＮ
Ｈ 3 ガスを含む雰囲気で圧力３００Ｔｏｒｒで照射した
（図２６）。
【０１０４】これによって、ａ−Ｓｉ：Ｈ半導体層４の
表面側から２０００オングストロームのみＳｉ3 Ｎ4 に
改質して、チャネル保護層としての絶縁層１３を形成し
た。引き続き、雰囲気をＰＣｌ3 ガスを含む５Ｔｏｒｒ
の圧力とし、ＡｒＦ１９３ｎｍのエキシマレーザー光１
３０１をＴＦＴのソース・ドレイン電極となる部分のみ
に照射した（図２７）。こうしてこの照射部分の半導体
層４中にＰ原子を拡散させ、オーミックコンタクト層と
なるドーピング半導体層１２を表面側から２０００オン
グストロームの深さまで形成し、その後、ＣＦ4 ＋Ｏ2
ガスを用いて、半導体層４及びドーピング半導体層１２
をドライエッチングにより島状にパターニングした（図
２８）。次に、スパッタ法により、Ａｌ膜を５０００オ
ングストローム堆積し、電極６となるようにパターニン
グにより形成し、ＴＦＴを完成させた（図２９）。本実
施形態では、図８６に示される構造のＴＦＴに比べて、
マスク枚数が削減でき、更に、絶縁層１３と半導体層４
とが実質的に界面が清浄に形成され、低温で良質な膜と
して形成されている。また、ドーピング半導体層１２は
基板全体に亘って均一な厚さと良好な膜質で形成され、
ドーピング半導体層１２のエッチング工程の不均一さを
伴なわずにＴＦＴを完成できた。
【０１０５】こうして得られたＴＦＴ特性を評価した結
果、ドーピング半導体層１２の良質化に伴なって、ＯＮ
／ＯＦＦ比が向上し、更に、チャネル保護用の絶縁層１
３の高品質化及び絶縁層１３とａ−Ｓｉ：Ｈ半導体層４
との界面の清浄化により、初期のＶthが１．０ボルト、
電子の易動度が０．７ｃｍ2 ／Ｖ・Ｓであった。更に、
Ｖth、電子の易動度、温度特性のバラツキがマスク枚数
を増やすことなく大きく低減された。 〔実施形態１０〕図３０は本発明における他の実施形態
を示す模式的断面図である。本実施形態は、実施形態８
で示した構成の変形例で、絶縁性基板１と半導体層４と
の密着性向上策として、前記絶縁性基板１の全面に下地
層１１として、ａ−Ｓｉ：Ｈ半導体層あるいは、ＳｉＮ
ｘ絶縁層を５００オングストロームの厚さで堆積し、引
き続き、真空を破ることなくａ−Ｓｉ：Ｈ半導体層４を
堆積したものである。下地層１１となるａ−Ｓｉ：Ｈ半
導体層は基板温度ＴS を２５０℃、ＳｉＨ4 （１００
％）の流量を４０ＳＣＣＭ、圧力を０．０５Ｔｏｒｒ、
電力密度を０．１５Ｗ／ｃｍ2 とし、ＳｉＮｘ絶縁層は
基板温度ＴS を２５０℃、ＳｉＨ4 ／Ｈ2 （１０％）の
流量を５０ＳＣＣＭ、ＮＨ3 の流量を１４０ＳＣＣＭ、
圧力を０．２Ｔｏｒｒ、電力密度を０．０３４Ｗ／ｃｍ
2 の堆積条件で形成した。
【０１０６】本実施形態で得られたＴＦＴは、絶縁性基
板１上に下地層１１を堆積したことにより、ＴＦＴ特性
を損なうことなく、半導体層４との密着性が向上し、他
の前処理工程を用いることなく、スループットが向上
し、安価にＴＦＴを製造できた。 〔実施形態１１〕図３１は実施形態８で示した本発明に
よる製造工程でＴＦＴを作製する際に、エキシマレーザ
ーによる絶縁層１３の形成時に、ＴＦＴとなる部分のみ
エキシマレーザーのエネルギーを光学系に設置したマス
クを開口して照射、改質し、他の部分を改質しないこと
により得られるコプラナー型のａ−Ｓｉ：Ｈ光センサー
の模式的断面図である。この構成により同一基板上に、
同一プロセスでＴＦＴと光センサーを形成することが容
易になり、スループットが高く、安価で高性能な画像読
取り装置を製造することができた。
【０１０７】本実施形態においては、光センサーとして
のａ−Ｓｉ：Ｈ半導体層４はＳ／Ｎを向上させるために
５０００オングストローム程度の厚さが求められ、ＴＦ
Ｔとしてのａ−Ｓｉ：Ｈ半導体層は高速動作のため、あ
るいは、ＴＦＴが光に感じて不具合を起こすことを防止
する為、ａ−Ｓｉ：Ｈ半導体層４の堆積時の膜厚を５０
００オングストロームとし、ＴＦＴのゲート絶縁層をエ
キシマレーザーにより改質、形成する際に、ａ−Ｓｉ：
Ｈ半導体層４を深さ４０００オングストロームまで改
質、形成した。
【０１０８】図３２に、実施形態８のＴＦＴを用いた画
像読取り装置の模式的断面図を示す。Ｓ１はドーピング
半導体層１２のみをエキシマレーザードーピングにより
形成したコプラナー型のａ−Ｓｉ：Ｈ光センサー部、Ｃ
１はＳ１で発生した電荷を蓄積するためのコンデンサー
部、ＴＦＴ１はチャネル部にエキシマレーザーが照射さ
れて改質されたａ−Ｓｉ：ＨＴＦＴで、蓄積された電荷
を転送するための転送用ＴＦＴである。図３２におい
て、これらの素子を１７２８ビット組み合わせた一次元
画像読取り装置は、安価で信頼性の高い画像読取りが可
能となった。図示していないが、これを組み合わせれば
２次元の画像読取り装置を作製できることは言うまでも
ない。
【０１０９】本実施形態によれば、駆動系としてＴＦ
Ｔ、シフトレジスターをコプラナー型光センサーと同一
基板上に形成する際に、マスク枚数をＴＦＴを形成する
場合と同等のまま製造でき、更にコプラナー型光センサ
ーのドーピング半導体層のエッチング工程が不要となる
為、光センサーとしてのバラツキも減少され、高性能な
画像読取り装置が安価で製造できるようになった。 〔実施形態１２〕図３３は実施形態１０で示した本発明
における製造工程でＴＦＴを作製する際に、実施形態１
１と同様にマスク枚数を増やすことなく形成できるコプ
ラナー型のａ−Ｓｉ：Ｈ光センサーの模式的断面図であ
る。本実施形態におけるａ−Ｓｉ：Ｈ光センサーは下地
層１１の効果により、同一のａ−Ｓｉ：Ｈ半導体層の光
出力の３倍以上の光出力が得られるため、更に高出力の
光センサーと高性能なＴＦＴ、シフトレジスターとを組
み合わせた高性能な画像読取り装置が安価で製造できる
ようになった。 〔実施形態１３〕図３４は実施形態９で示した本発明に
おける製造工程でＴＦＴを作製する際に、マスク枚数を
増やすことなく形成できるＭＩＳ型のａ−Ｓｉ：Ｈ光セ
ンサーの断面図である。１５は制御用の電極である。本
実施形態におけるａ−Ｓｉ：Ｈ光センサーは高速で応答
できる為、これをＴＦＴ、シフトレジスターと組み合わ
せて、高性能な画像読取り装置が安価で製造できるよう
になった。 〔実施形態１４〕図１８に示されるＴＦＴを用いて実施
形態７と同様に図１７に示されるような液晶表示装置を
作製したところ、同様に全画面領域に亘ってムラのない
優れた画像表示を行なうことができた。 〔実施形態１５〕図３５は本発明の一実施形態を示す模
式的断面図である。１はガラス基板等の絶縁性基板であ
り、この上に、非晶質シリコン（以下ａ−Ｓｉ：Ｈ）よ
りなる半導体層４、ドーピング半導体層５、電極６が形
成され、パターニングされた後、ＴＦＴのチャネルとな
る部分の半導体層４の一部をエキシマレーザーによりＳ
ｉＯ2 ，Ｓｉ3 Ｎ4 等の絶縁層１３に改質し、更に、該
絶縁層１３の下の前記半導体層４を引き続きエキシマレ
ーザーによりポリシリコン（以下Ｐ−Ｓｉ）よりなる半
導体層１４に改質し、その後、絶縁層３、ゲート電極２
を形成した。なお、７は個別電極である。
【０１１０】次に、このＴＦＴの具体的な製造工程を図
３６〜図４０により説明する。絶縁性基板１を半導体層
４との密着性が向上するように前処理を行い、その後、
絶縁性基板１の全面にプラズマＣＶＤ法により、ａ−Ｓ
ｉ：Ｈ半導体層４及びドーピング半導体層５をそれぞれ
３０００オングストローム及び５００オングストローム
の厚さで堆積した。ａ−Ｓｉ：Ｈ半導体層４の堆積条件
は、基板温度ＴS を２５０℃、ＳｉＨ4 ／Ｈ2 （１０
％）の流量を３００ＳＣＣＭ、圧力を０．５Ｔｏｒｒ、
電力密度を０．０１２Ｗ／ｃｍ2 とした。ドーピング半
導体層５は基板温度ＴSを２５０℃、ドーピングガスと
してＰＨ3 ／ＳｉＨ4 を流量５０００ｐｐｍ、圧力を
０．５Ｔｏｒｒ、電力密度を０．０９７Ｗ／ｃｍ2 の堆
積条件で行なった（図３６）。その後、ＣＦ4 ＋Ｏ2 ガ
スを用いて半導体層４及びドーピング半導体層５をドラ
イエッチングにより島状にパターニングし（図３７）、
次に、スパッタ法によりＡｌ膜を５０００オングストロ
ーム堆積し、電極６なるようにパターニングして形成
し、その後ＣＦ4 ＋Ｏ2 ガスを用いてドーピング半導体
層５と半導体層４の一部をドライエッチングにより除去
した。次に、ＡｒＦ１９３ｎｍのエキシマレーザーを光
学系に設置したマスクを介して、チャネル部となる部分
のみ照射した。エキシマレーザーの照射は、ＮＨ3 ガス
を含む雰囲気の３００Ｔｏｒｒの圧力下で、エネルギー
密度３０ｍＪ／ｃｍ2 の条件で行い、半導体層４の表面
側から２０００オングストロームのみＳｉ3 Ｎ4 に改質
して、ゲート絶縁膜としての絶縁層１３を形成した（図
３８）。引き続き、雰囲気をＮＨ3 から真空雰囲気に変
更し、更にエキシマレーザーの波長をＫｒＦ２４８ｎｍ
と変更し、２００ｍＪ／ｃｍ2 のエネルギー密度で同一
位置に照射し、チャネルとなる半導体層４をＰ−Ｓｉ半
導体層１４に改質して形成した（図３９）。最後に、プ
ラズマＣＶＤ法により、基板温度ＴS を１５０℃として
絶縁層３を形成し、更に、スパッタ法によりＡｌ膜を形
成し、ＴＦＴとして完成させた（図４０）。本実施形態
では、製造工程の基板温度ＴS の最高温度が２５０℃の
低温で形成でき、更に、良質のゲート絶縁層１３と良質
のＰ−Ｓｉ半導体層１４が実質的に界面が清浄な状態で
形成されている。
【０１１１】こうして得られたＴＦＴ特性を評価した結
果、非常に良好な結果が得られ、電子の易動度を３０ｃ
ｍ2 ／Ｖ・Ｓと飛躍的に向上させることができた。
【０１１２】また、絶縁層１３の形成時に、雰囲気ガス
としてＮ2 Ｏを用いて、ＳｉＯ2 を形成したＴＦＴおい
てもほぼ同様の良好な結果であった。 〔実施形態１６〕図４１は本発明における他の実施形態
を示す模式的断面図である。１はガラス基板等の絶縁性
基板であり、この上にゲート電極となる電極２を形成し
た後、ＳｉＮｘよりなる絶縁層３、ａ−Ｓｉ：Ｈ半導体
層４、ドーピング半導体層５をパターニングして形成
し、その後、電極６及びチャネルを形成した後、エキシ
マレーザーにより、半導体層４の表面を絶縁層１３に改
質し、更に、該絶縁層１３の下の前記半導体層４を引き
続きエキシマレーザーによりＰ−Ｓｉ半導体層１４に改
質して完成させた。
【０１１３】次に、このＴＦＴの具体的な製造工程を図
４２〜図４５により説明する。絶縁性基板１の全面にス
パッタ法によりＣｒ膜を１０００オングストローム堆積
し、ゲート電極２としてパターニング形成した後、プラ
ズマＣＶＤ法により、ＳｉＮｘよりなる絶縁層３、ａ−
Ｓｉ：Ｈ半導体層４、ドーピング半導体層５をそれぞ
れ、３０００オングストローム、３０００オングストロ
ーム及び５００オングストロームの厚さで堆積した。絶
縁層３の堆積条件は、基板温度ＴS を３５０℃、ＳｉＨ
4 ／Ｈ2 （１０％）の流量を５０ＳＣＣＭ、ＮＨ3 の流
量を１４０ＳＣＣＭ、圧力を０．２Ｔｏｒｒ、電力密度
を０．０３４Ｗ／ｃｍ2 とし、ａ−Ｓｉ：Ｈ半導体層４
の堆積条件は、基板温度ＴS を２５０℃、ＳｉＨ4 ／Ｈ
2 （１０％）の流量を３００ＳＣＣＭ、圧力を０．５Ｔ
ｏｒｒ、電力密度を０．０１２Ｗ／ｃｍ2 とし、ドーピ
ング半導体層５の堆積条件は基板温度ＴS を２５０℃、
ドーピングガスとしてＰＨ3 ／ＳｉＨ4 を流量５０００
ｐｐｍ、圧力を０．５Ｔｏｒｒ、電力密度を０．０９７
Ｗ／ｃｍ2 とした（図４２）。その後、ＣＦ4 ＋Ｏ2ガ
スを用いて絶縁層３、ａ−Ｓｉ：Ｈ半導体層４、ドーピ
ング半導体層５をドライエッチングにより島状にパター
ニングした（図４３）。次にスパッタ法によりＡｌ膜を
５０００オングストローム堆積し、電極６となるように
パターニングして形成し、その後、ＣＦ4 ＋Ｏ2 ガスを
用いてドーピング半導体層５及び半導体層４の一部をド
ライエッチングにより除去した。次に、ＡｒＦ１９３ｎ
ｍのエキシマレーザー光１３０１を光学系に設置したマ
スクを介して、チャネル部となる部分のみ照射した（図
４４）。エキシマレーザーの照射はＮＨ3 ガスを含む雰
囲気で、圧力を３００Ｔｏｒｒとし、エキシマレーザー
光１３０１のエネルギー密度を３０ｍＪ／ｃｍ2 として
行い、半導体層４の表面側から２０００オングストロー
ムのみＳｉ3 Ｎ4 に改質して、チャネル保護層としての
絶縁層１３を形成し、引き続き、雰囲気をＮＨ3 から真
空雰囲気に変更し、更に、エキシマレーザーの波長をＫ
ｒＦ２４８ｎｍと変更し、２００ｍＪ／ｃｍ2 のエネル
ギー密度で同一位置に照射し、チャネルとなる半導体層
４をＰ−Ｓｉ半導体層１４に改質して形成した（図４
５）。本実施形態では、低温で良質のチャネル保護用の
絶縁層１３と良質のＰ−Ｓｉ半導体層１４が実質的に界
面が清浄な状態で形成されている。
【０１１４】こうして得られたＴＦＴ特性を評価した結
果、非常に良好な結果が得られ、特に従来問題となって
いた電子の易動度を３０ｃｍ2 ／Ｖ・Ｓと飛躍的に向上
させることができた。このように、本実施形態では、使
用マスクの枚数の増加もなく安価に高性能なＴＦＴを製
造することが可能となった。 〔実施形態１７〕図４６は本発明における他の実施形態
を示す模式的断面図である。本実施形態は実施形態１５
で示した構成の変形例で、絶縁性基板１と半導体層４と
の密着性向上策として、前記絶縁性基板１の全面に下地
層１１としてａ−Ｓｉ：Ｈ半導体層あるいはＳｉＮｘ絶
縁層を５００オングストロームの厚さで堆積し、引き続
き、真空を破ることなくａ−Ｓｉ：Ｈ半導体層４、ドー
ピング半導体層５を堆積したものである。下地層１１と
なるａ−Ｓｉ：Ｈ半導体層は基板温度ＴS を２５０℃、
ＳｉＨ4 （１００％）の流量を４０ＳＣＣＭ、圧力を
０．０５Ｔｏｒｒ、電力密度を０．１５Ｗ／ｃｍ2 と
し、ＳｉＮｘ絶縁層は、基板温度ＴS を２５０℃、Ｓｉ
Ｈ4／Ｈ2 （１０％）の流量を５０ＳＣＣＭ、ＮＨ3 の
流量を１４０ＳＣＣＭ、圧力を０．２Ｔｏｒｒ、電力密
度を０．０３４Ｗ／ｃｍ2 の堆積条件で夫々形成した。
【０１１５】本実施形態で得られたＴＦＴは、絶縁性基
板１上に下地層１１を堆積したことにより、ａ−Ｓｉ：
Ｈ半導体層４と絶縁性基板１の密着を他の前処理工程を
用いることなく向上させることができ、スループットが
更に向上した高性能なＴＦＴを安価に製造することが可
能となった。 〔実施形態１８〕図４７は実施形態１５で示した本発明
による製造工程でＴＦＴを作製する際に、エキシマレー
ザーによる絶縁層１３の形成時及びＰ−Ｓｉ半導体層１
４の形成時に、ＴＦＴとなる部分のみエキシマレーザー
のエネルギーを光学系に設置したマスクを開口して照
射、改質し、他の部分を改質しないことにより得られる
コプラナー型のａ−Ｓｉ：Ｈ光センサーの模式的断面図
である。同一基板上に、同一プロセスでＴＦＴと光セン
サーを形成できるため、スループットが高く、安価で高
性能な画像読取り装置を製造することができた。
【０１１６】本実施形態においては、光センサーとして
のａ−Ｓｉ：Ｈ半導体層４はＳ／Ｎを向上させるために
５０００オングストローム程度の厚さが求められるた
め、ａ−Ｓｉ：Ｈ半導体層４の堆積時の膜厚を５０００
オングストロームとし、ＴＦＴ部の改質の際、ゲート絶
縁層１３を３０００オングストローム、Ｐ−Ｓｉ半導体
層１４を２０００オングストロームとして改質形成し
た。
【０１１７】図４８に、実施形態１５で説明したＴＦＴ
を用いた画像読取り装置の模式的断面図を示す。Ｓ１は
エキシマレーザーを照射しなかったことによりａ−Ｓ
ｉ：Ｈ半導体層４で形成されたコプラナー型のａ−Ｓ
ｉ：Ｈ光センサー部、Ｃ１はＳ１で発生した電荷を蓄積
するためのコンデンサー部、ＴＦＴ１はチャネル部にエ
キシマレーザーが照射されて改質されたポリシリコンＴ
ＦＴで、蓄積された電荷を転送するための転送用ＴＦＴ
である。図４８において、これらの素子を１７２８ビッ
ト組み合わせた一次元画像読取り装置は、ＴＦＴが高速
で動作されるため、高速での画像読取りが可能となっ
た。図示していないが、これを組み合わせれば２次元の
画像読取り装置を作成できることは言うまでもない。
【０１１８】このように、本実施形態では、製造工程の
最高温度が２５０℃と低温で、更に使用マスク枚数も従
来のａ−Ｓｉ：ＨＴＦＴと同等のままであるため、従来
よりも高性能なＴＦＴを安価に製造することが可能とな
った。
【０１１９】また本実施形態によれば、駆動系として高
性能なＰ−ＳｉＴＦＴ及びシフトレジスタを用いたコプ
ラナー型光センサーを同一基板上にマスク枚数としてＴ
ＦＴを形成する場合と同等のまま製造できるため、高出
力の光センサーを高性能なＰ−ＳｉＴＦＴ、シフトレジ
スターで駆動できる高性能な画像読取り装置が安価で製
造できるようになった。 〔実施形態１９〕図４９は実施形態１７で示した本発明
における製造工程でＴＦＴを作製する際に、実施形態１
８と同様にマスク枚数を増やすことなしに形成できるコ
プラナー型のａ−Ｓｉ：Ｈ光センサーの模式的断面図で
ある。本実施形態におけるａ−Ｓｉ：Ｈ光センサーは下
地層１１の効果により、同一のａ−Ｓｉ：Ｈ半導体層の
光出力の３倍以上の光出力が得られるため、更に高出力
の光センサーを高性能なＰ−ＳｉＴＦＴ、シフトレジス
ターで駆動できる高性能な画像読取り装置が安価で製造
できるようになった。 〔実施形態２０〕図５０は実施形態１６で示した本発明
における製造工程でＴＦＴを作製する際に、マスク枚数
を増やすことなく形成できるＭＩＳ型のａ−Ｓｉ：Ｈ光
センサーの断面図である。本実施形態におけるａ−Ｓ
ｉ：Ｈ光センサーは高速で応答できる為、これを高性能
なＰ−ＳｉＴＦＴ、シフトレジスターで駆動できる高性
能な画像読取り装置が安価で製造できるようになった。 〔実施形態２１〕図５１及び図５２に、実施形態１６に
より形成したＴＦＴをマトリクス状に配列して駆動す
る、大画面に対応できる液晶表示装置の一画素分のアレ
ー部分の模式的平面図及び模式的断面図を示す。ＴＦＴ
部は、ガラス基板等の絶縁性基板１、ゲート電極及びゲ
ート配線２、ゲート絶縁層３、ａ−Ｓｉ：Ｈ半導体層
４、ドーピング半導体層５、エキシマレーザーにより改
質・形成したチャネル保護用の絶縁層１３、エキシマレ
ーザーにより改質・形成したＰ−Ｓｉ半導体層１４、電
極６から構成され、画素部は、電極６に接続された透明
電極から成る個別電極（ここでは画素電極）７から構成
されている。このように形成されたＰ−ＳｉＴＦＴは、
従来のａ−Ｓｉ：ＨＴＦＴに比べて電子の易動度が二桁
程度高いため、大画面化、高精細化に伴う書き込み時間
の短縮においても、十分にその性能を発揮でき、更に、
ＴＦＴの大きさを小さくできるため、画素の開口率を向
上させることができ、画面の明るさを向上させることが
可能となった。更に、従来のａ−Ｓｉ：ＨＴＦＴにおい
て必要とされていたＴＦＴの入射光による誤動作を防止
するための遮光層も必要でなくなることにより、工程が
短縮され歩留の向上と合わせて、安価で高性能、高精
細、大画面の液晶表示装置を製造できた。
【０１２０】このように、本実施形態では、使用マスク
枚数を従来のａ−Ｓｉ：ＨＴＦＴと同等かあるいはそれ
より少ない枚数で製造でき、従来よりも安価に高性能な
ＴＦＴ及びそれを搭載した電子装置を製造することが可
能となった。
【０１２１】尚、図示していないが、画素電極７には対
向電極が対向されて配され、それらの電極間に液晶材料
が配されている。 〔実施形態２２〕図５３は本発明の一実施形態のＴＦＴ
を示す模式的断面図である。１はガラス基板等の絶縁性
基板であり、この上に、非晶質シリコン（以下ａ−Ｓ
ｉ：Ｈ）よりなる半導体層４を形成し、ＴＦＴのチャネ
ルとなる部分の半導体層４をエキシマレーザーによりＳ
ｉＯ2 ，Ｓｉ3 Ｎ4 等の絶縁層１３に改質して形成し、
更に、該絶縁層１３の下の前記半導体層４を引き続きエ
キシマレーザーによりポリシリコン（以下Ｐ−Ｓｉ）よ
りなる半導体層１４に改質して形成する。次に、ソース
・ドレイン電極になる部分の前記半導体層４をエキシマ
レーザードーピングにより、ドーピング半導体層１２と
して改質形成する。その後、電極６を形成した後、絶縁
層３、ゲート電極としての電極２を形成した。なお、７
は個別電極である。
【０１２２】次に、このＴＦＴの具体的な製造工程を図
５４〜図５９により説明する。絶縁性基板１を半導体層
４との密着性が向上するように前処理を行い、その後、
前記絶縁性基板１の全面にプラズマＣＶＤ法により、ａ
−Ｓｉ：Ｈ半導体層４を堆積した。ａ−Ｓｉ：Ｈ半導体
層４の堆積条件は、基板温度ＴS を２５０℃、ＳｉＨ 4
／Ｈ2 （１０％）の流量を３００ＳＣＣＭ、圧力を０．
５Ｔｏｒｒ、電力密度を０．０１２Ｗ／ｃｍ2 とし、３
０００オングストロームの厚さ堆積した。その後、ＴＦ
Ｔのチャネルとなる部分のみにＡｒＦ１９３ｎｍのエキ
シマレーザー光１３０１をエネルギー密度３０ｍＪ／ｃ
ｍ2 でＮＨ3 ガスを含む雰囲気で圧力３００Ｔｏｒｒで
照射し（図５４）、ａ−Ｓｉ：Ｈ半導体層４の表面側か
ら２０００オングストロームのみＳｉ3 Ｎ4 に改質し
て、ゲート絶縁膜としての絶縁層１３を形成した。引き
続き、雰囲気をＮＨ3 から真空雰囲気に変更し、更に、
エキシマレーザーの波長をＫｒＦ２４８ｎｍと変更し、
２００ｍＪ／ｃｍ2 のエネルギー密度で同一位置に照射
し、チャネルとなる半導体層４をＰ−Ｓｉ半導体層１４
に改質して形成した。更に、雰囲気をＰＣｌ3 ガスを含
み圧力５Ｔｏｒｒに変更し、ＡｒＦ１９３ｎｍのエキシ
マレーザー光１３０１をＴＦＴのソース・ドレイン電極
となる部分のみに照射し（図５５）、この部分にＰ原子
を拡散させ、オーミックコンタクト層となるドーピング
半導体層１２を表面側から２０００オングストロームの
深さまで形成し、その後、ＣＦ4 ＋Ｏ2 ガスを用いて、
半導体層４，１４及びドーピング半導体層１２をドライ
エッチングにより島状にパターニングした（図５６）。
次に、スパッタ法により、Ａｌ膜を５０００オングスト
ローム堆積し、電極６となるようにパターニングにより
形成し（図５７）、続いて、プラズマＣＶＤ法により、
１５０℃で絶縁層３を形成し（図５８）、更にスパッタ
法によりＡｌ膜を堆積し、パターニングによりゲート電
極２を形成し、ＴＦＴを完成させた（図５９）。本実施
形態では、製造工程の基板の最高温度が２５０℃の低温
で形成でき、更に、良質のゲート絶縁層１３と良質のＰ
−Ｓｉ半導体層１４が実質的に界面が清浄な状態で形成
され、更に、ドーピング半導体層１２は基板全体に亘っ
て、均一な厚さと良好な膜質で形成された。本実施形態
では、エキシマレーザーの光学系にマスクを設置してお
り、必要な照射部分のみマスクを通過してレーザーエネ
ルギーが照射される為、フォトマスクを増やすことな
く、更に、ドーピング半導体層１２のエッチング工程の
不均一さを伴なわずにＴＦＴを完成させることができ
た。
【０１２３】こうして得られたＴＦＴ特性を評価した結
果、大面積にわたってＯＮ／ＯＦＦ比、Ｖth等の特性が
均一となり、特に従来問題となっていた電子の易動度を
３０ｃｍ2 ／Ｖ・Ｓと飛躍的に向上させることができ
た。このように、本実施形態では製造工程の基板の最高
温度が２５０℃と低温で、更に使用マスク枚数も少なく
すみ安価に高性能なＴＦＴを製造することが可能となっ
た。
【０１２４】また、絶縁層１３の形成時に雰囲気ガスと
してＮ2 Ｏを用いてＳｉＯ2 を形成したＴＦＴにおいて
も、ほぼ同様の良好な結果であった。 〔実施形態２３〕図６０は本発明における他の実施形態
の模式的断面図を示したものである。１はガラス基板等
の絶縁性基板であり、この上にゲート電極２を形成した
後、ＳｉＯ2 やＳｉＮｘよりなる絶縁層３、ａ−Ｓｉ：
Ｈ半導体層４を形成し、ＴＦＴのチャネルとなる部分の
半導体層４をエキシマレーザーによりＳｉＯ2 やＳｉ3
Ｎ 4 等の絶縁層１３に改質して形成し、更に、該絶縁層
１３の下の前記半導体層４を引き続きエキシマレーザー
によりＰ−Ｓｉ半導体層１４に改質して形成する。次
に、ソース・ドレイン電極になる部分の前記半導体層４
をエキシマレーザードーピングにより、ドーピング半導
体層１２として改質形成する。その後、電極６を形成し
てＴＦＴを完成させた。
【０１２５】次に、このＴＦＴの具体的な製造工程を図
６１〜図６４により説明する。まず絶縁性基板１の全面
にスパッタ法によりＣｒ膜を１０００オングストローム
堆積し、ゲート電極２としてパターニング形成した後、
プラズマＣＶＤ法により、ＳｉＮｘよりなる絶縁層３、
ａ−Ｓｉ：Ｈよりなる半導体層４をそれぞれ３０００オ
ングストロームの厚さで堆積した。絶縁層３の堆積条件
は、基板温度ＴS を３５０℃、ＳｉＨ4 ／Ｈ2 （１０
％）の流量を５０ＳＣＣＭ、ＮＨ3 の流量を１４０ＳＣ
ＣＭ、圧力を０．２Ｔｏｒｒ、電力密度を０．０３４Ｗ
／ｃｍ2 とし、ａ−Ｓｉ：Ｈ半導体層４の堆積条件は基
板温度ＴS を２５０℃、ＳｉＨ4 ／Ｈ2 （１０％）の流
量を３００ＳＣＣＭ、圧力を０．５Ｔｏｒｒ、電力密度
を０．０１２Ｗ／ｃｍ2 とした。その後、ＴＦＴのチャ
ネルとなる部分のみに、ＡｒＦ１９３ｎｍのエキシマレ
ーザー光１３０１をエネルギー密度３０ｍＪ／ｃｍ2 で
ＮＨ 3 ガスを含む雰囲気で圧力３００Ｔｏｒｒで照射し
（図６１）、ａ−Ｓｉ：Ｈ半導体層４の表面側から２０
００オングストロームのみＳｉ3 Ｎ4 に改質して、チャ
ネル保護層としての絶縁層１３を形成した。引き続き、
雰囲気をＮＨ3 から真空雰囲気に変更し、更に、エキシ
マレーザー光１３０１の波長をＫｒＦ２４８ｎｍと変更
し、２００ｍＪ／ｃｍ2 のエネルギー密度で同一位置に
照射し、チャネルとなる半導体層４をＰ−Ｓｉ半導体層
１４に改質して形成した。更に、雰囲気をＰＣｌ3 ガス
を含み圧力５Ｔｏｒｒに変更し、ＡｒＦ１９３ｎｍのエ
キシマレーザー光１３０１をＴＦＴのソース・ドレイン
電極となる部分のみに照射し（図６２）、この部分にＰ
原子を拡散させ、オーミックコンタクト層となるドーピ
ング半導体層１２を表面側から２０００オングストロー
ムの深さまで形成し、その後、ＣＦ4 ＋Ｏ2 ガスを用い
て、半導体層４及び１４及びドーピング半導体層１２を
ドライエッチングにより島状にパターニングした（図６
３）。次にスパッタ法により、Ａｌ膜を５０００オング
ストローム堆積し、電極６となるようにパターニングに
より形成し、ＴＦＴを完成させた（図６４）。本実施形
態では、良質のチャネル保護用の絶縁層１３と良質のＰ
−Ｓｉ半導体層１４が低温で形成でき、更に、前記絶縁
層１３と前記半導体層１４の界面が実質的に清浄な状態
で形成され、ドーピング半導体層１２は基板全体に亘っ
て、均一な厚さと良好な膜質で形成された。本実施形態
では、エキシマレーザーの光学系にマスクを設置してお
り、必要な照射部分のみマスクを通過してレーザーエネ
ルギーが照射されるため、フォトマスクを増やすことな
く、更に、ドーピング半導体層１２のエッチング工程の
不均一さを伴なわずに、ＴＦＴを完成させることができ
た。
【０１２６】こうして得られたＴＦＴ特性を評価した結
果、非常に良好な結果が得られ、特に、従来問題となっ
ていた電子の易動度を３０ｃｍ2 ／Ｖ・Ｓと飛躍的に向
上させることができた。このように、本実施形態では、
使用マスク枚数の増加もなく、安価に高性能なＴＦＴを
製造することが可能となった。 〔実施形態２４〕図６５は本発明における他の実施形態
を示す模式的断面図である。本実施形態は、実施形態１
で示した構成の変形例で、絶縁性基板１と半導体層４と
の密着性向上策として、前記絶縁性基板１の全面に下地
層１１として、ａ−Ｓｉ：Ｈ半導体層あるいはＳｉＮｘ
絶縁層を５００オングストロームの厚さで堆積し、引き
続き、真空を破ることなくａ−Ｓｉ：Ｈ半導体層４を堆
積したものである。下地層１１となるａ−Ｓｉ：Ｈ半導
体層は基板温度ＴS を２５０℃、ＳｉＨ4 （１００％）
の流量を４０ＳＣＣＭ、圧力を０．０５Ｔｏｒｒ、電力
密度を０．１５Ｗ／ｃｍ2 とし、ＳｉＮｘ絶縁層は基板
温度ＴS は２５０℃、ＳｉＨ4 ／Ｈ2 （１０％）の流量
を５０ＳＣＣＭ、ＮＨ3 の流量を１４０ＳＣＣＭ、圧力
を０．２Ｔｏｒｒ、電力密度を０．０３４Ｗ／ｃｍ2 の
堆積条件で形成した。
【０１２７】本実施形態で得られたＴＦＴは、絶縁性基
板１上に下地層１１を堆積したことにより、ａ−Ｓｉ：
Ｈ半導体層４と絶縁性基板１の密着を他の前処理工程を
用いることなく向上させることができ、スループットが
更に向上した高性能なＴＦＴを安価に製造することが可
能となった。 〔実施形態２５〕図６６は実施形態２２で示した本発明
による製造工程でＴＦＴを作製する際に、エキシマレー
ザーによる絶縁層１３の形成時及びＰ−Ｓｉ半導体層１
４の形成時に、ＴＦＴとなる部分のみエキシマレーザー
のエネルギーを光学系に設置したマスクを開口して照
射、改質し、他の部分を改質しないことにより得られる
コプラナー型のａ−Ｓｉ：Ｈ光センサーの模式的断面図
である。同一基板上に同一プロセスでＴＦＴと光センサ
ーを形成できるため、スループットが高く、安価で高性
能な画像読取り装置を製造することができた。
【０１２８】本実施形態においては、光センサーとして
のａ−Ｓｉ：Ｈ半導体層４はＳ／Ｎを向上させるために
５０００オングストローム程度の厚さが求められるた
め、ａ−Ｓｉ：Ｈ半導体層４の堆積時の膜厚を５０００
オングストロームとし、ＴＦＴ改質の際、ゲート絶縁層
１３を３０００オングストローム、Ｐ−Ｓｉ半導体層１
４を２０００オングストロームとして改質形成した。
【０１２９】図６７に、実施形態２２で説明したＴＦＴ
を用いた画像読取り装置の模式的断面図を示す。Ｓ１は
ドーピング半導体層１２のみをエキシマレーザードーピ
ングにより形成したコプラナー型のａ−Ｓｉ：Ｈ光セン
サー部、Ｃ１はＳ１で発生した電荷を蓄積するためのコ
ンデンサー部、ＴＦＴ１はチャネル部にエキシマレーザ
ーが照射されて改質されたポリシリコンＴＦＴで、蓄積
された電荷を転送するための転送用ＴＦＴである。図６
７において、これらの素子を１７２８ビット組み合わせ
た一次元画像読取り装置は、ＴＦＴが高速で動作される
ため、高速での画像読取りが可能となった。図示してい
ないが、これを組み合わせれば２次元の画像読取り装置
を作製できることは言うまでもない。
【０１３０】本実施形態によれば、駆動系として高性能
なＰ−ＳｉＴＦＴ及びシフトレジスターを用いたコプラ
ナー型光センサーを同一基板上にマスク枚数としてＴＦ
Ｔを形成する場合と同等のまま製造でき、更に、ドーピ
ング半導体層のエッチング工程が不要となる為、光セン
サーとしてのバラツキも減少された高出力の光センサー
を高性能なＰ−ＳｉＴＦＴシフトレジスターで駆動でき
る高性能な画像読取り装置が安価で製造できた。 〔実施形態２６〕図６８は実施形態２４で示した本発明
における製造工程でＴＦＴを作製する際に、実施形態２
５と同様にマスク枚数を増やすことなしに形成できるコ
プラナー型のａ−Ｓｉ：Ｈ光センサーの模式的断面図で
ある。本実施形態におけるａ−Ｓｉ：Ｈ光センサーは下
地層１１の効果により、同一のａ−Ｓｉ：Ｈ半導体層の
光出力の３倍以上の光出力が得られるため、更に高出力
の光センサーを高性能なＰ−ＳｉＴＦＴ、シフトレジス
ターで駆動できる高性能な画像読取り装置が安価で製造
できるようになった。 〔実施形態２７〕図６９は実施形態２３で示した本発明
における製造工程でＴＦＴを作製する際に、マスク枚数
を増やすことなく形成できるＭＩＳ型のａ−Ｓｉ：Ｈ光
センサーの模式的断面図である。本実施形態におけるａ
−Ｓｉ：Ｈ光センサーは高速で応答できる為、これを高
性能なＰ−ＳｉＴＦＴ、シフトレジスターで駆動できる
高性能な画像読取り装置が安価で製造できるようになっ
た。 〔実施形態２８〕実施形態２３で説明したＴＦＴを用い
た以外は実施形態２１と同様にして液晶表示装置を作製
したところ、歩留り良く作製することができた。また、
作製された液晶表示装置は画面全面にわたって高コント
ラストでＳＮ比が高く、動画表示も鮮明に行なうことが
できた。 〔実施形態２９〕図７１は、本発明の一実施形態を説明
するための模式的断面図である。ここで、符号１はガラ
ス基板などの絶縁性基板であり、この基板上に電極６２
を形成した後で、ＳｉＯ2 やＳｉＮｘよりなるゲート絶
縁層６３、非単結晶半導体層６４、例えば、ａ−Ｓｉ：
Ｈ半導体層である。ＴＦＴのチャネルとなる部分の上に
はエキシマレーザーによりＳｉＯ2 やＳｉ3 Ｎ4 などに
改質された絶縁層１３を有し、ドーピング半導体層１２
になる部分を、エキシマレーザードーピングにより、半
導体層６４をドーピング半導体層１２として改質してい
る。なお、この実施形態では、ＴＦＴのソース・ドレイ
ンを形成するドーピング半導体層１２の部分のみを、再
度、エキシマレーザードーピングにより、より厚く改質
し、次に、その上に電極６６を形成する。
【０１３１】次に、本発明の具体的な半導体装置の製造
方法を図７２〜図７６を参照して説明する。ここでは、
先ず、絶縁性基板６１の全面に対して、スパッタ法によ
り、Ｃｒ膜を１０００オングストロームの厚さで堆積
し、電極６２としてパターニング形成した後、プラズマ
ＣＶＤ法により、ＳｉＮｘよりなる絶縁層６３及びａ−
Ｓｉ：Ｈよりなる半導体層６４を、それぞれ、３０００
オングストローム、３３００オングストロームの厚さで
堆積した。
【０１３２】なお、絶縁層６３の堆積条件は、基板温度
ＴS を３５０℃、ＳｉＨ4 ／Ｈ2 （１０％）の流量を５
０ＳＣＣＭ、ＮＨ3 の流量を１４０ＳＣＣＭ、圧力を
０．２Ｔｏｒｒ、電力密度を０．０３４Ｗ／ｃｍ2 と
し、また、ａ−Ｓｉ：Ｈ半導体層６４の堆積条件は、基
板温度ＴS を２５０℃、ＳｉＨ4 ／Ｈ2 （１０％）の流
量を３００ＳＣＣＭ、圧力を０．５Ｔｏｒｒ、電力密度
を０．０１２Ｗ／ｃｍ2 とした。
【０１３３】その後、基板温度ＴS を２００℃として、
ＴＦＴのチャネルとなる部分のみに対して、ＡｒＦ：１
９３ｎｍのエキシマレーザー光１３０１を、そのエネル
ギー密度を３０ｍＪ／ｃｍ2 とし、ＮＨ3 ガスを含む雰
囲気下で、圧力を３００Ｔｏｒｒにて照射し（図７２を
参照）、ａ−Ｓｉ：Ｈ半導体層６４の表面側から２３０
０オングストロームの厚さのみをＳｉ3 Ｎ4 に改質し
て、チャネル保護層としての絶縁層１３を形成した。
【０１３４】引き続き、雰囲気をＰＣｌ3 ：５Ｔｏｒｒ
に変更し、更に、エキシマレーザーの光学系に配置した
マスクを変更し、ＡｒＦ：１９３ｎｍのエキシマレーザ
ー光１３０１を、エネルギー密度を２００ｍＪ／ｃｍ2
として照射して、前記のように、Ｓｉ3 Ｎ4 に改質した
部分以外の、ａ−Ｓｉ：Ｈ半導体層４を、表面側から３
００オングストロームの深さまで、ドーピング半導体層
１２として形成した（図７３を参照）。
【０１３５】その後、エキシマレーザーの光学系に設置
したマスクを変更し、ＴＦＴのソース・ドレイン電極と
なる部分のみに、前記の条件で、エキシマレーザーを照
射して、ドーピング半導体層１２を、表面側から、総計
２５００オングストロームの深さまで形成し（図７４を
参照）、その後、ＣＦ4 ＋Ｏ2 ガスを用いて、所望の形
状に島状にパターニングした。次に、スパッタ法によ
り、Ａｌ膜を１μｍ堆積し、電極となるように、パター
ニングにより形成し（図７５を参照）、最後に、保護層
６８としてのＳｉＮｘを、プラズマＣＶＤ法により形成
し、アレイ工程を完成させた（図７６を参照）。
【０１３６】なお、この実施の形態では、ＭＩＳ型セン
サー上の透明電極であるドーピング半導体層１２を、３
００オングストロームと、薄く形成でき、ＴＦＴ上のド
ーピング半導体層１２を厚く形成できる。更に、基板温
度２００℃で、エキシマレーザーを用いて改質したドー
ピング半導体層１２は、その比抵抗が０．２Ω・ｃｍと
低くなるので、ＭＩＳ型センサーには、ドーピング半導
体層での光吸収が少なくなり、ＴＦＴは十分な転送能力
を持つことになり、更に、ドーピング半導体層１２をＴ
ＦＴのチャネル近くまで形成できたことにより、チャネ
ル抵抗が小さくなる。
【０１３７】このようにして、従来に比較して、約１．
３倍の光出力を持つ光センサーと高性能なＴＦＴとによ
る、大面積に対応する、高性能な放射線検出装置を形成
できた。更に、本発明によれば、従来のチャネルエッチ
タイプのソース・ドレイン電極を形成するためのフォト
マスクが、少なくとも１枚は削減でき、大面積エッチン
グにおける不均一性から生じるＶthのバラツキなども改
善できる。また、エキシマレーザーによる改質は、膜厚
分布の均一性が良く、スループットも速いので、大面積
でも、面内の均一性が良い、高性能な放射線検出装置が
安価に提供できる。更に、ＴＦＴ部のａ−Ｓｉ：Ｈ層
が、実質的に薄く形成されるために、ＴＦＴへの光の入
射による誤動作などの不具合が軽減され、従来から必要
であった遮光膜が不用とすることも可能となり、その
分、更に安価に製造できる。 〔実施形態３０〕図７７は、本実施形態を説明するため
の模式的断面図である。ここで、符号１はガラス基板な
どの絶縁性基板であり、この基板上に電極２が形成さ
れ、更にＳｉＯ2 やＳｉＮｘよりなる絶縁層３、ａ−Ｓ
ｉ：Ｈ半導体層４を有し、また、ＴＦＴのチャネルとな
る部分の半導体層６４を、エキシマレーザーによりＳｉ
Ｏ2やＳｉ3 Ｎ4 などを改質した絶縁層１３を有し、更
に、該絶縁層１３の下の前記半導体層６４を、エキシマ
レーザーにより改質したＰ−Ｓｉ半導体層１４を有す
る。また、ドーピング半導体層１２になる部分は、エキ
シマレーザードーピングにより、前記半導体層６４をド
ーピング半導体層１２として改質して設けられている。
更に、ＴＦＴのソース・ドレインを形成するドーピング
半導体層１２の部分のみは、再度、エキシマレーザード
ーピングされ厚くされ、その上に電極６６が設けられて
いる。
【０１３８】次に、この発明の実施の形態を実現する具
体的な形成方法を図７８〜図８２により説明する。スパ
ッタ法により、絶縁性基板６１の全面にＣｒ膜を１００
０オングストロームの厚さで堆積し、電極６２として、
パターニングを成した後、プラズマＣＶＤ法により、Ｓ
ｉＮｘよりなる絶縁層６３、ａ−Ｓｉ：Ｈよりなる半導
体層６４を、それぞれ、３０００オングストローム、３
３００オングストロームの厚さで堆積した。
【０１３９】この絶縁層６３の堆積条件としては、基板
温度ＴS を３５０℃、ＳｉＨ4 ／Ｈ 2 （１０％）の流量
を５０ＳＣＣＭ、ＮＨ3 の流量を１４０ＳＣＣＭ、圧力
を０．２Ｔｏｒｒ、電力密度を０．０３４Ｗ／ｃｍ2 と
し、また、そのａ−Ｓｉ：Ｈ半導体層６４の堆積条件と
しては、基板温度ＴS を２５０℃、ＳｉＨ4 ／Ｈ2 （１
０％）の流量を３００ＳＣＣＭ、圧力を０．５Ｔｏｒ
ｒ、電力密度を０．０１２Ｗ／ｃｍ2 とした。
【０１４０】その後、基板温度ＴS を２００℃として、
ＴＦＴのチャネルとなる部分のみには、ＡｒＦ：１９３
ｎｍのエキシマレーザー光１３０１を、エネルギー密度
を３０ｍＪ／ｃｍ2 とし、ＮＨ3 ガスを含む雰囲気下
で、圧力を３００Ｔｏｒｒとして照射し（図７８を参
照）、また、ａ−Ｓｉ：Ｈ半導体層６４の表面側から２
３００オングストロームの厚さのみをＳｉ3 Ｎ4 に改質
して、チャネル保護層としての絶縁層１３を形成した。
【０１４１】更に、引き続き、雰囲気をＮＨ3 から真空
雰囲気に変更し、また、エキシマレーザーの波長を、Ｋ
ｒＦ：２４８ｎｍと変更し、２００ｍＪ／ｃｍ2 のエネ
ルギー密度で、同一位置にエキシマレーザー光１３０１
を照射し、チャネルとなる半導体層６４を、Ｐ−Ｓｉ半
導体層１４に改質した。更に、エキシマレーザー光１３
０１の波長を、ＡｒＦ：１９３ｎｍと変更し、光学系に
設置したマスクを変更し、雰囲気をＰＣｌ3 を含有する
圧力５Ｔｏｒｒとし、エネルギー密度を２００ｍＪ／ｃ
ｍ2 として照射して、前記Ｓｉ3 Ｎ4 及びＰ−Ｓｉに改
質した部分以外の、ａ−Ｓｉ：Ｈ半導体層６４を、表面
側から３００オングストロームの深さまで、ドーピング
半導体層１２として形成した（図７９を参照）。
【０１４２】その後、エキシマレーザーの光学系に設置
したマスクを変更し、ＴＦＴのソース・ドレイン電極と
なる部分のみに、前記の条件で、レーザー光１３０１を
照射して、ドーピング半導体層１２を、表面側から、総
計２５００オングストロームの深さまで形成し（図８０
を参照）、その後、ＣＦ4 ＋Ｏ2 ガスを用いて、島状に
パターニングした。
【０１４３】なお、その後、スパッタ法により、Ａｌ膜
を１μｍ堆積し、電極６６となるように、パターニング
により形成し（図８１を参照）、最後に、プラズマＣＶ
Ｄ法で、保護層６８としてのＳｉＮｘを形成した（図８
２を参照）。
【０１４４】なお、本実施の形態では、ＭＩＳ型センサ
ー上の透明電極であるドーピング半導体層１２を３００
オングストロームの厚さに薄く、形成でき、また、ＴＦ
Ｔ上のドーピング半導体層１２を、厚く形成できる。更
に、基板温度ＴS を２００℃と低くでき、エキシマレー
ザーを用いて改質形成したドーピング半導体層１２は、
その比抵抗が０．２Ω・ｃｍと低く、また、ＴＦＴのチ
ャネル部は、電子の易動度が３０ｃｍ2 ／Ｖ・Ｓと飛躍
的に向上できるため、ＭＩＳ型センサーには、ドーピン
グ半導体層での光吸収が少なくなり、ＴＦＴは、従来例
より小さくても、十分な転送能力が得られ、このことに
より、光センサーの開口率を、従来よりも１０％も向上
できた。
【０１４５】このようにして、本発明では、従来の約
１．５倍の光出力を持つ光センサーと高速に応答でき
る、高性能なＰ−ＳｉＴＦＴとによる、大面積にも対応
できる高性能な放射線検出装置を構成できた。更に、本
発明によれば、従来のチャネルエッチタイプのソース・
ドレイン電極を形成するためのフォトマスクが、少なく
とも１枚削減でき、Ｖthシフトなどの信頼性も確保で
き、安定な高性能Ｐ−ＳｉＴＦＴによる放射線検出装置
を安価に提供できる。更に、従来のａ−Ｓｉ：Ｈ半導体
４を用いた薄膜トランジスタにおいて見られた、ＴＦＴ
への光入射による誤動作が、本発明では、解消されてい
る。
【０１４６】なお、本発明の上述の実施の形態において
は、蛍光体を設置した放射線検出装置について説明した
が、蛍光体を用いないで、直接可視光を入力できる２次
元あるいは１次元の画像読取り装置としても適用できる
ことは言うまでもない。
【０１４７】もちろん、実施形態２９，３０で説明した
更なるドーピング層の形成、言い換えればドーピング層
１２の厚さの増加は、前述したエキシマレーザー光を利
用したドーピング層形成例のいずれにも必要に応じて適
用することができる。
【０１４８】
【発明の効果】以上説明したように、本発明によれば、
半導体層を形成した後にエキシマレーザーを用いて、前
記半導体層を絶縁層に改質して形成することにより、良
質な絶縁層を低温で形成できる。更に、半導体層の層方
向の一部に絶縁層を改質して設ければ、半導体層と絶縁
層の界面を清浄に形成し、マスク枚数を増やすことな
く、低温で良質の絶縁層と劣化のない半導体層とを接し
て形成できる。したがって、マスク枚数を増やすことな
く、安価に高性能なＴＦＴや光センサーなどの半導体素
子を有する半導体装置を製造することが可能となる。
【０１４９】また本発明によれば、半導体層を形成した
後にエキシマレーザーを用いて、前記半導体層を絶縁層
に改質して形成し、更にエキシマレーザーを用いて、ド
ーピング半導体層を形成することにより、良質な絶縁
層、ドーピング半導体層を低温で形成できる。そして、
絶縁層の改質を半導体層の層方向の一部とすれば、半導
体層と絶縁層の界面が清浄に形成できる。
【０１５０】また本発明によれば、前記絶縁層を前記半
導体層の層方向の一部に形成し、該絶縁層に改質されな
い半導体層の層方向の部分を薄膜トランジスタのチャネ
ル部とし、前記ドーピング半導体層を該薄膜トランジス
タのオーミックコンタクト層とすることで、マスク枚数
を増やすことなく、安価に高性能なＴＦＴや光センサー
などの素子を有する半導体装置を製造することが可能と
なる。
【０１５１】更に同一基板上に同一製造工程で高性能な
光センサーが形成できるため、バラツキのない高性能な
光センサーを高性能なＴＦＴ、シフトレジスターで駆動
できる高性能な画像読取り装置（撮像装置）や液晶表示
装置などの半導体装置を安価に製造することが可能とな
る。
【０１５２】また、本発明は、前記ドーピング半導体層
と前記絶縁層のそれぞれの表面が略同一平坦面を形成し
ていることにより、ゲート絶縁膜あるいはパッシィベー
ション膜を形成する際に、凹凸による膜質の不均一を生
ずることなしに良質な膜を形成でき、更に、ドーピング
半導体層がチャネル部の近くにまで形成できるため、チ
ャネル抵抗が少なく、高周波特性に優れたＴＦＴや光セ
ンサーなどの半導体素子を低温で形成できることを可能
とする。
【０１５３】加えて本発明によれば、半導体層を形成し
た後にエキシマレーザーを用いて前記半導体層の一部を
絶縁層に改質して形成し、引き続き、エキシマレーザー
を用いて前記半導体層の絶縁層に改質されてない部分を
レーザーアニールによりポリシリコン半導体層に改質し
て形成することにより、良質な絶縁層を低温で形成で
き、更に、良質なポリシリコン半導体層を低温で形成で
き、同時に、半導体層と絶縁層の界面が清浄に形成でき
た。したがって、ａ−Ｓｉ：ＨＴＦＴや光センサーなど
と同等のマスク枚数でより高性能なＰ−ＳｉＴＦＴが形
成でき、安価で高性能なＴＦＴや光センサーなどを含む
半導体装置を製造することが可能となった。
【０１５４】更に、同一基板上に同一製造工程で高性能
な光センサーが形成できるため、高性能なＰ−ＳｉＴＦ
Ｔ、シフトレジスターで駆動する高性能な画像読取り装
置を含む半導体装置を安価に製造することが可能となっ
た。
【０１５５】加えて本発明によれば、半導体層を形成し
た後にエキシマレーザーを用いて前記半導体層の層方向
の一部を絶縁層に改質して形成し、引き続きエキシマレ
ーザーを用いて前記半導体層の層方向の絶縁層に改質さ
れていない部分をレーザーアニールによりポリシリコン
半導体層に改質して形成することにより、良質な絶縁層
と良質なポリシリコン半導体層を低温で形成でき、同時
に、半導体層と絶縁層の界面が清浄に形成できた。更
に、ドーピング半導体層をエキシマレーザードーピング
により、前記半導体層の一部を改質して形成することに
より、低温で良質のオーミックコンタクト層を形成でき
た。
【０１５６】したがってａ−Ｓｉ：ＨＴＦＴや光センサ
ーなどと同等のマスク枚数でより高性能なＰ−ＳｉＴＦ
Ｔが形成でき、安価で高性能なＴＦＴや光センサーなど
を含む半導体装置を製造することが可能となった。
【０１５７】更に、同一基板上に同一製造工程で高性能
な光センサーが形成できるため、バラツキのない高性能
な光センサーを高性能なＰ−ＳｉＴＦＴ、シフトレジス
ターで駆動する高性能な画像読取り装置を安価に製造す
ることが可能となった。
【０１５８】また、本発明は前記ドーピング半導体層と
前記絶縁層のそれぞれの表面が略同一平坦面を形成して
いることにより、ゲート絶縁膜あるいはパッシィベーシ
ョン膜を形成する際に、凹凸による膜質の不均一を生ず
ることなしに良質な膜を形成でき、更に、ドーピング半
導体層がチャネル部の近くにまで形成できるため、チャ
ネル抵抗が少なく、高周波特性に優れたＴＦＴや光セン
サーなどの半導体素子を低温で形成できることを可能と
したものである。
【０１５９】更に本発明によればエキシマレーザーを用
いて形成したドーピング層の厚さをエキシマレーザーを
用いて厚くすることで、要求される厚さの異なるドーピ
ング層を有する半導体装置であっても歩留り良く、均一
かつ高精度に作製することができる。また、構成をより
最適化することができるので素子個々の特性を向上させ
ることができるだけでなく、総合的に極めて優れた特性
の半導体装置を提供できる。
【０１６０】加えて、本発明によれば、半導体層を形成
した後に、エキシマレーザーを用いて、前記半導体層を
絶縁層に改質し、更に、エキシマレーザーを用いて、Ｍ
ＩＳ型センサー用のドーピング半導体層と、ＴＦＴ用の
ドーピング半導体層とを、その形成膜の厚さを、実質的
に変えて、形成することにより、十分な光出力を持った
ＭＩＳ型センサーと、十分な転送能力を持った薄膜トラ
ンジスタとを並列的に具有する放射線を含む電磁波検出
装置のような半導体装置が形成できる。
【０１６１】また、本発明によれば、従来のチャネルエ
ッチ型に比べて、少ないマスク枚数で、面内の均一性に
優れた大面積対応の、放射線検出装置を含む半導体装置
が安価で形成できる。更に、本発明によれば、ＴＦＴと
光センサーとを、同一プロセスで形成でき、ＴＦＴ部の
半導体層を実質的に薄くできるので、ＴＦＴへの光の入
射による不具合を軽減できる。
【０１６２】また、本発明によれば、半導体層を形成し
た後に、エキシマレーザーを用いて前記半導体層の層方
向の一部を絶縁層に改質して形成し、引き続き、エキシ
マレーザーを用いて、前記絶縁層の下で、レーザーアニ
ールにより、ポリシリコン半導体層に改質することによ
り、良質な絶縁層と良質なポリシリコン半導体層を低温
で形成でき、同時に、半導体層と絶縁層の界面が清浄に
形成できる。さらに、ドーピング半導体層をエキシマレ
ーザードーピングにより、前記半導体層の一部を改質し
て形成することにより、低温で、比抵抗の小さい、良質
のドーピング半導体層を形成できる。
【０１６３】したがって、ａ−Ｓｉ：ＨＴＦＴよりも、
少ないマスク枚数での工程で、高性能で、しかも、光入
射により誤動作しないＰ−ＳｉＴＦＴと、光出力の高い
センサーとの組み合わせが得られ、それらを備えた、高
性能な放射線検出装置を製造することが可能となった。
また、この高性能なＰ−ＳｉＴＦＴを同時に形成するこ
とにより、光センサー部の開口率が向上できる。
【０１６４】更に、本発明によれば、本発明のＴＦＴを
マトリクス状に配列して画素電極と接続することで、少
ないマスク枚数で均一性が高く、高コントラストで、Ｓ
Ｎ比等に優れた高性能で高精細かつ大画面の液晶表示装
置を安価に提供することを可能にする。
【０１６５】尚、本発明は上記実施形態に限定されるわ
けではなく、本発明の主旨の範囲内において適宜変形、
組合せ可能であることは言うまでもない。
【図面の簡単な説明】
【図１】本発明のＴＦＴの一例を説明するための模式的
断面図である。
【図２】本発明のＴＦＴの作製工程の一例を説明するた
めの模式的断面図である。
【図３】本発明のＴＦＴの作製工程の一例を説明するた
めの模式的断面図である。
【図４】本発明のＴＦＴの作製工程の一例を説明するた
めの模式的断面図である。
【図５】本発明のＴＦＴの作製工程の一例を説明するた
めの模式的断面図である。
【図６】本発明のＴＦＴの作製工程の一例を説明するた
めの模式的断面図である。
【図７】本発明のＴＦＴの一例を説明するための模式的
断面図である。
【図８】本発明のＴＦＴの作製工程の一例を説明するた
めの模式的断面図である。
【図９】本発明のＴＦＴの作製工程の一例を説明するた
めの模式的断面図である。
【図１０】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図１１】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図１２】本発明のＴＦＴの一例を説明するための模式
的断面図である。
【図１３】本発明の光センサーの一例を説明するための
模式的断面図である。
【図１４】本発明の検出装置の一例を説明するための模
式的断面図である。
【図１５】本発明の光センサーの一例を説明するための
模式的断面図である。
【図１６】本発明の光センサーの一例を説明するための
模式的断面図である。
【図１７】本発明を適用可能な液晶表示装置の一例の模
式的平面図である。
【図１８】本発明のＴＦＴの一例を説明するための模式
的断面図である。
【図１９】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図２０】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図２１】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図２２】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図２３】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図２４】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図２５】本発明のＴＦＴの一例を説明するための模式
的断面図である。
【図２６】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図２７】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図２８】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図２９】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図３０】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図３１】本発明の光センサーの一例を説明するための
模式的断面図である。
【図３２】本発明の検出装置の一例を説明するための模
式的断面図である。
【図３３】本発明の光センサーの一例を説明するための
模式的断面図である。
【図３４】本発明の光センサーの一例を説明するための
模式的断面図である。
【図３５】本発明のＴＦＴの一例を説明するための模式
的断面図である。
【図３６】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図３７】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図３８】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図３９】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図４０】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図４１】本発明のＴＦＴの一例を説明するための模式
的断面図である。
【図４２】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図４３】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図４４】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図４５】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図４６】本発明のＴＦＴの一例を説明するための模式
的断面図である。
【図４７】本発明の光センサーの一例を説明するための
模式的断面図である。
【図４８】本発明の検出装置の一例を説明するための模
式的断面図である。
【図４９】本発明の光センサーの一例を説明するための
模式的断面図である。
【図５０】本発明の光センサーの一例を説明するための
模式的断面図である。
【図５１】本発明を適用可能な液晶表示装置の一例の模
式的平面図である。
【図５２】図５１に示される液晶表示装置の模式的断面
図である。
【図５３】本発明のＴＦＴの一例を説明するための模式
的断面図である。
【図５４】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図５５】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図５６】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図５７】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図５８】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図５９】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図６０】本発明のＴＦＴの一例を説明するための模式
的断面図である。
【図６１】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図６２】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図６３】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図６４】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図６５】本発明のＴＦＴの作製工程の一例を説明する
ための模式的断面図である。
【図６６】本発明の光センサーの一例を説明するための
模式的断面図である。
【図６７】本発明の検出装置の一例を説明するための模
式的断面図である。
【図６８】本発明の光センサーの一例を説明するための
模式的断面図である。
【図６９】本発明の光センサーの一例を説明するための
模式的断面図である。
【図７０】本発明の光センサーの一例を説明するための
模式的断面図である。
【図７１】本発明の検出装置の一例を説明するための模
式的断面図である。
【図７２】本発明の検出装置の作製工程の一例を説明す
るための模式的断面図である。
【図７３】本発明の検出装置の作製工程の一例を説明す
るための模式的断面図である。
【図７４】本発明の検出装置の作製工程の一例を説明す
るための模式的断面図である。
【図７５】本発明の検出装置の作製工程の一例を説明す
るための模式的断面図である。
【図７６】本発明の検出装置の作製工程の一例を説明す
るための模式的断面図である。
【図７７】本発明の検出装置の一例を説明するための模
式的断面図である。
【図７８】本発明の検出装置の作製工程の一例を説明す
るための模式的断面図である。
【図７９】本発明の検出装置の作製工程の一例を説明す
るための模式的断面図である。
【図８０】本発明の検出装置の作製工程の一例を説明す
るための模式的断面図である。
【図８１】本発明の検出装置の作製工程の一例を説明す
るための模式的断面図である。
【図８２】本発明の検出装置の作製工程の一例を説明す
るための模式的断面図である。
【図８３】画像読取装置の概略的平面構成図である。
【図８４】光センサー部分の模式的断面図である。
【図８５】薄膜トランジスタ（ＴＦＴ）の一例を説明す
るための模式的断面図である。
【図８６】薄膜トランジスタ（ＴＦＴ）の一例を説明す
るための模式的断面図である。
【図８７】薄膜トランジスタ（ＴＦＴ）の一例を説明す
るための模式的断面図である。
【図８８】電磁波検出装置の一例を説明する模式的断面
図である。
【図８９】プラズマＣＶＤ法によって得られるドーピン
グ半導体層の膜厚と比抵抗の関係の一例を示すグラフで
ある。
【図９０】薄膜トランジスタの転送能力のドーピング半
導体層の膜厚依存性の一例を説明するためのグラフであ
る。
【図９１】光センサーの光出力のドーピング半導体層の
膜厚依存性の一例を説明するためのグラフである。
【符号の説明】 １ 絶縁性基板 ２ ゲート電極 ３ 絶縁層 ４ 半導体層 ５，１２ ドーピング半導体層 ６ 電極 ７ 個別電極 １１ 下地層 １３ 絶縁層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 ６１９Ａ ６２７Ｇ (31)優先権主張番号 特願平7−252207 (32)優先日 平７(1995)９月29日 (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平8−141510 (32)優先日 平８(1996)６月４日 (33)優先権主張国 日本（ＪＰ）

Claims (38)

    【特許請求の範囲】
  1. 【請求項１】 絶縁面に半導体層を形成し、該半導体層
    の該絶縁面側と反対側の表面よりエキシマレーザーによ
    り前記半導体層の第１の領域を改質して絶縁層として形
    成したことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記絶縁層は前記半導体層の層方向の一
    部に形成されている請求項１記載の半導体装置の製造方
    法。
  3. 【請求項３】 前記絶縁層に改質されない半導体層の部
    分を薄膜トランジスタのチャネル部とした請求項２記載
    の半導体装置の製造方法。
  4. 【請求項４】 前記絶縁層形成後さらにエキシマレーザ
    ーにより第２の領域をドーピング半導体層に改質して形
    成する工程を含む請求項１に記載の半導体装置の製造方
    法。
  5. 【請求項５】 前記絶縁層形成後エキシマレーザーを用
    いて前記第１の領域の前記半導体層の絶縁層に改質され
    ていない部分の少なくとも１部をレーザーアニールによ
    りポリシリコン半導体層に改質する工程を含む請求項１
    に記載の半導体装置の製造方法。
  6. 【請求項６】 前記絶縁層形成後エキシマレーザーを用
    いて前記第１の領域の前記半導体層の層方向の絶縁層に
    改質されていない部分をレーザーアニールによりポリシ
    リコン半導体層に改質する工程と、さらに、前記絶縁層
    に改質されていない前記半導体層の第２の領域をエキシ
    マレーザードーピングによりドーピング半導体層に改質
    する工程を含む請求項１に記載の半導体装置の製造方
    法。
  7. 【請求項７】 さらに、前記ドーピング半導体層が同一
    層内において、実質的に異なる２種類以上の膜厚になる
    ように、エキシマレーザーの照射を行なう工程を有する
    請求項４に記載の半導体装置の製造方法。
  8. 【請求項８】 前記ドーピング半導体層への改質はドー
    ピングのための不純物を有する雰囲気中で行なわれる請
    求項４に記載の半導体装置の製造方法。
  9. 【請求項９】 請求項６に記載の半導体装置の製造方法
    において、前記ドーピング半導体層への改質はドーピン
    グのための不純物を有する雰囲気中で行なわれる半導体
    装置の製造方法。
  10. 【請求項１０】 前記絶縁層に改質するためのエキシマ
    レーザーの波長と前記ポリシリコンに改質するためのエ
    キシマレーザーの波長は異なっている請求項５に記載の
    半導体装置の製造方法。
  11. 【請求項１１】 請求項６に記載の半導体装置の製造方
    法において、前記絶縁層に改質するためのエキシマレー
    ザーの波長と前記ポリシリコンに改質するためのエキシ
    マレーザーの波長は異なっている半導体装置の製造方
    法。
  12. 【請求項１２】 前記半導体層は非単結晶半導体である
    請求項１に記載の半導体装置の製造方法。
  13. 【請求項１３】 前記非単結晶半導体はアモルファス半
    導体である請求項１２に記載の半導体装置の製造方法。
  14. 【請求項１４】 前記絶縁層はゲート絶縁膜である請求
    項１に記載の半導体装置の製造方法。
  15. 【請求項１５】 絶縁面に形成された半導体層の該絶縁
    面側と反対の表面側に、ドーピング半導体層と絶縁層と
    が隣接して形成された半導体装置であって、前記半導体
    層と前記絶縁層のそれぞれ表面が、略同一平坦面を形成
    している半導体素子を有する半導体装置。
  16. 【請求項１６】 絶縁面に形成された半導体層の該絶縁
    面側と反対の表面側に、ドーピング半導体層と絶縁層と
    が隣接して形成された半導体装置であって、前記ドーピ
    ング半導体層と前記絶縁層のそれぞれ表面が、略同一平
    坦面を形成している半導体素子を有する半導体装置。
  17. 【請求項１７】 請求項１５に記載の半導体装置におい
    て、前記半導体素子はトランジスタを含む半導体装置。
  18. 【請求項１８】 請求項１５に記載の半導体装置におい
    て、前記半導体素子は光センサーを含む半導体装置。
  19. 【請求項１９】 請求項１６に記載の半導体装置におい
    て、前記半導体素子はトランジスタを含む半導体装置。
  20. 【請求項２０】 請求項１６に記載の半導体装置におい
    て、前記半導体素子は光センサーを含む半導体装置。
  21. 【請求項２１】 請求項１５に記載の半導体装置におい
    て、前記半導体素子は半導体装置としての液晶表示装置
    の各画素に対応して設けられたトランジスタを含む半導
    体装置。
  22. 【請求項２２】 請求項１６に記載の半導体装置におい
    て、前記半導体素子は半導体装置としての液晶表示装置
    の各画素に対応して設けられたトランジスタを含む半導
    体装置。
  23. 【請求項２３】 絶縁面に形成された半導体層の該絶縁
    面側と反対の表面側に絶縁層を有し、且つ該半導体層の
    層厚方向に該絶縁層と接してポリシリコン半導体層が形
    成された半導体装置であって、 前記半導体層と前記絶縁層のそれぞれ表面が、略同一平
    坦面を形成している半導体素子を有する半導体装置。
  24. 【請求項２４】 絶縁面に形成された半導体層の該絶縁
    面側と反対の表面側に、ドーピング半導体層と絶縁層と
    が隣接して形成され、且つ該半導体層の層方向に該絶縁
    層と接してポリシリコン半導体層が形成された半導体装
    置であって、前記ドーピング半導体層と前記絶縁層のそ
    れぞれ表面が、略同一平坦面を形成している半導体素子
    を有する半導体装置。
  25. 【請求項２５】 請求項２３に記載の半導体装置におい
    て、前記半導体素子はトランジスタを含む半導体装置。
  26. 【請求項２６】 請求項２３に記載の半導体装置におい
    て、前記半導体素子は光センサーを含む半導体装置。
  27. 【請求項２７】 請求項２４に記載の半導体装置におい
    て、前記半導体素子はトランジスタを含む半導体装置。
  28. 【請求項２８】 請求項２４に記載の半導体装置におい
    て、前記半導体素子は光センサーを含む半導体装置。
  29. 【請求項２９】 請求項２３に記載の半導体装置におい
    て、前記半導体素子は半導体装置としての液晶表示装置
    の各画素に対応して設けられたトランジスタを含む半導
    体装置。
  30. 【請求項３０】 請求項２４に記載の半導体装置におい
    て、前記半導体素子は半導体装置としての液晶表示装置
    の各画素に対応して設けられたトランジスタを含む半導
    体装置。
  31. 【請求項３１】 請求項１５に記載の半導体装置におい
    て、前記半導体層は非単結晶半導体を有する半導体装
    置。
  32. 【請求項３２】 請求項１６に記載の半導体装置におい
    て、前記半導体層は非単結晶半導体を有する半導体装
    置。
  33. 【請求項３３】 請求項２３に記載の半導体装置におい
    て、前記半導体層は非単結晶半導体を有する半導体装
    置。
  34. 【請求項３４】 請求項２４に記載の半導体装置におい
    て、前記半導体層は非単結晶半導体を有する半導体装
    置。
  35. 【請求項３５】 絶縁面に半導体層を形成し、その半導
    体層の、前記絶縁面側とは反対の表面側に、ドーピング
    半導体層と絶縁層とを有する半導体装置であって、前記
    ドーピング半導体層の膜厚が、層厚方向に関して、同一
    層内で異なる複数の厚さを有することを特徴とする半導
    体装置。
  36. 【請求項３６】 基板上にゲート電極、ゲート絶縁層、
    半導体層、ドーピング半導体層、主電極を形成して、層
    方向に薄膜トランジスタ、光センサーを並列的に構成し
    た半導体装置において、前記半導体層の積層後に、その
    表面側からエキシマレーザーを部分的に照射して、薄膜
    トランジスタの絶縁層に改質し、また、他の領域につい
    てエキシマレーザーを照射して、ドーピング半導体層に
    改質し、且つ、そのドーピング半導体層が異なる２種類
    以上の膜厚として、前記ドーピング半導体層の少なくと
    も一部を薄膜トランジスタのオーミックコンタクト層と
    し、また、少なくとも他の一部を光センサーの電極とし
    て、構成したことを特徴とする半導体装置。
  37. 【請求項３７】 レーザーアニールにより、前記薄膜ト
    ランジスタの絶縁層下をポリシリコン半導体層に改質
    し、これを前記薄膜トランジスタのチャンネル部とした
    ことを特徴とする請求項３６に記載の半導体装置。
  38. 【請求項３８】 前記ドーピング半導体層の膜厚は、光
    センサーの部分の方が薄膜トランジスタの部分よりも薄
    くなるように、形成されていることを特徴とする請求項
    ３６に記載の半導体装置。
JP8243087A 1995-09-29 1996-09-13 半導体装置及びその製造方法 Pending JPH1056180A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8243087A JPH1056180A (ja) 1995-09-29 1996-09-13 半導体装置及びその製造方法
US08/720,236 US6214684B1 (en) 1995-09-29 1996-09-26 Method of forming a semiconductor device using an excimer laser to selectively form the gate insulator
EP96115547A EP0766294A3 (en) 1995-09-29 1996-09-27 Thin film semiconducteur devices and methods of manufacturing the same
KR1019960042850A KR100265871B1 (ko) 1995-09-29 1996-09-30 반도체 장치와 그 제조방법

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP25220695 1995-09-29
JP25220795 1995-09-29
JP25220595 1995-09-29
JP25220495 1995-09-29
JP7-252205 1996-06-04
JP8-141510 1996-06-04
JP7-252206 1996-06-04
JP7-252204 1996-06-04
JP14151096 1996-06-04
JP7-252207 1996-06-04
JP8243087A JPH1056180A (ja) 1995-09-29 1996-09-13 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH1056180A true JPH1056180A (ja) 1998-02-24

Family

ID=27552947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8243087A Pending JPH1056180A (ja) 1995-09-29 1996-09-13 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US6214684B1 (ja)
EP (1) EP0766294A3 (ja)
JP (1) JPH1056180A (ja)
KR (1) KR100265871B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112008003488T5 (de) 2007-12-25 2010-10-21 ULVAC, Inc., Chigasaki-shi Verfahren zum Herstellen eines Dünnschichttransistors und Dünnschichttransistor
JP2017188688A (ja) * 2008-06-17 2017-10-12 株式会社半導体エネルギー研究所 トランジスタ及び半導体装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6107641A (en) * 1997-09-10 2000-08-22 Xerox Corporation Thin film transistor with reduced parasitic capacitance and reduced feed-through voltage
DE69839005T2 (de) * 1997-10-29 2009-01-08 Xerox Corp., Rochester Verfahren zur Herstellung eines Dünnschicht-Feldeffekttransistors
US6759315B1 (en) * 1999-01-04 2004-07-06 International Business Machines Corporation Method for selective trimming of gate structures and apparatus formed thereby
JP3515012B2 (ja) * 1999-04-23 2004-04-05 シャープ株式会社 半導体装置およびその製造方法
US6774578B2 (en) * 2000-09-19 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Self light emitting device and method of driving thereof
JP3901460B2 (ja) * 2001-02-19 2007-04-04 株式会社日立製作所 薄膜トランジスタの製造方法
US20040169176A1 (en) * 2003-02-28 2004-09-02 Peterson Paul E. Methods of forming thin film transistors and related systems
US20060220023A1 (en) * 2005-03-03 2006-10-05 Randy Hoffman Thin-film device
JP2009198703A (ja) * 2008-02-20 2009-09-03 Sony Corp 液晶表示装置およびその製造方法
TW201212237A (en) * 2010-09-03 2012-03-16 Au Optronics Corp Thin film transistor and fabricating method thereof

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4390791A (en) 1980-03-31 1983-06-28 Canon Kabushiki Kaisha Solid-state photoelectric transducer
JPS5895830A (ja) 1981-12-01 1983-06-07 Nec Corp 半導体装置の製造方法
JPS5914672A (ja) 1982-07-16 1984-01-25 Nec Corp 薄膜トランジスタの製造方法
JPS59201422A (ja) * 1983-04-30 1984-11-15 Fujitsu Ltd 半導体装置の製造方法
JPH0612826B2 (ja) * 1984-10-22 1994-02-16 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JPS61105870A (ja) * 1984-10-30 1986-05-23 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH0728042B2 (ja) * 1986-02-20 1995-03-29 富士通株式会社 Ｓｏｉ型ｍｏｓｆｅｔの製造方法
US4724219A (en) * 1986-07-16 1988-02-09 Sprague Electric Company Radiation melting of semiconductor surface areas through a remote mask
JPS6450558A (en) 1987-08-21 1989-02-27 Canon Kk Photoelectric converter and manufacture thereof
JPH01212481A (ja) * 1988-02-20 1989-08-25 Fujitsu General Ltd 薄膜半導体装置の製造方法
JP2600827B2 (ja) * 1988-07-23 1997-04-16 セイコーエプソン株式会社 薄膜トランジスタの製造方法
US5116771A (en) * 1989-03-20 1992-05-26 Massachusetts Institute Of Technology Thick contacts for ultra-thin silicon on insulator films
JPH0516372A (ja) 1991-07-16 1993-01-26 Rohm Co Ltd インクジエツトプリントヘツドの製造方法
JPH0563172A (ja) * 1991-09-02 1993-03-12 Hitachi Ltd 半導体装置とその製造方法
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
JPH0669504A (ja) 1992-08-21 1994-03-11 Masatoshi Utaka 高移動度薄膜トランジスタ（ｔｆｔ）の構造及び製造方法
US5315144A (en) 1992-09-18 1994-05-24 Harris Corporation Reduction of bipolar gain and improvement in snap-back sustaining voltage in SOI field effect transistor
JP3173747B2 (ja) 1992-10-09 2001-06-04 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP3431647B2 (ja) * 1992-10-30 2003-07-28 株式会社半導体エネルギー研究所 半導体装置とその作製方法およびメモリ装置の作製方法およびレーザードーピング処理方法
MY109592A (en) * 1992-11-16 1997-03-31 Tokyo Electron Ltd Method and apparatus for manufacturing a liquid crystal display substrate, and apparatus and method for evaluating semiconductor crystals.
US5316969A (en) * 1992-12-21 1994-05-31 Board Of Trustees Of The Leland Stanford Junior University Method of shallow junction formation in semiconductor devices using gas immersion laser doping
JPH0758712B2 (ja) * 1993-02-18 1995-06-21 日本電気株式会社 配線の形成方法
JPH0794756A (ja) * 1993-07-27 1995-04-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100299292B1 (ko) * 1993-11-02 2001-12-01 이데이 노부유끼 다결정실리콘박막형성방법및그표면처리장치
JP3066944B2 (ja) 1993-12-27 2000-07-17 キヤノン株式会社 光電変換装置、その駆動方法及びそれを有するシステム
JP3072000B2 (ja) * 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112008003488T5 (de) 2007-12-25 2010-10-21 ULVAC, Inc., Chigasaki-shi Verfahren zum Herstellen eines Dünnschichttransistors und Dünnschichttransistor
DE112008003488B4 (de) * 2007-12-25 2012-01-19 Ulvac, Inc. Verfahren zum Herstellen eines Dünnschichttransistors und Dünnschichttransistor
US8673705B2 (en) 2007-12-25 2014-03-18 Ulvac, Inc. Method of producing thin film transistor and thin film transistor
JP2017188688A (ja) * 2008-06-17 2017-10-12 株式会社半導体エネルギー研究所 トランジスタ及び半導体装置
US10121435B2 (en) 2008-06-17 2018-11-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
US10665195B2 (en) 2008-06-17 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
US10971103B2 (en) 2008-06-17 2021-04-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
US11455968B2 (en) 2008-06-17 2022-09-27 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
US11620962B2 (en) 2008-06-17 2023-04-04 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
US11837189B2 (en) 2008-06-17 2023-12-05 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device

Also Published As

Publication number Publication date
US6214684B1 (en) 2001-04-10
EP0766294A3 (en) 1998-03-04
KR100265871B1 (ko) 2000-09-15
EP0766294A2 (en) 1997-04-02

Similar Documents

Publication Publication Date Title
US6504175B1 (en) Hybrid polycrystalline and amorphous silicon structures on a shared substrate
US7164164B2 (en) Display device and photoelectric conversion device
US6924528B2 (en) Semiconductor device and method of manufacturing the same
US5264383A (en) Method of manufacturing a thin film transistor
JP4700160B2 (ja) 半導体装置
US5247375A (en) Display device, manufacturing method thereof and display panel
JP5314040B2 (ja) 半導体装置の製造方法
US6140668A (en) Silicon structures having an absorption layer
US7498189B2 (en) Method of producing a radiation detector with a polysilicon converting layer
JPH1056180A (ja) 半導体装置及びその製造方法
US6380009B1 (en) Method of manufacturing thin film transistors
US9128341B2 (en) Visible sensing transistor, display panel and manufacturing method thereof
JPH05243547A (ja) 薄膜光センサ
US8460954B2 (en) Semiconductor device, method for manufacturing same, and display device
US11209557B2 (en) Array substrate for digital X-ray detector, digital X-ray detector including the same, and method for manufacturing the same
US7471350B2 (en) Array substrate for liquid crystal display and fabrication method thereof
JPH04299578A (ja) 光電変換素子及び薄膜半導体装置
JP2003517641A (ja) アクティブマトリクスデバイスの製造方法
JP4236716B2 (ja) 半導体装置
US8063403B2 (en) Thin film transistor and semiconductor device
JPH0563172A (ja) 半導体装置とその製造方法
JPH10242445A (ja) 薄膜半導体装置及びその製造方法
JPH04373172A (ja) イメージセンサ
JPH05102454A (ja) 薄膜半導体装置
JP3404025B2 (ja) イメージセンサー

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040729