JPH1056060A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH1056060A
JPH1056060A JP21071596A JP21071596A JPH1056060A JP H1056060 A JPH1056060 A JP H1056060A JP 21071596 A JP21071596 A JP 21071596A JP 21071596 A JP21071596 A JP 21071596A JP H1056060 A JPH1056060 A JP H1056060A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
pattern
film
solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21071596A
Other languages
English (en)
Inventor
Yuichiro Taguma
祐一郎 田熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP21071596A priority Critical patent/JPH1056060A/ja
Publication of JPH1056060A publication Critical patent/JPH1056060A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 ダマシン等による配線パターンの形成プロセ
スにおいて、低コストかつ高スループットで導体膜の形
成を行う。 【解決手段】 基板1上に形成された配線絶縁膜2にホ
トリソグラフィによって、目的の配線パターンやプラグ
の形状に応じた凹パターン2aを形成し、薄い密着層3
にて覆った後、配線絶縁膜2(密着層3)の上に、有機
溶媒4aに、銅(Cu)等の導体微粒子4bを懸濁させ
た流動性のペースト/溶液4を全面に塗布し、ベークお
よび加圧下の焼成等を施すことによって、配線絶縁膜2
の表面を覆うとともに凹パターン2aに確実に充填され
る緻密な導体膜4cを形成し、その後、CMP等によっ
て、配線絶縁膜2の表面が露出するように、導体膜4c
を平坦に除去することにより、凹パターン2aの内部
に、導体パターン4dを選択的に残存させ、配線パター
ンやプラグ等として機能させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
技術に関し、特に、ダマシン法等による配線パターンや
プラグ等の形成工程に適用して有効な技術に関する。
【0002】
【従来の技術】たとえば、株式会社工業調査会、平成8
年5月1日発行、「電子材料」1996年5月号P22
〜P27、等の文献にも記載されているように、金属配
線パターンの形成プロセスの一つとして、ダマシン(da
mascene)法が知られている。すなわち、予め目的の配線
パターンまたはプラグの形状に合わせて溝または穴パタ
ーンが形成された下地絶縁膜上の全面に金属薄膜を形成
して、前記溝または穴パターンの内部に金属膜を埋め込
み、さらに、CMP(Chemical Mechanical Polishing
:化学的機械的研磨)等の技術によって、下地絶縁膜
を覆っている金属膜を平坦に除去して、当該下地絶縁膜
の表面を露出させ、前記溝または穴パターンの内部に金
属膜が選択的に残存するようにして、目的の形状の金属
配線パターンやプラグを得るものである。
【0003】この、従来のダマシン法では、下地絶縁膜
における溝内への金属膜の埋め込み方法としてスパッタ
/リフロ法あるいはCVD法が用いられていた。
【0004】
【発明が解決しようとする課題】ところで、現状のスパ
ッタ/リフロ法の場合、埋め込み特性が比較的悪く、ま
たCVD法の場合には堆積速度が低くスループットを大
きくすることが困難である、という技術的課題がある。
さらに、上記のスパッタ/リフロ法あるいはCVD法を
実現するスパッタ装置やCVD装置等の設備はともに高
価である。特に、配線パターンの素材として、現状のア
ルミニウム等に代えて、より電気抵抗値の低い銅等を用
いる場合においては、これらの技術的課題は一層顕著に
なる。
【0005】本発明の目的は、導体膜の形成を伴う製造
工程の所要時間を短縮してスループットを向上させるこ
とが可能な半導体装置の製造技術を提供することにあ
る。
【0006】本発明の他の目的は、絶縁膜に形成された
凹パターン内部への導体の埋め込みを確実に行うことが
可能な半導体装置の製造技術を提供することにある。
【0007】本発明の他の目的は、低設備コストにて、
導体膜の形成を伴う製造工程を構築および運用すること
が可能な半導体装置の製造技術を提供することにある。
【0008】本発明の他の目的は、低コストおよび高歩
留りで高信頼度の半導体装置を得ることが可能な半導体
装置の製造技術を提供することにある。
【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0010】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0011】本発明の半導体装置の製造方法は、任意の
溶媒に導体微粒子を懸濁させたペーストまたは溶液を絶
縁膜の表面に塗布し、このペーストまたは溶液に対し
て、加熱処理および加圧処理の少なくとも一方を施して
焼成することにより導体膜の形成を行うものである。
【0012】また、ダマシン法等による導体パターンの
形成プロセスにおいて、目的のパターンに対応して絶縁
膜表面に形成された凹パターンへの導体膜の形成/埋め
込みを行う方法として、任意の溶媒に導体微粒子を懸濁
させたペーストまたは溶液を絶縁膜の表面に塗布して凹
パターンに充填し、このペーストまたは溶液に対して、
加熱処理および加圧処理の少なくとも一方を施して焼成
することにより導体膜とするものである。
【0013】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。
【0014】図1の(a)〜(d)は、本発明の一実施
の形態である半導体装置の製造方法の一例を工程順に例
示した略断面図である。
【0015】本実施の形態では、一例として、半導体装
置の製造プロセスにおける、ダマシン法による配線パタ
ーンや導体プラグ等の形成工程に適用した場合について
説明する。
【0016】まず、半導体ウェハ等の基板1の上に、た
とえば、酸化シリコン等からなる配線絶縁膜2を、たと
えばP−CVD法等により形成した後、通常の半導体プ
ロセスで一般に用いられているホトリソグラフィプロセ
スおよびドライエッチングプロセスにより、配線絶縁膜
2に将来、配線パターンやプラグ等の配線構造等を形成
する部分に、溝や穴等からなる凹パターン2aを形成す
る。
【0017】次に、この凹パターン2aを形成した配線
絶縁膜2の上に将来作製する配線構造を構成する導体膜
と良好な接合性を実現する密着層3として、たとえばT
iN膜を、P−CVD法等を用いて極薄く形成する(図
1(a))。
【0018】さらに、たとえば還元作用のある有機溶媒
4aに、たとえば銅(Cu)等の導体微粒子4bを懸濁
させた流動性のペースト/溶液4を、配線絶縁膜2(密
着層3)の表面全体に塗布する。有機溶媒4aに対する
導体微粒子4bの混合比率は、たとえば、85〜90
(重量%)程度である。この時、ペースト/溶液4は、
配線絶縁膜2の凹パターン2aの内部に確実に充填され
る(図1(b))。
【0019】ここで、金属微粉末等の導体微粒子4bを
溶かした還元作用のある有機溶媒4aは導体微粒子4b
の表面に存在する酸化物を除去する作用とともに金属微
粉末等の導体微粒子4bをペースト/溶液4にして、そ
の取り扱いを容易にする作用がある。ペースト/溶液4
の塗布の方法としては、刷毛塗り、回転塗布、浸漬等の
低コストで簡便な方法を用いることができる。
【0020】凹パターン2aの幅寸法が、たとえば0.5
μm程度の場合、導体微粒子4bの粒径は、たとえば0.
05μm程度に設定される。
【0021】その後、配線絶縁膜2に塗布されたペース
ト/溶液4における有機溶媒4aの除去、導体微粒子4
bの表面の酸化物の還元、導体微粒子4bの集合化等を
目的として、たとえば約300℃、大気圧下でベークを
行い、さらに、この300℃のベーク後、たとえば、大
気圧以上の任意の圧力による加圧状態で約500℃に加
熱および焼成し、導体微粒子4bを熱拡散等によって相
互に結合させることにより、銅等からなる緻密な導体膜
4cを形成する(図1(c))。
【0022】最後に、凹パターン2aの内部以外に存在
する不要な導体膜4cを、たとえばCMP法や、エッチ
バック等により、配線絶縁膜2の表面が露出するまで平
坦に除去し、たとえば配線パターンや、多層配線構造等
においてコンタクトホール/スルーホール等に充填され
る導体プラグ等として機能する導体パターン4dを形成
する(図1(d))。
【0023】このように、本実施の形態においては、有
機溶媒4aに、たとえば銅(Cu)等の導体微粒子4b
を懸濁させたペースト/溶液4の塗布、およびベーク/
焼成を経て緻密な導体膜4cを形成するので、たとえ
ば、P−CVD法や、スパッタ/リフロ等の方法に比較
して、所望の厚さの導体膜4cを、短時間で迅速に形成
することができる。また、回転塗布や刷毛塗り、浸漬等
の安価な設備によってペースト/溶液4を簡単に配線絶
縁膜2に塗布できるので、CVD装置や、スパッタ装置
等の高価な設備を必要とせず、導体膜4cの形成を低コ
ストで行うことができる。
【0024】また、ペースト/溶液4の流動性により、
配線絶縁膜2の表面に形成された凹パターン2aの内部
に、当該ペースト/溶液4が確実に充填されるので、配
線パターンやプラグ等として機能する導体パターン4d
におけるボイド等に起因する接続不良等の欠陥の発生を
確実に防止でき、半導体装置の歩留りが向上する。特
に、たとえば、配線パターンとプラグの形成を一括して
行う、いわゆるデュアルダマシン法では、プラグ部分で
の埋め込み深さが、配線パターンの厚さ寸法とプラグの
深さ寸法との和になって一層深くなり、通常のCVD法
やスパッタ/リフロ法では、完全な導体の埋め込みが困
難になるが、本実施の形態の場合には流動性のペースト
/溶液4を塗布するので、深さに関係なく確実に導体パ
ターン4dの埋め込みが可能になり、得られる配線構造
の信頼性は一層向上する。
【0025】従って、配線絶縁膜2に予め形成された凹
パターン2aに対する導体膜4cの充填形成を必要とす
るダマシンプロセス等において、導体膜4cの形成所要
時間の短縮によるスループットの向上、さらには、低コ
ストの設備の使用による工程コストの低減を実現でき
る。
【0026】また、配線パターンの素材として、銅を用
いる場合、アルミニウム等に比較して、電気抵抗値が小
さく、マイグレーション耐性等もアルミニウムに比較し
て大きく、従って、配線パターンとして機能する導体パ
ターン4dとして、本実施の形態のように銅を用いるこ
とにより、高速動作に動作し、かつ信頼性の高い半導体
装置を製造することができる。
【0027】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【0028】たとえば、導体微粒子としては銅微粉末等
に限らず、一般の導体微粉末を用いることができる。ま
た、溶媒としては、有機溶媒に限らず、導体微粉末を懸
濁可能な一般の溶媒を広く用いることができる。
【0029】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0030】(1).本発明の半導体装置の製造方法によれ
ば、導体膜の形成を伴う製造工程の所要時間を短縮して
スループットを向上させることができる、という効果が
得られる。
【0031】(2).絶縁膜に形成された凹パターン内部へ
の導体の埋め込みを確実に行うことができる、という効
果が得られる。
【0032】(3).低設備コストにて、導体膜の形成を伴
う製造工程を構築および運用することができる、という
効果が得られる。
【0033】(4).低コストおよび高歩留りかつ高信頼度
の半導体装置を得ることができる、という効果が得られ
る。
【図面の簡単な説明】
【図1】(a)〜(d)は、本発明の一実施の形態であ
る半導体装置の製造方法の一例を工程順に例示した略断
面図である。
【符号の説明】
1 基板 2 配線絶縁膜 2a 凹パターン 3 密着層 4 ペースト/溶液 4a 有機溶媒 4b 導体微粒子 4c 導体膜 4d 導体パターン

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 任意の溶媒に導体微粒子を懸濁させたペ
    ーストまたは溶液を絶縁膜の表面に塗布し、このペース
    トまたは溶液に対して、加熱処理および加圧処理の少な
    くとも一方を施すことにより導体膜を形成することを特
    徴とする半導体装置の製造方法。
  2. 【請求項2】 絶縁膜の表面に凹パターンを形成する第
    1の工程と、 前記絶縁膜の表面に任意の溶媒に導体微粒子を懸濁させ
    たペーストまたは溶液を塗布して前記凹パターンの内部
    に充填する第2の工程と、 前記絶縁膜に塗布された前記ペーストまたは溶液に対し
    て、加圧処理および加熱処理の少なくとも一方を施すこ
    とによって、当該ペーストまたは溶液を導体膜にする第
    3の工程と、 前記絶縁膜の表面が露出するまで前記導体膜を除去し、
    前記凹パターンの内部に前記導体膜を選択的に残存させ
    る第4の工程と、 を含むことを特徴とする半導体装置の製造方法。
  3. 【請求項3】 請求項2記載の半導体装置の製造方法に
    おいて、前記第4の工程では、化学的機械的研磨処理
    (CMP)により、前記凹パターン内部以外の前記導体
    膜を平坦に除去することを特徴とする半導体装置の製造
    方法。
  4. 【請求項4】 請求項2記載の半導体装置の製造方法に
    おいて、前記第3の工程では、大気圧下で所定の第1の
    温度によるベークを行った後、加圧状態の下で第2の温
    度で加熱する処理を行うことを特徴とする半導体装置の
    製造方法。
  5. 【請求項5】 請求項2記載の半導体装置の製造方法に
    おいて、前記第1の温度は約300℃であり、前記第2
    の温度は約500℃であることを特徴とする半導体装置
    の製造方法。
  6. 【請求項6】 請求項2記載の半導体装置の製造方法に
    おいて、前記導体微粒子は銅(Cu)からなり、前記溶
    媒は有機溶媒からなることを特徴とする半導体装置の製
    造方法。
JP21071596A 1996-08-09 1996-08-09 半導体装置の製造方法 Pending JPH1056060A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21071596A JPH1056060A (ja) 1996-08-09 1996-08-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21071596A JPH1056060A (ja) 1996-08-09 1996-08-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH1056060A true JPH1056060A (ja) 1998-02-24

Family

ID=16593910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21071596A Pending JPH1056060A (ja) 1996-08-09 1996-08-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH1056060A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0980094A1 (en) * 1998-08-10 2000-02-16 Vacuum Metallurgical Co. Ltd. Method for forming Cu-thin film
JP2000124157A (ja) * 1998-08-10 2000-04-28 Vacuum Metallurgical Co Ltd Cu薄膜の形成法
JP2000306912A (ja) * 1999-04-23 2000-11-02 Ulvac Japan Ltd 金属薄膜形成法
WO2001029283A1 (en) * 1999-10-19 2001-04-26 Ebara Corporation Plating method, wiring forming method and devices therefor
US6235624B1 (en) 1998-06-01 2001-05-22 Kabushiki Kaisha Toshiba Paste connection plug, burying method, and semiconductor device manufacturing method
EP0980097A3 (en) * 1998-08-10 2002-03-20 Vacuum Metallurgical Co. Ltd. Dispersion containing Cu ultrafine particles individually dispersed therein
WO2005122230A1 (ja) * 2004-06-07 2005-12-22 Kyushu Institute Of Technology 銅表面の処理方法及び銅パターン配線形成方法、並びに該方法を用いて作成された半導体装置
KR100744601B1 (ko) * 2001-12-29 2007-08-01 매그나칩 반도체 유한회사 반도체 소자의 구리배선 형성방법
WO2012128139A1 (ja) 2011-03-24 2012-09-27 富士フイルム株式会社 銅配線の形成方法、配線基板の製造方法及び配線基板
CN102738069A (zh) * 2011-03-30 2012-10-17 东京毅力科创株式会社 半导体装置的制造方法
JPWO2015064682A1 (ja) * 2013-10-30 2017-03-09 京セラ株式会社 金属体付きサファイア構造体、金属体付きサファイア構造体の製造方法、電子機器、および外装体
US10276515B2 (en) 2015-09-25 2019-04-30 Dai Nippon Printing Co., Ltd. Mounting component, wiring substrate, electronic device and manufacturing method thereof

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6235624B1 (en) 1998-06-01 2001-05-22 Kabushiki Kaisha Toshiba Paste connection plug, burying method, and semiconductor device manufacturing method
US6657306B1 (en) 1998-06-01 2003-12-02 Kabushiki Kaisha Toshiba Paste including a mixture of powders, connection plug, burying method, and semiconductor device manufacturing method
US7049223B2 (en) 1998-06-01 2006-05-23 Kabushiki Kaisha Toshiba Paste including a mixture of powders, connection plug, burying method, and semiconductor device manufacturing method
JP2000124157A (ja) * 1998-08-10 2000-04-28 Vacuum Metallurgical Co Ltd Cu薄膜の形成法
EP0980097A3 (en) * 1998-08-10 2002-03-20 Vacuum Metallurgical Co. Ltd. Dispersion containing Cu ultrafine particles individually dispersed therein
EP0980094A1 (en) * 1998-08-10 2000-02-16 Vacuum Metallurgical Co. Ltd. Method for forming Cu-thin film
JP2000306912A (ja) * 1999-04-23 2000-11-02 Ulvac Japan Ltd 金属薄膜形成法
WO2001029283A1 (en) * 1999-10-19 2001-04-26 Ebara Corporation Plating method, wiring forming method and devices therefor
US6709555B1 (en) 1999-10-19 2004-03-23 Ebara Corporation Plating method, interconnection forming method, and apparatus for carrying out those methods
KR100744601B1 (ko) * 2001-12-29 2007-08-01 매그나칩 반도체 유한회사 반도체 소자의 구리배선 형성방법
WO2005122230A1 (ja) * 2004-06-07 2005-12-22 Kyushu Institute Of Technology 銅表面の処理方法及び銅パターン配線形成方法、並びに該方法を用いて作成された半導体装置
US7825026B2 (en) 2004-06-07 2010-11-02 Kyushu Institute Of Technology Method for processing copper surface, method for forming copper pattern wiring and semiconductor device manufactured using such method
WO2012128139A1 (ja) 2011-03-24 2012-09-27 富士フイルム株式会社 銅配線の形成方法、配線基板の製造方法及び配線基板
CN102738069A (zh) * 2011-03-30 2012-10-17 东京毅力科创株式会社 半导体装置的制造方法
JPWO2015064682A1 (ja) * 2013-10-30 2017-03-09 京セラ株式会社 金属体付きサファイア構造体、金属体付きサファイア構造体の製造方法、電子機器、および外装体
US10276515B2 (en) 2015-09-25 2019-04-30 Dai Nippon Printing Co., Ltd. Mounting component, wiring substrate, electronic device and manufacturing method thereof
US10672722B2 (en) 2015-09-25 2020-06-02 Dai Nippon Printing Co., Ltd. Mounting component and electronic device

Similar Documents

Publication Publication Date Title
JPH1056060A (ja) 半導体装置の製造方法
US6147408A (en) Method of forming embedded copper interconnections and embedded copper interconnection structure
JPH01185947A (ja) 半導体装置製造方法
JP2001053077A (ja) 半導体集積回路装置およびその製造方法
JPH0226055A (ja) 半導体装置の製造方法
JPH06275577A (ja) 半導体装置のコンタクトホール形成方法
JPH05110229A (ja) 電気接続要素
JP3642903B2 (ja) 薄膜形成方法
JP2808401B2 (ja) 半導体装置の製造方法
JP2750860B2 (ja) 半導体装置の製造方法
US7022251B2 (en) Methods for forming a conductor on a dielectric
JP2005142330A (ja) 半導体装置の製造方法及び半導体装置
JP3328430B2 (ja) 半導体素子の多層配線形成方法
KR0159647B1 (ko) 전기 도금에 의한 금속층 형성 방법
JPS61196555A (ja) 多層配線の形成方法
KR920001913B1 (ko) 패턴층을 이용한 반도체 제조방법
JPS6085514A (ja) 半導体装置の製造方法
JPH0945771A (ja) 半導体集積回路の製造方法
JPH09199495A (ja) 半導体素子のエス.オー.ジー(sog)膜形成方法
JPH0231448A (ja) 半導体装置の製造方法
JPS6358927A (ja) 半導体装置の製造方法
JPS63237441A (ja) 半導体装置
KR100216730B1 (ko) 반도체 금속막 식각공정
KR100260356B1 (ko) 반도체소자의 다층 금속배선 형성방법
JPS5870556A (ja) 半導体装置の製造方法