JPH1055970A - Method for cleaning reaction chamber - Google Patents
Method for cleaning reaction chamberInfo
- Publication number
- JPH1055970A JPH1055970A JP9507097A JP9507097A JPH1055970A JP H1055970 A JPH1055970 A JP H1055970A JP 9507097 A JP9507097 A JP 9507097A JP 9507097 A JP9507097 A JP 9507097A JP H1055970 A JPH1055970 A JP H1055970A
- Authority
- JP
- Japan
- Prior art keywords
- reaction
- substrate
- chamber
- type
- reactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、グローまたはアー
ク放電を利用したプラズマ気相法（ＰＣＶＤと以下い
う）により、安定して再現性のよい積層被膜を多量に作
製するための製造装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a production apparatus for producing a large number of stable and reproducible laminated films by a plasma vapor phase method (hereinafter referred to as PCVD) utilizing glow or arc discharge.
【０００２】本発明は、ＰＣＶＤ装置に対し、反応系に
関してはプラズマ気相法における反応性気体が導入され
る反応筒内には電極その他のジグを設けず、被形成面を
有する基板とその基板ホルダ（例えば石英製のボート）
のみを導入し、反応性気体をラミナフロー（層流）とせ
しめることにより被膜厚を均一とし、さらに膜質もパッ
チ内、パッチ間でバラツキの少ない半導体膜を形成させ
るための製造装置に関する。According to the present invention, a substrate having a surface to be formed and a substrate having the same are provided without providing an electrode or other jig in a reaction tube into which a reactive gas is introduced in a plasma vapor phase method with respect to a PCVD apparatus. Holder (eg quartz boat)
The present invention relates to a manufacturing apparatus for forming a semiconductor film having a uniform film thickness by introducing only a reactive gas and causing a laminar flow (laminar flow) of the reactive gas, and further forming a semiconductor film having a small film quality within and between patches.
【０００３】[0003]
【従来の技術】一般にＰＣＶＤ装置において、特に反応
力の強い珪素を主成分とする反応性気体であるシランま
たは珪素のハロゲン化物気体を用いる場合、反応筒例え
ば石英ガラス管の内壁およびホルダに吸着した酸素（空
気）および水分が珪化物気体と反応して、酸化珪素（低
級酸化珪素）を作り、半導体としての導電性を悪くして
いた。2. Description of the Related Art In general, when a silane or silicon halide gas, which is a reactive gas containing silicon as a main component, having a strong reactive power is used in a PCVD apparatus, it is adsorbed on the inner wall of a reaction tube such as a quartz glass tube and a holder. Oxygen (air) and moisture react with the silicide gas to form silicon oxide (lower silicon oxide), which deteriorates the conductivity as a semiconductor.
【０００４】本発明は、かかる酸素、水分の反応炉への
導入を防止するため、この反応筒に連結して基板および
基板ホルダを保持または移動する機構を有する室を設
け、その生産性および特性の再現性の向上に務めた製造
装置に関する。According to the present invention, in order to prevent such oxygen and moisture from being introduced into the reaction furnace, a chamber having a mechanism for holding or moving the substrate and the substrate holder connected to the reaction tube is provided. Related to manufacturing equipment that worked to improve the reproducibility of
【０００５】さらに、本発明は、プラズマ放電電界が基
板表面に平行に（沿って）印加されるように電極を具備
せしめ、活性の反応性生成物が被形成表面に垂直方向に
衝突して形成された半導体膜の特性を劣化させてしまう
ことを防いでいることを他の目的としている。Further, the present invention provides an electrode in which a plasma discharge electric field is applied in parallel to (along) the substrate surface, and an active reactive product collides with a surface to be formed in a vertical direction to form the electrode. Another object of the present invention is to prevent the characteristics of the semiconductor film from being deteriorated.
【０００６】この被形成面上へのスパッタ（損傷）の防
止は、例えば被形成面上にＰ型半導体層を設け、その上
面にＩ型（真性または実質的に真性）半導体層を作製し
ようとする時、Ｐ型を構成する不純物が１０17〜１０18
ｃｍ-3の濃度にＩ層に混入してしまい、ＰＩ接合を劣化
させてしまう。本発明はかかる欠点を防ぐために示され
たものである。さらに本発明は前記した反応系よりなる
第１の反応系と、これに連結して第１の室を設け、この
第１の室に連結して第２の室を設け、さらにこの第２の
室に連結した第１の反応系と同様の第２の反応系を設け
た製造装置に関する。In order to prevent the sputter (damage) on the formation surface, for example, a P-type semiconductor layer is provided on the formation surface, and an I-type (intrinsic or substantially intrinsic) semiconductor layer is formed on the upper surface. In this case, the impurities constituting the P type are 10 17 to 10 18
A concentration of cm −3 is mixed into the I layer, which deteriorates the PI junction. The present invention has been made in order to prevent such a disadvantage. Further, the present invention provides a first reaction system comprising the above-mentioned reaction system, a first chamber connected thereto, a second chamber connected to the first chamber, and a second chamber connected to the first chamber. The present invention relates to a manufacturing apparatus provided with a second reaction system similar to the first reaction system connected to a chamber.
【０００７】かかる製造装置においては、まず第１の室
にて真空引され、酸素、水分が除去された雰囲気にて第
１の反応炉に基板およびホルダが移動機構により挿入さ
れ、この反応炉にて一導電型例えばＰ型の導電型を有す
る半導体が形成された。さらにこの半導体が形成された
基板を再び第１の室に引出し、さらにこれに連結した第
２の室へ同様に酸素、水分の全くない真空中にて移動さ
れる。さらにこの第２の室より第２の反応炉に基板およ
びホルダーを導入させ、第１の室とは異なる導電型また
は異なる添加物またはその異なる濃度（不純物または添
加物）にて第２の半導体層を第１の半導体層上に形成さ
せることができる。In such a manufacturing apparatus, first, a substrate and a holder are inserted into a first reactor by a moving mechanism in an atmosphere from which oxygen and moisture have been removed by evacuating the first chamber, and the reaction furnace is placed in the first reactor. Thus, a semiconductor having one conductivity type, for example, a P-type conductivity type was formed. Further, the substrate on which the semiconductor is formed is drawn out to the first chamber again, and further moved to the second chamber connected thereto in a vacuum free from oxygen and moisture. Further, the substrate and the holder are introduced into the second reaction furnace from the second chamber, and the second semiconductor layer is formed with a different conductivity type or a different additive or a different concentration (impurity or additive) from the first chamber. Can be formed on the first semiconductor layer.
【０００８】この際、第１の反応炉の内壁に付着した不
純物が第２の半導体層を形成させる際付着することが全
くないため、きわめて精度高く、導電率導電性またはＥ
ｇ（エネルギバンド巾）等を制御することができるよう
になった。At this time, since impurities adhering to the inner wall of the first reactor do not adhere at all when the second semiconductor layer is formed, the conductivity is extremely high and the conductivity or E is high.
g (energy band width) can be controlled.
【０００９】さらに、本発明は、さらにこの独立した反
応炉を三系統設け、これらを共通した室すなわち第１、
第２および第３の室で互いに連結した製造装置におい
て、特に第１の反応炉にてＰ型半導体層を、第２の反応
炉にてＩ型半導体層を、さらに第３の反応炉にてＮ型半
導体層を形成して、ＰＩＮ型のダイオード特に光電変換
装置を作製せんとする時、特に有効てある。Further, the present invention further provides three independent reactors, each having a common chamber, that is, a first and a second reactor.
In the manufacturing apparatus connected to each other in the second and third chambers, in particular, the P-type semiconductor layer in the first reactor, the I-type semiconductor layer in the second reactor, and the third reactor. This is particularly effective when an N-type semiconductor layer is formed to manufacture a PIN diode, particularly a photoelectric conversion device.
【００１０】本発明は、積層するその層の数により共通
した室を介して反応炉をその積層する膜の順序に従って
設けることにより、その段数を２段または３段のみでは
なく、４〜１０段にすることができる。According to the present invention, the reactor is provided in accordance with the order of the films to be laminated through a common chamber according to the number of the layers to be laminated. Can be
【００１１】かくしてＰＩＮ、ＰＩＮＰＩＮ、ＰＩＮＩ
ＰＩＮ、ＮＩＰＩＮ、ＰＩＮＩＰ、・・・・等の接合構
造に作ることができる。[0011] Thus, PIN, PINPIN, PINI
It can be formed in a joint structure such as PIN, NIPIN, PINIP,.
【００１２】また、この半導体層の作製の際、ＩＶ価の
元素例えば珪素に炭素またはゲルマニュームを添加し、
その添加量を制御することにより、添加量に比例、対応
した光学的エネルギバンド巾（Ｅｇ）を有せしめること
ができる。例えばＰＩＮ接合をＥｇｐ、Ｅｇｉ、Ｅｇｎ
（Ｅｇｐ＞Ｅｇｉ≦Ｅｇｎ）としたＷ−Ｎ−Ｗ（広いＥ
ｇ−せまいＥｇ−広いＥｇ）として設けることを可能と
した。Further, at the time of manufacturing the semiconductor layer, carbon or germanium is added to an element having a valence of IV, for example, silicon,
By controlling the addition amount, an optical energy bandwidth (Eg) corresponding to the addition amount and corresponding thereto can be provided. For example, the PIN junction is defined as Egp, Egi, Egn
(Egp> Egi ≦ Egn) W-N-W (wide E
g-narrow Eg-wide Eg).
【００１３】また、さらにこのＰＩＮ接合を二つ積層し
て設けたＰＩＮＰＩＮ構造において、Ｅｇｐ1 、Ｅｇｉ
1 、Ｅｇｎ1 、Ｅｇｐ2 、Ｅｇｉ2 、Ｅｇｎ2 （Ｅｇｐ
1 ＞Ｅｇｎ1 ≧Ｅｇｉ1 ≧Ｅｇｐ2 ≧Ｅｇｉ2 ≧Ｅｇｎ
2 ）として設け、Ｅｇｐ1 （２．０〜２．４ｅＶ）、
（Ｅｇｎ1 （１．７〜２．１ｅＶ）をＳｉx Ｃ1-x （０
＜ｘ＜１）、Ｅｇｉ1 、Ｅｇｐ1 （１．６〜１．８ｅ
Ｖ）をＳｉにより、Ｅｇｉ2 、Ｅｇｎ2 （１．０〜１．
５ｅＶ）をＳｉX Ｇｅ1-x （０＜ｘ＜１）として設ける
ことが可能である。かかるタンデム構造とするには反応
系を６系統設ければよい。Further, in the PINPIN structure in which two PIN junctions are stacked, Egp 1 , Egi 1
1 , Egn 1 , Egp 2 , Egi 2 , Egn 2 (Egp 2
1> Egn 1 ≧ Egi 1 ≧ Egp 2 ≧ Egi 2 ≧ Egn
2 ) provided as Egp 1 (2.0 to 2.4 eV),
(Egn 1 (1.7~2.1eV) a Si x C 1-x (0
<X <1), Egi 1 , Egp 1 (1.6~1.8e
V) with Si, Egi 2 , Egn 2 (1.0-1.
5 eV) can be provided as Si x Ge 1-x (0 <x <1). In order to obtain such a tandem structure, six reaction systems may be provided.
【００１４】また、ＮＩＰまたはＰＩＮ接合としたＭＩ
Ｓ・ＦＥＴ、バイポーラトランジスタにおいては反応系
を２系統とし、第１の反応系により基板上にＮまたはＰ
層を、第２の反応系により次のＩ層を、さらに第１の反
応系に基板ホルダをもどして、第３番目のＮまたはＰ層
を作製する三層構造を２系統にて作ることが可能であ
る。In addition, an NIP or PIN junction MI
In the case of S-FET and bipolar transistor, the reaction system is divided into two systems, and N or P is formed on the substrate by the first reaction system.
By returning the layer, the next I layer by the second reaction system, and the substrate holder to the first reaction system, a three-layer structure for producing the third N or P layer can be formed by two systems. It is possible.
【００１５】これら本発明は、反応炉を互いに連結する
のではなく、それぞれ独立した反応系を共通する室に連
結せしめ、この室を介して基板上に独立した半導体層を
形成させることを目的としている。It is an object of the present invention to connect independent reaction systems to a common chamber, instead of connecting the reactors to each other, and to form an independent semiconductor layer on a substrate through this chamber. I have.
【００１６】従来、ＰＣＶＤ装置に関しては、上下に平
行平板上に容量結合の電極を設け、その一方の電極例え
ば下側のカソード電極上に基板を配置し、下方向より加
熱する方法が知られている。しかし、この方法において
は、反応炉は一室であるためＰ型、Ｉ型およびＮ型半導
体層を積層せんとすると、その一回目の製造の後のＮ型
半導体層の不純物が２回目の次の工程のＰ型半導体層中
に混入してしまい、再結合中心となってダイオード特性
を劣化させ、さらにその特性が全くばらついてしまっ
た。このため光電変換装置を作ろうとしても、その開放
電圧Ｖｏｃ０．２〜０．６Ｖしか得られず、短絡電流を
数ｍＡ／ｃｍ2 しか流すことができなかった。Conventionally, as for a PCVD apparatus, a method is known in which capacitively coupled electrodes are provided on parallel flat plates vertically, and a substrate is arranged on one of the electrodes, for example, a lower cathode electrode, and heating is performed from below. I have. However, in this method, if the P-type, I-type and N-type semiconductor layers are to be stacked because the reaction furnace is a single chamber, the impurities in the N-type semiconductor layer after the first production are removed by the second production. In the P-type semiconductor layer in the step (2), which becomes a recombination center, deteriorating the diode characteristics, and further causing the characteristics to vary at all. For this reason, even if an attempt was made to produce a photoelectric conversion device, only its open voltage Voc of 0.2 to 0.6 V was obtained, and a short-circuit current of only several mA / cm 2 could be passed.
【００１７】加えてこの平行平板型の装置においては、
電界は基板表面に垂直方向であるため、Ｐ型層の後Ｉ層
を作らんととしても、このＩ層中にＰ型の不純物が混入
しやすく、ダイオード特性が出ない場合がしばしば見ら
れた。In addition, in this parallel plate type apparatus,
Since the electric field is in a direction perpendicular to the substrate surface, even if an I layer is formed after the P type layer, P type impurities are likely to be mixed into the I layer and diode characteristics are often not obtained. .
【００１８】さらに、この反応装置は特に予備室を有し
ていないため、１回製造するごとに反応炉の内壁を大気
（空気）にふれさせるため、酸素、水分が吸着し、その
吸着酸化物が反応中バックグラウンドレベルに存在する
ため、電気伝導度が暗伝導度で１０-11 〜１０-8（Ωｃ
ｍ）-1、ＡＭ１での光伝導度も１０-6〜１０-4（Ωｃ
ｍ）-1でしかなかった。しかしこの吸着物が全く存在し
ない装置を使った本発明においては、暗伝導度１０-6〜
１０-4、ＡＭ１での光伝導度は、１×１０-3〜９×１０
-2（Ωｃｍ）-1と約１００倍も高く、半導体的性質を有
せしめることができた。Further, since this reactor does not particularly have a spare chamber, the inner wall of the reactor is exposed to the atmosphere (air) each time it is manufactured, so that oxygen and moisture are adsorbed and the adsorbed oxide Is present at the background level during the reaction, the electric conductivity is 10 −11 to 10 −8 (Ωc
m) -1 and the photoconductivity at AM1 is also 10 -6 to 10 -4 (Ωc
m) It was only -1 . However, in the present invention using a device in which this adsorbate does not exist at all, the dark conductivity is 10 −6 to 10 −6 .
10 −4 , photoconductivity at AM1 is 1 × 10 −3 to 9 × 10
−2 (Ωcm) −1, which is about 100 times higher, and it has semiconductor properties.
【００１９】[0019]
【発明が解決しようとする課題】本発明は、かくの如く
従来多数用いられている平行平板型の一室反応炉のＰＣ
ＶＤ装置のあらゆる欠点を除去せんとしたものである。SUMMARY OF THE INVENTION The present invention relates to a parallel plate type single-chamber reactor which has been conventionally used in many cases.
It is to eliminate all disadvantages of the VD device.
【００２０】さらに、この従来の方式をさらに改良した
ものに、本発明人の出願になる独立分離型の反応装置が
知られている。この装置は、「半導体装置作製方法」昭
和５３年１２月１０日（特願昭５３−１５２８８７）お
よびその分割出願「半導体装置作製方法」（特願昭５６
−０５５６０８）に詳しく述べられている。さらに、
「被膜作製方法」昭和５４年８月１６日（特願昭５４−
１０４４５２）にもその詳細が述べられている。Further, as a further improvement of the conventional system, there is known an independent separation type reaction apparatus filed by the present inventors. This apparatus is disclosed in “Method of Manufacturing Semiconductor Device”, Dec. 10, 1978 (Japanese Patent Application No. 53-152887) and its divisional application “Method of Manufacturing Semiconductor Device” (Japanese Patent Application No.
-055608). further,
"Coating preparation method", August 16, 1979 (Japanese Patent Application No. 54-
104452) also describes the details.
【００２１】これらの発明は、例えばＰＩＮ接合を有す
るダイオードを作製せんとする場合、Ｐ型半導体層用の
第１の反応系、Ｉ型半導体層の第２の反応系、さらにＮ
型半導体層用の第３の反応系をそれぞれの反応炉（ベル
ジャー）をゲイトバルブにて連結したものである。かく
することによりＰ層の不純物がＩ層に混入することがな
く、またＮ層の不純物がＩ層、Ｐ層に混入することがな
い。いわゆる各半導体層での不純物制御を完全に精度よ
く行なうことができるという特徴を有する。さらにこの
Ｐ層用の反応炉の前またはＮ層用反応炉のあとに連結し
て予備室を設け、いわゆる外部よりの酸素、水蒸気の混
入を防止しようとしたものである。According to these inventions, for example, when a diode having a PIN junction is manufactured, a first reaction system for a P-type semiconductor layer, a second reaction system for an I-type semiconductor layer, and
The third reaction system for the mold semiconductor layer is obtained by connecting respective reaction furnaces (bell jars) with a gate valve. Thus, the impurities of the P layer do not mix into the I layer, and the impurities of the N layer do not mix into the I layer and the P layer. There is a feature that impurity control in each semiconductor layer can be performed completely accurately. Further, a preparatory chamber is provided in front of the reactor for the P layer or after the reactor for the N layer to prevent mixing of so-called oxygen and water vapor from the outside.
【００２２】しかし、かかる本発明人の発明になる縦型
のベルジャー式またはその変形の反応炉を互いに連結し
た方式においては、基板の温度制御が十分に行えない。
すなわち３００±２０℃程度の温度範囲を有してしまっ
ていた。このため形成される被膜のバラツキが大きく、
好ましくなかった。加えてひとつの反応炉に充填できる
基板の数量が例えば１０×１０ｃｍ正方形で１〜１０枚
であった。このため生産性がきわめて低く、いわゆる低
価格、多量生産とはいえなかった。However, in the vertical bell jar type or the modified type of the reactors connected to each other according to the inventor's invention, the temperature of the substrate cannot be sufficiently controlled.
That is, it had a temperature range of about 300 ± 20 ° C. For this reason, the variation of the formed film is large,
Not preferred. In addition, the number of substrates that can be filled in one reactor was, for example, 1 × 10 cm × 10 cm square. For this reason, productivity was extremely low, and it could not be said that it was so-called low-priced mass production.
【００２３】[0023]
【課題を解決するための手段】本発明はかかる本発明人
の独立分離型の半導体装置製造装置をさらに改良し、温
度精度も３００±１℃以下におさえ、加えて１回のロー
ディング数量を５０〜５００枚にすることを可能とした
低価格、高品質の半導体装置を多量に製造せんとするも
のである。SUMMARY OF THE INVENTION The present invention further improves the semiconductor device manufacturing apparatus of the present inventor of the present invention by independently increasing the temperature accuracy to 300. +-. 1.degree. It is intended to manufacture a large number of low-priced, high-quality semiconductor devices capable of producing up to 500 wafers.
【００２４】本発明に係る半導体装置製造装置は、減圧
可能な共通室と、複数の異なった種類の被膜の積層形成
に対応して該共通室に対し各々ゲート弁手段を介して気
密連結された複数の被膜形成反応炉と、前記複数の反応
炉のそれぞれに対し前記共通室内より基板を前記ゲート
弁手段を開として搬入搬出する手段と、前記複数の反応
炉のそれぞれにて前記ゲート弁手段を閉として被膜を形
成する手段を有する被膜製造装置において、前記共通室
内より基板を前記複数の反応室に搬入して前記基板上に
複数の被膜を積層形成する求めに応じて搬入、被膜形
成、搬出を行う機構を有することを特徴とする。また、
別の態様として、減圧可能な共通室と、複数の異なった
種類の被膜の積層形成に対応して該共通室に対し各々ゲ
ート弁手段を介して気密連結された複数の被膜形成反応
炉と、前記複数の反応炉のそれぞれに対し前記共通室内
より基板のみを前記ゲート弁手段を開として搬入搬出す
る手段と、前記複数の反応炉のそれぞれにて前記ゲート
弁手段を閉として被膜を形成する手段を有する被膜製造
装置において、前記共通室内より基板を前記複数の反応
室に搬入して前記基板上に複数の被膜を積層形成する求
めに応じて搬入、被膜形成、搬出を行う機構を有するこ
とを特徴とする。The semiconductor device manufacturing apparatus according to the present invention is hermetically connected to the common chamber which can be depressurized and the common chamber via gate valve means corresponding to the lamination of a plurality of different types of films. A plurality of film forming reactors, a means for carrying the substrate in and out of the common chamber with respect to each of the plurality of reactors by opening the gate valve means, and the gate valve means in each of the plurality of reactors. In a coating production apparatus having means for forming a coating as closed, a substrate is loaded into the plurality of reaction chambers from the common chamber, and a plurality of coatings are formed on the substrate. Characterized in that it has a mechanism for performing Also,
As another aspect, a common chamber capable of being depressurized, and a plurality of film forming reactors which are hermetically connected to the common chamber via gate valve means, respectively, in correspondence with the lamination of a plurality of different types of films, Means for opening and closing the gate valve means for each of the plurality of reactors from the common chamber with the gate valve means open, and means for forming a coating by closing the gate valve means in each of the plurality of reactors In the coating production apparatus having a mechanism for carrying in a substrate from the common chamber into the plurality of reaction chambers and loading, coating formation, and unloading in response to a request to stack and form a plurality of coatings on the substrate. Features.
【００２５】[0025]
【発明の実施の形態】以下に図面に従ってその実施例を
示す。Embodiments of the present invention will be described below with reference to the drawings.
【００２６】図１は本発明の横型、独立分離式のプラズ
マＣＶＤ装置すなわに半導体装置製造装置の概要を示
す。FIG. 1 shows an outline of a horizontal type, independent separation type plasma CVD apparatus of the present invention, that is, a semiconductor device manufacturing apparatus.
【００２７】図面において第１の反応系（１）は円筒状
の反応管（５）例えば透明石英（アルミナその他のセラ
ミックでもよい）であり、その直径は１００〜３００ｍ
ｍφとした。さらにこの反応炉（５）の外側に一対のプ
ラズマ放電を行なわしめる電極（２）、（２’）を配置
した。この電極は例えばステンレス網よりなり、この電
極をおおって抵抗加熱ヒータ（３）を設け、指示温度５
０〜３５０℃例えば３００℃に対し±１℃の精度にて制
御されている。In the drawing, a first reaction system (1) is a cylindrical reaction tube (5), for example, transparent quartz (alumina or other ceramics may be used), and its diameter is 100 to 300 m.
mφ. Further, a pair of electrodes (2) and (2 ') for performing a pair of plasma discharges were disposed outside the reaction furnace (5). This electrode is made of, for example, a stainless steel mesh, and a resistance heater (3) is provided over the electrode to set the temperature to 5 ° C.
It is controlled with an accuracy of ± 1 ° C. with respect to 0 to 350 ° C., for example, 300 ° C.
【００２８】基板および基板ホルダは（４）で略記して
おり、反応性気体は（６）よりホモジナイザ（２６）を
経て供給される。一対の電極は供給用電源（１３）によ
り高周波（１０ＫＨｚ〜１００ＭＨｚ代表的には１３．
５６ＭＨｚ）が５〜２００Ｗの強さにて供給される。反
応後の不要の生成物およびヘリューム、水素等のキャリ
アガスは、排気口（６３）より反応管内の圧力調整用バ
ルブ（１４）を経て真空引ポンプ（１５）にて排出され
る。The substrate and the substrate holder are abbreviated by (4), and the reactive gas is supplied from (6) through a homogenizer (26). The pair of electrodes are supplied with a high frequency (10 KHz to 100 MHz, typically 13.
56 MHz) at a power of 5 to 200 W. Unnecessary products after the reaction and carrier gas such as helium and hydrogen are discharged from the exhaust port (63) through the pressure adjusting valve (14) in the reaction tube by the vacuum pump (15).
【００２９】反応筒（５）は反応中は反応圧力は０．０
５〜０．６ｔｏｒｒ代表的には０．３ｔｏｒｒに保持さ
れ、反応性気体の実効流速を数十ｍ／秒にまで速めた。The reaction tube (5) has a reaction pressure of 0.0 during the reaction.
The pressure was kept at 5 to 0.6 torr, typically 0.3 torr, and the effective flow rate of the reactive gas was increased to several tens m / sec.
【００３０】この第１の反応炉に加え、図面では入口側
に基板およびホルダ（４）を反応炉内に挿入または内よ
り炉外に引出す移動機構（１２）を有する第１の室
（７）が設けられている。In addition to the first reactor, a first chamber (7) having a moving mechanism (12) for inserting a substrate and a holder (4) into or out of the reactor from the inside on the inlet side in the drawing. Is provided.
【００３１】この室は大気圧にする場合は（１４）より
高純度空気が供給され、通気はバルブ（３９）を経てロ
ータリーポンプ（３７）にて０．０１ｔｏｒｒ以下、好
ましくは０．００１〜０．０１ｔｏｒｒに真空引がされ
ている。また、この基板およびホルダ（１１）は予備室
（８）より移動され、この第１の予備室（８）は（１
３）より空気が導入され大気圧となり、真空引がバルブ
（４０）、ポンプ（３８）によりなされ、室１（７）と
概略等圧の十分な低真空とさせた。そして、基板および
ホルダ（１０）がホルダ（１１）に移される。さらに、
このホルダ（１１）は第１の反応炉（４）に移され、所
定の半導体膜を基板上に形成させた。When the pressure in the chamber is set to atmospheric pressure, high-purity air is supplied from (14), and the air is passed through a valve (39) by a rotary pump (37) to 0.01 torr or less, preferably 0.001 to 0. .01 torr. The substrate and the holder (11) are moved from the preliminary chamber (8), and the first preliminary chamber (8) is moved to (1).
Air was introduced from 3) to atmospheric pressure, and a vacuum was drawn by a valve (40) and a pump (38) to make the chamber 1 (7) a sufficiently low vacuum of approximately equal pressure. Then, the substrate and the holder (10) are transferred to the holder (11). further,
The holder (11) was transferred to the first reaction furnace (4), and a predetermined semiconductor film was formed on the substrate.
【００３２】さらに、この被膜を形成させた後、基板お
よびホルダ（４）は共通室（７）に到り、外部に取り出
すものは予備室（３５）より外部に取り出すことができ
る。Further, after this film is formed, the substrate and the holder (4) reach the common chamber (7), and those to be taken out can be taken out from the spare chamber (35).
【００３３】また、さらにこの上に半導体層を作ろうと
する場合、共通室（７）におけるシャッタ（３２）を開
け、第２の室（３０）に移動させる。このシャッタ（３
２）および次段のシャッタ（３３）は必ずしも必要では
なく、その場合は共通の室を反応炉に連続して複数ケ設
けることになる。またさらに基板およひホルダは第２の
反応系（４２）に移され、第２の半導体層（例えばＩ
層）を第１の半導体層（例えばＰ層）を形成する履歴に
無関係に独立して積層して作ることができた。When a semiconductor layer is to be formed thereon, the shutter (32) in the common chamber (7) is opened, and the semiconductor layer is moved to the second chamber (30). This shutter (3
2) and the next stage shutter (33) are not always necessary. In that case, a plurality of common chambers are continuously provided in the reaction furnace. Furthermore, the substrate and the holder are transferred to a second reaction system (42), and the second semiconductor layer (for example, I
) Independently of the history of forming the first semiconductor layer (for example, P layer).
【００３４】この第２の反応炉も反応性気体の導入口
（２７）より反応性気体が入り、キャリアガス、不純物
は排気口、バルブ（１９）、真空引ポンプ（２０）を経
て外部に放出される。In the second reactor, the reactive gas enters through the reactive gas inlet (27), and the carrier gas and impurities are discharged to the outside via the exhaust port, the valve (19), and the vacuum pump (20). Is done.
【００３５】さらに、この第２の半導体膜が形成された
後、第２の予備室（３５）を経て外部に取り出されても
よいが、この図面では、さらに第３の反応系（４３）を
経て、第３の半導体層例えばＮ型半導体層を形成し、さ
らにこの三層が形成された基板およびホルダ（３４）は
真空引をされた第２の予備室（３５）を経て、空気管
（１３）より空気の導入によって大気圧にさせた後、ゲ
ートバルブ（３６）をあけて外部に取り出される。After the second semiconductor film is formed, it may be taken out through a second preparatory chamber (35). However, in this drawing, a third reaction system (43) is further provided. Then, a third semiconductor layer, for example, an N-type semiconductor layer is formed, and the substrate and the holder (34) on which the three layers are formed are further evacuated to a second preliminary chamber (35) through an air pipe (35). 13) The air pressure is adjusted to atmospheric pressure by introducing air, and the air is taken out through the gate valve (36).
【００３６】以上の概要より明らかな如く、本発明は第
１の反応系には第１の室があり、この室に設けられた移
動機構（１２）により基板およびホルダ（４）は反応炉
（１）と第１の室（７）との間を往復する。As is apparent from the above summary, in the present invention, the first reaction system has a first chamber, and the substrate and the holder (4) are moved by the reaction mechanism (12) provided in this chamber. It reciprocates between 1) and the first chamber (7).
【００３７】また同様に、第２の反応炉（４２）、第３
の反応炉（４３）、基板およびホルダの保持および移動
機構（２９）、（４１）を有している。Similarly, the second reactor (42) and the third
And a mechanism for holding and moving substrates and holders (29) and (41).
【００３８】この第１、第２、第３の室は共通させて共
通室（７）として設けており、この共通室の前後の入口
側および出口側に第１、第２の予備室を空気中の酸素、
水分が反応系に混入しないように設けてある。The first, second, and third chambers are provided in common as a common chamber (7), and the first and second spare chambers are provided on the inlet and outlet sides before and after the common chamber. Oxygen in the,
It is provided so that water does not enter the reaction system.
【００３９】この製造装置においては、各反応ごとに反
応炉より一度真空引された共通室（７）に引出されるた
め、各反応系の反応性気体が全くそれぞれの反応炉に混
入されることがない。In this manufacturing apparatus, since the reaction chamber is drawn into the common chamber (7) which is once evacuated for each reaction, the reactive gas of each reaction system is completely mixed into each reaction furnace. There is no.
【００４０】特に、基板の出入れの際は、各反応炉と共
通室との間のしきりゲイトバルブ（５２）、（５３）、
（５４）を開として、基板およびホルダ（１１）が（１
１’）（１１”）の位置へ移動の際以外は、このしきり
バルブが完全に閉の状態であるため、従来の説明にて本
発明人により示された各反応系が互いに１つのゲイトバ
ルブで連結されている場合に比べて、さらに不純物のオ
ートドーピングが少なくなった。In particular, when the substrate is taken in and out, the threshold gate valves (52), (53),
With (54) open, the substrate and holder (11)
1 ') Since the threshold valve is completely closed except at the time of movement to the position (11 "), each reaction system shown by the present inventor in the conventional explanation is one gate valve. Auto-doping of impurities is further reduced as compared with the case where they are connected with each other.
【００４１】さらに加えて、以上の説明においては、基
板のホルダは各反応室を基板と共に移動させた。しかし
この移動は基板のみとし、ホルダは第１の反応炉用のホ
ルダ（１１）、第２の反応炉用のホルダ（１１’）、第
３の反応炉用ホルダ（１１”）をそれぞれ専用に配置せ
しめることが本発明の製造装置においては可能である。
かくすることにより、各反応室間の不純物の混入特にホ
ルダ表面に付着しているＰＮ型またはＥｇ可変用不純
物、添加物の混入を完全に除去することができ、多量生
産用として全く画期的なものである。In addition, in the above description, the substrate holder moved each reaction chamber together with the substrate. However, this movement is performed only on the substrate, and the holder is dedicated to the holder (11) for the first reactor, the holder (11 ') for the second reactor, and the holder (11 ") for the third reactor. It is possible to arrange them in the manufacturing apparatus of the present invention.
By doing so, it is possible to completely remove the contamination of impurities between the reaction chambers, especially the contamination of PN type or Eg variable impurities and additives adhering to the holder surface, which is completely breakthrough for mass production. It is something.
【００４２】図２は図１の製造装置を補かんするもので
ある。すなわち第１、第２、第３の反応炉に対して供給
される反応性気体は供給系（６）、（２７）、（２８）
よりそれぞれ供給される。その反応性気体は図２
（Ａ）、（Ｂ）および（Ｃ）に対応して示されている。FIG. 2 supplements the manufacturing apparatus of FIG. That is, the reactive gas supplied to the first, second, and third reactors is supplied to the supply systems (6), (27), and (28).
Respectively. The reactive gas is shown in FIG.
(A), (B) and (C) are shown.
【００４３】図２（Ａ）においては水素で希釈したジボ
ラン（４３）、シラン（４４）、反応炉内壁のエッチン
グ用ガス例えばＣＦ4 （Ｏ2 ＝０〜５％）またはＮＦ
3 、炭化物の添加物である珪素と炭素とが化合した反応
性気体例えばＴＭＳ（テトラメチルシランＳｉ（ＣＨ
3 ）4 ）（４６）およびキャリアガスである水素または
ヘリューム（４７）が配置されている。In FIG. 2A, diborane (43) and silane (44) diluted with hydrogen, an etching gas for the inner wall of the reaction furnace, for example, CF 4 (O 2 = 0 to 5%) or NF
3. Reactive gas in which silicon and carbon, which are carbide additives, are combined, for example, TMS (tetramethylsilane Si (CH
3 ) 4 ) (46) and hydrogen or helium (47) as a carrier gas are arranged.
【００４４】これらは流量計（マスフロメータ）（５
０）、電磁バルブ（５１）を経て供給系（６）より第１
の反応炉に供給される。この場合はＳｉX Ｃ1-X （０．
２≦ｘ１）で作られ、導電型はＰ型としている。かくす
ることにより１．７〜２．５ｅＶのＥｇを有するＰ型の
アモルファスまたはセミアモルファス構造を含む非単結
晶半導体を基板上に１００〜３００Åの厚さに形成させ
た。These are flow meters (mass flow meters) (5
0), the first from the supply system (6) via the electromagnetic valve (51)
Is supplied to the reactor. In this case, Si X C 1-X (0.
2 ≦ x1), and the conductivity type is P-type. As a result, a non-single-crystal semiconductor having a P-type amorphous or semi-amorphous structure having an Eg of 1.7 to 2.5 eV was formed to a thickness of 100 to 300 ° on the substrate.
【００４５】被膜の作製は、本発明人の出願になる特許
願（「プラズマ気相法」昭和５６年１０月１４日、特願
昭５６−１０３６２７）に詳しく述べられているが、例
えば２５０〜３３０℃特に３００℃、０．１〜０．３ｔ
ｏｒｒプラズマ発生用電流１３．５６ＭＨｚ、５〜１０
０Ｗ、被膜形成時間１０秒〜１０分とした。The preparation of the coating film is described in detail in a patent application filed by the present inventor (“Plasma Gas Phase Method”, Oct. 14, 1981, Japanese Patent Application No. 56-103627). 330 ° C, especially 300 ° C, 0.1-0.3t
orr plasma generation current 13.56 MHz, 5 to 10
0 W and a film formation time of 10 seconds to 10 minutes.
【００４６】反応炉内壁は５〜３０回作製するとフレイ
ク（薄片）が発生するので、かかる場合にはＣＦ4 また
はＮＦ3 によりプラズマエッチングして除去すればよ
い。このクリーニングは、被膜の積層形成プロセスにお
いても、複数の反応炉の一部において、被膜形成を行わ
ずに、反応炉内壁のエッチングを行うことにより達成で
きる。When the inner wall of the reactor is formed 5 to 30 times, flakes (flakes) are generated. In such a case, the inner wall may be removed by plasma etching with CF 4 or NF 3 . This cleaning can also be achieved by etching the inner wall of the reaction furnace without forming a film in a part of the plurality of reactors, even in the process of forming a film stack.
【００４７】図２（Ｂ）はＩ層のアモルファスまたは５
〜１００Åの大きさの微結晶性を含有するセミアモルフ
ァスまたはマイクロポリクリスタルよりなる非単結晶半
導体膜を作製する場合を示している。FIG. 2 (B) shows the amorphous or
This figure shows a case where a non-single-crystal semiconductor film made of semi-amorphous or micro-polycrystal containing microcrystalline material having a size of about 100 ° is manufactured.
【００４８】すなわち、シラン（４５）ＣＦ4 （Ｏ2 ＝
０〜５％）、キャリアガスであるヘリューム（４９）よ
りなり５〜２０％にヘリュームにて希釈されたシランに
より光伝導度１×１０-3〜９×１０-2（Ωｃｍ）-1、特
に５〜２０×１０-3（Ωｃｍ）-1の値を有する珪素の非
単結晶半導体を０．４〜１μｍの厚さに作製した。That is, silane (45) CF 4 (O 2 =
0 to 5%), a photoconductivity of 1 × 10 −3 to 9 × 10 −2 (Ωcm) −1 , especially silane composed of helium (49) as a carrier gas and diluted to 5 to 20% with helium. A non-single-crystal semiconductor of silicon having a value of 5 to 20 × 10 −3 (Ωcm) −1 was formed to a thickness of 0.4 to 1 μm.
【００４９】また、図２（Ｃ）は（Ａ）とは逆にＮ型不
純物であるフォスフィン（４８）、シラン（４３）、エ
ッチング用ガス（４５）、ＴＭＳ（４６）、キャアガス
（４０）を提供し、１００〜５００ÅのＮ型半導体層を
作製した。FIG. 2C shows the reverse of FIG. 2A in which phosphine (48), silane (43), etching gas (45), TMS (46), and carrier gas (40) are N-type impurities. Provided, and an N-type semiconductor layer of 100 to 500 ° was produced.
【００５０】かくして、図３に示す如き基板上にＰＩＮ
型のダイオードまたは光電変換装置を作り、その特性を
調べた。Thus, the PIN on the substrate as shown in FIG.
Type of diode or photoelectric conversion device was fabricated and its characteristics were examined.
【００５１】図３（Ａ）においては、ステンレスの如き
金属基板またはカプトンの如きフレキシブルフィルム上
にステンレス膜が形成された基板（７０）上にＰ型半導
体層（７１）、Ｉ型半導体層（７２）、Ｎ型半導体層
（７４）よりなる半導体層（７３）を作製し、この上面
にＩＴＯの如き透光性透明導電膜を６００〜８００Å、
ρｓ＝１０〜２５Ω／□を作製した。従来の一室式の平
行平板型ではＡＭ１（１００ｍＷ／ｃｍ2 ）にて６〜
７．５％／３×３ｍｍ正方形しか得られなかったが、本
発明人の出願になるたて型の独立分離式においては、
７．５〜９．５％／３×３ｍｍ正方形が得られた。しか
し本発明では、ホルダを各反応炉独立式にした場合、最
高１６％／３×３正方形、一般に１２〜１５％の高い変
換効率の太陽電池を作ることができた。In FIG. 3A, a P-type semiconductor layer (71) and an I-type semiconductor layer (72) are formed on a metal substrate such as stainless steel or a substrate (70) having a stainless film formed on a flexible film such as Kapton. ), A semiconductor layer (73) made of an N-type semiconductor layer (74) is formed, and a light-transmitting transparent conductive film such as ITO is formed on the upper surface thereof for 600 to 800 °.
ρs = 10 to 25Ω / □ was prepared. With the conventional single-chamber parallel plate type, AM1 (100 mW / cm 2 ) is 6 to
Although only 7.5% / 3 × 3 mm squares were obtained, in the vertical independent type which was filed by the present inventors,
7.5-9.5% / 3 x 3 mm squares were obtained. However, in the present invention, when the holder was made independent of each reactor, a solar cell having a high conversion efficiency of up to 16% / 3 × 3 square, generally 12 to 15% could be produced.
【００５２】また、ホルダを各反応炉共通にした場合、
９．０〜１２．５％の高い効率であった。When the holder is common to the respective reactors,
The efficiency was as high as 9.0 to 12.5%.
【００５３】これは酸素、水分等の酸化物気体の外部か
らの混入防止、各半導体表面等への不純物混入を防止し
たことにある。This is because oxide gas such as oxygen and moisture is prevented from being mixed in from the outside, and impurities are prevented from being mixed into each semiconductor surface.
【００５４】さらに重要なことは、１回のパッチにおい
て１０×１０ｃｍ正方形の基板を５０〜５００枚もロー
ディング可能であり、１０×１０ｃｍ正方形１枚に対す
る設備償却費は従来の５０〜５００円であったものが、
０．２〜２円と約１／１００に下げることが可能となっ
た点で光電変換装置の流布のためきわめて重要であっ
た。More importantly, as many as 50 to 500 10 × 10 cm square substrates can be loaded in one patch, and the equipment depreciation cost for a single 10 × 10 cm square is 50 to 500 yen. Is
This is extremely important for dissemination of the photoelectric conversion device in that it can be reduced to about 1/100 of 0.2 to 2 yen.
【００５５】図３（Ｂ）はガラスの如き透光性基板（７
６）上にＩＴＯ（５００〜８００Å）（７８）および酸
化スズまたは酸化アンチモン（７９）（１００〜３００
Å）よりなる低シート抵抗（ρｓ＝５〜２０Ω／□高耐
熱性）の透明導電膜（７７）上にＰ型半導体層（７
１）、Ｉ型層（７２）、Ｎ型層（７４）およびアルミニ
ームまたはＩＴＯよりなる裏面電極（７５）を設けたも
のである。かかる構造においても変換効率１０〜１３％
を得ることができた。FIG. 3B shows a transparent substrate (7) such as glass.
6) ITO (500-800 °) (78) and tin oxide or antimony oxide (79) (100-300)
Å) on a P-type semiconductor layer (7) on a transparent conductive film (77) having a low sheet resistance (ρs = 5 to 20Ω / □ high heat resistance).
1), an I-type layer (72), an N-type layer (74), and a back electrode (75) made of aluminum or ITO. Even in such a structure, the conversion efficiency is 10 to 13%.
Could be obtained.
【００５６】このため、この構造をガラス基板上に集積
化しまた同時にＰＩＮ型の逆流防止ダイオードを設ける
ことにより民生用の太陽電池を従来と同一出力を得る場
合、従来より１／２の面積でかつ価格は２００〜２５０
円を２０〜３０円にまで下げ、１０ｃｍ2 の面積にて１
００〜１３０円で作ることが可能になった。For this reason, when this structure is integrated on a glass substrate, and at the same time a PIN-type backflow prevention diode is provided to obtain the same output as a conventional solar cell for a consumer, the area is reduced by half compared with the conventional one. Price is 200-250
Reduce the circle to 20 to 30 yen, 1 in 10 cm 2 area
It became possible to make it for 00 to 130 yen.
【００５７】図４は本発明のプラズマＣＶＤ法で特にグ
ロー放電法を用いる反応炉に配置される基板、電極およ
び基板のローディングの関係を示す。FIG. 4 shows the relationship between the substrate, the electrodes and the loading of the substrate, which are arranged in a reactor using the glow discharge method in the plasma CVD method of the present invention.
【００５８】図面において図４（Ａ）は電極（２）、
（２’）を水平方向に平行に、また基板（６１）の裏面
を互いに密接して、表面は基板間を２０〜４０ｍｍの間
隔で設けた。また、その配置はやはり水平に設けたもの
である。In the drawing, FIG. 4A shows an electrode (2),
(2 ') was parallel to the horizontal direction, the back surfaces of the substrates (61) were closely contacted with each other, and the front surfaces were provided at intervals of 20 to 40 mm between the substrates. The arrangement is also horizontal.
【００５９】反応炉（１）の反応筒（５）は直径１００
〜３００ｍｍφ代表的には１８０ｍｍφを有し、その長
さは２００〜４００ｃｍを有するため、１０×１０ｃｍ
正方形の基板に図面の如き８枚ではなく各段２０枚を１
０〜３０列配置させることができた。このため１回の製
造バッチで５０〜６００枚を作ることができ、従来の平
行平板式では全く考えられない量の半導体装置を一度に
作ることができた。The reaction tube (5) of the reaction furnace (1) has a diameter of 100
~ 300mmφ typically has 180mmφ and its length is 200 ~ 400cm, so it is 10 × 10cm
Instead of eight sheets as shown in the drawing, 20 pieces per layer
0 to 30 rows could be arranged. For this reason, 50 to 600 wafers can be manufactured in one manufacturing batch, and a semiconductor device of an amount which cannot be considered at all in the conventional parallel plate type can be manufactured at a time.
【００６０】図４（Ｂ）は電極（２）、（２’）を垂直
方向に、また基板（６１）の表面（被形成面）を垂直方
向に、裏面を互いに密接させて設けたものである。その
他は（Ａ）と同様である。ホルダへの基板のローディン
グは（Ａ）、（Ｂ）を互いに交互に行ってもよい。FIG. 4B shows a structure in which the electrodes (2) and (2 ') are provided in the vertical direction, the surface (formation surface) of the substrate (61) is provided in the vertical direction, and the back surfaces are provided in close contact with each other. is there. Others are the same as (A). (A) and (B) may be alternately performed for loading the substrate on the holder.
【００６１】図４（Ｃ）はアーク放電法またはグロー放
電法を用いたプラズマＣＶＤ法である。FIG. 4C shows a plasma CVD method using an arc discharge method or a glow discharge method.
【００６２】図面では図１（Ａ）の１つの反応炉を示し
たものである。すなわち放電電極（２）、（２’）を反
応筒方向に有し、基板（６１）はホルダ（６０）にロー
ディングされ、反応管（５）の外側には加熱用ヒータ
（３）が設けられている。アーク放電とするには一方の
電極より熱電子を放出させた。。反応性気体は供給系
（６）より導入され、不要の反応生成物およびキャリア
ガスは排出系（６３）より外部に放出される。この不要
の反応生成物は低温になる領域では粉末状になるため、
反応炉（５）の中（内壁）にこれらが発生することを防
ぐため、ヒータ（３）は（６５）に示す如く反応管のす
べてをおおうようにした。The drawing shows one reactor of FIG. 1 (A). That is, the discharge electrodes (2) and (2 ') are provided in the direction of the reaction tube, the substrate (61) is loaded on the holder (60), and the heater (3) is provided outside the reaction tube (5). ing. To make an arc discharge, thermoelectrons were emitted from one electrode. . The reactive gas is introduced from the supply system (6), and unnecessary reaction products and carrier gas are released outside from the discharge system (63). Since this unnecessary reaction product becomes powdery in a region where the temperature is low,
In order to prevent these from being generated in the reaction furnace (5) (inner wall), the heater (3) covered all of the reaction tubes as shown in (65).
【００６３】かくすることにより、粉末状の反応生成物
を反応筒に残留させることはなくなり、歩留の向上にな
った。図１また図４（Ａ）、（Ｂ）においても同様にす
ると、さらに生産性の向上に役立った。Thus, the powdery reaction product was not left in the reaction tube, and the yield was improved. 1 and FIGS. 4 (A) and 4 (B), it was further useful for improving the productivity.
【００６４】[0064]
【発明の効果】以上の説明より明らかな如く、本発明は
プラズマ気相法に対し多量生産を可能にする横型反応方
式を採用し、さらにそれらに共通室を設け連続的に製造
する構造とすることによりバッチ方式と連続方式とを結
合させることが可能となった。このためこの思想を基礎
とし、２つの反応系、４〜８の反応系等を作ることがで
き、初めてＰＣＶＤ装置で大量生産可能な方式を開発す
ることができた。As is apparent from the above description, the present invention adopts a horizontal reaction system which enables mass production to the plasma gas phase method, and furthermore, has a structure in which a common chamber is provided to continuously manufacture them. This makes it possible to combine the batch method and the continuous method. For this reason, based on this concept, two reaction systems, 4 to 8 reaction systems, and the like can be created, and for the first time, a system that can be mass-produced by a PCVD apparatus could be developed.
【００６５】さらに、この半導体製造装置において、単
にＰＩＮの光電変換装置のみではなく、Ｎ（Ｎ型半導
体）（０．１〜１μ）−Ｉ（真性半導体）（０．２〜２
μ）−Ｉ（絶縁体）（０．５〜１μ）のＩＧＦＥＴ（縦
チャネル型の絶縁ゲイト型電界効果半導体装置）を、ま
たはそれを集積化した構造を作ることが可能である。さ
らに、この反応炉に横方向に幅２〜２０ｃｍの５０〜１
００ｃｍの長い半導体基板を配置し、その上面全面にフ
ォトセンサーアレーその他の半導体装置を作ることも可
能である。以上本発明の半導体製造装置の工学的効果は
きわめて著しいものであると信じる。Further, in this semiconductor manufacturing apparatus, not only the PIN photoelectric conversion device but also N (N-type semiconductor) (0.1-1 μ) -I (intrinsic semiconductor) (0.2-2
μ) -I (insulator) (0.5 to 1 μ) IGFET (vertical channel type insulated gate field effect semiconductor device) or an integrated structure thereof can be manufactured. Further, 50 to 1 cm having a width of 2 to 20 cm is laterally inserted into the reactor.
It is also possible to dispose a semiconductor substrate having a length of 00 cm and form a photosensor array and other semiconductor devices on the entire upper surface thereof. It is believed that the engineering effects of the semiconductor manufacturing apparatus of the present invention are extremely significant.
【図１】 本発明の半導体装置製造装置の実施例を示
す。FIG. 1 shows an embodiment of a semiconductor device manufacturing apparatus according to the present invention.
【図２】 図１を補かんする反応性気体のガス系の実施
例を示す。FIG. 2 shows an embodiment of a reactive gas system that supplements FIG.
【図３】 本発明により作られた光電変換装置の縦断面
図を示す。FIG. 3 shows a longitudinal sectional view of a photoelectric conversion device made according to the present invention.
【図４】 図１の反応炉の部分を示す実施例である。FIG. 4 is an embodiment showing a part of the reactor of FIG. 1;
３ ヒータ ４ 基板ホルダ ５ 反応炉 １２ 移動機構 １３ 電源 ３３ シャッタ ３７ ロータリーポンプ Reference Signs List 3 heater 4 substrate holder 5 reaction furnace 12 moving mechanism 13 power supply 33 shutter 37 rotary pump
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成９年４月２６日[Submission date] April 26, 1997
【手続補正１】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】発明の詳細な説明[Correction target item name] Detailed description of the invention
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【発明の属する技術分野】本発明は、グローまたはアー
ク放電を利用したプラズマ気相法（ＰＣＶＤと以下い
う）により、安定して再現性のよい積層被膜を多量に作
製するための製造装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a production apparatus for producing a large number of stable and reproducible laminated films by a plasma vapor phase method (hereinafter referred to as PCVD) utilizing glow or arc discharge.
【０００２】本発明は、ＰＣＶＤ装置に対し、反応系に
関してはプラズマ気相法における反応性気体が導入され
る反応筒内には電極その他のジグを設けず、被形成面を
有する基板とその基板ホルダ（例えば石英製のボート）
のみを導入し、反応性気体をラミナフロー（層流）とせ
しめることにより被膜厚を均一とし、さらに膜質もパッ
チ内、パッチ間でバラツキの少ない半導体膜を形成させ
るための製造装置に関する。According to the present invention, a substrate having a surface to be formed and a substrate having the same are provided without providing an electrode or other jig in a reaction tube into which a reactive gas is introduced in a plasma vapor phase method with respect to a PCVD apparatus. Holder (eg quartz boat)
The present invention relates to a manufacturing apparatus for forming a semiconductor film having a uniform film thickness by introducing only a reactive gas and causing a laminar flow (laminar flow) of the reactive gas, and further forming a semiconductor film having a small film quality within and between patches.
【０００３】[0003]
【従来の技術】一般にＰＣＶＤ装置において、特に反応
力の強い珪素を主成分とする反応性気体であるシランま
たは珪素のハロゲン化物気体を用いる場合、反応筒例え
ば石英ガラス管の内壁およびホルダに吸着した酸素（空
気）および水分が珪化物気体と反応して、酸化珪素（低
級酸化珪素）を作り、半導体としての導電性を悪くして
いた。2. Description of the Related Art In general, when a silane or silicon halide gas, which is a reactive gas containing silicon as a main component, having a strong reactive power is used in a PCVD apparatus, it is adsorbed on the inner wall of a reaction tube such as a quartz glass tube and a holder. Oxygen (air) and moisture react with the silicide gas to form silicon oxide (lower silicon oxide), which deteriorates the conductivity as a semiconductor.
【０００４】本発明は、かかる酸素、水分の反応炉への
導入を防止するため、この反応筒に連結して基板および
基板ホルダを保持または移動する機構を有する室を設
け、その生産性および特性の再現性の向上に務めた製造
装置に関する。According to the present invention, in order to prevent such oxygen and moisture from being introduced into the reaction furnace, a chamber having a mechanism for holding or moving the substrate and the substrate holder connected to the reaction tube is provided. Related to manufacturing equipment that worked to improve the reproducibility of
【０００５】さらに、本発明は、プラズマ放電電界が基
板表面に平行に（沿って）印加されるように電極を具備
せしめ、活性の反応性生成物が被形成表面に垂直方向に
衝突して形成された半導体膜の特性を劣化させてしまう
ことを防いでいることを他の目的としている。Further, the present invention provides an electrode in which a plasma discharge electric field is applied in parallel to (along) the substrate surface, and an active reactive product collides with a surface to be formed in a vertical direction to form the electrode. Another object of the present invention is to prevent the characteristics of the semiconductor film from being deteriorated.
【０００６】この被形成面上へのスパッタ（損傷）の防
止は、例えば被形成面上にＰ型半導体層を設け、その上
面にＩ型（真性または実質的に真性）半導体層を作製し
ようとする時、Ｐ型を構成する不純物が１０１７〜１０
１８ｃｍ−３の濃度にＩ層に混入してしまい、ＰＩ接合
を劣化させてしまう。本発明はかかる欠点を防ぐために
示されたものである。さらに本発明は前記した反応系よ
りなる第１の反応系と、これに連結して第１の室を設
け、この第１の室に連結して第２の室を設け、さらにこ
の第２の室に連結した第１の反応系と同様の第２の反応
系を設けた製造装置に関する。In order to prevent the sputter (damage) on the formation surface, for example, a P-type semiconductor layer is provided on the formation surface, and an I-type (intrinsic or substantially intrinsic) semiconductor layer is formed on the upper surface. In this case, the impurities constituting the P type are 10 17 to 10
It mixes into the I layer at a concentration of 18 cm -3 and deteriorates the PI junction. The present invention has been made in order to prevent such a disadvantage. Further, the present invention provides a first reaction system comprising the above-mentioned reaction system, a first chamber connected thereto, a second chamber connected to the first chamber, and a second chamber connected to the first chamber. The present invention relates to a manufacturing apparatus provided with a second reaction system similar to the first reaction system connected to a chamber.
【０００７】かかる製造装置においては、まず第１の室
にて真空引され、酸素、水分が除去された雰囲気にて第
１の反応炉に基板およびホルダが移動機構により挿入さ
れ、この反応炉にて一導電型例えばＰ型の導電型を有す
る半導体が形成された。さらにこの半導体が形成された
基板を再び第１の室に引出し、さらにこれに連結した第
２の室へ同様に酸素、水分の全くない真空中にて移動さ
れる。さらにこの第２の室より第２の反応炉に基板およ
びホルダーを導入させ、第１の室とは異なる導電型また
は異なる添加物またはその異なる濃度（不純物または添
加物）にて第２の半導体層を第１の半導体層上に形成さ
せることができる。In such a manufacturing apparatus, first, a substrate and a holder are inserted into a first reactor by a moving mechanism in an atmosphere from which oxygen and moisture have been removed by evacuating the first chamber, and the reaction furnace is placed in the first reactor. Thus, a semiconductor having one conductivity type, for example, a P-type conductivity type was formed. Further, the substrate on which the semiconductor is formed is drawn out to the first chamber again, and further moved to the second chamber connected thereto in a vacuum free from oxygen and moisture. Further, the substrate and the holder are introduced into the second reaction furnace from the second chamber, and the second semiconductor layer is formed with a different conductivity type or a different additive or a different concentration (impurity or additive) from the first chamber. Can be formed on the first semiconductor layer.
【０００８】この際、第１の反応炉の内壁に付着した不
純物が第２の半導体層を形成させる際付着することが全
くないため、きわめて精度高く、導電率導電性またはＥ
ｇ（エネルギバンド巾）等を制御することができるよう
になった。At this time, since impurities adhering to the inner wall of the first reactor do not adhere at all when the second semiconductor layer is formed, the conductivity is extremely high and the conductivity or E is high.
g (energy band width) can be controlled.
【０００９】さらに、本発明は、さらにこの独立した反
応炉を三系統設け、これらを共通した室すなわち第１、
第２および第３の室で互いに連結した製造装置におい
て、特に第１の反応炉にてＰ型半導体層を、第２の反応
炉にてＩ型半導体層を、さらに第３の反応炉にてＮ型半
導体層を形成して、ＰＩＮ型のダイオード特に光電変換
装置を作製せんとする時、特に有効てある。Further, the present invention further provides three independent reactors, each having a common chamber, that is, a first and a second reactor.
In the manufacturing apparatus connected to each other in the second and third chambers, in particular, the P-type semiconductor layer in the first reactor, the I-type semiconductor layer in the second reactor, and the third reactor. This is particularly effective when an N-type semiconductor layer is formed to manufacture a PIN diode, particularly a photoelectric conversion device.
【００１０】本発明は、積層するその層の数により共通
した室を介して反応炉をその積層する膜の順序に従って
設けることにより、その段数を２段または３段のみでは
なく、４〜１０段にすることができる。According to the present invention, the reactor is provided in accordance with the order of the films to be laminated through a common chamber according to the number of the layers to be laminated. Can be
【００１１】かくしてＰＩＮ、ＰＩＮＰＩＮ、ＰＩＮＩ
ＰＩＮ、ＮＩＰＩＮ、ＰＩＮＩＰ、・・・・等の接合構
造に作ることができる。[0011] Thus, PIN, PINPIN, PINI
It can be formed in a joint structure such as PIN, NIPIN, PINIP,.
【００１２】また、この半導体層の作製の際、ＩＶ価の
元素例えば珪素に炭素またはゲルマニュームを添加し、
その添加量を制御することにより、添加量に比例、対応
した光学的エネルギバンド巾（Ｅｇ）を有せしめること
ができる。例えばＰＩＮ接合をＥｇｐ、Ｅｇｉ、Ｅｇｎ
（Ｅｇｐ＞Ｅｇｉ≦Ｅｇｎ）としたＷ−Ｎ−Ｗ（広いＥ
ｇ−せまいＥｇ−広いＥｇ）として設けることを可能と
した。Further, at the time of manufacturing the semiconductor layer, carbon or germanium is added to an element having a valence of IV, for example, silicon,
By controlling the addition amount, an optical energy bandwidth (Eg) corresponding to the addition amount and corresponding thereto can be provided. For example, the PIN junction is defined as Egp, Egi, Egn
(Egp> Egi ≦ Egn) W-N-W (wide E
g-narrow Eg-wide Eg).
【００１３】また、さらにこのＰＩＮ接合を二つ積層し
て設けたＰＩＮＰＩＮ構造において、Ｅｇｐ１、Ｅｇｉ
１、Ｅｇｎ１、Ｅｇｐ２、Ｅｇｉ２、Ｅｇｎ２（Ｅｇｐ
１＞Ｅｇｎ１≧Ｅｇｉ１≧Ｅｇｐ２≧Ｅｇｉ２≧Ｅｇｎ
２）として設け、Ｅｇｐ１（２．０〜２．４ｅＶ）、
（Ｅｇｎ１（１．７〜２．１ｅＶ）をＳｉｘＣ
１−ｘ（０＜ｘ＜１）、Ｅｇｉ１、Ｅｇｐ１（１．６〜
１．８ｅＶ）をＳｉにより、Ｅｇｉ２、Ｅｇｎ２（１．
０〜１．５ｅＶ）をＳｉｘＧｅ１−ｘ（０＜ｘ＜１）と
して設けることが可能である。かかるタンデム構造とす
るには反応系を６系統設ければよい。Further, in the PINPIN structure in which two PIN junctions are laminated, Egp 1 , Egi 1
1 , Egn 1 , Egp 2 , Egi 2 , Egn 2 (Egp
1 > Egn 1 ≧ Egi 1 ≧ Egp 2 ≧ Egi 2 ≧ Egn
2 ), Egp 1 (2.0 to 2.4 eV),
(Egn 1 a (1.7~2.1eV) Si x C
1-x (0 <x <1), Egi 1 , Egp 1 (1.6 to
1.8 eV) with Si, Egi 2 , Egn 2 (1.
0～1.5EV) can be provided as a Si x Ge 1-x (0 <x <1). In order to obtain such a tandem structure, six reaction systems may be provided.
【００１４】また、ＮＩＰまたはＰＩＮ接合としたＭＩ
Ｓ・ＦＥＴ、バイポーラトランジスタにおいては反応系
を２系統とし、第１の反応系により基板上にＮまたはＰ
層を、第２の反応系により次のＩ層を、さらに第１の反
応系に基板ホルダをもどして、第３番目のＮまたはＰ層
を作製する三層構造を２系統にて作ることが可能であ
る。In addition, an NIP or PIN junction MI
In the case of S-FET and bipolar transistor, the reaction system is divided into two systems, and N or P is formed on the substrate by the first reaction system.
By returning the layer, the next I layer by the second reaction system, and the substrate holder to the first reaction system, a three-layer structure for producing the third N or P layer can be formed by two systems. It is possible.
【００１５】これら本発明は、反応炉を互いに連結する
のではなく、それぞれ独立した反応系を共通する室に連
結せしめ、この室を介して基板上に独立した半導体層を
形成させることを目的としている。It is an object of the present invention to connect independent reaction systems to a common chamber, instead of connecting the reactors to each other, and to form an independent semiconductor layer on a substrate through this chamber. I have.
【００１６】従来、ＰＣＶＤ装置に関しては、上下に平
行平板上に容量結合の電極を設け、その一方の電極例え
ば下側のカソード電極上に基板を配置し、下方向より加
熱する方法が知られている。しかし、この方法において
は、反応炉は一室であるためＰ型、Ｉ型およびＮ型半導
体層を積層せんとすると、その一回目の製造の後のＮ型
半導体層の不純物が２回目の次の工程のＰ型半導体層中
に混入してしまい、再結合中心となってダイオード特性
を劣化させ、さらにその特性が全くばらついてしまっ
た。このため光電変換装置を作ろうとしても、その開放
電圧Ｖｏｃ０．２〜０．６Ｖしか得られず、短絡電流を
数ｍＡ／ｃｍ２しか流すことができなかった。Conventionally, as for a PCVD apparatus, a method is known in which capacitively coupled electrodes are provided on parallel flat plates vertically, and a substrate is arranged on one of the electrodes, for example, a lower cathode electrode, and heating is performed from below. I have. However, in this method, if the P-type, I-type and N-type semiconductor layers are to be stacked because the reaction furnace is a single chamber, the impurities in the N-type semiconductor layer after the first production are removed by the second production. In the P-type semiconductor layer in the step (2), which becomes a recombination center, deteriorating the diode characteristics, and further causing the characteristics to vary at all. Therefore, even if an attempt was made to produce a photoelectric conversion device, only the open voltage Voc of 0.2 to 0.6 V was obtained, and a short-circuit current of only a few mA / cm 2 could be passed.
【００１７】加えてこの平行平板型の装置においては、
電界は基板表面に垂直方向であるため、Ｐ型層の後Ｉ層
を作らんととしても、このＩ層中にＰ型の不純物が混入
しやすく、ダイオード特性が出ない場合がしばしば見ら
れた。In addition, in this parallel plate type apparatus,
Since the electric field is in a direction perpendicular to the substrate surface, even if an I layer is formed after the P type layer, P type impurities are likely to be mixed into the I layer and diode characteristics are often not obtained. .
【００１８】さらに、この反応装置は特に予備室を有し
ていないため、１回製造するごとに反応炉の内壁を大気
（空気）にふれさせるため、酸素、水分が吸着し、その
吸着酸化物が反応中バックグラウンドレベルに存在する
ため、電気伝導度が暗伝導度で１０−１１〜１０
−８（Ωｃｍ）−１、ＡＭ１での光伝導度も１０−６〜
１０−４（Ωｃｍ）−１でしかなかった。しかしこの吸
着物が全く存在しない装置を使った本発明においては、
暗伝導度１０−６〜１０−４、ＡＭ１での光伝導度は、
１×１０−３〜９×１０−２（Ωｃｍ）−１と約１００
倍も高く、半導体的性質を有せしめることができた。Further, since this reactor does not particularly have a spare chamber, the inner wall of the reactor is exposed to the atmosphere (air) each time it is manufactured, so that oxygen and moisture are adsorbed and the adsorbed oxide Is present at a background level during the reaction, so that the electrical conductivity is 10 −11 to 10 in dark conductivity.
−8 (Ωcm) −1 , the photoconductivity at AM1 is 10 −6 to
It was only 10 −4 (Ωcm) −1 . However, in the present invention using a device in which this adsorbate does not exist at all,
The dark conductivity is 10 −6 to 10 −4 , and the photoconductivity at AM1 is:
1 × 10 −3 to 9 × 10 −2 (Ωcm) −1 and about 100
It is twice as high and has semiconducting properties.
【００１９】[0019]
【発明が解決しようとする課題】本発明は、かくの如く
従来多数用いられている平行平板型の一室反応炉のＰＣ
ＶＤ装置のあらゆる欠点を除去せんとしたものである。SUMMARY OF THE INVENTION The present invention relates to a parallel plate type single-chamber reactor which has been conventionally used in many cases.
It is to eliminate all disadvantages of the VD device.
【００２０】さらに、この従来の方式をさらに改良した
ものに、本発明人の出願になる独立分離型の反応装置が
知られている。この装置は、「半導体装置作製方法」昭
和５３年１２月１０日（特願昭５３−１５２８８７）お
よびその分割出願「半導体装置作製方法」（特願昭５６
−０５５６０８）に詳しく述べられている。さらに、
「被膜作製方法」昭和５４年８月１６日（特願昭５４−
１０４４５２）にもその詳細が述べられている。Further, as a further improvement of the conventional system, there is known an independent separation type reaction apparatus filed by the present inventors. This apparatus is disclosed in “Method of Manufacturing Semiconductor Device”, Dec. 10, 1978 (Japanese Patent Application No. 53-152887) and its divisional application “Method of Manufacturing Semiconductor Device” (Japanese Patent Application No.
-055608). further,
"Coating preparation method", August 16, 1979 (Japanese Patent Application No. 54-
104452) also describes the details.
【００２１】これらの発明は、例えばＰＩＮ接合を有す
るダイオードを作製せんとする場合、Ｐ型半導体層用の
第１の反応系、Ｉ型半導体層の第２の反応系、さらにＮ
型半導体層用の第３の反応系をそれぞれの反応炉（ベル
ジャー）をゲイトバルブにて連結したものである。かく
することによりＰ層の不純物がＩ層に混入することがな
く、またＮ層の不純物がＩ層、Ｐ層に混入することがな
い。いわゆる各半導体層での不純物制御を完全に精度よ
く行なうことができるという特徴を有する。さらにこの
Ｐ層用の反応炉の前またはＮ層用反応炉のあとに連結し
て予備室を設け、いわゆる外部よりの酸素、水蒸気の混
入を防止しようとしたものである。According to these inventions, for example, when a diode having a PIN junction is manufactured, a first reaction system for a P-type semiconductor layer, a second reaction system for an I-type semiconductor layer, and
The third reaction system for the mold semiconductor layer is obtained by connecting respective reaction furnaces (bell jars) with a gate valve. Thus, the impurities of the P layer do not mix into the I layer, and the impurities of the N layer do not mix into the I layer and the P layer. There is a feature that impurity control in each semiconductor layer can be performed completely accurately. Further, a preparatory chamber is provided in front of the reactor for the P layer or after the reactor for the N layer to prevent mixing of so-called oxygen and water vapor from the outside.
【００２２】しかし、かかる本発明人の発明になる縦型
のベルジャー式またはその変形の反応炉を互いに連結し
た方式においては、基板の温度制御が十分に行えない。
すなわち３００±２０℃程度の温度範囲を有してしまっ
ていた。このため形成される被膜のバラツキが大きく、
好ましくなかった。加えてひとつの反応炉に充填できる
基板の数量が例えば１０×１０ｃｍ正方形で１〜１０枚
であった。このため生産性がきわめて低く、いわゆる低
価格、多量生産とはいえなかった。However, in the vertical bell jar type or the modified type of the reactors connected to each other according to the inventor's invention, the temperature of the substrate cannot be sufficiently controlled.
That is, it had a temperature range of about 300 ± 20 ° C. For this reason, the variation of the formed film is large,
Not preferred. In addition, the number of substrates that can be filled in one reactor was, for example, 1 × 10 cm × 10 cm square. For this reason, productivity was extremely low, and it could not be said that it was so-called low-priced mass production.
【００２３】[0023]
【課題を解決するための手段】本発明は、被膜形成を行
う反応室を有する装置において、被膜形成を行わないと
きに、エッチング用ガスとしてＮＦ３を用いてプラズマ
エッチングを行うことにより、前記反応室をクリーニン
グすることを特徴とする反応室のクリーニング方法であ
る。 SUMMARY OF THE INVENTION According to the present invention, there is provided an apparatus having a reaction chamber for forming a film by performing plasma etching using NF 3 as an etching gas when a film is not formed. Cleaning the reaction chamber, characterized by cleaning the chamber.
You.
【００２４】また、他の発明は、被膜形成を行う複数の
反応室と、当該複数の反応室の全てに連結され、減圧手
段、及び基板を移動する移動機構とを備えた共通室と、
から構成される装置において、前記複数の反応室の一部
において被膜形成を行わないときに、エッチング用ガス
としてＮＦ３を用いてプラズマエッチングを行うことに
より、前記反応室をク リーニングすることを特徴とする
反応室のクリーニング方法である。 Further, another invention provides a method for forming a plurality of films.
Connected to the reaction chamber and all of the plurality of reaction chambers,
A common chamber with a step and a moving mechanism for moving the substrate,
A part of said plurality of reaction chambers
When a film is not formed in
To perform plasma etching using NF 3
More, characterized in that it cleanings said reaction chamber
This is a method for cleaning the reaction chamber.
【００２５】[0025]
【発明の実施の形態】以下に図面に従ってその実施例を
示す。Embodiments of the present invention will be described below with reference to the drawings.
【００２６】図１は本実施例の横型、独立分離式のプラ
ズマＣＶＤ装置すなわに半導体装置製造装置の概要を示
す。FIG. 1 shows an outline of a horizontal type, independent separation type plasma CVD apparatus of this embodiment, that is, a semiconductor device manufacturing apparatus.
【００２７】本実施例はかかる本発明人の独立分離型の
半導体装置製造装置をさらに改良し、温度精度も３００
±１℃以下におさえ、加えて１回のローディング数量を
５０〜５００枚にすることを可能とした低価格、高品質
の半導体装置を多量に製造せんとするものである。This embodiment further improves the semiconductor device manufacturing apparatus of the inventor's independent separation type and has a temperature accuracy of 300.
An object of the present invention is to manufacture a large number of low-priced, high-quality semiconductor devices capable of holding the temperature at ± 1 ° C. or less and also making it possible to load 50 to 500 sheets at one time.
【００２８】本実施例に係る半導体装置製造装置は、減
圧可能な共通室と、複数の異なった種類の被膜の積層形
成に対応して該共通室に対し各々ゲート弁手段を介して
気密連結された複数の被膜形成反応炉と、前記複数の反
応炉のそれぞれに対し前記共通室内より基板を前記ゲー
ト弁手段を開として搬入搬出する手段と、前記複数の反
応炉のそれぞれにて前記ゲート弁手段を閉として被膜を
形成する手段を有する被膜製造装置において、前記共通
室内より基板を前記複数の反応室に搬入して前記基板上
に複数の被膜を積層形成する求めに応じて搬入、被膜形
成、搬出を行う機構を有することを特徴とする。また、
別の態様として、減圧可能な共通室と、複数の異なった
種類の被膜の積層形成に対応して該共通室に対し各々ゲ
ート弁手段を介して気密連結された複数の被膜形成反応
炉と、前記複数の反応炉のそれぞれに対し前記共通室内
より基板のみを前記ゲート弁手段を開として搬入搬出す
る手段と、前記複数の反応炉のそれぞれにて前記ゲート
弁手段を閉として被膜を形成する手段を有する被膜製造
装置において、前記共通室内より基板を前記複数の反応
室に搬入して前記基板上に複数の被膜を積層形成する求
めに応じて搬入、被膜形成、搬出を行う機構を有するこ
とを特徴とする。 The semiconductor device manufacturing apparatus according to the present embodiment is hermetically connected to a common chamber that can be depressurized and a plurality of different types of coatings through gate valve means so as to form a stack of a plurality of different types of films. A plurality of film-forming reactors, means for carrying the substrate in and out of the common chamber with respect to each of the plurality of reactors by opening the gate valve means, and the gate valve means in each of the plurality of reactors. In a coating production apparatus having a means for forming a coating by closing the, in response to a request to load a substrate from the common chamber into the plurality of reaction chambers and stack a plurality of coatings on the substrate, loading the coating, It has a mechanism for carrying out . Also,
In another embodiment, a common chamber that can be depressurized and a plurality of different
Each of the common chambers has a corresponding
Plural Coating Reactions Airtightly Connected via a Gate Valve Means
Furnace and the common chamber for each of the plurality of reactors.
Only the substrate is loaded and unloaded with the gate valve open.
Means, and the gate in each of the plurality of reactors
Coating manufacture having means for forming a coating by closing the valve means
In the apparatus, the substrate is subjected to the plurality of reactions from the common chamber.
Into the chamber and stack a plurality of coatings on the substrate.
Have a mechanism to carry in, coat, and carry out
And features.
【００２９】 図面において第１の反応系（１）は円筒状
の反応管（５）例えば透明石英（アルミナその他のセラ
ミックでもよい）であり、その直径は１００〜３００ｍ
ｍφとした。さらにこの反応炉（５）の外側に一対のプ
ラズマ放電を行なわしめる電極（２）、（２’）を配置
した。この電極は例えばステンレス網よりなり、この電
極をおおって抵抗加熱ヒータ（３）を設け、指示温度５
０〜３５０℃例えば３００℃に対し±１℃の精度にて制
御されている。 In the drawing, a first reaction system (1) is a cylindrical reaction tube (5), for example, transparent quartz (alumina or other ceramics may be used), and its diameter is 100 to 300 m.
mφ. Further, a pair of electrodes (2) and (2 ') for performing a pair of plasma discharges were disposed outside the reaction furnace (5). This electrode is made of, for example, a stainless steel mesh, and a resistance heater (3) is provided over the electrode to set the temperature to 5 ° C.
It is controlled with an accuracy of ± 1 ° C. with respect to 0 to 350 ° C., for example, 300 ° C.
【００３０】 基板および基板ホルダは（４）で略記して
おり、反応性気体は（６）よりホモジナイザ（２６）を
経て供給される。一対の電極は供給用電源（１３）によ
り高周波（１０ＫＨｚ〜１００ＭＨｚ代表的には１３．
５６ＭＨｚ）が５〜２００Ｗの強さにて供給される。反
応後の不要の生成物およびヘリューム、水素等のキャリ
アガスは、排気口（６３）より反応管内の圧力調整用バ
ルブ（１４）を経て真空引ポンプ（１５）にて排出され
る。 The substrate and the substrate holder are abbreviated by (4), and the reactive gas is supplied from (6) through a homogenizer (26). The pair of electrodes are supplied with a high frequency (10 KHz to 100 MHz, typically 13.
56 MHz) at a power of 5 to 200 W. Unnecessary products after the reaction and carrier gas such as helium and hydrogen are discharged from the exhaust port (63) through the pressure adjusting valve (14) in the reaction tube by the vacuum pump (15).
【００３１】 反応筒（５）は反応中は反応圧力は０．０
５〜０．６ｔｏｒｒ代表的には０．３ｔｏｒｒに保持さ
れ、反応性気体の実効流速を数十ｍ／秒にまで速めた。 During the reaction, the reaction tube (5) has a reaction pressure of 0.0
The pressure was kept at 5 to 0.6 torr, typically 0.3 torr, and the effective flow rate of the reactive gas was increased to several tens m / sec.
【００３２】 この第１の反応炉に加え、図面では入口側
に基板およびホルダ（４）を反応炉内に挿入または内よ
り炉外に引出す移動機構（１２）を有する第１の室
（７）が設けられている。 In addition to the first reaction furnace, in the drawing, a first chamber (7) having a moving mechanism (12) for inserting a substrate and a holder (4) into or out of the reaction furnace at the entrance side in the drawing. Is provided.
【００３３】 この室は大気圧にする場合は（１４）より
高純度空気が供給され、通気はバルブ（３９）を経てロ
ータリーポンプ（３７）にて０．０１ｔｏｒｒ以下、好
ましくは０．００１〜０．０１ｔｏｒｒに真空引がされ
ている。また、この基板およびホルダ（１１）は予備室
（８）より移動され、この第１の予備室（８）は（１
３）より空気が導入され大気圧となり、真空引がバルブ
（４０）、ポンプ（３８）によりなされ、室１（７）と
概略等圧の十分な低真空とさせた。そして、基板および
ホルダ（１０）がホルダ（１１）に移される。さらに、
このホルダ（１１）は第１の反応炉（４）に移され、所
定の半導体膜を基板上に形成させた。 [0033] The chamber case of the atmospheric pressure is supplied high-purity air from (14), aeration 0.01torr less by a rotary pump (37) via a valve (39), preferably from 0.001 to 0 .01 torr. The substrate and the holder (11) are moved from the preliminary chamber (8), and the first preliminary chamber (8) is moved to (1).
Air was introduced from 3) to atmospheric pressure, and a vacuum was drawn by a valve (40) and a pump (38) to make the chamber 1 (7) a sufficiently low vacuum of approximately equal pressure. Then, the substrate and the holder (10) are transferred to the holder (11). further,
The holder (11) was transferred to the first reaction furnace (4), and a predetermined semiconductor film was formed on the substrate.
【００３４】 さらに、この被膜を形成させた後、基板お
よびホルダ（４）は共通室（７）に到り、外部に取り出
すものは予備室（３５）より外部に取り出すことができ
る。 Furthermore, after forming the coating, the substrate and the holder (4) is led to a common chamber (7), which taken out can be taken out from the preliminary chamber (35).
【００３５】 また、さらにこの上に半導体層を作ろうと
する場合、共通室（７）におけるシャッタ（３２）を開
け、第２の室（３０）に移動させる。このシャッタ（３
２）および次段のシャッタ（３３）は必ずしも必要では
なく、その場合は共通の室を反応炉に連続して複数ケ設
けることになる。またさらに基板およひホルダは第２の
反応系（４２）に移され、第２の半導体層（例えばＩ
層）を第１の半導体層（例えばＰ層）を形成する履歴に
無関係に独立して積層して作ることができた。 When a semiconductor layer is to be formed thereon, the shutter (32) in the common chamber (7) is opened, and the semiconductor layer is moved to the second chamber (30). This shutter (3
2) and the next stage shutter (33) are not always necessary. In that case, a plurality of common chambers are continuously provided in the reaction furnace. Furthermore, the substrate and the holder are transferred to a second reaction system (42), and the second semiconductor layer (for example, I
) Independently of the history of forming the first semiconductor layer (for example, P layer).
【００３６】 この第２の反応炉も反応性気体の導入口
（２７）より反応性気体が入り、キャリアガス、不純物
は排気口、バルブ（１９）、真空引ポンプ（２０）を経
て外部に放出される。 In the second reactor, the reactive gas enters through the reactive gas inlet (27), and the carrier gas and impurities are discharged to the outside via the exhaust port, the valve (19), and the vacuum pump (20). Is done.
【００３７】 さらに、この第２の半導体膜が形成された
後、第２の予備室（３５）を経て外部に取り出されても
よいが、この図面では、さらに第３の反応系（４３）を
経て、第３の半導体層例えばＮ型半導体層を形成し、さ
らにこの三層が形成された基板およびホルダ（３４）は
真空引をされた第２の予備室（３５）を経て、空気管
（１３）より空気の導入によって大気圧にさせた後、ゲ
ートバルブ（３６）をあけて外部に取り出される。 After the second semiconductor film is formed, it may be taken out through a second preparatory chamber (35). However, in this drawing, a third reaction system (43) is further provided. Then, a third semiconductor layer, for example, an N-type semiconductor layer is formed, and the substrate and the holder (34) on which the three layers are formed are further evacuated to a second preliminary chamber (35) through an air pipe (35). 13) The air pressure is adjusted to atmospheric pressure by introducing air, and the air is taken out through the gate valve (36).
【００３８】 以上の概要より明らかな如く、本発明は第
１の反応系には第１の室があり、この室に設けられた移
動機構（１２）により基板およびホルダ（４）は反応炉
（１）と第１の室（７）との間を往復する。 As is clear from the above summary, in the present invention, the first reaction system has a first chamber, and the substrate and the holder (4) are moved by the reaction mechanism (12) provided in this chamber. It reciprocates between 1) and the first chamber (7).
【００３９】 また同様に、第２の反応炉（４２）、第３
の反応炉（４３）、基板およびホルダの保持および移動
機構（２９）、（４１）を有している。 [0039] Similarly, the second reactor (42), third
And a mechanism for holding and moving substrates and holders (29) and (41).
【００４０】 この第１、第２、第３の室は共通させて共
通室（７）として設けており、この共通室の前後の入口
側および出口側に第１、第２の予備室を空気中の酸素、
水分が反応系に混入しないように設けてある。 [0040] The first, second, third chamber is provided as a common chamber (7) by common, air first, second preliminary chamber to the inlet side and the outlet side of the front and rear of the common chamber Oxygen in the,
It is provided so that water does not enter the reaction system.
【００４１】 この製造装置においては、各反応ごとに反
応炉より一度真空引された共通室（７）に引出されるた
め、各反応系の反応性気体が全くそれぞれの反応炉に混
入されることがない。 In this manufacturing apparatus, since the reaction chamber is drawn into the common chamber (7) which is evacuated once for each reaction, the reactive gas of each reaction system is completely mixed into each reaction furnace. There is no.
【００４２】 特に、基板の出入れの際は、各反応炉と共
通室との間のしきりゲイトバルブ（５２）、（５３）、
（５４）を開として、基板およびホルダ（１１）が（１
１’）（１１”）の位置へ移動の際以外は、このしきり
バルブが完全に閉の状態であるため、従来の説明にて本
発明人により示された各反応系が互いに１つのゲイトバ
ルブで連結されている場合に比べて、さらに不純物のオ
ートドーピングが少なくなった。 In particular, when the substrate is taken in and out, the threshold gate valves (52), (53),
With (54) open, the substrate and holder (11)
1 ') Since the threshold valve is completely closed except at the time of movement to the position (11 "), each reaction system shown by the present inventor in the conventional explanation is one gate valve. Auto-doping of impurities is further reduced as compared with the case where they are connected with each other.
【００４３】 さらに加えて、以上の説明においては、基
板のホルダは各反応室を基板と共に移動させた。しかし
この移動は基板のみとし、ホルダは第１の反応炉用のホ
ルダ（１１）、第２の反応炉用のホルダ（１１’）、第
３の反応炉用ホルダ（１１”）をそれぞれ専用に配置せ
しめることが本発明の製造装置においては可能である。
かくすることにより、各反応室間の不純物の混入特にホ
ルダ表面に付着しているＰＮ型またはＥｇ可変用不純
物、添加物の混入を完全に除去することができ、多量生
産用として全く画期的なものである。 [0043] In addition, in the above description, the holder of the substrate was moved each reaction chamber with the substrate. However, this movement is performed only on the substrate, and the holder is dedicated to the holder (11) for the first reactor, the holder (11 ') for the second reactor, and the holder (11 ") for the third reactor. It is possible to arrange them in the manufacturing apparatus of the present invention.
By doing so, it is possible to completely remove the contamination of impurities between the reaction chambers, especially the contamination of PN type or Eg variable impurities and additives adhering to the holder surface, which is completely breakthrough for mass production. It is something.
【００４４】 図２は図１の製造装置を補かんするもので
ある。すなわち第１、第２、第３の反応炉に対して供給
される反応性気体は供給系（６）、（２７）、（２８）
よりそれぞれ供給される。その反応性気体は図２
（Ａ）、（Ｂ）および（Ｃ）に対応して示されている。 FIG . 2 supplements the manufacturing apparatus of FIG. That is, the reactive gas supplied to the first, second, and third reactors is supplied to the supply systems (6), (27), and (28).
Respectively. The reactive gas is shown in FIG.
(A), (B) and (C) are shown.
【００４５】 図２（Ａ）においては水素で希釈したジボ
ラン（４３）、シラン（４４）、反応炉内壁のエッチン
グ用ガス例えばＣＦ４（Ｏ２＝０〜５％）またはＮ
Ｆ３、炭化物の添加物である珪素と炭素とが化合した反
応性気体例えばＴＭＳ（テトラメチルシランＳｉ（ＣＨ
３）４）（４６）およびキャリアガスである水素または
ヘリューム（４７）が配置されている。 In FIG . 2A, diborane (43) and silane (44) diluted with hydrogen, an etching gas for the inner wall of the reaction furnace, for example, CF 4 (O 2 = 0 to 5%) or N 2
F 3 , a reactive gas in which silicon as a carbon additive and carbon are combined, for example, TMS (tetramethylsilane Si (CH
3 ) 4 ) (46) and hydrogen or helium (47) as a carrier gas are arranged.
【００４６】 これらは流量計（マスフロメータ）（５
０）、電磁バルブ（５１）を経て供給系（６）より第１
の反応炉に供給される。この場合はＳｉｘＣ
１−ｘ（０．２≦Ｘ１）で作られ、導電型はＰ型として
いる。かくすることにより１．７〜２．５ｅＶのＥｇを
有するＰ型のアモルファスまたはセミアモルファス構造
を含む非単結晶半導体を基板上に１００〜３００Åの厚
さに形成させた。 [0046] These flow meter (Masufurometa) (5
0), the first from the supply system (6) via the electromagnetic valve (51)
Is supplied to the reactor. In this case, Si x C
1-x (0.2 ≦ X1), and the conductivity type is P-type. As a result, a non-single-crystal semiconductor having a P-type amorphous or semi-amorphous structure having an Eg of 1.7 to 2.5 eV was formed to a thickness of 100 to 300 ° on the substrate.
【００４７】 被膜の作製は、本発明人の出願になる特許
願（「プラズマ気相法」昭和５６年１０月１４日、特願
昭５６−１０３６２７）に詳しく述べられているが、例
えば２５０〜３３０℃特に３００℃、０．１〜０．３ｔ
ｏｒｒプラズマ発生用電流１３．５６ＭＨｚ、５〜１０
０Ｗ、被膜形成時間１０秒〜１０分とした。 [0047] Preparation of the coating, patent application according to the present invention's application ( "plasma vapor-phase process" 1981 October 14, Japanese Patent Application No. Sho 56-103627), but has been described in detail in, for example, 250 330 ° C, especially 300 ° C, 0.1-0.3t
orr plasma generation current 13.56 MHz, 5 to 10
0 W and a film formation time of 10 seconds to 10 minutes.
【００４８】 反応炉内壁は５〜３０回作製するとフレイ
ク（薄片）が発生するので、かかる場合にはＣＦ４また
はＮＦ３によりプラズマエッチングして除去すればよ
い。このクリーニングは、被膜の積層形成プロセスにお
いても、複数の反応炉の一部において、被膜形成を行わ
ずに、反応炉内壁のエッチングを行うことにより達成で
きる。 When the inner wall of the reactor is formed 5 to 30 times, flakes (flakes) are generated. In such a case, the inner wall may be removed by plasma etching with CF 4 or NF 3 . This cleaning can also be achieved by etching the inner wall of the reaction furnace without forming a film in a part of the plurality of reactors, even in the process of forming a film stack.
【００４９】 図２（Ｂ）はＩ層のアモルファスまたは５
〜１００Åの大きさの微結晶性を含有するセミアモルフ
ァスまたはマイクロポリクリスタルよりなる非単結晶半
導体膜を作製する場合を示している。 FIG . 2 (B) shows the amorphous or
This figure shows a case where a non-single-crystal semiconductor film made of semi-amorphous or micro-polycrystal containing microcrystalline material having a size of about 100 ° is manufactured.
【００５０】 すなわち、シラン（４５）ＣＦ４（Ｏ２＝
０〜５％）、キャリアガスであるヘリューム（４９）よ
りなり５〜２０％にヘリュームにて希釈されたシランに
より光伝導度１×１０−３〜９×１０−２（Ωｃｍ）
−１、特に５〜２０×１０−３（Ωｃｍ）−１の値を有
する珪素の非単結晶半導体を０．４〜１μｍの厚さに作
製した。 [0050] That is, the silane (45) CF 4 (O 2 =
0-5%), a photoconductivity of 1 × 10 −3 to 9 × 10 −2 (Ωcm) by silane composed of helium (49) as a carrier gas and diluted to 5 to 20% with helium.
A non-single-crystal semiconductor of silicon having a value of −1 , especially 5 to 20 × 10 −3 (Ωcm) −1 was produced to a thickness of 0.4 to 1 μm.
【００５１】 また、図２（Ｃ）は（Ａ）とは逆にＮ型不
純物であるフォスフィン（４８）、シラン（４３）、エ
ッチング用ガス（４５）、ＴＭＳ（４６）、キャアガス
（４０）を提供し、１００〜５００ÅのＮ型半導体層を
作製した。 [0051] Also, FIG. 2 (C) (A) phosphine (48) is an N-type impurity Conversely, silane (43), an etching gas (45), TMS (46), Kyaagasu (40) Provided, and an N-type semiconductor layer of 100 to 500 ° was produced.
【００５２】 かくして、図３に示す如き基板上にＰＩＮ
型のダイオードまたは光電変換装置を作り、その特性を
調べた。 [0052] Thus, PIN on the substrate as shown in FIG. 3
Type of diode or photoelectric conversion device was fabricated and its characteristics were examined.
【００５３】 図３（Ａ）においては、ステンレスの如き
金属基板またはカプトンの如きフレキシブルフィルム上
にステンレス膜が形成された基板（７０）上にＰ型半導
体層（７１）、Ｉ型半導体層（７２）、Ｎ型半導体層
（７４）よりなる半導体層（７３）を作製し、この上面
にＩＴＯの如き透光性透明導電膜を６００〜８００Å、
ρｓ＝１０〜２５Ω／□を作製した。従来の一室式の平
行平板型ではＡＭ１（１００ｍＷ／ｃｍ２）にて６〜
７．５％／３×３ｍｍ正方形しか得られなかったが、本
発明人の出願になるたて型の独立分離式においては、
７．５〜９．５％／３×３ｍｍ正方形が得られた。しか
し本発明では、ホルダを各反応炉独立式にした場合、最
高１６％／３×３正方形、一般に１２〜１５％の高い変
換効率の太陽電池を作ることができた。 In FIG . 3A, a P-type semiconductor layer (71) and an I-type semiconductor layer (72) are formed on a metal substrate such as stainless steel or a substrate (70) in which a stainless film is formed on a flexible film such as Kapton. ), A semiconductor layer (73) made of an N-type semiconductor layer (74) is formed, and a light-transmitting transparent conductive film such as ITO is formed on the upper surface thereof for 600 to 800 °.
ρs = 10 to 25Ω / □ was prepared. In the conventional single-chamber parallel plate type, AM1 (100 mW / cm 2 ) is 6 to
Although only 7.5% / 3 × 3 mm squares were obtained, in the vertical independent type which was filed by the present inventors,
7.5-9.5% / 3 x 3 mm squares were obtained. However, in the present invention, when the holder was made independent of each reactor, a solar cell having a high conversion efficiency of up to 16% / 3 × 3 square, generally 12 to 15% could be produced.
【００５４】 また、ホルダを各反応炉共通にした場合、
９．０〜１２．５％の高い効率であった。 When the holder is common to each reactor,
The efficiency was as high as 9.0 to 12.5%.
【００５５】 これは酸素、水分等の酸化物気体の外部か
らの混入防止、各半導体表面等への不純物混入を防止し
たことにある。 [0055] This is oxygen, preventing contamination from outside of the oxide gases such as moisture, that to prevent impurities from mixing into the semiconductor surface and the like.
【００５６】 さらに重要なことは、１回のパッチにおい
て１０×１０ｃｍ正方形の基板を５０〜５００枚もロー
ディング可能であり、１０×１０ｃｍ正方形１枚に対す
る設備償却費は従来の５０〜５００円であったものが、
０．２〜２円と約１／１００に下げることが可能となっ
た点で光電変換装置の流布のためきわめて重要であっ
た。 [0056] More importantly, 50 to 500 sheets of substrate of 10 × 10cm square in one of the patch is also possible loading, equipment and amortization for the one 10 × 10cm square is a conventional yen 50 to 500 Is
This is extremely important for dissemination of the photoelectric conversion device in that it can be reduced to about 1/100 of 0.2 to 2 yen.
【００５７】 図３（Ｂ）はガラスの如き透光性基板（７
６）上にＩＴＯ（５００〜８００Å）（７８）および酸
化スズまたは酸化アンチモン（７９）（１００〜３００
Å）よりなる低シート抵抗（ρｓ＝５〜２０Ω／□高耐
熱性）の透明導電膜（７７）上にＰ型半導体層（７
１）、Ｉ型層（７２）、Ｎ型層（７４）およびアルミニ
ームまたはＩＴＯよりなる裏面電極（７５）を設けたも
のである。かかる構造においても変換効率１０〜１３％
を得ることができた。 FIG . 3B shows a transparent substrate (7) such as glass.
6) ITO (500-800 °) (78) and tin oxide or antimony oxide (79) (100-300)
Å) on a P-type semiconductor layer (7) on a transparent conductive film (77) having a low sheet resistance (ρs = 5 to 20Ω / □ high heat resistance).
1), an I-type layer (72), an N-type layer (74), and a back electrode (75) made of aluminum or ITO. Even in such a structure, the conversion efficiency is 10 to 13%.
Could be obtained.
【００５８】 このため、この構造をガラス基板上に集積
化しまた同時にＰＩＮ型の逆流防止ダイオードを設ける
ことにより民生用の太陽電池を従来と同一出力を得る場
合、従来より１／２の面積でかつ価格は２００〜２５０
円を２０〜３０円にまで下げ、１０ｃｍ２の面積にて１
００〜１３０円で作ることが可能になった。 For this reason, when this structure is integrated on a glass substrate and at the same time a PIN type backflow prevention diode is provided to obtain the same output as a conventional solar cell for a consumer, the area is reduced by half compared with the conventional one. Price is 200-250
Lower the circle to the 20 to 30 yen, 1 in the area of 10cm 2
It became possible to make it for 00 to 130 yen.
【００５９】 図４は本発明のプラズマＣＶＤ法で特にグ
ロー放電法を用いる反応炉に配置される基板、電極およ
び基板のローディングの関係を示す。 FIG . 4 shows the relationship between the substrate, the electrodes and the loading of the substrate, which are arranged in a reactor using the glow discharge method in the plasma CVD method of the present invention.
【００６０】 図面において図４（Ａ）は電極（２）、
（２’）を水平方向に平行に、また基板（６１）の裏面
を互いに密接して、表面は基板間を２０〜４０ｍｍの間
隔で設けた。また、その配置はやはり水平に設けたもの
である。 [0060] Figure 4 in the drawings (A) an electrode (2),
(2 ') was parallel to the horizontal direction, the back surfaces of the substrates (61) were closely contacted with each other, and the front surfaces were provided at intervals of 20 to 40 mm between the substrates. The arrangement is also horizontal.
【００６１】 反応炉（１）の反応筒（５）は直径１００
〜３００ｍｍφ代表的には１８０ｍｍφを有し、その長
さは２００〜４００ｃｍを有するため、１０×１０ｃｍ
正方形の基板に図面の如き８枚ではなく各段２０枚を１
０〜３０列配置させることができた。このため１回の製
造バッチで５０〜６００枚を作ることができ、従来の平
行平板式では全く考えられない量の半導体装置を一度に
作ることができた。 [0061] The reaction tube of the reactor (1) (5) has a diameter 100
~ 300mmφ typically has 180mmφ and its length is 200 ~ 400cm, so it is 10 × 10cm
Instead of eight sheets as shown in the drawing, 20 pieces per layer
0 to 30 rows could be arranged. For this reason, 50 to 600 wafers can be manufactured in one manufacturing batch, and a semiconductor device of an amount which cannot be considered at all in the conventional parallel plate type can be manufactured at a time.
【００６２】 図４（Ｂ）は電極（２）、（２’）を垂直
方向に、また基板（６１）の表面（被形成面）を垂直方
向に、裏面を互いに密接させて設けたものである。その
他は（Ａ）と同様である。ホルダへの基板のローディン
グは（Ａ）、（Ｂ）を互いに交互に行ってもよい。 FIG . 4B shows a structure in which the electrodes (2) and (2 ') are provided in the vertical direction, the surface (formation surface) of the substrate (61) is provided in the vertical direction, and the back surfaces are closely contacted with each other. is there. Others are the same as (A). (A) and (B) may be alternately performed for loading the substrate on the holder.
【００６３】 図４（Ｃ）はアーク放電法またはグロー放
電法を用いたプラズマＣＶＤ法である。 FIG . 4C shows a plasma CVD method using an arc discharge method or a glow discharge method.
【００６４】 図面では図１（Ａ）の１つの反応炉を示し
たものである。すなわち放電電極（２）、（２’）を反
応筒方向に有し、基板（６１）はホルダ（６０）にロー
ディングされ、反応管（５）の外側には加熱用ヒータ
（３）が設けられている。アーク放電とするには一方の
電極より熱電子を放出させた。。反応性気体は供給系
（６）より導入され、不要の反応生成物およびキャリア
ガスは排出系（６３）より外部に放出される。この不要
の反応生成物は低温になる領域では粉末状になるため、
反応炉（５）の中（内壁）にこれらが発生することを防
ぐため、ヒータ（３）は（６５）に示す如く反応管のす
べてをおおうようにした。 In the drawing, one reaction furnace shown in FIG. 1A is shown. That is, the discharge electrodes (2) and (2 ') are provided in the direction of the reaction tube, the substrate (61) is loaded on the holder (60), and the heater (3) is provided outside the reaction tube (5). ing. To make an arc discharge, thermoelectrons were emitted from one electrode. . The reactive gas is introduced from the supply system (6), and unnecessary reaction products and carrier gas are released outside from the discharge system (63). Since this unnecessary reaction product becomes powdery in a region where the temperature is low,
In order to prevent these from being generated in the reaction furnace (5) (inner wall), the heater (3) covered all of the reaction tubes as shown in (65).
【００６５】 かくすることにより、粉末状の反応生成物
を反応筒に残留させることはなくなり、歩留の向上にな
った。図１また図４（Ａ）、（Ｂ）においても同様にす
ると、さらに生産性の向上に役立った。 [0065] By thus no longer able to leave the powdered reaction product to the reaction tube, was the improvement of yield. 1 and FIGS. 4 (A) and 4 (B), it was further useful for improving the productivity.
【００６６】[0066]
【発明の効果】以上の説明より明らかな如く、本発明は
プラズマ気相法に対し多量生産を可能にする横型反応方
式を採用し、さらにそれらに共通室を設け連続的に製造
する構造とすることによりバッチ方式と連続方式とを結
合させることが可能となった。このためこの思想を基礎
とし、２つの反応系、４〜８の反応系等を作ることがで
き、初めてＰＣＶＤ装置で大量生産可能な方式を開発す
ることができた。 As is apparent from the above description, the present invention adopts a horizontal reaction system which enables mass production to the plasma gas phase method, and furthermore, has a structure in which a common chamber is provided to continuously manufacture them. This makes it possible to combine the batch method and the continuous method. For this reason, based on this concept, two reaction systems, 4 to 8 reaction systems, and the like can be created, and for the first time, a system that can be mass-produced by a PCVD apparatus could be developed.
【００６７】 さらに、この半導体製造装置において、単
にＰＩＮの光電変換装置のみではなく、Ｎ（Ｎ型半導
体）（０．１〜１μ）−Ｉ（真性半導体）（０．２〜２
μ）−Ｉ（絶縁体）（０．５〜１μ）のＩＧＦＥＴ（縦
チャネル型の絶縁ゲイト型電界効果半導体装置）を、ま
たはそれを集積化した構造を作ることが可能である。さ
らに、この反応炉に横方向に幅２〜２０ｃｍの５０〜１
００ｃｍの長い半導体基板を配置し、その上面全面にフ
ォトセンサーアレーその他の半導体装置を作ることも可
能である。以上本発明の半導体製造装置の工学的効果は
きわめて著しいものであると信じる。 [0067] Further, in the semiconductor manufacturing device, rather than just only the photoelectric conversion device of the PIN, N (N-type semiconductor) (0.1～1Myu) -I (intrinsic) (0.2 to 2
μ) -I (insulator) (0.5 to 1 μ) IGFET (vertical channel type insulated gate field effect semiconductor device) or an integrated structure thereof can be manufactured. Further, 50 to 1 cm having a width of 2 to 20 cm is laterally inserted into the reactor.
It is also possible to dispose a semiconductor substrate having a length of 00 cm and form a photosensor array and other semiconductor devices on the entire upper surface thereof. It is believed that the engineering effects of the semiconductor manufacturing apparatus of the present invention are extremely significant.
Claims (2)
て、 被膜形成を行わないときに、エッチング用ガスとしてＮ
Ｆ3 を用いてプラズマエッチングを行うことにより、前
記反応室をクリーニングすることを特徴とする反応室の
クリーニング方法。In an apparatus having a reaction chamber for forming a film, when a film is not formed, N is used as an etching gas.
By performing the plasma etching by using the F 3, the cleaning method of the reaction chamber, characterized by cleaning the reaction chamber.
板を移動する移動機構とを備えた共通室と、 から構成される装置において、 前記複数の反応室の一部において被膜形成を行わないと
きに、エッチング用ガスとしてＮＦ3 を用いてプラズマ
エッチングを行うことにより、前記反応室をクリーニン
グすることを特徴とする反応室のクリーニング方法。2. An apparatus comprising: a plurality of reaction chambers for forming a film; and a common chamber connected to all of the plurality of reaction chambers, the decompression means and a moving mechanism for moving a substrate. A method of cleaning a reaction chamber, wherein plasma etching is performed using NF 3 as an etching gas when a film is not formed in a part of the plurality of reaction chambers. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9507097A JP3069682B2 (en) | 1997-03-28 | 1997-03-28 | How to clean the reaction chamber |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9507097A JP3069682B2 (en) | 1997-03-28 | 1997-03-28 | How to clean the reaction chamber |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7240477A Division JPH08195348A (en) | 1995-08-28 | 1995-08-28 | Semiconductor device manufacturing equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1055970A true JPH1055970A (en) | 1998-02-24 |
| JP3069682B2 JP3069682B2 (en) | 2000-07-24 |
Family
ID=14127739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9507097A Expired - Lifetime JP3069682B2 (en) | 1997-03-28 | 1997-03-28 | How to clean the reaction chamber |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3069682B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003144906A (en) * | 2001-11-16 | 2003-05-20 | National Institute Of Advanced Industrial & Technology | Method for removing carbonaceous substance bonded to wall surface |
-
1997
- 1997-03-28 JP JP9507097A patent/JP3069682B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003144906A (en) * | 2001-11-16 | 2003-05-20 | National Institute Of Advanced Industrial & Technology | Method for removing carbonaceous substance bonded to wall surface |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3069682B2 (en) | 2000-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4492716A (en) | Method of making non-crystalline semiconductor layer | |
| EP0002383B1 (en) | Method and apparatus for depositing semiconductor and other films | |
| US6245648B1 (en) | Method of forming semiconducting materials and barriers | |
| US6204197B1 (en) | Semiconductor device, manufacturing method, and system | |
| US20090029502A1 (en) | Apparatuses and methods of substrate temperature control during thin film solar manufacturing | |
| JPH0512850B2 (en) | ||
| JPH0370367B2 (en) | ||
| JP2000252218A (en) | Plasma cvd system and fabrication of silicon thin film photoelectric converter | |
| JPH08195348A (en) | Semiconductor device manufacturing equipment | |
| JPH1055970A (en) | Method for cleaning reaction chamber | |
| JP2626705B2 (en) | Coating method | |
| JPH0524976A (en) | Method for doping semiconductor and apparatus therefor | |
| JPH0831420B2 (en) | Coating production equipment | |
| JP2918194B2 (en) | Plasma processing apparatus and plasma processing method | |
| JPH0673348B2 (en) | Cleaning method for plasma processing apparatus | |
| JPH0673347B2 (en) | Plasma processing device | |
| JPH0774118A (en) | Manufacture of semiconductor device | |
| JP2573108B2 (en) | Plasma processing method | |
| JP3554314B2 (en) | Deposition film formation method | |
| JP3100668B2 (en) | Method for manufacturing photovoltaic element | |
| JPH0337730B2 (en) | ||
| JPH06184755A (en) | Method and device for forming deposition film | |
| JPH0524977A (en) | Method and device for doping semiconductor | |
| JP2670561B2 (en) | Film formation method by plasma vapor phase reaction | |
| JPH0536620A (en) | Semiconductor surface treatment method and equipment |