JP3069682B2 - How to clean the reaction chamber - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、グローまたはアー
ク放電を利用したプラズマ気相法（ＰＣＶＤと以下い
う）により、安定して再現性のよい積層被膜を多量に作
製するための製造装置に関する。 【０００２】本発明は、ＰＣＶＤ装置に対し、反応系に
関してはプラズマ気相法における反応性気体が導入され
る反応筒内には電極その他のジグを設けず、被形成面を
有する基板とその基板ホルダ（例えば石英製のボート）
のみを導入し、反応性気体をラミナフロー（層流）とせ
しめることにより被膜厚を均一とし、さらに膜質もパッ
チ内、パッチ間でバラツキの少ない半導体膜を形成させ
るための製造装置に関する。 【０００３】 【従来の技術】一般にＰＣＶＤ装置において、特に反応
力の強い珪素を主成分とする反応性気体であるシランま
たは珪素のハロゲン化物気体を用いる場合、反応筒例え
ば石英ガラス管の内壁およびホルダに吸着した酸素（空
気）および水分が珪化物気体と反応して、酸化珪素（低
級酸化珪素）を作り、半導体としての導電性を悪くして
いた。 【０００４】本発明は、かかる酸素、水分の反応炉への
導入を防止するため、この反応筒に連結して基板および
基板ホルダを保持または移動する機構を有する室を設
け、その生産性および特性の再現性の向上に務めた製造
装置に関する。 【０００５】さらに、本発明は、プラズマ放電電界が基
板表面に平行に（沿って）印加されるように電極を具備
せしめ、活性の反応性生成物が被形成表面に垂直方向に
衝突して形成された半導体膜の特性を劣化させてしまう
ことを防いでいることを他の目的としている。 【０００６】この被形成面上へのスパッタ（損傷）の防
止は、例えば被形成面上にＰ型半導体層を設け、その上
面にＩ型（真性または実質的に真性）半導体層を作製し
ようとする時、Ｐ型を構成する不純物が１０^１７〜１０
^１８ｃｍ^−３の濃度にＩ層に混入してしまい、ＰＩ接合
を劣化させてしまう。本発明はかかる欠点を防ぐために
示されたものである。さらに本発明は前記した反応系よ
りなる第１の反応系と、これに連結して第１の室を設
け、この第１の室に連結して第２の室を設け、さらにこ
の第２の室に連結した第１の反応系と同様の第２の反応
系を設けた製造装置に関する。 【０００７】かかる製造装置においては、まず第１の室
にて真空引され、酸素、水分が除去された雰囲気にて第
１の反応炉に基板およびホルダが移動機構により挿入さ
れ、この反応炉にて一導電型例えばＰ型の導電型を有す
る半導体が形成された。さらにこの半導体が形成された
基板を再び第１の室に引出し、さらにこれに連結した第
２の室へ同様に酸素、水分の全くない真空中にて移動さ
れる。さらにこの第２の室より第２の反応炉に基板およ
びホルダーを導入させ、第１の室とは異なる導電型また
は異なる添加物またはその異なる濃度（不純物または添
加物）にて第２の半導体層を第１の半導体層上に形成さ
せることができる。 【０００８】この際、第１の反応炉の内壁に付着した不
純物が第２の半導体層を形成させる際付着することが全
くないため、きわめて精度高く、導電率導電性またはＥ
ｇ（エネルギバンド巾）等を制御することができるよう
になった。 【０００９】さらに、本発明は、さらにこの独立した反
応炉を三系統設け、これらを共通した室すなわち第１、
第２および第３の室で互いに連結した製造装置におい
て、特に第１の反応炉にてＰ型半導体層を、第２の反応
炉にてＩ型半導体層を、さらに第３の反応炉にてＮ型半
導体層を形成して、ＰＩＮ型のダイオード特に光電変換
装置を作製せんとする時、特に有効てある。 【００１０】本発明は、積層するその層の数により共通
した室を介して反応炉をその積層する膜の順序に従って
設けることにより、その段数を２段または３段のみでは
なく、４〜１０段にすることができる。 【００１１】かくしてＰＩＮ、ＰＩＮＰＩＮ、ＰＩＮＩ
ＰＩＮ、ＮＩＰＩＮ、ＰＩＮＩＰ、・・・・等の接合構
造に作ることができる。 【００１２】また、この半導体層の作製の際、ＩＶ価の
元素例えば珪素に炭素またはゲルマニュームを添加し、
その添加量を制御することにより、添加量に比例、対応
した光学的エネルギバンド巾（Ｅｇ）を有せしめること
ができる。例えばＰＩＮ接合をＥｇｐ、Ｅｇｉ、Ｅｇｎ
（Ｅｇｐ＞Ｅｇｉ≦Ｅｇｎ）としたＷ−Ｎ−Ｗ（広いＥ
ｇ−せまいＥｇ−広いＥｇ）として設けることを可能と
した。 【００１３】また、さらにこのＰＩＮ接合を二つ積層し
て設けたＰＩＮＰＩＮ構造において、Ｅｇｐ_１、Ｅｇｉ
_１、Ｅｇｎ_１、Ｅｇｐ_２、Ｅｇｉ_２、Ｅｇｎ_２（Ｅｇｐ
_１＞Ｅｇｎ_１≧Ｅｇｉ_１≧Ｅｇｐ_２≧Ｅｇｉ_２≧Ｅｇｎ
_２）として設け、Ｅｇｐ_１（２．０〜２．４ｅＶ）、
（Ｅｇｎ_１（１．７〜２．１ｅＶ）をＳｉ_ｘＣ
_１−ｘ（０＜ｘ＜１）、Ｅｇｉ_１、Ｅｇｐ_１（１．６〜
１．８ｅＶ）をＳｉにより、Ｅｇｉ_２、Ｅｇｎ_２（１．
０〜１．５ｅＶ）をＳｉ_ｘＧｅ_１−ｘ（０＜ｘ＜１）と
して設けることが可能である。かかるタンデム構造とす
るには反応系を６系統設ければよい。 【００１４】また、ＮＩＰまたはＰＩＮ接合としたＭＩ
Ｓ・ＦＥＴ、バイポーラトランジスタにおいては反応系
を２系統とし、第１の反応系により基板上にＮまたはＰ
層を、第２の反応系により次のＩ層を、さらに第１の反
応系に基板ホルダをもどして、第３番目のＮまたはＰ層
を作製する三層構造を２系統にて作ることが可能であ
る。 【００１５】これら本発明は、反応炉を互いに連結する
のではなく、それぞれ独立した反応系を共通する室に連
結せしめ、この室を介して基板上に独立した半導体層を
形成させることを目的としている。 【００１６】従来、ＰＣＶＤ装置に関しては、上下に平
行平板上に容量結合の電極を設け、その一方の電極例え
ば下側のカソード電極上に基板を配置し、下方向より加
熱する方法が知られている。しかし、この方法において
は、反応炉は一室であるためＰ型、Ｉ型およびＮ型半導
体層を積層せんとすると、その一回目の製造の後のＮ型
半導体層の不純物が２回目の次の工程のＰ型半導体層中
に混入してしまい、再結合中心となってダイオード特性
を劣化させ、さらにその特性が全くばらついてしまっ
た。このため光電変換装置を作ろうとしても、その開放
電圧Ｖｏｃ０．２〜０．６Ｖしか得られず、短絡電流を
数ｍＡ／ｃｍ^２しか流すことができなかった。 【００１７】加えてこの平行平板型の装置においては、
電界は基板表面に垂直方向であるため、Ｐ型層の後Ｉ層
を作らんととしても、このＩ層中にＰ型の不純物が混入
しやすく、ダイオード特性が出ない場合がしばしば見ら
れた。 【００１８】さらに、この反応装置は特に予備室を有し
ていないため、１回製造するごとに反応炉の内壁を大気
（空気）にふれさせるため、酸素、水分が吸着し、その
吸着酸化物が反応中バックグラウンドレベルに存在する
ため、電気伝導度が暗伝導度で１０^−１１〜１０
^−８（Ωｃｍ）^−１、ＡＭ１での光伝導度も１０^−６〜
１０^−４（Ωｃｍ）^−１でしかなかった。しかしこの吸
着物が全く存在しない装置を使った本発明においては、
暗伝導度１０^−６〜１０^−４、ＡＭ１での光伝導度は、
１×１０^−３〜９×１０^−２（Ωｃｍ）^−１と約１００
倍も高く、半導体的性質を有せしめることができた。 【００１９】 【発明が解決しようとする課題】本発明は、かくの如く
従来多数用いられている平行平板型の一室反応炉のＰＣ
ＶＤ装置のあらゆる欠点を除去せんとしたものである。 【００２０】さらに、この従来の方式をさらに改良した
ものに、本発明人の出願になる独立分離型の反応装置が
知られている。この装置は、「半導体装置作製方法」昭
和５３年１２月１０日（特願昭５３−１５２８８７）お
よびその分割出願「半導体装置作製方法」（特願昭５６
−０５５６０８）に詳しく述べられている。さらに、
「被膜作製方法」昭和５４年８月１６日（特願昭５４−
１０４４５２）にもその詳細が述べられている。 【００２１】これらの発明は、例えばＰＩＮ接合を有す
るダイオードを作製せんとする場合、Ｐ型半導体層用の
第１の反応系、Ｉ型半導体層の第２の反応系、さらにＮ
型半導体層用の第３の反応系をそれぞれの反応炉（ベル
ジャー）をゲイトバルブにて連結したものである。かく
することによりＰ層の不純物がＩ層に混入することがな
く、またＮ層の不純物がＩ層、Ｐ層に混入することがな
い。いわゆる各半導体層での不純物制御を完全に精度よ
く行なうことができるという特徴を有する。さらにこの
Ｐ層用の反応炉の前またはＮ層用反応炉のあとに連結し
て予備室を設け、いわゆる外部よりの酸素、水蒸気の混
入を防止しようとしたものである。 【００２２】しかし、かかる本発明人の発明になる縦型
のベルジャー式またはその変形の反応炉を互いに連結し
た方式においては、基板の温度制御が十分に行えない。
すなわち３００±２０℃程度の温度範囲を有してしまっ
ていた。このため形成される被膜のバラツキが大きく、
好ましくなかった。加えてひとつの反応炉に充填できる
基板の数量が例えば１０×１０ｃｍ正方形で１〜１０枚
であった。このため生産性がきわめて低く、いわゆる低
価格、多量生産とはいえなかった。 【００２３】 【課題を解決するための手段】本発明は、 被膜形成を行
う反応室を有する装置において、 被膜形成を行わないと
きに、エッチング用ガスとしてＮＦ _３ を用いてプラズマ
エッチングを行うことにより、前記反応室をクリーニン
グすることを特徴とする 反応室のクリーニング方法であ
る。 【００２４】 また、他の発明は、 被膜形成を行う複数の
反応室と、 当該複数の反応室の全てに連結され、減圧手
段、及び基板を移動する移動機構とを備えた共通室と、
から構成される装置において、 前記複数の反応室の一部
において被膜形成を行わないときに、エッチング用ガス
としてＮＦ _３ を用いてプラズマエッチングを行うことに
より、前記反応室をク リーニングすることを特徴とする
反応室のクリーニング方法である。 【００２５】 【発明の実施の形態】以下に図面に従ってその実施例を
示す。 【００２６】図１は本実施例の横型、独立分離式のプラ
ズマＣＶＤ装置すなわに半導体装置製造装置の概要を示
す。【００２７】 本実施例はかかる本発明人の独立分離型の
半導体装置製造装置をさらに改良し、温度精度も３００
±１℃以下におさえ、加えて１回のローディング数量を
５０〜５００枚にすることを可能とした低価格、高品質
の半導体装置を多量に製造せんとするものである。 【００２８】 本実施例に係る半導体装置製造装置は、減
圧可能な共通室と、複数の異なった種類の被膜の積層形
成に対応して該共通室に対し各々ゲート弁手段を介して
気密連結された複数の被膜形成反応炉と、前記複数の反
応炉のそれぞれに対し前記共通室内より基板を前記ゲー
ト弁手段を開として搬入搬出する手段と、前記複数の反
応炉のそれぞれにて前記ゲート弁手段を閉として被膜を
形成する手段を有する被膜製造装置において、前記共通
室内より基板を前記複数の反応室に搬入して前記基板上
に複数の被膜を積層形成する求めに応じて搬入、被膜形
成、搬出を行う 機構を有することを特徴とする。 また、
別の態様として、減圧可能な共通室と、複数の異なった
種類の被膜の積層形成に対応して該共通室に対し各々ゲ
ート弁手段を介して気密連結された複数の被膜形成反応
炉と、前記複数の反応炉のそれぞれに対し前記共通室内
より基板のみを前記ゲート弁手段を開として搬入搬出す
る手段と、前記複数の反応炉のそれぞれにて前記ゲート
弁手段を閉として被膜を形成する手段を有する被膜製造
装置において、前記共通室内より基板を前記複数の反応
室に搬入して前記基板上に複数の被膜を積層形成する求
めに応じて搬入、被膜形成、搬出を行う機構を有するこ
とを特徴とする。 【００２９】 図面において第１の反応系（１）は円筒状
の反応管（５）例えば透明石英（アルミナその他のセラ
ミックでもよい）であり、その直径は１００〜３００ｍ
ｍφとした。さらにこの反応炉（５）の外側に一対のプ
ラズマ放電を行なわしめる電極（２）、（２’）を配置
した。この電極は例えばステンレス網よりなり、この電
極をおおって抵抗加熱ヒータ（３）を設け、指示温度５
０〜３５０℃例えば３００℃に対し±１℃の精度にて制
御されている。【００３０】 基板および基板ホルダは（４）で略記して
おり、反応性気体は（６）よりホモジナイザ（２６）を
経て供給される。一対の電極は供給用電源（１３）によ
り高周波（１０ＫＨｚ〜１００ＭＨｚ代表的には１３．
５６ＭＨｚ）が５〜２００Ｗの強さにて供給される。反
応後の不要の生成物およびヘリューム、水素等のキャリ
アガスは、排気口（６３）より反応管内の圧力調整用バ
ルブ（１４）を経て真空引ポンプ（１５）にて排出され
る。【００３１】 反応筒（５）は反応中は反応圧力は０．０
５〜０．６ｔｏｒｒ代表的には０．３ｔｏｒｒに保持さ
れ、反応性気体の実効流速を数十ｍ／秒にまで速めた。【００３２】 この第１の反応炉に加え、図面では入口側
に基板およびホルダ（４）を反応炉内に挿入または内よ
り炉外に引出す移動機構（１２）を有する第１の室
（７）が設けられている。【００３３】 この室は大気圧にする場合は（１４）より
高純度空気が供給され、通気はバルブ（３９）を経てロ
ータリーポンプ（３７）にて０．０１ｔｏｒｒ以下、好
ましくは０．００１〜０．０１ｔｏｒｒに真空引がされ
ている。また、この基板およびホルダ（１１）は予備室
（８）より移動され、この第１の予備室（８）は（１
３）より空気が導入され大気圧となり、真空引がバルブ
（４０）、ポンプ（３８）によりなされ、室１（７）と
概略等圧の十分な低真空とさせた。そして、基板および
ホルダ（１０）がホルダ（１１）に移される。さらに、
このホルダ（１１）は第１の反応炉（４）に移され、所
定の半導体膜を基板上に形成させた。【００３４】 さらに、この被膜を形成させた後、基板お
よびホルダ（４）は共通室（７）に到り、外部に取り出
すものは予備室（３５）より外部に取り出すことができ
る。【００３５】 また、さらにこの上に半導体層を作ろうと
する場合、共通室（７）におけるシャッタ（３２）を開
け、第２の室（３０）に移動させる。このシャッタ（３
２）および次段のシャッタ（３３）は必ずしも必要では
なく、その場合は共通の室を反応炉に連続して複数ケ設
けることになる。またさらに基板およひホルダは第２の
反応系（４２）に移され、第２の半導体層（例えばＩ
層）を第１の半導体層（例えばＰ層）を形成する履歴に
無関係に独立して積層して作ることができた。【００３６】 この第２の反応炉も反応性気体の導入口
（２７）より反応性気体が入り、キャリアガス、不純物
は排気口、バルブ（１９）、真空引ポンプ（２０）を経
て外部に放出される。【００３７】 さらに、この第２の半導体膜が形成された
後、第２の予備室（３５）を経て外部に取り出されても
よいが、この図面では、さらに第３の反応系（４３）を
経て、第３の半導体層例えばＮ型半導体層を形成し、さ
らにこの三層が形成された基板およびホルダ（３４）は
真空引をされた第２の予備室（３５）を経て、空気管
（１３）より空気の導入によって大気圧にさせた後、ゲ
ートバルブ（３６）をあけて外部に取り出される。【００３８】 以上の概要より明らかな如く、本発明は第
１の反応系には第１の室があり、この室に設けられた移
動機構（１２）により基板およびホルダ（４）は反応炉
（１）と第１の室（７）との間を往復する。【００３９】 また同様に、第２の反応炉（４２）、第３
の反応炉（４３）、基板およびホルダの保持および移動
機構（２９）、（４１）を有している。【００４０】 この第１、第２、第３の室は共通させて共
通室（７）として設けており、この共通室の前後の入口
側および出口側に第１、第２の予備室を空気中の酸素、
水分が反応系に混入しないように設けてある。【００４１】 この製造装置においては、各反応ごとに反
応炉より一度真空引された共通室（７）に引出されるた
め、各反応系の反応性気体が全くそれぞれの反応炉に混
入されることがない。【００４２】 特に、基板の出入れの際は、各反応炉と共
通室との間のしきりゲイトバルブ（５２）、（５３）、
（５４）を開として、基板およびホルダ（１１）が（１
１’）（１１”）の位置へ移動の際以外は、このしきり
バルブが完全に閉の状態であるため、従来の説明にて本
発明人により示された各反応系が互いに１つのゲイトバ
ルブで連結されている場合に比べて、さらに不純物のオ
ートドーピングが少なくなった。【００４３】 さらに加えて、以上の説明においては、基
板のホルダは各反応室を基板と共に移動させた。しかし
この移動は基板のみとし、ホルダは第１の反応炉用のホ
ルダ（１１）、第２の反応炉用のホルダ（１１’）、第
３の反応炉用ホルダ（１１”）をそれぞれ専用に配置せ
しめることが本発明の製造装置においては可能である。
かくすることにより、各反応室間の不純物の混入特にホ
ルダ表面に付着しているＰＮ型またはＥｇ可変用不純
物、添加物の混入を完全に除去することができ、多量生
産用として全く画期的なものである。【００４４】 図２は図１の製造装置を補かんするもので
ある。すなわち第１、第２、第３の反応炉に対して供給
される反応性気体は供給系（６）、（２７）、（２８）
よりそれぞれ供給される。その反応性気体は図２
（Ａ）、（Ｂ）および（Ｃ）に対応して示されている。【００４５】 図２（Ａ）においては水素で希釈したジボ
ラン（４３）、シラン（４４）、反応炉内壁のエッチン
グ用ガス例えばＣＦ_４（Ｏ_２＝０〜５％）またはＮ
Ｆ_３、炭化物の添加物である珪素と炭素とが化合した反
応性気体例えばＴＭＳ（テトラメチルシランＳｉ（ＣＨ
_３）_４）（４６）およびキャリアガスである水素または
ヘリューム（４７）が配置されている。【００４６】 これらは流量計（マスフロメータ）（５
０）、電磁バルブ（５１）を経て供給系（６）より第１
の反応炉に供給される。この場合はＳｉ_ｘＣ
_１−ｘ（０．２≦Ｘ１）で作られ、導電型はＰ型として
いる。かくすることにより１．７〜２．５ｅＶのＥｇを
有するＰ型のアモルファスまたはセミアモルファス構造
を含む非単結晶半導体を基板上に１００〜３００Åの厚
さに形成させた。【００４７】 被膜の作製は、本発明人の出願になる特許
願（「プラズマ気相法」昭和５６年１０月１４日、特願
昭５６−１０３６２７）に詳しく述べられているが、例
えば２５０〜３３０℃特に３００℃、０．１〜０．３ｔ
ｏｒｒプラズマ発生用電流１３．５６ＭＨｚ、５〜１０
０Ｗ、被膜形成時間１０秒〜１０分とした。【００４８】 反応炉内壁は５〜３０回作製するとフレイ
ク（薄片）が発生するので、かかる場合にはＣＦ_４また
はＮＦ_３によりプラズマエッチングして除去すればよ
い。このクリーニングは、被膜の積層形成プロセスにお
いても、複数の反応炉の一部において、被膜形成を行わ
ずに、反応炉内壁のエッチングを行うことにより達成で
きる。【００４９】 図２（Ｂ）はＩ層のアモルファスまたは５
〜１００Åの大きさの微結晶性を含有するセミアモルフ
ァスまたはマイクロポリクリスタルよりなる非単結晶半
導体膜を作製する場合を示している。【００５０】 すなわち、シラン（４５）ＣＦ_４（Ｏ_２＝
０〜５％）、キャリアガスであるヘリューム（４９）よ
りなり５〜２０％にヘリュームにて希釈されたシランに
より光伝導度１×１０^−３〜９×１０^−２（Ωｃｍ）
^−１、特に５〜２０×１０^−３（Ωｃｍ）^−１の値を有
する珪素の非単結晶半導体を０．４〜１μｍの厚さに作
製した。【００５１】 また、図２（Ｃ）は（Ａ）とは逆にＮ型不
純物であるフォスフィン（４８）、シラン（４３）、エ
ッチング用ガス（４５）、ＴＭＳ（４６）、キャアガス
（４０）を提供し、１００〜５００ÅのＮ型半導体層を
作製した。【００５２】 かくして、図３に示す如き基板上にＰＩＮ
型のダイオードまたは光電変換装置を作り、その特性を
調べた。【００５３】 図３（Ａ）においては、ステンレスの如き
金属基板またはカプトンの如きフレキシブルフィルム上
にステンレス膜が形成された基板（７０）上にＰ型半導
体層（７１）、Ｉ型半導体層（７２）、Ｎ型半導体層
（７４）よりなる半導体層（７３）を作製し、この上面
にＩＴＯの如き透光性透明導電膜を６００〜８００Å、
ρｓ＝１０〜２５Ω／□を作製した。従来の一室式の平
行平板型ではＡＭ１（１００ｍＷ／ｃｍ^２）にて６〜
７．５％／３×３ｍｍ正方形しか得られなかったが、本
発明人の出願になるたて型の独立分離式においては、
７．５〜９．５％／３×３ｍｍ正方形が得られた。しか
し本発明では、ホルダを各反応炉独立式にした場合、最
高１６％／３×３正方形、一般に１２〜１５％の高い変
換効率の太陽電池を作ることができた。【００５４】 また、ホルダを各反応炉共通にした場合、
９．０〜１２．５％の高い効率であった。【００５５】 これは酸素、水分等の酸化物気体の外部か
らの混入防止、各半導体表面等への不純物混入を防止し
たことにある。【００５６】 さらに重要なことは、１回のパッチにおい
て１０×１０ｃｍ正方形の基板を５０〜５００枚もロー
ディング可能であり、１０×１０ｃｍ正方形１枚に対す
る設備償却費は従来の５０〜５００円であったものが、
０．２〜２円と約１／１００に下げることが可能となっ
た点で光電変換装置の流布のためきわめて重要であっ
た。【００５７】 図３（Ｂ）はガラスの如き透光性基板（７
６）上にＩＴＯ（５００〜８００Å）（７８）および酸
化スズまたは酸化アンチモン（７９）（１００〜３００
Å）よりなる低シート抵抗（ρｓ＝５〜２０Ω／□高耐
熱性）の透明導電膜（７７）上にＰ型半導体層（７
１）、Ｉ型層（７２）、Ｎ型層（７４）およびアルミニ
ームまたはＩＴＯよりなる裏面電極（７５）を設けたも
のである。かかる構造においても変換効率１０〜１３％
を得ることができた。【００５８】 このため、この構造をガラス基板上に集積
化しまた同時にＰＩＮ型の逆流防止ダイオードを設ける
ことにより民生用の太陽電池を従来と同一出力を得る場
合、従来より１／２の面積でかつ価格は２００〜２５０
円を２０〜３０円にまで下げ、１０ｃｍ^２の面積にて１
００〜１３０円で作ることが可能になった。【００５９】 図４は本発明のプラズマＣＶＤ法で特にグ
ロー放電法を用いる反応炉に配置される基板、電極およ
び基板のローディングの関係を示す。【００６０】 図面において図４（Ａ）は電極（２）、
（２’）を水平方向に平行に、また基板（６１）の裏面
を互いに密接して、表面は基板間を２０〜４０ｍｍの間
隔で設けた。また、その配置はやはり水平に設けたもの
である。【００６１】 反応炉（１）の反応筒（５）は直径１００
〜３００ｍｍφ代表的には１８０ｍｍφを有し、その長
さは２００〜４００ｃｍを有するため、１０×１０ｃｍ
正方形の基板に図面の如き８枚ではなく各段２０枚を１
０〜３０列配置させることができた。このため１回の製
造バッチで５０〜６００枚を作ることができ、従来の平
行平板式では全く考えられない量の半導体装置を一度に
作ることができた。【００６２】 図４（Ｂ）は電極（２）、（２’）を垂直
方向に、また基板（６１）の表面（被形成面）を垂直方
向に、裏面を互いに密接させて設けたものである。その
他は（Ａ）と同様である。ホルダへの基板のローディン
グは（Ａ）、（Ｂ）を互いに交互に行ってもよい。【００６３】 図４（Ｃ）はアーク放電法またはグロー放
電法を用いたプラズマＣＶＤ法である。【００６４】 図面では図１（Ａ）の１つの反応炉を示し
たものである。すなわち放電電極（２）、（２’）を反
応筒方向に有し、基板（６１）はホルダ（６０）にロー
ディングされ、反応管（５）の外側には加熱用ヒータ
（３）が設けられている。アーク放電とするには一方の
電極より熱電子を放出させた。。反応性気体は供給系
（６）より導入され、不要の反応生成物およびキャリア
ガスは排出系（６３）より外部に放出される。この不要
の反応生成物は低温になる領域では粉末状になるため、
反応炉（５）の中（内壁）にこれらが発生することを防
ぐため、ヒータ（３）は（６５）に示す如く反応管のす
べてをおおうようにした。【００６５】 かくすることにより、粉末状の反応生成物
を反応筒に残留させることはなくなり、歩留の向上にな
った。図１また図４（Ａ）、（Ｂ）においても同様にす
ると、さらに生産性の向上に役立った。【００６６】 【発明の効果】以上の説明より明らかな如く、本発明は
プラズマ気相法に対し多量生産を可能にする横型反応方
式を採用し、さらにそれらに共通室を設け連続的に製造
する構造とすることによりバッチ方式と連続方式とを結
合させることが可能となった。このためこの思想を基礎
とし、２つの反応系、４〜８の反応系等を作ることがで
き、初めてＰＣＶＤ装置で大量生産可能な方式を開発す
ることができた。【００６７】 さらに、この半導体製造装置において、単
にＰＩＮの光電変換装置のみではなく、Ｎ（Ｎ型半導
体）（０．１〜１μ）−Ｉ（真性半導体）（０．２〜２
μ）−Ｉ（絶縁体）（０．５〜１μ）のＩＧＦＥＴ（縦
チャネル型の絶縁ゲイト型電界効果半導体装置）を、ま
たはそれを集積化した構造を作ることが可能である。さ
らに、この反応炉に横方向に幅２〜２０ｃｍの５０〜１
００ｃｍの長い半導体基板を配置し、その上面全面にフ
ォトセンサーアレーその他の半導体装置を作ることも可
能である。以上本発明の半導体製造装置の工学的効果は
きわめて著しいものであると信じる。DETAILED DESCRIPTION OF THE INVENTION [0001] [0001] The present invention relates to a glow or an arc.
Plasma gas phase method using spark discharge (PCVD and below)
U) to produce a large number of stable and reproducible multilayer coatings.
The present invention relates to a manufacturing apparatus for manufacturing. [0002] The present invention relates to a reaction system for a PCVD apparatus.
As for the reactive gas in the plasma gas phase method,
No electrodes or other jigs are provided in the reaction
Substrate and its substrate holder (for example, quartz boat)
And introduce reactive gas into laminar flow
To make the coating film thickness uniform and to improve the film quality.
Forming a semiconductor film with little variation between patches and between patches
To a manufacturing apparatus. [0003] 2. Description of the Related Art Generally, in PCVD equipment,
Silane, a reactive gas mainly composed of strong silicon,
Or when using a halide gas of silicon,
If the oxygen adsorbed on the inner wall of the quartz glass tube and the holder
Gas) and moisture react with the silicide gas to produce silicon oxide (low
Grade silicon oxide) to make semiconductors less conductive
Was. [0004] The present invention relates to the transfer of such oxygen and moisture to a reaction furnace.
In order to prevent the introduction, connect the substrate and
Provide a chamber with a mechanism to hold or move the substrate holder
Manufacturing to improve productivity and reproducibility of characteristics
Related to the device. Further, the present invention is based on a plasma discharge electric field.
Equipped with electrodes to be applied parallel to (along) the plate surface
At the very least, active reactive products will be
Deteriorates the characteristics of the semiconductor film formed by collision
The other purpose is to prevent things. [0006] Prevention of spatter (damage) on the surface to be formed
To stop, for example, a P-type semiconductor layer is provided on the formation surface, and
Forming an I-type (intrinsic or substantially intrinsic) semiconductor layer on the surface;
At this time, the impurity constituting the P-type is 10%.¹⁷-10
¹⁸cm^-3Mixed into the I layer at the concentration of
Will deteriorate. The present invention aims to prevent such disadvantages.
It is shown. Further, the present invention is directed to the reaction system described above.
A first reaction system and a first chamber connected thereto.
A second chamber is provided in connection with the first chamber.
Reaction similar to the first reaction system connected to the second chamber of
The present invention relates to a manufacturing apparatus provided with a system. In such a manufacturing apparatus, first, the first chamber
Vacuum in the atmosphere where oxygen and moisture are removed.
The substrate and holder are inserted into the reactor 1 by the moving mechanism.
The reactor has one conductivity type, for example, P-type conductivity type.
A semiconductor was formed. Further this semiconductor was formed
The substrate is drawn out again into the first chamber, and further connected to the first chamber.
Similarly, move to room 2 in a vacuum free of oxygen and moisture.
It is. Further, the substrate and the substrate are transferred from the second chamber to the second reactor.
And a holder of a different conductivity type than the first chamber.
Are different additives or their different concentrations (impurities or additives)
Forming a second semiconductor layer on the first semiconductor layer
Can be made. [0008] At this time, non-adhering material adhered to the inner wall of the first reactor.
It is completely possible that pure substances adhere when forming the second semiconductor layer.
Not very accurate, conductivity conductivity or E
g (energy band width) etc.
Became. Further, the present invention further provides this independent countermeasure.
Three furnaces are provided, and these are shared by a common room,
In a manufacturing apparatus connected to each other in the second and third chambers
The P-type semiconductor layer in the first reactor and the second reaction
I-type semiconductor layer in a furnace and N-type half in a third reactor
By forming a conductor layer, PIN type diode, especially photoelectric conversion
This is particularly effective when manufacturing a device. The present invention depends on the number of the layers to be laminated.
The reactor through the chamber according to the order of the film to be laminated
By providing them, if the number of stages is only two or three,
And 4 to 10 stages. [0011] Thus, PIN, PINPIN, PINI
Joint structure such as PIN, NIPIN, PINIP, ...
It can be made. [0012] Further, at the time of manufacturing this semiconductor layer, the IV valence
Adding carbon or germanium to an element such as silicon,
By controlling the amount added, it is proportional to the amount added
Have a high optical energy bandwidth (Eg)
Can be. For example, the PIN junction is defined as Egp, Egi, Egn
(Egp> Egi ≦ Egn) W-N-W (wide E
g-narrow Eg-wide Eg)
did. Further, two of these PIN junctions are laminated.
In the PINPIN structure provided by₁, Egi
₁, Egn₁, Egp₂, Egi₂, Egn₂(Egp
₁> Egn₁≧ Egi₁≧ Egp₂≧ Egi₂≧ Egn
₂), And Egp₁(2.0-2.4 eV),
(Egn₁(1.7 to 2.1 eV) with Si_xC
_1-x(0 <x <1), Egi₁, Egp₁(1.6-
1.8 eV) by Si₂, Egn₂(1.
0 to 1.5 eV) with Si_xGe_1-x(0 <x <1) and
It is possible to provide it. With such a tandem structure
For this purpose, six reaction systems may be provided. In addition, an NIP or PIN junction MI
Reaction system for S-FET and bipolar transistor
And N or P on the substrate by the first reaction system.
The first I layer is further applied to the next I layer by the second reaction system.
Return the substrate holder to the third N or P layer
It is possible to make a three-layer structure with two systems.
You. These inventions connect the reactors to each other.
Instead, connect independent reaction systems to a common chamber.
To form an independent semiconductor layer on the substrate through this chamber.
It is intended to be formed. Conventionally, a PCVD apparatus has been
Capacitively coupled electrodes are provided on a row plate, and one of the electrodes is compared
The substrate is placed on the lower cathode electrode, for example.
Heating methods are known. But in this way
Is a P-type, I-type and N-type semi-conductor
If the body layers are laminated, the N-type after the first production
The impurity in the semiconductor layer is contained in the P-type semiconductor layer in the next process of the second time.
To the diode characteristics
Deteriorates, and its characteristics are completely different.
Was. Therefore, even if you try to make a photoelectric conversion device,
Only voltage Voc 0.2-0.6 V is obtained and short-circuit current
Several mA / cm²I could only shed it. In addition, in this parallel plate type apparatus,
Since the electric field is perpendicular to the substrate surface, the I-layer
P-type impurities mixed into this I layer
It is often seen that diode characteristics do not appear.
Was. Furthermore, the reactor has, in particular, a reserve chamber.
Each time the reactor is manufactured, the inner wall of the reactor is
(Air), oxygen and moisture are adsorbed,
Adsorbed oxides are present at background levels during the reaction
Therefore, the electric conductivity is 10 in dark conductivity.^-11-10
^-8(Ωcm)^-1, AM1 has a photoconductivity of 10^-6~
10^-4(Ωcm)^-1It was only. But this sucking
In the present invention using a device in which no kimono is present,
Dark conductivity 10^-6-10^-4, AM1 has a photoconductivity of
1 × 10^-3~ 9 × 10^-2(Ωcm)^-1And about 100
It is twice as high and has semiconducting properties. [0019] SUMMARY OF THE INVENTION The present invention provides
PC of a parallel plate type single-chamber reaction furnace which is conventionally used in many cases
It is to eliminate all disadvantages of the VD device. Further, the conventional system is further improved.
In addition, there is an independent separation type reactor that is filed by the inventor of the present invention.
Are known. This device is based on “Semiconductor Device Manufacturing Method”
December 10, 1953 (Japanese Patent Application No. 53-152887)
And its divisional application "Method of Manufacturing Semiconductor Devices" (Japanese Patent Application No.
-055608). further,
"Coating preparation method", August 16, 1979 (Japanese Patent Application No. 54-
104452) also describes the details. These inventions have, for example, a PIN junction.
In order to manufacture a diode, a P-type semiconductor layer
A first reaction system, a second reaction system of the I-type semiconductor layer,
The third reaction system for the semiconductor layer is connected to the respective reactors (bell
Jar) connected by a gate valve. Scratch
This prevents impurities in the P layer from being mixed into the I layer.
Also, impurities of the N layer do not mix into the I layer and the P layer.
No. Completely accurate control of impurities in each semiconductor layer
It has the characteristic that it can be performed well. Furthermore this
Connect before the reactor for P layer or after the reactor for N layer
A spare room is provided to mix oxygen and water vapor from the outside.
This is to prevent ingress. However, the vertical type invented by the inventor of the present invention.
Bell jar or its variants are connected together
In such a method, the temperature of the substrate cannot be sufficiently controlled.
That is, it has a temperature range of about 300 ± 20 ° C.
I was For this reason, the variation of the formed film is large,
Not preferred. In addition, one reactor can be filled
The number of substrates is, for example, 1 to 10 in a 10 × 10 cm square
Met. Therefore, productivity is extremely low, so-called low
Price, mass production could not be said. [0023] [Means for Solving the Problems]The present invention Perform film formation
In a device having a reaction chamber, Without film formation
NF as an etching gas ₃ Using plasma
By performing etching, the reaction chamber is cleaned.
Is characterized by How to clean the reaction chamber
You. [0024] Also, other inventions Multiple coatings
A reaction chamber, Connected to all of the plurality of reaction chambers,
A common chamber with a step and a moving mechanism for moving the substrate,
In the device consisting of Part of the plurality of reaction chambers
When a film is not formed in
As NF ₃ To perform plasma etching using
The reaction chamber ReIs characterized by
This is a method for cleaning the reaction chamber. [0025] BRIEF DESCRIPTION OF THE DRAWINGS FIG.
Show. FIG. 1 shows a horizontal type, independent separation type
Outline of Zuma CVD system, ie, semiconductor device manufacturing system
You.[0027] This embodiment is based on the inventor's independent separation type.
Further improve semiconductor device manufacturing equipment and achieve temperature accuracy of 300
Keep the temperature below ± 1 ℃ and add one loading quantity
Low price, high quality, capable of 50-500 sheets
In large quantities. [0028] The semiconductor device manufacturing apparatus according to the present embodiment
Pressurized common chamber and stack of several different types of coatings
To the common chamber through gate valve means corresponding to
A plurality of film-forming reactors connected in an airtight manner;
Substrate the substrate from the common chamber for each furnace.
Means for opening and closing the valve means for carrying in and out;
In each of the furnaces, close the gate valve means and apply the coating.
In the film production apparatus having a means for forming, the common
The substrate is carried into the plurality of reaction chambers from the room and is placed on the substrate.
Carrying in according to the requirement to form multiple layers
And carry out It has a mechanism. Also,
In another embodiment, a common chamber that can be depressurized and a plurality of different
Each of the common chambers has a corresponding
Plural Coating Reactions Airtightly Connected via a Gate Valve Means
Furnace and the common chamber for each of the plurality of reactors.
Only the substrate is loaded and unloaded with the gate valve open.
Means, and the gate in each of the plurality of reactors
Coating manufacture having means for forming a coating by closing the valve means
In the apparatus, the substrate is subjected to the plurality of reactions from the common chamber.
Into the chamber and stack a plurality of coatings on the substrate.
Have a mechanism to carry in, coat, and carry out
And features. [0029] In the drawing, the first reaction system (1) is cylindrical.
Reaction tube (5) such as transparent quartz (alumina or other ceramic
And the diameter is 100-300 m
mφ. Further, a pair of pumps are provided outside the reactor (5).
Electrodes (2) and (2 ') for performing plasma discharge are arranged
did. This electrode is made of, for example, a stainless steel net.
A resistance heater (3) is provided over the poles, and the indicated temperature 5
0 ° C to 350 ° C, for example 300 ° C with ± 1 ° C accuracy
Is controlled.[0030] Substrate and substrate holder are abbreviated in (4)
As for the reactive gas, the homogenizer (26) is used from (6).
Supplied via A pair of electrodes are supplied by a power supply (13).
High frequency (10 kHz to 100 MHz typically 13.
56 MHz) at a power of 5 to 200 W. Anti
Unnecessary products after reaction and carry of helium, hydrogen, etc.
Agas is supplied from the exhaust port (63) to the pressure regulating valve in the reaction tube.
Lube (14) and discharged by vacuum pump (15)
You.[0031] During the reaction, the reaction pressure in the reaction tube (5) was 0.0
5 to 0.6 torr, typically held at 0.3 torr
As a result, the effective flow rate of the reactive gas was increased to several tens m / sec.[0032] In addition to the first reactor, the inlet side in the drawing
Insert the substrate and holder (4) into or
First chamber having a moving mechanism (12) for pulling out of the furnace
(7) is provided.[0033] If you want to set this room to atmospheric pressure, from (14)
High-purity air is supplied, and ventilation is performed through the valve (39).
0.01 torr or less with a tally pump (37)
Preferably it is evacuated to 0.001-0.01 torr.
ing. Further, the substrate and the holder (11) are placed in a preliminary chamber.
The first spare room (8) has been moved from (8) to (1).
3) Air is introduced from the chamber to atmospheric pressure, and vacuum is applied to the valve.
(40), made by pump (38), with chamber 1 (7)
A sufficiently low vacuum of approximately equal pressure was applied. And the substrate and
The holder (10) is transferred to the holder (11). further,
This holder (11) is transferred to the first reactor (4) and
A constant semiconductor film was formed on the substrate.[0034] After this film is formed, the substrate and
And the holder (4) reach the common room (7) and are taken out
The waste can be taken out of the spare room (35)
You.[0035] Also, to make a semiconductor layer on this
The shutter (32) in the common room (7) is opened.
Then, it is moved to the second chamber (30). This shutter (3
2) and the next stage shutter (33) are not always necessary
In such a case, multiple common chambers are connected to the reactor continuously.
Will be Further, the substrate and the holder
It is transferred to the reaction system (42) and the second semiconductor layer (for example, I
Layer) in the history of forming the first semiconductor layer (for example, P layer)
It could be made independently and laminated independently.[0036] This second reactor also has a reactive gas inlet
(27) More reactive gas enters, carrier gas, impurities
Passes through the exhaust port, valve (19), and vacuum pump (20).
Released to the outside.[0037] Further, the second semiconductor film was formed.
Later, even if it is taken out through the second spare room (35),
It is good, but in this drawing, the third reaction system (43) is further added.
Thereafter, a third semiconductor layer, for example, an N-type semiconductor layer is formed.
Furthermore, the substrate and the holder (34) on which these three layers are formed are:
After passing through a second preparatory chamber (35) that has been evacuated,
(13) After the pressure is increased to atmospheric pressure by introducing air,
The door valve (36) is opened and taken out.[0038] As is clear from the above summary, the present invention
The first reaction system has a first chamber, and a transfer chamber provided in this chamber is provided.
The substrate and the holder (4) are moved to the reaction furnace by the moving mechanism (12).
It reciprocates between (1) and the first chamber (7).[0039] Similarly, the second reactor (42), the third reactor
Reactor (43), holding and moving substrates and holders
It has mechanisms (29) and (41).[0040] The first, second and third chambers are shared.
It is provided as a passage room (7), and the entrance before and after this common room
The first and second spare chambers on the side and the outlet side, oxygen in the air,
It is provided so that water does not enter the reaction system.[0041] In this production equipment, the reaction is
It is pulled out from the furnace to the common chamber (7) that has been evacuated once.
Therefore, the reactive gas of each reaction system is completely mixed in each reactor.
Will not be entered.[0042] In particular, when loading and unloading substrates, share with each reactor.
Threshold gate valve (52), (53) between the room and
With (54) open, the substrate and holder (11)
1 ') except when moving to the position of (11 ").
Because the valve is completely closed,
Each reaction system shown by the inventor is
Compared to the case where the
Port doping has been reduced.[0043] In addition, in the above description,
The plate holder moved each reaction chamber with the substrate. However
This movement is performed only on the substrate, and the holder is used as the holder for the first reactor.
Rudder (11), holder (11 ') for the second reactor,
3 dedicated reactor holders (11 ")
Closing is possible in the manufacturing apparatus of the present invention.
Thus, contamination of impurities between the reaction chambers, particularly
Impurity for PN type or Eg variable adhered to the rudder surface
Substances and additives can be completely removed,
It is completely revolutionary for industrial use.[0044] FIG. 2 supplements the manufacturing apparatus of FIG.
is there. That is, supply to the first, second and third reactors
The reactive gas to be supplied is supplied to the supply system (6), (27), (28).
Respectively. The reactive gas is shown in FIG.
(A), (B) and (C) are shown.[0045] In FIG. 2A, the dibodies diluted with hydrogen are used.
Run (43), Silane (44), Etchin on reactor inner wall
Gas such as CF₄(O₂= 0 to 5%) or N
F₃The reaction between silicon and carbon, which are the carbide additives,
Reactive gas such as TMS (tetramethylsilane Si (CH
₃)₄) (46) and hydrogen as carrier gas or
Helium (47) is arranged.[0046] These are mass flow meters (5)
0), the first from the supply system (6) via the electromagnetic valve (51)
Is supplied to the reactor. In this case, Si_xC
_1-x(0.2 ≦ X1), conductivity type is P type
I have. Thus, an Eg of 1.7 to 2.5 eV can be obtained.
P-type amorphous or semi-amorphous structure
Non-single-crystal semiconductor containing 100 to 300 mm thick on a substrate
Formed.[0047] The production of a coating is a patent filed by the present inventor.
Application ("Plasma Gas Phase Method", October 14, 1981,
As described in detail in (Showa 56-103627),
For example, 250-330 ° C, especially 300 ° C, 0.1-0.3t
orr plasma generation current 13.56 MHz, 5 to 10
0 W and a film formation time of 10 seconds to 10 minutes.[0048] When the inner wall of the reactor is made 5 to 30 times,
(Flakes) are generated. In such a case, CF₄Also
Is NF₃Plasma etching to remove
No. This cleaning is performed during the film lamination process.
In some cases, film formation is performed in some of the
Can be achieved by etching the inner wall of the reactor
Wear.[0049] FIG. 2 (B) shows an amorphous or 5 layer I layer.
Semi-amorph containing microcrystalline of size ~ 100 °
Non-single-crystal semi-crystalline or micro-polycrystalline
The case where a conductor film is formed is shown.[0050] That is, silane (45) CF₄(O₂=
0-5%), the carrier gas helium (49)
For silane diluted with helium to 5-20%
More photoconductivity 1 × 10^-3~ 9 × 10^-2(Ωcm)
^-1, Especially 5-20 × 10^-3(Ωcm)^-1Has the value of
Of a non-single-crystal semiconductor of silicon to a thickness of 0.4 to 1 μm.
Made.[0051] Also, FIG. 2 (C) is the opposite of FIG.
Pure phosphine (48), silane (43), d
Gas for etching (45), TMS (46), Carrier gas
(40) to provide an N-type semiconductor layer of 100 to 500 °
Produced.[0052] Thus, the PIN on the substrate as shown in FIG.
Type diode or photoelectric conversion device
Examined.[0053] In FIG. 3 (A), a material such as stainless steel is used.
On a flexible film such as a metal substrate or Kapton
P-type semiconductor on a substrate (70) on which a stainless steel film is formed
Body layer (71), I-type semiconductor layer (72), N-type semiconductor layer
A semiconductor layer (73) made of (74) is produced,
A light-transmitting transparent conductive film such as ITO for
ρs = 10 to 25Ω / □ was prepared. Conventional one-room flat
AM1 (100 mW / cm)²6)
Only 7.5% / 3x3mm squares were obtained,
In the independent type of the vertical type that is filed by the inventor,
7.5-9.5% / 3 x 3 mm squares were obtained. Only
In the present invention, however, when the holder is made independent of each reactor,
16% high / 3x3 square, typically 12-15% high variation
A solar cell with high conversion efficiency could be made.[0054] Also, if the holder is common to each reactor,
The efficiency was as high as 9.0 to 12.5%.[0055] Is this outside the oxide gas such as oxygen and moisture
To prevent contamination of semiconductors and impurities on the surface of each semiconductor.
That is.[0056] More importantly, one patch
50-500 rows of 10 × 10 cm square substrates
Can be loaded on a 10x10cm square
Equipment depreciation cost was 50-500 yen,
It can be reduced to about 1/100 as 0.2-2 yen
Is very important for dissemination of photoelectric conversion devices.
Was.[0057] FIG. 3 (B) shows a transparent substrate (7
6) ITO (500-800 °) (78) and acid on top
Tin oxide or antimony oxide (79) (100-300)
Å) Low sheet resistance (ρs = 5-20Ω / □ High resistance)
A P-type semiconductor layer (7) on a (thermally) transparent conductive film (77).
1), I-type layer (72), N-type layer (74) and aluminum
With a back electrode (75) made of
It is. Even in such a structure, the conversion efficiency is 10 to 13%.
Could be obtained.[0058] Therefore, this structure is integrated on a glass substrate
And simultaneously provide a PIN type backflow prevention diode
To obtain the same output as a conventional solar cell.
In this case, the area is 1/2 of the conventional one and the price is 200-250.
Reduce the circle to 20-30 yen, 10cm²1 in the area of
It became possible to make it for 00 to 130 yen.[0059] FIG. 4 shows a plasma CVD method according to the present invention.
Substrates, electrodes and electrodes placed in a reactor using the low discharge method
And the loading relationship of the substrate.[0060] In the drawing, FIG. 4A shows an electrode (2),
(2 ') parallel to the horizontal direction and the back surface of the substrate (61)
Close to each other, the surface is between 20-40mm between the substrates
Provided at an interval. The arrangement is also horizontal
It is.[0061] The reactor (5) of the reactor (1) has a diameter of 100
~ 300mmφ typically has 180mmφ and its length
Since it has a length of 200 to 400 cm, 10 × 10 cm
Instead of eight sheets as shown in the drawing, 20 pieces per layer
0 to 30 rows could be arranged. For this reason,
50-600 sheets can be made in batch,
The amount of semiconductor devices that can not be considered at all in the row plate type at once
I was able to make it.[0062] FIG. 4B shows that the electrodes (2) and (2 ') are perpendicular to each other.
Direction and the surface (formation surface) of the substrate (61)
On the other hand, the rear surfaces are provided close to each other. That
Others are the same as (A). Loading of substrate into holder
(A) and (B) may be alternately performed.[0063] FIG. 4C shows an arc discharge method or a glow discharge method.
This is a plasma CVD method using an electric method.[0064] The drawing shows one reactor of FIG.
It is a thing. That is, the discharge electrodes (2) and (2 ') are
The substrate (61) is placed in the holder (60).
And a heater for heating outside the reaction tube (5).
(3) is provided. Arc discharge
Thermoelectrons were emitted from the electrodes. . Reactive gas supply system
(6) unnecessary reaction products and carriers introduced from
The gas is discharged outside from the discharge system (63). This unnecessary
Since the reaction product of becomes powdery in the region where the temperature is low,
These are prevented from being generated inside the reactor (5) (inner wall).
As shown in (65), the heater (3) is
I covered everything.[0065] Thus, the powdery reaction product
No longer remains in the reaction tube, which improves yield.
Was. 1 and FIGS. 4 (A) and 4 (B).
This helped to further improve productivity.[0066] As is apparent from the above description, the present invention
A horizontal reaction method that enables mass production for the plasma gas phase method.
Adopting the formula and providing a common room for them and manufacturing continuously
The structure that connects the batch method and the continuous method
It became possible to match. For this reason this idea is based
It is possible to make two reaction systems, 4-8 reaction systems, etc.
For the first time, develop a method that can be mass-produced with PCVD equipment
I was able to.[0067] Further, in this semiconductor manufacturing apparatus,
In addition to the PIN photoelectric conversion device, N (N-type semiconductor
Body) (0.1-1 μ) -I (intrinsic semiconductor) (0.2-2
μ) -I (insulator) (0.5-1 μ) IGFET (vertical
Channel-type insulated gate field-effect semiconductor device)
Alternatively, it is possible to make a structure in which it is integrated. Sa
In addition, 50 to 1 having a width of 2 to 20 cm is set in the reactor.
A long semiconductor substrate of 00 cm is placed, and the entire upper surface is
It is also possible to make photo sensor arrays and other semiconductor devices.
Noh. As described above, the engineering effects of the semiconductor manufacturing apparatus of the present invention are as follows.
I believe it is extremely significant.

【図面の簡単な説明】 【図１】 本発明の半導体装置製造装置の実施例を示
す。 【図２】 図１を補かんする反応性気体のガス系の実施
例を示す。 【図３】 本発明により作られた光電変換装置の縦断面
図を示す。 【図４】 図１の反応炉の部分を示す実施例である。 【符号の説明】 ３ ヒータ ４ 基板ホルダ ５ 反応炉 １２ 移動機構 １３ 電源 ３３ シャッタ ３７ ロータリーポンプBRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 shows an embodiment of a semiconductor device manufacturing apparatus according to the present invention. FIG. 2 shows an embodiment of a reactive gas system that supplements FIG. FIG. 3 shows a longitudinal sectional view of a photoelectric conversion device made according to the present invention. FIG. 4 is an embodiment showing a part of the reactor of FIG. 1; [Description of Signs] 3 Heater 4 Substrate holder 5 Reactor 12 Moving mechanism 13 Power supply 33 Shutter 37 Rotary pump

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０１Ｌ 21/3065 Ｈ０１Ｌ 21/302 Ｎ (56)参考文献 特開 昭53−58490（ＪＰ，Ａ) 特開 昭55−145338（ＪＰ，Ａ) 特開 昭55−138237（ＪＰ，Ａ) 特開 昭56−158143（ＪＰ，Ａ) 特開 昭57−49220（ＪＰ，Ａ) 特開 昭62−214175（ＪＰ，Ａ) 特開 昭52−131470（ＪＰ，Ａ) 特開 昭54−86968（ＪＰ，Ａ) 特開 昭55−141570（ＪＰ，Ａ) 特開 昭56−125882（ＪＰ，Ａ) 特表 昭56−500067（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/205 H01J 19/08 C23C 16/44 C23F 4/00 C30B 25/00 H01L 21/3065 ────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. ⁷ Identification code FI H01L 21/3065 H01L 21/302 N (56) References JP-A-53-58490 (JP, A) JP-A-55-145338 ( JP, A) JP-A-55-138237 (JP, A) JP-A-56-158143 (JP, A) JP-A-57-49220 (JP, A) JP-A-62-214175 (JP, A) JP-A-52-131470 (JP, A) JP-A-54-86968 (JP, A) JP-A-55-141570 (JP, A) JP-A-56-125882 (JP, A) JP-A-56-500067 (JP, A) , A) (58) Fields investigated (Int. Cl. ⁷ , DB name) H01L 21/205 H01J 19/08 C23C 16/44 C23F 4/00 C30B 25/00 H01L 21/3065

Claims (1)

(57)【特許請求の範囲】 １．被膜形成を行う反応室を有する装置において、 被膜形成を行わないときに、エッチング用ガスとしてＮ
Ｆ₃ を用いてプラズマエッチングを行うことにより、前
記反応室をクリーニングすることを特徴とする反応室の
クリーニング方法。 ２．被膜形成を行う複数の反応室と、 当該複数の反応室の全てに連結され、減圧手段、及び基
板を移動する移動機構とを備えた共通室と、 から構成される装置において、 前記複数の反応室の一部において被膜形成を行わないと
きに、エッチング用ガスとしてＮＦ₃ を用いてプラズマ
エッチングを行うことにより、前記反応室をクリーニン
グすることを特徴とする反応室のクリーニング方法。(57) [Claims] In an apparatus having a reaction chamber for forming a film, when a film is not formed, N is used as an etching gas.
By performing the plasma etching by using the F _3, the cleaning method of the reaction chamber, characterized by cleaning the reaction chamber. 2. An apparatus comprising: a plurality of reaction chambers for forming a film; and a common chamber connected to all of the plurality of reaction chambers and provided with a decompression unit and a moving mechanism for moving the substrate. A method for cleaning a reaction chamber, characterized in that the reaction chamber is cleaned by performing plasma etching using NF ₃ as an etching gas when a film is not formed in a part of the chamber.