JPH1050896A - 樹脂封止型電子装置の製造方法 - Google Patents

樹脂封止型電子装置の製造方法

Info

Publication number
JPH1050896A
JPH1050896A JP9066304A JP6630497A JPH1050896A JP H1050896 A JPH1050896 A JP H1050896A JP 9066304 A JP9066304 A JP 9066304A JP 6630497 A JP6630497 A JP 6630497A JP H1050896 A JPH1050896 A JP H1050896A
Authority
JP
Japan
Prior art keywords
resin
solder resist
silicone
based surfactant
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9066304A
Other languages
English (en)
Other versions
JP3417247B2 (ja
Inventor
Susumu Echigo
将 愛知後
Hiroyuki Yamakawa
裕之 山川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP06630497A priority Critical patent/JP3417247B2/ja
Priority to US08/863,398 priority patent/US5946554A/en
Publication of JPH1050896A publication Critical patent/JPH1050896A/ja
Application granted granted Critical
Publication of JP3417247B2 publication Critical patent/JP3417247B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8547—Zirconium (Zr) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】新規な手法にて封止樹脂の密着性に優れ、電子
部品の長期信頼性を確保する。 【解決手段】プリント基板１を用意し、このプリント基
板１上に半田レジスト２をコーティングする。詳しく
は、液状レジスト材料を基板１に塗布した後、紫外線ま
たは加熱により硬化する。この半田レジスト２は、含有
率が１ｗｔ％以下、０．２ｗｔ％以上のシリコーン系界
面活性剤８が添加されている。半田レジスト２の上に接
着剤４により電子部品３を実装し、さらに、ワイヤボン
ディングを行う。電子部品３を封止樹脂（エポキシ樹脂
またはフェノール樹脂）７で封止して、樹脂封止型電子
装置を得る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、樹脂封止型電子
装置の製造方法に関するものである。
【０００２】
【従来の技術】近年、電子製品の小型・高密度化への要
求に対応して、図１５あるいは図１６に示したように半
導体素子等の電子部品２１を回路基板２２に直接実装す
る製品構造が多用されるようになってきた。より詳しく
は、図１５に示すように、電子部品２１を接着剤（また
は半田）２３によって回路基板２２に機械的に固定した
後、ボンディングワイヤ２４によって電気的な接続を行
う場合と、図１６に示すように、半田（または導電性接
着剤あるいは導電性接着フィルム）２５によって回路基
板２２への機械的な固定と電気的な接続とを同時に行う
場合とがある。いずれの場合も、回路基板２２との接合
信頼性の向上と電子部品２１の耐熱応力・耐湿信頼性の
向上および機械的保護効果を目的として、樹脂２６によ
って封止することが行われる。この場合の製品の信頼性
向上は、封止樹脂２６がボンディングワイヤ２４や半田
２５等の接合部材や電子部品２１、回路基板２２の表面
と接着していることが前提となっている。
【０００３】一般に、ボンディングワイヤや半田、電子
部品等の表面には異物付着等も少なく、表面状態の品質
は安定しているため、封止樹脂との接着信頼性が問題と
なることは少ない。しかし、回路基板表面は基板材質に
もよるが品質の安定性が充分でない場合が多い。特に、
基板材質として樹脂を選んだ場合、回路基板表面に滲み
出す樹脂中の成分が表面状態を変え、封止樹脂との接着
信頼性に大きな影響を及ぼすことになる。例えば、特性
面および経済面のバランスがとれたものとして紙・フェ
ノール基板あるいはガラス・エポキシ基板のようなプリ
ント基板がしばしば用いられる。この場合、図１７に示
すように、プリント基板表面にコーティングして使用さ
れる半田レジスト２７の材質はこれと接触する封止樹脂
２９との接着強度に大きな影響を及ぼす。つまり、図１
７の半田レジスト膜２７は、液状レジスト材料を銅パタ
ーン３０が覆われるように基板２２に塗布した後、紫外
線または加熱により硬化して形成される。しかし、この
液状レジスト材料を塗布する際にしばしば泡が発生し、
これが成膜時にピンホールとなる。これを抑えるため、
特にその効果が大きなポリジメチルシロキサンのような
シリコーン系の界面活性剤２８（図１７中では便宜上、
白抜きの三角形で表現する）を消泡剤として半田レジス
ト中に配合することが多い。このシリコーン系界面活性
剤２８が封止樹脂２９との接着強度に大きな影響を及ぼ
す。
【０００４】尚、半田レジストは銅箔から成る導体回路
である銅パターン３０の酸化防止、あるいは電子部品実
装に使用される半田が必要な箇所以外に付着することを
防止する目的で形成されるものである。
【０００５】又、特開昭５８−１５２６１号公報や特開
昭６０−１２２０号公報で提案されているように、封止
樹脂材料自身の物性としての特性改善が行われてきてい
る。しかし、電子装置において多用されるプリント基板
においては、前述したようにしばしば半田レジストのコ
ーティングが行われており、この半田レジスト表面と封
止樹脂との密着性は必ずしも充分であるとは言えない。
例えば、温度サイクル試験や高温高湿放置試験といった
耐久評価試験を行った場合には、封止樹脂と半田レジス
トとの界面で剥離が生じる場合が多い。その結果、電子
部品自身あるいは電子部品と回路基板との接合部に破壊
を生じたり、剥離部に侵入した水分の影響で腐食を発生
し、電子装置の長期信頼性を著しく損なうという問題が
あった。
【０００６】このような課題に対して、特開平６−２３
２４５７号公報では予め封止樹脂と濡れ性が良好なコー
ティング樹脂を塗布し、その上に封止用の樹脂を滴下す
る方法が提案されている。
【０００７】
【発明が解決しようとする課題】しかし、この方法では
樹脂封止を行う箇所ごとに、コーティング樹脂を塗布し
て乾燥するといった工程が必要となり、材料コストおよ
び製造コストの面で問題がある。
【０００８】そこで、この発明の目的は、新規な手法に
て封止樹脂の密着性に優れ、電子部品の長期信頼性を確
保することができる樹脂封止型電子装置の製造方法を提
供することにある。
【０００９】
【課題を解決するための手段】請求項１に記載の発明
は、回路基板上に、含有率が３ｗｔ％以下のシリコーン
系界面活性剤を添加した半田レジストをコーティング
し、半田レジストの上に電子部品を実装する。そして、
電子部品を樹脂で封止する。ここで、半田レジストにお
いては、含有率が３ｗｔ％以下のシリコーン系界面活性
剤を添加しているので、半田レジストの表面と封止樹脂
との接着は強固なものとなり、電子部品の長期信頼性を
確保することができる。
【００１０】請求項２に記載の発明は、シリコーン系界
面活性剤の含有率を１ｗｔ％以下、０．２ｗｔ％以上と
したことを特徴としている。よって、半田レジストにピ
ンホールの発生がなく、又、レベリングが良い。
【００１１】請求項３に記載の発明は、回路基板上に、
シリコーン系界面活性剤を添加した半田レジストをコー
ティングし、半田レジストに対する表面研磨により半田
レジストの表面に滲み出したシリコーン系界面活性剤を
除去し、Ｘ線光電子分光法による表面分析で検出される
珪素濃度を基に算出されるシリコーン系界面活性剤の濃
度を３ｗｔ％以下とし、半田レジストの上に電子部品を
実装する。そして、電子部品を樹脂で封止する。よっ
て、半田レジストの表面においてシリコーン系界面活性
剤の濃度が３ｗｔ％以下となっている状態で封止樹脂が
配置されるので、半田レジストの表面と封止樹脂との接
着は強固なものとなり、電子部品の長期信頼性を確保す
ることができる。
【００１２】このとき、請求項４に記載のように、珪素
濃度を基に算出されるシリコーン系界面活性剤の濃度を
１ｗｔ％以下、０．２ｗｔ％以上にすると、より好まし
いものになる。
【００１３】請求項５に記載の発明は、シリコーン系界
面活性剤を添加したガラス・エポキシ基材よりなる回路
基板に対し表面研磨により回路基板の表面に滲み出した
シリコーン系界面活性剤を除去し、Ｘ線光電子分光法に
よる表面分析で検出される珪素濃度を基に算出されるシ
リコーン系界面活性剤の濃度を３ｗｔ％以下とし、回路
基板の上に電子部品を実装する。そして、電子部品を樹
脂で封止する。よって、回路基板の表面においてシリコ
ーン系界面活性剤の濃度が３ｗｔ％以下となっている状
態で封止樹脂が配置されるので、半田レジストの表面と
封止樹脂との接着は強固なものとなり、電子部品の長期
信頼性を確保することができる。
【００１４】このとき、請求項６に記載のように、珪素
濃度を基に算出されるシリコーン系界面活性剤の濃度を
１ｗｔ％以下、０．２ｗｔ％以上にすると、より好まし
いものになる。
【００１５】ここで、上述した封止樹脂として、エポキ
シ樹脂またはフェノール樹脂を用いるとよい。
【００１６】
【発明の実施の形態】
（第１の実施の形態）以下、この発明の第１の実施の形
態を図面に従って説明する。
【００１７】図２には、本実施の形態における樹脂封止
型電子装置の断面図を示す。プリント基板１上に半田レ
ジスト２がコーティングされている。半田レジスト２の
上に接着剤４を介して電子部品（シリコンチップ等）３
が固定された状態で配置されている。電子部品３は、半
田レジスト２に一部覆われた銅パターン５とボンディン
グワイヤ６にて電気的に接続されている。電子部品３お
よびボンディングワイヤ６は、半田レジスト２の上面に
配置される封止樹脂７にて封止されている。
【００１８】ここで、半田レジスト２として、シリコー
ン系界面活性剤の含有率が３ｗｔ％以下の半田レジスト
を用いている。より詳しくは、シリコーン系界面活性剤
の含有率が１ｗｔ％以下、０．２ｗｔ％以上の半田レジ
ストを用いている。図２において、消泡剤としてシリコ
ーン系の界面活性剤を符号８（図２中では便宜上、白抜
きの三角形で表現する）にて示す。
【００１９】又、封止樹脂７は、エポキシ樹脂を用いて
いる。封止用樹脂７は、フェノール樹脂であってもよ
い。次に、樹脂封止型電子装置の製造方法を説明する。
【００２０】図１（ａ）に示すように、プリント基板１
を用意し、このプリント基板１上に銅パターン５を形成
する。その後、図１（ｂ）の如く、銅パターン５を一部
覆うように半田レジスト２をコーティングする。つま
り、液状レジスト材料を基板１に塗布した後、紫外線ま
たは加熱により硬化する。この半田レジスト２は、含有
率が１ｗｔ％以下、０．２ｗｔ％以上のシリコーン系界
面活性剤８が添加されている。
【００２１】引き続き、図１（ｃ）に示すように、半田
レジスト２の上に接着剤４により電子部品３を実装し、
さらに、ワイヤボンディングを行う。そして、図２に示
すように、電子部品３を封止樹脂（エポキシ樹脂または
フェノール樹脂）７で封止して、樹脂封止型電子装置を
得る。
【００２２】図３には半田レジスト中のシリコーン系界
面活性剤の含有率と、初期および高温高湿放置試験での
封止樹脂剥離面積率との関係を表わす。図３から、シリ
コーン系界面活性剤の含有率増加に伴って封止樹脂と半
田レジスト表面の剥離面積が増加していることが分か
る。
【００２３】図４には図２に示す電子装置での半田レジ
スト中のシリコーン系界面活性剤の含有率と高温高湿バ
イアス評価でのリーク不良率を表わす。図４から、シリ
コーン系界面活性剤の含有率増加に伴ってリーク不良率
が増加していることが分かる。
【００２４】この図３，４の結果から、シリコーン系界
面活性剤の含有率の増加に伴って封止樹脂と半田レジス
ト表面の剥離面積が増加し、この剥離部に水分が侵入す
るためリーク不良率が上昇すると推定される。
【００２５】このように本実施の形態は、下記の特徴を
有する。 （イ）回路基板としてのプリント基板１上に、含有率が
３ｗｔ％以下のシリコーン系界面活性剤を添加した半田
レジスト２をコーティングし、半田レジスト２の上に電
子部品３を実装し、電子部品３を封止樹脂７で封止し
た。よって、半田レジスト２においては、含有率が３ｗ
ｔ％以下のシリコーン系界面活性剤を添加しているの
で、半田レジスト２の表面と封止樹脂７との接着は強固
なものとなり、電子装置の長期信頼性を確保することが
できることとなる。 （ロ）シリコーン系界面活性剤の含有率を１ｗｔ％以
下、０．２ｗｔ％以上としたので、半田レジスト２にピ
ンホールの発生がなく、又、レベリングが良い。 （ハ）封止樹脂として、エポキシ樹脂またはフェノール
樹脂を用いているので、より好ましいものとなる。つま
り、エポキシ樹脂またはフェノール樹脂は、シリコーン
樹脂に比べて熱膨張係数が小さいため、封止されるシリ
コンチップのような半導体素子と基板電極との電気的お
よび機械的接合部に発生する歪みが小さく、長期の接合
信頼性に優れている。又、エポキシ樹脂またはフェノー
ル樹脂は、弾性率が高いために外部からの機械的な衝撃
から電子部品を保護することが可能となる。 （第２の実施の形態）次に、この発明の第２の実施の形
態を、第１の実施の形態との相違点を中心に説明する。
【００２６】樹脂封止型電子装置の製造方法を説明す
る。図５に示すように、ガラス・エポキシ基材よりなる
プリント基板１１上に、銅パターン５を形成した後、シ
リコーン系界面活性剤を添加した半田レジスト１２をコ
ーティングする。
【００２７】そして、半田レジスト１２に対しジェット
スクラブによる砥粒の吹き付けにより表面研磨を行い、
表面にブリードアウトした（滲み出した）シリコーン系
界面活性剤を除去する。つまり、このジェットスクラブ
は、プリント基板製造工程の後半で銅箔配線表面の異物
除去のために行われているが、この処理時間を長くする
ことにより半田レジスト表面にブリードアウトしたシリ
コーン系界面活性剤の量を低下させることができる。
【００２８】そして、Ｘ線光電子分光法（Ｘ−ｒａｙ
ｐｈｏｔｏｅｌｅｃｔｒｏｎ ｓｐｅｃｔｒｏｓｃｏｐ
ｙ；ＸＰＳ）による表面分析で検出される珪素濃度を基
に算出されるシリコーン系界面活性剤の濃度を３ｗｔ％
以下とする（より詳しくは、１ｗｔ％以下、０．２ｗｔ
％以上とする）。
【００２９】つまり、図６に示すように、スクラブを
０．５分行って、半田レジスト１２を所定量ΔＨ１だけ
除去する。この状態で、ＸＰＳによる表面分析を行う。
その結果の一例を図９の（ａ）に示す。図９の（ａ）に
おいては、結合エネルギが９９〜１００ｅＶの領域に現
われるＳｉ−２ｐに基づくスペクトルピークの強度が高
く、珪素濃度を基に算出されるシリコーン系界面活性剤
の濃度を３ｗｔ％以下とすることはできない。
【００３０】よって、図７に示すように、表面研磨（ス
クラブ）を更に１．５分行って、半田レジスト１２を所
定量ΔＨ２だけ除去する。この状態で、ＸＰＳによる表
面分析を行う。その結果の一例を図９の（ｂ）に示す。
この状態ではＳｉ−２ｐの結合エネルギに対応する相対
強度は弱く、珪素濃度を基に算出されるシリコーン系界
面活性剤の濃度を３ｗｔ％以下とすることができる。よ
って、これ以上の表面研磨は行わない。つまり、図９
（ａ）は、密着性向上前のＸＰＳ分析結果を示し、図９
（ｂ）は、密着性向上後のＸＰＳ分析結果を示すもので
あり、図９（ｂ）においては結合エネルギが９９〜１０
０ｅＶの領域に現われるＳｉ−２ｐに基づくスペクトル
ピークの強度が低下している。
【００３１】引き続き、図８に示すように、封止樹脂と
の密着性が向上した半田レジスト１２の表面に接着剤４
により電子部品３を実装する。さらに、ワイヤボンディ
ングを行うとともに、電子部品３を封止樹脂（エポキシ
樹脂またはフェノール樹脂）７で封止する。
【００３２】図１０には、ＸＰＳによる定量分析から分
かる半田レジスト表面のシリコーン系界面活性剤濃度
と、封止樹脂剥離面積率との関係を示す。この結果か
ら、スクラブを２分間行って半田レジスト表面でのシリ
コーン系界面活性剤の濃度を３ｗｔ％以下とすることに
より高温高湿（８５℃，８５％ＲＨ）１０００ｈｒ放置
後の封止樹脂剥離面積率を２０％以下にでき、封止樹脂
の密着性が著しく向上することが分かる。
【００３３】このように本実施の形態は、下記の特徴を
有する。 （イ）回路基板としてのプリント基板１１上に、銅パタ
ーン５を介してシリコーン系界面活性剤を添加した半田
レジスト１２をコーティングし、半田レジスト１２に対
する表面研磨により半田レジスト１２の表面に滲み出し
たシリコーン系界面活性剤を除去し、Ｘ線光電子分光法
による表面分析で検出される珪素濃度を基に算出される
シリコーン系界面活性剤の濃度を３ｗｔ％以下とし、半
田レジスト１２の上に電子部品３を実装し、電子部品３
を封止樹脂７で封止する。よって、半田レジスト１２の
表面においてシリコーン系界面活性剤の濃度が３ｗｔ％
以下となっている状態で封止樹脂７が配置されるので、
半田レジスト１２の表面と封止樹脂７との接着は強固な
ものとなり、電子部品３の長期信頼性を確保することが
できる。 （第３の実施の形態）次に、この発明の第３の実施の形
態を、第２の実施の形態との相違点を中心に説明する。
【００３４】樹脂封止型電子装置の製造方法を説明す
る。図１１に示すように、シリコーン系界面活性剤を添
加したガラス・エポキシ基材よりなる回路基板１５を用
意する。そして、回路基板１５に対しジェットスクラブ
等の表面研磨により回路基板１５の表面に滲み出したシ
リコーン系界面活性剤を除去し、Ｘ線光電子分光法によ
る表面分析で検出される珪素濃度を基に算出されるシリ
コーン系界面活性剤の濃度を３ｗｔ％以下とする（より
詳しくは、１ｗｔ％以下、０．２ｗｔ％以上とする）。
【００３５】つまり、図１２に示すように、表面研磨
（スクラブ）を０．５分行って、回路基板１５を所定量
ΔＨ１だけ除去する。この状態で、ＸＰＳによる表面分
析を行う。その結果、図９の（ａ）に示すようにＳｉ−
２ｐに基づくスペクトルピークの強度が高く、珪素濃度
を基に算出されるシリコーン系界面活性剤の濃度を３ｗ
ｔ％以下とすることはできないときは、図１３に示すよ
うに、表面研磨（スクラブ）を更に１．５分行って、回
路基板１５を所定量ΔＨ２だけ除去する。この状態で、
ＸＰＳによる表面分析を行う。その結果、図９の（ｂ）
に示すようにＳｉ−２ｐの結合エネルギに対応する相対
強度が弱く、珪素濃度を基に算出されるシリコーン系界
面活性剤の濃度を３ｗｔ％以下とすることができたなら
ば、これ以上の表面研磨は行わない。
【００３６】引き続き、図１４に示すように、回路基板
１５の上に接着剤４により電子部品３を実装する。さら
に、ワイヤボンディングを行うとともに、電子部品３を
封止樹脂（エポキシ樹脂またはフェノール樹脂）７で封
止する。
【００３７】このように本実施の形態は、下記の特徴を
有する。 （イ）シリコーン系界面活性剤を添加したガラス・エポ
キシ基材よりなる回路基板１５に対し表面研磨により回
路基板１５の表面に滲み出したシリコーン系界面活性剤
を除去し、Ｘ線光電子分光法による表面分析で検出され
る珪素濃度を基に算出されるシリコーン系界面活性剤の
濃度を３ｗｔ％以下とし、回路基板１５の上に電子部品
３を実装し、電子部品３を封止樹脂７で封止する。よっ
て、回路基板１５の表面においてシリコーン系界面活性
剤の濃度が３ｗｔ％以下となっている状態で封止樹脂７
が配置されるので、基板表面と封止樹脂７との接着は強
固なものとなり、電子部品３の長期信頼性を確保するこ
とができる。
【００３８】尚、電子部品を樹脂で封止するとは、これ
までは図２のように封止樹脂７にてワイヤ６および電子
部品３の全ての領域を覆うことであったが、図１６のよ
うにフリップチップ（２１）を用いる際には基板（２
２）と電子部品（２１）の間においてバンプを覆うよう
に配置することも指すものである。
【００３９】以下、各種の実験結果をまとめて説明す
る。表１に、図２の構造の電子装置での実施例と比較例
との測定結果を示す。表１において、比較例１は、封止
樹脂の材質はフェノール樹脂（熱膨張係数：２４ｐｐｍ
／℃）を用い、ガラス・エポキシ基板を用い、半田レジ
ストに対し紫外線硬化＋加熱硬化を用い、シリコーン系
界面活性剤を４．０ｗｔ％含有し、スクラブ処理を０．
５分としている。この場合においては、初期硬化時の封
止樹脂と半田レジストとの剥離面積率が３０％であり、
高温高湿放置１０００時間後の剥離面積率が７０％であ
り、高温高湿放置１０００時間後のリーク発生率が４７
％であり、冷熱サイクルとしての１０００サイクル後の
オープン不良率は５％であった。
【００４０】本例においては、半田レジスト中のシリコ
ーン系界面活性剤の含有率が４ｗｔ％であるため封止樹
脂と半田レジストとの界面では高温高湿放置後に著しい
剥離が発生している。これが原因でリーク不良率も高く
なっている。
【００４１】表１において、比較例２は、封止樹脂の材
質はシリコーン樹脂（熱膨張係数：３００ｐｐｍ／℃）
を用い、ガラス・エポキシ基板を用い、半田レジストに
対し紫外線硬化＋加熱硬化を用い、シリコーン系界面活
性剤を３．０ｗｔ％含有し、スクラブ処理を０．５分と
している。この場合においては、初期硬化時の封止樹脂
と半田レジストとの剥離面積率が０％であり、高温高湿
放置１０００時間後の剥離面積率が０％であり、高温高
湿放置１０００時間後のリーク発生率が０％であり、冷
熱サイクルとしての１０００サイクル後のオープン不良
率は２０％であった。このように、高温高湿放置後も半
田レジストとの剥離は発生しないが、封止樹脂が熱膨張
係数の著しく大きなシリコーン樹脂であるためボンディ
ングワイヤ接合部の熱疲労破断によるオープン不良が発
生している。
【００４２】表１において、実施例として以下のものを
用いた。表１において、実施例１は、封止樹脂の材質は
エポキシ樹脂（熱膨張係数：１７ｐｐｍ／℃）を用い、
ガラス・エポキシ基板を用い、半田レジストに対し紫外
線硬化＋加熱硬化を用い、シリコーン系界面活性剤を
３．０ｗｔ％含有し、スクラブ処理を０．５分としてい
る。この場合においては、初期硬化時の封止樹脂と半田
レジストとの剥離面積率が０％であり、高温高湿放置１
０００時間後の剥離面積率が１８％であり、高温高湿放
置１０００時間後のリーク発生率が１２％であり、冷熱
サイクルとしての１０００サイクル後のオープン不良率
は０％であった。
【００４３】このように、実施例１は熱膨張係数の小さ
なエポキシ樹脂封止材の使用により、ボンディングワイ
ヤ接合部の熱応力が緩和されるため、冷熱サイクル試験
後のオープン不良率は０％に抑えられている。しかし、
半田レジスト中のシリコーシ系界面活性剤の含有率は３
ｗｔ％であるため封止樹脂と半田レジストとの界面では
高温高湿放置後に剥離が発生し、リーク不良が発生して
いる。
【００４４】表１において、実施例２は、封止樹脂の材
質はエポキシ樹脂を用い、ガラス・エポキシ基板を用
い、半田レジストに対し紫外線硬化＋加熱硬化を用い、
シリコーン系界面活性剤を１．０ｗｔ％含有し、スクラ
ブ処理を１分としている。この場合においては、初期硬
化時の封止樹脂と半田レジストとの剥離面積率が０％で
あり、高温高湿放置１０００時間後の剥離面積率が５％
であり、高温高湿放置１０００時間後のリーク発生率が
０％であり、冷熱サイクルとしての１０００サイクル後
のオープン不良率は０％であった。
【００４５】表１において、実施例３は、封止樹脂の材
質はエポキシ樹脂を用い、紙・フェノール基板を用い、
半田レジストに対し紫外線硬化＋加熱硬化を用い、シリ
コーン系界面活性剤を１．０ｗｔ％含有し、スクラブ処
理を１分としている。この場合においては、初期硬化時
の封止樹脂と半田レジストとの剥離面積率が０％であ
り、高温高湿放置１０００時間後の剥離面積率が５％で
あり、高温高湿放置１０００時間後のリーク発生率が０
％であり、冷熱サイクルとしての１０００サイクル後の
オープン不良率は０％であった。
【００４６】表１において、実施例４は、封止樹脂の材
質はフェノール樹脂（熱膨張係数：２４ｐｐｍ／℃）を
用い、ガラス・エポキシ基板を用い、半田レジストに対
し紫外線硬化＋加熱硬化を用い、シリコーン系界面活性
剤を０．５ｗｔ％含有し、スクラブ処理を２分としてい
る。この場合においては、初期硬化時の封止樹脂と半田
レジストとの剥離面積率が０％であり、高温高湿放置１
０００時間後の剥離面積率が０％であり、高温高湿放置
１０００時間後のリーク発生率が０％であり、冷熱サイ
クルとしての１０００サイクル後のオープン不良率は０
％であった。
【００４７】本例においては、封止樹脂として熱膨張係
数の小さなフェノール樹脂を使用することにより、ボン
ディングワイヤ接合部の熱応力が緩和されるため、冷熱
サイクル試験後のオープン不良率は０％に抑えられる。
【００４８】実施例２、実施例３、実施例４から、半田
レジスト中のシリコーン系界面活性剤の含有率が１ｗｔ
％以下に抑えられているため、高温高湿放置後も封止樹
脂の剥離面積が小さくなることが分かる。
【００４９】表１において、実施例５は、封止樹脂の材
質はエポキシ樹脂を用い、ガラス・エポキシ基板を用
い、半田レジストに対し紫外線硬化＋加熱硬化を用い、
シリコーン系界面活性剤を４．０ｗｔ％含有し、スクラ
ブ処理を２分としている。この場合においては、初期硬
化時の封止樹脂と半田レジストとの剥離面積率が０％で
あり、高温高湿放置１０００時間後の剥離面積率が５％
であり、高温高湿放置１０００時間後のリーク発生率が
０％であり、冷熱サイクルとしての１０００サイクル後
のオープン不良率は０％であった。
【００５０】実施例５から、半田レジスト中のシリコー
ン系界面活性剤の含有率は４ｗｔ％であるが、充分なス
クラブ処理を行うことにより、高温高湿放置後も封止樹
脂の剥離面積が小さくなることが分かる。
【００５１】この表１から、以下のことが分かる。図１
７において、液状レジスト材料（２７）を塗布する際に
しばしば泡が発生し、これが成膜時にピンホールとなる
のを抑えるため、特にその効果が大きなポリジメチルシ
ロキサンのようなシリコーン系の界面活性剤２８を消泡
剤として半田レジスト中に配合することが多い。しか
し、その配合量が１ｗｔ％を超えると封止樹脂２９と半
田レジスト２７との接着強度は信頼性試験の過程で低下
し、特に３ｗｔ％を超えると封止樹脂２９と半田レジス
ト２７との界面で初期剥離が発生することもある。これ
は、半田レジスト２７の成膜工程において加熱された場
合、半田レジスト中の成分として含まれていたシリコー
ン系界面活性剤のうち、半田レジスト系内に溶解しきれ
ない分が表面に滲み出し、封止樹脂２９との接着を阻害
するためである。尚、前記のポリジメチルシロキサンは
エポキシ樹脂あるいはフェノール樹脂に対して良好な剥
離剤となることからも著しい接着阻害作用を及ぼすこと
は容易に予測される。これに対し、半田レジストにおけ
るシリコーン系界面活性剤の含有率を３ｗｔ％以下にす
ると、封止樹脂材料と半田レジスト膜との界面で初期剥
離が発生しない。
【００５２】
【表１】
【図面の簡単な説明】
【図１】 第１の実施の形態における樹脂封止型電子装
置の製造工程を説明するための断面図。
【図２】 第１の実施の形態における樹脂封止型電子装
置の断面図。
【図３】 シリコーン系界面活性剤の含有率と封止樹脂
剥離面積率との関係を示す図。
【図４】 シリコーン系界面活性剤の含有率とリーク不
良率との関係を表わす図。
【図５】 第２の実施の形態における樹脂封止型電子装
置の製造工程を説明するための断面図。
【図６】 樹脂封止型電子装置の製造工程を説明するた
めの断面図。
【図７】 樹脂封止型電子装置の製造工程を説明するた
めの断面図。
【図８】 樹脂封止型電子装置の製造工程を説明するた
めの断面図。
【図９】 ＸＰＳ分析結果を示す図。
【図１０】 界面活性剤濃度と封止樹脂剥離面積率との
関係を示す図。
【図１１】 第３の実施の形態における樹脂封止型電子
装置の製造工程を説明するための断面図。
【図１２】 樹脂封止型電子装置の製造工程を説明する
ための断面図。
【図１３】 樹脂封止型電子装置の製造工程を説明する
ための断面図。
【図１４】 樹脂封止型電子装置の製造工程を説明する
ための断面図。
【図１５】 樹脂封止型電子装置の断面図。
【図１６】 樹脂封止型電子装置の断面図。
【図１７】 樹脂封止型電子装置の断面図。
【符号の説明】
１…回路基板としてのプリント基板、２…半田レジス
ト、３…電子部品、７…封止樹脂、１１…回路基板とし
てのプリント基板、１２…半田レジスト、１５…回路基
板

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 回路基板上に、含有率が３ｗｔ％以下の
    シリコーン系界面活性剤を添加した半田レジストをコー
    ティングする工程と、 前記半田レジストの上に電子部品を実装する工程と、 前記電子部品を樹脂で封止する工程とを備えたことを特
    徴とする樹脂封止型電子装置の製造方法。
  2. 【請求項２】 前記シリコーン系界面活性剤の含有率を
    １ｗｔ％以下、０．２ｗｔ％以上とした請求項１に記載
    の樹脂封止型電子装置。
  3. 【請求項３】 回路基板上に、シリコーン系界面活性剤
    を添加した半田レジストをコーティングする工程と、 前記半田レジストに対する表面研磨により半田レジスト
    の表面に滲み出したシリコーン系界面活性剤を除去し、
    Ｘ線光電子分光法による表面分析で検出される珪素濃度
    を基に算出されるシリコーン系界面活性剤の濃度を３ｗ
    ｔ％以下とする工程と、 前記半田レジストの上に電子部品を実装する工程と、 前記電子部品を樹脂で封止する工程とを備えたことを特
    徴とする樹脂封止型電子装置の製造方法。
  4. 【請求項４】 前記珪素濃度を基に算出されるシリコー
    ン系界面活性剤の濃度を１ｗｔ％以下、０．２ｗｔ％以
    上とした請求項３に記載の樹脂封止型電子装置。
  5. 【請求項５】 シリコーン系界面活性剤を添加したガラ
    ス・エポキシ基材よりなる回路基板に対し表面研磨によ
    り回路基板の表面に滲み出したシリコーン系界面活性剤
    を除去し、Ｘ線光電子分光法による表面分析で検出され
    る珪素濃度を基に算出されるシリコーン系界面活性剤の
    濃度を３ｗｔ％以下とする工程と、 前記回路基板の上に電子部品を実装する工程と、 前記電子部品を樹脂で封止する工程とを備えたことを特
    徴とする樹脂封止型電子装置の製造方法。
  6. 【請求項６】 前記珪素濃度を基に算出されるシリコー
    ン系界面活性剤の濃度を１ｗｔ％以下、０．２ｗｔ％以
    上とした請求項５に記載の樹脂封止型電子装置。
  7. 【請求項７】 封止用樹脂は、エポキシ樹脂である請求
    項１〜６のいずれか１項に記載の樹脂封止型電子装置の
    製造方法。
  8. 【請求項８】 封止用樹脂は、フェノール樹脂である請
    求項１〜６のいずれか１項に記載の樹脂封止型電子装置
    の製造方法。
JP06630497A 1996-05-28 1997-03-19 樹脂封止型電子装置の製造方法 Expired - Fee Related JP3417247B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP06630497A JP3417247B2 (ja) 1996-05-28 1997-03-19 樹脂封止型電子装置の製造方法
US08/863,398 US5946554A (en) 1996-05-28 1997-05-27 Method of producing resin-sealed electronic device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-133858 1996-05-28
JP13385896 1996-05-28
JP06630497A JP3417247B2 (ja) 1996-05-28 1997-03-19 樹脂封止型電子装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1050896A true JPH1050896A (ja) 1998-02-20
JP3417247B2 JP3417247B2 (ja) 2003-06-16

Family

ID=26407499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06630497A Expired - Fee Related JP3417247B2 (ja) 1996-05-28 1997-03-19 樹脂封止型電子装置の製造方法

Country Status (2)

Country Link
US (1) US5946554A (ja)
JP (1) JP3417247B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256842A (ja) * 2011-05-13 2012-12-27 Sharp Corp 半導体モジュールの製造方法及び半導体モジュール
JP2015076576A (ja) * 2013-10-11 2015-04-20 パナソニックＩｐマネジメント株式会社 電気装置、電気装置の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100357757B1 (ko) * 1997-11-21 2003-01-24 로무 가부시키가이샤 반도체장치및그제조방법
JP3367886B2 (ja) * 1998-01-20 2003-01-20 株式会社村田製作所 電子回路装置
EP1365450A1 (en) * 2002-05-24 2003-11-26 Ultratera Corporation An improved wire-bonded chip on board package
JP5320863B2 (ja) * 2008-07-02 2013-10-23 オムロン株式会社 電子部品
JP5817297B2 (ja) * 2011-06-03 2015-11-18 東芝ライテック株式会社 発光装置及び照明装置
JP6566635B2 (ja) * 2014-12-10 2019-08-28 キヤノン株式会社 光学装置及びそれを備える画像形成装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5815261A (ja) * 1981-07-20 1983-01-28 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPS601220A (ja) * 1983-06-17 1985-01-07 Denki Kagaku Kogyo Kk 半導体封止用エポキシ樹脂組成物
GB2201545B (en) * 1987-01-30 1991-09-11 Tanaka Electronics Ind Method for connecting semiconductor material
JP2974700B2 (ja) * 1989-11-30 1999-11-10 東レ・ダウコーニング・シリコーン株式会社 導電性接着剤
US5139969A (en) * 1990-05-30 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Method of making resin molded semiconductor device
JPH06232457A (ja) * 1993-02-01 1994-08-19 Sanyo Electric Co Ltd 発光ダイオード表示装置
JP2875139B2 (ja) * 1993-07-15 1999-03-24 株式会社東芝 半導体装置の製造方法
EP0668611A1 (en) * 1994-02-22 1995-08-23 International Business Machines Corporation Method for recovering bare semiconductor chips from plastic packaged modules
US5471027A (en) * 1994-07-22 1995-11-28 International Business Machines Corporation Method for forming chip carrier with a single protective encapsulant
JP3170199B2 (ja) * 1996-03-15 2001-05-28 株式会社東芝 半導体装置及びその製造方法及び基板フレーム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256842A (ja) * 2011-05-13 2012-12-27 Sharp Corp 半導体モジュールの製造方法及び半導体モジュール
US9076892B2 (en) 2011-05-13 2015-07-07 Sharp Kabushiki Kaisha Method of producing semiconductor module and semiconductor module
JP2015076576A (ja) * 2013-10-11 2015-04-20 パナソニックＩｐマネジメント株式会社 電気装置、電気装置の製造方法

Also Published As

Publication number Publication date
JP3417247B2 (ja) 2003-06-16
US5946554A (en) 1999-08-31

Similar Documents

Publication Publication Date Title
KR0159986B1 (ko) 히트싱크 내장형 반도체 패키지의 제조방법 및 그 구조
KR100507584B1 (ko) 반도체 장치, 반도체칩 탑재용 기판, 이들의 제조법,접착제, 및 양면 접착 필름
JP2008172172A (ja) 電子制御装置及びその製造方法
US4172907A (en) Method of protecting bumped semiconductor chips
JPH11265960A (ja) 金属製補強材付き半導体装置
JP2000049171A (ja) 接着剤と封入剤の同時硬化によるエレクトロニックパッケ―ジの製造方法
JP3417247B2 (ja) 樹脂封止型電子装置の製造方法
JP4161544B2 (ja) 半導体素子搭載用接着フィルム
JP3617504B2 (ja) 半導体素子搭載用接着フィルム
CN1837317B (zh) 半导体装置、粘合剂和双面粘合膜
JP2002198458A (ja) 半導体装置及び半導体装置製造方法
JP3388369B2 (ja) 半導体パッケージ装置
KR100374075B1 (ko) 전자부품 실장용 필름캐리어 테이프 및 그 제조방법
Alpern et al. Moisture-induced delamination in plastic encapsulated microelectronic devices: A physics of failure approach
JPH04171970A (ja) 半導体装置
JPH0883971A (ja) プリント配線板用の穴埋めインク
JPH05218107A (ja) 樹脂封止型半導体装置
JP2009135279A (ja) セラミックチップ部品
JP4633895B2 (ja) 半導体装置の製造方法
JP2001148445A (ja) 半導体装置
JP3277830B2 (ja) 電子部品の組立て方法
KR100547352B1 (ko) 유기 솔더 보존재(ｏｓｐ)를 이용한 ｂｇａ 패키지 방법
JP2003045902A (ja) 半導体装置、半導体チップ搭載用基板、それらの製造法、接着剤、および、両面接着フィルム
JP2008141216A (ja) フィルムキャリアの製造方法
JPH0774213A (ja) 半導体用接着テープ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140411

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees