JPH10506252A - ドライバ回路 - Google Patents
ドライバ回路Info
- Publication number
- JPH10506252A JPH10506252A JP8514231A JP51423196A JPH10506252A JP H10506252 A JPH10506252 A JP H10506252A JP 8514231 A JP8514231 A JP 8514231A JP 51423196 A JP51423196 A JP 51423196A JP H10506252 A JPH10506252 A JP H10506252A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- driver
- circuit
- collector
- side edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
- H03K17/665—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only
- H03K17/666—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
僅かな所要バイアス電流を用いて高速のハイ/ロー側縁を生成するためのバイポーラN−MOSテクノロジーにおけるドライバの回路装置。
Description
【発明の詳細な説明】
ドライバ回路
本発明は、切換ユニットを制御するためのドライバ回路に関する。このドライ
バ回路は殊に、スイッチング電源回路網に使用するのに並びにスイッチングコン
バータにおけるトランジスタを制御するのに適している。この形式のドライバ回
路は例えば、301 Analog IC Designs,Ferranti Interdesign,Inc.,1987,P11
3,Schaltungsbeispie 1260 から公知である。
この回路装置において不都合なのは、低抵抗の入力抵抗によって高い電流消費
が生じることになることである。この公知の回路装置は更に、比較的高いスイッ
チング周波数に対して、シンクおよびソース電流が著しく小さいという欠点を有
している。
本発明の課題は、高いスイッチング周波数に対するドライバ回路を提供するこ
とである。
この課題は、請求項1の特徴部分に記載の構成によって解決される。
本発明では、迅速なハイ/ロー側縁交代が実現されるという利点の他に、ドラ
イバ回路の作動のために僅かな所要バイアス電流しか必要とせずしかもドライバ
回路の出力側に蓄積される電荷が下降する側縁の駆動のために一緒に使用される
という利点も得られる。
本発明の有利な実施例によれば、スイッチングユニットのゲートにおける、ロ
ー・フェーズに相応する電位では、完全なドライバ出力が活性状態に留まるので
、これにより、誘導負荷の場合、N−MOSトランジスタのドレインにおいてト
ランジスタのゲートにおける寄生ドレイン−ゲート容量を介して生じる時間的に
比較的長く減衰する電流が導出されるという利点が得られる。
本発明の有利な実施例によれば、回路ユニットに接続されている回路内部のノ
ードにおける寄生容量を充放電切り換えるための手段が設けられている。これに
より、N−MOSトランジスタのゲートを制御するための比較的急峻な上昇並び
に下降側縁が実現されるという利点が生じる。
別の有利な実施例によれば、遅延時間を低減するための手段が設けられている
。これにより、高いスイッチング周波数および一定のオンオフ比が実現可能であ
るという利点が得られる。
次に本発明を添付図面を用いて詳細に説明する。
その際:
第1図は、基本回路略図であり、
第2図は、回路技術的な具体例の略図であり、
第3図a)はECL入力信号、b)はN−MOSドライバ出力信号、c)はドラ
イバの横電流の波形図であり、
第4図は、ノード22,4,2における電圧経過を示す線図であり、
第5図は、ノード9,4,60における電圧経過を示す線図であり、
第6図は、ノード6,8における電圧経過を示す線図であり、
第7図は、ノード6,8における電圧経過を示す線図である。
第1図には、本発明を理解するために必要とされる範囲において、ドライバT
の回路装置の基本回路が示されている。ドライバTの回路装置の基本回路は、回
路ユニットPU、ECL/N−MOSレベル変換器、ハイ側縁ドライバHFTお
よびロー側縁ドライバLFTに分割されている。ドライバTに実質的に、以下に
挙げる接続端子が配設されている:
BG3V5およびGNDはECL/N−MOSレベル変換器の給電接続端子であ
る。
PVCCおよびPGNDはドライバ回路の給電接続端子である。
MOSHおよびMOSLは信号入力接続端子でありかつ
PQはN−MOSトランジスタのゲートを制御するための出力接続端子である。
ローに相応する、MOSOFFにおける電位によって、接続端子PQをローに切
り換えることができる。MOSOFFはパワーダウ
ン機能および設定されている障害機能においてロー状態に切り換えられる。PQ
のロー状態において、完全なドライバ出力が存在している。
第2図には、ドライバ回路Tの回路技術的な構成が示されている。バイポーラ
およびN−MOSテクノロジーにおいて製造可能な、僅かなバイアス所要電流し
か有しない高速のハイ−ロー側縁を生成するためのドライバ回路Tは殊に、スイ
ッチング電源回路網並びにスイッチングコンバータに使用されるのに適している
。
以下に、回路ユニットPUのECL/N−MOSレベル変換の機能、出力側ド
ライバにおける信号列、接続端子PQにおけるハイ側縁並びにロー側縁について
第2図に基づいて詳細に説明しかつ第3図、第4図および第5図に示されている
信号経過によって補足説明する。
回路ユニットPUにおけるECL/N−MOSレベル変換:
小さな振幅を有する高速の信号を伝送するために、回路入力側MOSH−MOS
Lに僅か320mVの差分信号が必要とされる。第3図のa)には第2図の実施
例のノード10およびノード11に対するECL入力信号が例示されている。
T1…T10は、レベル変換のために用いられ、その際320mVの差分信号は
、T10のベースにおける
電流がそのコレクタを介してT12のベースを確実にGND電位に引っ張ること
ができるように、変換される。他方において、カレントミラーT8,T9は、T
10がハイ側縁の開始の際にオフ状態に留まるように選定されている。即ち、T
10のコレクターベース容量を介して流れる電流は、T10を制御することがで
きることなく、GNDに逃げる。このことはこの回路においてT9の、T8に対
する、3:1という非対称のミラー比によって実現される。T10のオン・フェ
ーズにおいて、トランジスタT5,T6およびカレントミラー出力側T7を介し
てカレントミラートランジスタT8が遮断され、その結果レベル変換器T1,…
,T9によって提供される電流はT10のベースに流れる。
ドライバ出力側:
ドライバ出力側はT10のコレクタを介してのみレベル変換回路に接続されてお
りかつ側縁における横電流が零に保持されるように相互に影響し合うロー側縁お
よびハイ側縁ドライバから成っている。横電流として、トランジスタT24,T
25,T15,T16およびT17においてPVCCとPGNDとの間に流れか
つ接続端子PQには流れないかまたはそこから取り出されない、即ち、ハイまた
はロー側縁を有効化せず、従って使用されない損失電力を発生する電流が考察さ
れる。PQの接続端子には、電力MOSトランジスタ
のゲートが存在するので、ドライバは、それがゲートによって存在する容量負荷
を出来るだけ効果的に駆動することができかつ側縁の終了後、入力側MOSH,
MOSLによって状態変化が行われるまで、引き続きローまたはハイ状態を維持
するように選定されている。というのは、ゲートにおける寄生容量を介して殊に
誘導負荷の場合ドレインに、ゲート側縁の他にも電流が駆動されなければならな
いからである。
第3図のc)には、ドライバ出力側における横電流が図示されている(ノード
6)。第2図に示されている回路構成によって、横電流はPQの負の側縁におい
て零である。PQの正の側縁において、非常に短い時間だけしか横電流は存在し
ない。代替え的に、この種のドライバ装置は、交番的にPVCCおよびPGND
をPQと短絡する2つのスイッチによって実現される。スイッチがPVCCおよ
びPQ間で閉成されているフェーズにおいて、ゲートは充電されかつN−MOS
トランジスタはオン状態に移行する。スイッチがPQおよびPGND間で閉成さ
れているフェーズにおいて、ゲートは放電されかつN−MOSトランジスタはオ
フ状態に移行する。
第2図のドライバ装置においてこのスイッチはロー・ドライバに対してはトラ
ンジスタT11…T20によって実現されておりかつハイ・ドライバに対しては
トランジスタT21…T25,T100…T107に
よって実現されている。ドライバHFT,LHTは相互に、その都度活性のドラ
イバが非活性のドライバを遮断し、従って横電流の流れるのを妨げるように影響
し合う。
PQにおけるハイ側縁:
T10のベースにおいてカレントミラーT8,T9から電流が流れかつT10の
コレクタが35Kの抵抗およびT12のベースをGNDに引っ張るものと仮定す
ると、T100はこの抵抗を介して流れる電流をトランジスタT101…T10
3に鏡像化しかつトランジスタT12,T14,T15…T17の3重ダーリン
トン装置は非活性化される。即ち、PQにおいてハイ側縁が開始される。という
のは、ミラー電流がT21,T22のベースに流れかつダーリントンフォロアT
24,T25を介してN−MOSトランジスタのゲートはPQにおいて充電され
かつ更にT21,T22のコレクタを介してT104…T107のベースが制御
され、このベースが更に電流をT21,T22のベースに供給する。ループが導
通点呼する。即ち、ハイ側縁に対するスイッチは活性状態にある。電流制限され
て、今や主要には、トランジスタのバルク抵抗および誘導リード(バウンド・ワ
イヤ)が作用する。
T101/R103からの出来るだけ僅かな電流で間に合うようにするために
、ノード8は容量が少ないように実現されている。第2図の回路のレイアウトに
対して、このことはノード8において、ループT21/T22 T104/T1
07におけるトランジスタの始動を高速に可能にして、これらトランジスタがノ
ード8の引き続く充電を引き受けるようにするために、容量の極めて少ない金属
支持体における非常に短い線路を実現することを意味している。
寄生のコレクターベース容量を介してハイ側縁の間に、電流がT15…T17
のベースに流れる。この電流によって横電流が生じることになるが、この横電流
はC1,T18,T19によって回避される。というのは、C1,T18を介し
て(第5図c)参照)T19が制御され、それがそのコレクタを介してT15…
T17のベースにおける電流をPQのハイ側縁においてPGNDに逃がすからで
ある(第5図b))。T12のベースおよびノード22における電流はダイオー
ドT11およびT10を介してGNDに導出される(第4図a)およびb)の電
圧経過参照)。これによりハイ側縁の始めにおいてのみ(T18のベースがC1
を介して制御されるまで)僅かな横電流が生じる(第3図c))。PQにおける
ゲートがPVCC−2UBEに充電されると、ループT21,T22,T104
…T107における電流は零になる。ドライバはハイ状態にある。電流はT10
0,…,T103および制御ブロック、レベル変換部においてのみ流れる。
PQにおけるロー側縁:
T10のベースがT9のコレクタによって阻止されると、35Kの抵抗における
電流がT12のベースに流れる。その理由は、T10のコレクタが高抵抗になっ
ているからである。T12,T14,T15/T17は、T12のベースにおけ
る電流においてPQに作用する3重ダーリントン装置を表す。ロー側縁において
横電流を回避するために、T14のコレクタはハイ側縁ドライバと接続されかつ
、電流がコレクタT101/T103から導出されるように考慮する。更に、エ
ミッタT21/T22におけるノードはダイオードT23を介して空乏化される
。コレクタT14が電位PQ−UBET20に達すると、それはそのコレクタ電
流とともに、ノード6,PQにおける容量負荷を駆動することに関与する。T2
4/T25は、高速の崩壊時間にも拘わらず、そのエミッタに横電流成分を生ぜ
しめることができない。というのは、ダイオードT23のために、ベースは側縁
においてエミッタよりUBEだけ下にあるからである(第7図)。回路内部のノ
ード8に生じる、ノード9への寄生の電流反作用は250Ωの抵抗を通って逃が
される。ロー側縁の終了後、外部のN−MOSトランジスタのドレインから、ゲ
ートへの反作用をPGNDに逃がすために、ロー側縁ドライバは引き続き活性状
態に留まる。
T101/T103からの出来るだけ僅かな電流で済ますことができるように
するために、ノード8は容
量少なく実現されなければならない。第1図の回路のレイアウトに対して、この
ことは、ループT21/T22,T104/T107の始動を高速に可能にして
、そのことでノード8の引き続く充電を引き受けるようにするために、ノード8
において非常に短い線路を実現することを意味する。
第3図には、ECL入力信号レベル(3a))、N−MOSドライバ出力信号
(3b))およびドライバ(3c))の横電流が示されている。
第4図において、部分図a)においてノード22における正の側縁が過度に高
められている電圧経過が示されており、b)において、ノード4における電圧経
過が示されておりかつc)においてノード2における電圧経過が示されている。
第5図において、a)にはノード9における電圧経過が示されており、b)に
は、ノード4における電圧経過が示されておりかつc)にはノード6における電
圧経過が示されている。
第6図には、ノード6および8における正の側縁の電圧経過が示されている。
第7図には、ノード6および8における負の側縁の電圧経過が示されている。
【手続補正書】特許法第184条の8第1項
【提出日】1996年10月31日
【補正内容】
請求の範囲
1.第1の制御ユニット(A11)および少なくとも1つの第1のトランジス
タ(T25)を有する、第1の作動電位(PVCC)をドライバ回路(T)の出
力側に導通接続するための第1の導通接続ユニット(D1)を含んでいる第1の
側縁ドライバ(HFT)と、第2の制御ユニット(A21)および少なくとも1
つの第2のトランジスタ(T17)を有する、第2の作動電位(PGNG)をド
ライバ回路(T)の出力側に導通接続するための第2の導通接続ユニット(D2
)を含んでいる第2の側縁ドライバ(LFT)とを備え、前記第1のトランジス
タ(T25)のエミッタは前記第2のトランジスタ(T17)のコレクタおよび
ドライバ回路(T)の出力側(PQ)に接続されている形式のドライバ回路(T
)において、
前記第1の制御ユニット(A11)は、少なくとも1つも第1のトランジスタ(
T103)を含んでいる増幅器段(A11)および後置されているサイリスタ回
路(T22,T107)から構成されており、
前記第2の制御ユニット(A21)は、第1および第2のエミッタフォロア(T
12,T14)から構成されており、
前記第2のエミッタフォロア(T14)のコレクタは前記第1の制御ユニット(
A11)の第1のトランジ
スタ(T103)のコレクタ並びに第1のダイオード(T23)を介して前記第
1のトランジスタ(T25)のベースに接続されており、
前記エミッタフォロア(T12,T14)のコレクタは更に、第2および第3の
ダイオード(T13,T20)を介してドライバ回路(T)の出力側(PQ)に
接続されておりかつ前記第1および第2の側縁ドライバの入力側は抵抗(R)を
介して相互に接続されておりかつ前記入力側(EHFT,ELFT)の1つを介
して制御される
ことを特徴とするドライバ回路。
2.別のトランジスタ(T18)を有する部分回路ユニット(QH)が設けら
れており、該別のトランジスタ(T18)のベースに、容量(C)、ダイオード
(T19)並びに抵抗(RQ)に接続されており、前記別のトランジスタ(T1
8)のコレクタは、第2のトランジスタ(T17)のベースに接続されており、
前記容量(C)は前記第2のトランジスタ(T17)のコレクタおよび前記別の
トランジスタ(T18)のエミッタに接続されておりかつ
前記別のトランジスタ(T18)のエミッタおよび前記ダイオード(T18)の
第2の接続端子並びに抵抗(RQ)の接続端子は前記第2の作動電位(PGND
)に接続されている
請求項1記載の回路装置。
3.第2の側縁ドライバ(LFT)の活性フェーズの間、その全部の側縁ドラ
イバ出力が活性状態に留まる
請求項1または2記載の回路装置。
4.レベル変換器段(PU)が第2の側縁ドライバ(LFT)の入力側に接続
されており、該レベル変換器段の出力トランジスタのコレクタはオープンコレク
タを有しておりかつ前記第2の側縁ドライバ(LFT)の入力側に接続されてい
る
請求項1から3までのいずれか1項記載の回路装置。
5.エラー通報(MOSOFF)が前記レベル変換器段(PU)に加わった際
、前記第2の側縁ドライバ(LFT)が活性化されかつ前記第1の側縁ドライバ
(HFT)が非活性化される
請求項1から4までのいずれか1項記載の回路装置。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ハインツ−ユルゲン ロート
ドイツ連邦共和国 D−80469 ミュンヘ
ン ハンス−ザクス−シュトラーセ 6
Claims (1)
- 【特許請求の範囲】 1.第1の制御ユニット(A11)および少なくとも1つの第1のトランジス タ(T25)を有する、第1の作動電位(PVCC)をドライバ回路(T)の出 力側に導通接続するための第1の導通接続ユニット(D1)を含んでいる第1の 側縁ドライバ(HFT)と、第2の制御ユニット(A21)および少なくとも1 つの第2のトランジスタ(T17)を有する、第2の作動電位(PGNG)をド ライバ回路(T)の出力側に導通接続するための第2の導通接続ユニット(D2 )を含んでいる第2の側縁ドライバ(LFT)とを備え、前記第1のトランジス タ(T25)のエミッタは前記第2のトランジスタ(T17)のコレクタおよび ドライバ回路(T)の出力側(PQ)に接続されている形式のドライバ回路(T )において、 前記第1の制御ユニット(A11)は、少なくとも1つも第1のトランジスタ( T103)を含んでいる増幅器段(A11)および後置されているサイリスタ回 路(T22,T107)から構成されており、 前記第2の制御ユニット(A21)は、第1および第2のエミッタフォロア(T 12,T14)から構成されており、 前記第2のエミッタフォロア(T14)のコレクタは前記第1の制御ユニット( A11)の第1のトランジ スタ(T103)のコレクタ並びに第1のダイオード(T23)を介して前記第 1のトランジスタ(T25)のベースに接続されており、 前記エミッタフォロア(T12,T14)のコレクタは更に、第2および第3の ダイオード(T13,T20)を介してドライバ回路(T)の出力側(PQ)に 接続されておりかつ前記第1および第2の側縁ドライバの入力側は抵抗(R)を 介して相互に接続されておりかつ前記入力側(EHFT,ELFT)の1つを介 して制御される ことを特徴とする回路装置。 2.別のトランジスタ(T18)を有する部分回路ユニット(QH)が設けら れており、該別のトランジスタ(T18)のベースに、容量(C)、ダイオード (T19)並びに抵抗(RQ)に接続されており、 前記別のトランジスタ(T18)のコレクタは、第2のトランジスタ(T17) のベースに接続されており、 前記容量(C)は前記第2のトランジスタ(T17)のコレクタおよび前記別の トランジスタ(T18)のエミッタに接続されており、前記ダイオード(T19 )の第2の接続端子並びに抵抗(RQ)は前記第2の作動電位(PGND)に接 続されている 請求項1記載の回路装置。 3.第2の側縁ドライバ(LFT)の活性フェーズ の間、その全部の側縁ドライバ出力が活性状態に留まる 請求項1または2記載の回路装置。 4.レベル変換器段(PU)が第2の側縁ドライバ(LFT)の入力側に接続 されており、該レベル変換器段の出力トランジスタのコレクタはオープンコレク タを有しておりかつ前記第2の側縁ドライバ(LFT)の入力側に接続されてい る 請求項1から3までのいずれか1項記載の回路装置。 5.エラー通報の際、前記第2の側縁ドライバ(LFT)が活性化されかつ前 記第1の側縁ドライバ(HFT)が非活性化される 請求項1から4までのいずれか1項記載の回路装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4438669.9 | 1994-10-28 | ||
DE4438669A DE4438669C1 (de) | 1994-10-28 | 1994-10-28 | Treiberschaltung |
PCT/DE1995/001440 WO1996013901A1 (de) | 1994-10-28 | 1995-10-17 | Treiberschaltung |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10506252A true JPH10506252A (ja) | 1998-06-16 |
Family
ID=6531992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8514231A Pending JPH10506252A (ja) | 1994-10-28 | 1995-10-17 | ドライバ回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5789965A (ja) |
EP (1) | EP0788683B1 (ja) |
JP (1) | JPH10506252A (ja) |
DE (2) | DE4438669C1 (ja) |
WO (1) | WO1996013901A1 (ja) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2612495C3 (de) * | 1976-03-24 | 1983-01-05 | Siemens AG, 1000 Berlin und 8000 München | Integrierter Treiberbaustein für binäre bzw. ternäre Ausgangssignale |
US4251742A (en) * | 1979-04-09 | 1981-02-17 | Rca Corporation | Current source, as for switching PIN diodes |
DE2951928C2 (de) * | 1979-12-21 | 1982-05-27 | Siemens AG, 1000 Berlin und 8000 München | Transistorgegentaktendstufe |
JP3209522B2 (ja) * | 1989-10-18 | 2001-09-17 | テキサス インスツルメンツ インコーポレイテツド | 入力遷移に応答して高速出力遷移を行う出力回路 |
US5258667A (en) * | 1991-02-08 | 1993-11-02 | Nec Corporation | Logic circuit for controlling a supply on drive pulses to regulate an output level |
DE69224833T2 (de) * | 1991-07-09 | 1998-07-09 | Micro Linear Corp | Leistungs-mosfet-treiber mit reduzierung des querstroms |
US5296760A (en) * | 1992-07-20 | 1994-03-22 | Motorola, Inc. | Voltage translator |
DE69315980T2 (de) * | 1993-04-09 | 1998-04-16 | Cons Ric Microelettronica | Steuerschaltung mit keinem Vorspannungsstrom für einen Low-Side-Treiber |
US5349243A (en) * | 1993-06-30 | 1994-09-20 | Sgs-Thomson Microelectronics, Inc. | Latch controlled output driver |
GB9320246D0 (en) * | 1993-10-01 | 1993-11-17 | Sgs Thomson Microelectronics | A driver circuit |
US5576654A (en) * | 1995-05-16 | 1996-11-19 | Harris Corporation | BIMOS driver circuit and method |
-
1994
- 1994-10-28 DE DE4438669A patent/DE4438669C1/de not_active Expired - Fee Related
-
1995
- 1995-10-17 JP JP8514231A patent/JPH10506252A/ja active Pending
- 1995-10-17 DE DE59503203T patent/DE59503203D1/de not_active Expired - Fee Related
- 1995-10-17 WO PCT/DE1995/001440 patent/WO1996013901A1/de active IP Right Grant
- 1995-10-17 US US08/817,984 patent/US5789965A/en not_active Expired - Lifetime
- 1995-10-17 EP EP95934612A patent/EP0788683B1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO1996013901A1 (de) | 1996-05-09 |
EP0788683A1 (de) | 1997-08-13 |
EP0788683B1 (de) | 1998-08-12 |
DE59503203D1 (de) | 1998-09-17 |
US5789965A (en) | 1998-08-04 |
DE4438669C1 (de) | 1996-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3666843B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
JP3067687B2 (ja) | Igbt駆動回路 | |
EP1098428A2 (en) | Semiconductor power converting apparatus | |
JPH06224720A (ja) | スイッチング段 | |
JP3430878B2 (ja) | Mosゲート形素子の駆動回路 | |
JP2000174599A (ja) | ブ―トストラップ・コンデンサを用いて高いデュ―ティ・サイクルを有する改善されたパルス幅変調器 | |
JP3568848B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
JPH10506252A (ja) | ドライバ回路 | |
JP3209522B2 (ja) | 入力遷移に応答して高速出力遷移を行う出力回路 | |
US6542012B2 (en) | Circuit for driving gate of IGBT inverter | |
JP4581231B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
JP2004088892A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
JPH02113622A (ja) | Mosfetトランジスタ駆動回路 | |
JPS61294924A (ja) | スイツチング回路 | |
JP2586601B2 (ja) | カレントミラー回路 | |
JP3666542B2 (ja) | 電圧・電流発生装置 | |
JPH0124983Y2 (ja) | ||
JP3057175B2 (ja) | スイッチング回路 | |
JP2560365Y2 (ja) | ブリッジ接続mosfet負荷電力制御回路 | |
KR100213391B1 (ko) | 고속 구동정지기능을 갖춘 푸쉬-풀 구동회로 | |
SU1674250A1 (ru) | Усилитель записи - считывани | |
JP3657676B2 (ja) | 切換えスイッチング手段と双方向性切換えスイッチング手段 | |
JPS63133890A (ja) | 誘導負荷駆動回路 | |
JPH01202919A (ja) | 論理回路 | |
JP2000059187A (ja) | 切換えスイッチング手段 |