JPH104029A - 薄膜コンデンサ、及びその製造方法 - Google Patents
薄膜コンデンサ、及びその製造方法Info
- Publication number
- JPH104029A JPH104029A JP15552696A JP15552696A JPH104029A JP H104029 A JPH104029 A JP H104029A JP 15552696 A JP15552696 A JP 15552696A JP 15552696 A JP15552696 A JP 15552696A JP H104029 A JPH104029 A JP H104029A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- thin film
- substrate
- film capacitor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 作業性、生産性が極めて良好であること。
【解決手段】 低抵抗基板１の表面に第１の溝２を形成
する工程と、該第１の溝２に絶縁性樹脂３を埋込んで平
坦化する工程と、前記表面に誘電体膜４を形成する工程
と、前記第１の溝２の内側に前記第１の溝２よりも幅寸
法及び深さ寸法が小さい第２の溝６を形成する工程と、
該第２の溝６と前記基板１の表裏面で位置が整合するよ
う前記基板１の裏面に前記第２の溝６と略同形状の第３
の溝７を形成する工程と、前記基板１の両面に金属膜
８、９を形成する工程と、さらに前記第２及び第３の溝
６、７で切断する工程とを含む。
する工程と、該第１の溝２に絶縁性樹脂３を埋込んで平
坦化する工程と、前記表面に誘電体膜４を形成する工程
と、前記第１の溝２の内側に前記第１の溝２よりも幅寸
法及び深さ寸法が小さい第２の溝６を形成する工程と、
該第２の溝６と前記基板１の表裏面で位置が整合するよ
う前記基板１の裏面に前記第２の溝６と略同形状の第３
の溝７を形成する工程と、前記基板１の両面に金属膜
８、９を形成する工程と、さらに前記第２及び第３の溝
６、７で切断する工程とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、表面実装部品であ
る薄膜チップ部品のうち薄膜コンデンサ、及びその製造
方法に属する。
る薄膜チップ部品のうち薄膜コンデンサ、及びその製造
方法に属する。
【０００２】
【従来の技術】従来の薄膜コンデンサの製造方法は、ま
ず図３（ａ）に示すように、薄膜チップとして、半導体
基板５１の表面に金属層（アルミニウム膜）５２、５３
によって誘電体膜５５を挟み込む。その後、図３（ｂ）
に示すように、半導体基板５１の両側端へ電極５６、５
７を引き出す。電極５６、５７の形成手段は、図３
（ｃ）に示すように、金属層５２、５３、誘電体膜５５
及び半導体基板５１を個々の素子に切断して分割した
後、キャリアに整列してディップ方式で導電性材料を塗
布、焼き付けするという方法が採用されている。
ず図３（ａ）に示すように、薄膜チップとして、半導体
基板５１の表面に金属層（アルミニウム膜）５２、５３
によって誘電体膜５５を挟み込む。その後、図３（ｂ）
に示すように、半導体基板５１の両側端へ電極５６、５
７を引き出す。電極５６、５７の形成手段は、図３
（ｃ）に示すように、金属層５２、５３、誘電体膜５５
及び半導体基板５１を個々の素子に切断して分割した
後、キャリアに整列してディップ方式で導電性材料を塗
布、焼き付けするという方法が採用されている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
薄膜コンデンサの方法では、個片化した後に各素子の両
側に導電材料を塗布、焼き付けしなければならず、この
作業は素子サイズが小さくなる程、作業性が悪くなると
いう問題がある。
薄膜コンデンサの方法では、個片化した後に各素子の両
側に導電材料を塗布、焼き付けしなければならず、この
作業は素子サイズが小さくなる程、作業性が悪くなると
いう問題がある。
【０００４】それ故に本発明の課題は、作業性、生産性
の極めて良好な薄膜コンデンサ、及びその製造方法を提
供することにある。
の極めて良好な薄膜コンデンサ、及びその製造方法を提
供することにある。
【０００５】
【課題を解決するための手段】本発明によれば、低抵抗
基板の表面に第１の溝を形成する工程と、該第１の溝に
絶縁性樹脂で埋込んで平坦化する工程と、前記表面に誘
電体膜を形成する工程と、前記第１の溝の内側に前記第
１の溝よりも幅寸法及び深さ寸法が小さい第２の溝を形
成する工程と、該第２の溝と前記基板の表裏面で位置が
整合するよう前記基板の裏面に前記第２の溝と略同形状
の第３の溝を形成する工程と、前記基板の両面に金属膜
を形成する工程と、さらに前記第２及び第３の溝で切断
する工程とを含むことを特徴とする薄膜コンデンサの製
造方法が得られる。
基板の表面に第１の溝を形成する工程と、該第１の溝に
絶縁性樹脂で埋込んで平坦化する工程と、前記表面に誘
電体膜を形成する工程と、前記第１の溝の内側に前記第
１の溝よりも幅寸法及び深さ寸法が小さい第２の溝を形
成する工程と、該第２の溝と前記基板の表裏面で位置が
整合するよう前記基板の裏面に前記第２の溝と略同形状
の第３の溝を形成する工程と、前記基板の両面に金属膜
を形成する工程と、さらに前記第２及び第３の溝で切断
する工程とを含むことを特徴とする薄膜コンデンサの製
造方法が得られる。
【０００６】また、本発明によれば、低抵抗基板の表裏
面で位置が整合するよう溝を形成する工程と、前記表裏
面に誘電体膜を形成する工程と、該誘電体膜上に金属膜
を形成する工程と、前記溝の中央部で切断する工程とを
含むことを特徴とする薄膜コンデンサの製造方法が得ら
れる。
面で位置が整合するよう溝を形成する工程と、前記表裏
面に誘電体膜を形成する工程と、該誘電体膜上に金属膜
を形成する工程と、前記溝の中央部で切断する工程とを
含むことを特徴とする薄膜コンデンサの製造方法が得ら
れる。
【０００７】
【作用】薄膜コンデンサは、低抵抗基板の表面に選択エ
ッチング又はダイヤモンド刃による第１の溝を形成した
後、第１の溝を絶縁性樹脂で埋込んで平坦化し、スパッ
タリング法又は回転塗布法により誘電体膜を形成し、引
き続き第１の溝の内側に、第１の溝よりも幅及び深さが
小さい第２の溝を形成し、第２の溝と表裏で位置が整合
するように基板の裏面に第２の溝とほぼ同形状の第３の
溝を形成した後、基板の両面にアルミニウム、ニッケル
等の金属膜を形成し、さらに第２及び第３の溝の中央部
をダイシング切断することによって得られる。
ッチング又はダイヤモンド刃による第１の溝を形成した
後、第１の溝を絶縁性樹脂で埋込んで平坦化し、スパッ
タリング法又は回転塗布法により誘電体膜を形成し、引
き続き第１の溝の内側に、第１の溝よりも幅及び深さが
小さい第２の溝を形成し、第２の溝と表裏で位置が整合
するように基板の裏面に第２の溝とほぼ同形状の第３の
溝を形成した後、基板の両面にアルミニウム、ニッケル
等の金属膜を形成し、さらに第２及び第３の溝の中央部
をダイシング切断することによって得られる。
【０００８】また、薄膜コンデンサは、低抵抗半導体基
板の表裏面で位置が整合するようにダイシングソー等に
よりＶ形状の溝を形成した後、熱酸化スパッター又は回
転塗布法等によりＳｉＯ2 等の誘電体膜を形成し、引き
続きアルミニウム、ニッケル等の金属膜を形成した後、
溝の中央部に沿ってダイシング切断することを特徴とす
る金属膜を形成することによって得られる。
板の表裏面で位置が整合するようにダイシングソー等に
よりＶ形状の溝を形成した後、熱酸化スパッター又は回
転塗布法等によりＳｉＯ2 等の誘電体膜を形成し、引き
続きアルミニウム、ニッケル等の金属膜を形成した後、
溝の中央部に沿ってダイシング切断することを特徴とす
る金属膜を形成することによって得られる。
【０００９】
【発明の実施の形態】以下、図面を参照して、本発明の
薄膜コンデンサ及びその製造方法の実施の形態例を説明
する。図１（ａ）〜図１（ｇ）は本発明の薄膜コンデン
サの製造方法の第１の実施の形態例を示している。
薄膜コンデンサ及びその製造方法の実施の形態例を説明
する。図１（ａ）〜図１（ｇ）は本発明の薄膜コンデン
サの製造方法の第１の実施の形態例を示している。
【００１０】本発明の薄膜コンデンサの製造方法では、
まず、図１（ａ）に示すように、低抵抗半導体基板（Ｓ
ｉ基板）１の表面に選択エッチング又はダイヤモンド刃
による第１の溝２を形成する。図１（ａ）に示す実施の
形態例では、比抵抗 ０．０２Ωｃｍ以下で、厚さ寸法
１．０ｍｍの低抵抗半導体基板１の表面に通常のフォ
トリソグラフィー手法によって深さ寸法１５０μ、幅寸
法１００ｍμの第１の溝２を形成した。第１の溝２はＨ
Ｆ：ＨＮＯ3 ＝２：４のシリコン用エッチャントで処理
した。
まず、図１（ａ）に示すように、低抵抗半導体基板（Ｓ
ｉ基板）１の表面に選択エッチング又はダイヤモンド刃
による第１の溝２を形成する。図１（ａ）に示す実施の
形態例では、比抵抗 ０．０２Ωｃｍ以下で、厚さ寸法
１．０ｍｍの低抵抗半導体基板１の表面に通常のフォ
トリソグラフィー手法によって深さ寸法１５０μ、幅寸
法１００ｍμの第１の溝２を形成した。第１の溝２はＨ
Ｆ：ＨＮＯ3 ＝２：４のシリコン用エッチャントで処理
した。
【００１１】その後、図１（ｂ）に示すように、第１の
溝２の中に絶縁性樹脂３として、例えば、ポリイミドを
埋め込んで平坦化する。
溝２の中に絶縁性樹脂３として、例えば、ポリイミドを
埋め込んで平坦化する。
【００１２】第１の溝２を絶縁性樹脂３で埋込んで平坦
化した状態で、図１（ｃ）に示すように、基板１の表面
にスパッタリング法又は回転塗布法により誘電体膜４を
形成する。この実施の形態例では、表面にスパッター法
によって誘電体膜４としてＳｉ０2 を３０００オングス
トローム形成した。
化した状態で、図１（ｃ）に示すように、基板１の表面
にスパッタリング法又は回転塗布法により誘電体膜４を
形成する。この実施の形態例では、表面にスパッター法
によって誘電体膜４としてＳｉ０2 を３０００オングス
トローム形成した。
【００１３】引き続き、図１（ｄ）に示すように、第１
の溝２の内側には、第１の溝２よりも幅寸法及び深さ寸
法が小さい第２の溝６を形成する。例えば、第１の溝２
には深さ寸法１００μｍ、幅寸法５０ｍμの第２の溝６
をダイサーを用いて形成する。また、第２の溝６と表裏
で位置が整合するように基板の裏面に第２の溝６とほぼ
同形状の第３の溝７を形成する。この実施の形態例で
は、ダイサーの送り寸法で表裏を合わせた。
の溝２の内側には、第１の溝２よりも幅寸法及び深さ寸
法が小さい第２の溝６を形成する。例えば、第１の溝２
には深さ寸法１００μｍ、幅寸法５０ｍμの第２の溝６
をダイサーを用いて形成する。また、第２の溝６と表裏
で位置が整合するように基板の裏面に第２の溝６とほぼ
同形状の第３の溝７を形成する。この実施の形態例で
は、ダイサーの送り寸法で表裏を合わせた。
【００１４】図１（ｅ）は、図１（ｄ）の状態のウエハ
ーの表裏面にＡｌ（アルミニウム膜）８、Ｎｉ（ニッケ
ル膜）９を２層連続でスパッター形成した状態を示して
いる。下地のアルミニウム膜８は３．０μｍ，ニッケル
膜９は２．５μｍの膜厚とした。
ーの表裏面にＡｌ（アルミニウム膜）８、Ｎｉ（ニッケ
ル膜）９を２層連続でスパッター形成した状態を示して
いる。下地のアルミニウム膜８は３．０μｍ，ニッケル
膜９は２．５μｍの膜厚とした。
【００１５】図１（ｆ）は、図１（ｅ）に示した矢印方
向で示す第２及び第３の溝６、７の中央でダイサーによ
ってダイシング切断して完全切断した状態を示してい
る。このように、切断して完成した薄膜コンデンサは、
図１（ｇ）にも示すように、薄膜コンデンサの機構部が
あるＡ面（基板１の表面に相当）と対向電極Ｂ面（基板
１の裏面に相当）とは素子の両側の端子部に位置してい
る。
向で示す第２及び第３の溝６、７の中央でダイサーによ
ってダイシング切断して完全切断した状態を示してい
る。このように、切断して完成した薄膜コンデンサは、
図１（ｇ）にも示すように、薄膜コンデンサの機構部が
あるＡ面（基板１の表面に相当）と対向電極Ｂ面（基板
１の裏面に相当）とは素子の両側の端子部に位置してい
る。
【００１６】次に、薄膜コンデンサの製造方法の第２の
実施例を説明する。
実施例を説明する。
【００１７】第２の実施例における薄膜コンデンサの製
造方法は、まず、図２（ａ）に示すように、低抵抗半導
体基板２１の表裏面で位置が整合するようにダイシング
ソー等により角度付けされたＶ形状の第１及び第２の溝
２２、２３を形成する。第１の実施例と同様に、表裏面
の第１及び第２の溝２２、２３の位置は整合されてい
る。また、第１及び第２の溝２２、２３の角度は任意に
選ばれるが、この実施の形態例では、θ＝９０度で、深
さ寸法２００μｍで実施した。なお、図２（ａ）に示し
た第１及び第２の溝２２、２３の角度は、θ＝９０度よ
りも大きい角度の例を示している。
造方法は、まず、図２（ａ）に示すように、低抵抗半導
体基板２１の表裏面で位置が整合するようにダイシング
ソー等により角度付けされたＶ形状の第１及び第２の溝
２２、２３を形成する。第１の実施例と同様に、表裏面
の第１及び第２の溝２２、２３の位置は整合されてい
る。また、第１及び第２の溝２２、２３の角度は任意に
選ばれるが、この実施の形態例では、θ＝９０度で、深
さ寸法２００μｍで実施した。なお、図２（ａ）に示し
た第１及び第２の溝２２、２３の角度は、θ＝９０度よ
りも大きい角度の例を示している。
【００１８】図２（ａ）の状態から図２（ｂ）に示すよ
うに、基板２１の表面に熱酸化スパッター又は回転塗布
法等によりＳｉＯ2 等の誘電体膜２４を形成する。この
実施例では、ウエハーを１１００℃×５分の熱酸化（ス
チーム）を実施し、２０００オングストロームの膜厚の
誘電体膜２４を得た。
うに、基板２１の表面に熱酸化スパッター又は回転塗布
法等によりＳｉＯ2 等の誘電体膜２４を形成する。この
実施例では、ウエハーを１１００℃×５分の熱酸化（ス
チーム）を実施し、２０００オングストロームの膜厚の
誘電体膜２４を得た。
【００１９】引き続き、図２（ｃ）に示すように、ウエ
ハーの表裏面にＡｌ（アルミニウム膜）２５、Ｎｉ（ニ
ッケル膜）２６等の金属膜を連続的にスパッターにて形
成する。
ハーの表裏面にＡｌ（アルミニウム膜）２５、Ｎｉ（ニ
ッケル膜）２６等の金属膜を連続的にスパッターにて形
成する。
【００２０】図２（ｄ）は、図２（ｃ）で矢印で示した
第１及び第２の溝２２、２３の中央部に沿ってダイシン
グ切断した状態を示している。切断して完成した薄膜コ
ンデンサでは、薄膜コンデンサの機構部があるＡ面（基
板２１の表面に相当）と対向電極Ｂ面（基板２１の裏面
に相当）とが素子の両側の端子部に位置している。最初
の第１及び第２の溝２２、２３が基板２１上で平面図的
にＸ軸、Ｙ軸共にＶ形状で形成すれば、図２（ｅ）に示
すようになるが、Ｘ軸のみ、Ｙ軸のみをＶ形状とした場
合は、完成品は図２（ｆ）のようになる。
第１及び第２の溝２２、２３の中央部に沿ってダイシン
グ切断した状態を示している。切断して完成した薄膜コ
ンデンサでは、薄膜コンデンサの機構部があるＡ面（基
板２１の表面に相当）と対向電極Ｂ面（基板２１の裏面
に相当）とが素子の両側の端子部に位置している。最初
の第１及び第２の溝２２、２３が基板２１上で平面図的
にＸ軸、Ｙ軸共にＶ形状で形成すれば、図２（ｅ）に示
すようになるが、Ｘ軸のみ、Ｙ軸のみをＶ形状とした場
合は、完成品は図２（ｆ）のようになる。
【００２１】即ち、第１及び第２の実施の形態例で説明
した薄膜コンデンサは、表裏面とも誘電体膜４、２４を
保持するコンデンサ構造であって、低抵抗半導体基板の
両面にコンデンサを保持した直列接続型である。また、
低抵抗半導体基板は、導体であってもよい。
した薄膜コンデンサは、表裏面とも誘電体膜４、２４を
保持するコンデンサ構造であって、低抵抗半導体基板の
両面にコンデンサを保持した直列接続型である。また、
低抵抗半導体基板は、導体であってもよい。
【００２２】さらに、薄膜コンデンサは、導体又は低抵
抗半導体によって誘電体膜４、２４が挟まれてなるコン
デンサ層が部品の側面に形成されている。
抗半導体によって誘電体膜４、２４が挟まれてなるコン
デンサ層が部品の側面に形成されている。
【００２３】
【発明の効果】以上、実施の形態例によって説明したよ
うに、本発明の薄膜コンデンサ及びその製造方法による
と、ウエハー状態で電極形成まで完了でき、切断で個片
化した解きには素子が完成しているという極めて安定で
生産性の高い製造方法が得られる。
うに、本発明の薄膜コンデンサ及びその製造方法による
と、ウエハー状態で電極形成まで完了でき、切断で個片
化した解きには素子が完成しているという極めて安定で
生産性の高い製造方法が得られる。
【００２４】また、従来の薄膜コンデンサが機能部を素
子の上面に位置付けて電極端子を側面両端に位置付けて
いるのに対し、本願では、機能部を片法の電極端子が兼
ねる形でなっているため、素子の上面には何等の機能膜
もなく、捺印にさいしても極めて自由度が高いという効
果を奏する。
子の上面に位置付けて電極端子を側面両端に位置付けて
いるのに対し、本願では、機能部を片法の電極端子が兼
ねる形でなっているため、素子の上面には何等の機能膜
もなく、捺印にさいしても極めて自由度が高いという効
果を奏する。
【００２５】また、個片化してからのプロセスがほとん
どないため、極めて生産性が高く安定した供給が可能な
のである。
どないため、極めて生産性が高く安定した供給が可能な
のである。
【００２６】なお、実施の形態例では片面機能膜の例の
みを述べたが、当然基板の両面に機能膜を位置付けるキ
ャパシタンスの直列接続構造も可能である。しかも機能
膜と電極とを兼ねるて素子の側面に形成する構成は、な
んら薄い膜コンデンサのみに適用することに限られるも
のではなくたの薄い膜部品への展開は可能である。
みを述べたが、当然基板の両面に機能膜を位置付けるキ
ャパシタンスの直列接続構造も可能である。しかも機能
膜と電極とを兼ねるて素子の側面に形成する構成は、な
んら薄い膜コンデンサのみに適用することに限られるも
のではなくたの薄い膜部品への展開は可能である。
【図面の簡単な説明】
【図１】本発明の薄膜コンデンサの製造方法の第１の実
施例を示し、（ａ）〜（ｆ）は製造工程を示した断面
図、（ｇ）は（ｆ）の斜視図である。
施例を示し、（ａ）〜（ｆ）は製造工程を示した断面
図、（ｇ）は（ｆ）の斜視図である。
【図２】本発明の薄膜コンデンサの製造方法の第２の実
施例を示し、（ａ）〜（ｄ）は製造工程を示した断面
図、（ｅ）は（ｄ）の斜視図、（ｆ）は（ｄ）の変形例
を示す斜視図である。
施例を示し、（ａ）〜（ｄ）は製造工程を示した断面
図、（ｅ）は（ｄ）の斜視図、（ｆ）は（ｄ）の変形例
を示す斜視図である。
【図３】従来の薄膜コンデンサの製造方法の第１の実施
例を示し、（ａ）及び（ｂ）は製造工程を示した断面
図、（ｃ）は（ｂ）を切断した状態の斜視図である。
例を示し、（ａ）及び（ｂ）は製造工程を示した断面
図、（ｃ）は（ｂ）を切断した状態の斜視図である。
１、２１ 低抵抗半導体基板 ２，２２ 第１の溝 ３ 絶縁性樹脂 ４ 誘電体膜 ６，２３ 第２の溝 ７ 第３の溝 ８、２５ Ａｌ（アルミニウム膜） ９、２６ Ｎｉ（ニッケル膜） ２４、５５ 誘電体膜 ５１ 半導体基板 ５２、５３ 金属層 ５６，５７ 電極
Claims (5)
- 【請求項１】 低抵抗基板の表面に第１の溝を形成する
工程と、該第１の溝に絶縁性樹脂を埋込んで平坦化する
工程と、前記表面に誘電体膜を形成する工程と、前記第
１の溝の内側に前記第１の溝よりも幅寸法及び深さ寸法
が小さい第２の溝を形成する工程と、該第２の溝と前記
基板の表裏面で位置が整合するよう前記基板の裏面に前
記第２の溝と略同形状の第３の溝を形成する工程と、前
記基板の両面に金属膜を形成する工程と、さらに前記第
２及び第３の溝で切断する工程とを含むことを特徴とす
る薄膜コンデンサの製造方法。 - 【請求項２】 低抵抗基板の表裏面で位置が整合するよ
う溝を形成する工程と、前記表裏面に誘電体膜を形成す
る工程と、該誘電体膜上に金属膜を形成する工程と、前
記溝の中央部で切断する工程とを含むことを特徴とする
薄膜コンデンサの製造方法。 - 【請求項３】 請求項１又は２記載の薄膜コンデンサの
製造方法によって製造された薄膜コンデンサにおいて、
前記表裏面ともに誘電体膜を保持するコンデンサ構造で
あって、前記低抵抗基板の両面に前記コンデンサを保持
した直列接続型であることを特徴とする薄膜コンデン
サ。 - 【請求項４】 請求項１又は２記載の薄膜コンデンサの
製造方法によって製造された薄膜コンデンサにおいて、
前記低抵抗基板が導体であることを特徴とする薄膜コン
デンサ。 - 【請求項５】 請求項１又は２記載の薄膜コンデンサの
製造方法によって製造された薄膜コンデンサにおいて、
導体又は低抵抗半導体によって誘電体膜が挟まれてなる
コンデンサ層が部品の側面に形成されていることを特徴
とする薄膜コンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15552696A JPH104029A (ja) | 1996-06-17 | 1996-06-17 | 薄膜コンデンサ、及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15552696A JPH104029A (ja) | 1996-06-17 | 1996-06-17 | 薄膜コンデンサ、及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH104029A true JPH104029A (ja) | 1998-01-06 |
Family
ID=15608003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15552696A Withdrawn JPH104029A (ja) | 1996-06-17 | 1996-06-17 | 薄膜コンデンサ、及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH104029A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003077757A (ja) * | 2001-09-05 | 2003-03-14 | Soshin Electric Co Ltd | チップコンデンサ、およびその製造方法 |
| KR100568306B1 (ko) | 2004-07-23 | 2006-04-05 | 삼성전기주식회사 | 박막형 다층 세라믹 캐패시터 및 그 제조방법 |
-
1996
- 1996-06-17 JP JP15552696A patent/JPH104029A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003077757A (ja) * | 2001-09-05 | 2003-03-14 | Soshin Electric Co Ltd | チップコンデンサ、およびその製造方法 |
| KR100568306B1 (ko) | 2004-07-23 | 2006-04-05 | 삼성전기주식회사 | 박막형 다층 세라믹 캐패시터 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4033027A (en) | Dividing metal plated semiconductor wafers | |
| CN109524412A (zh) | 三维存储器及其制造方法 | |
| JPH104029A (ja) | 薄膜コンデンサ、及びその製造方法 | |
| JPS59213145A (ja) | 半導体装置及びその製造方法 | |
| US4023258A (en) | Method of manufacturing semiconductor diodes for use in millimeter-wave circuits | |
| JPS6056237B2 (ja) | メツキ膜のベ−ス層構造 | |
| KR100565840B1 (ko) | 반도체소자 및 그의 제조방법 | |
| JPS6037150A (ja) | 半導体装置の製造方法 | |
| JPS60127762A (ja) | 半導体装置とその製造方法 | |
| JP2005295364A (ja) | 弾性表面波素子の製造方法 | |
| JPS60214569A (ja) | Ｍｏｓ型半導体装置 | |
| JPS61174677A (ja) | ダイオ−ドの製造方法 | |
| JPS587073B2 (ja) | カゴウブツハンドウタイソウチノセイサクホウ | |
| JPS62156820A (ja) | 半導体素子の製造方法 | |
| JPH118307A (ja) | 半導体集積回路の製造方法 | |
| JPH03153033A (ja) | 半導体装置の製造方法 | |
| JPH07273295A (ja) | マイクロデバイスの電極形成方法 | |
| JPH0377322A (ja) | 半導体装置およびその製造方法 | |
| JPS5841775B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPH1012421A (ja) | 多連型チップ電子部品及びその製造方法 | |
| JPS5856760B2 (ja) | 導電性メッキ膜の作製方法 | |
| JPS61148841A (ja) | 半導体装置の製造方法 | |
| JPH02162732A (ja) | 半導体装置及び製造方法 | |
| JPH08107035A (ja) | 薄膜チップインダクタの製造方法 | |
| JPS63234565A (ja) | Ｐｉｎダイオ−ド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030902 |