JPH1039829A - Compensation circuit for distortion of gradation of display device - Google Patents
Compensation circuit for distortion of gradation of display deviceInfo
- Publication number
- JPH1039829A JPH1039829A JP8207888A JP20788896A JPH1039829A JP H1039829 A JPH1039829 A JP H1039829A JP 8207888 A JP8207888 A JP 8207888A JP 20788896 A JP20788896 A JP 20788896A JP H1039829 A JPH1039829 A JP H1039829A
- Authority
- JP
- Japan
- Prior art keywords
- display
- gradation
- sustain pulse
- lut
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＰＤＰ（プラズマ
ディスプレイパネル）のような非線形な階調特性をもつ
ディジタルディスプレイ装置において、１画面表示期間
を表示階調に対応した複数の表示期間に時分割し、各分
割表示期間のサスティンパルス数に重み付けをして多階
調画像を表示するときに発生する階調歪みを補正する回
路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital display device having a non-linear gradation characteristic such as a PDP (plasma display panel), in which one screen display period is divided into a plurality of display periods corresponding to display gradations. Further, the present invention relates to a circuit for weighting the number of sustain pulses in each divided display period to correct gradation distortion generated when displaying a multi-gradation image.
【０００２】[0002]
【従来の技術】薄型、軽量の表示装置として、ＰＤＰが
注目されている。このＰＤＰの駆動方式は、従来のＣＲ
Ｔ駆動方式とは全く異なっており、ディジタル化された
映像入力信号による直接駆動方式である。したがって、
パネル面から発光される輝度階調は、扱う信号のビット
数によって定まる。2. Description of the Related Art PDPs have attracted attention as thin and lightweight display devices. This PDP is driven by a conventional CR.
This is completely different from the T drive system, and is a direct drive system using digitized video input signals. Therefore,
The luminance gradation emitted from the panel surface is determined by the number of bits of a signal to be handled.
【０００３】ＰＤＰは基本的特性の異なるＡＣ型とＤＣ
型の２方式に分けられる。ＡＣ型ＰＤＰでは、２５６階
調表示も可能なサブフィールド駆動法が提案されてい
る。このサブフィールド駆動法の一例としてのＡＤＳサ
ブフィールド法（アドレス・表示分離型駆動法）は、例
えば、その駆動シーケンスが図６に示すように構成され
ている。[0003] PDPs are AC type and DC having fundamental characteristics different from each other.
Type. In the AC type PDP, a subfield driving method capable of displaying 256 gradations has been proposed. The ADS subfield method (separate address / display driving method) as an example of the subfield driving method has, for example, a driving sequence as shown in FIG.
【０００４】この図６に示すものでは、１フィールドが
輝度の相対比が１、２、４、８、１６の５個のサブフィ
ールドＳＦ１〜ＳＦ５で構成され、５画面の輝度の組み
合わせで３２階調の表示が行われる。各サブフィールド
ＳＦ１〜ＳＦ５は、リフレッシュした１画面分のデータ
の書き込みを行うアドレス期間と、そのサブフィールド
の輝度レベルを決めるサスティン期間とで構成される。
アドレス期間では、最初全画面同時に各ピクセルに初期
的に壁電荷が形成され、その後サスティンパルスが全画
面に与えられ表示が行われる。各サブフィールドＳＦ１
〜ＳＦ５の明るさはサスティンパルスの数に比例し、各
サブフィールドＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ
５のサスティンパルス数比は１、２、４、８、１６に設
定されている。In FIG. 6, one field is composed of five subfields SF1 to SF5 having relative luminance ratios of 1, 2, 4, 8, and 16, and a combination of luminances of five screens is used for 32 fields. A key is displayed. Each of the subfields SF1 to SF5 includes an address period in which data for one refreshed screen is written, and a sustain period for determining a luminance level of the subfield.
In the address period, first, wall charges are initially formed on each pixel at the same time for the entire screen, and then a sustain pulse is applied to the entire screen to perform display. Each subfield SF1
To SF5 are proportional to the number of sustain pulses, and each subfield SF1, SF2, SF3, SF4, SF
The sustain pulse number ratio of 5 is set to 1, 2, 4, 8, and 16.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、図６に
示したＡＤＳサブフィールド法によって多階調のカラー
プラズマディスプレイ表示をした場合、階調歪みが生じ
るという問題点があった。例えば自然画表示を行った場
合、「青空」などのように、表示面積が大きく、且つ表
示階調が少ない部分において、階調歪みによる段差が生
じ、表示品質を低下させることがあるという問題点があ
った。However, when a multi-gradation color plasma display is displayed by the ADS subfield method shown in FIG. 6, there is a problem that gradation distortion occurs. For example, when a natural image display is performed, a level difference due to gradation distortion occurs in a portion having a large display area and a small display gradation, such as "blue sky", which may deteriorate display quality. was there.
【０００６】すなわち、ＰＤＰの入力信号（入力映像デ
ータ）と発光階調の関係を表す発光階調特性は、図７に
実線Ａで示すように、入力信号のレベルが「０７ｈ」
（１６進数表示、以下同様）から「０８ｈ」に変化する
部分ａ１、「０Ｆｈ」から「１０ｈ」に変化する部分ａ
２、「１７ｈ」から「１８ｈ」に変化する部分ａ３で発
光階調の段差（階調歪み）が生じていたので、このよう
な発光階調の段差が、「青空」のような表示面積が大き
く、且つ表示階調が少ない部分にまたがって存在した場
合、階調歪みが大変目立ち、表示品質を著しく低下させ
るという問題点があった。図７の点線Ｂは理想的な発光
階調特性を表す。That is, as shown by a solid line A in FIG. 7, a light emission gradation characteristic representing a relationship between an input signal (input video data) of a PDP and a light emission gradation is such that the level of the input signal is "07h".
(A1 in hexadecimal notation, the same applies hereinafter) changing from "08h" to a part a1 changing from "0Fh" to "10h"
2. Since a step (gradation distortion) of the light emission gradation has occurred in the portion a3 where the transition from “17h” to “18h” has occurred, such a step of the light emission gradation has a display area such as “blue sky”. When the image is present over a portion which is large and has a small display gradation, there is a problem that the gradation distortion is very conspicuous and the display quality is remarkably deteriorated. A dotted line B in FIG. 7 represents an ideal light emission gradation characteristic.
【０００７】上述のような問題点発生の原因の一つに電
源の供給能力による発光ミスが考えられる。例えば、表
示率が小さく電源の供給能力が十分有る時に、階調歪み
が発生しないように各サブフィールドＳＦ１〜ＳＦ５の
サスティンパルス数比を図６に示すように調整したもの
とすると、表示率が大きく電源の供給能力が限界に近づ
いた時に、各所で放電ミスが発生したり、１セル単位で
十分な発光ができなかったりして、階調歪みが発生する
ことになる。ここで電源の供給能力とは、電源そのもの
の供給能力、駆動回路の電力供給能力、パネルに印刷さ
れている電極部でのインピーダンスによる供給能力など
を含んでいる。[0007] One of the causes of the above-mentioned problems may be a light emission error due to the power supply capability. For example, when the display ratio is small and the power supply capability is sufficient, the ratio of the number of sustain pulses in each of the subfields SF1 to SF5 is adjusted as shown in FIG. When the power supply capacity approaches the limit greatly, a discharge error occurs in various places, or sufficient light emission cannot be performed in a unit of one cell, thereby causing gradation distortion. Here, the power supply capability includes the power supply capability of the power supply itself, the power supply capability of the drive circuit, the supply capability by the impedance at the electrode portion printed on the panel, and the like.
【０００８】本発明は、上述のような問題点に鑑みてな
されたもので、サブフィールド駆動法によって多階調の
カラー画像等を表示した場合に発生しやすい階調歪みを
低減することを目的とするものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and has as its object to reduce gradation distortion which is likely to occur when a multi-gradation color image or the like is displayed by a subfield driving method. It is assumed that.
【０００９】[0009]
【課題を解決するための手段】請求項１の階調歪み補正
回路に係る発明は、ディスプレイパネルの１画面表示期
間を表示階調に対応した複数の表示期間に時分割し、各
分割表示期間のサスティンパルス数に重み付けをして多
階調画像を表示するディスプレイ装置において、電源部
からディスプレイパネル側へ供給される電源電流を検出
する電源電流検出部と、この電源電流検出部の検出値を
アドレスとして、ディスプレイパネルの階調歪みを低減
するためのサスティンパルス数データが予め複数のブロ
ックに区分して記憶されたサスティンパルス用ＬＵＴと
を具備し、このサスティンパルス用ＬＵＴで求めたサス
ティンパルス数データを用いて多階調画像を表示するよ
うにしたことを特徴とするものである。According to a first aspect of the present invention, there is provided a gradation distortion correction circuit, wherein one screen display period of a display panel is time-divided into a plurality of display periods corresponding to display gradations. In a display device that displays a multi-tone image by weighting the number of sustain pulses of the power supply, a power supply current detection unit that detects a power supply current supplied from the power supply unit to the display panel side, and a detection value of the power supply current detection unit. An address includes a sustain pulse LUT in which data of the number of sustain pulses for reducing the gradation distortion of the display panel is divided into a plurality of blocks and stored in advance, and the number of sustain pulses obtained by the sustain pulse LUT is determined. A multi-tone image is displayed using data.
【００１０】電源電流検出部によりディスプレイパネル
側へ供給される電源電流が検出され、この検出値をアド
レスとしてサスティンパルス用ＬＵＴから対応したブロ
ック（例えば第２ブロック）のサスティンパルス数デー
タが求められ、このサスティンパルス数データを用いて
ディスプレイパネルで多階調画像が表示される。このと
き、サスティンパルス用ＬＵＴに予め記憶されているサ
スティンパルス数データは、実験データなどを基にし
て、ディスプレイパネルの階調歪みを低減するために複
数のブロック（例えば４個のブロック）に区分して設定
されているので、階調歪みを低減できる。The power supply current supplied to the display panel is detected by the power supply current detector, and the detected value is used as an address to determine the sustain pulse number data of the corresponding block (for example, the second block) from the sustain pulse LUT. A multi-tone image is displayed on the display panel using the sustain pulse number data. At this time, the sustain pulse number data stored in advance in the sustain pulse LUT is divided into a plurality of blocks (for example, four blocks) based on experimental data and the like in order to reduce gradation distortion of the display panel. , The gradation distortion can be reduced.
【００１１】例えば、階調歪みのない小さな電源電流に
対応したアドレスには、本来の重み付けの比率（例えば
１０、２０、４０、８０、１６０）のサスティンパルス
数データ（例えば、第１ブロック）が設定され、階調歪
みの大きな大きい電源電流に対応したアドレスには、階
調歪みを低減するために本来の重み付け比率を補正した
比率（例えば１０、２０、４５、９０、１７５）のサス
ティンパルス数データ（例えば、第４ブロック）が設定
され、階調歪みを低減している。For example, at an address corresponding to a small power supply current without gradation distortion, sustain pulse number data (for example, the first block) having an original weighting ratio (for example, 10, 20, 40, 80, or 160) is provided. At the address corresponding to the set power supply current having a large gradation distortion, the sustain pulse number of the ratio (for example, 10, 20, 45, 90, 175) obtained by correcting the original weighting ratio in order to reduce the gradation distortion Data (for example, the fourth block) is set to reduce gradation distortion.
【００１２】請求項２の発明は、請求項１の発明におい
て、階調歪みをより効果的に低減するために、サスティ
ンパルス用ＬＵＴの複数ブロックのアドレスを、ディス
プレイパネルの階調歪みが生じる電源電流値を境とし
て、ディスプレイパネルの表示無し時の電源電流値と表
示最大時の電源電流値の間を複数の領域に区分するアド
レスとする。According to a second aspect of the present invention, in the first aspect of the invention, in order to more effectively reduce gradation distortion, the address of a plurality of blocks of the sustain pulse LUT is changed to a power supply in which gradation distortion of a display panel occurs. With the current value as a boundary, an address that divides between the power supply current value when there is no display on the display panel and the power supply current value when the display is maximum is divided into a plurality of areas.
【００１３】請求項３の階調歪み補正回路に係る発明
は、サブフィールド駆動法で多階調画像を表示するディ
スプレイ装置において、入力映像データに基づいてディ
スプレイパネルの表示率を検出する表示率検出部と、こ
の表示率検出部の検出値をアドレスとして、ディスプレ
イパネルの階調歪みを低減するためのサスティンパルス
数データが予め複数のブロックに区分して記憶されたサ
スティンパルス用ＬＵＴとを具備し、このサスティンパ
ルス用ＬＵＴで求めたサスティンパルス数データを用い
て多階調画像を表示するようにしたことを特徴とするも
のである。According to a third aspect of the present invention, there is provided a display device for displaying a multi-tone image by a subfield driving method, wherein a display ratio detection for detecting a display ratio of a display panel based on input video data. And a sustain pulse LUT in which sustain pulse number data for reducing gradation distortion of the display panel is divided into a plurality of blocks and stored in advance by using a detection value of the display ratio detecting section as an address. The multi-tone image is displayed using the sustain pulse number data obtained by the sustain pulse LUT.
【００１４】表示率検出部によりディスプレイパネルの
表示率が求められ、この表示率をアドレスとしてサステ
ィンパルス用ＬＵＴから対応したブロック（例えば第２
ブロック）のサスティンパルス数データが求められ、こ
のサスティンパルス数データを用いてディスプレイパネ
ルで多階調画像が表示される。このとき、サスティンパ
ルス用ＬＵＴに予め記憶されているサスティンパルス数
データは、実験データなどを基にして、ディスプレイパ
ネルの階調歪みを低減するために複数のブロック（例え
ば４個のブロック）に区分して設定されているので、階
調歪みを低減できる。The display ratio of the display panel is obtained by the display ratio detecting section, and the display ratio is used as an address from the sustain pulse LUT to the corresponding block (for example, the second block).
The sustain pulse number data of the block (block) is obtained, and a multi-tone image is displayed on the display panel using the sustain pulse number data. At this time, the sustain pulse number data stored in advance in the sustain pulse LUT is divided into a plurality of blocks (for example, four blocks) based on experimental data and the like in order to reduce gradation distortion of the display panel. , The gradation distortion can be reduced.
【００１５】例えば、階調歪みのない小さな表示率に対
応したアドレスには、本来の重み付けの比率（例えば１
０、２０、４０、８０、１６０）のサスティンパルス数
データ（第１ブロック）が設定され、階調歪みの大きな
大きい表示率に対応したアドレスには、階調歪みを低減
するために本来の重み付け比率を補正した比率（例えば
１０、２０、４５、９０、１７５）のサスティンパルス
数データ（第４ブロック）が設定され、階調歪みを低減
している。For example, an address corresponding to a small display rate without gradation distortion has an original weighting ratio (for example, 1).
0, 20, 40, 80, and 160) (sustain pulse number data (first block)), and addresses corresponding to large display rates with large gradation distortion are originally weighted in order to reduce gradation distortion. Sustain pulse number data (fourth block) having a ratio corrected (for example, 10, 20, 45, 90, 175) is set to reduce gradation distortion.
【００１６】請求項４の発明は、請求項３の発明におい
て、階調歪みをより効果的に低減するために、サスティ
ンパルス用ＬＵＴの複数ブロックのアドレスは、ディス
プレイパネルの階調歪みが生じる表示率を境として、デ
ィスプレイパネルの表示無し時の表示率と表示最大時の
表示率の間を複数の領域に区分するアドレスとしてな
る。According to a fourth aspect of the present invention, in the third aspect of the present invention, in order to more effectively reduce the gradation distortion, the address of a plurality of blocks of the sustain pulse LUT is displayed in the display panel where the gradation distortion occurs. The address is used to divide the display rate between the display rate when there is no display on the display panel and the display rate when the display is at a maximum, into a plurality of areas.
【００１７】請求項５の階調歪み補正回路に係る発明
は、サブフィールド駆動法により多階調画像を表示する
ディスプレイ装置において、入力映像データに基づいて
ディスプレイパネルの表示率を検出する表示率検出部
と、この表示率検出部の検出値をアドレスとして、ディ
スプレイパネルの階調特性がリニアとなるように入力映
像データに加算する補正データが予め記憶された補正用
ＬＵＴと、この補正用ＬＵＴで求めた補正データに入力
映像データを加算する加算器とを具備し、この加算器で
得られた加算データを表示データとしてなることを特徴
とするものである。According to a fifth aspect of the present invention, there is provided a display device for displaying a multi-gradation image by a subfield driving method, wherein a display ratio detection for detecting a display ratio of a display panel based on input video data. And a correction LUT in which correction data to be added to the input video data so that the gradation characteristic of the display panel becomes linear using the detection value of the display ratio detection unit as an address, and a correction LUT. An adder for adding input video data to the obtained correction data, wherein the added data obtained by the adder is used as display data.
【００１８】表示率検出部によりディスプレイパネルの
表示率が検出され、この検出値をアドレスとして補正用
ＬＵＴから対応した補正データが読み出され、この補正
データは加算器で入力映像データに加算されて表示デー
タとなる。このとき、各分割表示期間のサスティンパル
ス数の重み付けを変化させるのではなく（例えば、本来
の重み付けの比率（例えば１０、２０、４０、８０、１
６０）に固定されている）、補正用ＬＵＴに予め記憶さ
れている補正データが、実験データなどを基にしてディ
スプレイパネルの階調特性がリニアとなるように設定さ
れているので、階調歪みを低減できる。例えば、階調歪
みが発生する度に階調特性をリニアとするために入力映
像データに加算する一定定数データが補正データとして
設定されているので、階調の段差がなくなり階調歪みを
低減できる。The display ratio of the display panel is detected by the display ratio detecting section, and corresponding correction data is read from the correction LUT using the detected value as an address, and the correction data is added to the input video data by the adder. It becomes display data. At this time, the weighting of the number of sustain pulses in each divided display period is not changed (for example, the ratio of the original weighting (for example, 10, 20, 40, 80, 1).
60)), the correction data stored in advance in the correction LUT is set based on experimental data and the like so that the gradation characteristics of the display panel become linear, so that the gradation distortion Can be reduced. For example, since constant constant data to be added to input video data is set as correction data in order to make the gradation characteristic linear each time gradation distortion occurs, there is no gradation step and gradation distortion can be reduced. .
【００１９】請求項６の発明は、請求項３、４又は５の
発明において、表示率検出部の構成を簡単にするため
に、表示率検出部を、１フィールド分の入力映像データ
を加算する加算器と、この加算器で求めた加算データを
１フィールド分の画素数で除算する除算器とで構成す
る。According to a sixth aspect of the present invention, in the third, fourth or fifth aspect of the present invention, in order to simplify the configuration of the display ratio detecting section, the display ratio detecting section adds one field of input video data. It comprises an adder and a divider for dividing the added data obtained by the adder by the number of pixels for one field.
【００２０】[0020]
【発明の実施の形態】まず本発明の一実施形態例を図１
に基づき説明する。ディスプレイ装置としてアドレス・
表示分離型駆動法（ＡＤＳサブフィールド法）により駆
動するＰＤＰ（プラズマディスプレイパネル、図示省
略）を使用した場合を例として説明する。図１におい
て、１０はＡ／Ｄ（アナログ／ディジタル）変換器で、
このＡ／Ｄ変換器１０は、映像信号入力端子１２に入力
したアナログの映像信号をディジタルの映像信号（以下
単に映像データという）に変換して出力するように構成
されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS First, an embodiment of the present invention is shown in FIG.
It will be described based on. Address as display device
An example in which a PDP (plasma display panel, not shown) driven by the display separation type driving method (ADS subfield method) is used will be described. In FIG. 1, reference numeral 10 denotes an A / D (analog / digital) converter.
The A / D converter 10 is configured to convert an analog video signal input to the video signal input terminal 12 into a digital video signal (hereinafter, simply referred to as video data) and output the digital video signal.
【００２１】１４は、前記Ａ／Ｄ変換器１０から出力す
る映像データに基づいて、ＰＤＰの表示率を検出する表
示率検出部で、この表示率検出部１４は、前記Ａ／Ｄ変
換器１０から出力する映像データを１フィールド分加算
する加算器１６と、この加算器１６で得られた加算値を
１フィールド分の画素数（サンプル数）で除算して表示
率を演算する除算器１８とからなり、この除算器１８の
出力側には、表示率を置数する表示率レジスタ２０が結
合されている。Reference numeral 14 denotes a display ratio detection unit for detecting a display ratio of a PDP based on video data output from the A / D converter 10. An adder 16 for adding the video data output from the adder for one field, a divider 18 for calculating the display ratio by dividing the added value obtained by the adder 16 by the number of pixels (the number of samples) for one field. The output side of the divider 18 is connected to a display rate register 20 for setting the display rate.
【００２２】２２は垂直同期信号入力端子で、この垂直
同期信号入力端子２２に入力した垂直同期信号は、前記
加算器１６に初期化用のリセット信号として作用し、前
記除算器１８に演算用のタイミング信号として作用し、
前記表示率レジスタ２０にラッチ用のタイミング信号と
して作用するように構成されている。Numeral 22 denotes a vertical synchronizing signal input terminal. The vertical synchronizing signal input to the vertical synchronizing signal input terminal 22 acts on the adder 16 as a reset signal for initialization, and the vertical synchronizing signal is input to the divider 18 for operation. Acts as a timing signal,
The display ratio register 20 is configured to act as a timing signal for latching.
【００２３】２４はサスティンパルス用ＬＵＴ（ルック
アップテーブル）で、このサスティンパルス用ＬＵＴ２
４には、表示率をアドレスとして、ＰＤＰの階調歪みを
低減するためのサスティンパルス数データが、表示率の
大きさを基に４個のブロックに区分して予め記憶されて
いる。具体的には、実験データを基にして、図２に示す
ように設定されている。Reference numeral 24 denotes a sustain pulse LUT (look-up table).
4 stores, in advance, sustain pulse number data for reducing gradation distortion of the PDP using the display rate as an address, divided into four blocks based on the magnitude of the display rate. Specifically, it is set as shown in FIG. 2 based on the experimental data.
【００２４】すなわち、低表示率から高表示率までを階
調歪みが発生する表示率を境として第１ブロックから第
４ブロックまでの４個のブロックに区分される。ここで
階調歪みが発生する表示率とは、図７において、入力信
号が「０７ｈ」から「０８ｈ」に変化する部分ａ１、
「０Ｆｈ」から「１０ｈ」に変化する部分ａ２、「１７
ｈ」から「１８ｈ」に変化する部分ａ３に対応した表示
率をいう。That is, the range from the low display rate to the high display rate is divided into four blocks from the first block to the fourth block with the display rate at which gradation distortion occurs as a boundary. Here, the display ratio at which the gradation distortion occurs means a portion a1 where the input signal changes from “07h” to “08h” in FIG.
Portion a2 where “0Fh” changes to “10h”, “17”
h ”indicates a display ratio corresponding to a portion a3 that changes from“ h ”to“ 18h ”.
【００２５】表示率の小さい第１ブロックは、階調歪み
が無いのでＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５の
サスティンパルス数を１０、２０、４０、８０、１６０
としてそのパルス数比率が本来のパルス数比率（１、
２、４、８、１６）と等しく設定され、第２ブロック
は、階調歪みを補正するために、ＳＦ５のサスティンパ
ルス数が１６０から１６５に変更し（増やし）て設定さ
れ、第３ブロックは、階調歪みを補正するために、ＳＦ
４、ＳＦ５のサスティンパルス数が８０から８５に、１
６０から１７０にそれぞれ変更して設定され、表示率の
大きい第４ブロックは、階調歪みを補正するために、Ｓ
Ｆ３、ＳＦ４、ＳＦ５のサスティンパルス数が４０から
４５に、８０から９０に、１６０から１７５にそれぞれ
変更して設定されている。In the first block having a small display ratio, there is no gradation distortion, so that the number of sustain pulses of SF1, SF2, SF3, SF4 and SF5 is 10, 20, 40, 80 and 160.
As the pulse number ratio, the original pulse number ratio (1,
2, 4, 8, 16), the second block is set by changing (increase) the number of sustain pulses of SF5 from 160 to 165 in order to correct gradation distortion, and the third block is set to SF to correct the gradation distortion
4. The number of sustain pulses for SF5 is reduced from 80 to 85, 1
The fourth block, which is set by changing from 60 to 170, respectively, and has a large display ratio, has a value of S in order to correct gradation distortion.
The number of sustain pulses for F3, SF4, and SF5 is changed from 40 to 45, from 80 to 90, and from 160 to 175, respectively.
【００２６】前記サスティンパルス用ＬＵＴ２４は、図
示を省略した制御回路によって、１フィールド毎に、前
記表示率検出部１４で求められた表示率をアドレスとし
て、対応したブロック（例えば第３ブロック）のサステ
ィンパルス数データ（例えば、１０、２０、４０、８
５、１７０）が読み出されるように構成されている。前
記サスティンパルス用ＬＵＴ２４の出力側は、出力端子
２６を介してＰＤＰ駆動処理部（図示省略）に結合され
ている。The sustain pulse LUT 24 uses a control circuit (not shown) to control the sustain of a corresponding block (for example, a third block) for each field, using the display ratio obtained by the display ratio detector 14 as an address. Pulse number data (for example, 10, 20, 40, 8
5, 170) are read out. The output side of the sustain pulse LUT 24 is connected to a PDP drive processing unit (not shown) via an output terminal 26.
【００２７】つぎに前記実施形態例の作用を図３を併用
して説明する。表示率検出部１４はつぎのようにして表
示率を検出し、検出した表示率を表示率レジスタ２０に
置数する。加算器１６はＡ／Ｄ変換器１０から出力する
映像データを１フィールド分加算し、除算器１８は加算
値を１フィールド分の画素数で除算して表示率を検出
し、この表示率は表示率レジスタ２０に置数される。Next, the operation of the above embodiment will be described with reference to FIG. The display ratio detection unit 14 detects the display ratio in the following manner, and stores the detected display ratio in the display ratio register 20. The adder 16 adds the video data output from the A / D converter 10 for one field, and the divider 18 divides the added value by the number of pixels for one field to detect a display rate. The value is set in the rate register 20.
【００２８】サスティンパルス用ＬＵＴ２４からは、１
フィールド毎に、表示率検出部１４で検出され表示率レ
ジスタ２０に置数された表示率をアドレスとして、対応
したブロック（例えば第３ブロック）のサスティンパル
ス数データ（例えば、１０、２０、４０、８５、１７
０）が読み出され、出力端子２６を介してＰＤＰ駆動処
理部に供給される。このため、ＰＤＰでは、入力映像デ
ータと、この入力映像データの表示率に対応してサステ
ィンパルス用ＬＵＴ２４から求められたサスティンパル
ス数データとに基づいた、サブフィールド駆動法による
多階調画像が表示される。From the sustain pulse LUT 24, 1
For each field, using the display ratio detected by the display ratio detection unit 14 and set in the display ratio register 20 as an address, sustain pulse number data (for example, 10, 20, 40, 85, 17
0) is read out and supplied to the PDP drive processing unit via the output terminal 26. Therefore, in the PDP, a multi-tone image is displayed by the subfield driving method based on the input video data and the sustain pulse number data obtained from the sustain pulse LUT 24 corresponding to the display rate of the input video data. Is done.
【００２９】このとき、表示率をアドレスとしてサステ
ィンパルス用ＬＵＴ２４に予め記憶されているサスティ
ンパルス数データは、図２に示すように、表示率の小さ
い（階調歪みが無い）第１ブロックが本来のパルス数比
率（１、２、４、８、１６）と等しく設定され、…、表
示率の大きい（階調歪みが大きい）第４ブロックが階調
歪みを補正するためにＳＦ３、ＳＦ４、ＳＦ５のサステ
ィンパルス数を４０から４５に、８０から９０に、１６
０から１７５にそれぞれ変更して設定されているので、
ＰＤＰの発光階調特性は、図３に実線Ｃで示すように階
調歪みの低減されたものとなる。しかも、本来の入力階
調数（分解能）を損なわずに補正することができる。At this time, the sustain pulse number data stored in advance in the sustain pulse LUT 24 using the display ratio as an address is, as shown in FIG. 2, the first block having a small display ratio (no gradation distortion). Are set equal to the pulse number ratio (1, 2, 4, 8, 16) of...,..., SF3, SF4, SF5 in order to correct the gradation distortion in the fourth block having a large display ratio (large gradation distortion). Sustain pulse number from 40 to 45, from 80 to 90, 16
Since it has been changed and set from 0 to 175,
The light emission gradation characteristic of the PDP has reduced gradation distortion as shown by a solid line C in FIG. In addition, correction can be performed without impairing the original number of input gradations (resolution).
【００３０】前記実施形態例では、階調歪みをより効果
的に低減するために、サスティンパルス用ＬＵＴに予め
記憶するサスティンパルス数データが、低表示率から高
表示率までを階調歪みが発生する表示率の全て（図７の
ａ１、ａ２、ａ３に対応した３箇所）を境として第１ブ
ロックから第４ブロックまでの４個のブロックに区分さ
れた場合について説明したが、本発明はこれに限るもの
でなく、階調歪みが発生する表示率の主な箇所（例え
ば、図７のａ２の１箇所又はａ２とａ３の２箇所）を境
として、低表示率から高表示率までが２個又は３個のブ
ロックに区分された場合についても利用することができ
る。又は、階調歪みが発生する表示率以外の表示率を境
として複数のブロックに区分された場合についても利用
することができる。又は、階調歪みが発生する表示率
と、この表示率以外の表示率とを境として複数のブロッ
クに区分された場合についても利用することができる。In the embodiment, in order to more effectively reduce the gradation distortion, the sustain pulse number data stored in advance in the sustain pulse LUT indicates that the gradation distortion is generated from a low display rate to a high display rate. The above description has been given of the case where the display is divided into four blocks from the first block to the fourth block with all the display rates (three places corresponding to a1, a2, and a3 in FIG. 7) as boundaries. However, the present invention is not limited to this example, and the boundary from a low display rate to a high display rate is 2 with respect to a main part of the display rate at which gradation distortion occurs (for example, one location a2 or two locations a2 and a3 in FIG. 7). It can also be used for a case where it is divided into one or three blocks. Alternatively, the present invention can also be used in a case where the image data is divided into a plurality of blocks with a display rate other than a display rate at which gradation distortion occurs as a boundary. Alternatively, the present invention can also be used in a case where the image is divided into a plurality of blocks with a display rate at which gradation distortion occurs and a display rate other than the display rate as a boundary.
【００３１】前記実施形態例では、サブフィールド駆動
法で多階調画像を表示するＰＤＰにおいて、表示率検出
部とサスティンパルス用ＬＵＴとを設けて階調歪みを低
減するようにしたが、本発明はこれに限るものでなく、
電源電流検出部とサスティンパルス用ＬＵＴとを設けて
階調歪みを低減するようにしてもよい。In the above embodiment, in a PDP displaying a multi-gradation image by the subfield driving method, a display ratio detecting section and a sustain pulse LUT are provided to reduce gradation distortion. Is not limited to this,
A power supply current detector and a sustain pulse LUT may be provided to reduce gradation distortion.
【００３２】すなわち、電源部からディスプレイパネル
側へ供給される電源電流を検出する電源電流検出部と、
この電源電流検出部の検出値をアドレスとして、ＰＤＰ
の階調歪みを低減するためにサスティンパルス数データ
を電源電流の大きさを基に複数のブロック（例えば４個
のブロック）に区分して予め記憶されたサスティンパル
ス用ＬＵＴとを設け、このサスティンパルス用ＬＵＴで
求めたサスティンパルス数データを用いて多階調画像を
表示するようにしてもよい。That is, a power supply current detecting section for detecting a power supply current supplied from the power supply section to the display panel side,
Using the detection value of this power supply current detection unit as an address, PDP
In order to reduce the gradation distortion, the sustain pulse number data is divided into a plurality of blocks (for example, four blocks) based on the magnitude of the power supply current, and a pre-stored sustain pulse LUT is provided. A multi-tone image may be displayed using the sustain pulse number data obtained by the pulse LUT.
【００３３】この場合、サスティンパルス用ＬＵＴの階
調歪みのない小さな電源電流に対応したアドレスには、
本来の重み付けの比率（例えば１０、２０、４０、８
０、１６０）のサスティンパルス数データ（例えが第１
ブロック）が設定され、階調歪みの大きな大きい電源電
流に対応したアドレスには、階調歪みを低減するために
本来の重み付け比率を補正した比率（例えば１０、２
０、４５、９０、１７５）のサスティンパルス数データ
（例えば第４ブロック）が設定される。In this case, addresses corresponding to a small power supply current without gradation distortion of the sustain pulse LUT include:
Original weighting ratios (eg, 10, 20, 40, 8
0, 160) sustain pulse number data (for example,
(Block) is set, and an address corresponding to a large power supply current having a large gradation distortion has a ratio (for example, 10, 2) obtained by correcting the original weighting ratio in order to reduce the gradation distortion.
0, 45, 90, and 175) (for example, the fourth block).
【００３４】そして、電源電流検出部でＰＤＰ側へ供給
される電源電流が検出され、この検出値をアドレスとし
てサスティンパルス用ＬＵＴから対応したブロック（例
えば第２ブロック）のサスティンパルス数データ（例え
ば、１０、２０、４０、８０、１６５）が求められ、こ
のサスティンパルス数データを用いてディスプレイパネ
ルで多階調画像が表示される。このとき、サスティンパ
ルス用ＬＵＴに予め記憶されているサスティンパルス数
データは、実験データなどを基にして、ディスプレイパ
ネルの階調歪みを低減するために複数のブロック（例え
ば４個のブロック）に区分して記憶されているので、階
調歪みを補正して低減できる。また、サスティンパルス
用ＬＵＴの複数ブロックのアドレスは、例えば図１の場
合と同様にして、ＰＤＰの階調歪みが生じる電源電流値
を境として、ＰＤＰの表示無し時の電源電流値と表示最
大時の電源電流値の間を区分する複数の領域のアドレス
からなっている。Then, the power supply current supplied to the PDP side is detected by the power supply current detection section, and the detected value is used as an address from the sustain pulse LUT to generate the sustain pulse number data (for example, the second block) of the corresponding block (for example, the second block). 10, 20, 40, 80, and 165), and a multi-tone image is displayed on the display panel using the sustain pulse number data. At this time, the sustain pulse number data stored in advance in the sustain pulse LUT is divided into a plurality of blocks (for example, four blocks) based on experimental data and the like in order to reduce gradation distortion of the display panel. Therefore, the gradation distortion can be corrected and reduced. Also, the addresses of the plurality of blocks of the sustain pulse LUT are, for example, in the same manner as in FIG. 1, the power supply current value when the PDP is not displayed and the display maximum value when the PDP is not displayed. Of a plurality of areas that divide the power supply current value between the power supply current values.
【００３５】前記実施形態例では、サブフィールド駆動
法で多階調画像を表示するＰＤＰにおいて、表示率検出
部とサスティンパルス用ＬＵＴとを設けて、又は電源電
流検出部とサスティンパルス用ＬＵＴとを設けて、階調
歪みを低減するようにしたが、本発明はこれに限るもの
でなく、図４に示すように、表示率検出部と補正用ＬＵ
Ｔと加算器とを設けて階調歪みを低減するようにしても
よい。In the above-described embodiment, in a PDP for displaying a multi-tone image by a subfield driving method, a display ratio detecting section and a sustain pulse LUT are provided, or a power supply current detecting section and a sustain pulse LUT are used. However, the present invention is not limited to this. As shown in FIG. 4, the display ratio detection unit and the correction LU are provided.
T and an adder may be provided to reduce gradation distortion.
【００３６】図４において、図１と同一部分は同一符号
とする。図４において、２８は補正用ＬＵＴ、３０は加
算器で、前記補正用ＬＵＴ２８には、表示率検出部１４
で検出され表示率レジスタ２０に置数された表示率をア
ドレスとして、ＰＤＰの階調特性が図５の実線Ｄに示す
ようなリニアとなるように、Ａ／Ｄ変換器１０から出力
する入力映像データに加算する補正データが予め記憶さ
れている。In FIG. 4, the same parts as those in FIG. 1 are denoted by the same reference numerals. In FIG. 4, reference numeral 28 denotes a correction LUT, and reference numeral 30 denotes an adder.
The input image output from the A / D converter 10 is set so that the gradation characteristic of the PDP becomes linear as shown by a solid line D in FIG. Correction data to be added to the data is stored in advance.
【００３７】すなわち、従来例の階調特性を示す２点鎖
線Ａにおいて、階調歪みが発生する階調以上に対して
（すなわち入力信号の「０７ｈ」に対応した階調以上に
対して）、図５の矢印方向に補正データを加算してリニ
アな実線Ｄにするための、補正データを予め実験等によ
って求め、補正用ＬＵＴ２８に記憶しておく。 そし
て、表示率検出部１４で検出した表示率をアドレスとし
て、補正用ＬＵＴ２８から対応した補正データが読み出
され、この補正データが加算器３０によって入力映像デ
ータに加算され、この加算器３０から出力する表示デー
タが出力端子３２を介してＰＤＰに供給される。That is, in the two-dot chain line A showing the gradation characteristics of the conventional example, for the gradation or more where gradation distortion occurs (that is, for the gradation or more corresponding to the input signal “07h”), Correction data for adding correction data in the direction of the arrow in FIG. 5 to obtain a linear solid line D is obtained in advance by experiments or the like, and stored in the correction LUT 28. The corresponding correction data is read out from the correction LUT 28 using the display ratio detected by the display ratio detection unit 14 as an address, and the correction data is added to the input video data by the adder 30, and output from the adder 30. Is supplied to the PDP via the output terminal 32.
【００３８】このため、ＰＤＰでは、この表示データの
各分割表示期間（例えば、ＳＦ１、ＳＦ２、ＳＦ３、Ｓ
Ｆ４、ＳＦ５）に図２の本来のパルス数比率（１、２、
４、８、１６）の重み付けをしたサスティンパルス数
（例えば、１０、２０、４０、８０、１６０）による多
階調画像が表示される。しかも、サスティンパルス数を
固定し補正データを加算する構成なので、容易に実現で
きる。Therefore, in the PDP, each divided display period (for example, SF1, SF2, SF3, S
F4, SF5) to the original pulse number ratio (1, 2,
A multi-tone image is displayed based on the number of sustain pulses (for example, 10, 20, 40, 80, and 160) weighted (4, 8, 16). In addition, since the number of sustain pulses is fixed and correction data is added, it can be easily realized.
【００３９】前記実施形態例では、ディスプレイパネル
がＰＤＰの場合について説明したが、本発明はこれに限
るものでなく、ディジタルディスプレイパネル（例えば
液晶ディスプレイパネル）の場合についても利用するこ
とができる。In the above embodiment, the case where the display panel is a PDP has been described. However, the present invention is not limited to this, and the present invention can be applied to a case where a digital display panel (for example, a liquid crystal display panel) is used.
【００４０】[0040]
【発明の効果】請求項１の発明は、サブフィールド駆動
法で多階調画像を表示するディスプレイ装置において、
電源部からディスプレイパネル側へ供給される電源電流
を検出する電源電流検出部と、この電源電流検出部の検
出値をアドレスとして、ディスプレイパネルの階調歪み
を低減するためのサスティンパルス数データが予め複数
のブロック（例えば４個のブロック）に区分して記憶さ
れたサスティンパルス用ＬＵＴとを具備し、このサステ
ィンパルス用ＬＵＴで求めたサスティンパルス数データ
を用いて多階調画像を表示するようにしたので、階調歪
みを補正して低減できる。このため、多階調のカラー画
像を表示した場合、「青空」のような表示面積が大きく
且つ表示階調が少ない部分に発生する階調歪みを低減し
て表示品質の低下を防止できる。According to a first aspect of the present invention, there is provided a display apparatus for displaying a multi-tone image by a subfield driving method.
A power supply current detection unit for detecting a power supply current supplied from the power supply unit to the display panel side, and sustain pulse number data for reducing gradation distortion of the display panel are previously stored using the detection value of the power supply current detection unit as an address. A sustain pulse LUT divided into a plurality of blocks (for example, four blocks) and stored, and a multi-tone image is displayed using the sustain pulse number data obtained by the sustain pulse LUT. Therefore, the gradation distortion can be corrected and reduced. For this reason, when displaying a multi-tone color image, it is possible to reduce the tone distortion that occurs in a portion having a large display area such as “blue sky” and a small display tone, thereby preventing a decrease in display quality.
【００４１】請求項２の発明は、請求項１の発明におい
て、サスティンパルス用ＬＵＴの複数ブロックのアドレ
スを、ディスプレイパネルの階調歪みが生じる電源電流
値を境として、ディスプレイパネルの表示無し時の電源
電流値と表示最大時の電源電流値の間を複数の領域に区
分するアドレスとしたので、階調歪みをより効果的に低
減できる。According to a second aspect of the present invention, in the first aspect of the present invention, the addresses of the plurality of blocks of the sustain pulse LUT are set at the time of no display on the display panel with respect to the power supply current value at which the gray level distortion of the display panel occurs. Since the addresses between the power supply current value and the power supply current value at the time of maximum display are divided into a plurality of areas, gradation distortion can be reduced more effectively.
【００４２】請求項３の発明は、サブフィールド駆動法
で多階調画像を表示するディスプレイ装置において、入
力映像データに基づいてディスプレイパネルの表示率を
検出する表示率検出部と、この表示率検出部の検出値を
アドレスとして、ディスプレイパネルの階調歪みを低減
するためにサスティンパルス数データが予め複数のブロ
ックに区分して記憶されたサスティンパルス用ＬＵＴと
を具備し、このサスティンパルス用ＬＵＴで求めたサス
ティンパルス数データを用いて多階調画像を表示するよ
うにしたので、階調歪みを補正して低減できる。このた
め、多階調のカラー画像を表示した場合、「青空」のよ
うな表示面積が大きく且つ表示階調が少ない部分に発生
する階調歪みを低減して表示品質の低下を防止できる。According to a third aspect of the present invention, in a display device for displaying a multi-tone image by a subfield driving method, a display ratio detecting section for detecting a display ratio of a display panel based on input video data, And a sustain pulse LUT in which sustain pulse number data is divided into a plurality of blocks and stored in advance in order to reduce gradation distortion of the display panel using the detected value of the part as an address. Since a multi-tone image is displayed using the obtained sustain pulse number data, tone distortion can be corrected and reduced. For this reason, when displaying a multi-tone color image, it is possible to reduce the tone distortion that occurs in a portion having a large display area such as “blue sky” and a small display tone, thereby preventing a decrease in display quality.
【００４３】請求項４の発明は、請求項３の発明におい
て、サスティンパルス用ＬＵＴの複数ブロックのアドレ
スを、ディスプレイパネルの階調歪みが生じる表示率を
境として、ディスプレイパネルの表示無し時の表示率と
表示最大時の表示率の間を複数の領域に区分するアドレ
スとしてなるので、階調歪みをより効果的に低減でき
る。According to a fourth aspect of the present invention, in the third aspect of the present invention, the addresses of a plurality of blocks of the sustain pulse LUT are displayed when there is no display on the display panel, with a display rate at which a gradation distortion of the display panel occurs. Since an address for dividing the area between the ratio and the display ratio at the maximum display into a plurality of areas is provided, gradation distortion can be reduced more effectively.
【００４４】請求項５の発明は、サブフィールド駆動法
で多階調画像を表示するディスプレイ装置において、入
力映像データに基づいてディスプレイパネルの表示率を
検出する表示率検出部と、この表示率検出部の検出値を
アドレスとして、ディスプレイパネルの階調特性がリニ
アとなるように入力映像データに加算する補正データが
予め記憶された補正用ＬＵＴと、この補正用ＬＵＴで求
めた補正データに入力映像データを加算する加算器とを
具備し、この加算器で得られた加算データを表示データ
としてなるので、階調歪みを補正して低減できる。この
ため、多階調のカラー画像を表示した場合、「青空」の
ような表示面積が大きく且つ表示階調が少ない部分に発
生する階調歪みを低減して表示品質の低下を防止でき
る。According to a fifth aspect of the present invention, there is provided a display device for displaying a multi-tone image by a subfield driving method, a display ratio detecting section for detecting a display ratio of a display panel based on input video data, and a display ratio detecting portion for detecting the display ratio. A correction LUT in which correction data to be added to the input video data so that the gradation characteristic of the display panel is linear with the detection value of the section as an address, and a correction data obtained by the correction LUT are used as input video data. An adder for adding data is provided, and the added data obtained by the adder is used as display data. Therefore, gradation distortion can be corrected and reduced. For this reason, when displaying a multi-tone color image, it is possible to reduce the tone distortion that occurs in a portion having a large display area such as “blue sky” and a small display tone, thereby preventing a decrease in display quality.
【００４５】請求項６の発明は、請求項３、４又は５の
発明において、表示率検出部を、１フィールド分の入力
映像データを加算する加算器と、この加算器で求めた加
算データを１フィールド分の画素数で除算する除算器と
で構成したので、表示率検出部の構成を簡単にすること
ができる。According to a sixth aspect of the present invention, in the third, fourth or fifth aspect of the present invention, the display ratio detecting section comprises: an adder for adding input video data for one field; Since it is composed of the divider for dividing by the number of pixels for one field, the configuration of the display ratio detecting section can be simplified.
【図１】本発明によるディスプレイ装置の階調歪み補正
回路の一実施形態例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of a gradation distortion correction circuit of a display device according to the present invention.
【図２】図１のサスティンパルス用ＬＵＴに予め記憶し
ておくサスティンパルス数データを示す説明図である。FIG. 2 is an explanatory diagram showing sustain pulse number data stored in advance in a sustain pulse LUT of FIG. 1;
【図３】図１の階調歪み補正回路で補正された発光階調
特性を示す特性図である。FIG. 3 is a characteristic diagram showing light emission gradation characteristics corrected by the gradation distortion correction circuit of FIG. 1;
【図４】本発明によるディスプレイ装置の階調歪み補正
回路の他の実施形態例を示すブロック図である。FIG. 4 is a block diagram showing another embodiment of a gradation distortion correction circuit of a display device according to the present invention.
【図５】図４の階調歪み補正回路で補正された発光階調
特性を示す特性図である。FIG. 5 is a characteristic diagram showing light emission gradation characteristics corrected by the gradation distortion correction circuit of FIG. 4;
【図６】サブフィールド駆動法の一例のＡＤＳサブフィ
ールド法の駆動シーケンスを表す図である。FIG. 6 is a diagram illustrating a driving sequence of an ADS subfield method as an example of a subfield driving method.
【図７】従来例における階調歪みを説明する発光階調特
性図である。FIG. 7 is a light emission gradation characteristic diagram for explaining gradation distortion in a conventional example.
１０…Ａ／Ｄ（アナログ／ディジタル）変換器、 １２
…映像信号入力端子、１４…表示率検出部、 １６、３
０…加算器、 １８…除算器、 ２０…表示率レジス
タ、 ２２…垂直同期信号入力端子、 ２４…サスティ
ンパルス用ＬＵＴ（ルックアップテーブル）、 ２６、
３２…出力端子、 ２８…補正用ＬＵＴ、 Ａ…従来例
の発光階調特性、 Ｂ…理想的な発光階調特性、 Ｃ…
図１の実施形態例における発光階調特性、 Ｄ…図４の
実施形態例における発光階調特性。10 ... A / D (analog / digital) converter, 12
... video signal input terminal, 14 ... display ratio detection unit, 16, 3
0: adder, 18: divider, 20: display ratio register, 22: vertical synchronization signal input terminal, 24: sustain pulse LUT (lookup table), 26,
32: output terminal, 28: correction LUT, A: light emission gradation characteristic of conventional example, B: ideal light emission gradation characteristic, C ...
Light emission gradation characteristics in the embodiment of FIG. 1, D: Light emission gradation characteristics in the embodiment of FIG.
Claims (6)
示階調に対応した複数の表示期間に時分割し、各分割表
示期間のサスティンパルス数に重み付けをして多階調画
像を表示するディスプレイ装置において、電源部から前
記ディスプレイパネル側へ供給される電源電流を検出す
る電源電流検出部と、この電源電流検出部の検出値をア
ドレスとして、前記ディスプレイパネルの階調歪みを低
減するためのサスティンパルス数データが予め複数のブ
ロックに区分して記憶されたサスティンパルス用ＬＵＴ
とを具備し、このサスティンパルス用ＬＵＴで求めたサ
スティンパルス数データを用いて多階調画像を表示する
ようにしたことを特徴とするディスプレイ装置の階調歪
み補正回路。A display apparatus for displaying a multi-gradation image by time-dividing one screen display period of a display panel into a plurality of display periods corresponding to display gradations and weighting the number of sustain pulses in each divided display period. , A power supply current detection unit for detecting a power supply current supplied from the power supply unit to the display panel side, and a sustain pulse for reducing gradation distortion of the display panel using a detection value of the power supply current detection unit as an address. Sustain pulse LUT in which numerical data is divided into a plurality of blocks and stored in advance
And a multi-gradation image is displayed using the sustain pulse number data obtained by the sustain pulse LUT.
のアドレスは、ディスプレイパネルの階調歪みが生じる
電源電流値を境として、前記ディスプレイパネルの表示
無し時の電源電流値と表示最大時の電源電流値の間を複
数の領域に区分するアドレスとしてなる請求項１記載の
ディスプレイ装置の階調歪み補正回路。2. The address of a plurality of blocks of the sustain pulse LUT is defined by a power supply current value when no display is performed on the display panel and a power supply current value when display is maximized with respect to a power supply current value at which gradation distortion of the display panel occurs. 2. The gradation distortion correction circuit for a display device according to claim 1, wherein the address is used to divide the area into a plurality of areas.
示階調に対応した複数の表示期間に時分割し、各分割表
示期間のサスティンパルス数に重み付けをして多階調画
像を表示するディスプレイ装置において、入力映像デー
タに基づいて前記ディスプレイパネルの表示率を検出す
る表示率検出部と、この表示率検出部の検出値をアドレ
スとして、前記ディスプレイパネルの階調歪みを低減す
るためのサスティンパルス数データが予め複数のブロッ
クに区分して記憶されたサスティンパルス用ＬＵＴとを
具備し、このサスティンパルス用ＬＵＴで求めたサステ
ィンパルス数データを用いて多階調画像を表示するよう
にしたことを特徴とするディスプレイ装置の階調歪み補
正回路。3. A display device for displaying a multi-gradation image by dividing one screen display period of a display panel into a plurality of display periods corresponding to display gradations and weighting the number of sustain pulses in each divided display period. A display ratio detecting unit for detecting a display ratio of the display panel based on input video data; and a sustain pulse number for reducing gradation distortion of the display panel using a detection value of the display ratio detecting unit as an address. A sustain pulse LUT in which data is divided and stored in a plurality of blocks in advance, and a multi-gradation image is displayed using the sustain pulse number data obtained by the sustain pulse LUT. And a gradation distortion correction circuit for a display device.
のアドレスは、ディスプレイパネルの階調歪みが生じる
表示率を境として、前記ディスプレイパネルの表示無し
時の表示率と表示最大時の表示率の間を複数の領域に区
分するアドレスとしてなる請求項３記載のディスプレイ
装置の階調歪み補正回路。4. The address of a plurality of blocks of the sustain pulse LUT is defined between a display rate when there is no display on the display panel and a display rate when the display is at a maximum with a display rate at which gradation distortion of the display panel occurs. 4. The gradation distortion correction circuit for a display device according to claim 3, wherein the address is divided into a plurality of areas.
示階調に対応した複数の表示期間に時分割し、各分割表
示期間のサスティンパルス数に重み付けをして多階調画
像を表示するディスプレイ装置において、入力映像デー
タに基づいて前記ディスプレイパネルの表示率を検出す
る表示率検出部と、この表示率検出部の検出値をアドレ
スとして、前記ディスプレイパネルの階調特性がリニア
となるように前記入力映像データに加算する補正データ
が予め記憶された補正用ＬＵＴと、この補正用ＬＵＴで
求めた補正データに前記入力映像データを加算する加算
器とを具備し、この加算器で得られた加算データを表示
データとしてなることを特徴とするディスプレイ装置の
階調歪み補正回路。5. A display device for displaying a multi-gradation image by dividing one screen display period of a display panel into a plurality of display periods corresponding to display gradations and weighting the number of sustain pulses in each divided display period. A display ratio detecting unit that detects a display ratio of the display panel based on input video data, and the input value such that a gradation value of the display panel becomes linear using a detection value of the display ratio detecting unit as an address. A correction LUT in which correction data to be added to the video data is stored in advance; and an adder for adding the input video data to the correction data obtained by the correction LUT. Is used as display data.
像データを加算する加算器と、この加算器で求めた加算
データを１フィールド分の画素数で除算する除算器とか
らなる請求項３、４又は５記載のディスプレイ装置の階
調歪み補正回路。6. The display ratio detecting section comprises an adder for adding input video data for one field, and a divider for dividing the added data obtained by the adder by the number of pixels for one field. 6. The gradation distortion correction circuit for a display device according to 3, 4, or 5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8207888A JPH1039829A (en) | 1996-07-18 | 1996-07-18 | Compensation circuit for distortion of gradation of display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8207888A JPH1039829A (en) | 1996-07-18 | 1996-07-18 | Compensation circuit for distortion of gradation of display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1039829A true JPH1039829A (en) | 1998-02-13 |
Family
ID=16547233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8207888A Pending JPH1039829A (en) | 1996-07-18 | 1996-07-18 | Compensation circuit for distortion of gradation of display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1039829A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002132204A (en) * | 2000-10-24 | 2002-05-09 | Nec Corp | Driving method for ac type plasma display panel, and ac type plasma display |
| JP2003271091A (en) * | 2002-03-15 | 2003-09-25 | Fujitsu Hitachi Plasma Display Ltd | Display device and its driving method |
| JP2003345299A (en) * | 2002-04-11 | 2003-12-03 | Thomson Licensing Sa | Method and apparatus for processing video picture to improve gray scale fidelity portrayal in particular |
| JP2009003461A (en) * | 2008-07-22 | 2009-01-08 | Hitachi Plasma Display Ltd | Display device and driving method therefor |
| JP2009134326A (en) * | 2009-03-25 | 2009-06-18 | Hitachi Plasma Display Ltd | Display method of plasma display device |
| US8704735B2 (en) | 2000-03-08 | 2014-04-22 | Hitachi Maxell, Ltd. | Display method of plasma display apparatus and plasma display apparatus |
-
1996
- 1996-07-18 JP JP8207888A patent/JPH1039829A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8704735B2 (en) | 2000-03-08 | 2014-04-22 | Hitachi Maxell, Ltd. | Display method of plasma display apparatus and plasma display apparatus |
| JP2002132204A (en) * | 2000-10-24 | 2002-05-09 | Nec Corp | Driving method for ac type plasma display panel, and ac type plasma display |
| JP2003271091A (en) * | 2002-03-15 | 2003-09-25 | Fujitsu Hitachi Plasma Display Ltd | Display device and its driving method |
| JP2003345299A (en) * | 2002-04-11 | 2003-12-03 | Thomson Licensing Sa | Method and apparatus for processing video picture to improve gray scale fidelity portrayal in particular |
| JP4651917B2 (en) * | 2002-04-11 | 2011-03-16 | トムソン ライセンシング | Video image processing method and apparatus for improving faithful representation of gray scale in particular |
| JP2009003461A (en) * | 2008-07-22 | 2009-01-08 | Hitachi Plasma Display Ltd | Display device and driving method therefor |
| JP2009134326A (en) * | 2009-03-25 | 2009-06-18 | Hitachi Plasma Display Ltd | Display method of plasma display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100445731B1 (en) | The driving circuit of the display device | |
| KR100389514B1 (en) | Method and apparatus for driving a display device | |
| US20070030285A1 (en) | Method and device for processing video data for display on a display device | |
| JP3758294B2 (en) | Moving picture correction method and moving picture correction circuit for display device | |
| JP2005024717A (en) | Display device and method for driving display | |
| JP2964922B2 (en) | Display device drive circuit | |
| JP2001067041A (en) | Driving device of plasma display, sub field converting method of plasma display, and plasma display device | |
| JPH1039829A (en) | Compensation circuit for distortion of gradation of display device | |
| JPH10222123A (en) | Pdp display device | |
| JPH10319894A (en) | Picture image display device | |
| JP3206711B2 (en) | Display device drive circuit | |
| JPH09322101A (en) | Projection type display | |
| JPH1039833A (en) | Compensation circuit for distortion of gradation of display device | |
| KR100487807B1 (en) | Apparatus And Method Of Decreasing False Contour Noise In Plasma Display Panel | |
| JP2002372943A (en) | Driving circuit for image display device, image display device, and driving method of the device | |
| JPH08179724A (en) | Driving method of plasma display panel, and plasma display panel driving device | |
| JPH10105116A (en) | Pseudo halftone image dislay device | |
| KR20010058723A (en) | Driving device and method of AC plasma display panel | |
| JP3355882B2 (en) | Moving picture distortion removal circuit for display device | |
| KR100363678B1 (en) | Data Input System of Plasma Display Panel | |
| JPH1185102A (en) | Driving method and driving circuit for display device | |
| JPH11288240A (en) | Method and circuit for driving display device | |
| JP2812287B2 (en) | Display device drive circuit | |
| JP2000259114A (en) | Inverse gamma correcting circuit and moving picture false outline correcting circuit and driving circuit for video display element | |
| JP3521592B2 (en) | Error diffusion processing device for display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040323 |