JP3206711B2 - Display device drive circuit - Google Patents
Display device drive circuitInfo
- Publication number
- JP3206711B2 JP3206711B2 JP20778295A JP20778295A JP3206711B2 JP 3206711 B2 JP3206711 B2 JP 3206711B2 JP 20778295 A JP20778295 A JP 20778295A JP 20778295 A JP20778295 A JP 20778295A JP 3206711 B2 JP3206711 B2 JP 3206711B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- circuit
- driving
- video signal
- load ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、複数の駆動素子を
有し、各駆動素子が複数画素の駆動を行い、ディスプレ
イパネルの１画面表示期間（例えば１フレーム）を表示
階調に対応した複数の表示期間（例えばサブフィール
ド）に時分割し、各分割表示期間のサスティンパルス数
に重み付けをして多階調画像を表示するディスプレイ装
置の駆動回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plurality of driving elements, each driving element driving a plurality of pixels, and one screen display period (for example, one frame) of a display panel corresponding to a display gradation. , And a display circuit for displaying a multi-tone image by weighting the number of sustain pulses in each of the divided display periods.
【０００２】[0002]
【従来の技術】最近、薄型、軽量の表示装置として、Ｐ
ＤＰ（プラズマ・ディスプレイ・パネル）やＬＣＤＰ
（液晶・ディスプレイ・パネル）が注目されている。こ
のＰＤＰの駆動方式は、従来のＣＲＴ駆動方式とは全く
異なっており、ディジタル化された映像入力信号による
直接駆動方式である。したがって、パネル面から発光さ
れる輝度階調は、扱う信号のビット数によって定まる。2. Description of the Related Art Recently, as a thin and lightweight display device, P
DP (plasma display panel) and LCDP
(Liquid crystal display panels) are attracting attention. The driving method of this PDP is completely different from the conventional CRT driving method, and is a direct driving method using digitized video input signals. Therefore, the luminance gradation emitted from the panel surface is determined by the number of bits of the signal to be handled.
【０００３】ＰＤＰは、基本的特性の異なるＡＣ型とＤ
Ｃ型の２方式に分けられる。ＡＣ型ＰＤＰでは、輝度と
寿命については十分な特性が得られているが階調表示に
関しては、試作レベルで最大６４階調表示までの報告し
かなかった。しかし、２５６階調表示も可能なサブフィ
ールド駆動法が提案されている。このサブフィールド駆
動法の一例としてのＡＤＳサブフィールド法（アドレス
・表示分離型駆動法）に使用されるＰＤＰの駆動シーケ
ンスと駆動波形が図２（ａ）（ｂ）に示される。[0003] PDPs are AC type and D type having different basic characteristics.
It is divided into two types of C type. In the AC type PDP, sufficient characteristics have been obtained with respect to luminance and life, but there has been only a report of a gradation level of up to 64 gradation display at the prototype level. However, a subfield driving method capable of displaying 256 gradations has been proposed. FIGS. 2A and 2B show a driving sequence and a driving waveform of the PDP used in the ADS subfield method (separate address / display driving method) as an example of the subfield driving method.
【０００４】図２（ａ）において、例えば、８ビット２
５６階調の場合、１フレームは、輝度の相対比が１、
２、４、８、１６、３２、６４、１２８の８個のサブフ
ィールドで構成され、８画面の輝度の組み合わせで２５
６階調の表示を行うものとする。図２（ｂ）において、
それぞれのサブフィールドは、リフレッシュした１画面
分のデータの書込みを行うアドレス期間とそのサブフィ
ールドの輝度レベルを決めるサスティン期間で構成され
る。アドレス期間では、最初全画面同時に各ピクセルに
初期的に壁電荷が形成され、その後サスティンパルスが
全画面に与えられ表示を行う。サブフィールドの明るさ
はサスティンパルスの数に比例し、所定の輝度に設定さ
れる。このようにして２５６階調表示が実現される。In FIG. 2A, for example, 8 bits 2
In the case of 56 gradations, one frame has a relative luminance ratio of 1,
It consists of eight subfields of 2, 4, 8, 16, 32, 64, and 128, and 25 combinations of luminance of eight screens
It is assumed that display of six gradations is performed. In FIG. 2B,
Each subfield is composed of an address period in which data for one refreshed screen is written and a sustain period for determining a luminance level of the subfield. In the address period, first, wall charges are initially formed on each pixel at the same time for the entire screen, and then a sustain pulse is applied to the entire screen to perform display. The brightness of the subfield is proportional to the number of sustain pulses and is set to a predetermined brightness. In this way, 256 gradation display is realized.
【０００５】[0005]
【発明が解決しようとする課題】しかるに、ＡＣ型ＰＤ
Ｐ等のマトリックス型ディスプレイでは、図３に示すよ
うに、複数の駆動素子１０、１０、１０、…を有し、映
像信号入力端子１２に入力した映像信号に基づくディス
プレイ駆動制御回路１４からの駆動制御信号によって、
各駆動素子１０がＰＤＰ（ディスプレイパネルの一例）
１６の複数画素の駆動を行うものなので、１つの駆動素
子１０が駆動を担当する複数画素の全てに駆動電圧（例
えばサスティン電圧）を供給する時（放電させる時）
と、一部のみに駆動電圧を供給する時とでは、駆動素子
１０に対する負荷が異なり、発光輝度特性が異なってく
るという問題があった。However, AC type PD
As shown in FIG. 3, a matrix type display such as P has a plurality of driving elements 10, 10, 10,..., And is driven by a display driving control circuit 14 based on a video signal input to a video signal input terminal 12. By the control signal
Each drive element 10 is a PDP (an example of a display panel)
Since the driving of 16 pixels is performed, one driving element 10 supplies a driving voltage (for example, a sustain voltage) to all of the plurality of pixels in charge of driving (when discharging).
However, there is a problem that the load on the driving element 10 is different between when the driving voltage is supplied to only a part and the light emission luminance characteristics are different.
【０００６】従来、上述のような問題を解決するため
に、個々の駆動素子の能力を上げることによって、また
は、駆動素子の数を増やして個々の駆動素子に対する負
荷を軽減することによって、発光輝度特性が異なる現象
を軽減するようにしていたが、このような現象を完全に
無くすことができないという問題点があると共に、駆動
能力の大きな駆動素子を用意しなければならなかった
り、必要とする駆動素子の数が増えてしまうという問題
点があった。Conventionally, in order to solve the above-mentioned problems, the luminance of light emission is increased by increasing the capability of each driving element or by reducing the load on each driving element by increasing the number of driving elements. Although phenomena with different characteristics have been reduced, there is a problem that such phenomena cannot be completely eliminated. There is a problem that the number of elements increases.
【０００７】また、図３のディスプレイ装置でサブフィ
ールド駆動法（例えばＡＤＳサブフィールド法）による
多階調画像を表示した場合、階調特性が悪くなるという
問題点があった。例えば、表示画像の大部分が映像レベ
ル「１２７」（８ビット２進数表示の０１１１１１１
１）で構成され、残る小面積部分が映像レベル「１２
８」（８ビット２進数表示の１０００００００）で構成
されている映像について考えると、ＭＳＢ（最上位桁）
のサブフィールドとＭＳＢ以外のサブフィールドの表示
負荷率を比較した場合、前者（ＭＳＢのサブフィール
ド）の方が後者（ＭＳＢ以外のサブフィールド）より表
示負荷率が小さいので発光輝度特性が上昇し、階調特性
が悪くなるという問題点があった。Further, when a multi-gradation image is displayed by the sub-field driving method (for example, the ADS sub-field method) on the display device of FIG. 3, there is a problem that the gradation characteristics are deteriorated. For example, most of the display image has a video level of “127” (0111111 in 8-bit binary notation).
1), and the remaining small area portion corresponds to the video level “12”.
Considering a video composed of "8" (10000000 in 8-bit binary notation), the MSB (most significant digit)
When the display load ratios of the subfields and the subfields other than the MSB are compared, the former (the subfields of the MSB) has a smaller display load ratio than the latter (the subfields other than the MSB), so that the emission luminance characteristics are increased. There was a problem that the gradation characteristics deteriorated.
【０００８】本出願人は、上述の問題点を解決するた
め、図４に示すような回路を既に提案した。すなわち、
図３の映像信号入力端子１２とディスプレイ駆動制御回
路１４の間に表示面積検出回路２０を挿入し、この表示
面積検出回路２０が、映像信号入力端子１２に入力した
映像信号に基づいて各分割表示期間（例えば各サブフィ
ールド）毎の表示面積を検出し、それに応じてサスティ
ンパルス（駆動パルス）を制御するようにしたものであ
る。The present applicant has already proposed a circuit as shown in FIG. 4 in order to solve the above-mentioned problems. That is,
A display area detection circuit 20 is inserted between the video signal input terminal 12 of FIG. 3 and the display drive control circuit 14, and the display area detection circuit 20 performs each divided display based on the video signal input to the video signal input terminal 12. The display area for each period (for example, each subfield) is detected, and the sustain pulse (drive pulse) is controlled accordingly.
【０００９】具体的には、表示面積検出回路２０は、各
分割表示期間毎の表示負荷率を検出する表示負荷率検出
回路（例えばカウンタ）と、この表示負荷率検出回路の
検出出力に基づいてサスティンパルスのパルス数、サス
ティン電圧又はサスティン電流を制御するサスティンパ
ルス制御回路（例えばＬＵＴ（ルックアップテーブ
ル））とからなり、ディスプレイパネルの表示負荷率の
大小に関係なく発光輝度特性を常に一定にすると共に、
サブフィールド駆動法に起因する階調特性の悪化を防止
するようにしたものである。More specifically, the display area detection circuit 20 is based on a display load ratio detection circuit (for example, a counter) for detecting a display load ratio for each divided display period, and a detection output of the display load ratio detection circuit. It comprises a sustain pulse control circuit (for example, LUT (look-up table)) for controlling the number of sustain pulses, the sustain voltage or the sustain current .
Regardless of the size , the emission luminance characteristics are always constant,
This is to prevent the deterioration of gradation characteristics due to the subfield driving method.
【００１０】しかしながら、図４の回路は、ＰＤＰ１６
の１フレームをｎビット（例えば、８ビット）の表示階
調に対応したｎ個の表示期間（サブフィールド）に時分
割し、各分割表示期間のサスティンパルス数に重み付け
をして多階調画像（２５６階調）を表示する場合、表示
面積検出回路２０の構成が複雑になるという若干の問題
点があった。すなわち、表示負荷率検出回路（例えばカ
ウンタ）及びサスティンパルス制御回路（例えばＬＵＴ
（ルックアップテーブル））がｎ個（サブフィールド
分）必要になるからである。図４において、１０ｎは図
３の駆動素子１０、１０、１０、…の全部を表わす駆動
素子群である。[0010] However, the circuit of FIG.
Is time-divided into n display periods (sub-fields) corresponding to n-bit (for example, 8-bit) display gradations, and the number of sustain pulses in each divided display period is weighted to obtain a multi-tone image. When displaying (256 gradations), there was a slight problem that the configuration of the display area detection circuit 20 became complicated. That is, a display load factor detection circuit (for example, a counter) and a sustain pulse control circuit (for example, an LUT
This is because n (lookup table)) is required (for the subfield). In FIG. 4, reference numeral 10n denotes a drive element group representing all of the drive elements 10, 10, 10,... In FIG.
【００１１】本発明は、上述の問題点に鑑みなされたも
ので、表示面積検出回路を設けることによって、表示負
荷率の大小に関係なく常に一定の発光輝度特性で画像表
示ができるとともに、サブフィールド駆動法に起因する
階調特性の悪化を防止でき、しかも表示面積検出回路の
構成を簡単にすることのできるディスプレイ装置の駆動
回路を提供することを目的とするものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems. By providing a display area detection circuit, an image can be displayed with a constant emission luminance characteristic regardless of the magnitude of a display load factor, and a sub-field can be displayed. It is an object of the present invention to provide a driving circuit of a display device which can prevent deterioration of gradation characteristics due to a driving method and can simplify the configuration of a display area detecting circuit.
【００１２】[0012]
【課題を解決するための手段】請求項１の発明は、複数
の駆動素子を有し、各駆動素子が複数画素の駆動を担
い、ディスプレイパネルの１画面表示期間を表示階調に
対応した複数の表示期間に時分割し、各分割表示期間の
サスティンパルス数に重み付けをして多階調画像を表示
するディスプレイ装置において、ｎビット（ｎは２以上
の整数）の入力映像信号をｍビット（ｍ≦ｎ−１）の映
像信号に変換すると共に中間レベルを隣接駆動レベルか
ら求める中間調表示手段と、この中間調表示手段のｍビ
ットの映像信号に基づいて各分割表示期間毎の表示負荷
率を検出し、この検出出力に基づいて前記ディスプレイ
パネルの輝度特性を一定に保つようにサスティンパルス
数を制御する表示面積検出手段とを具備する。According to a first aspect of the present invention, a plurality of driving elements are provided, each driving element is responsible for driving a plurality of pixels, and one screen display period of a display panel corresponds to a display gradation. In a display device which displays a multi-gradation image by time-dividing the display period of each divided display period and weighting the number of sustain pulses in each divided display period, an input video signal of n bits (n is an integer of 2 or more) is converted into m bits ( (m ≦ n−1) and a halftone display unit for obtaining an intermediate level from an adjacent drive level, and a display load for each divided display period based on the m-bit video signal of the halftone display unit.
Rate , and based on the detected output, a sustain pulse is applied so as to keep the luminance characteristic of the display panel constant.
Display area detecting means for controlling the number .
【００１３】この表示面積検出手段は、各分割表示期間
（例えば各サブフィールド）毎の表示負荷率（例えば駆
動画素数）を検出し、それに応じてサスティンパルス数
を制御することにより、ディスプレイパネルの輝度特性
を一定に保つとともに、サブフィールド駆動法に起因す
る階調特性の悪化を防止する。また、中間調表示手段
は、ｎビットの入力映像信号をｍビット（ｍ≦ｎ−１）
の映像信号に変換すると共に、中間レベルを隣接駆動レ
ベルから求めて表示面積検出手段に出力しているので、
表示面積検出手段の構成を簡単にすることができる。例
えば、表示面積検出手段を構成する表示負荷率検出回路
（例えばカウンタ）及びサスティンパルス制御回路（例
えばＬＵＴ（ルックアップテーブル））の数を従来のｎ
個からｍ個に減らすことができる。The display area detecting means detects a display load ratio (for example, the number of driving pixels) for each divided display period (for example, each subfield), and controls the number of sustain pulses in accordance with the detection. In addition, the luminance characteristics of the display panel are kept constant, and the deterioration of the gradation characteristics due to the subfield driving method is prevented. The halftone display means converts the n-bit input video signal to m-bit (m ≦ n−1).
And the intermediate level is obtained from the adjacent drive level and output to the display area detecting means.
The configuration of the display area detecting means can be simplified. An example
For example, the number of display load factor detection circuits (for example, counters) and sustain pulse control circuits (for example, LUTs (look-up tables)) that constitute the display area detection means can be reduced by n.
From m to m.
【００１４】請求項２の発明は、請求項１の発明におい
て、中間調表示手段を、表示すべき映像レベルと表示し
た駆動レベルの差を誤差とし、周囲の映像に拡散する誤
差拡散回路で構成する。例えば、垂直方向加算回路、水
平方向加算回路、ビット変換回路、誤差検出回路、ｈラ
イン遅延回路及びｄドット遅延回路からなる誤差拡散回
路によって中間調表示手段を形成する。According to a second aspect of the present invention, in the first aspect of the present invention, the halftone display means comprises an error diffusion circuit which uses a difference between a video level to be displayed and a displayed driving level as an error and diffuses the difference into a surrounding video. I do. For example, the halftone display means is formed by an error diffusion circuit including a vertical direction addition circuit, a horizontal direction addition circuit, a bit conversion circuit, an error detection circuit, an h-line delay circuit, and a d-dot delay circuit.
【００１５】請求項３の発明は、請求項１又は２の発明
において、表示面積検出手段を、各分割表示期間毎の表
示負荷率を検出する表示負荷率検出回路（例えばカウン
タ）と、この表示負荷率検出回路の検出出力に基づい
て、ディスプレイパネルの輝度特性を一定に保つように
サスティンパルス数を制御するサスティンパルス制御回
路（例えばＬＵＴ）とで構成する。According to a third aspect of the present invention, in the first or second aspect of the present invention, the display area detecting means includes a display load ratio detecting circuit (for example, a counter) for detecting a display load ratio for each divided display period. A sustain pulse control circuit (for example, LUT) that controls the number of sustain pulses so as to keep the luminance characteristic of the display panel constant based on the detection output of the load factor detection circuit.
【００１６】[0016]
【発明の実施の形態】以下、本発明の実施の一形態を図
１（ａ）（ｂ）を用いて説明する。図１（ａ）において
図４と同一部分は同一符号とする。図１（ａ）におい
て、１２は映像信号入力端子で、この映像信号入力端子
１２には、中間調表示回路３０を介して表示面積検出回
路２０ａが結合し、この表示面積検出回路２０ａの出力
側には、ディスプレイ駆動制御回路１４、駆動素子群１
０ｎ及びＰＤＰ１６が順次結合している。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. In FIG. 1A, the same parts as those in FIG. In FIG. 1A, reference numeral 12 denotes a video signal input terminal, and a display area detection circuit 20a is coupled to the video signal input terminal 12 via a halftone display circuit 30, and an output side of the display area detection circuit 20a Includes a display drive control circuit 14, a drive element group 1
0n and PDP 16 are sequentially connected.
【００１７】図１（ｂ）は、前記中間調表示回路３０の
一例としての誤差拡散回路を示すもので、映像信号入力
端子１２に入力したｎビットの入力映像信号に垂直方向
の再現誤差を加算する垂直方向加算回路３２と、この垂
直方向加算回路３２の出力信号に水平方向の再現誤差を
加算する水平方向加算回路３４と、この水平方向加算回
路３４の出力信号とＲＯＭ等に予め設定された補正デー
タとの差を検出し重み付けをして誤差加重信号を出力す
る誤差検出回路３６と、この誤差検出回路３６から出力
する誤差加重信号をｈライン遅延させて再現誤差として
垂直方向加算回路３２に出力するｈライン遅延回路３８
と、誤差検出回路３６から出力する誤差加重信号をｄド
ット遅延させて再現誤差として水平方向加算回路３４に
出力するｄドット遅延回路４０と、水平方向加算回路３
４から出力するｎビットの映像信号をｍビット（ｍ≦ｎ
−１）の映像信号に変換して出力端子４２を介して前記
表示面積検出回路２０ａに出力するビット変換回路４４
とからなっている。FIG. 1B shows an error diffusion circuit as an example of the halftone display circuit 30, in which a vertical reproduction error is added to an n-bit input video signal input to the video signal input terminal 12. A vertical direction addition circuit 32, a horizontal direction addition circuit 34 for adding a horizontal reproduction error to the output signal of the vertical direction addition circuit 32, and the output signal of the horizontal direction addition circuit 34 and a ROM preset. An error detection circuit 36 that detects and weights a difference from the correction data and outputs a weighted signal by outputting a weight, and an error weighted signal output from the error detection circuit 36 is delayed by h lines to the vertical addition circuit 32 as a reproduction error. Output h-line delay circuit 38
A d-dot delay circuit 40 that delays the error-weighted signal output from the error detection circuit 36 by d-dots and outputs it as a reproduction error to the horizontal-direction addition circuit 34;
4 outputs m-bit video signals (m ≦ n)
-1) a bit conversion circuit 44 which converts the video signal into a video signal and outputs the video signal to the display area detection circuit 20a via an output terminal 42
It consists of
【００１８】前記表示面積検出回路２０ａは、各分割表
示期間（例えば各サブフィールド）毎の表示負荷率を検
出する表示負荷率検出回路（例えばカウンタ）と、この
表示負荷率検出回路の検出出力に基づいて、ＰＤＰの輝
度特性を一定に保つようにサスティンパルスのパルス数
を制御するサスティンパルス制御回路（例えばＬＵＴ
（ルックアップテーブル））とからなっている。さらに
具体的には、サスティンパルス制御回路の一例としての
ＬＵＴには、表示負荷率検出回路の一例としてのカウン
タの計数値をアドレスとして、表示負荷率の大小に関係
なくＰＤＰ１６の輝度特性を一定に保つための、各サブ
フィールド毎の駆動画素に対するサスティンパルスのパ
ルス数が予め記憶されている。The display area detection circuit 20a includes a display load ratio detection circuit (for example, a counter) for detecting a display load ratio for each divided display period (for example, each subfield), and a detection output of the display load ratio detection circuit. Based on the number of sustain pulses so that the brightness characteristics of the PDP are kept constant.
Controls the sustain pulse control circuit (e.g., LUT
(Lookup table)). More specifically, in the LUT as an example of the sustain pulse control circuit, the count value of the counter as an example of the display load ratio detection circuit is used as an address to make the luminance characteristic of the PDP 16 constant regardless of the display load ratio. To maintain the sustain pulse for the driving pixels in each subfield.
The number of looses is stored in advance.
【００１９】前記ディスプレイ駆動制御回路１８は、前
記表示面積検出回路２０ａで求めたサスティンパルスの
パルス数を用いて駆動素子群１０ｎを駆動制御し、表示
負荷率の大小に関係なくＰＤＰ１６の輝度特性が常に一
定となるようにしている。The display drive control circuit 18 calculates the sustain pulse obtained by the display area detection circuit 20a .
The driving control of the driving element group 10n is performed using the number of pulses, so that the luminance characteristic of the PDP 16 is always constant regardless of the magnitude of the display load factor.
【００２０】つぎに、図１の実施形態例の作用を説明す
る。 （イ）中間調表示回路３０は、加算回路３２、３４が映
像信号入力端子１２に入力したｎビットの入力映像信号
に垂直、水平方向の再現誤差を加算し、誤差検出回路３
６が水平方向加算回路３４の出力信号と補正データとの
差を検出し重み付けをして誤差加重信号を出力し、遅延
回路３８、４０が誤差検出回路３６から出力する誤差加
重信号をｈライン、ｄドット遅延させて加算回路３２、
３４に出力し、ビット変換回路４４がｎビットの映像信
号をｍビット（ｍ≦ｎ−１）の映像信号に変換し、出力
端子４２を介して表示面積検出回路２０ａに出力する。Next, the operation of the embodiment of FIG. 1 will be described. (A) The halftone display circuit 30 adds vertical and horizontal reproduction errors to the n-bit input video signal input to the video signal input terminal 12 by the addition circuits 32 and 34,
6 detects and weights the difference between the output signal of the horizontal addition circuit 34 and the correction data and outputs an error-weighted signal by weighting the error-weighted signal output from the error detection circuit 36 by the delay circuits 38 and 40. Addition circuit 32 with a delay of d dots,
34, the bit conversion circuit 44 converts the n-bit video signal into an m-bit (m ≦ n−1) video signal, and outputs it to the display area detection circuit 20a via the output terminal 42.
【００２１】すなわち、中間調表示回路３０は、映像信
号のビット数をｎビットからｍビット（ｍ≦ｎ−１）に
減らすと共に、表示すべき映像レベルと表示した駆動レ
ベルの差を誤差とし、水平、垂直の２方向の映像に拡散
する。このような誤差拡散による中間調表示によって、
後段のサブフィールド駆動法（例えばＡＤＳサブフィー
ルド法）で駆動するサブフィールド数を減じ、この減じ
た分に対応した階調を中間調技術で補う（すなわち表示
する階調数を保つ）ものである。That is, the halftone display circuit 30 reduces the number of bits of the video signal from n bits to m bits (m ≦ n−1), and sets the difference between the video level to be displayed and the displayed drive level as an error, The image is diffused in two directions, horizontal and vertical. By such a halftone display by error diffusion,
The number of subfields to be driven by the subsequent subfield driving method (for example, the ADS subfield method) is reduced, and the gradation corresponding to the reduced amount is supplemented by halftone technology (that is, the number of displayed gradations is maintained). .
【００２２】（ロ）表示面積検出回路２０ａは、中間調
表示回路３０から出力するｍビットの映像信号に基づい
て、各分割表示期間（例えば各サブフィールド）毎の表
示負荷率を検出し（例えばカウンタによって駆動画素数
を計数し）、この検出出力に基づいて（例えば計数値を
アドレスとして）、ＰＤＰ１６の輝度特性を一定に保つ
ようにサスティンパルス数を制御する（例えばＬＵＴか
らアドレスの内容であるサスティンパルス数を出力す
る）。(B) The display area detection circuit 20a detects a display load factor for each divided display period (for example, each subfield) based on the m-bit video signal output from the halftone display circuit 30 (for example, The number of driving pixels is counted by a counter, and based on this detection output (for example, the count value is used as an address), the number of sustain pulses is controlled so as to keep the luminance characteristic of the PDP 16 constant (for example, the content of the address from the LUT). Outputs the number of sustain pulses).
【００２３】例えば、表示画像の大部分が映像レベル
「１２７」（８ビット２進数表示の０１１１１１１１）
で構成され、残る小面積部分が映像レベル「１２８」
（８ビット２進数表示の１０００００００）で構成され
ている映像について考えると、ＭＳＢのサブフィールド
の表示負荷率（例えば計数値）がＭＳＢ以外のサブフィ
ールドの表示負荷率（例えば計数値）より小さいので、
表示面積検出回路２０ａは、ＭＳＢのサブフィールドの
サスティンパルス数を少なくするとともにＭＳＢ以外の
サブフィールドのサスティンパルス数を多くする制御を
するか、又はＭＳＢ以外のサブフィールドのサスティン
パルス数を変えずＭＳＢのサブフィールドのサスティン
パルス数を少なくする制御をして、表示負荷率の大小に
関係なくＰＤＰ１６の輝度特性を一定にする。For example, most of the displayed image has a video level of "127" (01111111 in 8-bit binary notation).
, And the remaining small area portion is a video level “128”
Considering an image composed of (1000000 in 8-bit binary notation), the display load ratio (for example, the count value) of the MSB subfield is smaller than the display load ratio (for example, the count value) of the subfields other than the MSB. ,
The display area detection circuit 20a controls to reduce the number of sustain pulses in the subfields of the MSB and increase the number of sustain pulses in the subfields other than the MSB, or keeps the number of the sustain pulses in the subfields other than the MSB unchanged. Is controlled so as to reduce the number of sustain pulses in the sub-field to make the luminance characteristic of the PDP 16 constant regardless of the magnitude of the display load factor.
【００２４】（ハ）ディスプレイ駆動制御回路１８は、
表示面積検出回路２０ａから出力するサスティンパルス
を用いて駆動素子群１０ｎを制御し、ＰＤＰ１６でサブ
フィールド駆動法（ＡＤＳサブフィールド法）による多
階調画像表示を行うと共に、ＰＤＰ１６の輝度特性を一
定にする。(C) The display drive control circuit 18
The driving element group 10n is controlled by using the sustain pulse output from the display area detection circuit 20a, and the PDP 16 performs multi-tone image display by the subfield driving method (ADS subfield method) and maintains the luminance characteristics of the PDP 16 constant. I do.
【００２５】前記実施例では、中間調表示手段の一例と
して誤差拡散回路を用いた場合について説明したが、本
発明はこれに限るものでなく、ｎビットの入力映像信号
をｍビット（ｍ≦ｎ−１）の映像信号に変換すると共
に、その中間レベルを隣接駆動レベルから求めるもので
あればよい。例えば、ＦＲＣ（フレームレートコントロ
ール）という手法を用いた手段によって構成するように
してもよい。In the above-described embodiment, the case where the error diffusion circuit is used as an example of the halftone display means has been described. However, the present invention is not limited to this, and the input video signal of n bits is converted to m bits (m ≦ n). Any method can be used as long as it is converted into the video signal of -1) and the intermediate level is obtained from the adjacent drive level. For example, it may be configured by means using a technique called FRC (frame rate control).
【００２６】前記実施例では、ディスプレイ装置のディ
スプレイパネルがＰＤＰの場合について説明したが、本
発明はこれに限るものでなく、ディスプレイパネルがＬ
ＣＤＰのディスプレイ装置の場合についても利用するこ
とができる。In the above embodiment, the case where the display panel of the display device is a PDP has been described. However, the present invention is not limited to this, and the display panel may be an LDP.
It can also be used for a CDP display device.
【００２７】[0027]
【発明の効果】本発明は、各分割表示期間（例えば各サ
ブフィールド）毎の表示負荷率を検出し、この検出出力
に基づいてディスプレイパネルの輝度特性を一定に保つ
ようにサスティンパルス数を制御する表示面積検出手段
を設けたので、表示負荷率（駆動画素数）が変化しても
常に一定の輝度特性で画像表示を行うことができると共
に、サブフィールド駆動法（例えばＡＤＳサブフィール
ド法）に起因する階調特性の悪化を防止することができ
る。According to the present invention, the display load ratio is detected for each divided display period (for example, each subfield), and the number of sustain pulses is controlled based on the detected output so as to keep the luminance characteristics of the display panel constant. Since the display area detecting means is provided, even if the display load ratio (the number of driving pixels) changes, it is possible to always display an image with a constant luminance characteristic and to use a subfield driving method (for example, ADS subfield method). It is possible to prevent the deterioration of the gradation characteristics due to the above.
【００２８】さらに、ｎビットの入力映像信号をｍビッ
ト（ｍ≦ｎ−１）の映像信号に変換すると共に、その中
間レベルを隣接駆動レベルから求める中間調表示手段を
表示面積検出手段の前段に設けて、表示面積検出手段を
ｎビット用からｍビット用にすることができるので、表
示面積検出手段の構成を簡単にすることができる。例え
ば、表示面積検出手段を各分割表示期間毎の表示負荷率
を検出する表示負荷率検出回路（例えばカウンタ）とサ
スティンパルス制御回路（例えばＬＵＴ）で構成した場
合には、表示負荷率検出回路及びサスティンパルス制御
回路をｎ個からｍ個（例えばサブフィールド分）に減ず
ることができる。Further, a halftone display means for converting an n-bit input video signal into an m-bit (m≤n-1) video signal and obtaining an intermediate level thereof from an adjacent drive level is provided.
Since the display area detecting means is provided before the display area detecting means and can be changed from n bits to m bits, the structure of the display area detecting means can be simplified. For example, when the display area detecting means is constituted by a display load ratio detecting circuit (for example, a counter) and a sustain pulse control circuit (for example, LUT) for detecting a display load ratio for each divided display period, the display load ratio detecting circuit and The number of sustain pulse control circuits can be reduced from n to m (for example, for subfields).
【図１】本発明によるディスプレイ装置の駆動回路の実
施の一形態を示すもので、（ａ）は全体のブロック図、
（ｂ）は（ａ）の中間調表示回路の一例である誤差拡散
回路のブロック図である。FIG. 1 shows an embodiment of a drive circuit of a display device according to the present invention, wherein (a) is an overall block diagram,
FIG. 2B is a block diagram of an error diffusion circuit which is an example of the halftone display circuit of FIG.
【図２】サブフィールド駆動法の一例のＡＤＳサブフィ
ールド法を説明するもので、（ａ）は駆動シーケンスを
表わす図、（ｂ）は駆動波形図である。FIGS. 2A and 2B are diagrams for explaining an ADS subfield method as an example of a subfield driving method. FIG. 2A is a diagram illustrating a driving sequence, and FIG. 2B is a driving waveform diagram.
【図３】ディスプレイ装置の駆動回路の従来例を示すブ
ロック図である。FIG. 3 is a block diagram showing a conventional example of a drive circuit of a display device.
【図４】本出願人が既に提案したディスプレイ装置の駆
動回路のブロック図である。FIG. 4 is a block diagram of a drive circuit of a display device proposed by the present applicant.
１０…駆動素子、 １０ｎ…駆動素子群、 １２…映像
信号入力端子、１６…ＰＤＰ（プラズマ・ディスプレイ
・パネル）、１８…ディスプレイ駆動制御回路、 ２
０、２０ａ…表示面積検出回路、３０…中間調表示回
路、 ３２…垂直方向加算回路、３４…水平方向加算回
路、 ３６…誤差検出回路、３８…ｈライン遅延回路
４０…ｄドット遅延回路、４２…出力端子、 ４４…ビ
ット変換回路。DESCRIPTION OF SYMBOLS 10 ... Drive element, 10n ... Drive element group, 12 ... Video signal input terminal, 16 ... PDP (plasma display panel), 18 ... Display drive control circuit, 2
0, 20a: display area detection circuit, 30: halftone display circuit, 32: vertical direction addition circuit, 34: horizontal direction addition circuit, 36: error detection circuit, 38: h line delay circuit
40 d dot delay circuit, 42 output terminal, 44 bit conversion circuit.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小坂井 朝郎 神奈川県川崎市高津区末長1116番地 株 式会社富士通ゼネラル内 (72)発明者 小林 正幸 神奈川県川崎市高津区末長1116番地 株 式会社富士通ゼネラル内 (72)発明者 傳田 勇人 神奈川県川崎市高津区末長1116番地 株 式会社富士通ゼネラル内 (72)発明者 松永 誠司 神奈川県川崎市高津区末長1116番地 株 式会社富士通ゼネラル内 (72)発明者 相田 徹 神奈川県川崎市高津区末長1116番地 株 式会社富士通ゼネラル内 (56)参考文献 特開 平７−44127（ＪＰ，Ａ) 特開 平７−64501（ＪＰ，Ａ) 特開 平５−35205（ＪＰ，Ａ) 特開 平５−61437（ＪＰ，Ａ) 特開 平３−238497（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/00 - 3/38 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Toshiro Kosakai 1116 Suenaga, Takatsu-ku, Kawasaki, Kanagawa Prefecture Inside Fujitsu General Limited (72) Inventor Masayuki Kobayashi 1116, Suenaga, Takatsu-ku, Kawasaki, Kanagawa Fujitsu Limited Within the General (72) Inventor Hayato Denda 1116, Suenaga, Takatsu-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu General Limited (72) Inventor Seiji Matsunaga 1116, Suenaga, Takatsu-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu General Limited (72) Invention Person: Tohru Aida 1116, Suenaga, Takatsu-ku, Kawasaki-shi, Kanagawa Prefecture Inside Fujitsu General Limited (56) References JP-A-7-44127 (JP, A) JP-A-7-64501 (JP, A) JP-A 5- 35205 (JP, A) JP-A-5-61437 (JP, A) JP-A-3-238497 (JP, A) (58) Fields investigated (Int. Cl. 7 , (DB name) G09G 3/00-3/38
Claims (3)
画素の駆動を担い、ディスプレイパネルの１画面表示期
間を表示階調に対応した複数の表示期間に時分割し、各
分割表示期間のサスティンパルス数に重み付けをして多
階調画像を表示するディスプレイ装置において、ｎビッ
ト（ｎは２以上の整数）の入力映像信号をｍビット（ｍ
≦ｎ−１）の映像信号に変換すると共に中間レベルを隣
接駆動レベルから求める中間調表示手段と、この中間調
表示手段のｍビットの映像信号に基づいて各分割表示期
間毎の表示負荷率を検出し、この検出出力に基づいて前
記ディスプレイパネルの輝度特性を一定に保つようにサ
スティンパルス数を制御する表示面積検出手段とを具備
してなることを特徴とするディスプレイ装置の駆動回
路。A plurality of driving elements, each driving element driving a plurality of pixels, and one screen display period of a display panel is time-divided into a plurality of display periods corresponding to display gradations. In a display device that displays a multi-tone image by weighting the number of sustain pulses in a period, an input video signal of n bits (n is an integer of 2 or more) is converted into m bits (m
.Ltoreq.n-1) and a halftone display means for obtaining an intermediate level from adjacent drive levels, and a display load ratio for each divided display period based on the m-bit video signal of the halftone display means. detect, service so as to maintain the luminance characteristics of the display panel on the basis of the detection output constant
A driving circuit for a display device, comprising: a display area detecting means for controlling the number of stin pulses .
と表示した駆動レベルの差を誤差とし、周囲の映像に拡
散する誤差拡散回路としてなる請求項１記載のディスプ
レイ装置の駆動回路。2. The driving circuit according to claim 1, wherein the halftone display means is an error diffusion circuit for diffusing the difference between the video level to be displayed and the displayed driving level as an error and diffusing the difference into the surrounding video.
表示負荷率を検出する表示負荷率検出回路と、この表示
負荷率検出回路の検出出力に基づいて、ディスプレイパ
ネルの輝度特性を一定に保つようにサスティンパルス数
を制御するサスティンパルス制御回路とからなる請求項
１又は２記載のディスプレイ装置の駆動回路。3. A display area detecting means for detecting a display load ratio for each divided display period, and a luminance characteristic of a display panel being fixed based on a detection output of the display load ratio detecting circuit. 3. The driving circuit for a display device according to claim 1, further comprising a sustain pulse control circuit for controlling the number of sustain pulses so as to maintain the number of sustain pulses.
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20778295A JP3206711B2 (en) | 1995-07-21 | 1995-07-21 | Display device drive circuit |
| EP09160329A EP2105912A3 (en) | 1995-07-21 | 1996-07-10 | Drive circuit for display device with uniform luminance characteristics |
| DE69638014T DE69638014D1 (en) | 1995-07-21 | 1996-07-10 | Grayscale control circuit with luminance compensation |
| EP96305064A EP0755043B1 (en) | 1995-07-21 | 1996-07-10 | Gray scale driver with luminance compensation |
| KR1019960028528A KR100445731B1 (en) | 1995-07-21 | 1996-07-15 | The driving circuit of the display device |
| CA002181211A CA2181211C (en) | 1995-07-21 | 1996-07-15 | Drive circuit for display device |
| US08/683,273 US6061040A (en) | 1995-07-21 | 1996-07-18 | Drive circuit for display device |
| TW085108786A TW300989B (en) | 1995-07-21 | 1996-07-19 | |
| AU60688/96A AU716530B2 (en) | 1995-07-21 | 1996-07-22 | Driving circuit for display device |
| KR1020030082249A KR100428870B1 (en) | 1995-07-21 | 2003-11-19 | Drive Circuit for Display Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20778295A JP3206711B2 (en) | 1995-07-21 | 1995-07-21 | Display device drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0934404A JPH0934404A (en) | 1997-02-07 |
| JP3206711B2 true JP3206711B2 (en) | 2001-09-10 |
Family
ID=16545424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20778295A Expired - Fee Related JP3206711B2 (en) | 1995-07-21 | 1995-07-21 | Display device drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3206711B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4799890B2 (en) * | 2004-12-03 | 2011-10-26 | 日立プラズマディスプレイ株式会社 | Display method of plasma display panel |
| JP4965825B2 (en) * | 2005-03-25 | 2012-07-04 | パナソニック株式会社 | Display device |
| JP2006337720A (en) * | 2005-06-02 | 2006-12-14 | Pioneer Electronic Corp | Display device |
-
1995
- 1995-07-21 JP JP20778295A patent/JP3206711B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0934404A (en) | 1997-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100445731B1 (en) | The driving circuit of the display device | |
| JP2795124B2 (en) | Display method of halftone image on display panel | |
| KR100619483B1 (en) | Method of driving display panel and panel display apparatus | |
| KR100379703B1 (en) | Display method and device | |
| JP4464633B2 (en) | Plasma display panel driving apparatus and method | |
| KR19980703292A (en) | Method of driving display device and circuit thereof | |
| KR20080095231A (en) | Plasma display apparatus and method for driving the same | |
| EP1548696B1 (en) | Method and apparatus for driving plasma display panel | |
| JP2964922B2 (en) | Display device drive circuit | |
| JP3206711B2 (en) | Display device drive circuit | |
| JP4165108B2 (en) | Plasma display device | |
| JP3414161B2 (en) | Pseudo halftone image display device | |
| JP3521591B2 (en) | Error diffusion processing device for display device | |
| JPH1039829A (en) | Compensation circuit for distortion of gradation of display device | |
| JP3327058B2 (en) | Pseudo pattern processing circuit | |
| JP2817597B2 (en) | Display device drive circuit | |
| US20050093775A1 (en) | Method of driving a plasma display panel | |
| JP2812287B2 (en) | Display device drive circuit | |
| JP3521592B2 (en) | Error diffusion processing device for display device | |
| JP3381339B2 (en) | Error diffusion circuit for pseudo halftone display | |
| JP3525659B2 (en) | Display device driving method and driving circuit | |
| KR100612391B1 (en) | Plasma display device and image processing method thereof | |
| KR20010009955A (en) | Method of Driving Plasma Display Panel | |
| JPH09244577A (en) | Error diffusion processor for display device | |
| JPH0764502A (en) | Pdp driving circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070706 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |