JPH1038961A - Detecting apparatus for defect of pixel in two-dimensional solid-state image sensing device - Google Patents
Detecting apparatus for defect of pixel in two-dimensional solid-state image sensing deviceInfo
- Publication number
- JPH1038961A JPH1038961A JP8191698A JP19169896A JPH1038961A JP H1038961 A JPH1038961 A JP H1038961A JP 8191698 A JP8191698 A JP 8191698A JP 19169896 A JP19169896 A JP 19169896A JP H1038961 A JPH1038961 A JP H1038961A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- pixel
- address
- image
- pixel information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、二次元固体撮像デ
バイスの画素欠陥検出装置に関し、詳細には、使用中に
不定期かつ瞬間的に発生する画素欠陥を検出する新規な
装置に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a pixel defect detection apparatus for a two-dimensional solid-state imaging device, and more particularly, to a novel apparatus for detecting pixel defects that occur irregularly and instantaneously during use.
【０００２】[0002]
【従来の技術】多数の受光素子を二次元状に配列して構
成する二次元固体撮像デバイスは、小型軽量・低電力と
いう特長から、画像を取り込むためのあらゆる用途に利
用されているが、小さな半導体チップ上に微細な受光素
子を高密度で作り込むため、欠陥の絶無化が相当に困難
である。特に、電荷転送機構（ＣＣＤ）を一体化したい
わゆるモノリシック型は構造が複雑でその傾向が一層強
く、画素欠陥の検出は欠かせない。2. Description of the Related Art A two-dimensional solid-state imaging device in which a large number of light receiving elements are arranged two-dimensionally has been used in all applications for capturing images because of its features of small size, light weight, and low power. Since fine light receiving elements are formed on a semiconductor chip at high density, it is considerably difficult to eliminate defects. In particular, a so-called monolithic type in which a charge transfer mechanism (CCD) is integrated has a complicated structure and the tendency is more intense, and detection of a pixel defect is indispensable.
【０００３】図４は従来の画素欠陥検出装置の概略構成
図であり、１はレンズ２を介して任意視野範囲３の画像
を撮像する二次元撮像デバイス（以下「撮像デバイス」
と略すこともある）である。この撮像デバイス１は、二
次元状に配列された多数の受光素子（図では便宜的に３
×３個の素子１ａ〜１ｉ）と、各受光素子の出力を外部
に転送する電荷転送機構１ｊとを備え、撮像デバイス１
からの画像出力は、Ａ／Ｄ変換器４でディジタル信号に
変換された後、撮像デバイス１の画素数と同じ記憶容量
を有するフレームメモリ５に一旦記憶され、このフレー
ムメモリ５の記憶内容がアドレス順に読み出され、欠陥
画素判定回路６を経て外部に出力されるようになってい
る。FIG. 4 is a schematic configuration diagram of a conventional pixel defect detecting device. Reference numeral 1 denotes a two-dimensional image pickup device (hereinafter, referred to as an “image pickup device”) that picks up an image in an arbitrary visual field range 3 via a lens 2.
May be abbreviated). This image pickup device 1 has a large number of light receiving elements (3D for convenience in the drawing) arranged two-dimensionally.
× 3 elements 1a to 1i) and a charge transfer mechanism 1j for transferring the output of each light receiving element to the outside.
Is converted into a digital signal by the A / D converter 4 and then temporarily stored in a frame memory 5 having the same storage capacity as the number of pixels of the imaging device 1. They are sequentially read out and output to the outside via the defective pixel determination circuit 6.
【０００４】ここで、欠陥画素判定回路６には、欠陥登
録ＲＯＭ７からの欠陥画素アドレスが入力しており、フ
レームメモリ５の読み出しアドレスがこの欠陥アドレス
と一致した場合には、その読み出しアドレスの画素情報
を、例えば直前のアドレスの画素情報に置き換えるなど
の救済処置をとった後、外部に出力するようになってい
る。Here, a defective pixel address from the defect registration ROM 7 is input to the defective pixel determination circuit 6, and when the read address of the frame memory 5 matches this defective address, the pixel of the read address is determined. The information is output to the outside after taking a remedy such as replacing the information with the pixel information of the immediately preceding address.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、かかる
従来の画素欠陥検出装置にあっては、あらかじめ欠陥画
素のアドレスを欠陥登録ＲＯＭ７に書き込んでおく必要
があり、明らかな欠陥にしか対応できないものであった
ため、例えば、使用中に不定期かつ瞬間的に発生するよ
うなランダム欠陥にはまったく対処できないという問題
点があった。However, in such a conventional pixel defect detection device, it is necessary to write the address of the defective pixel in the defect registration ROM 7 in advance, and it is possible to deal with only obvious defects. Therefore, for example, there is a problem that random defects that occur irregularly and instantaneously during use cannot be dealt with at all.
【０００６】なお、ランダム欠陥としては、例えば、半
導体基板の結晶欠陥などを要因とするトラップの存在に
よるものが知られており、この種のランダム欠陥は、き
わめて希にしか発生しないものの、特に、画素単位の分
解能で目標を追尾するような用途（例えばビデオカメラ
の焦点調節装置）ではシステムの信頼性を著しく損なう
から、到底、見過すことのできない問題点である。[0006] Incidentally, as a random defect, for example, a defect due to the existence of a trap caused by a crystal defect or the like of a semiconductor substrate is known. This type of random defect is very rarely generated. In applications where a target is tracked with a resolution of a pixel unit (for example, a focus adjustment device of a video camera), the reliability of the system is significantly impaired, and this is a problem that cannot be overlooked at all.
【０００７】そこで、本発明は、使用中に不定期かつ瞬
間的に発生するランダム欠陥を検出できる有益な技術の
提供を目的とする。Accordingly, an object of the present invention is to provide a useful technique capable of detecting a random defect that occurs irregularly and instantaneously during use.
【０００８】[0008]
【課題を解決するための手段】請求項１記載の発明は、
二次元固体撮像デバイスからのフレーム画像を交互に記
憶する第１フレームメモリ及び第２フレームメモリと、
前記第１及び第２フレームメモリの同一アドレスの画素
情報を比較する比較手段と、前記比較手段の比較結果が
一致のとき、比較対象となったアドレスの画素情報を出
力する出力手段と、前記比較手段の比較結果が不一致の
とき、次記憶順のフレーム画像を撮像する間、前記二次
元固体撮像デバイスの撮像範囲を１画素若しくは数画素
移動する移動手段と、前記比較手段の比較結果が不一致
のとき、次記憶順のフレーム画像を記憶した前記第１又
は第２フレームメモリのアドレスを、前記移動手段によ
る移動画素数分だけ同移動方向と逆方向に補正する補正
手段と、を備えたことを特徴とする。According to the first aspect of the present invention,
A first frame memory and a second frame memory for alternately storing frame images from the two-dimensional solid-state imaging device;
Comparing means for comparing pixel information at the same address in the first and second frame memories; and output means for outputting pixel information at an address to be compared when the comparison result of the comparing means matches; When the comparison result of the means does not match, the moving means for moving the imaging range of the two-dimensional solid-state imaging device by one pixel or several pixels while capturing a frame image in the next storage order, and the comparison result of the comparison means does not match. And correcting means for correcting the address of the first or second frame memory storing the frame images in the next storage order by the number of pixels moved by the moving means in the same moving direction and in the opposite direction. Features.
【０００９】請求項１記載の発明では、時間軸上で隣り
合う二つのフレーム間の画素が比較され、一致の場合に
正常が、不一致の場合にランダム欠陥が判定される。請
求項２記載の発明は、二次元固体撮像デバイスからのフ
レーム画像を記憶するフレームメモリと、所定の基準情
報に基づいて前記フレームメモリの各アドレスの画素情
報のなかから仮の欠陥画素情報を抽出する抽出手段と、
前記仮の欠陥画素情報を記憶する画素メモリと、前記抽
出手段によって仮の欠陥画素情報が抽出されたとき、次
記憶順のフレーム画像を撮像する間、前記二次元固体撮
像デバイスの撮像範囲を１画素若しくは数画素移動する
移動手段と、前記画像メモリに記憶された仮の画素情報
と次記憶順のフレーム画像の仮の画素情報に相当する画
素情報とを比較し不一致の場合に次記憶順のフレーム画
像の仮の画素情報に相当する画素情報を選択して出力す
る出力手段と、を備えたことを特徴とする。According to the first aspect of the present invention, pixels between two adjacent frames on the time axis are compared with each other, and a normal is determined when they match, and a random defect is determined when they do not match. According to a second aspect of the invention, a frame memory for storing a frame image from a two-dimensional solid-state imaging device, and temporary defective pixel information is extracted from pixel information at each address of the frame memory based on predetermined reference information. Extraction means for
A pixel memory for storing the temporary defective pixel information; and, when the temporary defective pixel information is extracted by the extracting unit, the imaging range of the two-dimensional solid-state imaging device is set to 1 while capturing a frame image in the next storage order. A moving means for moving a pixel or several pixels, and comparing the temporary pixel information stored in the image memory with the pixel information corresponding to the temporary pixel information of the frame image in the next storage order. Output means for selecting and outputting pixel information corresponding to temporary pixel information of the frame image.
【００１０】請求項２記載の発明では、１個のフレーム
メモリによって請求項１記載の発明と同等の作用が得ら
れる。According to the second aspect of the present invention, the same operation as that of the first aspect can be obtained by one frame memory.
【００１１】[0011]
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。図１〜図２は本発明に係る二次元固体
撮像デバイスの画素欠陥検出装置の第１実施例を示す図
である。図１において、１０はレンズ、１１は走査機
構、１２は二次元固体撮像デバイス、１３は信号処理回
路、１４は制御回路、１５は画像利用部（例えばディス
プレイ）である。Embodiments of the present invention will be described below with reference to the drawings. FIGS. 1 and 2 are views showing a first embodiment of a pixel defect detection apparatus for a two-dimensional solid-state imaging device according to the present invention. In FIG. 1, reference numeral 10 denotes a lens, 11 denotes a scanning mechanism, 12 denotes a two-dimensional solid-state imaging device, 13 denotes a signal processing circuit, 14 denotes a control circuit, and 15 denotes an image utilization unit (for example, a display).
【００１２】レンズ１０は従来例（図４）のレンズ２に
相当し、撮像デバイス１２は従来例の撮像デバイス１に
相当（注）するが、走査機構１１と制御回路１４の全
部、及び信号処理回路１３の一部は本実施例に特有のも
のである。注：本実施例の撮像デバイス１２の画素数
は、従来例の撮像デバイスの画素数よりも少なくとも１
列分又は１行分多い点で相違する。以下、本実施例の撮
像デバイス１２の画素数を従来よりも１列多いｎ×（ｍ
＋１）とする。但し、ｎは１列あたりの画素数、ｍは１
行あたりの画素数であり、フレームサイズはｎ×ｍであ
る（理由後述）。The lens 10 corresponds to the lens 2 of the conventional example (FIG. 4), and the image pickup device 12 corresponds to the image pickup device 1 of the conventional example (note). However, all of the scanning mechanism 11 and the control circuit 14 and signal processing are performed. A part of the circuit 13 is specific to this embodiment. Note: The number of pixels of the imaging device 12 of this embodiment is at least one more than that of the imaging device of the conventional example.
The difference is that there are more columns or one row. Hereinafter, the number of pixels of the imaging device 12 according to the present embodiment is increased by n × (m
+1). Here, n is the number of pixels per column, and m is 1.
This is the number of pixels per row, and the frame size is n × m (the reason will be described later).
【００１３】まず、走査機構（移動手段）１１について
説明する。この走査機構１１は、制御回路１４からの制
御信号に従って、撮像デバイス１２の撮像範囲を１画素
又は数画素きざみで移動できるものであり、例えば、特
開昭６３−１９３６７８号公報に記載された「走査手
段」を利用できる。この走査手段は、レンズ１０からの
光を垂直走査鏡で反射するとともに、この垂直走査鏡か
らの光を水平走査鏡で反射して撮像デバイス１２に導く
ことにより、撮像デバイス１２の撮像範囲を１画素単位
で垂直・水平方向に移動できるようにしたものである。
また、同公報には、他の走査手段として、レンズ１０か
らの光を「光軸に対して所定の傾きを有し、且つ、光軸
を中心として回転可能な光透過板」を透して撮像デバイ
ス１２に導く例も示されている。特に限定しないが、図
１の走査機構１１は、後者の走査手段である。すなわ
ち、走査機構１１は、光軸１６に対して所定の傾きを有
するとともに、光軸１６を中心として回転可能な光透過
板１１ａを備え、その回転角度は、制御回路１４からの
制御信号１４ａによってきめ細かく制御されるようにな
っている。First, the scanning mechanism (moving means) 11 will be described. The scanning mechanism 11 can move the imaging range of the imaging device 12 by one pixel or several pixels in accordance with a control signal from the control circuit 14, and is described in, for example, JP-A-63-193678. Scanning means "can be used. The scanning means reflects the light from the lens 10 with a vertical scanning mirror, and reflects the light from the vertical scanning mirror with a horizontal scanning mirror to guide it to the imaging device 12, thereby setting the imaging range of the imaging device 12 to one. It can be moved vertically and horizontally in pixel units.
In the same publication, as another scanning means, light from the lens 10 is transmitted through a “light transmitting plate having a predetermined inclination with respect to the optical axis and rotatable about the optical axis”. An example of leading to the imaging device 12 is also shown. Although not particularly limited, the scanning mechanism 11 in FIG. 1 is the latter scanning means. That is, the scanning mechanism 11 includes a light transmitting plate 11 a having a predetermined inclination with respect to the optical axis 16 and rotatable about the optical axis 16, and its rotation angle is controlled by a control signal 14 a from the control circuit 14. It is controlled finely.
【００１４】次に、図２を用いて信号処理回路１３の構
成を説明する。図２には、類似のブロックが上下に描か
れているが、取り敢えず上側のブロック（Ａ）に注目さ
れたい。信号処理回路１３は、フレーム振り分け回路１
３ａ、第１フレームメモリ１３ｂ、第２フレームメモリ
１３ｃ、補正手段１３ｄ、比較手段１３ｅ、出力手段１
３ｆを備え、これら各部の詳細な機能は、次のとおりで
ある。 ● フレーム振り分け回路１３ａ：撮像デバイス１２か
らのｎ×ｍサイズのフレーム画像を、フレーム単位に第
１フレームメモリ１３ｂと第２フレームメモリ１３ｃに
振り分ける。図（Ａ）では、Ｋ−１フレームの画像を第
１フレームメモリ１３ｂに振り分け、その次のＫフレー
ムの画像を第２フレームメモリ１３ｃに振り分ける様子
を示している。 ● 第１フレームメモリ１３ｂ及び第２フレームメモリ
１３ｃ：振り分けられたフレーム画像を記憶できる少な
くともｎ×ｍ画素分のアドレス空間（記憶容量）をも
つ。どちらか一方に現在のフレーム画像を記憶し、他方
に一つ前のフレーム画像を記憶する。 ● 補正手段１３ｄ：第１フレームメモリ１３ｂ及び第
２フレームメモリ１３ｃの記憶アドレス並びに読み出し
アドレスを発生するが、さらに、後述の「撮像範囲の移
動」を行った際に、移動フレーム画像のアドレスを移動
前のアドレスに戻すためのアドレス補正を行う機能を有
する。 ● 比較手段１３ｅ：第１フレームメモリ１３ｂ及び第
２フレームメモリ１３ｃの同一アドレスの画素情報を比
較して一致／不一致を判定する。撮像範囲の画像に変化
がない場合やランダム欠陥がない場合は常に一致を判定
するが、画像に画素単位の変化が現れた場合（ランダム
欠陥のおそれあり）は不一致を判定する。 ● 出力手段１３ｆ：比較手段１３ｅで一致を判定して
いる間、最新のフレーム画像を記憶しているフレームメ
モリ（図（Ａ）では第２フレームメモリ１３ｃ）の出力
のうち比較対象となったアドレスの画像情報を選択して
出力する。Next, the configuration of the signal processing circuit 13 will be described with reference to FIG. In FIG. 2, similar blocks are depicted above and below, but for the moment notice the upper block (A). The signal processing circuit 13 includes the frame distribution circuit 1
3a, first frame memory 13b, second frame memory 13c, correction means 13d, comparison means 13e, output means 1
3f, and the detailed functions of these units are as follows. A frame distribution circuit 13a: distributes an n × m frame image from the imaging device 12 to the first frame memory 13b and the second frame memory 13c in frame units. FIG. 5A shows a state in which the image of the K-1 frame is allocated to the first frame memory 13b, and the image of the next K frame is allocated to the second frame memory 13c. The first frame memory 13b and the second frame memory 13c: have an address space (storage capacity) of at least n × m pixels capable of storing the divided frame images. One of them stores the current frame image, and the other stores the previous frame image. ● Correcting means 13d: generates a storage address and a read address of the first frame memory 13b and the second frame memory 13c, and further moves an address of a moving frame image when “moving an imaging range” described later is performed. It has a function of performing address correction for returning to the previous address. ● Comparison means 13e: Compares pixel information at the same address in the first frame memory 13b and the second frame memory 13c to determine a match / mismatch. When there is no change in the image in the imaging range or when there is no random defect, a match is always determined. However, when a change in a pixel unit appears in the image (there is a possibility of a random defect), a mismatch is determined. Output means 13f: an address to be compared among the outputs of the frame memory (the second frame memory 13c in FIG. 13A) storing the latest frame image while the comparison means 13e determines the match. And outputs the selected image information.
【００１５】このような構成において、例えば、Ｋフレ
ームの任意画素（便宜的に（ｉ，ｊ）画素とする）が変
化したとすると、図（Ａ）の比較手段１３ｅにおけるア
ドレス（ｉ，ｊ）の比較結果が不一致になる。不一致の
結果は制御回路１４に伝えられ、制御回路１４からの制
御信号１４ａに応答して走査機構１１が回転し、撮像デ
バイス１２の撮像範囲を水平方向に１画素分移動する。In such a configuration, for example, if an arbitrary pixel (referred to as (i, j) pixel for convenience) of the K frame changes, the address (i, j) in the comparing means 13e in FIG. Will not match. The result of the mismatch is transmitted to the control circuit 14, and the scanning mechanism 11 rotates in response to the control signal 14a from the control circuit 14, and moves the imaging range of the imaging device 12 by one pixel in the horizontal direction.
【００１６】移動後の撮像範囲のフレームは、図（Ｂ）
に、Ｋ＋１フレームとして示してある。なお、図（Ｂ）
の各部は説明の都合上別記してあるが、図（Ａ）の各部
と同一のものである。Ｋ＋１フレームの画像は、Ｋ−１
フレームの画像に上書きされる。すなわち、第１フレー
ムメモリ１３ｂに記憶される。Ｋフレームの画素（ｉ，
ｊ）に相当するＫ＋１フレームの画素は、１画素水平方
向にずれた（ｉ＋１，ｊ）の画素である。The frame in the imaging range after the movement is shown in FIG.
In FIG. In addition, FIG.
Are shown separately for convenience of explanation, but are the same as those shown in FIG. The image of the K + 1 frame is K-1
Overwritten with the image of the frame. That is, it is stored in the first frame memory 13b. The pixels of the K frame (i,
The pixel of the (K + 1) th frame corresponding to (j) is a pixel (i + 1, j) shifted by one pixel in the horizontal direction.
【００１７】補正手段１３ｄは、第２フレームメモリ１
３ｃのアドレス（ｉ，ｊ）を指定する際に、通常は、第
１フレームメモリ１３ｂのアドレスも（ｉ，ｊ）を指定
するが、移動後のフレームを記憶したフレームメモリ
（この場合第１フレームメモリ１３ｂ）については、
“ｉ”に“１”を加算してアドレスを補正し、（ｉ＋
１，ｊ）を指定する。The correction means 13d includes a second frame memory 1
When the address (i, j) of the third frame 3c is specified, the address of the first frame memory 13b is also normally specified as (i, j). However, the frame memory storing the moved frame (the first frame in this case) Regarding the memory 13b),
The address is corrected by adding “1” to “i”, and (i +
1, j).
【００１８】したがって、図（Ｂ）の比較手段では、Ｋ
フレームの画素（ｉ，ｊ）とＫ＋１フレームの画素（ｉ
＋１，ｊ）とが比較されることとなり、この場合、一致
が判定されるから、ランダム欠陥ではなく、真の画像変
化であることが識別され、Ｋフレームの画素（ｉ，ｊ）
あるいはＫ＋１フレームの画素（ｉ＋１，ｊ）が出力手
段１３ｆによって外部に取り出される。Therefore, the comparison means of FIG.
The pixel (i, j) of the frame and the pixel (i
+1 and j). In this case, since a match is determined, it is identified that the image is not a random defect but a true image change, and the pixel (i, j) of the K frame is determined.
Alternatively, the pixel (i + 1, j) of the K + 1 frame is taken out by the output means 13f.
【００１９】一方、Ｋフレームの画素（ｉ，ｊ）とＫ＋
１フレームの画素（ｉ＋１，ｊ）とが一致しなかった場
合は、Ｋフレームの画素（ｉ，ｊ）だけが瞬間的に変化
したランダム欠陥であるから、この場合は、Ｋフレーム
の画素（ｉ，ｊ）を捨て、Ｋ＋１フレームの画素（ｉ＋
１，ｊ）が出力手段１３ｆによって外部に取り出され
る。On the other hand, the pixel (i, j) of the K frame and K +
If the pixel (i + 1, j) of one frame does not match, only the pixel (i, j) of the K frame is a random defect that has momentarily changed. In this case, the pixel (i) of the K frame , J) are discarded, and pixels (i +
1, j) are taken out by the output means 13f.
【００２０】以上のように、本実施例によれば、使用中
に発生する瞬間的な画素変化を検出してランダム欠陥を
判定でき、特に、画素単位の分解能で目標を追尾するシ
ステムの信頼性を大幅に改善できる、という従来技術に
はない格別有利な効果が得られる。なお、上記実施例で
は、図２（Ａ）の状態で不一致を判定したときに、走査
機構１１を制御して撮像範囲を移動させているがこれに
限らない。フレームごとに常に撮像範囲を移動させても
構わない。As described above, according to this embodiment, a random defect can be determined by detecting an instantaneous pixel change occurring during use, and in particular, the reliability of a system for tracking a target with a resolution of a pixel unit. Can be greatly improved, which is not available in the prior art. In the above embodiment, when the mismatch is determined in the state of FIG. 2A, the scanning mechanism 11 is controlled to move the imaging range. However, the present invention is not limited to this. The imaging range may always be moved for each frame.
【００２１】図３は本発明に係る二次元固体撮像デバイ
スの画素欠陥検出装置の第２実施例を示す図である。図
３において、２０はレンズ、２１は走査機構（移動手
段）、２２は二次元固体撮像デバイス、２３は制御回路
であり、これらは、第１実施例のレンズ１０、走査機構
１１、撮像デバイス１２及び制御回路１４に相当するも
のであるから、敢えて説明を加えない。FIG. 3 is a diagram showing a second embodiment of the pixel defect detecting device of the two-dimensional solid-state imaging device according to the present invention. In FIG. 3, reference numeral 20 denotes a lens, 21 denotes a scanning mechanism (moving means), 22 denotes a two-dimensional solid-state imaging device, and 23 denotes a control circuit, which are the lens 10, the scanning mechanism 11, and the imaging device 12 of the first embodiment. Since it is equivalent to the control circuit 14, no further explanation is given.
【００２２】２４は信号検出部（抽出手段）、２５は信
号書き込み部、２６は画素メモリ、２７はアドレス変換
部、２８は出力部（出力手段）である。各部の詳細な機
能は、次のとおりである。 ● 信号検出部２４：撮像デバイス２２からのフレーム
画像を記憶するための１フレーム分のフレームメモリ２
４ａを有し、さらに、所定の基準情報に基づいて、フレ
ームメモリの各アドレスの画素情報のなかから、仮の欠
陥画像情報を抽出するという機能、及び、仮の欠陥画像
情報を抽出したときに、制御回路２３に対して撮像範囲
の移動を指令するとともに、当該アドレス（便宜的に
（ｉ，ｊ））の画像情報と次フレームの相当アドレス
（便宜的に（ｉ＋１，ｊ））の画像情報を信号書き込み
部２５に出力するという機能を有する。なお、次フレー
ムの相当アドレスの“＋１”は、撮像範囲の移動量を表
わしている。ここで、所定の基準情報とは、ランダム欠
陥発生時の典型的（又は代表的）な画素情報であり、例
えば、ランダム欠陥画素の経験的な画素レベル情報であ
る。 ● 信号書き込み部２５：仮の欠陥画像情報を判定した
ときのアドレス（ｉ，ｊ）の画像情報を画素メモリ２６
に書き込むという機能を有するほか、次フレームの相当
アドレス（ｉ＋１，ｊ）の画像情報を出力部２８に出力
するという機能を有する。 ● 画素メモリ２６：少なくとも１画素分の記憶容量を
有するメモリである。 ● アドレス変換部２７：画像メモリ２６に記憶されて
いるアドレス（ｉ，ｊ）の画像情報を読み出して出力部
２８に出力するものであるが、その際に、同アドレス
（ｉ，ｊ）を次フレームの相当アドレス（ｉ＋１，ｊ）
に一致させる補正処理を行う。 ● 出力部２８：画像メモリ２６から読み出されたアド
レス（ｉ，ｊ）の画像情報と、次フレームの相当アドレ
ス（ｉ＋１，ｊ）の画像情報とを比較する。一致の場合
は、いずれかの画像情報を出力し、不一致の場合は、ア
ドレス（ｉ，ｊ）の画像情報がランダム欠陥によるもの
として棄却し、次フレームの相当アドレス（ｉ＋１，
ｊ）の画像情報を出力する。Reference numeral 24 denotes a signal detection section (extraction means), 25 denotes a signal writing section, 26 denotes a pixel memory, 27 denotes an address conversion section, and 28 denotes an output section (output means). The detailed functions of each unit are as follows. ● Signal detection unit 24: One frame of frame memory 2 for storing a frame image from the imaging device 22
4a, a function of extracting temporary defect image information from pixel information of each address of the frame memory based on predetermined reference information, and a function of extracting temporary defect image information. , The control circuit 23 is instructed to move the imaging range, and the image information of the address (for convenience (i, j)) and the image information of the corresponding address of the next frame (for convenience (i + 1, j)) Is output to the signal writing unit 25. In addition, “+1” of the address corresponding to the next frame indicates the moving amount of the imaging range. Here, the predetermined reference information is typical (or representative) pixel information when a random defect occurs, and is, for example, empirical pixel level information of a random defective pixel. The signal writing unit 25 stores the image information at the address (i, j) at the time of determining the temporary defective image information in the pixel memory 26.
In addition to the function of writing the image information at the address (i + 1, j) corresponding to the next frame to the output unit 28. ● Pixel memory 26: A memory having a storage capacity of at least one pixel. An address conversion unit 27 reads out the image information of the address (i, j) stored in the image memory 26 and outputs it to the output unit 28. At this time, the address (i, j) is Equivalent address of frame (i + 1, j)
Is performed so as to match. The output unit 28 compares the image information of the address (i, j) read from the image memory 26 with the image information of the corresponding address (i + 1, j) of the next frame. If they match, any image information is output. If they do not match, the image information at the address (i, j) is rejected as being due to a random defect, and the corresponding address (i + 1,
Output the image information of j).
【００２３】このような構成によれば、第１実施例と同
様な効果を得られる上、１個のフレームメモリと高々１
画素分の画素メモリ２６を備えればよいから、上述の第
１実施例に比べて、メモリコストを大幅に抑えることが
できるという特有のメリットがある。但し、本実施例は
１フレームあたり１個を越える量のランダム欠陥には対
応できないが、一般にランダム欠陥の数が１画素以上に
なることは珍しいので、実用上差し支えないし、もし、
心配であれば、第１実施例の構成を採用すればよい。要
は、メモリコストと信頼性のどちらを優先するかで決め
ればよい。According to such a configuration, the same effect as that of the first embodiment can be obtained, and one frame memory and at most one
Since it is sufficient to provide the pixel memory 26 for the pixels, there is a unique merit that the memory cost can be greatly reduced as compared with the first embodiment. However, although the present embodiment cannot cope with an amount of random defects exceeding one per frame, it is rare that the number of random defects becomes one pixel or more.
If worried, the configuration of the first embodiment may be adopted. In short, it is only necessary to decide whether to prioritize memory cost or reliability.
【００２４】[0024]
【発明の効果】請求項１、２記載の発明によれば、使用
中に不定期かつ瞬間的に発生するランダム欠陥を検出で
き、また、請求項２記載の発明によれば、フレームメモ
リを１個にしてメモリコストを削減できる。According to the first and second aspects of the present invention, random defects that occur irregularly and instantaneously during use can be detected. It is possible to reduce the memory cost by dividing the number.
【図１】第１実施例の全体概略構成図である。FIG. 1 is an overall schematic configuration diagram of a first embodiment.
【図２】第１実施例の信号処理回路を含む概念構成図で
ある。FIG. 2 is a conceptual configuration diagram including a signal processing circuit of the first embodiment.
【図３】第２実施例の全体構成図である。FIG. 3 is an overall configuration diagram of a second embodiment.
【図４】従来例の全体概略構成図である。FIG. 4 is an overall schematic configuration diagram of a conventional example.
１１：走査機構（移動手段） １２：二次元固体撮像デバイス １３ｂ：第１フレームメモリ １３ｃ：第２フレームメモリ １３ｄ：補正手段 １３ｅ：比較手段 １３ｆ：出力手段 ２１：走査機構（移動手段） ２４：信号検出部（抽出手段） ２４ａ：フレームメモリ ２６：画素メモリ ２８：出力部（出力手段） 11: scanning mechanism (moving means) 12: two-dimensional solid-state imaging device 13b: first frame memory 13c: second frame memory 13d: correcting means 13e: comparing means 13f: output means 21: scanning mechanism (moving means) 24: signal Detecting unit (extracting means) 24a: Frame memory 26: Pixel memory 28: Output unit (output means)
Claims (2)
像を交互に記憶する第１フレームメモリ及び第２フレー
ムメモリと、 前記第１及び第２フレームメモリの同一アドレスの画素
情報を比較する比較手段と、 前記比較手段の比較結果が一致のとき、比較対象となっ
たアドレスの画素情報を出力する出力手段と、 前記比較手段の比較結果が不一致のとき、次記憶順のフ
レーム画像を撮像する間、前記二次元固体撮像デバイス
の撮像範囲を１画素若しくは数画素移動する移動手段
と、 前記比較手段の比較結果が不一致のとき、次記憶順のフ
レーム画像を記憶した前記第１又は第２フレームメモリ
のアドレスを、前記移動手段による移動画素数分だけ同
移動方向と逆方向に補正する補正手段と、を備えたこと
を特徴とする二次元固体撮像デバイスの画素欠陥検出装
置。A first frame memory and a second frame memory for alternately storing frame images from a two-dimensional solid-state imaging device; and a comparing means for comparing pixel information at the same address in the first and second frame memories. An output unit that outputs pixel information of an address that is a comparison target when the comparison result of the comparison unit matches, and when the comparison result of the comparison unit does not match, while capturing a frame image in the next storage order, A moving unit for moving the imaging range of the two-dimensional solid-state imaging device by one pixel or several pixels; and when the comparison result of the comparing unit does not match, the first or second frame memory storing the frame image in the next storage order. Correction means for correcting an address by the number of pixels moved by the movement means in the same direction and in the opposite direction. Pixel defect detection device.
像を記憶するフレームメモリと、 所定の基準情報に基づいて前記フレームメモリの各アド
レスの画素情報のなかから仮の欠陥画素情報を抽出する
抽出手段と、 前記仮の欠陥画素情報を記憶する画素メモリと、 前記抽出手段によって仮の欠陥画素情報が抽出されたと
き、次記憶順のフレーム画像を撮像する間、前記二次元
固体撮像デバイスの撮像範囲を１画素若しくは数画素移
動する移動手段と、 前記画像メモリに記憶された仮の画素情報と次記憶順の
フレーム画像の仮の画素情報に相当する画素情報とを比
較し不一致の場合に次記憶順のフレーム画像の仮の画素
情報に相当する画素情報を選択して出力する出力手段
と、を備えたことを特徴とする二次元固体撮像デバイス
の画素欠陥検出装置。2. A frame memory for storing a frame image from a two-dimensional solid-state imaging device, and extraction means for extracting temporary defective pixel information from pixel information at each address of the frame memory based on predetermined reference information. A pixel memory that stores the temporary defective pixel information; and an image capturing range of the two-dimensional solid-state imaging device while capturing the frame image in the next storage order when the temporary defective pixel information is extracted by the extraction unit. Means for moving one pixel or several pixels, and comparing the provisional pixel information stored in the image memory with the pixel information corresponding to the provisional pixel information of the frame image in the next storage order. Output means for selecting and outputting pixel information corresponding to provisional pixel information of the frame images in the order of the frame images. Output device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8191698A JPH1038961A (en) | 1996-07-22 | 1996-07-22 | Detecting apparatus for defect of pixel in two-dimensional solid-state image sensing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8191698A JPH1038961A (en) | 1996-07-22 | 1996-07-22 | Detecting apparatus for defect of pixel in two-dimensional solid-state image sensing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1038961A true JPH1038961A (en) | 1998-02-13 |
Family
ID=16278996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8191698A Withdrawn JPH1038961A (en) | 1996-07-22 | 1996-07-22 | Detecting apparatus for defect of pixel in two-dimensional solid-state image sensing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1038961A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001052525A3 (en) * | 2001-03-30 | 2002-01-31 | Sinar Ag | Digital photography method and digital camera |
| JP2003298949A (en) * | 2002-04-05 | 2003-10-17 | Mitsubishi Electric Corp | Method for detecting flicker defect, video correction method, and solid-state image pickup apparatus |
| JP2007200385A (en) * | 2006-01-24 | 2007-08-09 | Sony Corp | Recording/reproducing device and defect determination method |
| CN115008165A (en) * | 2022-07-26 | 2022-09-06 | 深圳科瑞技术股份有限公司 | Memory bank assembling equipment |
-
1996
- 1996-07-22 JP JP8191698A patent/JPH1038961A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001052525A3 (en) * | 2001-03-30 | 2002-01-31 | Sinar Ag | Digital photography method and digital camera |
| JP2003298949A (en) * | 2002-04-05 | 2003-10-17 | Mitsubishi Electric Corp | Method for detecting flicker defect, video correction method, and solid-state image pickup apparatus |
| JP2007200385A (en) * | 2006-01-24 | 2007-08-09 | Sony Corp | Recording/reproducing device and defect determination method |
| US7826325B2 (en) | 2006-01-24 | 2010-11-02 | Sony Corporation | Recording and reproducing apparatus and defect determination method |
| CN115008165A (en) * | 2022-07-26 | 2022-09-06 | 深圳科瑞技术股份有限公司 | Memory bank assembling equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7893972B2 (en) | Method and apparatus for real time identification and correction of pixel defects for image sensor arrays | |
| EP1500045B1 (en) | Image rotation correction for video or photographic equipment | |
| CN103581578A (en) | Image pickup apparatus and image pickup method | |
| JP2003283907A (en) | Imaging device | |
| US5978021A (en) | Apparatus producing a high definition picture and method thereof | |
| JPH1038961A (en) | Detecting apparatus for defect of pixel in two-dimensional solid-state image sensing device | |
| JP2000350101A (en) | Solid-state image pickup device and image information acquisition device | |
| US6876387B1 (en) | Digital zoom-out processing apparatus | |
| US20130293732A1 (en) | Imaging systems and methods | |
| US20210287384A1 (en) | Camera module, imaging device, and image processing method using fixed geometric characteristics | |
| JP6759088B2 (en) | Imaging device and its control method and program | |
| JP2002196227A (en) | Ranging sensor and ranging device | |
| JPH0865567A (en) | Image pickup device | |
| KR102518373B1 (en) | Image sensor and electronic device including the same | |
| JPH07283999A (en) | Image synthesizer and image photographing device | |
| JP4123623B2 (en) | Image signal processing apparatus and method | |
| EP2091233B1 (en) | Imaging apparatus | |
| JPH0846856A (en) | Hand shake correcting device | |
| JP2007181064A (en) | Imaging apparatus and its defective pixel correction method | |
| US7839433B2 (en) | Imaging apparatus | |
| US20230012537A1 (en) | Image pickup apparatus | |
| JPH08265522A (en) | Image input device | |
| JPH03145880A (en) | Device for preventing picture blur | |
| JP2735264B2 (en) | Motion compensated imaging device | |
| JP2003259221A (en) | Circuit for detecting and correcting defective pixel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031007 |