JPH10335678A - Diode - Google Patents
DiodeInfo
- Publication number
- JPH10335678A JPH10335678A JP9140482A JP14048297A JPH10335678A JP H10335678 A JPH10335678 A JP H10335678A JP 9140482 A JP9140482 A JP 9140482A JP 14048297 A JP14048297 A JP 14048297A JP H10335678 A JPH10335678 A JP H10335678A
- Authority
- JP
- Japan
- Prior art keywords
- type impurity
- impurity region
- diode
- semiconductor substrate
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は交流電流の整流等に
用いられるダイオードに係わり、特に、半導体基板の主
表面に横方向に形成されるラテラル型のダイオードに関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a diode used for rectifying an alternating current and the like, and more particularly to a lateral diode formed on a main surface of a semiconductor substrate in a lateral direction.
【０００２】[0002]
【従来の技術】近年、例えば非接触型のＩＣ（半導体集
積回路）カードのように、電波によって電力供給とデー
タ伝送とが行われる記憶媒体が実用化されている。この
ような記憶媒体では、受信した交流電流を整流して直流
電流を作る必要があることから整流用ダイオードが用い
られるのが一般的である。また、このようなＩＣカード
における記憶回路等の信号処理部には、通常、消費電力
の小さいＭＯＳ(Metal-Oxide-Semiconductor；金属・酸
化膜・半導体）構造の半導体素子が用いられることが多
い。2. Description of the Related Art In recent years, storage media for supplying power and transmitting data by radio waves, such as non-contact type IC (semiconductor integrated circuit) cards, have been put to practical use. In such a storage medium, a rectifying diode is generally used because it is necessary to rectify a received AC current to generate a DC current. In addition, a semiconductor device having a MOS (Metal-Oxide-Semiconductor) structure with low power consumption is often used for a signal processing unit such as a storage circuit in such an IC card.
【０００３】従来、この種のＩＣカードでは、整流用ダ
イオードの部分は、ＭＯＳ半導体素子からなる信号処理
部と別体のチップとしてバイポーラプロセスにより製作
されていたが、これではカード全体としての小型化とコ
スト低減とを図ることが困難であることから、最近で
は、標準的なＣＭＯＳ(Complementary MOS；相補型ＭＯ
Ｓ）製造プロセスにおいて併せてダイオードを作り込む
ことが行われている。このようにして製造されるダイオ
ードとしては、ラテラル型と呼ばれているタイプが一般
的である。このダイオードは、半導体基板の表面近傍に
アノードとなるＰ導電型不純物領域とカソードとなるＮ
導電型不純物領域とを隣接させて形成し、これらの領域
間のＰＮ接合によって交流電流を整流しようとするもの
である。ここで、各不純物領域は、ＭＯＳ製造プロセス
におけるソースおよびドレインを形成するためのイオン
注入工程等において同時に形成されるようになってい
た。Conventionally, in this type of IC card, the rectifying diode portion is manufactured by a bipolar process as a separate chip from a signal processing section made of a MOS semiconductor element. However, this reduces the size of the entire card. In recent years, standard CMOS (Complementary MOS: Complementary MOS)
S) A diode is manufactured in the manufacturing process. As a diode manufactured in this way, a type called a lateral type is generally used. This diode has a P-conductivity type impurity region serving as an anode and an N-type serving as a cathode near the surface of a semiconductor substrate.
The conductive type impurity regions are formed adjacent to each other, and an AC current is rectified by a PN junction between these regions. Here, each impurity region is formed simultaneously in an ion implantation step for forming a source and a drain in a MOS manufacturing process.
【０００４】[0004]
【発明が解決しようとする課題】ところで、通常、ＭＯ
Ｓトランジスタのソースおよびドレインは１０19〜１０
20個／ｃｍ3 という高濃度の不純物を含むように形成さ
れるので、これらと同工程で形成されるダイオードのア
ノードおよびカソードもまた同程度の高濃度不純物を含
むこととなる。一方、ダイオードのＰＮ接合に逆方向電
圧を印可したときの降伏電圧はアノードおよびカソード
の不純物濃度が高くなるに従って低下することが知られ
ている。したがって、従来のようにＭＯＳ製造プロセス
におけるソース・ドレイン形成工程と同一工程によって
ダイオードのアノードおよびカソードを形成した場合に
は、逆方向の降伏電圧は相当低くなってしまう。By the way, usually, MO
The source and drain of the S transistor are 10 19 to 10
Since it is formed so as to contain impurities at a high concentration of 20 / cm 3 , the anode and the cathode of the diode formed in the same process as these also contain the same high concentration of impurities. On the other hand, it is known that the breakdown voltage when a reverse voltage is applied to the PN junction of the diode decreases as the impurity concentration of the anode and the cathode increases. Therefore, when the anode and the cathode of the diode are formed by the same process as the source / drain forming process in the MOS manufacturing process as in the conventional case, the breakdown voltage in the reverse direction becomes considerably low.
【０００５】特に、上記した非接触型のＩＣカードのよ
うに、電波によって電力を空間伝送するシステムでは、
ＩＣカードに対するデータの書き込みと読み出しを行う
ためのリーダライタとＩＣカードとの距離がある程度離
れていても正常に動作できるようにするため、リーダラ
イタ側の送信電界強度を強めに設定する必要がある。し
たがって、ＩＣカードをリーダライタに近づけ過ぎた場
合のようにＩＣカードの受信電界強度が過剰に高くなっ
たときには、ＩＣカード内の整流用ダイオードに相当高
い逆バイアスが掛かって降伏現象が生じ、正常な整流動
作ができなくなるという問題が生ずるおそれもある。[0005] In particular, in a system for transmitting electric power spatially by radio waves, such as the above-mentioned non-contact type IC card,
In order to operate normally even if the distance between the reader / writer for writing and reading data to and from the IC card and the IC card is long to some extent, it is necessary to set the transmission electric field strength on the reader / writer side to be strong. . Therefore, when the receiving electric field strength of the IC card becomes excessively high, such as when the IC card is brought too close to the reader / writer, a considerably high reverse bias is applied to the rectifying diode in the IC card, causing a breakdown phenomenon, and There is a possibility that a problem that a rectifying operation cannot be performed may occur.
【０００６】この問題を解決するには、ダイオードのア
ノードおよびカソードの不純物濃度をより低めに設定す
ればよいと考えられる。ところが、不純物濃度を適正に
設定したとしても、この種のダイオードにおいては、そ
の構造上、順方向電圧の印可期間中にカソードまたはア
ノードから半導体基板へ流出したキャリア（電荷担体）
が逆バイアス印可期間中に半導体基板からカソードまた
はアノードに流れて逆方向電流が生じるというさらなる
不都合がある。このため、整流素子としての効率が低
く、供給された交流電力の利用効率を高めることが困難
になるという問題があった。このことは、電波による電
力供給を行う場合のみならず、電波による非接触データ
伝送を行う場合においても信号電力の利用効率の向上を
図る上で問題となることである。さらに、このように整
流効率が低いことは、例えば通常のＡＭ(Amplitude Mod
ulation)受信機の検波（復調）回路等のような非接触型
ＩＣカード以外の用途に用いられる整流用ダイオードに
おいても、受信信号の忠実な再現性を確保する上で問題
となることである。It is considered that this problem can be solved by setting the impurity concentrations of the anode and the cathode of the diode to be lower. However, even if the impurity concentration is properly set, in this type of diode, due to its structure, carriers (charge carriers) flowing from the cathode or anode to the semiconductor substrate during the forward voltage application period
Flows from the semiconductor substrate to the cathode or the anode during the reverse bias application period to generate a reverse current. For this reason, there is a problem that the efficiency as a rectifying element is low, and it becomes difficult to increase the utilization efficiency of the supplied AC power. This poses a problem not only in the case of performing power supply by radio waves but also in the case of performing non-contact data transmission by radio waves in order to improve the utilization efficiency of signal power. Further, such a low rectification efficiency is caused by, for example, a normal AM (Amplitude Mod).
rectification diodes used for applications other than non-contact type IC cards, such as a detection (demodulation) circuit of a receiver, also pose a problem in ensuring faithful reproducibility of the received signal.
【０００７】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、逆方向の降伏電圧が高く、かつ効率
よく整流を行うことができるダイオードを提供すること
にある。The present invention has been made in view of such a problem, and an object of the present invention is to provide a diode having a high reverse breakdown voltage and capable of performing rectification efficiently.
【０００８】[0008]
【課題を解決するための手段】本発明のダイオードは、
第２導電型不純物領域と半導体基板との境界面の面積
を、第１導電型不純物領域および第２導電型不純物領域
間への順方向電圧の印加によって起きる第２導電型不純
物領域から半導体基板への電荷担体の移動を制限して電
荷担体が半導体基板内に蓄積されるのを防止し得る大き
さに設定したものである。ここで、第１導電型不純物領
域は、第２導電型不純物領域の周囲のすべてまたは一部
を取り囲むように形成するのが好適であり、また、第１
導電型不純物領域および第２導電型不純物領域の不純物
濃度は、半導体基板の不純物濃度よりも大きく、かつ、
第１導電型不純物領域と第２導電型不純物領域との間に
逆方向電圧が印可されたときに降伏現象が生じない程度
に小さく設定するのが好適である。また、第１導電型不
純物領域および第２導電型不純物領域は、ＭＯＳ構造の
半導体装置の製造工程において同時に形成することが可
能である。The diode according to the present invention comprises:
The area of the boundary between the second conductivity type impurity region and the semiconductor substrate is changed from the second conductivity type impurity region caused by application of a forward voltage between the first conductivity type impurity region and the second conductivity type impurity region to the semiconductor substrate. The size is set so as to restrict the movement of the charge carriers and prevent the charge carriers from being accumulated in the semiconductor substrate. Here, the first conductivity type impurity region is preferably formed so as to surround all or part of the periphery of the second conductivity type impurity region.
The impurity concentration of the conductive type impurity region and the second conductive type impurity region is higher than the impurity concentration of the semiconductor substrate, and
It is preferable to set such a small value that a breakdown phenomenon does not occur when a reverse voltage is applied between the first conductivity type impurity region and the second conductivity type impurity region. Further, the first conductivity type impurity region and the second conductivity type impurity region can be formed simultaneously in a manufacturing process of a semiconductor device having a MOS structure.
【０００９】本発明のダイオードでは、第２導電型不純
物領域と半導体基板との境界面の面積を適切に設定する
ことにより、第１導電型不純物領域と第２導電型不純物
領域との間に順方向電圧が印可されたときに第２導電型
不純物領域から半導体基板へ移動する電荷担体が半導体
基板中に蓄積されないように電荷担体の移動量を制限す
ることができる。これにより、逆方向電圧が印可された
ときに、半導体基板中に蓄積された電荷担体に起因する
逆方向リーク電流の発生を抑制できる。In the diode of the present invention, by appropriately setting the area of the boundary surface between the second conductivity type impurity region and the semiconductor substrate, the distance between the first conductivity type impurity region and the second conductivity type impurity region is reduced. The movement amount of the charge carriers can be limited so that the charge carriers moving from the second conductivity type impurity region to the semiconductor substrate when the direction voltage is applied are not accumulated in the semiconductor substrate. Thus, when a reverse voltage is applied, generation of a reverse leak current due to charge carriers accumulated in the semiconductor substrate can be suppressed.
【００１０】[0010]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【００１１】図２は本発明の一実施の形態に係るダイオ
ードを含む整流回路を用いて構成した非接触型ＩＣカー
ドシステムの概略構成を表すものである。このシステム
は非接触型ＩＣカード１と、この非接触型ＩＣカード１
に対する電力供給とデータの読み書きとを行うためのリ
ーダライタ２とを含んで構成される。非接触型ＩＣカー
ド１は、受信コイル３と、この受信コイル３の両端子間
に直列接続された整流用のダイオード４およびキャパシ
タ５と、キャパシタ５の両端間に接続されたメモリ回路
等の負荷回路６とを備えている。ダイオード４のカソー
ドは受信コイル３の一端Ｂに接続され、アノードはキャ
パシタ５の一端Ａに接続されている。受信コイル３は、
リーダライタ２の送信コイル７から発せられた電波を受
信して、それに対応した交流電流を発生する。この交流
電流は、ダイオード４によって半波整流されると共にキ
ャパシタ５によってほぼ平滑化されて直流電流に変換さ
れ、負荷回路６に供給されるようになっている。FIG. 2 shows a schematic configuration of a non-contact type IC card system using a rectifier circuit including a diode according to an embodiment of the present invention. This system comprises a non-contact type IC card 1 and this non-contact type IC card 1
And a reader / writer 2 for performing power supply to and reading and writing data. The contactless IC card 1 includes a receiving coil 3, a rectifying diode 4 and a capacitor 5 connected in series between both terminals of the receiving coil 3, and a load such as a memory circuit connected between both ends of the capacitor 5. And a circuit 6. The cathode of the diode 4 is connected to one end B of the receiving coil 3, and the anode is connected to one end A of the capacitor 5. The receiving coil 3 is
The radio wave emitted from the transmission coil 7 of the reader / writer 2 is received, and an alternating current corresponding to the radio wave is generated. This alternating current is half-wave rectified by the diode 4 and is almost smoothed by the capacitor 5 to be converted into a direct current, which is supplied to the load circuit 6.
【００１２】図１は図２におけるダイオード４の構造を
表すものである。この図の（ａ）は平面構造を表し、
（ｂ）は（ａ）のＸ−Ｘ′方向から見た断面構造を表
す。これらの図に示したように、ダイオード４は、半導
体基板１１の表面近傍に形成されたＮ型不純物領域１２
と、Ｎ型不純物領域１２の周囲を取り囲むと共にこれと
接するようにして半導体基板１１の表面近傍に形成され
たＰ型不純物領域１３とを備えたラテラル型ダイオード
として構成されている。Ｎ型不純物領域１２とＰ型不純
物領域１３とはいわゆるＰＮ接合を形成する。このう
ち、Ｐ型不純物領域１３は図１におけるキャパシタ５の
一端Ａに接続され、ダイオード４のアノードとして機能
するようになっている。一方、Ｎ型不純物領域１２は図
１における受信コイル３の一端Ｂに接続され、ダイオー
ド４のカソードとして機能するようになっている。ここ
で、半導体基板１１は本発明における「半導体基板」に
対応し、Ｐ型不純物領域１３は本発明における「第１導
電型不純物領域」に対応し、Ｎ型不純物領域１２は本発
明における「第２導電型不純物領域」に対応する。FIG. 1 shows the structure of the diode 4 in FIG. (A) of this figure represents a planar structure,
(B) shows a cross-sectional structure viewed from the XX ′ direction of (a). As shown in these figures, the diode 4 includes an N-type impurity region 12 formed near the surface of the semiconductor substrate 11.
And a P-type impurity region 13 formed in the vicinity of the surface of the semiconductor substrate 11 so as to surround the N-type impurity region 12 and to be in contact therewith. The N-type impurity region 12 and the P-type impurity region 13 form a so-called PN junction. The P-type impurity region 13 is connected to one end A of the capacitor 5 in FIG. 1 and functions as an anode of the diode 4. On the other hand, the N-type impurity region 12 is connected to one end B of the receiving coil 3 in FIG. 1 and functions as a cathode of the diode 4. Here, the semiconductor substrate 11 corresponds to the “semiconductor substrate” in the present invention, the P-type impurity region 13 corresponds to the “first conductivity type impurity region” in the present invention, and the N-type impurity region 12 corresponds to “the semiconductor substrate” in the present invention. 2 conductivity type impurity region ".
【００１３】半導体基板１１は、例えばボロン（Ｂ）等
のＰ型不純物を含むシリコン単結晶基板等で構成され、
その不純物濃度は例えば１０15個／ｃｍ3 程度である。
Ｎ型不純物領域１２は、通常のＭＯＳ製造プロセスにお
いて例えばリン（Ｐ）等のＮ型不純物をイオン注入して
Ｎウェル領域を形成する際に同時に形成されるもので、
その不純物濃度は例えば１０17個／ｃｍ3 程度と、半導
体基板１１よりも２桁程度高くなっている。Ｐ型不純物
領域１３は、通常のＭＯＳ製造プロセスにおいて例えば
ボロン（Ｂ）等のＰ型不純物をイオン注入してＰウェル
領域を形成する際に同時に形成されるもので、その不純
物濃度は例えば１０17個／ｃｍ3 程度と、Ｎ型不純物領
域１２とほぼ等しく、半導体基板１１よりも２桁程度高
くなっている。Ｎ型不純物領域１２の底面サイズは例え
ば２μｍ×２μｍ程度で、Ｐ型不純物領域１３の底面サ
イズは例えば１０μｍ×１０μｍ程度である。また、Ｎ
型不純物領域１２およびＰ型不純物領域１３の深さは共
に例えば１．５μｍ程度である。ただし、これらの数値
は適宜変更可能である。The semiconductor substrate 11 is composed of, for example, a silicon single crystal substrate containing a P-type impurity such as boron (B).
The impurity concentration is, for example, about 10 15 / cm 3 .
The N-type impurity region 12 is formed simultaneously when an N-type impurity such as phosphorus (P) is ion-implanted to form an N-well region in a normal MOS manufacturing process.
The impurity concentration is, for example, about 10 17 / cm 3 , which is about two orders of magnitude higher than that of the semiconductor substrate 11. P-type impurity region 13 is intended to be formed at the same time as in the ordinary MOS manufacturing processes such as P-type impurities such as boron (B) forming a P-well region by ion implantation, an impurity concentration for example 10 17 The number is approximately equal to the number of pieces / cm 3 , approximately equal to that of the N-type impurity region 12, and approximately two digits higher than the semiconductor substrate 11. The bottom size of the N-type impurity region 12 is, for example, about 2 μm × 2 μm, and the bottom size of the P-type impurity region 13 is, for example, about 10 μm × 10 μm. Also, N
Each of the depths of the type impurity region 12 and the P type impurity region 13 is, for example, about 1.5 μm. However, these numerical values can be appropriately changed.
【００１４】次に、このような構造のダイオード４を含
む非接触型ＩＣカード１の概略動作を説明する。Next, the general operation of the non-contact type IC card 1 including the diode 4 having such a structure will be described.
【００１５】非接触型ＩＣカード１をリーダライタ２に
セットすると、リーダライタ２は伝送電力に伝送データ
を重畳させて送信コイル７によって電波として出力す
る。非接触型ＩＣカード１の受信コイル３には、リーダ
ライタ２の送信コイル７を流れる電流に比例する交流電
流が生じる。ダイオード４の端子ＡＢ間に順方向電圧が
印可されている期間はダイオード４がオン状態となるの
でキャパシタ５が充電されると同時に負荷回路６に電流
が流れる。一方、逆方向電圧が印可されている期間はダ
イオード４がオフ状態となるのでキャパシタ５が放電し
て負荷回路６に電流が流れる。このようにして、半波整
流と整流とが行われる。なお、負荷回路６では、半波整
流されて得られた電圧から直流成分が除去されて伝送デ
ータの復調が行われると共に、さらに十分な平滑化が行
われて直流電圧が得られ、負荷回路６内の各部に供給さ
れる。When the non-contact type IC card 1 is set in the reader / writer 2, the reader / writer 2 superimposes transmission data on transmission power and outputs it as radio waves by the transmission coil 7. The receiving coil 3 of the non-contact type IC card 1 generates an alternating current proportional to the current flowing through the transmitting coil 7 of the reader / writer 2. While the forward voltage is applied between the terminals AB of the diode 4, the diode 4 is turned on, so that the capacitor 5 is charged and a current flows to the load circuit 6 at the same time. On the other hand, while the reverse voltage is applied, the diode 4 is turned off, so that the capacitor 5 is discharged and a current flows through the load circuit 6. In this way, half-wave rectification and rectification are performed. In the load circuit 6, the DC component is removed from the voltage obtained by the half-wave rectification to demodulate the transmission data, and the DC voltage is further sufficiently smoothed to obtain the DC voltage. Is supplied to each part.
【００１６】次に、図１に示した構造のダイオード４の
詳細な作用を、図５に示したような通常に考え得る構造
のラテラル型ダイオードとの比較において説明する。Next, the detailed operation of the diode 4 having the structure shown in FIG. 1 will be described in comparison with a lateral diode having a normally conceivable structure as shown in FIG.
【００１７】まず、図１に示したダイオード４の作用説
明に先立ち、比較例として図５に示したダイオードにつ
いて説明する。なお、図５（ａ）は平面構造を表し、同
図（ｂ）は（ａ）のＹ−Ｙ′方向から見た断面構造を表
す。First, before describing the operation of the diode 4 shown in FIG. 1, the diode shown in FIG. 5 will be described as a comparative example. FIG. 5A shows a planar structure, and FIG. 5B shows a cross-sectional structure viewed from the YY ′ direction in FIG.
【００１８】図５に示したダイオードは、Ｐ型の半導体
基板１０１の表面近傍に形成されたＮ型不純物領域１０
２と、Ｎ型不純物領域１０２の一端面と接するようにし
て半導体基板１０１の表面近傍に形成されたＰ型不純物
領域１０３とを備えて構成されている。Ｎ型不純物領域
１０２とＰ型不純物領域１０３とはＰＮ接合を形成す
る。このうち、Ｐ型不純物領域１０３は例えばキャパシ
タ５（図１）の一端Ａに接続されてアノードとして機能
し、Ｎ型不純物領域１０２は例えば受信コイル３（図
１）の一端Ｂに接続されてカソードとして機能するよう
になっている。なお、半導体基板１０１、Ｎ型不純物領
域１０２およびＰ型不純物領域１０３の各不純物濃度
は、上記した図１のダイオード４の各不純物濃度と同等
であるとする。The diode shown in FIG. 5 has an N-type impurity region 10 formed near the surface of a P-type semiconductor substrate 101.
2 and a P-type impurity region 103 formed near the surface of the semiconductor substrate 101 so as to be in contact with one end surface of the N-type impurity region 102. N-type impurity region 102 and P-type impurity region 103 form a PN junction. The P-type impurity region 103 is connected to one end A of the capacitor 5 (FIG. 1) and functions as an anode, for example, and the N-type impurity region 102 is connected to one end B of the reception coil 3 (FIG. 1) and It is designed to function as. It is assumed that the respective impurity concentrations of the semiconductor substrate 101, the N-type impurity region 102, and the P-type impurity region 103 are equal to the respective impurity concentrations of the diode 4 in FIG.
【００１９】このような一般的構造のラテラル型ダイオ
ードは次のように動作する。以下、図６および図７を参
照してその整流作用を説明する。The lateral diode having such a general structure operates as follows. Hereinafter, the rectifying operation will be described with reference to FIGS.
【００２０】まず、図６に示したように、端子ＡＢ間に
順方向電圧が印可されている期間においては、Ｎ型不純
物領域１０２のキャリア（ここでは、図中の“−”で示
した電子）は、その一端面に形成されたＰＮ接合面を介
してＰ型不純物領域１０３に移動し、ここに多数存在す
るホール（図中の“＋”で示した正孔）と再結合して消
滅する。これにより、Ｐ型不純物領域１０３からＮ型不
純物領域１０２に流れる順方向の電流（以下、横方向電
流という。）が生ずる。First, as shown in FIG. 6, during a period in which a forward voltage is applied between the terminals AB, the carriers of the N-type impurity region 102 (here, the electrons indicated by "-" in the figure) ) Move to the P-type impurity region 103 via the PN junction surface formed on one end surface thereof, and recombine with many holes (holes indicated by “+” in the drawing) and disappear. I do. Thereby, a forward current (hereinafter, referred to as a lateral current) flowing from the P-type impurity region 103 to the N-type impurity region 102 is generated.
【００２１】このとき、Ｐ導電型である半導体基板１０
１の電位はＰ型不純物領域１０３とほぼ同電位となって
いるので、Ｎ型不純物領域１０２中のキャリアの一部
は、半導体基板１０１内にも移動して、ここに存在して
いるホールと再結合して消滅する。このＮ型不純物領域
１０２から半導体基板１０１へのキャリア移動はＮ型不
純物領域１０２と半導体基板１０１との間のすべての境
界面（側面および底面）を介して行われるが、Ｎ型不純
物領域１０２の底面の面積はその側面の面積に比べてか
なり大きいことから、現実には大部分のキャリア移動は
この底面部を介して行われると考えられる。また、Ｎ型
不純物領域１０２の底面の面積は、Ｐ型不純物領域１０
３との間に形成されたＰＮ接合の面積に比べてもかなり
大きなものとなっている。このため、Ｎ型不純物領域１
０２から半導体基板１０１に移動するキャリア量は相当
多くなり、結果として、上記した横方向電流と比較して
無視できない大きさの電流（以下、縦方向電流とい
う。）が半導体基板１０１からＮ型不純物領域１０２へ
向かって流れることとなる。At this time, the P-type semiconductor substrate 10
Since the potential of 1 is almost the same as the potential of the P-type impurity region 103, a part of the carriers in the N-type impurity region 102 move into the semiconductor substrate 101, and the potential of the hole existing there is reduced. They recombine and disappear. The carrier transfer from the N-type impurity region 102 to the semiconductor substrate 101 is performed through all the boundary surfaces (side surfaces and bottom surfaces) between the N-type impurity region 102 and the semiconductor substrate 101. Since the area of the bottom surface is considerably larger than the area of the side surface, it is considered that most of the carrier movement is actually performed through the bottom surface portion. The area of the bottom surface of the N-type impurity region 102 is
3 is much larger than the area of the PN junction formed between the PN junction and the PN junction. Therefore, the N-type impurity region 1
02 from the semiconductor substrate 101 to the semiconductor substrate 101 is considerably increased. As a result, a current (hereinafter, referred to as a vertical current) having a magnitude not negligible as compared with the above-described horizontal current flows from the semiconductor substrate 101 to the N-type impurity. It will flow toward the region 102.
【００２２】ところが、半導体基板１０１の不純物濃度
は上記したように１０15個／ｃｍ3程度と低く、半導体
基板１０１中のホール数は十分ではない。このため、半
導体基板１０１中に移動したキャリアのうちの相当数が
ホールと再結合できず、半導体基板１０１中にそのまま
蓄積キャリアＣ２として残ることとなる。However, the impurity concentration of the semiconductor substrate 101 is as low as about 10 15 / cm 3 as described above, and the number of holes in the semiconductor substrate 101 is not sufficient. For this reason, a considerable number of the carriers that have moved into the semiconductor substrate 101 cannot recombine with holes, and remain as accumulated carriers C2 in the semiconductor substrate 101 as they are.
【００２３】ここで、図７に示したように、端子ＡＢ間
に逆方向電圧が印可されると、半導体基板１０１内に相
当数残っていた蓄積キャリアＣ２がＮ型不純物領域１０
２に移動し、この結果、Ｎ型不純物領域１０２から半導
体基板１０１に向かって小さくない逆方向電流が流れ
る。このことは整流効率が良くないことを意味する。な
お図７では、半導体基板１０１内およびＰ型不純物領域
１０３内のホールについては図示を省略している。Here, as shown in FIG. 7, when a reverse voltage is applied between the terminals AB, a considerable number of the accumulated carriers C2 remaining in the semiconductor substrate 101 become N-type impurity regions 10.
2, and as a result, a non-small reverse current flows from the N-type impurity region 102 toward the semiconductor substrate 101. This means that the rectification efficiency is not good. In FIG. 7, holes in the semiconductor substrate 101 and the P-type impurity region 103 are not shown.
【００２４】このように、図５に示した構造のダイオー
ドでは、逆方向のリーク電流が大きく、ダイオードに要
求される整流特性を十分満たしていない。As described above, the diode having the structure shown in FIG. 5 has a large leakage current in the reverse direction, and does not sufficiently satisfy the rectification characteristics required for the diode.
【００２５】これに対して本実施の形態のダイオード４
（図１）は次のように動作する。以下、図３および図４
を参照してその整流作用を説明する。On the other hand, the diode 4 of the present embodiment
(FIG. 1) operates as follows. Hereinafter, FIGS. 3 and 4
The rectifying action will be described with reference to FIG.
【００２６】まず、図３に示したように、端子ＡＢ間に
順方向電圧が印可されている期間においては、Ｎ型不純
物領域１２のキャリア（ここでは電子）は、その全周囲
に形成されたＰＮ接合面を介してＰ型不純物領域１３に
移動し、ここに多数存在するホールと再結合して消滅す
る。これにより、Ｐ型不純物領域１３からＮ型不純物領
域１２に流れる順方向の横方向電流が生ずる。ここで
は、キャリアである電子が本発明における「電荷担体」
に対応する。First, as shown in FIG. 3, during a period in which a forward voltage is applied between the terminals AB, carriers (here, electrons) in the N-type impurity region 12 are formed around the entire periphery. The ions move to the P-type impurity region 13 through the PN junction surface, and recombine with many holes existing there and disappear. As a result, a forward lateral current flows from the P-type impurity region 13 to the N-type impurity region 12. Here, the electrons as carriers are the “charge carriers” in the present invention.
Corresponding to
【００２７】このとき、Ｐ導電型である半導体基板１１
の電位はＰ型不純物領域１３とほぼ同電位となっている
ので、Ｎ型不純物領域１２中のキャリアの一部は、半導
体基板１１内にも移動して、ここに存在しているホール
と再結合して消滅する。このＮ導電型不純物領域１２か
ら半導体基板１１へのキャリア移動はＮ型不純物領域１
２と半導体基板１１との間の唯一の境界面である底面を
介して行われるが、本実施の形態では、Ｎ型不純物領域
１２の底面積は図５の場合と比べて小さいことから、Ｎ
型不純物領域１２から半導体基板１１へ向かって移動す
る移動するキャリア数は図６の場合と比べて少ない。こ
の結果、本実施の形態のダイオード４では、順方向電圧
印可期間に半導体基板１１からＮ型不純物領域１２に流
れる縦方向電流は、図５の場合よりも相当小さくなり、
また、上記した順方向の横方向電流に比べても相当小さ
いものとなる。At this time, the P-type semiconductor substrate 11
Is substantially the same as the potential of the P-type impurity region 13, a part of the carriers in the N-type impurity region 12 move into the semiconductor substrate 11, and re-create Combine and disappear. Carrier movement from N-conductivity type impurity region 12 to semiconductor substrate 11 is caused by N-type impurity region 1.
In this embodiment, since the bottom area of the N-type impurity region 12 is smaller than that of FIG.
The number of carriers moving from the type impurity region 12 toward the semiconductor substrate 11 is smaller than that in the case of FIG. As a result, in the diode 4 of the present embodiment, the vertical current flowing from the semiconductor substrate 11 to the N-type impurity region 12 during the forward voltage application period is considerably smaller than in the case of FIG.
Also, the current is considerably smaller than the above-described forward current in the lateral direction.
【００２８】半導体基板１１の不純物濃度は上記したよ
うに１０15個／ｃｍ3 程度と低く、半導体基板１１中の
ホール数は十分ではないが、本実施の形態では、半導体
基板１１中に移動するキャリア数が少ないため、その殆
どがホールと再結合して消滅し、半導体基板１１中にそ
のまま蓄積キャリアＣ１として残るものは極めてわずか
であり、半導体基板１１やＮ型不純物領域１２の不純物
濃度等の条件によっては殆どゼロとなる。As described above, the impurity concentration of the semiconductor substrate 11 is as low as about 10 15 / cm 3, and the number of holes in the semiconductor substrate 11 is not sufficient. Since the number of carriers is small, most of them are recombined with holes and disappear, and very few remain as accumulated carriers C1 in the semiconductor substrate 11 as they are. It becomes almost zero depending on the condition.
【００２９】ここで、図４に示したように、端子ＡＢ間
に逆方向電圧が印可されると、半導体基板１１内に残っ
ていた蓄積キャリアＣ１がＮ型不純物領域１２に移動
し、Ｎ型不純物領域１２から半導体基板１１への逆方向
電流が流れるが、上記したように、この場合の蓄積キャ
リアＣ１の数は極めて微少であるため、逆方向電流も極
めて微小あるいは殆どゼロとなる。なお、図４では、半
導体基板１１内およびＰ型不純物領域１３内のホールは
図示を省略している。Here, as shown in FIG. 4, when a reverse voltage is applied between the terminals AB, the accumulated carriers C1 remaining in the semiconductor substrate 11 move to the N-type impurity region 12 and become N-type. A reverse current flows from the impurity region 12 to the semiconductor substrate 11, but as described above, since the number of the accumulated carriers C1 in this case is extremely small, the reverse current is also extremely small or almost zero. In FIG. 4, holes in the semiconductor substrate 11 and the P-type impurity region 13 are not shown.
【００３０】このように、本実施の形態のダイオード４
では、逆方向のリーク電流が小さいというダイオードに
要求される整流特性を十分満たしている。As described above, the diode 4 of the present embodiment
Satisfies the rectification characteristic required for the diode, that is, a small leakage current in the reverse direction.
【００３１】本実施の形態では、Ｎ型不純物領域１２と
半導体基板１１との境界面の面積（すなわち、Ｎ型不純
物領域１２の底面の面積）を例えば５μｍ2 程度とし、
半導体基板１１の不純物濃度を例えば１０15個／ｃｍ3
程度とし、カソード（Ｎ型不純物領域１２）およびアノ
ード（Ｐ型不純物領域１３）の不純物濃度を例えば１０
17個／ｃｍ3 程度として説明したが、本発明のダイオー
ドはこれらの値に限定されるものではなく、それぞれ異
なる値に適宜設定することが可能である。要は、アノー
ド（Ｐ型不純物領域１３）と半導体基板１１との境界面
の面積を、アノード・カソード間に順方向電圧が印可さ
れたときにアノードから半導体基板１１へ移動するキャ
リアが半導体基板１１中に蓄積されない程度にキャリア
移動量を制限できる大きさに設定すればよい。In the present embodiment, the area of the boundary between the N-type impurity region 12 and the semiconductor substrate 11 (that is, the area of the bottom surface of the N-type impurity region 12) is, for example, about 5 μm 2 ,
The impurity concentration of the semiconductor substrate 11 is, for example, 10 15 / cm 3.
And the impurity concentrations of the cathode (N-type impurity region 12) and the anode (P-type impurity region 13) are set to, for example, 10
Although described as about 17 pieces / cm 3 , the diode of the present invention is not limited to these values, and can be appropriately set to different values. The point is that the carrier moving from the anode to the semiconductor substrate 11 when a forward voltage is applied between the anode and the cathode is changed to the area of the boundary surface between the anode (P-type impurity region 13) and the semiconductor substrate 11. What is necessary is just to set the magnitude | size which can restrict | limit the carrier movement amount so that it may not be accumulated inside.
【００３２】次に、図８〜図１１を参照して、本実施の
形態のダイオード４を含む各種のダイオードの整流特性
について相互に比較しつつ説明する。Next, rectification characteristics of various diodes including the diode 4 of the present embodiment will be described with reference to FIGS.
【００３３】ここでは、図８に示したように、正弦波信
号Ｖｓを出力する交流信号源１５の出力端子間に被検ダ
イオード１４と抵抗器１６とを直列接続して、被検ダイ
オード１４の両端電圧Ｖｄの変化を調べるものとし、そ
の結果を図９〜図１１に示す。なお、これらの図で、横
軸は時間軸、縦軸は電圧軸を示し、また、破線は正弦波
信号Ｖｓの波形、実線は被検ダイオード１４の両端電圧
Ｖｄの波形を示す。Here, as shown in FIG. 8, the diode under test 14 and the resistor 16 are connected in series between the output terminals of the AC signal source 15 which outputs the sine wave signal Vs. The change in the voltage Vd between both ends is examined, and the results are shown in FIGS. In these figures, the horizontal axis represents the time axis, the vertical axis represents the voltage axis, the broken line represents the waveform of the sine wave signal Vs, and the solid line represents the waveform of the voltage Vd across the diode under test 14.
【００３４】図９は通常のバイポーラプロセスにより製
造されたダイオード（以下、バイポーラ型ダイオードと
いう。）の整流特性の一例を表すものである。この図
で、交流信号源１５からの正弦波信号Ｖｓが順方向期間
にあるときは被検ダイオード１４がオン状態となるの
で、その両端電圧Ｖｄは順方向電圧Ｖｆとなる。この順
方向電圧Ｖｆは、アノードとカソードとの間のＰＮ接合
の抵抗成分による電圧降下分であり、できるだけ小さい
ことが望ましい。一方、正弦波信号Ｖｓが逆方向期間に
あるときは被検ダイオード１４はオフ状態となり、この
ときのリーク電流も極めて微小であるため、これによる
電圧降下は殆どなく、被検ダイオード１４の両端電圧Ｖ
ｄの波形は正弦波信号Ｖｓの波形とほぼ一致する。この
図で斜線を施した領域は、整流の際に失われるエネルギ
に対応するものであるが、図から明らかなように、無駄
になるのは順方向期間のエネルギが大部分であり、逆方
向期間においてはほとんどエネルギの無駄がない。FIG. 9 shows an example of the rectification characteristics of a diode manufactured by a normal bipolar process (hereinafter referred to as a bipolar diode). In this figure, when the sine wave signal Vs from the AC signal source 15 is in the forward direction, the diode under test 14 is turned on, so that the voltage Vd across it becomes the forward voltage Vf. The forward voltage Vf is a voltage drop due to the resistance component of the PN junction between the anode and the cathode, and is desirably as small as possible. On the other hand, when the sine wave signal Vs is in the reverse direction period, the diode under test 14 is turned off, and the leakage current at this time is extremely small. V
The waveform of d substantially coincides with the waveform of the sine wave signal Vs. The hatched area in this figure corresponds to the energy lost during rectification, but as is clear from the figure, most of the energy in the forward period is wasted, There is almost no waste of energy during the period.
【００３５】図１０は比較例として図５に示したラテラ
ル型ダイオードの整流特性を表すものである。この図
で、正弦波信号Ｖｓが順方向期間にあるときは被検ダイ
オード１４がオン状態となり、その両端電圧Ｖｄは順方
向電圧Ｖｆとなるが、この場合の順方向電圧Ｖｆは、図
９の場合よりもやや高めになっている。一方、正弦波信
号Ｖｓが逆方向期間にあるときは被検ダイオード１４は
オフ状態となるが、上記したようにこのときのリーク電
流は相当大きいので、これによる電圧降下ΔＶは無視で
きない程度に大きくなる。このため、図から明らかなよ
うに、順方向期間のみならず、逆方向期間においてもエ
ネルギの無駄が多い。FIG. 10 shows the rectification characteristics of the lateral diode shown in FIG. 5 as a comparative example. In this figure, when the sine wave signal Vs is in the forward period, the diode under test 14 is turned on, and the voltage Vd across it becomes the forward voltage Vf. In this case, the forward voltage Vf is It is slightly higher than the case. On the other hand, when the sine wave signal Vs is in the reverse direction period, the diode under test 14 is turned off. However, since the leak current at this time is considerably large as described above, the voltage drop ΔV due to this is so large that it cannot be ignored. Become. For this reason, as is clear from the figure, there is much waste of energy not only in the forward period but also in the backward period.
【００３６】図１１は本実施の形態に係るラテラル型ダ
イオード（図１に示したダイオード４）の整流特性を表
すものである。この図で、正弦波信号Ｖｓが順方向期間
にあるときは被検ダイオード１４がオン状態となり、そ
の両端電圧Ｖｄは順方向電圧Ｖｆとなるが、この場合の
順方向電圧Ｖｆは、図１０の場合よりもやや高めにな
る。一方、正弦波信号Ｖｓが逆方向期間にあるときは被
検ダイオード１４はオフ状態となる。このときのリーク
電流は図９に示したバイポーラ型ダイオードよりは大き
いものの、図１０に示したラテラル型ダイオードよりは
小さくなっており、これによる電圧降下ΔＶは図１０の
場合よりも相当小さくなっている。このため、図から明
らかなように、逆方向期間におけるリーク電流によるエ
ネルギの無駄が図１０の場合よりも抑制され、整流効率
が改善される。FIG. 11 shows the rectification characteristics of the lateral diode (diode 4 shown in FIG. 1) according to the present embodiment. In this figure, when the sine wave signal Vs is in the forward direction, the diode under test 14 is turned on, and the voltage Vd across it becomes the forward voltage Vf. In this case, the forward voltage Vf is It is slightly higher than the case. On the other hand, when the sine wave signal Vs is in the reverse direction period, the diode under test 14 is turned off. Although the leakage current at this time is larger than that of the bipolar diode shown in FIG. 9, it is smaller than that of the lateral diode shown in FIG. 10, and the resulting voltage drop ΔV is considerably smaller than that of FIG. I have. Therefore, as is apparent from the figure, the waste of energy due to the leak current in the reverse direction period is suppressed as compared with the case of FIG. 10, and the rectification efficiency is improved.
【００３７】なお、上記したように、本実施の形態のダ
イオード４では、順方向電圧Ｖｆがやや高くなるが、こ
れはＮ型不純物領域１２の底面積を極端に小さくしたこ
とによる電流能力の低下に起因すると考えられる。した
がって、ダイオードが適用される回路において電流が不
足すると考えられる場合には、複数のダイオード４を並
列接続することで、この問題に対処することが可能であ
る。As described above, in the diode 4 of the present embodiment, the forward voltage Vf is slightly increased, but this is because the bottom area of the N-type impurity region 12 is extremely reduced, so that the current capacity is reduced. It is thought to be caused by Therefore, when it is considered that the current is insufficient in the circuit to which the diode is applied, this problem can be dealt with by connecting a plurality of diodes 4 in parallel.
【００３８】次に、本実施の形態のダイオード４（図
１）をＣＭＯＳ半導体チップ中に一体に作り込む場合に
ついて説明する。Next, a case where the diode 4 (FIG. 1) of the present embodiment is integrally formed in a CMOS semiconductor chip will be described.
【００３９】図１２は同一基板上にＣＭＯＳ素子とラテ
ラル型ダイオードとを形成してなる半導体装置の断面構
造を表すものである。この半導体装置は、ＣＭＯＳ素子
領域に形成されたＰＭＯＳトランジスタ２０およびＮＭ
ＯＳトランジスタ３０と、周辺領域に形成されたダイオ
ード４とを備えている。これらの各素子間は、シリコン
酸化膜等からなる素子分離膜４０によって相互に分離さ
れている。なお、ダイオード４は、図１に示したものと
同一構造のものであり、同一構成部分には同一の符号を
付して適宜説明を省略する。FIG. 12 shows a sectional structure of a semiconductor device having a CMOS element and a lateral diode formed on the same substrate. This semiconductor device includes a PMOS transistor 20 and an NM formed in a CMOS element region.
An OS transistor 30 and a diode 4 formed in a peripheral region are provided. These elements are separated from each other by an element isolation film 40 made of a silicon oxide film or the like. The diode 4 has the same structure as that shown in FIG. 1, and the same components are denoted by the same reference numerals and description thereof will not be repeated.
【００４０】この図に示したように、ＰＭＯＳトランジ
スタ２０は、Ｐ型の半導体基板１１の表面近傍に形成さ
れたＮウェル２１内に形成されており、ソースおよびド
レインとしての高濃度Ｐ型不純物領域２２，２３と、こ
れらの高濃度Ｐ型不純物領域２２，２３によって挟まれ
た領域の半導体基板１１上にゲート絶縁膜２４を介して
形成されたゲート電極２５とを含んで構成されている。
ゲート絶縁膜２４は、例えばシリコン酸化膜で構成さ
れ、ゲート電極２５は例えばポリシリコン等で構成され
る。As shown in the figure, the PMOS transistor 20 is formed in an N well 21 formed near the surface of a P-type semiconductor substrate 11, and has a high concentration P-type impurity region as a source and a drain. 22 and 23, and a gate electrode 25 formed on the semiconductor substrate 11 in a region sandwiched between these high-concentration P-type impurity regions 22 and 23 via a gate insulating film 24.
The gate insulating film 24 is made of, for example, a silicon oxide film, and the gate electrode 25 is made of, for example, polysilicon.
【００４１】一方、ＮＭＯＳトランジスタ３０は、Ｐ型
の半導体基板１１の表面近傍に形成されたＰウェル領域
３１内に形成されており、ソースおよびドレインとして
の高濃度Ｎ型不純物領域３２，３３と、これらの高濃度
Ｎ型不純物領域３２，３３によって挟まれた領域の半導
体基板１１上にゲート絶縁膜３４を介して形成されたゲ
ート電極３５とを含んで構成されている。ゲート絶縁膜
３４は、例えばシリコン酸化膜で構成され、ゲート電極
３５は、例えばポリシリコン等で構成される。On the other hand, the NMOS transistor 30 is formed in a P-well region 31 formed near the surface of the P-type semiconductor substrate 11, and includes high-concentration N-type impurity regions 32 and 33 as a source and a drain. A gate electrode 35 is formed on the semiconductor substrate 11 in a region sandwiched between these high-concentration N-type impurity regions 32 and 33 with a gate insulating film 34 interposed therebetween. The gate insulating film 34 is made of, for example, a silicon oxide film, and the gate electrode 35 is made of, for example, polysilicon or the like.
【００４２】周辺領域に形成されたダイオード４は、図
１に示したものと同様の構造であるので説明を省略す
る。The diode 4 formed in the peripheral region has the same structure as that shown in FIG.
【００４３】このような構造の半導体装置は、例えば次
のようなプロセスにより製造される。まず、不純物濃度
が１０15個／ｃｍ3 程度の半導体基板１１の表面に、Ｌ
ＯＣＯＳ(Local Oxidation of Silicon)法等によって素
子分離膜４０を形成した後、周知のフォトリソグラフィ
工程を経て、イオン注入法により、半導体基板１１の表
面近傍に、不純物濃度が１０17個／ｃｍ3 程度のＮウェ
ル領域２１およびＮ型不純物領域１２を同時に形成す
る。次に、同様のフォトリソグラフィ工程を経て、イオ
ン注入法により、半導体基板１１の表面近傍に、不純物
濃度が１０17個／ｃｍ3 程度のＰウェル領域３１および
Ｐ型不純物領域１３を同時に形成する。The semiconductor device having such a structure is manufactured by, for example, the following process. First, the surface of the semiconductor substrate 11 having an impurity concentration of about 10 15 / cm 3
After the element isolation film 40 is formed by an OCOS (Local Oxidation of Silicon) method or the like, an impurity concentration of about 10 17 / cm 3 is formed near the surface of the semiconductor substrate 11 by an ion implantation method through a well-known photolithography process. N well region 21 and N type impurity region 12 are simultaneously formed. Next, through a similar photolithography process, a P-well region 31 and a P-type impurity region 13 having an impurity concentration of about 10 17 / cm 3 are simultaneously formed near the surface of the semiconductor substrate 11 by ion implantation.
【００４４】次に、ＣＭＯＳ素子領域のＮウェル領域２
１およびＰウェル領域３１上に熱酸化法等によってシリ
コン酸化膜からなるゲート絶縁膜を形成したのち、その
上に例えばポリシリコン等からなるゲート電極層を形成
し、これらを選択的にエッチングする。これにより、Ｎ
ウェル領域２１には、ゲート絶縁膜２４を介してゲート
電極２５が形成され、Ｐウェル領域３１には、ゲート絶
縁膜３４を介してゲート電極３５が形成される。Next, the N well region 2 in the CMOS device region
After a gate insulating film made of a silicon oxide film is formed on the first and P well regions 31 by a thermal oxidation method or the like, a gate electrode layer made of, for example, polysilicon or the like is formed thereon, and these are selectively etched. This gives N
In the well region 21, a gate electrode 25 is formed via a gate insulating film 24, and in the P well region 31, a gate electrode 35 is formed via a gate insulating film 34.
【００４５】次に、例えばイオン注入法により、Ｎウェ
ル領域２１の表面近傍に、ゲート電極２５と自己整合的
にソース・ドレインとしての高濃度Ｐ型不純物領域２
２，２３を形成する。次に、例えばイオン注入法によ
り、Ｐウェル領域３１の表面近傍に、ゲート電極３５と
自己整合的にソース・ドレインとしての高濃度Ｎ型不純
物領域３２，３３を形成する。次に、これらの素子構造
を覆うようにして全面に層間絶縁膜（図示せず）を形成
した後、この層間絶縁膜に、高濃度Ｐ型不純物領域２
２，２３および高濃度Ｎ型不純物領域３２，３３および
ゲート電極２５，３５、ならびにダイオード４のＮ型不
純物領域１２およびＰ型不純物領域１３にそれぞれ達す
るコンタクトホールを開口する。そして、これらのコン
タクトホールを埋め込むようにして層間絶縁膜上にアル
ミニウム等の金属配線層（図示せず）を形成し、これを
パターニングして配線とする。その後、図示しない保護
膜等を形成する。Next, the high-concentration P-type impurity region 2 serving as a source / drain is self-aligned with the gate electrode 25 near the surface of the N-well region 21 by, for example, ion implantation.
2 and 23 are formed. Next, high-concentration N-type impurity regions 32 and 33 as sources and drains are formed in self-alignment with the gate electrode 35 in the vicinity of the surface of the P well region 31 by, for example, ion implantation. Next, after an interlayer insulating film (not shown) is formed on the entire surface so as to cover these element structures, the high-concentration P-type impurity region 2 is formed on the interlayer insulating film.
Contact holes are respectively formed to reach the P-type impurity regions 2 and 23 and the high-concentration N-type impurity regions 32 and 33 and the gate electrodes 25 and 35, and the N-type impurity region 12 and the P-type impurity region 13 of the diode 4. Then, a metal wiring layer (not shown) of aluminum or the like is formed on the interlayer insulating film so as to fill these contact holes, and this is patterned to form wiring. Thereafter, a protection film (not shown) and the like are formed.
【００４６】このように、図１に示した構造のダイオー
ド４をＣＭＯＳプロセス中で同一基板上に同時に形成す
ることにより、ダイオードを含む整流回路と他のＣＭＯ
Ｓ型の信号処理回路等とを１チップの半導体装置として
作製することができる。このため、整流回路の整流効率
を向上させると同時に、半導体装置の小型化と、工程簡
略化によるコスト低減とを達成できる。As described above, by simultaneously forming the diode 4 having the structure shown in FIG. 1 on the same substrate in the CMOS process, the rectifier circuit including the diode and another CMO can be formed.
The S-type signal processing circuit and the like can be manufactured as a one-chip semiconductor device. Therefore, the rectification efficiency of the rectifier circuit can be improved, and at the same time, the size of the semiconductor device can be reduced and the cost can be reduced by simplifying the process.
【００４７】次に、本発明の他の実施の形態について説
明する。Next, another embodiment of the present invention will be described.
【００４８】図１３は本発明の他の実施の形態に係るダ
イオードの断面構造を表すものである。なお、このダイ
オードの平面図は図１（ａ）に示したものと同様である
のでここでは図示を省略する。FIG. 13 shows a sectional structure of a diode according to another embodiment of the present invention. The plan view of this diode is the same as that shown in FIG.
【００４９】本実施の形態に係るダイオードは、半導体
基板１１ａの表面近傍に形成されたＮ型不純物領域１２
ａの周囲を取り囲むようにしてＰ型不純物領域１３ａが
形成されている点は図１の場合と同様であるが、図１の
ダイオードでは両領域のＰＮ接合面が基板とほぼ垂直に
形成されているのに対し、本実施の形態のダイオードで
はＰＮ接合面が基板と垂直でなく傾いて形成され、Ｎ型
不純物領域１２を基板と平行に切ったときの断面形状は
底面側に行くほど小さくなっている。したがって、Ｎ型
不純物領域１２ａおよびＰ型不純物領域１３ａの深さ、
ならびに基板表面におけるＮ型不純物領域１２の面積
が、それぞれ、図１のダイオードのそれらと同じである
とすれば、本実施の形態のダイオードの方が底面積はよ
り小さくなる。このため、順方向期間にＮ型不純物領域
１２ａから半導体基板１１に移動するキャリア数は図１
の場合よりも少なく、半導体基板１１ａ内の蓄積キャリ
アも少ない。したがって、逆方向のリーク電流がより小
さくなり、さらに整流効率の向上が期待できる。The diode according to the present embodiment has an N-type impurity region 12 formed near the surface of semiconductor substrate 11a.
The point that the P-type impurity region 13a is formed so as to surround the periphery of a is the same as in the case of FIG. 1, but in the diode of FIG. 1, the PN junction surfaces of both regions are formed substantially perpendicular to the substrate. On the other hand, in the diode of the present embodiment, the PN junction surface is formed not perpendicularly to the substrate but inclined, and the cross-sectional shape when the N-type impurity region 12 is cut in parallel with the substrate becomes smaller toward the bottom surface. ing. Therefore, the depth of N-type impurity region 12a and P-type impurity region 13a,
Further, assuming that the area of N-type impurity region 12 on the substrate surface is the same as that of the diode of FIG. 1, the diode of the present embodiment has a smaller bottom area. Therefore, the number of carriers moving from the N-type impurity region 12a to the semiconductor substrate 11 in the forward period is as shown in FIG.
And the number of accumulated carriers in the semiconductor substrate 11a is also smaller. Therefore, the leakage current in the reverse direction becomes smaller, and further improvement in rectification efficiency can be expected.
【００５０】図１４は本発明のさらに他の実施の形態に
係るダイオードの断面構造を表すものである。なお、こ
のダイオードの平面図は図１（ａ）に示したものと同様
であるのでここでは図示を省略する。FIG. 14 shows a sectional structure of a diode according to still another embodiment of the present invention. The plan view of this diode is the same as that shown in FIG.
【００５１】本実施の形態に係るダイオードは、半導体
基板１１ｂの表面近傍に形成されたＮ型不純物領域１２
ｂの周囲を取り囲むようにしてＰ型不純物領域１３ｂが
形成されている点は図１および図１３の場合と同様であ
るが、図１および図１３のダイオードではＮ型不純物領
域１２，１２ａの底面が半導体基板１１と直接接触して
いるのに対し、本実施の形態のダイオードではＰ型不純
物領域１３ｂがＮ型不純物領域１２ｂの下側をも取り囲
んでおり、Ｎ型不純物領域１２ｂの底面は半導体基板１
１ｂと接触していない。このため、順方向期間にＮ型不
純物領域１２ｂから縦方向に移動するキャリアはＰ型不
純物領域１３ｂ内ですべて再結合して消滅し、半導体基
板１１ｂへは移動しない。したがって、半導体基板１１
ｂ内に蓄積キャリアが発生しないので、逆方向期間にお
けるリーク電流が殆どゼロになり、図１の場合よりもさ
らに整流効率の向上が期待できる。The diode according to the present embodiment has an N-type impurity region 12 formed near the surface of semiconductor substrate 11b.
1 and 13 is the same as that of FIGS. 1 and 13 except that P-type impurity region 13b is formed so as to surround the periphery of n-type impurity regions 12 and 12a. Is in direct contact with the semiconductor substrate 11, whereas in the diode of the present embodiment, the P-type impurity region 13b also surrounds the lower side of the N-type impurity region 12b, and the bottom surface of the N-type impurity region 12b is Substrate 1
No contact with 1b. Therefore, carriers that move in the vertical direction from the N-type impurity region 12b in the forward direction are all recombined and disappear in the P-type impurity region 13b, and do not move to the semiconductor substrate 11b. Therefore, the semiconductor substrate 11
Since no accumulated carriers are generated in b, the leakage current in the reverse direction period becomes almost zero, and the rectification efficiency can be further improved as compared with the case of FIG.
【００５２】なお、以上の各実施の形態では、Ｎ型不純
物領域１２等の全周（四方）をＰ型不純物領域１３等で
取り囲むようにしているが、例えば図１５に示したよう
に、Ｎ型不純物領域１２ｃの三方のみをＰ型不純物領域
１３ｃで取り囲んで他の一方は半導体基板１１と接する
ようにしたり、あるいは図１６に示したように、Ｎ型不
純物領域１２ｄの二方のみをＰ型不純物領域１３ｄで取
り囲んで他の二方は半導体基板１１と接するように構成
することも可能である。In the above embodiments, the entire periphery (square) of the N-type impurity region 12 and the like is surrounded by the P-type impurity region 13 and the like. For example, as shown in FIG. Only three sides of the p-type impurity region 12c are surrounded by the P-type impurity region 13c so that the other one is in contact with the semiconductor substrate 11, or only two sides of the N-type impurity region 12d are P-type as shown in FIG. The other two sides can be configured to be in contact with the semiconductor substrate 11 by being surrounded by the impurity region 13d.
【００５３】以上、いくつかの実施の形態を挙げて本発
明を説明したが、本発明はこれらの実施の形態に限定さ
れず、その均等の範囲で種々変更可能である。例えば、
上記の各実施の形態では、Ｐ型の半導体基板１１等に形
成したカソードとしてのＮ型不純物領域１２等の周囲を
アノードとしてのＰ型不純物領域１３等によって取り囲
む構造とし、図２の非接触型ＩＣカード１における接地
ラインＶSS（ＡＢ間）に挿入することとしたが、図１８
のように非接触型ＩＣカード１ａの電源ラインＶDD（Ｃ
Ｄ間）に挿入するためには、これとは導電型を逆にすれ
ばよい。すなわち、図１７に示したように、Ｎ型の半導
体基板１１ｅにアノードとしてのＰ型不純物領域１３ｅ
を形成すると共に、その周囲をカソードとしてのＮ型不
純物領域１２ｅによって取り囲む構造とすればよい。こ
こで、図１７（ａ）はダイオード４ａの平面図であり、
同図（ｂ）は（ａ）におけるＺ−Ｚ′方向から見た断面
図である。この場合、順方向期間にＰ型不純物領域１３
ｅから半導体基板１１ｅにキャリアとしてのホールが移
動して再結合するが、そのキャリア移動数は小さいた
め、半導体基板１１ｅ内で再結合できずに残留する蓄積
キャリアは少なく、逆方向期間におけるリーク電流が小
さくなる。なお、このような構造のダイオード４ａは、
例えば図１８に示したような非接触型ＩＣカード１ａに
適用可能である。なお、この図で図２と同一構成要素に
は同一の符号を付している。As described above, the present invention has been described with reference to some embodiments. However, the present invention is not limited to these embodiments, and can be variously changed within an equivalent range. For example,
Each of the above embodiments has a structure in which the periphery of the N-type impurity region 12 or the like as a cathode formed on the P-type semiconductor substrate 11 or the like is surrounded by the P-type impurity region 13 or the like as an anode. Although the IC card 1 is inserted into the ground line V SS (between AB) in FIG.
The power supply line V DD (C
D), the conductivity type may be reversed. That is, as shown in FIG. 17, a P-type impurity region 13e as an anode is formed on an N-type semiconductor substrate 11e.
And a structure surrounding the N-type impurity region 12e as a cathode. Here, FIG. 17A is a plan view of the diode 4a,
FIG. 2B is a cross-sectional view as seen from the ZZ ′ direction in FIG. In this case, the P-type impurity region 13 is
The holes as carriers move and recombine from the semiconductor substrate 11e to the semiconductor substrate 11e. However, since the number of the moved carriers is small, the number of accumulated carriers that cannot be recombined in the semiconductor substrate 11e and remains is small. Becomes smaller. The diode 4a having such a structure is
For example, the present invention is applicable to a non-contact type IC card 1a as shown in FIG. In this figure, the same components as those in FIG. 2 are denoted by the same reference numerals.
【００５４】また、上記の各実施の形態に係るダイオー
ドでは、Ｎ型不純物領域１２等およびＰ型不純物領域１
３等の平面形状を矩形にすることとして説明したが、円
形その他の形状としてもよい。In the diode according to each of the above embodiments, the N-type impurity region 12 and the like and the P-type impurity region 1
Although the planar shape such as 3 has been described as being rectangular, it may be circular or another shape.
【００５５】また、上記の実施の形態に係るダイオード
は非接触型ＩＣカードに適用されるものとして説明した
が、用途はそのような非接触型ＩＣカードに限定され
ず、通常のＡＭ受信機が備える検波回路や、その他の整
流回路にも適用することが可能である。Although the diode according to the above embodiment has been described as being applied to a non-contact type IC card, the application is not limited to such a non-contact type IC card. The present invention can be applied to a detection circuit provided and other rectifier circuits.
【００５６】[0056]
【発明の効果】以上説明したように請求項１ないし請求
項４のいずれか１に記載のダイオードによれば、第２導
電型不純物領域と半導体基板との境界面の面積を、第１
導電型不純物領域および第２導電型不純物領域間への順
方向電圧の印加によって起きる第２導電型不純物領域か
ら半導体基板への電荷担体の移動を制限して電荷担体が
半導体基板内に蓄積されるのを防止し得る大きさに設定
するようにしたので、逆方向電圧が印可されたときに、
半導体基板中に蓄積された電荷担体に起因する逆方向リ
ーク電流の発生を抑制できる。したがって、整流に伴う
電力の損失を低減することができ、整流効率が向上する
という効果がある。As described above, according to the diode of any one of the first to fourth aspects, the area of the boundary between the second conductivity type impurity region and the semiconductor substrate is reduced by the first area.
The transfer of charge carriers from the second conductivity type impurity region to the semiconductor substrate caused by application of a forward voltage between the conductivity type impurity region and the second conductivity type impurity region is limited, and the charge carriers are accumulated in the semiconductor substrate. It is set to a size that can prevent the following, when a reverse voltage is applied,
It is possible to suppress the generation of the reverse leakage current caused by the charge carriers accumulated in the semiconductor substrate. Therefore, power loss due to rectification can be reduced, and rectification efficiency is improved.
【００５７】特に、請求項２記載のダイオードによれ
ば、第１導電型不純物領域を、第２導電型不純物領域の
周囲のすべてまたは一部を取り囲むように形成するよう
にしたので、第２導電型不純物領域と半導体基板との境
界面の面積を小さくすることができ、蓄積キャリアに起
因するリーク電流を低減することが容易である。In particular, according to the diode of the second aspect, the first conductivity type impurity region is formed so as to surround all or a part of the periphery of the second conductivity type impurity region. The area of the boundary between the type impurity region and the semiconductor substrate can be reduced, and it is easy to reduce the leakage current caused by the accumulated carriers.
【００５８】また、請求項３記載のダイオードによれ
ば、第１導電型不純物領域および第２導電型不純物領域
の不純物濃度を、半導体基板の不純物濃度よりも大き
く、かつ、第１導電型不純物領域と第２導電型不純物領
域との間に逆方向電圧が印可されたときに降伏現象が生
じない程度に小さく設定するようにしたので、整流効率
の向上のほかに、降伏現象を防止して整流素子としての
信頼性を維持することができるという効果もある。According to the third aspect of the present invention, the impurity concentration of the first conductivity type impurity region and the second conductivity type impurity region is higher than the impurity concentration of the semiconductor substrate, and the first conductivity type impurity region is Is set small enough not to cause a breakdown phenomenon when a reverse voltage is applied between the gate electrode and the second conductivity type impurity region. There is also an effect that the reliability as an element can be maintained.
【００５９】また、請求項４記載のダイオードによれ
ば、第１導電型不純物領域および第２導電型不純物領域
を、金属・酸化膜・半導体（ＭＯＳ）構造の半導体装置
の製造工程において同時に形成するようにしたので、ダ
イオードを含む整流回路と他の信号処理回路等とを１チ
ップのＭＯＳ半導体装置に混載可能となる。このため、
整流効率の向上のほかに、半導体装置の小型化と、接続
工程の簡略化によるコスト低減とを達成できるという効
果もある。According to the diode of the present invention, the first conductivity type impurity region and the second conductivity type impurity region are formed simultaneously in the manufacturing process of the semiconductor device having the metal / oxide / semiconductor (MOS) structure. With this configuration, a rectifier circuit including a diode and another signal processing circuit or the like can be mixedly mounted on a one-chip MOS semiconductor device. For this reason,
In addition to the improvement of the rectification efficiency, there is also an effect that the size of the semiconductor device can be reduced and the cost can be reduced by simplifying the connection process.
【図１】本発明の一実施の形態に係るダイオードの構造
を表すもので、（ａ）はその平面図、（ｂ）は断面図で
ある。1A and 1B show a structure of a diode according to an embodiment of the present invention, wherein FIG. 1A is a plan view and FIG. 1B is a cross-sectional view.
【図２】図１のダイオードを適用して構成した非接触型
ＩＣカードシステムの概略構成を表す図である。FIG. 2 is a diagram illustrating a schematic configuration of a non-contact type IC card system configured by applying the diode of FIG. 1;
【図３】図１のダイオードの順方向期間における作用を
説明するための素子断面図である。FIG. 3 is an element cross-sectional view for explaining an operation of the diode of FIG. 1 in a forward period.
【図４】図１のダイオードの逆方向期間における作用を
説明するための素子断面図である。FIG. 4 is an element cross-sectional view for explaining an operation of the diode in FIG. 1 in a reverse direction period.
【図５】比較例としてのラテラル型ダイオードの構造を
表すもので、（ａ）はその平面図、（ｂ）は断面図であ
る。5A and 5B show a structure of a lateral diode as a comparative example, in which FIG. 5A is a plan view and FIG. 5B is a sectional view.
【図６】図５のラテラル型ダイオードの順方向期間にお
ける作用を説明するための素子断面図である。6 is an element cross-sectional view for explaining an operation of the lateral diode of FIG. 5 in a forward period.
【図７】図５のラテラル型ダイオードの逆方向期間にお
ける作用を説明するための素子断面図である。FIG. 7 is an element cross-sectional view for explaining an operation of the lateral diode of FIG. 5 in a reverse direction period.
【図８】ダイオードの整流特性を測定するための回路例
を表す回路図である。FIG. 8 is a circuit diagram illustrating a circuit example for measuring a rectification characteristic of a diode.
【図９】通常のバイポーラプロセスで製造されたダイオ
ードの整流特性を表す特性図である。FIG. 9 is a characteristic diagram showing rectification characteristics of a diode manufactured by a normal bipolar process.
【図１０】図５に比較例として示したダイオードの整流
特性を表す特性図である。FIG. 10 is a characteristic diagram showing rectification characteristics of the diode shown as a comparative example in FIG.
【図１１】図１のダイオードの整流特性を表す特性図で
ある。11 is a characteristic diagram illustrating rectification characteristics of the diode in FIG.
【図１２】ＣＭＯＳプロセスによって同一基板上に整流
ダイオードとＣＭＯＳ素子とを形成してなる半導体装置
の一例を表す断面図である。FIG. 12 is a cross-sectional view illustrating an example of a semiconductor device in which a rectifier diode and a CMOS element are formed on the same substrate by a CMOS process.
【図１３】本発明の他の実施の形態に係るダイオードの
構造を表す断面図である。FIG. 13 is a cross-sectional view illustrating a structure of a diode according to another embodiment of the present invention.
【図１４】本発明のさらに他の実施の形態に係るダイオ
ードの構造を表す断面図である。FIG. 14 is a cross-sectional view illustrating a structure of a diode according to still another embodiment of the present invention.
【図１５】本発明のさらに他の実施の形態に係るダイオ
ードの構造を表す平面図である。FIG. 15 is a plan view illustrating a structure of a diode according to still another embodiment of the present invention.
【図１６】本発明のさらに他の実施の形態に係るダイオ
ードの構造を表す平面図である。FIG. 16 is a plan view illustrating a structure of a diode according to still another embodiment of the present invention.
【図１７】本発明のさらに他の実施の形態に係るダイオ
ードの構造を表すもので、（ａ）はその平面図、（ｂ）
は断面図である。FIGS. 17A and 17B show a structure of a diode according to still another embodiment of the present invention, wherein FIG.
Is a sectional view.
【図１８】図１７のダイオードを適用して構成した非接
触型ＩＣカードシステムの概略構成を表す図である。18 is a diagram illustrating a schematic configuration of a non-contact type IC card system configured by applying the diode of FIG. 17;
１，１ａ…非接触型ＩＣカード、２…リーダライタ、３
…受信コイル、４，４ａ…ダイオード、５…キャパシ
タ、６…負荷回路、７…送信コイル、１１，１１ａ，１
１ｂ，１１ｅ，１０１…半導体基板、１２，１２ａ〜１
２ｅ，１０２…Ｎ型不純物領域、１３，１３ａ〜１３
ｅ，１０３…Ｐ型不純物領域、１５…交流信号源、１６
…抵抗器、２０…ＰＭＯＳトランジスタ、２１…Ｎウェ
ル、２２，２３…高濃度Ｐ型不純物領域（ソース・ドレ
イン）、２４，３４…ゲート絶縁膜、２５，３５…ゲー
ト電極、３０…ＮＭＯＳトランジスタ、３１…Ｐウェ
ル、３２，３３…高濃度Ｎ型不純物領域（ソース・ドレ
イン）、Ｖｆ…順方向電圧、Ｖｓ…正弦波信号、Ｖｄ…
被検ダイオードの両端電圧1, 1a: Non-contact type IC card, 2: Reader / writer, 3
... Receiver coil, 4,4a ... Diode, 5 ... Capacitor, 6 ... Load circuit, 7 ... Transmission coil, 11, 11a, 1
1b, 11e, 101 ... semiconductor substrate, 12, 12a-1
2e, 102... N-type impurity regions, 13, 13a to 13
e, 103: P-type impurity region, 15: AC signal source, 16
... Resistor, 20 ... PMOS transistor, 21 ... N well, 22, 23 ... High concentration P type impurity region (source / drain), 24,34 ... Gate insulating film, 25,35 ... Gate electrode, 30 ... NMOS transistor, 31: P well, 32, 33: high concentration N-type impurity region (source / drain), Vf: forward voltage, Vs: sine wave signal, Vd ...
Voltage across diode under test
Claims (4)
成された第２導電型不純物領域と、前記半導体基板の表
面近傍に前記第２導電型不純物領域と接合するように形
成された第１導電型不純物領域とを備えたダイオードで
あって、 前記第２導電型不純物領域と前記半導体基板との境界面
の面積は、前記第１導電型不純物領域および第２導電型
不純物領域間への順方向電圧の印加によって起きる前記
第２導電型不純物領域から前記半導体基板への電荷担体
の移動を制限して電荷担体が前記半導体基板内に蓄積さ
れるのを防止し得る大きさであることを特徴とするダイ
オード。A first conductive type impurity region formed near a surface of the first conductive type semiconductor substrate; and a second conductive type impurity region formed near the surface of the semiconductor substrate and joined to the second conductive type impurity region. A diode having a first conductivity type impurity region, wherein an area of a boundary surface between the second conductivity type impurity region and the semiconductor substrate is equal to a distance between the first conductivity type impurity region and the second conductivity type impurity region. The size is such that the transfer of charge carriers from the second conductivity type impurity region to the semiconductor substrate caused by application of a forward voltage is restricted to prevent charge carriers from being accumulated in the semiconductor substrate. Features diode.
導電型不純物領域の周囲のすべてまたは一部を取り囲む
ように形成されたものであることを特徴とする請求項１
記載のダイオード。2. The semiconductor device according to claim 2, wherein the first conductivity type impurity region is
2. The semiconductor device according to claim 1, wherein the conductive type impurity region is formed so as to surround all or part of the periphery of the conductive type impurity region.
The diode as described.
電型不純物領域の不純物濃度は、前記半導体基板の不純
物濃度よりも大きく、かつ、前記第１導電型不純物領域
と第２導電型不純物領域との間に逆方向電圧が印可され
たときに降伏現象が生じない程度に小さいことを特徴と
する請求項１記載のダイオード。3. The impurity concentration of the first conductivity type impurity region and the second conductivity type impurity region is higher than the impurity concentration of the semiconductor substrate, and the first conductivity type impurity region and the second conductivity type impurity region. 2. The diode according to claim 1, wherein said diode is so small that a breakdown phenomenon does not occur when a reverse voltage is applied.
電型不純物領域は、ＭＯＳ構造の半導体装置の製造工程
において同時に形成されたものであることを特徴とする
請求項３記載のダイオード。4. The diode according to claim 3, wherein said first conductivity type impurity region and said second conductivity type impurity region are formed simultaneously in a manufacturing process of a semiconductor device having a MOS structure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14048297A JP3968603B2 (en) | 1997-05-29 | 1997-05-29 | Diode and contactless IC card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14048297A JP3968603B2 (en) | 1997-05-29 | 1997-05-29 | Diode and contactless IC card |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335678A true JPH10335678A (en) | 1998-12-18 |
| JP3968603B2 JP3968603B2 (en) | 2007-08-29 |
Family
ID=15269639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14048297A Expired - Lifetime JP3968603B2 (en) | 1997-05-29 | 1997-05-29 | Diode and contactless IC card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3968603B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000077859A1 (en) * | 1999-06-16 | 2000-12-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| JP2008277719A (en) * | 2006-06-15 | 2008-11-13 | Ricoh Co Ltd | Semiconductor device for step-up dc-dc converter, and step-up dc-dc converter |
-
1997
- 1997-05-29 JP JP14048297A patent/JP3968603B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000077859A1 (en) * | 1999-06-16 | 2000-12-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| JP2008277719A (en) * | 2006-06-15 | 2008-11-13 | Ricoh Co Ltd | Semiconductor device for step-up dc-dc converter, and step-up dc-dc converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3968603B2 (en) | 2007-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0062894B1 (en) | Semiconductor device | |
| JP4867915B2 (en) | RFID tag chip | |
| US4875151A (en) | Two transistor full wave rectifier | |
| JPH10209377A (en) | Static electricity protective circuit | |
| US4806999A (en) | Area efficient input protection | |
| JPH0793383B2 (en) | Semiconductor device | |
| US7317242B2 (en) | Semiconductor device including p-type silicon layer including implanted germanium | |
| KR100658549B1 (en) | Semiconductor device, full-wave rectifying circuit, and half-wave rectifying circuit | |
| JP3968603B2 (en) | Diode and contactless IC card | |
| JP2002111041A (en) | Semiconductor device and its manufacturing method | |
| JP2980108B2 (en) | Logic well protection for components including integrated MOS power transistors | |
| JP3210438B2 (en) | Data carrier integrated circuit | |
| JP3501541B2 (en) | Full-wave rectifier circuit | |
| CN206505919U (en) | The integrated rectifier bridge structure on piece | |
| KR100621370B1 (en) | structure for realizing integrated circuit comprising schottky diode and fabricating method thereof | |
| TWI237383B (en) | Junction diode | |
| JPS6050062B2 (en) | Semiconductor integrated circuit device | |
| US20050224917A1 (en) | Junction diode | |
| TWI545882B (en) | Two chips integrtated bridge rectifier | |
| JPH11121768A (en) | Semiconductor integrated circuit | |
| JPH04240760A (en) | Semiconductor device | |
| JPS61170058A (en) | Composite circuit for level shifting | |
| JPH0360152A (en) | Input protecting circuit for semiconductor device | |
| JPS61194874A (en) | Semiconductor device | |
| JPH0570941B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070523 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |