JPH10335678A

JPH10335678A - ダイオード

Info

Publication number: JPH10335678A
Application number: JP9140482A
Authority: JP
Inventors: Yasushi Nakamoto; 泰中本
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-05-29
Filing date: 1997-05-29
Publication date: 1998-12-18
Anticipated expiration: 2017-05-29
Also published as: JP3968603B2

Abstract

(57)【要約】【課題】逆方向の降伏電圧が高く、整流効率のよいダ
イオードを提供する。【解決手段】半導体基板１１の表面にカソードとして
のＮ型不純物領域１２を形成すると共に、このＮ型不純
物領域１２の周囲を取り囲むと共にこれとＰＮ接合を形
成するようにしてＰ型不純物領域１３をアノードとして
形成する。Ｎ型不純物領域１２とＰ型不純物領域１３と
は、通常のＭＯＳ製造プロセスでＮウェルおよびＰウェ
ルを形成する際に同時に形成する。半導体基板１１の不
純物濃度は低くホール数は十分ではないが、Ｎ型不純物
領域１２の底面積は小さく、順方向電圧印可期間に半導
体基板１１からＮ型不純物領域１２へ移動するキャリア
（電子）数は制限されるので、その殆どがホールと再結
合して消滅し、半導体基板１１内に蓄積キャリアとして
残るものは少ない。このため、逆方向電圧印可期間にお
いてリーク電流は殆ど発生せず、整流効率が向上する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は交流電流の整流等に
用いられるダイオードに係わり、特に、半導体基板の主
表面に横方向に形成されるラテラル型のダイオードに関
する。

【０００２】

【従来の技術】近年、例えば非接触型のＩＣ（半導体集
積回路）カードのように、電波によって電力供給とデー
タ伝送とが行われる記憶媒体が実用化されている。この
ような記憶媒体では、受信した交流電流を整流して直流
電流を作る必要があることから整流用ダイオードが用い
られるのが一般的である。また、このようなＩＣカード
における記憶回路等の信号処理部には、通常、消費電力
の小さいＭＯＳ(Metal-Oxide-Semiconductor；金属・酸
化膜・半導体）構造の半導体素子が用いられることが多
い。

【０００３】従来、この種のＩＣカードでは、整流用ダ
イオードの部分は、ＭＯＳ半導体素子からなる信号処理
部と別体のチップとしてバイポーラプロセスにより製作
されていたが、これではカード全体としての小型化とコ
スト低減とを図ることが困難であることから、最近で
は、標準的なＣＭＯＳ(Complementary MOS；相補型ＭＯ
Ｓ）製造プロセスにおいて併せてダイオードを作り込む
ことが行われている。このようにして製造されるダイオ
ードとしては、ラテラル型と呼ばれているタイプが一般
的である。このダイオードは、半導体基板の表面近傍に
アノードとなるＰ導電型不純物領域とカソードとなるＮ
導電型不純物領域とを隣接させて形成し、これらの領域
間のＰＮ接合によって交流電流を整流しようとするもの
である。ここで、各不純物領域は、ＭＯＳ製造プロセス
におけるソースおよびドレインを形成するためのイオン
注入工程等において同時に形成されるようになってい
た。

【０００４】

【発明が解決しようとする課題】ところで、通常、ＭＯ
Ｓトランジスタのソースおよびドレインは１０¹⁹〜１０
²⁰個／ｃｍ³という高濃度の不純物を含むように形成さ
れるので、これらと同工程で形成されるダイオードのア
ノードおよびカソードもまた同程度の高濃度不純物を含
むこととなる。一方、ダイオードのＰＮ接合に逆方向電
圧を印可したときの降伏電圧はアノードおよびカソード
の不純物濃度が高くなるに従って低下することが知られ
ている。したがって、従来のようにＭＯＳ製造プロセス
におけるソース・ドレイン形成工程と同一工程によって
ダイオードのアノードおよびカソードを形成した場合に
は、逆方向の降伏電圧は相当低くなってしまう。

【０００５】特に、上記した非接触型のＩＣカードのよ
うに、電波によって電力を空間伝送するシステムでは、
ＩＣカードに対するデータの書き込みと読み出しを行う
ためのリーダライタとＩＣカードとの距離がある程度離
れていても正常に動作できるようにするため、リーダラ
イタ側の送信電界強度を強めに設定する必要がある。し
たがって、ＩＣカードをリーダライタに近づけ過ぎた場
合のようにＩＣカードの受信電界強度が過剰に高くなっ
たときには、ＩＣカード内の整流用ダイオードに相当高
い逆バイアスが掛かって降伏現象が生じ、正常な整流動
作ができなくなるという問題が生ずるおそれもある。

【０００６】この問題を解決するには、ダイオードのア
ノードおよびカソードの不純物濃度をより低めに設定す
ればよいと考えられる。ところが、不純物濃度を適正に
設定したとしても、この種のダイオードにおいては、そ
の構造上、順方向電圧の印可期間中にカソードまたはア
ノードから半導体基板へ流出したキャリア（電荷担体）
が逆バイアス印可期間中に半導体基板からカソードまた
はアノードに流れて逆方向電流が生じるというさらなる
不都合がある。このため、整流素子としての効率が低
く、供給された交流電力の利用効率を高めることが困難
になるという問題があった。このことは、電波による電
力供給を行う場合のみならず、電波による非接触データ
伝送を行う場合においても信号電力の利用効率の向上を
図る上で問題となることである。さらに、このように整
流効率が低いことは、例えば通常のＡＭ(Amplitude Mod
ulation)受信機の検波（復調）回路等のような非接触型
ＩＣカード以外の用途に用いられる整流用ダイオードに
おいても、受信信号の忠実な再現性を確保する上で問題
となることである。

【０００７】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、逆方向の降伏電圧が高く、かつ効率
よく整流を行うことができるダイオードを提供すること
にある。

【０００８】

【課題を解決するための手段】本発明のダイオードは、
第２導電型不純物領域と半導体基板との境界面の面積
を、第１導電型不純物領域および第２導電型不純物領域
間への順方向電圧の印加によって起きる第２導電型不純
物領域から半導体基板への電荷担体の移動を制限して電
荷担体が半導体基板内に蓄積されるのを防止し得る大き
さに設定したものである。ここで、第１導電型不純物領
域は、第２導電型不純物領域の周囲のすべてまたは一部
を取り囲むように形成するのが好適であり、また、第１
導電型不純物領域および第２導電型不純物領域の不純物
濃度は、半導体基板の不純物濃度よりも大きく、かつ、
第１導電型不純物領域と第２導電型不純物領域との間に
逆方向電圧が印可されたときに降伏現象が生じない程度
に小さく設定するのが好適である。また、第１導電型不
純物領域および第２導電型不純物領域は、ＭＯＳ構造の
半導体装置の製造工程において同時に形成することが可
能である。

【０００９】本発明のダイオードでは、第２導電型不純
物領域と半導体基板との境界面の面積を適切に設定する
ことにより、第１導電型不純物領域と第２導電型不純物
領域との間に順方向電圧が印可されたときに第２導電型
不純物領域から半導体基板へ移動する電荷担体が半導体
基板中に蓄積されないように電荷担体の移動量を制限す
ることができる。これにより、逆方向電圧が印可された
ときに、半導体基板中に蓄積された電荷担体に起因する
逆方向リーク電流の発生を抑制できる。

【００１０】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００１１】図２は本発明の一実施の形態に係るダイオ
ードを含む整流回路を用いて構成した非接触型ＩＣカー
ドシステムの概略構成を表すものである。このシステム
は非接触型ＩＣカード１と、この非接触型ＩＣカード１
に対する電力供給とデータの読み書きとを行うためのリ
ーダライタ２とを含んで構成される。非接触型ＩＣカー
ド１は、受信コイル３と、この受信コイル３の両端子間
に直列接続された整流用のダイオード４およびキャパシ
タ５と、キャパシタ５の両端間に接続されたメモリ回路
等の負荷回路６とを備えている。ダイオード４のカソー
ドは受信コイル３の一端Ｂに接続され、アノードはキャ
パシタ５の一端Ａに接続されている。受信コイル３は、
リーダライタ２の送信コイル７から発せられた電波を受
信して、それに対応した交流電流を発生する。この交流
電流は、ダイオード４によって半波整流されると共にキ
ャパシタ５によってほぼ平滑化されて直流電流に変換さ
れ、負荷回路６に供給されるようになっている。

【００１２】図１は図２におけるダイオード４の構造を
表すものである。この図の（ａ）は平面構造を表し、
（ｂ）は（ａ）のＸ−Ｘ′方向から見た断面構造を表
す。これらの図に示したように、ダイオード４は、半導
体基板１１の表面近傍に形成されたＮ型不純物領域１２
と、Ｎ型不純物領域１２の周囲を取り囲むと共にこれと
接するようにして半導体基板１１の表面近傍に形成され
たＰ型不純物領域１３とを備えたラテラル型ダイオード
として構成されている。Ｎ型不純物領域１２とＰ型不純
物領域１３とはいわゆるＰＮ接合を形成する。このう
ち、Ｐ型不純物領域１３は図１におけるキャパシタ５の
一端Ａに接続され、ダイオード４のアノードとして機能
するようになっている。一方、Ｎ型不純物領域１２は図
１における受信コイル３の一端Ｂに接続され、ダイオー
ド４のカソードとして機能するようになっている。ここ
で、半導体基板１１は本発明における「半導体基板」に
対応し、Ｐ型不純物領域１３は本発明における「第１導
電型不純物領域」に対応し、Ｎ型不純物領域１２は本発
明における「第２導電型不純物領域」に対応する。

【００１３】半導体基板１１は、例えばボロン（Ｂ）等
のＰ型不純物を含むシリコン単結晶基板等で構成され、
その不純物濃度は例えば１０¹⁵個／ｃｍ³程度である。
Ｎ型不純物領域１２は、通常のＭＯＳ製造プロセスにお
いて例えばリン（Ｐ）等のＮ型不純物をイオン注入して
Ｎウェル領域を形成する際に同時に形成されるもので、
その不純物濃度は例えば１０¹⁷個／ｃｍ³程度と、半導
体基板１１よりも２桁程度高くなっている。Ｐ型不純物
領域１３は、通常のＭＯＳ製造プロセスにおいて例えば
ボロン（Ｂ）等のＰ型不純物をイオン注入してＰウェル
領域を形成する際に同時に形成されるもので、その不純
物濃度は例えば１０¹⁷個／ｃｍ³程度と、Ｎ型不純物領
域１２とほぼ等しく、半導体基板１１よりも２桁程度高
くなっている。Ｎ型不純物領域１２の底面サイズは例え
ば２μｍ×２μｍ程度で、Ｐ型不純物領域１３の底面サ
イズは例えば１０μｍ×１０μｍ程度である。また、Ｎ
型不純物領域１２およびＰ型不純物領域１３の深さは共
に例えば１．５μｍ程度である。ただし、これらの数値
は適宜変更可能である。

【００１４】次に、このような構造のダイオード４を含
む非接触型ＩＣカード１の概略動作を説明する。

【００１５】非接触型ＩＣカード１をリーダライタ２に
セットすると、リーダライタ２は伝送電力に伝送データ
を重畳させて送信コイル７によって電波として出力す
る。非接触型ＩＣカード１の受信コイル３には、リーダ
ライタ２の送信コイル７を流れる電流に比例する交流電
流が生じる。ダイオード４の端子ＡＢ間に順方向電圧が
印可されている期間はダイオード４がオン状態となるの
でキャパシタ５が充電されると同時に負荷回路６に電流
が流れる。一方、逆方向電圧が印可されている期間はダ
イオード４がオフ状態となるのでキャパシタ５が放電し
て負荷回路６に電流が流れる。このようにして、半波整
流と整流とが行われる。なお、負荷回路６では、半波整
流されて得られた電圧から直流成分が除去されて伝送デ
ータの復調が行われると共に、さらに十分な平滑化が行
われて直流電圧が得られ、負荷回路６内の各部に供給さ
れる。

【００１６】次に、図１に示した構造のダイオード４の
詳細な作用を、図５に示したような通常に考え得る構造
のラテラル型ダイオードとの比較において説明する。

【００１７】まず、図１に示したダイオード４の作用説
明に先立ち、比較例として図５に示したダイオードにつ
いて説明する。なお、図５（ａ）は平面構造を表し、同
図（ｂ）は（ａ）のＹ−Ｙ′方向から見た断面構造を表
す。

【００１８】図５に示したダイオードは、Ｐ型の半導体
基板１０１の表面近傍に形成されたＮ型不純物領域１０
２と、Ｎ型不純物領域１０２の一端面と接するようにし
て半導体基板１０１の表面近傍に形成されたＰ型不純物
領域１０３とを備えて構成されている。Ｎ型不純物領域
１０２とＰ型不純物領域１０３とはＰＮ接合を形成す
る。このうち、Ｐ型不純物領域１０３は例えばキャパシ
タ５（図１）の一端Ａに接続されてアノードとして機能
し、Ｎ型不純物領域１０２は例えば受信コイル３（図
１）の一端Ｂに接続されてカソードとして機能するよう
になっている。なお、半導体基板１０１、Ｎ型不純物領
域１０２およびＰ型不純物領域１０３の各不純物濃度
は、上記した図１のダイオード４の各不純物濃度と同等
であるとする。

【００１９】このような一般的構造のラテラル型ダイオ
ードは次のように動作する。以下、図６および図７を参
照してその整流作用を説明する。

【００２０】まず、図６に示したように、端子ＡＢ間に
順方向電圧が印可されている期間においては、Ｎ型不純
物領域１０２のキャリア（ここでは、図中の“−”で示
した電子）は、その一端面に形成されたＰＮ接合面を介
してＰ型不純物領域１０３に移動し、ここに多数存在す
るホール（図中の“＋”で示した正孔）と再結合して消
滅する。これにより、Ｐ型不純物領域１０３からＮ型不
純物領域１０２に流れる順方向の電流（以下、横方向電
流という。）が生ずる。

【００２１】このとき、Ｐ導電型である半導体基板１０
１の電位はＰ型不純物領域１０３とほぼ同電位となって
いるので、Ｎ型不純物領域１０２中のキャリアの一部
は、半導体基板１０１内にも移動して、ここに存在して
いるホールと再結合して消滅する。このＮ型不純物領域
１０２から半導体基板１０１へのキャリア移動はＮ型不
純物領域１０２と半導体基板１０１との間のすべての境
界面（側面および底面）を介して行われるが、Ｎ型不純
物領域１０２の底面の面積はその側面の面積に比べてか
なり大きいことから、現実には大部分のキャリア移動は
この底面部を介して行われると考えられる。また、Ｎ型
不純物領域１０２の底面の面積は、Ｐ型不純物領域１０
３との間に形成されたＰＮ接合の面積に比べてもかなり
大きなものとなっている。このため、Ｎ型不純物領域１
０２から半導体基板１０１に移動するキャリア量は相当
多くなり、結果として、上記した横方向電流と比較して
無視できない大きさの電流（以下、縦方向電流とい
う。）が半導体基板１０１からＮ型不純物領域１０２へ
向かって流れることとなる。

【００２２】ところが、半導体基板１０１の不純物濃度
は上記したように１０¹⁵個／ｃｍ³程度と低く、半導体
基板１０１中のホール数は十分ではない。このため、半
導体基板１０１中に移動したキャリアのうちの相当数が
ホールと再結合できず、半導体基板１０１中にそのまま
蓄積キャリアＣ２として残ることとなる。

【００２３】ここで、図７に示したように、端子ＡＢ間
に逆方向電圧が印可されると、半導体基板１０１内に相
当数残っていた蓄積キャリアＣ２がＮ型不純物領域１０
２に移動し、この結果、Ｎ型不純物領域１０２から半導
体基板１０１に向かって小さくない逆方向電流が流れ
る。このことは整流効率が良くないことを意味する。な
お図７では、半導体基板１０１内およびＰ型不純物領域
１０３内のホールについては図示を省略している。

【００２４】このように、図５に示した構造のダイオー
ドでは、逆方向のリーク電流が大きく、ダイオードに要
求される整流特性を十分満たしていない。

【００２５】これに対して本実施の形態のダイオード４
（図１）は次のように動作する。以下、図３および図４
を参照してその整流作用を説明する。

【００２６】まず、図３に示したように、端子ＡＢ間に
順方向電圧が印可されている期間においては、Ｎ型不純
物領域１２のキャリア（ここでは電子）は、その全周囲
に形成されたＰＮ接合面を介してＰ型不純物領域１３に
移動し、ここに多数存在するホールと再結合して消滅す
る。これにより、Ｐ型不純物領域１３からＮ型不純物領
域１２に流れる順方向の横方向電流が生ずる。ここで
は、キャリアである電子が本発明における「電荷担体」
に対応する。

【００２７】このとき、Ｐ導電型である半導体基板１１
の電位はＰ型不純物領域１３とほぼ同電位となっている
ので、Ｎ型不純物領域１２中のキャリアの一部は、半導
体基板１１内にも移動して、ここに存在しているホール
と再結合して消滅する。このＮ導電型不純物領域１２か
ら半導体基板１１へのキャリア移動はＮ型不純物領域１
２と半導体基板１１との間の唯一の境界面である底面を
介して行われるが、本実施の形態では、Ｎ型不純物領域
１２の底面積は図５の場合と比べて小さいことから、Ｎ
型不純物領域１２から半導体基板１１へ向かって移動す
る移動するキャリア数は図６の場合と比べて少ない。こ
の結果、本実施の形態のダイオード４では、順方向電圧
印可期間に半導体基板１１からＮ型不純物領域１２に流
れる縦方向電流は、図５の場合よりも相当小さくなり、
また、上記した順方向の横方向電流に比べても相当小さ
いものとなる。

【００２８】半導体基板１１の不純物濃度は上記したよ
うに１０¹⁵個／ｃｍ³程度と低く、半導体基板１１中の
ホール数は十分ではないが、本実施の形態では、半導体
基板１１中に移動するキャリア数が少ないため、その殆
どがホールと再結合して消滅し、半導体基板１１中にそ
のまま蓄積キャリアＣ１として残るものは極めてわずか
であり、半導体基板１１やＮ型不純物領域１２の不純物
濃度等の条件によっては殆どゼロとなる。

【００２９】ここで、図４に示したように、端子ＡＢ間
に逆方向電圧が印可されると、半導体基板１１内に残っ
ていた蓄積キャリアＣ１がＮ型不純物領域１２に移動
し、Ｎ型不純物領域１２から半導体基板１１への逆方向
電流が流れるが、上記したように、この場合の蓄積キャ
リアＣ１の数は極めて微少であるため、逆方向電流も極
めて微小あるいは殆どゼロとなる。なお、図４では、半
導体基板１１内およびＰ型不純物領域１３内のホールは
図示を省略している。

【００３０】このように、本実施の形態のダイオード４
では、逆方向のリーク電流が小さいというダイオードに
要求される整流特性を十分満たしている。

【００３１】本実施の形態では、Ｎ型不純物領域１２と
半導体基板１１との境界面の面積（すなわち、Ｎ型不純
物領域１２の底面の面積）を例えば５μｍ²程度とし、
半導体基板１１の不純物濃度を例えば１０¹⁵個／ｃｍ³
程度とし、カソード（Ｎ型不純物領域１２）およびアノ
ード（Ｐ型不純物領域１３）の不純物濃度を例えば１０
¹⁷個／ｃｍ³程度として説明したが、本発明のダイオー
ドはこれらの値に限定されるものではなく、それぞれ異
なる値に適宜設定することが可能である。要は、アノー
ド（Ｐ型不純物領域１３）と半導体基板１１との境界面
の面積を、アノード・カソード間に順方向電圧が印可さ
れたときにアノードから半導体基板１１へ移動するキャ
リアが半導体基板１１中に蓄積されない程度にキャリア
移動量を制限できる大きさに設定すればよい。

【００３２】次に、図８〜図１１を参照して、本実施の
形態のダイオード４を含む各種のダイオードの整流特性
について相互に比較しつつ説明する。

【００３３】ここでは、図８に示したように、正弦波信
号Ｖｓを出力する交流信号源１５の出力端子間に被検ダ
イオード１４と抵抗器１６とを直列接続して、被検ダイ
オード１４の両端電圧Ｖｄの変化を調べるものとし、そ
の結果を図９〜図１１に示す。なお、これらの図で、横
軸は時間軸、縦軸は電圧軸を示し、また、破線は正弦波
信号Ｖｓの波形、実線は被検ダイオード１４の両端電圧
Ｖｄの波形を示す。

【００３４】図９は通常のバイポーラプロセスにより製
造されたダイオード（以下、バイポーラ型ダイオードと
いう。）の整流特性の一例を表すものである。この図
で、交流信号源１５からの正弦波信号Ｖｓが順方向期間
にあるときは被検ダイオード１４がオン状態となるの
で、その両端電圧Ｖｄは順方向電圧Ｖｆとなる。この順
方向電圧Ｖｆは、アノードとカソードとの間のＰＮ接合
の抵抗成分による電圧降下分であり、できるだけ小さい
ことが望ましい。一方、正弦波信号Ｖｓが逆方向期間に
あるときは被検ダイオード１４はオフ状態となり、この
ときのリーク電流も極めて微小であるため、これによる
電圧降下は殆どなく、被検ダイオード１４の両端電圧Ｖ
ｄの波形は正弦波信号Ｖｓの波形とほぼ一致する。この
図で斜線を施した領域は、整流の際に失われるエネルギ
に対応するものであるが、図から明らかなように、無駄
になるのは順方向期間のエネルギが大部分であり、逆方
向期間においてはほとんどエネルギの無駄がない。

【００３５】図１０は比較例として図５に示したラテラ
ル型ダイオードの整流特性を表すものである。この図
で、正弦波信号Ｖｓが順方向期間にあるときは被検ダイ
オード１４がオン状態となり、その両端電圧Ｖｄは順方
向電圧Ｖｆとなるが、この場合の順方向電圧Ｖｆは、図
９の場合よりもやや高めになっている。一方、正弦波信
号Ｖｓが逆方向期間にあるときは被検ダイオード１４は
オフ状態となるが、上記したようにこのときのリーク電
流は相当大きいので、これによる電圧降下ΔＶは無視で
きない程度に大きくなる。このため、図から明らかなよ
うに、順方向期間のみならず、逆方向期間においてもエ
ネルギの無駄が多い。

【００３６】図１１は本実施の形態に係るラテラル型ダ
イオード（図１に示したダイオード４）の整流特性を表
すものである。この図で、正弦波信号Ｖｓが順方向期間
にあるときは被検ダイオード１４がオン状態となり、そ
の両端電圧Ｖｄは順方向電圧Ｖｆとなるが、この場合の
順方向電圧Ｖｆは、図１０の場合よりもやや高めにな
る。一方、正弦波信号Ｖｓが逆方向期間にあるときは被
検ダイオード１４はオフ状態となる。このときのリーク
電流は図９に示したバイポーラ型ダイオードよりは大き
いものの、図１０に示したラテラル型ダイオードよりは
小さくなっており、これによる電圧降下ΔＶは図１０の
場合よりも相当小さくなっている。このため、図から明
らかなように、逆方向期間におけるリーク電流によるエ
ネルギの無駄が図１０の場合よりも抑制され、整流効率
が改善される。

【００３７】なお、上記したように、本実施の形態のダ
イオード４では、順方向電圧Ｖｆがやや高くなるが、こ
れはＮ型不純物領域１２の底面積を極端に小さくしたこ
とによる電流能力の低下に起因すると考えられる。した
がって、ダイオードが適用される回路において電流が不
足すると考えられる場合には、複数のダイオード４を並
列接続することで、この問題に対処することが可能であ
る。

【００３８】次に、本実施の形態のダイオード４（図
１）をＣＭＯＳ半導体チップ中に一体に作り込む場合に
ついて説明する。

【００３９】図１２は同一基板上にＣＭＯＳ素子とラテ
ラル型ダイオードとを形成してなる半導体装置の断面構
造を表すものである。この半導体装置は、ＣＭＯＳ素子
領域に形成されたＰＭＯＳトランジスタ２０およびＮＭ
ＯＳトランジスタ３０と、周辺領域に形成されたダイオ
ード４とを備えている。これらの各素子間は、シリコン
酸化膜等からなる素子分離膜４０によって相互に分離さ
れている。なお、ダイオード４は、図１に示したものと
同一構造のものであり、同一構成部分には同一の符号を
付して適宜説明を省略する。

【００４０】この図に示したように、ＰＭＯＳトランジ
スタ２０は、Ｐ型の半導体基板１１の表面近傍に形成さ
れたＮウェル２１内に形成されており、ソースおよびド
レインとしての高濃度Ｐ型不純物領域２２，２３と、こ
れらの高濃度Ｐ型不純物領域２２，２３によって挟まれ
た領域の半導体基板１１上にゲート絶縁膜２４を介して
形成されたゲート電極２５とを含んで構成されている。
ゲート絶縁膜２４は、例えばシリコン酸化膜で構成さ
れ、ゲート電極２５は例えばポリシリコン等で構成され
る。

【００４１】一方、ＮＭＯＳトランジスタ３０は、Ｐ型
の半導体基板１１の表面近傍に形成されたＰウェル領域
３１内に形成されており、ソースおよびドレインとして
の高濃度Ｎ型不純物領域３２，３３と、これらの高濃度
Ｎ型不純物領域３２，３３によって挟まれた領域の半導
体基板１１上にゲート絶縁膜３４を介して形成されたゲ
ート電極３５とを含んで構成されている。ゲート絶縁膜
３４は、例えばシリコン酸化膜で構成され、ゲート電極
３５は、例えばポリシリコン等で構成される。

【００４２】周辺領域に形成されたダイオード４は、図
１に示したものと同様の構造であるので説明を省略す
る。

【００４３】このような構造の半導体装置は、例えば次
のようなプロセスにより製造される。まず、不純物濃度
が１０¹⁵個／ｃｍ³程度の半導体基板１１の表面に、Ｌ
ＯＣＯＳ(Local Oxidation of Silicon)法等によって素
子分離膜４０を形成した後、周知のフォトリソグラフィ
工程を経て、イオン注入法により、半導体基板１１の表
面近傍に、不純物濃度が１０¹⁷個／ｃｍ³程度のＮウェ
ル領域２１およびＮ型不純物領域１２を同時に形成す
る。次に、同様のフォトリソグラフィ工程を経て、イオ
ン注入法により、半導体基板１１の表面近傍に、不純物
濃度が１０¹⁷個／ｃｍ³程度のＰウェル領域３１および
Ｐ型不純物領域１３を同時に形成する。

【００４４】次に、ＣＭＯＳ素子領域のＮウェル領域２
１およびＰウェル領域３１上に熱酸化法等によってシリ
コン酸化膜からなるゲート絶縁膜を形成したのち、その
上に例えばポリシリコン等からなるゲート電極層を形成
し、これらを選択的にエッチングする。これにより、Ｎ
ウェル領域２１には、ゲート絶縁膜２４を介してゲート
電極２５が形成され、Ｐウェル領域３１には、ゲート絶
縁膜３４を介してゲート電極３５が形成される。

【００４５】次に、例えばイオン注入法により、Ｎウェ
ル領域２１の表面近傍に、ゲート電極２５と自己整合的
にソース・ドレインとしての高濃度Ｐ型不純物領域２
２，２３を形成する。次に、例えばイオン注入法によ
り、Ｐウェル領域３１の表面近傍に、ゲート電極３５と
自己整合的にソース・ドレインとしての高濃度Ｎ型不純
物領域３２，３３を形成する。次に、これらの素子構造
を覆うようにして全面に層間絶縁膜（図示せず）を形成
した後、この層間絶縁膜に、高濃度Ｐ型不純物領域２
２，２３および高濃度Ｎ型不純物領域３２，３３および
ゲート電極２５，３５、ならびにダイオード４のＮ型不
純物領域１２およびＰ型不純物領域１３にそれぞれ達す
るコンタクトホールを開口する。そして、これらのコン
タクトホールを埋め込むようにして層間絶縁膜上にアル
ミニウム等の金属配線層（図示せず）を形成し、これを
パターニングして配線とする。その後、図示しない保護
膜等を形成する。

【００４６】このように、図１に示した構造のダイオー
ド４をＣＭＯＳプロセス中で同一基板上に同時に形成す
ることにより、ダイオードを含む整流回路と他のＣＭＯ
Ｓ型の信号処理回路等とを１チップの半導体装置として
作製することができる。このため、整流回路の整流効率
を向上させると同時に、半導体装置の小型化と、工程簡
略化によるコスト低減とを達成できる。

【００４７】次に、本発明の他の実施の形態について説
明する。

【００４８】図１３は本発明の他の実施の形態に係るダ
イオードの断面構造を表すものである。なお、このダイ
オードの平面図は図１（ａ）に示したものと同様である
のでここでは図示を省略する。

【００４９】本実施の形態に係るダイオードは、半導体
基板１１ａの表面近傍に形成されたＮ型不純物領域１２
ａの周囲を取り囲むようにしてＰ型不純物領域１３ａが
形成されている点は図１の場合と同様であるが、図１の
ダイオードでは両領域のＰＮ接合面が基板とほぼ垂直に
形成されているのに対し、本実施の形態のダイオードで
はＰＮ接合面が基板と垂直でなく傾いて形成され、Ｎ型
不純物領域１２を基板と平行に切ったときの断面形状は
底面側に行くほど小さくなっている。したがって、Ｎ型
不純物領域１２ａおよびＰ型不純物領域１３ａの深さ、
ならびに基板表面におけるＮ型不純物領域１２の面積
が、それぞれ、図１のダイオードのそれらと同じである
とすれば、本実施の形態のダイオードの方が底面積はよ
り小さくなる。このため、順方向期間にＮ型不純物領域
１２ａから半導体基板１１に移動するキャリア数は図１
の場合よりも少なく、半導体基板１１ａ内の蓄積キャリ
アも少ない。したがって、逆方向のリーク電流がより小
さくなり、さらに整流効率の向上が期待できる。

【００５０】図１４は本発明のさらに他の実施の形態に
係るダイオードの断面構造を表すものである。なお、こ
のダイオードの平面図は図１（ａ）に示したものと同様
であるのでここでは図示を省略する。

【００５１】本実施の形態に係るダイオードは、半導体
基板１１ｂの表面近傍に形成されたＮ型不純物領域１２
ｂの周囲を取り囲むようにしてＰ型不純物領域１３ｂが
形成されている点は図１および図１３の場合と同様であ
るが、図１および図１３のダイオードではＮ型不純物領
域１２，１２ａの底面が半導体基板１１と直接接触して
いるのに対し、本実施の形態のダイオードではＰ型不純
物領域１３ｂがＮ型不純物領域１２ｂの下側をも取り囲
んでおり、Ｎ型不純物領域１２ｂの底面は半導体基板１
１ｂと接触していない。このため、順方向期間にＮ型不
純物領域１２ｂから縦方向に移動するキャリアはＰ型不
純物領域１３ｂ内ですべて再結合して消滅し、半導体基
板１１ｂへは移動しない。したがって、半導体基板１１
ｂ内に蓄積キャリアが発生しないので、逆方向期間にお
けるリーク電流が殆どゼロになり、図１の場合よりもさ
らに整流効率の向上が期待できる。

【００５２】なお、以上の各実施の形態では、Ｎ型不純
物領域１２等の全周（四方）をＰ型不純物領域１３等で
取り囲むようにしているが、例えば図１５に示したよう
に、Ｎ型不純物領域１２ｃの三方のみをＰ型不純物領域
１３ｃで取り囲んで他の一方は半導体基板１１と接する
ようにしたり、あるいは図１６に示したように、Ｎ型不
純物領域１２ｄの二方のみをＰ型不純物領域１３ｄで取
り囲んで他の二方は半導体基板１１と接するように構成
することも可能である。

【００５３】以上、いくつかの実施の形態を挙げて本発
明を説明したが、本発明はこれらの実施の形態に限定さ
れず、その均等の範囲で種々変更可能である。例えば、
上記の各実施の形態では、Ｐ型の半導体基板１１等に形
成したカソードとしてのＮ型不純物領域１２等の周囲を
アノードとしてのＰ型不純物領域１３等によって取り囲
む構造とし、図２の非接触型ＩＣカード１における接地
ラインＶ_SS（ＡＢ間）に挿入することとしたが、図１８
のように非接触型ＩＣカード１ａの電源ラインＶ_DD（Ｃ
Ｄ間）に挿入するためには、これとは導電型を逆にすれ
ばよい。すなわち、図１７に示したように、Ｎ型の半導
体基板１１ｅにアノードとしてのＰ型不純物領域１３ｅ
を形成すると共に、その周囲をカソードとしてのＮ型不
純物領域１２ｅによって取り囲む構造とすればよい。こ
こで、図１７（ａ）はダイオード４ａの平面図であり、
同図（ｂ）は（ａ）におけるＺ−Ｚ′方向から見た断面
図である。この場合、順方向期間にＰ型不純物領域１３
ｅから半導体基板１１ｅにキャリアとしてのホールが移
動して再結合するが、そのキャリア移動数は小さいた
め、半導体基板１１ｅ内で再結合できずに残留する蓄積
キャリアは少なく、逆方向期間におけるリーク電流が小
さくなる。なお、このような構造のダイオード４ａは、
例えば図１８に示したような非接触型ＩＣカード１ａに
適用可能である。なお、この図で図２と同一構成要素に
は同一の符号を付している。

【００５４】また、上記の各実施の形態に係るダイオー
ドでは、Ｎ型不純物領域１２等およびＰ型不純物領域１
３等の平面形状を矩形にすることとして説明したが、円
形その他の形状としてもよい。

【００５５】また、上記の実施の形態に係るダイオード
は非接触型ＩＣカードに適用されるものとして説明した
が、用途はそのような非接触型ＩＣカードに限定され
ず、通常のＡＭ受信機が備える検波回路や、その他の整
流回路にも適用することが可能である。

【００５６】

【発明の効果】以上説明したように請求項１ないし請求
項４のいずれか１に記載のダイオードによれば、第２導
電型不純物領域と半導体基板との境界面の面積を、第１
導電型不純物領域および第２導電型不純物領域間への順
方向電圧の印加によって起きる第２導電型不純物領域か
ら半導体基板への電荷担体の移動を制限して電荷担体が
半導体基板内に蓄積されるのを防止し得る大きさに設定
するようにしたので、逆方向電圧が印可されたときに、
半導体基板中に蓄積された電荷担体に起因する逆方向リ
ーク電流の発生を抑制できる。したがって、整流に伴う
電力の損失を低減することができ、整流効率が向上する
という効果がある。

【００５７】特に、請求項２記載のダイオードによれ
ば、第１導電型不純物領域を、第２導電型不純物領域の
周囲のすべてまたは一部を取り囲むように形成するよう
にしたので、第２導電型不純物領域と半導体基板との境
界面の面積を小さくすることができ、蓄積キャリアに起
因するリーク電流を低減することが容易である。

【００５８】また、請求項３記載のダイオードによれ
ば、第１導電型不純物領域および第２導電型不純物領域
の不純物濃度を、半導体基板の不純物濃度よりも大き
く、かつ、第１導電型不純物領域と第２導電型不純物領
域との間に逆方向電圧が印可されたときに降伏現象が生
じない程度に小さく設定するようにしたので、整流効率
の向上のほかに、降伏現象を防止して整流素子としての
信頼性を維持することができるという効果もある。

【００５９】また、請求項４記載のダイオードによれ
ば、第１導電型不純物領域および第２導電型不純物領域
を、金属・酸化膜・半導体（ＭＯＳ）構造の半導体装置
の製造工程において同時に形成するようにしたので、ダ
イオードを含む整流回路と他の信号処理回路等とを１チ
ップのＭＯＳ半導体装置に混載可能となる。このため、
整流効率の向上のほかに、半導体装置の小型化と、接続
工程の簡略化によるコスト低減とを達成できるという効
果もある。

【図面の簡単な説明】

【図１】本発明の一実施の形態に係るダイオードの構造
を表すもので、（ａ）はその平面図、（ｂ）は断面図で
ある。

【図２】図１のダイオードを適用して構成した非接触型
ＩＣカードシステムの概略構成を表す図である。

【図３】図１のダイオードの順方向期間における作用を
説明するための素子断面図である。

【図４】図１のダイオードの逆方向期間における作用を
説明するための素子断面図である。

【図５】比較例としてのラテラル型ダイオードの構造を
表すもので、（ａ）はその平面図、（ｂ）は断面図であ
る。

【図６】図５のラテラル型ダイオードの順方向期間にお
ける作用を説明するための素子断面図である。

【図７】図５のラテラル型ダイオードの逆方向期間にお
ける作用を説明するための素子断面図である。

【図８】ダイオードの整流特性を測定するための回路例
を表す回路図である。

【図９】通常のバイポーラプロセスで製造されたダイオ
ードの整流特性を表す特性図である。

【図１０】図５に比較例として示したダイオードの整流
特性を表す特性図である。

【図１１】図１のダイオードの整流特性を表す特性図で
ある。

【図１２】ＣＭＯＳプロセスによって同一基板上に整流
ダイオードとＣＭＯＳ素子とを形成してなる半導体装置
の一例を表す断面図である。

【図１３】本発明の他の実施の形態に係るダイオードの
構造を表す断面図である。

【図１４】本発明のさらに他の実施の形態に係るダイオ
ードの構造を表す断面図である。

【図１５】本発明のさらに他の実施の形態に係るダイオ
ードの構造を表す平面図である。

【図１６】本発明のさらに他の実施の形態に係るダイオ
ードの構造を表す平面図である。

【図１７】本発明のさらに他の実施の形態に係るダイオ
ードの構造を表すもので、（ａ）はその平面図、（ｂ）
は断面図である。

【図１８】図１７のダイオードを適用して構成した非接
触型ＩＣカードシステムの概略構成を表す図である。

【符号の説明】

１，１ａ…非接触型ＩＣカード、２…リーダライタ、３
…受信コイル、４，４ａ…ダイオード、５…キャパシ
タ、６…負荷回路、７…送信コイル、１１，１１ａ，１
１ｂ，１１ｅ，１０１…半導体基板、１２，１２ａ〜１
２ｅ，１０２…Ｎ型不純物領域、１３，１３ａ〜１３
ｅ，１０３…Ｐ型不純物領域、１５…交流信号源、１６
…抵抗器、２０…ＰＭＯＳトランジスタ、２１…Ｎウェ
ル、２２，２３…高濃度Ｐ型不純物領域（ソース・ドレ
イン）、２４，３４…ゲート絶縁膜、２５，３５…ゲー
ト電極、３０…ＮＭＯＳトランジスタ、３１…Ｐウェ
ル、３２，３３…高濃度Ｎ型不純物領域（ソース・ドレ
イン）、Ｖｆ…順方向電圧、Ｖｓ…正弦波信号、Ｖｄ…
被検ダイオードの両端電圧

Claims

【特許請求の範囲】

【請求項１】第１導電型の半導体基板の表面近傍に形
成された第２導電型不純物領域と、前記半導体基板の表
面近傍に前記第２導電型不純物領域と接合するように形
成された第１導電型不純物領域とを備えたダイオードで
あって、前記第２導電型不純物領域と前記半導体基板との境界面
の面積は、前記第１導電型不純物領域および第２導電型
不純物領域間への順方向電圧の印加によって起きる前記
第２導電型不純物領域から前記半導体基板への電荷担体
の移動を制限して電荷担体が前記半導体基板内に蓄積さ
れるのを防止し得る大きさであることを特徴とするダイ
オード。
【請求項２】前記第１導電型不純物領域は、前記第２
導電型不純物領域の周囲のすべてまたは一部を取り囲む
ように形成されたものであることを特徴とする請求項１
記載のダイオード。
【請求項３】前記第１導電型不純物領域および第２導
電型不純物領域の不純物濃度は、前記半導体基板の不純
物濃度よりも大きく、かつ、前記第１導電型不純物領域
と第２導電型不純物領域との間に逆方向電圧が印可され
たときに降伏現象が生じない程度に小さいことを特徴と
する請求項１記載のダイオード。
【請求項４】前記第１導電型不純物領域および第２導
電型不純物領域は、ＭＯＳ構造の半導体装置の製造工程
において同時に形成されたものであることを特徴とする
請求項３記載のダイオード。