JPH1032976A - 自己消弧形半導体素子の駆動回路 - Google Patents
自己消弧形半導体素子の駆動回路Info
- Publication number
- JPH1032976A JPH1032976A JP8185676A JP18567696A JPH1032976A JP H1032976 A JPH1032976 A JP H1032976A JP 8185676 A JP8185676 A JP 8185676A JP 18567696 A JP18567696 A JP 18567696A JP H1032976 A JPH1032976 A JP H1032976A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- current
- resistance
- circuit
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】ＩＧＢＴ２５のような電圧制御形自己消弧形半
導体素子のスイッチングの時間遅れ増加を防ぎつつｄｉ
／ｄｔやｄＶ／ｄｔを抑制する。 【解決手段】オン・オフ信号１０１のオン（オフ）信号
に基づき切替回路６はトランジスタ８（１０）をオン
し、ＩＧＢＴ２５のゲートへ電源１５（１６）を低い値
のゲート抵抗１２（１４）を介し印加する。そこでＩＧ
ＢＴのゲート容量が急速に充電（放電）されつつＶGEが
上昇（下降）し、少ない遅れ時間で電流Ｉｃが立上がり
（立下がり）を開始する。この時ＩＧＢＴ２５の補助エ
ミッタ端子Ｅｓと主エミッタ端子Ｅｍの間に接続された
インダクタンス３６に電圧１０６が発生しワンショット
回路３２（３３）を起動する。この時のワンショット出
力１０２（１０３）により切替回路６はトランジスタ８
（１０）をオフ、７（９）をオンし、ゲート抵抗を値の
大きい１１（１３）に切替え、Ｉｃの立上がり（立下が
り）速度を緩和する。
導体素子のスイッチングの時間遅れ増加を防ぎつつｄｉ
／ｄｔやｄＶ／ｄｔを抑制する。 【解決手段】オン・オフ信号１０１のオン（オフ）信号
に基づき切替回路６はトランジスタ８（１０）をオン
し、ＩＧＢＴ２５のゲートへ電源１５（１６）を低い値
のゲート抵抗１２（１４）を介し印加する。そこでＩＧ
ＢＴのゲート容量が急速に充電（放電）されつつＶGEが
上昇（下降）し、少ない遅れ時間で電流Ｉｃが立上がり
（立下がり）を開始する。この時ＩＧＢＴ２５の補助エ
ミッタ端子Ｅｓと主エミッタ端子Ｅｍの間に接続された
インダクタンス３６に電圧１０６が発生しワンショット
回路３２（３３）を起動する。この時のワンショット出
力１０２（１０３）により切替回路６はトランジスタ８
（１０）をオフ、７（９）をオンし、ゲート抵抗を値の
大きい１１（１３）に切替え、Ｉｃの立上がり（立下が
り）速度を緩和する。
Description
【０００１】
【発明の属する技術分野】本発明は絶縁ゲートバイポー
ラトランジスタ（以下ＩＧＢＴという）、電界効果トラ
ンジスタなどの電圧制御形の自己消弧形半導体素子の駆
動回路、特に自己消弧形半導体素子のスイッチング時間
の増加を極力防ぎつつ、スイッチッングの際に発生する
サージ電圧や、主端子間の電圧変化率（ｄＶ／ｄｔ）に
よるスイッチングノイズを抑制する機能を備えた電圧制
御形の自己消弧形半導体素子の駆動回路に関する。
ラトランジスタ（以下ＩＧＢＴという）、電界効果トラ
ンジスタなどの電圧制御形の自己消弧形半導体素子の駆
動回路、特に自己消弧形半導体素子のスイッチング時間
の増加を極力防ぎつつ、スイッチッングの際に発生する
サージ電圧や、主端子間の電圧変化率（ｄＶ／ｄｔ）に
よるスイッチングノイズを抑制する機能を備えた電圧制
御形の自己消弧形半導体素子の駆動回路に関する。
【０００２】なお以下各図において同一の符号は同一も
しくは相当部分を示す。
しくは相当部分を示す。
【０００３】
【従来の技術】図５はＩＧＢＴを使用した電圧形インバ
ータの一般的な回路構成を示す。同図において直流電源
２０は平滑用のコンデンサ２１と並列に接続されたう
え、ＩＧＢＴ２４〜２７及び夫々この各ＩＧＢＴと逆並
列に接続された転流ダイオード（ＦＷＤとも略記する）
２８〜３１からなる、この例では単相交流を出力するイ
ンバータブリッジ回路に電力を供給する。
ータの一般的な回路構成を示す。同図において直流電源
２０は平滑用のコンデンサ２１と並列に接続されたう
え、ＩＧＢＴ２４〜２７及び夫々この各ＩＧＢＴと逆並
列に接続された転流ダイオード（ＦＷＤとも略記する）
２８〜３１からなる、この例では単相交流を出力するイ
ンバータブリッジ回路に電力を供給する。
【０００４】このインバータブリッジにて上下直列の２
つのアームを構成するＩＧＢＴを交互にオンオフさせる
ことにより変換生成された交流出力は、抵抗２２とイン
ダクタンス２３からなる負荷に供給されて負荷電流ＩL
を流す。図６は図５に示した電圧形インバータの動作説
明図で、図６（イ）は、図示のように回路配線による浮
遊インダクタンスをＬｓとし、負荷電流ＩL がＩＧＢＴ
２５を通って矢印の方向へ流れているときの回路構成を
示し、同図（ロ）は、ＩＧＢＴ２５のオンオフ時におけ
るＩＧＢＴ２５とダイオード２８の動作波形を示す。
つのアームを構成するＩＧＢＴを交互にオンオフさせる
ことにより変換生成された交流出力は、抵抗２２とイン
ダクタンス２３からなる負荷に供給されて負荷電流ＩL
を流す。図６は図５に示した電圧形インバータの動作説
明図で、図６（イ）は、図示のように回路配線による浮
遊インダクタンスをＬｓとし、負荷電流ＩL がＩＧＢＴ
２５を通って矢印の方向へ流れているときの回路構成を
示し、同図（ロ）は、ＩＧＢＴ２５のオンオフ時におけ
るＩＧＢＴ２５とダイオード２８の動作波形を示す。
【０００５】即ち図６（イ）において、ＩＧＢＴ２５を
ターンオフさせると、負荷電流ＩLはダイオード２８に
転流し、ＩＧＢＴ２５に流れていたコレクタ電流Ｉｃは
減少する。この電流の減少率〔−ｄｉ／ｄｔ〕と浮遊イ
ンダクタンスＬｓによりサージ電圧ΔＶｐが発生し、Ｉ
ＧＢＴ２５及びその逆並列のダイオード２９（図外）に
印加される（図６（ロ）参照）。
ターンオフさせると、負荷電流ＩLはダイオード２８に
転流し、ＩＧＢＴ２５に流れていたコレクタ電流Ｉｃは
減少する。この電流の減少率〔−ｄｉ／ｄｔ〕と浮遊イ
ンダクタンスＬｓによりサージ電圧ΔＶｐが発生し、Ｉ
ＧＢＴ２５及びその逆並列のダイオード２９（図外）に
印加される（図６（ロ）参照）。
【０００６】またダイオード２８に負荷電流ＩL が通流
中にＩＧＢＴ２５をターンオンさせると、負荷電流ＩL
はＩＧＢＴ２５に転流し、ダイオード２８に流れる電流
ＩDは減少する。電流ＩD の減少後、ダイオード２８は
逆回復し、この逆回復時の電流変化率〔ｄｉ／ｄｔ〕と
浮遊インダクタンスＬｓによりサージ電圧ΔＶD が発生
し、ダイオード２８及びその逆並列のＩＧＢＴ２４（図
外）に印加される（図６（ロ）参照）。
中にＩＧＢＴ２５をターンオンさせると、負荷電流ＩL
はＩＧＢＴ２５に転流し、ダイオード２８に流れる電流
ＩDは減少する。電流ＩD の減少後、ダイオード２８は
逆回復し、この逆回復時の電流変化率〔ｄｉ／ｄｔ〕と
浮遊インダクタンスＬｓによりサージ電圧ΔＶD が発生
し、ダイオード２８及びその逆並列のＩＧＢＴ２４（図
外）に印加される（図６（ロ）参照）。
【０００７】このサージ電圧ΔＶｐ及びΔＶD はＬｓ×
ｄｉ／ｄｔで表されるので、このΔＶｐ及びΔＶD を低
減するためには浮遊インダクタンスＬｓの値を低減する
か、又は前記した〔−ｄｉ／ｄｔ〕及び〔ｄｉ／ｄｔ〕
を減少させる必要がある。しかしながら浮遊インダクタ
ンスＬｓを低減するのは構造上限界があるので、ＩＧＢ
Ｔを緩やかにスイッチングさせてＩＧＢＴのスイッチン
グ時の前記〔ｄｉ／ｄｔ〕と〔−ｄｉ／ｄｔ〕とを減少
させるのが一般的である。
ｄｉ／ｄｔで表されるので、このΔＶｐ及びΔＶD を低
減するためには浮遊インダクタンスＬｓの値を低減する
か、又は前記した〔−ｄｉ／ｄｔ〕及び〔ｄｉ／ｄｔ〕
を減少させる必要がある。しかしながら浮遊インダクタ
ンスＬｓを低減するのは構造上限界があるので、ＩＧＢ
Ｔを緩やかにスイッチングさせてＩＧＢＴのスイッチン
グ時の前記〔ｄｉ／ｄｔ〕と〔−ｄｉ／ｄｔ〕とを減少
させるのが一般的である。
【０００８】またＩＧＢＴ及びダイオードの電流遮断時
の電圧変化率〔ｄＶ／ｄｔ〕が急激であると、これがス
イッチングノイズとしてＩＧＢＴのゲート駆動回路やイ
ンバータの制御回路等の周辺回路に誤動作等の悪影響を
もたらすが、ＩＧＢＴを緩やかにスイッチングさせるこ
とは、この〔ｄＶ／ｄｔ〕を低減するのにも有効であ
る。
の電圧変化率〔ｄＶ／ｄｔ〕が急激であると、これがス
イッチングノイズとしてＩＧＢＴのゲート駆動回路やイ
ンバータの制御回路等の周辺回路に誤動作等の悪影響を
もたらすが、ＩＧＢＴを緩やかにスイッチングさせるこ
とは、この〔ｄＶ／ｄｔ〕を低減するのにも有効であ
る。
【０００９】
【発明が解決しようする課題】前述の〔ｄｉ／ｄｔ〕と
〔−ｄｉ／ｄｔ〕とを減少させるためにＩＧＢＴを緩や
かにスイッチングさせる従来の方法を図７に示す。図７
（イ）において、外部より指令されるオン・オフ信号１
０１に基づくゲート駆動電圧（ゲート・エミッタ電圧、
又は単にゲート電圧ともいう）ＶGEは、オン用電源１５
又はオフ用電源１６からトランジスタ８とゲート抵抗１
２との直列回路、又はトランジスタ１０とゲート抵抗１
４との直列回路を介してＩＧＢＴ２５のゲートに入力さ
れる。
〔−ｄｉ／ｄｔ〕とを減少させるためにＩＧＢＴを緩や
かにスイッチングさせる従来の方法を図７に示す。図７
（イ）において、外部より指令されるオン・オフ信号１
０１に基づくゲート駆動電圧（ゲート・エミッタ電圧、
又は単にゲート電圧ともいう）ＶGEは、オン用電源１５
又はオフ用電源１６からトランジスタ８とゲート抵抗１
２との直列回路、又はトランジスタ１０とゲート抵抗１
４との直列回路を介してＩＧＢＴ２５のゲートに入力さ
れる。
【００１０】ＩＧＢＴ２５のゲート・エミッタ間は構造
上コンデンサ（ゲート入力容量という）と見做されるの
で、ゲート駆動回路によるこのコンデンサの充放電時間
をゲート抵抗１２及び１４により調整することができ
る。即ちターンオン用のゲート抵抗１２及びターンオフ
用のゲート抵抗１４の値を増加させるとＩＧＢＴ２５の
ゲート部の充放電時間が遅れてＩＧＢＴ２５のゲート・
エミッタ電圧ＶGEの立上がり・立下がりが緩やかとな
り、その結果、ＩＧＢＴ２５は緩やかなスイッチングを
行い、前記〔ｄｉ／ｄｔ〕及び〔−ｄｉ／ｄｔ〕の低減
による前記サージ電圧ΔＶｐ及びΔＶD の抑制と、〔ｄ
Ｖ／ｄｔ〕の低減によるスイッチングノイズの低減を行
うことができる。
上コンデンサ（ゲート入力容量という）と見做されるの
で、ゲート駆動回路によるこのコンデンサの充放電時間
をゲート抵抗１２及び１４により調整することができ
る。即ちターンオン用のゲート抵抗１２及びターンオフ
用のゲート抵抗１４の値を増加させるとＩＧＢＴ２５の
ゲート部の充放電時間が遅れてＩＧＢＴ２５のゲート・
エミッタ電圧ＶGEの立上がり・立下がりが緩やかとな
り、その結果、ＩＧＢＴ２５は緩やかなスイッチングを
行い、前記〔ｄｉ／ｄｔ〕及び〔−ｄｉ／ｄｔ〕の低減
による前記サージ電圧ΔＶｐ及びΔＶD の抑制と、〔ｄ
Ｖ／ｄｔ〕の低減によるスイッチングノイズの低減を行
うことができる。
【００１１】図７（ロ）はゲート抵抗１２及び１４の値
によるスイッチング波形の違いを示したもので、実線の
波形はゲート抵抗１２及び１４の値を小さくしたとき
の、点線の波形はゲート抵抗１２及び１４の値を大きく
したときの夫々の動作波形の例を示す。しかしながら、
上述の方法はゲート入力容量の充電に時間がかかり、ゲ
ート駆動回路にオン・オフ信号１０１が入力されてか
ら、実際にＩＧＢＴが動作する（つまりＩＧＢＴの電流
が立上がり又は立下がり始める）までの時間遅れが増加
するため、短時間でのＩＧＢＴのスイッチングが困難に
なったり、ＩＧＢＴのブリッジ接続の上下アーム短絡の
防止のために設定するデッドタイム（上下アームを共に
オフさせておく期間）が長くなる、などの問題がある。
によるスイッチング波形の違いを示したもので、実線の
波形はゲート抵抗１２及び１４の値を小さくしたとき
の、点線の波形はゲート抵抗１２及び１４の値を大きく
したときの夫々の動作波形の例を示す。しかしながら、
上述の方法はゲート入力容量の充電に時間がかかり、ゲ
ート駆動回路にオン・オフ信号１０１が入力されてか
ら、実際にＩＧＢＴが動作する（つまりＩＧＢＴの電流
が立上がり又は立下がり始める）までの時間遅れが増加
するため、短時間でのＩＧＢＴのスイッチングが困難に
なったり、ＩＧＢＴのブリッジ接続の上下アーム短絡の
防止のために設定するデッドタイム（上下アームを共に
オフさせておく期間）が長くなる、などの問題がある。
【００１２】この発明の課題は、上記の問題を解消でき
る電圧制御形の自己消弧形半導体素子の駆動回路を提供
することにある。
る電圧制御形の自己消弧形半導体素子の駆動回路を提供
することにある。
【００１３】
【課題を解決するための手段】前記の課題を解決するた
めに請求項１の自己消弧形半導体素子の駆動回路は、オ
ン指令（オン・オフ信号１０１のオン信号）に基づいて
ゲートへオン用直流電源（オン用電源１５）をオン用の
第１のゲート抵抗（定常オン用ゲート抵抗１２）を介し
て印加する手段（切替回路６，定常オン用トランジスタ
８）、オフ指令（オン・オフ信号１０１のオフ信号）に
基づいてゲートへオフ用直流電源（オフ用電源１６）を
オフ用の第１のゲート抵抗（定常オフ用ゲート抵抗１
４）を介して印加する手段（切替回路６，定常オフ用ト
ランジスタ１０）を備えた電圧制御形の自己消弧形半導
体素子（ＩＧＢＴ２５など）の駆動回路において、自己
消弧形半導体素子が主電流を流す主エミッタ端子（Ｅ
ｍ）と主電流に比例した小さな電流を流す補助エミッタ
端子（Ｅｓ）とを持って、この主エミッタ端子と補助エ
ミッタ端子との間にインダクタンス（電流変化率検出用
インダクタンス３６）が接続され、オン指令の入力後、
前記インダクタンスの電流の立上がり開始を検出して前
記オン用の第１のゲート抵抗を少なくとも所定期間（Ｔ
３２）は、この抵抗より大きな値のオン用の第２のゲー
ト抵抗（ターンオン用ゲート抵抗１１）に切換える手段
（ターンオン用ワンショット回路３２，切替回路６，タ
ーンオン用トランジスタ７など）と、オフ指令の入力
後、前記インダクタンスの電流の立下がり開始を検出し
て前記オフ用の第１のゲート抵抗を少なくとも所定期間
（Ｔ３３）は、この抵抗より大きな値のオフ用の第２の
ゲート抵抗（ターンオフ用ゲート抵抗１３）に切換える
手段（ターンオフ用ワンショット回路３３，切替回路
６，ターンオフ用トランジスタ９など）とを備えたもの
とする。
めに請求項１の自己消弧形半導体素子の駆動回路は、オ
ン指令（オン・オフ信号１０１のオン信号）に基づいて
ゲートへオン用直流電源（オン用電源１５）をオン用の
第１のゲート抵抗（定常オン用ゲート抵抗１２）を介し
て印加する手段（切替回路６，定常オン用トランジスタ
８）、オフ指令（オン・オフ信号１０１のオフ信号）に
基づいてゲートへオフ用直流電源（オフ用電源１６）を
オフ用の第１のゲート抵抗（定常オフ用ゲート抵抗１
４）を介して印加する手段（切替回路６，定常オフ用ト
ランジスタ１０）を備えた電圧制御形の自己消弧形半導
体素子（ＩＧＢＴ２５など）の駆動回路において、自己
消弧形半導体素子が主電流を流す主エミッタ端子（Ｅ
ｍ）と主電流に比例した小さな電流を流す補助エミッタ
端子（Ｅｓ）とを持って、この主エミッタ端子と補助エ
ミッタ端子との間にインダクタンス（電流変化率検出用
インダクタンス３６）が接続され、オン指令の入力後、
前記インダクタンスの電流の立上がり開始を検出して前
記オン用の第１のゲート抵抗を少なくとも所定期間（Ｔ
３２）は、この抵抗より大きな値のオン用の第２のゲー
ト抵抗（ターンオン用ゲート抵抗１１）に切換える手段
（ターンオン用ワンショット回路３２，切替回路６，タ
ーンオン用トランジスタ７など）と、オフ指令の入力
後、前記インダクタンスの電流の立下がり開始を検出し
て前記オフ用の第１のゲート抵抗を少なくとも所定期間
（Ｔ３３）は、この抵抗より大きな値のオフ用の第２の
ゲート抵抗（ターンオフ用ゲート抵抗１３）に切換える
手段（ターンオフ用ワンショット回路３３，切替回路
６，ターンオフ用トランジスタ９など）とを備えたもの
とする。
【００１４】また請求項２の自己消弧形半導体素子の駆
動回路は、オン指令（オン・オフ信号１０１のオン信
号）に基づいてゲートへオン用直流電源（オン用電源１
５）をオン用の第１のゲート抵抗（定常オン用ゲート抵
抗１２）を介して印加する手段（切替回路６，定常オン
用トランジスタ８）、オフ指令（オン・オフ信号０１の
オフ信号）に基づいてゲートへオフ用直流電源（オフ用
電源１６）をオフ用の第１のゲート抵抗（定常オフ用ゲ
ート抵抗１４）を介して印加する手段（切替回路６，定
常オフ用トランジスタ１０）を備えた電圧制御形の自己
消弧形半導体素子（ＩＧＢＴ２５など）の駆動回路にお
いて、自己消弧形半導体素子が逆並列に転流ダイオード
（ＦＷＤ２９）を持ち、この自己消弧形半導体素子と転
流ダイオードとの逆並列回路が２つ直列に接続されて対
になると共に、この逆並列回路同士の直列の接続点が負
荷に接続され、前記転流ダイオードが主電流を流す主ア
ノード端子（Ａｍ）と主電流に比例した小さな電流を流
す補助アノード端子（Ａｓ）とを持って、この主アノー
ド端子と補助アノード端子との間にインピーダンスが接
続され、オン指令の入力後、対となる相手側の逆並列回
路の転流ダイオード（ＦＷＤ２８）の前記インピーダン
スの電流の立下がり開始を検出して前記オン用の第１の
ゲート抵抗を少なくとも所定期間（Ｔ３２）は、この抵
抗より大きな値のオン用の第２のゲート抵抗（ターンオ
ン用ゲート抵抗１１）に切換える手段（電流変化検出回
路４１，ターンオン用ワンショット回路３２，信号絶縁
手段４２，切替回路６，ターンオン用トランジスタ７な
ど）と、オフ指令の入力後、同じく前記インピーダンス
の電流の立上がり開始を検出して前記オフ用の第１のゲ
ート抵抗を少なくとも所定期間（Ｔ３３）は、この抵抗
より大きな値のオフ用の第２のゲート抵抗（ターンオフ
用ゲート抵抗１３）に切換える手段（電流変化検出回路
４１，ターンオフ用ワンショット回路３３，信号絶縁手
段４３，切替回路６，ターンオフ用トランジスタ９な
ど）とを備えたものとする。
動回路は、オン指令（オン・オフ信号１０１のオン信
号）に基づいてゲートへオン用直流電源（オン用電源１
５）をオン用の第１のゲート抵抗（定常オン用ゲート抵
抗１２）を介して印加する手段（切替回路６，定常オン
用トランジスタ８）、オフ指令（オン・オフ信号０１の
オフ信号）に基づいてゲートへオフ用直流電源（オフ用
電源１６）をオフ用の第１のゲート抵抗（定常オフ用ゲ
ート抵抗１４）を介して印加する手段（切替回路６，定
常オフ用トランジスタ１０）を備えた電圧制御形の自己
消弧形半導体素子（ＩＧＢＴ２５など）の駆動回路にお
いて、自己消弧形半導体素子が逆並列に転流ダイオード
（ＦＷＤ２９）を持ち、この自己消弧形半導体素子と転
流ダイオードとの逆並列回路が２つ直列に接続されて対
になると共に、この逆並列回路同士の直列の接続点が負
荷に接続され、前記転流ダイオードが主電流を流す主ア
ノード端子（Ａｍ）と主電流に比例した小さな電流を流
す補助アノード端子（Ａｓ）とを持って、この主アノー
ド端子と補助アノード端子との間にインピーダンスが接
続され、オン指令の入力後、対となる相手側の逆並列回
路の転流ダイオード（ＦＷＤ２８）の前記インピーダン
スの電流の立下がり開始を検出して前記オン用の第１の
ゲート抵抗を少なくとも所定期間（Ｔ３２）は、この抵
抗より大きな値のオン用の第２のゲート抵抗（ターンオ
ン用ゲート抵抗１１）に切換える手段（電流変化検出回
路４１，ターンオン用ワンショット回路３２，信号絶縁
手段４２，切替回路６，ターンオン用トランジスタ７な
ど）と、オフ指令の入力後、同じく前記インピーダンス
の電流の立上がり開始を検出して前記オフ用の第１のゲ
ート抵抗を少なくとも所定期間（Ｔ３３）は、この抵抗
より大きな値のオフ用の第２のゲート抵抗（ターンオフ
用ゲート抵抗１３）に切換える手段（電流変化検出回路
４１，ターンオフ用ワンショット回路３３，信号絶縁手
段４３，切替回路６，ターンオフ用トランジスタ９な
ど）とを備えたものとする。
【００１５】また請求項３の自己消弧形半導体素子の駆
動回路は、請求項２に記載の自己消弧形半導体素子の駆
動回路において、前記インピーダンスが抵抗（電流検出
用抵抗３５）又はインダクタンス（電流変化率検出用イ
ンダクタンス３６）からなるようにする。また請求項４
の自己消弧形半導体素子の駆動回路は、請求項２に記載
の自己消弧形半導体素子の駆動回路において、前記対の
逆並列回路がインバータブリッジ回路の交流出力１相分
の上下アームを構成するようにする。
動回路は、請求項２に記載の自己消弧形半導体素子の駆
動回路において、前記インピーダンスが抵抗（電流検出
用抵抗３５）又はインダクタンス（電流変化率検出用イ
ンダクタンス３６）からなるようにする。また請求項４
の自己消弧形半導体素子の駆動回路は、請求項２に記載
の自己消弧形半導体素子の駆動回路において、前記対の
逆並列回路がインバータブリッジ回路の交流出力１相分
の上下アームを構成するようにする。
【００１６】また請求項５の自己消弧形半導体素子の駆
動回路は、請求項１ないし４の何れかに記載の自己消弧
形半導体素子の駆動回路において、前記オフ用直流電源
が省略され、この直流電源の端子間が短絡されたものと
する。この発明の作用は次の如くである。即ち電圧制御
形の自己消弧形半導体素子としてのＩＧＢＴのゲート
へ、オン・オフ信号１０１のオン信号（オフ信号）を与
えたのち、ＩＧＢＴの主電流が立上がり（立下がり）を
開始したと見做される時点までは小さな値のゲート抵抗
を介しオン（オフ）用電源をＩＧＢＴのゲートに印加し
てゲート入力容量の充電（放電）を早め、ＩＧＢＴへオ
ン信号（オフ信号）を与えたのちＩＧＢＴの電流が実際
に立上がり（立下がり）を開始するまでの時間遅れの増
加を防ぐ。
動回路は、請求項１ないし４の何れかに記載の自己消弧
形半導体素子の駆動回路において、前記オフ用直流電源
が省略され、この直流電源の端子間が短絡されたものと
する。この発明の作用は次の如くである。即ち電圧制御
形の自己消弧形半導体素子としてのＩＧＢＴのゲート
へ、オン・オフ信号１０１のオン信号（オフ信号）を与
えたのち、ＩＧＢＴの主電流が立上がり（立下がり）を
開始したと見做される時点までは小さな値のゲート抵抗
を介しオン（オフ）用電源をＩＧＢＴのゲートに印加し
てゲート入力容量の充電（放電）を早め、ＩＧＢＴへオ
ン信号（オフ信号）を与えたのちＩＧＢＴの電流が実際
に立上がり（立下がり）を開始するまでの時間遅れの増
加を防ぐ。
【００１７】ＩＧＢＴの主電流が立上がり（立下がり）
を開始したと見做される時点からは、少なくとも所定の
期間、ＩＧＢＴのゲート抵抗を大きな値の抵抗に切替
え、ＩＧＢＴのゲート・エミッタ電圧ＶGEの上昇（下
降）を緩やかにし、これによりＩＧＢＴの電流の立上が
り（立下がり）を緩やかに、換言すれば、ｄｉ／ｄｔ
（−ｄｉ／ｄｔ）を低減する。
を開始したと見做される時点からは、少なくとも所定の
期間、ＩＧＢＴのゲート抵抗を大きな値の抵抗に切替
え、ＩＧＢＴのゲート・エミッタ電圧ＶGEの上昇（下
降）を緩やかにし、これによりＩＧＢＴの電流の立上が
り（立下がり）を緩やかに、換言すれば、ｄｉ／ｄｔ
（−ｄｉ／ｄｔ）を低減する。
【００１８】ＩＧＢＴの主電流が立上がり（立下がり）
を開始したと見做される時点を検出するには、ＩＧＢＴ
に、その主電流を流す主エミッタ端子と、主電流に比例
した小さな電流を流す補助エミッタ端子とを設け、主エ
ミッタ端子と補助エミッタ端子との間にをインダクタン
スを接続し、このインダクタンスの電圧からその電流の
立上がり（立下がり）開始時点を検出したり（請求項
１）、ＩＧＢＴに逆並列に接続された転流ダイオード
に、その主電流を流す主アノード端子と、主電流に比例
した小さな電流を流す補助アノード端子とを設け、主ア
ノード端子と補助アノード端子との間に抵抗又はインダ
クタンスからなるインピーダンスを接続し、ＩＧＢＴの
ブリッジ接続中の自アームと直列の反対アーム（対にな
るアーム）のＩＧＢＴに逆並列に接続された転流ダイオ
ードのインピーダンスの電圧からその電流の立下がり
（立上がり）開始時点を検出したり（請求項２）する。
を開始したと見做される時点を検出するには、ＩＧＢＴ
に、その主電流を流す主エミッタ端子と、主電流に比例
した小さな電流を流す補助エミッタ端子とを設け、主エ
ミッタ端子と補助エミッタ端子との間にをインダクタン
スを接続し、このインダクタンスの電圧からその電流の
立上がり（立下がり）開始時点を検出したり（請求項
１）、ＩＧＢＴに逆並列に接続された転流ダイオード
に、その主電流を流す主アノード端子と、主電流に比例
した小さな電流を流す補助アノード端子とを設け、主ア
ノード端子と補助アノード端子との間に抵抗又はインダ
クタンスからなるインピーダンスを接続し、ＩＧＢＴの
ブリッジ接続中の自アームと直列の反対アーム（対にな
るアーム）のＩＧＢＴに逆並列に接続された転流ダイオ
ードのインピーダンスの電圧からその電流の立下がり
（立上がり）開始時点を検出したり（請求項２）する。
【００１９】
（実施例１）図１は請求項１に関わる発明の一実施例
（実施例１とする）としての電圧制御形の自己消弧形半
導体素子の駆動回路の構成図であり、図５に示した電圧
形インバータのＩＧＢＴ２５に対応する駆動回路のみを
示し、従って図７に示した回路と同一機能を有するもの
には同一符号を付している。
（実施例１とする）としての電圧制御形の自己消弧形半
導体素子の駆動回路の構成図であり、図５に示した電圧
形インバータのＩＧＢＴ２５に対応する駆動回路のみを
示し、従って図７に示した回路と同一機能を有するもの
には同一符号を付している。
【００２０】但しここではゲート抵抗１２，１４の値は
何れも小さく選ばれており、夫々定常オン用ゲート抵
抗，定常オフ用ゲート抵抗と呼ぶ。またトランジスタ
８，１０も夫々定常オン用トランジスタ，定常オフ用ト
ランジスタと呼ぶ。即ち 図１ではこの定常オン用ゲー
ト抵抗１２と定常オン用トランジスタ８との直列回路か
らなるスイッチング回路、及び定常オフ用ゲート抵抗１
４と定常オフ用トランジスタ１０との直列回路からなる
スイッチング回路が設けられているほかに、定常オン用
ゲート抵抗１２より抵抗値の大きいターンオン用ゲート
抵抗１１とターンオン用トランジスタ７との直列回路か
らなるスイッチング回路及び定常オフ用ゲート抵抗１４
より抵抗値の大きいターンオフ用ゲート抵抗１３とター
ンオフ用トランジスタ９との直列回路からなるスイッチ
ング回路が並設されている。
何れも小さく選ばれており、夫々定常オン用ゲート抵
抗，定常オフ用ゲート抵抗と呼ぶ。またトランジスタ
８，１０も夫々定常オン用トランジスタ，定常オフ用ト
ランジスタと呼ぶ。即ち 図１ではこの定常オン用ゲー
ト抵抗１２と定常オン用トランジスタ８との直列回路か
らなるスイッチング回路、及び定常オフ用ゲート抵抗１
４と定常オフ用トランジスタ１０との直列回路からなる
スイッチング回路が設けられているほかに、定常オン用
ゲート抵抗１２より抵抗値の大きいターンオン用ゲート
抵抗１１とターンオン用トランジスタ７との直列回路か
らなるスイッチング回路及び定常オフ用ゲート抵抗１４
より抵抗値の大きいターンオフ用ゲート抵抗１３とター
ンオフ用トランジスタ９との直列回路からなるスイッチ
ング回路が並設されている。
【００２１】また図１においては、ＩＧＢＴ２５には主
電流（主エミッタ電流≒主コレクタ電流Ｉｃ）を流す主
エミッタ端子Ｅｍとは別に、主コレクタ電流に比例した
小さな電流（補助エミッタ電流という）を取り出す補助
エミッタ端子Ｅｓが設けられている。ここで補助エミッ
タ端子Ｅｓは主コレクタ電流の電流変化率を検出するた
めのインダクタンス３６を介して主エミッタ端子Ｅｍに
接続されており、この電流変化率検出用インダクタンス
３６には主コレクタ電流Ｉｃの変化率に比例した電圧信
号（ｄｉ／ｄｔ信号という）１０６が発生する。このｄ
ｉ／ｄｔ信号１０６の大きさＶｓは、Ｖｓ＝（インダク
タンス３６のインダクタンス値）×（主コレクタ電流Ｉ
ｃに比例した補助エミッタ電流の変化率）で表される。
電流（主エミッタ電流≒主コレクタ電流Ｉｃ）を流す主
エミッタ端子Ｅｍとは別に、主コレクタ電流に比例した
小さな電流（補助エミッタ電流という）を取り出す補助
エミッタ端子Ｅｓが設けられている。ここで補助エミッ
タ端子Ｅｓは主コレクタ電流の電流変化率を検出するた
めのインダクタンス３６を介して主エミッタ端子Ｅｍに
接続されており、この電流変化率検出用インダクタンス
３６には主コレクタ電流Ｉｃの変化率に比例した電圧信
号（ｄｉ／ｄｔ信号という）１０６が発生する。このｄ
ｉ／ｄｔ信号１０６の大きさＶｓは、Ｖｓ＝（インダク
タンス３６のインダクタンス値）×（主コレクタ電流Ｉ
ｃに比例した補助エミッタ電流の変化率）で表される。
【００２２】ターンオン時とターンオフ時のｄｉ／ｄｔ
信号１０６は夫々、ターンオン用のワンショット回路３
２とターンオフ用のワンショット回路３３を介して切替
回路６に入力される。切替回路６はロジック回路で構成
されており、オン・オフ信号１０１及びターンオン用ワ
ンショット回路３２の出力信号１０２，ターンオフ用ワ
ンショット回路３３の出力信号１０３を入力し、トラン
ジスタ７〜１０の駆動を切換える。
信号１０６は夫々、ターンオン用のワンショット回路３
２とターンオフ用のワンショット回路３３を介して切替
回路６に入力される。切替回路６はロジック回路で構成
されており、オン・オフ信号１０１及びターンオン用ワ
ンショット回路３２の出力信号１０２，ターンオフ用ワ
ンショット回路３３の出力信号１０３を入力し、トラン
ジスタ７〜１０の駆動を切換える。
【００２３】図２は図１の動作説明用の波形図である。
次に図２を参照しつつ図１の動作を説明する。先ずＩＧ
ＢＴ２５のターンオン動作について述べる。図２の時点
ｔ１でオン・オフ信号１０１のオン信号（値“１”）が
切替回路６に入力されると、切替回路６は先ず定常オン
用トランジスタ８をオンさせ、ＩＧＢＴ２５のゲートへ
オン用電源１５を定常オン用ゲート抵抗１２を介して印
加する。定常オン用ゲート抵抗１２は前述のようにター
ンオン用ゲート抵抗１１に比して小さく設定されてお
り、ＩＧＢＴ２５のゲート入力容量は急速に（この例で
は正方向に）充電されてゲート電圧ＶGEが速やかに上昇
し、これにより時点ｔ２でその主コレクタ電流Ｉｃが立
上がりを開始し、同時にＩＧＢＴ２５の補助エミッタ電
流も立上がりを開始する。
次に図２を参照しつつ図１の動作を説明する。先ずＩＧ
ＢＴ２５のターンオン動作について述べる。図２の時点
ｔ１でオン・オフ信号１０１のオン信号（値“１”）が
切替回路６に入力されると、切替回路６は先ず定常オン
用トランジスタ８をオンさせ、ＩＧＢＴ２５のゲートへ
オン用電源１５を定常オン用ゲート抵抗１２を介して印
加する。定常オン用ゲート抵抗１２は前述のようにター
ンオン用ゲート抵抗１１に比して小さく設定されてお
り、ＩＧＢＴ２５のゲート入力容量は急速に（この例で
は正方向に）充電されてゲート電圧ＶGEが速やかに上昇
し、これにより時点ｔ２でその主コレクタ電流Ｉｃが立
上がりを開始し、同時にＩＧＢＴ２５の補助エミッタ電
流も立上がりを開始する。
【００２４】これにより電流変化率検出用インダクタン
ス３６には前記の電圧Ｖｓからなる所定値以上のｄｉ／
ｄｔ信号１０６が発生する。このｄｉ／ｄｔ信号１０６
の前端（フロントエッジ）の部分で、ターンオン用ワン
ショット回路３２がトリガーされ、このワンショット回
路３２は所定時間Ｔ３２の間、“１”のワンショット信
号１０２を出力する。切替回路６はこのワンショット信
号１０２の存在する期間、定常オン用トランジスタ８を
オフさせ、ターンオン用トランジスタ７をオンさせる。
ス３６には前記の電圧Ｖｓからなる所定値以上のｄｉ／
ｄｔ信号１０６が発生する。このｄｉ／ｄｔ信号１０６
の前端（フロントエッジ）の部分で、ターンオン用ワン
ショット回路３２がトリガーされ、このワンショット回
路３２は所定時間Ｔ３２の間、“１”のワンショット信
号１０２を出力する。切替回路６はこのワンショット信
号１０２の存在する期間、定常オン用トランジスタ８を
オフさせ、ターンオン用トランジスタ７をオンさせる。
【００２５】従ってこの期間Ｔ３２には、ＩＧＢＴ２５
のゲート入力容量は大きなゲート抵抗１１で充電される
ため、ゲート電圧ＶGEは緩やかに上昇し、主コレクタ電
流Ｉｃも緩やかに立上がる。そして主コレクタ電流Ｉｃ
は期間Ｔ３２が経過した時点ｔ３でほぼ最終レベルにま
で確立する。時点ｔ３でワンショット信号１０２は消滅
して“０”となり、切替回路６には“１”のオン信号１
０１のみが入力として残る。これにより切替回路６はタ
ーンオン用トランジスタ７をオフし、定常オン用トラン
ジスタ８をオンする。そこでゲート電圧ＶGEは再び速や
かに上昇してオン用電源１５の電圧に到達して上昇を停
止し、一方、ＩＧＢＴ２５の順電圧降下（コレクタ・エ
ミッタ電圧）ＶCEは速やかに下降して飽和する。このよ
うにしてＩＧＢＴ２５は速やかに完全なオン状態とな
る。
のゲート入力容量は大きなゲート抵抗１１で充電される
ため、ゲート電圧ＶGEは緩やかに上昇し、主コレクタ電
流Ｉｃも緩やかに立上がる。そして主コレクタ電流Ｉｃ
は期間Ｔ３２が経過した時点ｔ３でほぼ最終レベルにま
で確立する。時点ｔ３でワンショット信号１０２は消滅
して“０”となり、切替回路６には“１”のオン信号１
０１のみが入力として残る。これにより切替回路６はタ
ーンオン用トランジスタ７をオフし、定常オン用トラン
ジスタ８をオンする。そこでゲート電圧ＶGEは再び速や
かに上昇してオン用電源１５の電圧に到達して上昇を停
止し、一方、ＩＧＢＴ２５の順電圧降下（コレクタ・エ
ミッタ電圧）ＶCEは速やかに下降して飽和する。このよ
うにしてＩＧＢＴ２５は速やかに完全なオン状態とな
る。
【００２６】次にＩＧＢＴ２５のターンオフ動作を説明
する。時点ｔ４で切替回路６に入力されるオン・オフ信
号１０１がオフ信号（値“０”）に切替わると、切替回
路６は定常オン用トランジスタ８をオフすると同時に定
常オフ用トランジスタ１０をオンさせ、ＩＧＢＴ２５の
ゲートへオフ用電源１６を定常オフ用ゲート抵抗１４を
介して印加する。定常オフ用ゲート抵抗１４は前述のよ
うにターンオフ用ゲート抵抗１３に比して小さく設定さ
れており、ＩＧＢＴ２５のゲート入力容量は急速に（負
方向に向け）放電されてゲート電圧ＶGEが速やかに下降
し、これにより時点ｔ５で主コレクタ電流Ｉｃが立下が
りを開始し、同時にＩＧＢＴ２５の補助エミッタ電流も
立下がりを開始する。
する。時点ｔ４で切替回路６に入力されるオン・オフ信
号１０１がオフ信号（値“０”）に切替わると、切替回
路６は定常オン用トランジスタ８をオフすると同時に定
常オフ用トランジスタ１０をオンさせ、ＩＧＢＴ２５の
ゲートへオフ用電源１６を定常オフ用ゲート抵抗１４を
介して印加する。定常オフ用ゲート抵抗１４は前述のよ
うにターンオフ用ゲート抵抗１３に比して小さく設定さ
れており、ＩＧＢＴ２５のゲート入力容量は急速に（負
方向に向け）放電されてゲート電圧ＶGEが速やかに下降
し、これにより時点ｔ５で主コレクタ電流Ｉｃが立下が
りを開始し、同時にＩＧＢＴ２５の補助エミッタ電流も
立下がりを開始する。
【００２７】これにより電流変化率検出用インダクタン
ス３６には前記の電圧Ｖｓからなる所定値以上のｄｉ／
ｄｔ信号１０６（但し主コレクタ電流Ｉｃの立上がり時
とは逆極性）が発生する。このｄｉ／ｄｔ信号１０６の
前端の立下がり部分でターンオフ用ワンショット回路３
３がトリガーされ、このワンショット回路３３は所定時
間Ｔ３３の間、“１”のワンショット信号１０３を出力
する。切替回路６はこのワンショット信号１０３の存在
する期間、定常オフ用トランジスタ１０をオフさせ、タ
ーンオフ用トランジスタ９をオンさせる。
ス３６には前記の電圧Ｖｓからなる所定値以上のｄｉ／
ｄｔ信号１０６（但し主コレクタ電流Ｉｃの立上がり時
とは逆極性）が発生する。このｄｉ／ｄｔ信号１０６の
前端の立下がり部分でターンオフ用ワンショット回路３
３がトリガーされ、このワンショット回路３３は所定時
間Ｔ３３の間、“１”のワンショット信号１０３を出力
する。切替回路６はこのワンショット信号１０３の存在
する期間、定常オフ用トランジスタ１０をオフさせ、タ
ーンオフ用トランジスタ９をオンさせる。
【００２８】従ってこの期間Ｔ３３には、ＩＧＢＴ２５
のゲート入力容量は大きなゲート抵抗１３で放電される
ため、ゲート電圧ＶGEは緩やかに下降し、主コレクタ電
流Ｉｃも緩やかに立下がり、期間Ｔ３３が経過した時点
ｔ６でほぼ最終レベルにまで減衰する。時点ｔ６でワン
ショット信号１０３は消滅して“０”となり、切替回路
６には“０”のオフ信号１０１のみが入力として残る。
これにより切替回路６はターンオフ用トランジスタ９を
オフし、定常オフ用トランジスタ１０をオンする。そこ
でゲート電圧ＶGEは再び速やかに下降してオフ用電源１
６の電圧に到達して下降を停止する。このようにしてＩ
ＧＢＴ２５は速やかに完全なオフ状態となる。
のゲート入力容量は大きなゲート抵抗１３で放電される
ため、ゲート電圧ＶGEは緩やかに下降し、主コレクタ電
流Ｉｃも緩やかに立下がり、期間Ｔ３３が経過した時点
ｔ６でほぼ最終レベルにまで減衰する。時点ｔ６でワン
ショット信号１０３は消滅して“０”となり、切替回路
６には“０”のオフ信号１０１のみが入力として残る。
これにより切替回路６はターンオフ用トランジスタ９を
オフし、定常オフ用トランジスタ１０をオンする。そこ
でゲート電圧ＶGEは再び速やかに下降してオフ用電源１
６の電圧に到達して下降を停止する。このようにしてＩ
ＧＢＴ２５は速やかに完全なオフ状態となる。
【００２９】（実施例２）図３は請求項２に関わる発明
の一実施例（実施例２とする）としての要部の構成図で
ある。この図は図５に示す電圧形インバータのブリッジ
回路の中の、交流出力１相分に対応する対の上下アーム
を構成する、ＩＧＢＴ２４及び２５のゲート駆動回路を
示し、ＩＧＢＴ２５のゲート駆動回路の構成は図１に対
応している。ここでは便宜上、ゲート駆動回路の動作の
説明をＩＧＢＴ２５について行うが、動作はＩＧＢＴ２
４についても同様である。
の一実施例（実施例２とする）としての要部の構成図で
ある。この図は図５に示す電圧形インバータのブリッジ
回路の中の、交流出力１相分に対応する対の上下アーム
を構成する、ＩＧＢＴ２４及び２５のゲート駆動回路を
示し、ＩＧＢＴ２５のゲート駆動回路の構成は図１に対
応している。ここでは便宜上、ゲート駆動回路の動作の
説明をＩＧＢＴ２５について行うが、動作はＩＧＢＴ２
４についても同様である。
【００３０】この図３においては、ＩＧＢＴ２４，２５
に夫々逆並列に接続された転流ダイオード（ＦＷＤ）２
８，２９には、その主電流を流す主アノード端子Ａｍと
は別に、主電流に比例した小さな電流（補助アノード電
流という）を取り出す補助アノード端子Ａｓが設けられ
ている。そして補助アノード端子Ａｓは電流検出用抵抗
３５を介して主アノード端子Ａｍに接続されている。
に夫々逆並列に接続された転流ダイオード（ＦＷＤ）２
８，２９には、その主電流を流す主アノード端子Ａｍと
は別に、主電流に比例した小さな電流（補助アノード電
流という）を取り出す補助アノード端子Ａｓが設けられ
ている。そして補助アノード端子Ａｓは電流検出用抵抗
３５を介して主アノード端子Ａｍに接続されている。
【００３１】この電流検出用抵抗３５の電圧としてのア
ノード電流信号１０５は、電流変化検出回路４１を介し
トリガーパルスとしての電流変化検出信号１０７に変換
されてターンオン用ワンショット回路３２及びターンオ
フ用ワンショット回路３３へ与えられ、更にこのワンシ
ョット回路３２，３３の各出力としてのワンショット信
号１０２，１０３は夫々信号絶縁手段（この例ではＩＧ
ＢＴのスイッチング時間に比べ動作の高速なフォトカプ
ラからなる）４２，４３を介して、インバータブリッジ
回路の前記上下アームにおける反対アームの切替回路６
へ与えられる。つまりＩＧＢＴ２５の切替回路６へはＦ
ＷＤ２８の電流検出用抵抗３５の電圧に基づく信号が、
ＩＧＢＴ２４の切替回路６へはＦＷＤ２９の電流検出用
抵抗３５の電圧に基づく信号が与えられる。
ノード電流信号１０５は、電流変化検出回路４１を介し
トリガーパルスとしての電流変化検出信号１０７に変換
されてターンオン用ワンショット回路３２及びターンオ
フ用ワンショット回路３３へ与えられ、更にこのワンシ
ョット回路３２，３３の各出力としてのワンショット信
号１０２，１０３は夫々信号絶縁手段（この例ではＩＧ
ＢＴのスイッチング時間に比べ動作の高速なフォトカプ
ラからなる）４２，４３を介して、インバータブリッジ
回路の前記上下アームにおける反対アームの切替回路６
へ与えられる。つまりＩＧＢＴ２５の切替回路６へはＦ
ＷＤ２８の電流検出用抵抗３５の電圧に基づく信号が、
ＩＧＢＴ２４の切替回路６へはＦＷＤ２９の電流検出用
抵抗３５の電圧に基づく信号が与えられる。
【００３２】図４は図３の動作説明用の波形図である。
次に図４を参照しつつ図３の動作を説明する。先ずＩＧ
ＢＴ２５のターンオン動作について述べる。図４の時点
ｔ１でオン・オフ信号１０１のオン信号（値“１”）
が、ＩＧＢＴ２５の切替回路６に入力されると、切替回
路６は先ず定常オン用トランジスタ８をオンさせ、ＩＧ
ＢＴ２５のゲートへオン用電源１５を定常オン用ゲート
抵抗１２を介して印加する。これにより実施例１と同様
にＩＧＢＴ２５のゲート入力容量は急速に（この例では
正方向に）充電されてゲート電圧ＶGEが速やかに上昇
し、時点ｔ２で主コレクタ電流Ｉｃが立上がりを開始す
る。
次に図４を参照しつつ図３の動作を説明する。先ずＩＧ
ＢＴ２５のターンオン動作について述べる。図４の時点
ｔ１でオン・オフ信号１０１のオン信号（値“１”）
が、ＩＧＢＴ２５の切替回路６に入力されると、切替回
路６は先ず定常オン用トランジスタ８をオンさせ、ＩＧ
ＢＴ２５のゲートへオン用電源１５を定常オン用ゲート
抵抗１２を介して印加する。これにより実施例１と同様
にＩＧＢＴ２５のゲート入力容量は急速に（この例では
正方向に）充電されてゲート電圧ＶGEが速やかに上昇
し、時点ｔ２で主コレクタ電流Ｉｃが立上がりを開始す
る。
【００３３】同時にこの時点ｔ２で、負荷電流ＩL とし
て反対アームのＦＷＤ２８に流れていた電流ＩD は減少
（立下がり）を開始し、ＦＷＤ２８の補助アノード電
流、従って電流検出用抵抗３５の電圧としてのアノード
電流信号１０５も立下がりを開始する。そしてこのアノ
ード電流信号１０５は電流変化検出回路４１に入力され
る。
て反対アームのＦＷＤ２８に流れていた電流ＩD は減少
（立下がり）を開始し、ＦＷＤ２８の補助アノード電
流、従って電流検出用抵抗３５の電圧としてのアノード
電流信号１０５も立下がりを開始する。そしてこのアノ
ード電流信号１０５は電流変化検出回路４１に入力され
る。
【００３４】電流変化検出回路４１は、この例では微分
回路を備えており、このときのアノード電流信号１０５
の所定値以上の立下がり速度を検出することによつて、
図４に電流変化検出信号１０７として示すような正方向
のトリガーパルスを発生する。なお、このようなトリガ
ーパルスは負荷電流ＩL が判明している場合は、予めこ
の負荷電流ＩL に近い値で、且つ負荷電流ＩL を下回る
所定の立下がりの基準値を定めて置き、コンパレータ回
路を用いてＦＷＤ２８の電流ＩD が、この基準値を下回
った時点で発生させることもできる。
回路を備えており、このときのアノード電流信号１０５
の所定値以上の立下がり速度を検出することによつて、
図４に電流変化検出信号１０７として示すような正方向
のトリガーパルスを発生する。なお、このようなトリガ
ーパルスは負荷電流ＩL が判明している場合は、予めこ
の負荷電流ＩL に近い値で、且つ負荷電流ＩL を下回る
所定の立下がりの基準値を定めて置き、コンパレータ回
路を用いてＦＷＤ２８の電流ＩD が、この基準値を下回
った時点で発生させることもできる。
【００３５】この電流変化検出信号１０７によってター
ンオン用ワンショット回路３２がトリガーされ、このワ
ンショット回路３２は所定時間Ｔ３２の間、“１”のワ
ンショット信号１０２を出力する。このワンショット信
号１０２は信号絶縁手段４２によつて電位絶縁された同
波形の信号に変換されて切替回路６に入力される。切替
回路６はこの絶縁変換されたワンショット信号１０２の
存在する期間、定常オン用トランジスタ８をオフさせ、
ターンオン用トランジスタ７をオンさせる。
ンオン用ワンショット回路３２がトリガーされ、このワ
ンショット回路３２は所定時間Ｔ３２の間、“１”のワ
ンショット信号１０２を出力する。このワンショット信
号１０２は信号絶縁手段４２によつて電位絶縁された同
波形の信号に変換されて切替回路６に入力される。切替
回路６はこの絶縁変換されたワンショット信号１０２の
存在する期間、定常オン用トランジスタ８をオフさせ、
ターンオン用トランジスタ７をオンさせる。
【００３６】従ってこの期間Ｔ３２には、実施例１の場
合と同様に主コレクタ電流Ｉｃは緩やかに立上がり、期
間Ｔ３２が経過した時点ｔ３でほぼ最終レベルにまで確
立する。時点ｔ３でワンショット信号１０２は消滅して
“０”となり信号絶縁手段４２の出力も消滅する。これ
により切替回路６には“１”のオン信号１０１のみが入
力として残り、切替回路６はターンオン用トランジスタ
７をオフし、定常オン用トランジスタ８をオンする。こ
のようにしてＩＧＢＴ２５は速やかに完全なオン状態と
なる。
合と同様に主コレクタ電流Ｉｃは緩やかに立上がり、期
間Ｔ３２が経過した時点ｔ３でほぼ最終レベルにまで確
立する。時点ｔ３でワンショット信号１０２は消滅して
“０”となり信号絶縁手段４２の出力も消滅する。これ
により切替回路６には“１”のオン信号１０１のみが入
力として残り、切替回路６はターンオン用トランジスタ
７をオフし、定常オン用トランジスタ８をオンする。こ
のようにしてＩＧＢＴ２５は速やかに完全なオン状態と
なる。
【００３７】次にＩＧＢＴ２５のターンオフ動作を説明
する。図４の時点ｔ４でＩＧＢＴ２５の切替回路６に入
力されるオン・オフ信号１０１がオフ信号（値“０”）
に切替わると、切替回路６は定常オン用トランジスタ８
をオフ、同時に定常オフ用トランジスタ１０をオンさ
せ、ＩＧＢＴ２５のゲートへオフ用電源１６を定常オフ
用ゲート抵抗１４を介して印加する。これにより実施例
１と同様にＩＧＢＴ２５のゲート入力容量は急速に（負
方向に向け）放電されてゲート電圧ＶGEが速やかに下降
し、時点ｔ５で主コレクタ電流Ｉｃが立下がりを開始す
る。
する。図４の時点ｔ４でＩＧＢＴ２５の切替回路６に入
力されるオン・オフ信号１０１がオフ信号（値“０”）
に切替わると、切替回路６は定常オン用トランジスタ８
をオフ、同時に定常オフ用トランジスタ１０をオンさ
せ、ＩＧＢＴ２５のゲートへオフ用電源１６を定常オフ
用ゲート抵抗１４を介して印加する。これにより実施例
１と同様にＩＧＢＴ２５のゲート入力容量は急速に（負
方向に向け）放電されてゲート電圧ＶGEが速やかに下降
し、時点ｔ５で主コレクタ電流Ｉｃが立下がりを開始す
る。
【００３８】同時にこの時点ｔ５で、反対アームのＦＷ
Ｄ２８の電流ＩD も立上がりを開始し、ＦＷＤ２８の補
助アノード電流、従って電流検出用抵抗３５の電圧とし
てのアノード電流信号１０５も立上がりを開始する。電
流変化検出回路４１は、このときのアノード電流信号１
０５の所定値以上の立上がり速度を検出することによっ
て、図４の電流変化検出信号１０７に示す負方向のトリ
ガーパルスを発生する。なお、このようなトリガーパル
スは電流変化検出回路４１がコンパレータ回路からなる
場合にも、予め負荷電流ＩL に対応する、０に近い所定
の立上がりの基準値を定めて置き、ＦＷＤ２８の電流Ｉ
D がこの基準値を上回った時点で発生させることもでき
る。
Ｄ２８の電流ＩD も立上がりを開始し、ＦＷＤ２８の補
助アノード電流、従って電流検出用抵抗３５の電圧とし
てのアノード電流信号１０５も立上がりを開始する。電
流変化検出回路４１は、このときのアノード電流信号１
０５の所定値以上の立上がり速度を検出することによっ
て、図４の電流変化検出信号１０７に示す負方向のトリ
ガーパルスを発生する。なお、このようなトリガーパル
スは電流変化検出回路４１がコンパレータ回路からなる
場合にも、予め負荷電流ＩL に対応する、０に近い所定
の立上がりの基準値を定めて置き、ＦＷＤ２８の電流Ｉ
D がこの基準値を上回った時点で発生させることもでき
る。
【００３９】この電流変化検出信号１０７によってター
ンオフ用ワンショット回路３３がトリガーされ、このワ
ンショット回路３３は所定時間Ｔ３３の間、“１”のワ
ンショット信号１０３を出力する。このワンショット信
号１０３は信号絶縁手段４３によって電位絶縁された同
波形の信号に変換されてＩＧＢＴ２５の切替回路６に入
力される。
ンオフ用ワンショット回路３３がトリガーされ、このワ
ンショット回路３３は所定時間Ｔ３３の間、“１”のワ
ンショット信号１０３を出力する。このワンショット信
号１０３は信号絶縁手段４３によって電位絶縁された同
波形の信号に変換されてＩＧＢＴ２５の切替回路６に入
力される。
【００４０】切替回路６はこの絶縁変換されたワンショ
ット信号１０３の存在する期間、定常オフ用トランジス
タ１０をオフさせ、ターンオフ用トランジスタ９をオン
させる。従ってこの期間Ｔ３３には、実施例１の場合と
同様にＩＧＢＴ２５の主コレクタ電流Ｉｃは緩やかに立
下がり、期間Ｔ３３が経過した時点ｔ６でほぼ最終レベ
ルにまで減衰する。
ット信号１０３の存在する期間、定常オフ用トランジス
タ１０をオフさせ、ターンオフ用トランジスタ９をオン
させる。従ってこの期間Ｔ３３には、実施例１の場合と
同様にＩＧＢＴ２５の主コレクタ電流Ｉｃは緩やかに立
下がり、期間Ｔ３３が経過した時点ｔ６でほぼ最終レベ
ルにまで減衰する。
【００４１】時点ｔ６でワンショット信号１０３は消滅
して“０”となり信号絶縁手段４３の出力も消滅する。
これによりＩＧＢＴ２５の切替回路６には“０”のオフ
信号１０１のみが入力として残り、切替回路６はターン
オフ用トランジスタ９をオフし、定常オフ用トランジス
タ１０をオンする。このようにしてＩＧＢＴ２５は速や
かに完全なオフ状態となる。
して“０”となり信号絶縁手段４３の出力も消滅する。
これによりＩＧＢＴ２５の切替回路６には“０”のオフ
信号１０１のみが入力として残り、切替回路６はターン
オフ用トランジスタ９をオフし、定常オフ用トランジス
タ１０をオンする。このようにしてＩＧＢＴ２５は速や
かに完全なオフ状態となる。
【００４２】なお、以上の実施例ではＩＧＢＴ２５のス
イッチングの際、ゲート抵抗を抵抗値の小さい定常オン
（オフ）用のゲート抵抗から、抵抗値の大きいターンオ
ン（ターンオフ）用ゲート抵抗に切替えたのち、定常的
には再び抵抗値の小さい定常オン（オフ）用のゲート抵
抗に戻しているが、このようにゲート抵抗を低抵抗に戻
すことは、ターンオン時の場合、ＩＧＢＴの順電圧降下
ＶCEを速やかに低下させ、スイッチング損失を低減する
のに有効であり、ターンオフ時の場合、定常状態でのｄ
Ｖ／ｄｔによるＩＧＢＴの誤ったターンオンを防ぐため
に有効であるが、何れもスイッチング時間の遅れ防止に
は無関係で、本発明には必須ではない。
イッチングの際、ゲート抵抗を抵抗値の小さい定常オン
（オフ）用のゲート抵抗から、抵抗値の大きいターンオ
ン（ターンオフ）用ゲート抵抗に切替えたのち、定常的
には再び抵抗値の小さい定常オン（オフ）用のゲート抵
抗に戻しているが、このようにゲート抵抗を低抵抗に戻
すことは、ターンオン時の場合、ＩＧＢＴの順電圧降下
ＶCEを速やかに低下させ、スイッチング損失を低減する
のに有効であり、ターンオフ時の場合、定常状態でのｄ
Ｖ／ｄｔによるＩＧＢＴの誤ったターンオンを防ぐため
に有効であるが、何れもスイッチング時間の遅れ防止に
は無関係で、本発明には必須ではない。
【００４３】また、図３でＦＷＤ２８，２９の主アノー
ド端子Ａｍと補助アノード端子Ａｓとの間に接続した電
流検出用抵抗３５を電流変化率検出用インダクタンス３
６に置換えても、補助アノード端子Ａｓと、ターンオン
用ワンショット回路３２及びターンオフ用ワンショット
回路３３との間の電流変化検出回路４１を削除するよう
にすれば（但し、この場合、電流変化率検出用インダク
タンス３６の電流立上がりと立下がりの検出の関係が図
１と逆になるので、その出力（ｄｉ／ｄｔ信号１０６）
の極性を図１とは反転する必要がある。）、ＩＧＢＴ２
５のスイッチング動作を前記実施例２と同様に行わせる
ことができる。
ド端子Ａｍと補助アノード端子Ａｓとの間に接続した電
流検出用抵抗３５を電流変化率検出用インダクタンス３
６に置換えても、補助アノード端子Ａｓと、ターンオン
用ワンショット回路３２及びターンオフ用ワンショット
回路３３との間の電流変化検出回路４１を削除するよう
にすれば（但し、この場合、電流変化率検出用インダク
タンス３６の電流立上がりと立下がりの検出の関係が図
１と逆になるので、その出力（ｄｉ／ｄｔ信号１０６）
の極性を図１とは反転する必要がある。）、ＩＧＢＴ２
５のスイッチング動作を前記実施例２と同様に行わせる
ことができる。
【００４４】また、以上の実施例ではＩＧＢＴにより説
明を行ったが、これを他の電圧制御形の自己消弧形半導
体素子、例えばＭＯＳ・ＦＥＴとしても有効である。ま
た、以上の実施例ではオン用電源とオフ用電源の２つを
用いたが、オフ用電源を省略し、このオフ用電源の端子
間を短絡した構成としてもゲート駆動回路が有効に働き
得る。
明を行ったが、これを他の電圧制御形の自己消弧形半導
体素子、例えばＭＯＳ・ＦＥＴとしても有効である。ま
た、以上の実施例ではオン用電源とオフ用電源の２つを
用いたが、オフ用電源を省略し、このオフ用電源の端子
間を短絡した構成としてもゲート駆動回路が有効に働き
得る。
【００４５】
【発明の効果】本発明によれば、ＩＧＢＴに主コレクタ
電流Ｉｃを流す主エミッタ端子Ｅｍと、主コレクタ電流
に比例した小さな補助エミッタ電流を取り出す補助エミ
ッタ端子Ｅｓを設け、主エミッタ端子Ｅｍと補助エミッ
タ端子Ｅｓとの間にインダクタンスを接続し、またＩＧ
ＢＴに逆並列に接続された転流ダイオード（ＦＷＤ）
に、その主電流を流す主アノード端子Ａｍと、主電流に
比例した小さな補助アノード電流を取り出す補助アノー
ド端子Ａｓを設け、主アノード端子Ａｍと補助アノード
端子Ａｓとの間に、抵抗又はインダクタンスからなるイ
ンピーダンスを接続し、前記インダクタンス又はインピ
ーダンスの電圧からＩＧＢＴの主コレクタ電流Ｉｃの立
上がり（立下がり）の開始と見做される時点を検出する
ことにより、ＩＧＢＴのターンオン（ターンオフ）の際
にそのゲートにバイアス印加する電源に直列に挿入する
ゲート抵抗を、予めオン指令（オフ指令）に基づいて挿
入した低抵抗から、より値の大きい抵抗に切り換えるよ
うにしたので、オン指令（オフ指令）を入力してから、
実際にＩＧＢＴの電流が立上がり（立下がり）開始する
までの時間遅れを増加させることなく、ＩＧＢＴのゲー
ト電圧ＶGEの上昇（下降）の速度を緩和し、ＩＧＢＴの
ｄｉ／ｄｔ（−ｄｉ／ｄｔ）の低減によるサージ電圧Δ
ＶD （ΔＶｐ）の抑制と、ｄＶ／ｄｔの低減によるスイ
ッチングノイズの低減を行うことができる。
電流Ｉｃを流す主エミッタ端子Ｅｍと、主コレクタ電流
に比例した小さな補助エミッタ電流を取り出す補助エミ
ッタ端子Ｅｓを設け、主エミッタ端子Ｅｍと補助エミッ
タ端子Ｅｓとの間にインダクタンスを接続し、またＩＧ
ＢＴに逆並列に接続された転流ダイオード（ＦＷＤ）
に、その主電流を流す主アノード端子Ａｍと、主電流に
比例した小さな補助アノード電流を取り出す補助アノー
ド端子Ａｓを設け、主アノード端子Ａｍと補助アノード
端子Ａｓとの間に、抵抗又はインダクタンスからなるイ
ンピーダンスを接続し、前記インダクタンス又はインピ
ーダンスの電圧からＩＧＢＴの主コレクタ電流Ｉｃの立
上がり（立下がり）の開始と見做される時点を検出する
ことにより、ＩＧＢＴのターンオン（ターンオフ）の際
にそのゲートにバイアス印加する電源に直列に挿入する
ゲート抵抗を、予めオン指令（オフ指令）に基づいて挿
入した低抵抗から、より値の大きい抵抗に切り換えるよ
うにしたので、オン指令（オフ指令）を入力してから、
実際にＩＧＢＴの電流が立上がり（立下がり）開始する
までの時間遅れを増加させることなく、ＩＧＢＴのゲー
ト電圧ＶGEの上昇（下降）の速度を緩和し、ＩＧＢＴの
ｄｉ／ｄｔ（−ｄｉ／ｄｔ）の低減によるサージ電圧Δ
ＶD （ΔＶｐ）の抑制と、ｄＶ／ｄｔの低減によるスイ
ッチングノイズの低減を行うことができる。
【図１】請求項１に関わる発明の一実施例としての要部
の構成を示すブロック図
の構成を示すブロック図
【図２】図１の動作説明用の波形図
【図３】請求項２に関わる発明の一実施例としての要部
の構成を示すブロック図
の構成を示すブロック図
【図４】図３の動作説明用の波形図
【図５】ＩＧＢＴを使用した一般的な電力変換器の構成
図
図
【図６】図５の動作説明図
【図７】図５の動作説明図
６ 切替回路 ７ ターンオン用トランジスタ ８ 定常オン用トランジスタ ９ ターンオフ用トランジスタ １０ 定常オフ用トランジスタ １１ ターンオン用ゲート抵抗 １２ 定常オン用ゲート抵抗 １３ ターンオフ用ゲート抵抗 １５ オン用電源 １６ オフ用電源 ２０ 直流電源 ２１ コンデンサ ２４〜２７ ＩＧＢＴ Ｅｍ 主エミッタ端子 Ｅｓ 補助エミッタ端子 ２８〜３１ 転流ダイオード（ＦＷＤ） Ａｍ 主アノード端子 Ａｓ 補助アノード端子 ３２ ターンオン用ワンショット回路 ３３ ターンオフ用ワンショット回路 ３５ 電流検出用抵抗 ３６ 電流変化率検出用インダクタンス ４１ 電流変化検出回路 ４２，４３ 信号絶縁手段 １０１ オン・オフ信号 １０２ ワンショット信号（ターンオン用ワンショ
ット回路３２の出力） １０３ ワンショット信号（ターンオフ用ワンショ
ット回路３３の出力） １０５ アノード電流信号 １０６ ｄｉ／ｄｔ信号 １０７ 電流変化検出信号
ット回路３２の出力） １０３ ワンショット信号（ターンオフ用ワンショ
ット回路３３の出力） １０５ アノード電流信号 １０６ ｄｉ／ｄｔ信号 １０７ 電流変化検出信号
Claims (5)
- 【請求項１】オン指令に基づいてゲートへオン用直流電
源をオン用の第１のゲート抵抗を介して印加する手段、
オフ指令に基づいてゲートへオフ用直流電源をオフ用の
第１のゲート抵抗を介して印加する手段を備えた電圧制
御形の自己消弧形半導体素子の駆動回路において、 自己消弧形半導体素子が主電流を流す主エミッタ端子と
主電流に比例した小さな電流を流す補助エミッタ端子と
を持って、この主エミッタ端子と補助エミッタ端子との
間にインダクタンスが接続され、 オン指令の入力後、前記インダクタンスの電流の立上が
り開始を検出して前記オン用の第１のゲート抵抗を少な
くとも所定期間は、この抵抗より大きな値のオン用の第
２のゲート抵抗に切換える手段と、 オフ指令の入力後、前記インダクタンスの電流の立下が
り開始を検出して前記オフ用の第１のゲート抵抗を少な
くとも所定期間は、この抵抗より大きな値のオフ用の第
２のゲート抵抗に切換える手段とを備えたことを特徴と
する自己消弧形半導体素子の駆動回路。 - 【請求項２】オン指令に基づいてゲートへオン用直流電
源をオン用の第１のゲート抵抗を介して印加する手段、
オフ指令に基づいてゲートへオフ用直流電源をオフ用の
第１のゲート抵抗を介して印加する手段を備えた電圧制
御形の自己消弧形半導体素子の駆動回路において、 自己消弧形半導体素子が逆並列に転流ダイオードを持
ち、この自己消弧形半導体素子と転流ダイオードとの逆
並列回路が２つ直列に接続されて対になると共に、この
逆並列回路同士の直列の接続点が負荷に接続され、 前記転流ダイオードが主電流を流す主アノード端子と主
電流に比例した小さな電流を流す補助アノード端子とを
持って、この主アノード端子と補助アノード端子との間
にインピーダンスが接続され、 オン指令の入力後、対となる相手側の逆並列回路の転流
ダイオードの前記インピーダンスの電流の立下がり開始
を検出して前記オン用の第１のゲート抵抗を少なくとも
所定期間は、この抵抗より大きな値のオン用の第２のゲ
ート抵抗に切換える手段と、 オフ指令の入力後、同じく前記インピーダンスの電流の
立上がり開始を検出して前記オフ用の第１のゲート抵抗
を少なくとも所定期間は、この抵抗より大きな値のオフ
用の第２のゲート抵抗に切換える手段とを備えたことを
特徴とする自己消弧形半導体素子の駆動回路。 - 【請求項３】請求項２に記載の自己消弧形半導体素子の
駆動回路において、 前記インピーダンスが抵抗又はインダクタンスからなる
ことを特徴とする自己消弧形半導体素子の駆動回路。 - 【請求項４】請求項２に記載の自己消弧形半導体素子の
駆動回路において、 前記対の逆並列回路がインバータブリッジ回路の交流出
力１相分の上下アームを構成することを特徴とする自己
消弧形半導体素子の駆動回路。 - 【請求項５】請求項１ないし４の何れかに記載の自己消
弧形半導体素子の駆動回路において、前記オフ用直流電
源が省略され、この直流電源の端子間が短絡されたこと
を特徴とする自己消弧形半導体素子の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18567696A JP3339311B2 (ja) | 1996-07-16 | 1996-07-16 | 自己消弧形半導体素子の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18567696A JP3339311B2 (ja) | 1996-07-16 | 1996-07-16 | 自己消弧形半導体素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1032976A true JPH1032976A (ja) | 1998-02-03 |
| JP3339311B2 JP3339311B2 (ja) | 2002-10-28 |
Family
ID=16174926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18567696A Expired - Lifetime JP3339311B2 (ja) | 1996-07-16 | 1996-07-16 | 自己消弧形半導体素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3339311B2 (ja) |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330935A (ja) * | 1998-05-11 | 1999-11-30 | Mitsubishi Electric Corp | 半導体素子の駆動回路 |
| JP2002524010A (ja) * | 1998-08-12 | 2002-07-30 | ダイムラークライスラー・アクチェンゲゼルシャフト | 電圧−チャージ制御電力半導体デバイスを制御する装置 |
| JP2002369553A (ja) * | 2001-06-07 | 2002-12-20 | Fuji Electric Co Ltd | 電力用半導体素子のゲート駆動回路 |
| JP2003528525A (ja) * | 2000-03-20 | 2003-09-24 | モトローラ・インコーポレイテッド | 負荷容量補償バッファ、装置及びその方法 |
| JP2004266368A (ja) * | 2003-02-20 | 2004-09-24 | Hitachi Ltd | 半導体装置の駆動方法および装置 |
| US7151401B2 (en) | 2003-07-23 | 2006-12-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor apparatus |
| JP2007189828A (ja) * | 2006-01-13 | 2007-07-26 | Hitachi Ltd | 半導体素子の駆動回路 |
| WO2008041685A1 (fr) * | 2006-10-02 | 2008-04-10 | Hitachi, Ltd. | Circuit de commande de grille |
| WO2009004715A1 (ja) * | 2007-07-03 | 2009-01-08 | Mitsubishi Electric Corporation | 電力素子の駆動回路 |
| JP2010022190A (ja) * | 1999-08-10 | 2010-01-28 | Fuji Electric Device Technology Co Ltd | 電圧駆動型半導体素子のゲート駆動装置 |
| JP2010124627A (ja) * | 2008-11-20 | 2010-06-03 | Toshiba Mitsubishi-Electric Industrial System Corp | ゲート回路 |
| JP2010130789A (ja) * | 2008-11-27 | 2010-06-10 | Toshiba Corp | 電源用３レベルインバータ装置 |
| US7821306B2 (en) | 2007-06-19 | 2010-10-26 | Panasonic Corporation | Switching device drive circuit |
| JP2010246251A (ja) * | 2009-04-06 | 2010-10-28 | Denso Corp | 電力変換回路の駆動回路 |
| JP2011166920A (ja) * | 2010-02-09 | 2011-08-25 | Hitachi Ltd | ゲート駆動装置 |
| US8072241B2 (en) | 2007-09-05 | 2011-12-06 | Denso Corporation | Semiconductor device having diode-built-in IGBT and semiconductor device having diode-built-in DMOS |
| JP2012143115A (ja) * | 2011-01-06 | 2012-07-26 | Denso Corp | 負荷駆動回路 |
| JP2013005474A (ja) * | 2011-06-13 | 2013-01-07 | Honda Motor Co Ltd | 電源回路 |
| JP2013143882A (ja) * | 2012-01-12 | 2013-07-22 | Denso Corp | スイッチング素子の駆動回路 |
| JP2013165613A (ja) * | 2012-02-13 | 2013-08-22 | Denso Corp | 逆導通スイッチング素子の駆動装置 |
| US8878573B2 (en) | 2011-05-25 | 2014-11-04 | Fuji Electric Co., Ltd. | Voltage controlled switching element gate drive circuit |
| DE102014114085B3 (de) * | 2014-09-29 | 2015-12-03 | Infineon Technologies Ag | Ansteuerschaltung für rückwärtsleitfähige IGBTs |
| CN105958802A (zh) * | 2016-05-10 | 2016-09-21 | 深圳市航天新源科技有限公司 | 基于单电源的大功率igbt驱动供电电路 |
| WO2017043297A1 (ja) * | 2015-09-11 | 2017-03-16 | 株式会社オートネットワーク技術研究所 | 制御装置 |
| CN110235365A (zh) * | 2016-11-25 | 2019-09-13 | 埃克斯甘公司 | 电源电路切换装置 |
| CN110932582A (zh) * | 2018-09-04 | 2020-03-27 | 株式会社东芝 | 开关装置、电力转换装置、控制装置以及记录介质 |
| WO2020121419A1 (ja) * | 2018-12-11 | 2020-06-18 | 三菱電機株式会社 | 電力用半導体素子の駆動回路、およびそれを用いた電力用半導体モジュール |
| JP2022026735A (ja) * | 2020-07-31 | 2022-02-10 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8125002B2 (en) | 2007-11-07 | 2012-02-28 | Denso Corporation | Semiconductor device and inverter circuit having the same |
| JP6439535B2 (ja) * | 2015-03-26 | 2018-12-19 | 株式会社デンソー | スイッチング素子の駆動制御回路 |
-
1996
- 1996-07-16 JP JP18567696A patent/JP3339311B2/ja not_active Expired - Lifetime
Cited By (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330935A (ja) * | 1998-05-11 | 1999-11-30 | Mitsubishi Electric Corp | 半導体素子の駆動回路 |
| JP2002524010A (ja) * | 1998-08-12 | 2002-07-30 | ダイムラークライスラー・アクチェンゲゼルシャフト | 電圧−チャージ制御電力半導体デバイスを制御する装置 |
| JP2010022190A (ja) * | 1999-08-10 | 2010-01-28 | Fuji Electric Device Technology Co Ltd | 電圧駆動型半導体素子のゲート駆動装置 |
| JP2003528525A (ja) * | 2000-03-20 | 2003-09-24 | モトローラ・インコーポレイテッド | 負荷容量補償バッファ、装置及びその方法 |
| JP4903340B2 (ja) * | 2000-03-20 | 2012-03-28 | フリースケール セミコンダクター インコーポレイテッド | 負荷容量補償バッファ、装置及びその方法 |
| JP2002369553A (ja) * | 2001-06-07 | 2002-12-20 | Fuji Electric Co Ltd | 電力用半導体素子のゲート駆動回路 |
| JP2004266368A (ja) * | 2003-02-20 | 2004-09-24 | Hitachi Ltd | 半導体装置の駆動方法および装置 |
| US7151401B2 (en) | 2003-07-23 | 2006-12-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor apparatus |
| JP2007189828A (ja) * | 2006-01-13 | 2007-07-26 | Hitachi Ltd | 半導体素子の駆動回路 |
| JP4713347B2 (ja) * | 2006-01-13 | 2011-06-29 | 株式会社日立製作所 | 半導体素子の駆動回路 |
| WO2008041685A1 (fr) * | 2006-10-02 | 2008-04-10 | Hitachi, Ltd. | Circuit de commande de grille |
| JP2008092663A (ja) * | 2006-10-02 | 2008-04-17 | Hitachi Ltd | ゲート駆動回路 |
| US7737761B2 (en) | 2006-10-02 | 2010-06-15 | Hitachi, Ltd. | Gate drive circuit with reduced switching loss and noise |
| US7821306B2 (en) | 2007-06-19 | 2010-10-26 | Panasonic Corporation | Switching device drive circuit |
| WO2009004715A1 (ja) * | 2007-07-03 | 2009-01-08 | Mitsubishi Electric Corporation | 電力素子の駆動回路 |
| US8040162B2 (en) | 2007-07-03 | 2011-10-18 | Mitsubishi Electric Corporation | Switch matrix drive circuit for a power element |
| US8988105B2 (en) | 2007-09-05 | 2015-03-24 | Denso Corporation | Semiconductor device having diode-built-in IGBT and semiconductor device having diode-built-in DMOS |
| US9184158B2 (en) | 2007-09-05 | 2015-11-10 | Denso Corporation | Semiconductor device having diode-built-in IGBT and semiconductor device having diode-built-in DMOS |
| US8451023B2 (en) | 2007-09-05 | 2013-05-28 | Denso Corporation | Semiconductor device having diode-built-in IGBT and semiconductor device having diode-built-in DMOS |
| US8072241B2 (en) | 2007-09-05 | 2011-12-06 | Denso Corporation | Semiconductor device having diode-built-in IGBT and semiconductor device having diode-built-in DMOS |
| JP2010124627A (ja) * | 2008-11-20 | 2010-06-03 | Toshiba Mitsubishi-Electric Industrial System Corp | ゲート回路 |
| JP2010130789A (ja) * | 2008-11-27 | 2010-06-10 | Toshiba Corp | 電源用３レベルインバータ装置 |
| JP2010246251A (ja) * | 2009-04-06 | 2010-10-28 | Denso Corp | 電力変換回路の駆動回路 |
| JP2011166920A (ja) * | 2010-02-09 | 2011-08-25 | Hitachi Ltd | ゲート駆動装置 |
| JP2012143115A (ja) * | 2011-01-06 | 2012-07-26 | Denso Corp | 負荷駆動回路 |
| US9112502B2 (en) | 2011-05-25 | 2015-08-18 | Fuji Electric Co., Ltd. | Voltage controlled switching element gate drive circuit |
| US9225326B2 (en) | 2011-05-25 | 2015-12-29 | Fuji Electric Co., Ltd. | Voltage controlled switching element gate drive circuit |
| US8878573B2 (en) | 2011-05-25 | 2014-11-04 | Fuji Electric Co., Ltd. | Voltage controlled switching element gate drive circuit |
| US8994414B2 (en) | 2011-05-25 | 2015-03-31 | Fuji Electric Co., Ltd. | Voltage controlled switching element gate drive circuit |
| JP2013005474A (ja) * | 2011-06-13 | 2013-01-07 | Honda Motor Co Ltd | 電源回路 |
| JP2013143882A (ja) * | 2012-01-12 | 2013-07-22 | Denso Corp | スイッチング素子の駆動回路 |
| JP2013165613A (ja) * | 2012-02-13 | 2013-08-22 | Denso Corp | 逆導通スイッチング素子の駆動装置 |
| DE102014114085B3 (de) * | 2014-09-29 | 2015-12-03 | Infineon Technologies Ag | Ansteuerschaltung für rückwärtsleitfähige IGBTs |
| WO2017043297A1 (ja) * | 2015-09-11 | 2017-03-16 | 株式会社オートネットワーク技術研究所 | 制御装置 |
| CN105958802A (zh) * | 2016-05-10 | 2016-09-21 | 深圳市航天新源科技有限公司 | 基于单电源的大功率igbt驱动供电电路 |
| CN110235365B (zh) * | 2016-11-25 | 2023-03-10 | 埃克斯甘公司 | 电源电路切换装置 |
| CN110235365A (zh) * | 2016-11-25 | 2019-09-13 | 埃克斯甘公司 | 电源电路切换装置 |
| CN110932582A (zh) * | 2018-09-04 | 2020-03-27 | 株式会社东芝 | 开关装置、电力转换装置、控制装置以及记录介质 |
| CN110932582B (zh) * | 2018-09-04 | 2023-01-10 | 株式会社东芝 | 开关装置、电力转换装置、控制装置以及记录介质 |
| CN113169659A (zh) * | 2018-12-11 | 2021-07-23 | 三菱电机株式会社 | 电力用半导体元件的驱动电路以及使用其的电力用半导体模块 |
| JPWO2020121419A1 (ja) * | 2018-12-11 | 2021-09-30 | 三菱電機株式会社 | 電力用半導体素子の駆動回路、およびそれを用いた電力用半導体モジュール |
| US11404953B2 (en) | 2018-12-11 | 2022-08-02 | Mitsubishi Electric Corporation | Drive circuit for power semiconductor element and power semiconductor module employing the same |
| WO2020121419A1 (ja) * | 2018-12-11 | 2020-06-18 | 三菱電機株式会社 | 電力用半導体素子の駆動回路、およびそれを用いた電力用半導体モジュール |
| CN113169659B (zh) * | 2018-12-11 | 2023-08-04 | 三菱电机株式会社 | 电力用半导体元件的驱动电路以及使用其的电力用半导体模块 |
| JP2022026735A (ja) * | 2020-07-31 | 2022-02-10 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3339311B2 (ja) | 2002-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3339311B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP4432215B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| JP6351736B2 (ja) | 自己消弧型半導体素子の短絡保護回路 | |
| JP2669117B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| US9954521B2 (en) | Gate drive circuit for semiconductor switching devices | |
| JP3447949B2 (ja) | 絶縁ゲート型半導体素子のゲート駆動回路、電力変換装置 | |
| JP4770304B2 (ja) | 半導体素子のゲート駆動回路 | |
| US20060044025A1 (en) | Power transistor control device | |
| JP2000197371A (ja) | インバ―タ装置 | |
| JPH0947015A (ja) | 自己消弧形半導体素子の駆動回路 | |
| JPH06291631A (ja) | 電圧駆動形素子の駆動方法及びその回路 | |
| JPH0946201A (ja) | 絶縁ゲート型半導体装置の駆動方法及び装置 | |
| JP4120329B2 (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JP2760590B2 (ja) | 電圧駆動形素子の駆動回路 | |
| JP3379562B2 (ja) | インバータ装置 | |
| JP4816198B2 (ja) | 貫通電流制御装置を備えたインバータ | |
| JP4321491B2 (ja) | 電圧駆動型半導体素子の駆動装置 | |
| JP4506276B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP5298557B2 (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JP2002300016A (ja) | ゲート駆動方法及びゲート駆動回路 | |
| JP2001169534A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| JPH10337046A (ja) | 電力変換装置 | |
| WO2023062745A1 (ja) | 電力用半導体素子の駆動回路、電力用半導体モジュール、および電力変換装置 | |
| JP2000324801A (ja) | 電圧制御形半導体素子の駆動回路 | |
| JP3568024B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070816 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130816 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |