JPH1032976A - 自己消弧形半導体素子の駆動回路 - Google Patents
自己消弧形半導体素子の駆動回路Info
- Publication number
- JPH1032976A JPH1032976A JP8185676A JP18567696A JPH1032976A JP H1032976 A JPH1032976 A JP H1032976A JP 8185676 A JP8185676 A JP 8185676A JP 18567696 A JP18567696 A JP 18567696A JP H1032976 A JPH1032976 A JP H1032976A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- current
- resistance
- circuit
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
- Power Conversion In General (AREA)
Abstract
導体素子のスイッチングの時間遅れ増加を防ぎつつdi
/dtやdV/dtを抑制する。 【解決手段】オン・オフ信号101のオン(オフ)信号
に基づき切替回路6はトランジスタ8(10)をオン
し、IGBT25のゲートへ電源15(16)を低い値
のゲート抵抗12(14)を介し印加する。そこでIG
BTのゲート容量が急速に充電(放電)されつつVGEが
上昇(下降)し、少ない遅れ時間で電流Icが立上がり
(立下がり)を開始する。この時IGBT25の補助エ
ミッタ端子Esと主エミッタ端子Emの間に接続された
インダクタンス36に電圧106が発生しワンショット
回路32(33)を起動する。この時のワンショット出
力102(103)により切替回路6はトランジスタ8
(10)をオフ、7(9)をオンし、ゲート抵抗を値の
大きい11(13)に切替え、Icの立上がり(立下が
り)速度を緩和する。
Description
ラトランジスタ(以下IGBTという)、電界効果トラ
ンジスタなどの電圧制御形の自己消弧形半導体素子の駆
動回路、特に自己消弧形半導体素子のスイッチング時間
の増加を極力防ぎつつ、スイッチッングの際に発生する
サージ電圧や、主端子間の電圧変化率(dV/dt)に
よるスイッチングノイズを抑制する機能を備えた電圧制
御形の自己消弧形半導体素子の駆動回路に関する。
しくは相当部分を示す。
ータの一般的な回路構成を示す。同図において直流電源
20は平滑用のコンデンサ21と並列に接続されたう
え、IGBT24〜27及び夫々この各IGBTと逆並
列に接続された転流ダイオード(FWDとも略記する)
28〜31からなる、この例では単相交流を出力するイ
ンバータブリッジ回路に電力を供給する。
つのアームを構成するIGBTを交互にオンオフさせる
ことにより変換生成された交流出力は、抵抗22とイン
ダクタンス23からなる負荷に供給されて負荷電流IL
を流す。図6は図5に示した電圧形インバータの動作説
明図で、図6(イ)は、図示のように回路配線による浮
遊インダクタンスをLsとし、負荷電流IL がIGBT
25を通って矢印の方向へ流れているときの回路構成を
示し、同図(ロ)は、IGBT25のオンオフ時におけ
るIGBT25とダイオード28の動作波形を示す。
ターンオフさせると、負荷電流ILはダイオード28に
転流し、IGBT25に流れていたコレクタ電流Icは
減少する。この電流の減少率〔−di/dt〕と浮遊イ
ンダクタンスLsによりサージ電圧ΔVpが発生し、I
GBT25及びその逆並列のダイオード29(図外)に
印加される(図6(ロ)参照)。
中にIGBT25をターンオンさせると、負荷電流IL
はIGBT25に転流し、ダイオード28に流れる電流
IDは減少する。電流ID の減少後、ダイオード28は
逆回復し、この逆回復時の電流変化率〔di/dt〕と
浮遊インダクタンスLsによりサージ電圧ΔVD が発生
し、ダイオード28及びその逆並列のIGBT24(図
外)に印加される(図6(ロ)参照)。
di/dtで表されるので、このΔVp及びΔVD を低
減するためには浮遊インダクタンスLsの値を低減する
か、又は前記した〔−di/dt〕及び〔di/dt〕
を減少させる必要がある。しかしながら浮遊インダクタ
ンスLsを低減するのは構造上限界があるので、IGB
Tを緩やかにスイッチングさせてIGBTのスイッチン
グ時の前記〔di/dt〕と〔−di/dt〕とを減少
させるのが一般的である。
の電圧変化率〔dV/dt〕が急激であると、これがス
イッチングノイズとしてIGBTのゲート駆動回路やイ
ンバータの制御回路等の周辺回路に誤動作等の悪影響を
もたらすが、IGBTを緩やかにスイッチングさせるこ
とは、この〔dV/dt〕を低減するのにも有効であ
る。
〔−di/dt〕とを減少させるためにIGBTを緩や
かにスイッチングさせる従来の方法を図7に示す。図7
(イ)において、外部より指令されるオン・オフ信号1
01に基づくゲート駆動電圧(ゲート・エミッタ電圧、
又は単にゲート電圧ともいう)VGEは、オン用電源15
又はオフ用電源16からトランジスタ8とゲート抵抗1
2との直列回路、又はトランジスタ10とゲート抵抗1
4との直列回路を介してIGBT25のゲートに入力さ
れる。
上コンデンサ(ゲート入力容量という)と見做されるの
で、ゲート駆動回路によるこのコンデンサの充放電時間
をゲート抵抗12及び14により調整することができ
る。即ちターンオン用のゲート抵抗12及びターンオフ
用のゲート抵抗14の値を増加させるとIGBT25の
ゲート部の充放電時間が遅れてIGBT25のゲート・
エミッタ電圧VGEの立上がり・立下がりが緩やかとな
り、その結果、IGBT25は緩やかなスイッチングを
行い、前記〔di/dt〕及び〔−di/dt〕の低減
による前記サージ電圧ΔVp及びΔVD の抑制と、〔d
V/dt〕の低減によるスイッチングノイズの低減を行
うことができる。
によるスイッチング波形の違いを示したもので、実線の
波形はゲート抵抗12及び14の値を小さくしたとき
の、点線の波形はゲート抵抗12及び14の値を大きく
したときの夫々の動作波形の例を示す。しかしながら、
上述の方法はゲート入力容量の充電に時間がかかり、ゲ
ート駆動回路にオン・オフ信号101が入力されてか
ら、実際にIGBTが動作する(つまりIGBTの電流
が立上がり又は立下がり始める)までの時間遅れが増加
するため、短時間でのIGBTのスイッチングが困難に
なったり、IGBTのブリッジ接続の上下アーム短絡の
防止のために設定するデッドタイム(上下アームを共に
オフさせておく期間)が長くなる、などの問題がある。
る電圧制御形の自己消弧形半導体素子の駆動回路を提供
することにある。
めに請求項1の自己消弧形半導体素子の駆動回路は、オ
ン指令(オン・オフ信号101のオン信号)に基づいて
ゲートへオン用直流電源(オン用電源15)をオン用の
第1のゲート抵抗(定常オン用ゲート抵抗12)を介し
て印加する手段(切替回路6,定常オン用トランジスタ
8)、オフ指令(オン・オフ信号101のオフ信号)に
基づいてゲートへオフ用直流電源(オフ用電源16)を
オフ用の第1のゲート抵抗(定常オフ用ゲート抵抗1
4)を介して印加する手段(切替回路6,定常オフ用ト
ランジスタ10)を備えた電圧制御形の自己消弧形半導
体素子(IGBT25など)の駆動回路において、自己
消弧形半導体素子が主電流を流す主エミッタ端子(E
m)と主電流に比例した小さな電流を流す補助エミッタ
端子(Es)とを持って、この主エミッタ端子と補助エ
ミッタ端子との間にインダクタンス(電流変化率検出用
インダクタンス36)が接続され、オン指令の入力後、
前記インダクタンスの電流の立上がり開始を検出して前
記オン用の第1のゲート抵抗を少なくとも所定期間(T
32)は、この抵抗より大きな値のオン用の第2のゲー
ト抵抗(ターンオン用ゲート抵抗11)に切換える手段
(ターンオン用ワンショット回路32,切替回路6,タ
ーンオン用トランジスタ7など)と、オフ指令の入力
後、前記インダクタンスの電流の立下がり開始を検出し
て前記オフ用の第1のゲート抵抗を少なくとも所定期間
(T33)は、この抵抗より大きな値のオフ用の第2の
ゲート抵抗(ターンオフ用ゲート抵抗13)に切換える
手段(ターンオフ用ワンショット回路33,切替回路
6,ターンオフ用トランジスタ9など)とを備えたもの
とする。
動回路は、オン指令(オン・オフ信号101のオン信
号)に基づいてゲートへオン用直流電源(オン用電源1
5)をオン用の第1のゲート抵抗(定常オン用ゲート抵
抗12)を介して印加する手段(切替回路6,定常オン
用トランジスタ8)、オフ指令(オン・オフ信号01の
オフ信号)に基づいてゲートへオフ用直流電源(オフ用
電源16)をオフ用の第1のゲート抵抗(定常オフ用ゲ
ート抵抗14)を介して印加する手段(切替回路6,定
常オフ用トランジスタ10)を備えた電圧制御形の自己
消弧形半導体素子(IGBT25など)の駆動回路にお
いて、自己消弧形半導体素子が逆並列に転流ダイオード
(FWD29)を持ち、この自己消弧形半導体素子と転
流ダイオードとの逆並列回路が2つ直列に接続されて対
になると共に、この逆並列回路同士の直列の接続点が負
荷に接続され、前記転流ダイオードが主電流を流す主ア
ノード端子(Am)と主電流に比例した小さな電流を流
す補助アノード端子(As)とを持って、この主アノー
ド端子と補助アノード端子との間にインピーダンスが接
続され、オン指令の入力後、対となる相手側の逆並列回
路の転流ダイオード(FWD28)の前記インピーダン
スの電流の立下がり開始を検出して前記オン用の第1の
ゲート抵抗を少なくとも所定期間(T32)は、この抵
抗より大きな値のオン用の第2のゲート抵抗(ターンオ
ン用ゲート抵抗11)に切換える手段(電流変化検出回
路41,ターンオン用ワンショット回路32,信号絶縁
手段42,切替回路6,ターンオン用トランジスタ7な
ど)と、オフ指令の入力後、同じく前記インピーダンス
の電流の立上がり開始を検出して前記オフ用の第1のゲ
ート抵抗を少なくとも所定期間(T33)は、この抵抗
より大きな値のオフ用の第2のゲート抵抗(ターンオフ
用ゲート抵抗13)に切換える手段(電流変化検出回路
41,ターンオフ用ワンショット回路33,信号絶縁手
段43,切替回路6,ターンオフ用トランジスタ9な
ど)とを備えたものとする。
動回路は、請求項2に記載の自己消弧形半導体素子の駆
動回路において、前記インピーダンスが抵抗(電流検出
用抵抗35)又はインダクタンス(電流変化率検出用イ
ンダクタンス36)からなるようにする。また請求項4
の自己消弧形半導体素子の駆動回路は、請求項2に記載
の自己消弧形半導体素子の駆動回路において、前記対の
逆並列回路がインバータブリッジ回路の交流出力1相分
の上下アームを構成するようにする。
動回路は、請求項1ないし4の何れかに記載の自己消弧
形半導体素子の駆動回路において、前記オフ用直流電源
が省略され、この直流電源の端子間が短絡されたものと
する。この発明の作用は次の如くである。即ち電圧制御
形の自己消弧形半導体素子としてのIGBTのゲート
へ、オン・オフ信号101のオン信号(オフ信号)を与
えたのち、IGBTの主電流が立上がり(立下がり)を
開始したと見做される時点までは小さな値のゲート抵抗
を介しオン(オフ)用電源をIGBTのゲートに印加し
てゲート入力容量の充電(放電)を早め、IGBTへオ
ン信号(オフ信号)を与えたのちIGBTの電流が実際
に立上がり(立下がり)を開始するまでの時間遅れの増
加を防ぐ。
を開始したと見做される時点からは、少なくとも所定の
期間、IGBTのゲート抵抗を大きな値の抵抗に切替
え、IGBTのゲート・エミッタ電圧VGEの上昇(下
降)を緩やかにし、これによりIGBTの電流の立上が
り(立下がり)を緩やかに、換言すれば、di/dt
(−di/dt)を低減する。
を開始したと見做される時点を検出するには、IGBT
に、その主電流を流す主エミッタ端子と、主電流に比例
した小さな電流を流す補助エミッタ端子とを設け、主エ
ミッタ端子と補助エミッタ端子との間にをインダクタン
スを接続し、このインダクタンスの電圧からその電流の
立上がり(立下がり)開始時点を検出したり(請求項
1)、IGBTに逆並列に接続された転流ダイオード
に、その主電流を流す主アノード端子と、主電流に比例
した小さな電流を流す補助アノード端子とを設け、主ア
ノード端子と補助アノード端子との間に抵抗又はインダ
クタンスからなるインピーダンスを接続し、IGBTの
ブリッジ接続中の自アームと直列の反対アーム(対にな
るアーム)のIGBTに逆並列に接続された転流ダイオ
ードのインピーダンスの電圧からその電流の立下がり
(立上がり)開始時点を検出したり(請求項2)する。
(実施例1とする)としての電圧制御形の自己消弧形半
導体素子の駆動回路の構成図であり、図5に示した電圧
形インバータのIGBT25に対応する駆動回路のみを
示し、従って図7に示した回路と同一機能を有するもの
には同一符号を付している。
何れも小さく選ばれており、夫々定常オン用ゲート抵
抗,定常オフ用ゲート抵抗と呼ぶ。またトランジスタ
8,10も夫々定常オン用トランジスタ,定常オフ用ト
ランジスタと呼ぶ。即ち 図1ではこの定常オン用ゲー
ト抵抗12と定常オン用トランジスタ8との直列回路か
らなるスイッチング回路、及び定常オフ用ゲート抵抗1
4と定常オフ用トランジスタ10との直列回路からなる
スイッチング回路が設けられているほかに、定常オン用
ゲート抵抗12より抵抗値の大きいターンオン用ゲート
抵抗11とターンオン用トランジスタ7との直列回路か
らなるスイッチング回路及び定常オフ用ゲート抵抗14
より抵抗値の大きいターンオフ用ゲート抵抗13とター
ンオフ用トランジスタ9との直列回路からなるスイッチ
ング回路が並設されている。
電流(主エミッタ電流≒主コレクタ電流Ic)を流す主
エミッタ端子Emとは別に、主コレクタ電流に比例した
小さな電流(補助エミッタ電流という)を取り出す補助
エミッタ端子Esが設けられている。ここで補助エミッ
タ端子Esは主コレクタ電流の電流変化率を検出するた
めのインダクタンス36を介して主エミッタ端子Emに
接続されており、この電流変化率検出用インダクタンス
36には主コレクタ電流Icの変化率に比例した電圧信
号(di/dt信号という)106が発生する。このd
i/dt信号106の大きさVsは、Vs=(インダク
タンス36のインダクタンス値)×(主コレクタ電流I
cに比例した補助エミッタ電流の変化率)で表される。
信号106は夫々、ターンオン用のワンショット回路3
2とターンオフ用のワンショット回路33を介して切替
回路6に入力される。切替回路6はロジック回路で構成
されており、オン・オフ信号101及びターンオン用ワ
ンショット回路32の出力信号102,ターンオフ用ワ
ンショット回路33の出力信号103を入力し、トラン
ジスタ7〜10の駆動を切換える。
次に図2を参照しつつ図1の動作を説明する。先ずIG
BT25のターンオン動作について述べる。図2の時点
t1でオン・オフ信号101のオン信号(値“1”)が
切替回路6に入力されると、切替回路6は先ず定常オン
用トランジスタ8をオンさせ、IGBT25のゲートへ
オン用電源15を定常オン用ゲート抵抗12を介して印
加する。定常オン用ゲート抵抗12は前述のようにター
ンオン用ゲート抵抗11に比して小さく設定されてお
り、IGBT25のゲート入力容量は急速に(この例で
は正方向に)充電されてゲート電圧VGEが速やかに上昇
し、これにより時点t2でその主コレクタ電流Icが立
上がりを開始し、同時にIGBT25の補助エミッタ電
流も立上がりを開始する。
ス36には前記の電圧Vsからなる所定値以上のdi/
dt信号106が発生する。このdi/dt信号106
の前端(フロントエッジ)の部分で、ターンオン用ワン
ショット回路32がトリガーされ、このワンショット回
路32は所定時間T32の間、“1”のワンショット信
号102を出力する。切替回路6はこのワンショット信
号102の存在する期間、定常オン用トランジスタ8を
オフさせ、ターンオン用トランジスタ7をオンさせる。
のゲート入力容量は大きなゲート抵抗11で充電される
ため、ゲート電圧VGEは緩やかに上昇し、主コレクタ電
流Icも緩やかに立上がる。そして主コレクタ電流Ic
は期間T32が経過した時点t3でほぼ最終レベルにま
で確立する。時点t3でワンショット信号102は消滅
して“0”となり、切替回路6には“1”のオン信号1
01のみが入力として残る。これにより切替回路6はタ
ーンオン用トランジスタ7をオフし、定常オン用トラン
ジスタ8をオンする。そこでゲート電圧VGEは再び速や
かに上昇してオン用電源15の電圧に到達して上昇を停
止し、一方、IGBT25の順電圧降下(コレクタ・エ
ミッタ電圧)VCEは速やかに下降して飽和する。このよ
うにしてIGBT25は速やかに完全なオン状態とな
る。
する。時点t4で切替回路6に入力されるオン・オフ信
号101がオフ信号(値“0”)に切替わると、切替回
路6は定常オン用トランジスタ8をオフすると同時に定
常オフ用トランジスタ10をオンさせ、IGBT25の
ゲートへオフ用電源16を定常オフ用ゲート抵抗14を
介して印加する。定常オフ用ゲート抵抗14は前述のよ
うにターンオフ用ゲート抵抗13に比して小さく設定さ
れており、IGBT25のゲート入力容量は急速に(負
方向に向け)放電されてゲート電圧VGEが速やかに下降
し、これにより時点t5で主コレクタ電流Icが立下が
りを開始し、同時にIGBT25の補助エミッタ電流も
立下がりを開始する。
ス36には前記の電圧Vsからなる所定値以上のdi/
dt信号106(但し主コレクタ電流Icの立上がり時
とは逆極性)が発生する。このdi/dt信号106の
前端の立下がり部分でターンオフ用ワンショット回路3
3がトリガーされ、このワンショット回路33は所定時
間T33の間、“1”のワンショット信号103を出力
する。切替回路6はこのワンショット信号103の存在
する期間、定常オフ用トランジスタ10をオフさせ、タ
ーンオフ用トランジスタ9をオンさせる。
のゲート入力容量は大きなゲート抵抗13で放電される
ため、ゲート電圧VGEは緩やかに下降し、主コレクタ電
流Icも緩やかに立下がり、期間T33が経過した時点
t6でほぼ最終レベルにまで減衰する。時点t6でワン
ショット信号103は消滅して“0”となり、切替回路
6には“0”のオフ信号101のみが入力として残る。
これにより切替回路6はターンオフ用トランジスタ9を
オフし、定常オフ用トランジスタ10をオンする。そこ
でゲート電圧VGEは再び速やかに下降してオフ用電源1
6の電圧に到達して下降を停止する。このようにしてI
GBT25は速やかに完全なオフ状態となる。
の一実施例(実施例2とする)としての要部の構成図で
ある。この図は図5に示す電圧形インバータのブリッジ
回路の中の、交流出力1相分に対応する対の上下アーム
を構成する、IGBT24及び25のゲート駆動回路を
示し、IGBT25のゲート駆動回路の構成は図1に対
応している。ここでは便宜上、ゲート駆動回路の動作の
説明をIGBT25について行うが、動作はIGBT2
4についても同様である。
に夫々逆並列に接続された転流ダイオード(FWD)2
8,29には、その主電流を流す主アノード端子Amと
は別に、主電流に比例した小さな電流(補助アノード電
流という)を取り出す補助アノード端子Asが設けられ
ている。そして補助アノード端子Asは電流検出用抵抗
35を介して主アノード端子Amに接続されている。
ノード電流信号105は、電流変化検出回路41を介し
トリガーパルスとしての電流変化検出信号107に変換
されてターンオン用ワンショット回路32及びターンオ
フ用ワンショット回路33へ与えられ、更にこのワンシ
ョット回路32,33の各出力としてのワンショット信
号102,103は夫々信号絶縁手段(この例ではIG
BTのスイッチング時間に比べ動作の高速なフォトカプ
ラからなる)42,43を介して、インバータブリッジ
回路の前記上下アームにおける反対アームの切替回路6
へ与えられる。つまりIGBT25の切替回路6へはF
WD28の電流検出用抵抗35の電圧に基づく信号が、
IGBT24の切替回路6へはFWD29の電流検出用
抵抗35の電圧に基づく信号が与えられる。
次に図4を参照しつつ図3の動作を説明する。先ずIG
BT25のターンオン動作について述べる。図4の時点
t1でオン・オフ信号101のオン信号(値“1”)
が、IGBT25の切替回路6に入力されると、切替回
路6は先ず定常オン用トランジスタ8をオンさせ、IG
BT25のゲートへオン用電源15を定常オン用ゲート
抵抗12を介して印加する。これにより実施例1と同様
にIGBT25のゲート入力容量は急速に(この例では
正方向に)充電されてゲート電圧VGEが速やかに上昇
し、時点t2で主コレクタ電流Icが立上がりを開始す
る。
て反対アームのFWD28に流れていた電流ID は減少
(立下がり)を開始し、FWD28の補助アノード電
流、従って電流検出用抵抗35の電圧としてのアノード
電流信号105も立下がりを開始する。そしてこのアノ
ード電流信号105は電流変化検出回路41に入力され
る。
回路を備えており、このときのアノード電流信号105
の所定値以上の立下がり速度を検出することによつて、
図4に電流変化検出信号107として示すような正方向
のトリガーパルスを発生する。なお、このようなトリガ
ーパルスは負荷電流IL が判明している場合は、予めこ
の負荷電流IL に近い値で、且つ負荷電流IL を下回る
所定の立下がりの基準値を定めて置き、コンパレータ回
路を用いてFWD28の電流ID が、この基準値を下回
った時点で発生させることもできる。
ンオン用ワンショット回路32がトリガーされ、このワ
ンショット回路32は所定時間T32の間、“1”のワ
ンショット信号102を出力する。このワンショット信
号102は信号絶縁手段42によつて電位絶縁された同
波形の信号に変換されて切替回路6に入力される。切替
回路6はこの絶縁変換されたワンショット信号102の
存在する期間、定常オン用トランジスタ8をオフさせ、
ターンオン用トランジスタ7をオンさせる。
合と同様に主コレクタ電流Icは緩やかに立上がり、期
間T32が経過した時点t3でほぼ最終レベルにまで確
立する。時点t3でワンショット信号102は消滅して
“0”となり信号絶縁手段42の出力も消滅する。これ
により切替回路6には“1”のオン信号101のみが入
力として残り、切替回路6はターンオン用トランジスタ
7をオフし、定常オン用トランジスタ8をオンする。こ
のようにしてIGBT25は速やかに完全なオン状態と
なる。
する。図4の時点t4でIGBT25の切替回路6に入
力されるオン・オフ信号101がオフ信号(値“0”)
に切替わると、切替回路6は定常オン用トランジスタ8
をオフ、同時に定常オフ用トランジスタ10をオンさ
せ、IGBT25のゲートへオフ用電源16を定常オフ
用ゲート抵抗14を介して印加する。これにより実施例
1と同様にIGBT25のゲート入力容量は急速に(負
方向に向け)放電されてゲート電圧VGEが速やかに下降
し、時点t5で主コレクタ電流Icが立下がりを開始す
る。
D28の電流ID も立上がりを開始し、FWD28の補
助アノード電流、従って電流検出用抵抗35の電圧とし
てのアノード電流信号105も立上がりを開始する。電
流変化検出回路41は、このときのアノード電流信号1
05の所定値以上の立上がり速度を検出することによっ
て、図4の電流変化検出信号107に示す負方向のトリ
ガーパルスを発生する。なお、このようなトリガーパル
スは電流変化検出回路41がコンパレータ回路からなる
場合にも、予め負荷電流IL に対応する、0に近い所定
の立上がりの基準値を定めて置き、FWD28の電流I
D がこの基準値を上回った時点で発生させることもでき
る。
ンオフ用ワンショット回路33がトリガーされ、このワ
ンショット回路33は所定時間T33の間、“1”のワ
ンショット信号103を出力する。このワンショット信
号103は信号絶縁手段43によって電位絶縁された同
波形の信号に変換されてIGBT25の切替回路6に入
力される。
ット信号103の存在する期間、定常オフ用トランジス
タ10をオフさせ、ターンオフ用トランジスタ9をオン
させる。従ってこの期間T33には、実施例1の場合と
同様にIGBT25の主コレクタ電流Icは緩やかに立
下がり、期間T33が経過した時点t6でほぼ最終レベ
ルにまで減衰する。
して“0”となり信号絶縁手段43の出力も消滅する。
これによりIGBT25の切替回路6には“0”のオフ
信号101のみが入力として残り、切替回路6はターン
オフ用トランジスタ9をオフし、定常オフ用トランジス
タ10をオンする。このようにしてIGBT25は速や
かに完全なオフ状態となる。
イッチングの際、ゲート抵抗を抵抗値の小さい定常オン
(オフ)用のゲート抵抗から、抵抗値の大きいターンオ
ン(ターンオフ)用ゲート抵抗に切替えたのち、定常的
には再び抵抗値の小さい定常オン(オフ)用のゲート抵
抗に戻しているが、このようにゲート抵抗を低抵抗に戻
すことは、ターンオン時の場合、IGBTの順電圧降下
VCEを速やかに低下させ、スイッチング損失を低減する
のに有効であり、ターンオフ時の場合、定常状態でのd
V/dtによるIGBTの誤ったターンオンを防ぐため
に有効であるが、何れもスイッチング時間の遅れ防止に
は無関係で、本発明には必須ではない。
ド端子Amと補助アノード端子Asとの間に接続した電
流検出用抵抗35を電流変化率検出用インダクタンス3
6に置換えても、補助アノード端子Asと、ターンオン
用ワンショット回路32及びターンオフ用ワンショット
回路33との間の電流変化検出回路41を削除するよう
にすれば(但し、この場合、電流変化率検出用インダク
タンス36の電流立上がりと立下がりの検出の関係が図
1と逆になるので、その出力(di/dt信号106)
の極性を図1とは反転する必要がある。)、IGBT2
5のスイッチング動作を前記実施例2と同様に行わせる
ことができる。
明を行ったが、これを他の電圧制御形の自己消弧形半導
体素子、例えばMOS・FETとしても有効である。ま
た、以上の実施例ではオン用電源とオフ用電源の2つを
用いたが、オフ用電源を省略し、このオフ用電源の端子
間を短絡した構成としてもゲート駆動回路が有効に働き
得る。
電流Icを流す主エミッタ端子Emと、主コレクタ電流
に比例した小さな補助エミッタ電流を取り出す補助エミ
ッタ端子Esを設け、主エミッタ端子Emと補助エミッ
タ端子Esとの間にインダクタンスを接続し、またIG
BTに逆並列に接続された転流ダイオード(FWD)
に、その主電流を流す主アノード端子Amと、主電流に
比例した小さな補助アノード電流を取り出す補助アノー
ド端子Asを設け、主アノード端子Amと補助アノード
端子Asとの間に、抵抗又はインダクタンスからなるイ
ンピーダンスを接続し、前記インダクタンス又はインピ
ーダンスの電圧からIGBTの主コレクタ電流Icの立
上がり(立下がり)の開始と見做される時点を検出する
ことにより、IGBTのターンオン(ターンオフ)の際
にそのゲートにバイアス印加する電源に直列に挿入する
ゲート抵抗を、予めオン指令(オフ指令)に基づいて挿
入した低抵抗から、より値の大きい抵抗に切り換えるよ
うにしたので、オン指令(オフ指令)を入力してから、
実際にIGBTの電流が立上がり(立下がり)開始する
までの時間遅れを増加させることなく、IGBTのゲー
ト電圧VGEの上昇(下降)の速度を緩和し、IGBTの
di/dt(−di/dt)の低減によるサージ電圧Δ
VD (ΔVp)の抑制と、dV/dtの低減によるスイ
ッチングノイズの低減を行うことができる。
の構成を示すブロック図
の構成を示すブロック図
図
ット回路32の出力) 103 ワンショット信号(ターンオフ用ワンショ
ット回路33の出力) 105 アノード電流信号 106 di/dt信号 107 電流変化検出信号
Claims (5)
- 【請求項1】オン指令に基づいてゲートへオン用直流電
源をオン用の第1のゲート抵抗を介して印加する手段、
オフ指令に基づいてゲートへオフ用直流電源をオフ用の
第1のゲート抵抗を介して印加する手段を備えた電圧制
御形の自己消弧形半導体素子の駆動回路において、 自己消弧形半導体素子が主電流を流す主エミッタ端子と
主電流に比例した小さな電流を流す補助エミッタ端子と
を持って、この主エミッタ端子と補助エミッタ端子との
間にインダクタンスが接続され、 オン指令の入力後、前記インダクタンスの電流の立上が
り開始を検出して前記オン用の第1のゲート抵抗を少な
くとも所定期間は、この抵抗より大きな値のオン用の第
2のゲート抵抗に切換える手段と、 オフ指令の入力後、前記インダクタンスの電流の立下が
り開始を検出して前記オフ用の第1のゲート抵抗を少な
くとも所定期間は、この抵抗より大きな値のオフ用の第
2のゲート抵抗に切換える手段とを備えたことを特徴と
する自己消弧形半導体素子の駆動回路。 - 【請求項2】オン指令に基づいてゲートへオン用直流電
源をオン用の第1のゲート抵抗を介して印加する手段、
オフ指令に基づいてゲートへオフ用直流電源をオフ用の
第1のゲート抵抗を介して印加する手段を備えた電圧制
御形の自己消弧形半導体素子の駆動回路において、 自己消弧形半導体素子が逆並列に転流ダイオードを持
ち、この自己消弧形半導体素子と転流ダイオードとの逆
並列回路が2つ直列に接続されて対になると共に、この
逆並列回路同士の直列の接続点が負荷に接続され、 前記転流ダイオードが主電流を流す主アノード端子と主
電流に比例した小さな電流を流す補助アノード端子とを
持って、この主アノード端子と補助アノード端子との間
にインピーダンスが接続され、 オン指令の入力後、対となる相手側の逆並列回路の転流
ダイオードの前記インピーダンスの電流の立下がり開始
を検出して前記オン用の第1のゲート抵抗を少なくとも
所定期間は、この抵抗より大きな値のオン用の第2のゲ
ート抵抗に切換える手段と、 オフ指令の入力後、同じく前記インピーダンスの電流の
立上がり開始を検出して前記オフ用の第1のゲート抵抗
を少なくとも所定期間は、この抵抗より大きな値のオフ
用の第2のゲート抵抗に切換える手段とを備えたことを
特徴とする自己消弧形半導体素子の駆動回路。 - 【請求項3】請求項2に記載の自己消弧形半導体素子の
駆動回路において、 前記インピーダンスが抵抗又はインダクタンスからなる
ことを特徴とする自己消弧形半導体素子の駆動回路。 - 【請求項4】請求項2に記載の自己消弧形半導体素子の
駆動回路において、 前記対の逆並列回路がインバータブリッジ回路の交流出
力1相分の上下アームを構成することを特徴とする自己
消弧形半導体素子の駆動回路。 - 【請求項5】請求項1ないし4の何れかに記載の自己消
弧形半導体素子の駆動回路において、前記オフ用直流電
源が省略され、この直流電源の端子間が短絡されたこと
を特徴とする自己消弧形半導体素子の駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18567696A JP3339311B2 (ja) | 1996-07-16 | 1996-07-16 | 自己消弧形半導体素子の駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18567696A JP3339311B2 (ja) | 1996-07-16 | 1996-07-16 | 自己消弧形半導体素子の駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1032976A true JPH1032976A (ja) | 1998-02-03 |
JP3339311B2 JP3339311B2 (ja) | 2002-10-28 |
Family
ID=16174926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18567696A Expired - Lifetime JP3339311B2 (ja) | 1996-07-16 | 1996-07-16 | 自己消弧形半導体素子の駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3339311B2 (ja) |
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330935A (ja) * | 1998-05-11 | 1999-11-30 | Mitsubishi Electric Corp | 半導体素子の駆動回路 |
JP2002524010A (ja) * | 1998-08-12 | 2002-07-30 | ダイムラークライスラー・アクチェンゲゼルシャフト | 電圧−チャージ制御電力半導体デバイスを制御する装置 |
JP2002369553A (ja) * | 2001-06-07 | 2002-12-20 | Fuji Electric Co Ltd | 電力用半導体素子のゲート駆動回路 |
JP2003528525A (ja) * | 2000-03-20 | 2003-09-24 | モトローラ・インコーポレイテッド | 負荷容量補償バッファ、装置及びその方法 |
JP2004266368A (ja) * | 2003-02-20 | 2004-09-24 | Hitachi Ltd | 半導体装置の駆動方法および装置 |
US7151401B2 (en) | 2003-07-23 | 2006-12-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor apparatus |
JP2007189828A (ja) * | 2006-01-13 | 2007-07-26 | Hitachi Ltd | 半導体素子の駆動回路 |
WO2008041685A1 (fr) * | 2006-10-02 | 2008-04-10 | Hitachi, Ltd. | Circuit de commande de grille |
WO2009004715A1 (ja) * | 2007-07-03 | 2009-01-08 | Mitsubishi Electric Corporation | 電力素子の駆動回路 |
JP2010022190A (ja) * | 1999-08-10 | 2010-01-28 | Fuji Electric Device Technology Co Ltd | 電圧駆動型半導体素子のゲート駆動装置 |
JP2010124627A (ja) * | 2008-11-20 | 2010-06-03 | Toshiba Mitsubishi-Electric Industrial System Corp | ゲート回路 |
JP2010130789A (ja) * | 2008-11-27 | 2010-06-10 | Toshiba Corp | 電源用3レベルインバータ装置 |
US7821306B2 (en) | 2007-06-19 | 2010-10-26 | Panasonic Corporation | Switching device drive circuit |
JP2010246251A (ja) * | 2009-04-06 | 2010-10-28 | Denso Corp | 電力変換回路の駆動回路 |
JP2011166920A (ja) * | 2010-02-09 | 2011-08-25 | Hitachi Ltd | ゲート駆動装置 |
US8072241B2 (en) | 2007-09-05 | 2011-12-06 | Denso Corporation | Semiconductor device having diode-built-in IGBT and semiconductor device having diode-built-in DMOS |
JP2012143115A (ja) * | 2011-01-06 | 2012-07-26 | Denso Corp | 負荷駆動回路 |
JP2013005474A (ja) * | 2011-06-13 | 2013-01-07 | Honda Motor Co Ltd | 電源回路 |
JP2013143882A (ja) * | 2012-01-12 | 2013-07-22 | Denso Corp | スイッチング素子の駆動回路 |
JP2013165613A (ja) * | 2012-02-13 | 2013-08-22 | Denso Corp | 逆導通スイッチング素子の駆動装置 |
US8878573B2 (en) | 2011-05-25 | 2014-11-04 | Fuji Electric Co., Ltd. | Voltage controlled switching element gate drive circuit |
DE102014114085B3 (de) * | 2014-09-29 | 2015-12-03 | Infineon Technologies Ag | Ansteuerschaltung für rückwärtsleitfähige IGBTs |
CN105958802A (zh) * | 2016-05-10 | 2016-09-21 | 深圳市航天新源科技有限公司 | 基于单电源的大功率igbt驱动供电电路 |
WO2017043297A1 (ja) * | 2015-09-11 | 2017-03-16 | 株式会社オートネットワーク技術研究所 | 制御装置 |
CN110235365A (zh) * | 2016-11-25 | 2019-09-13 | 埃克斯甘公司 | 电源电路切换装置 |
CN110932582A (zh) * | 2018-09-04 | 2020-03-27 | 株式会社东芝 | 开关装置、电力转换装置、控制装置以及记录介质 |
WO2020121419A1 (ja) * | 2018-12-11 | 2020-06-18 | 三菱電機株式会社 | 電力用半導体素子の駆動回路、およびそれを用いた電力用半導体モジュール |
JP2022026735A (ja) * | 2020-07-31 | 2022-02-10 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8125002B2 (en) | 2007-11-07 | 2012-02-28 | Denso Corporation | Semiconductor device and inverter circuit having the same |
JP6439535B2 (ja) * | 2015-03-26 | 2018-12-19 | 株式会社デンソー | スイッチング素子の駆動制御回路 |
-
1996
- 1996-07-16 JP JP18567696A patent/JP3339311B2/ja not_active Expired - Lifetime
Cited By (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330935A (ja) * | 1998-05-11 | 1999-11-30 | Mitsubishi Electric Corp | 半導体素子の駆動回路 |
JP2002524010A (ja) * | 1998-08-12 | 2002-07-30 | ダイムラークライスラー・アクチェンゲゼルシャフト | 電圧−チャージ制御電力半導体デバイスを制御する装置 |
JP2010022190A (ja) * | 1999-08-10 | 2010-01-28 | Fuji Electric Device Technology Co Ltd | 電圧駆動型半導体素子のゲート駆動装置 |
JP2003528525A (ja) * | 2000-03-20 | 2003-09-24 | モトローラ・インコーポレイテッド | 負荷容量補償バッファ、装置及びその方法 |
JP4903340B2 (ja) * | 2000-03-20 | 2012-03-28 | フリースケール セミコンダクター インコーポレイテッド | 負荷容量補償バッファ、装置及びその方法 |
JP2002369553A (ja) * | 2001-06-07 | 2002-12-20 | Fuji Electric Co Ltd | 電力用半導体素子のゲート駆動回路 |
JP2004266368A (ja) * | 2003-02-20 | 2004-09-24 | Hitachi Ltd | 半導体装置の駆動方法および装置 |
US7151401B2 (en) | 2003-07-23 | 2006-12-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor apparatus |
JP2007189828A (ja) * | 2006-01-13 | 2007-07-26 | Hitachi Ltd | 半導体素子の駆動回路 |
JP4713347B2 (ja) * | 2006-01-13 | 2011-06-29 | 株式会社日立製作所 | 半導体素子の駆動回路 |
WO2008041685A1 (fr) * | 2006-10-02 | 2008-04-10 | Hitachi, Ltd. | Circuit de commande de grille |
JP2008092663A (ja) * | 2006-10-02 | 2008-04-17 | Hitachi Ltd | ゲート駆動回路 |
US7737761B2 (en) | 2006-10-02 | 2010-06-15 | Hitachi, Ltd. | Gate drive circuit with reduced switching loss and noise |
US7821306B2 (en) | 2007-06-19 | 2010-10-26 | Panasonic Corporation | Switching device drive circuit |
WO2009004715A1 (ja) * | 2007-07-03 | 2009-01-08 | Mitsubishi Electric Corporation | 電力素子の駆動回路 |
US8040162B2 (en) | 2007-07-03 | 2011-10-18 | Mitsubishi Electric Corporation | Switch matrix drive circuit for a power element |
US8988105B2 (en) | 2007-09-05 | 2015-03-24 | Denso Corporation | Semiconductor device having diode-built-in IGBT and semiconductor device having diode-built-in DMOS |
US9184158B2 (en) | 2007-09-05 | 2015-11-10 | Denso Corporation | Semiconductor device having diode-built-in IGBT and semiconductor device having diode-built-in DMOS |
US8451023B2 (en) | 2007-09-05 | 2013-05-28 | Denso Corporation | Semiconductor device having diode-built-in IGBT and semiconductor device having diode-built-in DMOS |
US8072241B2 (en) | 2007-09-05 | 2011-12-06 | Denso Corporation | Semiconductor device having diode-built-in IGBT and semiconductor device having diode-built-in DMOS |
JP2010124627A (ja) * | 2008-11-20 | 2010-06-03 | Toshiba Mitsubishi-Electric Industrial System Corp | ゲート回路 |
JP2010130789A (ja) * | 2008-11-27 | 2010-06-10 | Toshiba Corp | 電源用3レベルインバータ装置 |
JP2010246251A (ja) * | 2009-04-06 | 2010-10-28 | Denso Corp | 電力変換回路の駆動回路 |
JP2011166920A (ja) * | 2010-02-09 | 2011-08-25 | Hitachi Ltd | ゲート駆動装置 |
JP2012143115A (ja) * | 2011-01-06 | 2012-07-26 | Denso Corp | 負荷駆動回路 |
US9112502B2 (en) | 2011-05-25 | 2015-08-18 | Fuji Electric Co., Ltd. | Voltage controlled switching element gate drive circuit |
US9225326B2 (en) | 2011-05-25 | 2015-12-29 | Fuji Electric Co., Ltd. | Voltage controlled switching element gate drive circuit |
US8878573B2 (en) | 2011-05-25 | 2014-11-04 | Fuji Electric Co., Ltd. | Voltage controlled switching element gate drive circuit |
US8994414B2 (en) | 2011-05-25 | 2015-03-31 | Fuji Electric Co., Ltd. | Voltage controlled switching element gate drive circuit |
JP2013005474A (ja) * | 2011-06-13 | 2013-01-07 | Honda Motor Co Ltd | 電源回路 |
JP2013143882A (ja) * | 2012-01-12 | 2013-07-22 | Denso Corp | スイッチング素子の駆動回路 |
JP2013165613A (ja) * | 2012-02-13 | 2013-08-22 | Denso Corp | 逆導通スイッチング素子の駆動装置 |
DE102014114085B3 (de) * | 2014-09-29 | 2015-12-03 | Infineon Technologies Ag | Ansteuerschaltung für rückwärtsleitfähige IGBTs |
WO2017043297A1 (ja) * | 2015-09-11 | 2017-03-16 | 株式会社オートネットワーク技術研究所 | 制御装置 |
CN105958802A (zh) * | 2016-05-10 | 2016-09-21 | 深圳市航天新源科技有限公司 | 基于单电源的大功率igbt驱动供电电路 |
CN110235365B (zh) * | 2016-11-25 | 2023-03-10 | 埃克斯甘公司 | 电源电路切换装置 |
CN110235365A (zh) * | 2016-11-25 | 2019-09-13 | 埃克斯甘公司 | 电源电路切换装置 |
CN110932582A (zh) * | 2018-09-04 | 2020-03-27 | 株式会社东芝 | 开关装置、电力转换装置、控制装置以及记录介质 |
CN110932582B (zh) * | 2018-09-04 | 2023-01-10 | 株式会社东芝 | 开关装置、电力转换装置、控制装置以及记录介质 |
CN113169659A (zh) * | 2018-12-11 | 2021-07-23 | 三菱电机株式会社 | 电力用半导体元件的驱动电路以及使用其的电力用半导体模块 |
JPWO2020121419A1 (ja) * | 2018-12-11 | 2021-09-30 | 三菱電機株式会社 | 電力用半導体素子の駆動回路、およびそれを用いた電力用半導体モジュール |
US11404953B2 (en) | 2018-12-11 | 2022-08-02 | Mitsubishi Electric Corporation | Drive circuit for power semiconductor element and power semiconductor module employing the same |
WO2020121419A1 (ja) * | 2018-12-11 | 2020-06-18 | 三菱電機株式会社 | 電力用半導体素子の駆動回路、およびそれを用いた電力用半導体モジュール |
CN113169659B (zh) * | 2018-12-11 | 2023-08-04 | 三菱电机株式会社 | 电力用半导体元件的驱动电路以及使用其的电力用半导体模块 |
JP2022026735A (ja) * | 2020-07-31 | 2022-02-10 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3339311B2 (ja) | 2002-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3339311B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
JP4432215B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
JP6351736B2 (ja) | 自己消弧型半導体素子の短絡保護回路 | |
JP2669117B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
US9954521B2 (en) | Gate drive circuit for semiconductor switching devices | |
JP3447949B2 (ja) | 絶縁ゲート型半導体素子のゲート駆動回路、電力変換装置 | |
JP4770304B2 (ja) | 半導体素子のゲート駆動回路 | |
US20060044025A1 (en) | Power transistor control device | |
JP2000197371A (ja) | インバ―タ装置 | |
JPH0947015A (ja) | 自己消弧形半導体素子の駆動回路 | |
JPH06291631A (ja) | 電圧駆動形素子の駆動方法及びその回路 | |
JPH0946201A (ja) | 絶縁ゲート型半導体装置の駆動方法及び装置 | |
JP4120329B2 (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
JP2760590B2 (ja) | 電圧駆動形素子の駆動回路 | |
JP3379562B2 (ja) | インバータ装置 | |
JP4816198B2 (ja) | 貫通電流制御装置を備えたインバータ | |
JP4321491B2 (ja) | 電圧駆動型半導体素子の駆動装置 | |
JP4506276B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
JP5298557B2 (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
JP2002300016A (ja) | ゲート駆動方法及びゲート駆動回路 | |
JP2001169534A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
JPH10337046A (ja) | 電力変換装置 | |
WO2023062745A1 (ja) | 電力用半導体素子の駆動回路、電力用半導体モジュール、および電力変換装置 | |
JP2000324801A (ja) | 電圧制御形半導体素子の駆動回路 | |
JP3568024B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070816 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130816 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |