JPH10321799A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH10321799A JPH10321799A JP12578397A JP12578397A JPH10321799A JP H10321799 A JPH10321799 A JP H10321799A JP 12578397 A JP12578397 A JP 12578397A JP 12578397 A JP12578397 A JP 12578397A JP H10321799 A JPH10321799 A JP H10321799A
- Authority
- JP
- Japan
- Prior art keywords
- hydrogen
- film
- semiconductor device
- storage metal
- hydrogen storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 水素を含むガスを用いた製造プロセスを有す
る半導体装置において、水素による半導体素子の特性劣
化を防止しうる半導体装置及びその製造方法を提供す
る。 【解決手段】 下地基板１０と、下地基板１０上に形成
され、蓄積電極４６と、蓄積電極４６上に形成された誘
電体膜４８と、誘電体膜４８上に形成された対向電極５
４とを有するキャパシタと、５４対向電極上に形成され
た水素吸蔵金属膜５６とにより半導体装置を構成する。
基板表面側から侵入する水素は、水素吸蔵金属膜５６に
よりトラップされるので、誘電体膜４８に達してキャパ
シタ特性の劣化をもたらすことはない。
る半導体装置において、水素による半導体素子の特性劣
化を防止しうる半導体装置及びその製造方法を提供す
る。 【解決手段】 下地基板１０と、下地基板１０上に形成
され、蓄積電極４６と、蓄積電極４６上に形成された誘
電体膜４８と、誘電体膜４８上に形成された対向電極５
４とを有するキャパシタと、５４対向電極上に形成され
た水素吸蔵金属膜５６とにより半導体装置を構成する。
基板表面側から侵入する水素は、水素吸蔵金属膜５６に
よりトラップされるので、誘電体膜４８に達してキャパ
シタ特性の劣化をもたらすことはない。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係り、特に、水素を含むガスを用いた製造
プロセスにおいて水素による半導体素子の特性劣化を防
止する半導体装置及びその製造方法に関する。
の製造方法に係り、特に、水素を含むガスを用いた製造
プロセスにおいて水素による半導体素子の特性劣化を防
止する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】近年のＬＳＩの大規模集積化と高性能化
の要求に伴い、半導体素子自体の更なる微細化が図られ
ている。それに伴い、半導体素子に要求される電気的特
性の制御も厳密に行う必要性が高まっている。半導体素
子の電気的特性は、製造プロセスにおける種々のパラメ
ータによって合わせ込まれるが、製造プロセス自体が半
導体素子の特性に影響を与えることがあり、このような
プロセス起因の特性劣化を如何に抑制するかが今後の課
題の１つといえる。
の要求に伴い、半導体素子自体の更なる微細化が図られ
ている。それに伴い、半導体素子に要求される電気的特
性の制御も厳密に行う必要性が高まっている。半導体素
子の電気的特性は、製造プロセスにおける種々のパラメ
ータによって合わせ込まれるが、製造プロセス自体が半
導体素子の特性に影響を与えることがあり、このような
プロセス起因の特性劣化を如何に抑制するかが今後の課
題の１つといえる。
【０００３】製造プロセス自体が半導体素子の電気的特
性に与える影響の１つとして、製造過程で使用される水
素を含むガスの影響が知られている。例えば、シリコン
のＭＯＳ集積回路素子においては、デバイス内或いはプ
ロセス雰囲気中に水素が存在すると、素子中に水素が取
り込まれて界面準位やＳｉＯ 2膜中の固定電荷或いはト
ラップ準位を増加させる原因となり、ＭＯＳトランジス
タの閾値電圧Ｖthの変動やチャネルコンダクタンスｇm
の減少をもたらすことがある。
性に与える影響の１つとして、製造過程で使用される水
素を含むガスの影響が知られている。例えば、シリコン
のＭＯＳ集積回路素子においては、デバイス内或いはプ
ロセス雰囲気中に水素が存在すると、素子中に水素が取
り込まれて界面準位やＳｉＯ 2膜中の固定電荷或いはト
ラップ準位を増加させる原因となり、ＭＯＳトランジス
タの閾値電圧Ｖthの変動やチャネルコンダクタンスｇm
の減少をもたらすことがある。
【０００４】また、ＤＲＡＭ等に用いられるキャパシタ
においては、窒化酸化膜や高誘電体膜等よりなるキャパ
シタ誘電体膜中に水素が取り込まれるとリーク電流が増
加し、電荷保持特性の劣化等をもたらすことがある。近
年の半導体装置では、水素が電気特性に与えるこのよう
な影響をも無視できなくなってきており、水素の影響を
効果的に排除する半導体装置及びその製造方法が望まれ
ている。
においては、窒化酸化膜や高誘電体膜等よりなるキャパ
シタ誘電体膜中に水素が取り込まれるとリーク電流が増
加し、電荷保持特性の劣化等をもたらすことがある。近
年の半導体装置では、水素が電気特性に与えるこのよう
な影響をも無視できなくなってきており、水素の影響を
効果的に排除する半導体装置及びその製造方法が望まれ
ている。
【０００５】水素による半導体素子の電気的特性の変動
を防止する半導体装置としては、例えば、水素吸蔵金属
を用いた半導体装置が、例えば特開昭５９−１００５４
１号公報において提案されている。特開昭５９−１００
５４１号公報記載の半導体装置は、プラズマＣＶＤ法に
おいて絶縁膜１０８を堆積する際に用いるＳｉＨ4やＮ
Ｈ3に含まれる水素の影響を防止すべく、絶縁膜１０８
の下層及び上層に水素吸蔵金属であるＴｉ膜１０６、１
１０を堆積しておき、絶縁膜１０８の堆積と同時に膜中
に混入される水素をＴｉ膜１０６、１１０によって捕獲
するものである（図７参照）。
を防止する半導体装置としては、例えば、水素吸蔵金属
を用いた半導体装置が、例えば特開昭５９−１００５４
１号公報において提案されている。特開昭５９−１００
５４１号公報記載の半導体装置は、プラズマＣＶＤ法に
おいて絶縁膜１０８を堆積する際に用いるＳｉＨ4やＮ
Ｈ3に含まれる水素の影響を防止すべく、絶縁膜１０８
の下層及び上層に水素吸蔵金属であるＴｉ膜１０６、１
１０を堆積しておき、絶縁膜１０８の堆積と同時に膜中
に混入される水素をＴｉ膜１０６、１１０によって捕獲
するものである（図７参照）。
【０００６】このようにＴｉ膜１０６、１１０により水
素を捕獲することにより、膜中の水素が素子の電気的特
性に影響を与える下層領域にまで進入することを防止で
きるので、半導体装置の信頼性を向上することができ
る。
素を捕獲することにより、膜中の水素が素子の電気的特
性に影響を与える下層領域にまで進入することを防止で
きるので、半導体装置の信頼性を向上することができ
る。
【０００７】
【発明が解決しようとする課題】しかしながら、特開昭
５９−１００５４１号公報記載の半導体装置では、層間
絶縁膜間に水素吸蔵金属を挿入するので、層間絶縁膜を
介して配線を施す多層配線構造等においては、予め水素
吸蔵金属膜をパターニングしておくことが必要となる。
このため、現状の半導体装置では、製造工程を複雑にす
る等の理由から採用されていないのが現状であり、膜中
の水素によるキャパシタなどの電気的特性の劣化を防止
することはできなかった。
５９−１００５４１号公報記載の半導体装置では、層間
絶縁膜間に水素吸蔵金属を挿入するので、層間絶縁膜を
介して配線を施す多層配線構造等においては、予め水素
吸蔵金属膜をパターニングしておくことが必要となる。
このため、現状の半導体装置では、製造工程を複雑にす
る等の理由から採用されていないのが現状であり、膜中
の水素によるキャパシタなどの電気的特性の劣化を防止
することはできなかった。
【０００８】また、特開昭５９−１００５４１号公報記
載の半導体装置は、最終絶縁保護膜として用いられるＰ
−ＳｉＮ膜（プラズマＣＶＤ法により成膜シリコン窒化
膜）中の水素の影響を防止すべくなされたものであり、
それ以前の工程において導入される水素の影響を防止す
ることはできなかった。例えば、配線材料としてＡｌを
用いる場合、配線（図７では配線層１０２に相当）の形
成後に水素と窒素の混合ガスによるアニールをすること
が現在では一般に行われているが、上記従来の半導体装
置では、このアニールによる水素の侵入を防止すること
はできなかった。
載の半導体装置は、最終絶縁保護膜として用いられるＰ
−ＳｉＮ膜（プラズマＣＶＤ法により成膜シリコン窒化
膜）中の水素の影響を防止すべくなされたものであり、
それ以前の工程において導入される水素の影響を防止す
ることはできなかった。例えば、配線材料としてＡｌを
用いる場合、配線（図７では配線層１０２に相当）の形
成後に水素と窒素の混合ガスによるアニールをすること
が現在では一般に行われているが、上記従来の半導体装
置では、このアニールによる水素の侵入を防止すること
はできなかった。
【０００９】本発明の目的は、絶縁膜中に存在する水
素、或いは気相からの水素の拡散を防ぐことにより、半
導体装置の電気的特性を向上しうる半導体装置及びその
製造方法を提供することにある。
素、或いは気相からの水素の拡散を防ぐことにより、半
導体装置の電気的特性を向上しうる半導体装置及びその
製造方法を提供することにある。
【００１０】
【課題を解決するための手段】上記目的は、下地基板
と、前記下地基板上に形成され、蓄積電極と、前記蓄積
電極上に形成された誘電体膜と、前記誘電体膜上に形成
された対向電極とを有するキャパシタと、前記対向電極
上に形成された水素吸蔵金属膜とを有することを特徴と
する半導体装置によって達成される。このように半導体
装置を構成し、対向電極上に水素吸蔵金属膜を設けれ
ば、キャパシタ形成後の工程で水素を含むガスを用いた
プロセスを行う場合にも、基板の表面側から侵入した水
素は水素吸蔵金属膜にトラップされて誘電体膜には達し
ないので、水素起因のキャパシタの特性劣化を抑えるこ
とができる。また、水素の侵入は、閾値電圧Ｖthやチャ
ネルコンダクタンスｇmなど、ＭＯＳトランジスタの特
性にも影響を与えるが、対向電極上に水素吸蔵金属膜を
設けることによって水素が下地基板に達する確率を大幅
に低減できるので、下地基板に形成されたトランジスタ
特性の信頼性をも向上することができる。
と、前記下地基板上に形成され、蓄積電極と、前記蓄積
電極上に形成された誘電体膜と、前記誘電体膜上に形成
された対向電極とを有するキャパシタと、前記対向電極
上に形成された水素吸蔵金属膜とを有することを特徴と
する半導体装置によって達成される。このように半導体
装置を構成し、対向電極上に水素吸蔵金属膜を設けれ
ば、キャパシタ形成後の工程で水素を含むガスを用いた
プロセスを行う場合にも、基板の表面側から侵入した水
素は水素吸蔵金属膜にトラップされて誘電体膜には達し
ないので、水素起因のキャパシタの特性劣化を抑えるこ
とができる。また、水素の侵入は、閾値電圧Ｖthやチャ
ネルコンダクタンスｇmなど、ＭＯＳトランジスタの特
性にも影響を与えるが、対向電極上に水素吸蔵金属膜を
設けることによって水素が下地基板に達する確率を大幅
に低減できるので、下地基板に形成されたトランジスタ
特性の信頼性をも向上することができる。
【００１１】また、上記目的は、下地基板と、前記下地
基板上に形成され、蓄積電極と、前記蓄積電極上に形成
された誘電体膜と、前記誘電体膜上に形成された対向電
極とを有するキャパシタとを有する半導体装置におい
て、前記対向電極及び／又は前記蓄積電極は、水素吸蔵
金属膜を有することを特徴とする半導体装置によっても
達成される。水素吸蔵金属は、対向電極の一部に含むよ
うに構成しても同様の効果を得ることができる。
基板上に形成され、蓄積電極と、前記蓄積電極上に形成
された誘電体膜と、前記誘電体膜上に形成された対向電
極とを有するキャパシタとを有する半導体装置におい
て、前記対向電極及び／又は前記蓄積電極は、水素吸蔵
金属膜を有することを特徴とする半導体装置によっても
達成される。水素吸蔵金属は、対向電極の一部に含むよ
うに構成しても同様の効果を得ることができる。
【００１２】また、上記目的は、下地基板上に絶縁膜を
形成する工程と、前記絶縁膜上に水素吸蔵金属膜を形成
する工程と、所定の熱処理を行い、前記絶縁膜中の水素
を前記水素吸蔵金属膜中に取り込む水素脱離工程と、前
記水素が取り込まれた前記水素吸蔵金属膜を除去する水
素吸蔵金属膜除去工程とを有することを特徴とする半導
体装置の製造方法によっても達成される。このようにし
て半導体装置を製造することにより、前記絶縁膜中の水
素濃度を低減することができるので、前記絶縁膜中に含
まれる水素によるデバイス特性への影響を低減すること
ができる。また、最終的な半導体装置には水素吸蔵金属
膜が残存しないので、水素吸蔵金属による重金属汚染を
防止することができる。
形成する工程と、前記絶縁膜上に水素吸蔵金属膜を形成
する工程と、所定の熱処理を行い、前記絶縁膜中の水素
を前記水素吸蔵金属膜中に取り込む水素脱離工程と、前
記水素が取り込まれた前記水素吸蔵金属膜を除去する水
素吸蔵金属膜除去工程とを有することを特徴とする半導
体装置の製造方法によっても達成される。このようにし
て半導体装置を製造することにより、前記絶縁膜中の水
素濃度を低減することができるので、前記絶縁膜中に含
まれる水素によるデバイス特性への影響を低減すること
ができる。また、最終的な半導体装置には水素吸蔵金属
膜が残存しないので、水素吸蔵金属による重金属汚染を
防止することができる。
【００１３】
［第１実施形態］本発明の第１実施形態による半導体装
置及びその製造方法を図１乃至図５を用いて説明する。
図１は本実施形態による半導体装置の構造を示す概略断
面図、図２乃至図４は本実施形態による半導体装置の製
造方法を示す工程断面図、図５は本実施形態の変形例に
よる半導体装置の構造を示す概略断面図である。
置及びその製造方法を図１乃至図５を用いて説明する。
図１は本実施形態による半導体装置の構造を示す概略断
面図、図２乃至図４は本実施形態による半導体装置の製
造方法を示す工程断面図、図５は本実施形態の変形例に
よる半導体装置の構造を示す概略断面図である。
【００１４】始めに、本実施形態による半導体装置の構
造について説明する。本実施形態による半導体装置は、
特開平８−２７４２７８号公報記載の半導体装置に本発
明を適用したものであり、ＤＲＡＭのキャパシタ対向電
極上に水素吸蔵金属膜を設けたことに特徴がある。シリ
コン基板１０には素子分離膜１２が形成されており、素
子分離膜１２によって素子領域が画定されている。素子
領域には、ソース／ドレイン拡散層２４、２６が独立に
形成されている。ソース／ドレイン拡散層２４、２６間
の半導体基板１０上には、ゲート酸化膜１６を介してゲ
ート電極２０が形成されている。こうして、ゲート電極
２０、ソース／ドレイン拡散層２４、２６からなるメモ
リセルトランジスタが構成されている。
造について説明する。本実施形態による半導体装置は、
特開平８−２７４２７８号公報記載の半導体装置に本発
明を適用したものであり、ＤＲＡＭのキャパシタ対向電
極上に水素吸蔵金属膜を設けたことに特徴がある。シリ
コン基板１０には素子分離膜１２が形成されており、素
子分離膜１２によって素子領域が画定されている。素子
領域には、ソース／ドレイン拡散層２４、２６が独立に
形成されている。ソース／ドレイン拡散層２４、２６間
の半導体基板１０上には、ゲート酸化膜１６を介してゲ
ート電極２０が形成されている。こうして、ゲート電極
２０、ソース／ドレイン拡散層２４、２６からなるメモ
リセルトランジスタが構成されている。
【００１５】メモリセルトランジスタが形成された半導
体基板１０上には、ソース／ドレイン拡散層２６上に開
口されたスルーホール３８と、ソース／ドレイン拡散層
２４上に開口されたスルーホール４０とが形成された層
間絶縁膜３６が形成されている。なお、ゲート電極２０
には、ゲート電極２０を囲うように自己整合で形成され
た絶縁膜４２が形成されており、スルーホール３８、４
０は、その絶縁膜４２に自己整合で形成されている。
体基板１０上には、ソース／ドレイン拡散層２６上に開
口されたスルーホール３８と、ソース／ドレイン拡散層
２４上に開口されたスルーホール４０とが形成された層
間絶縁膜３６が形成されている。なお、ゲート電極２０
には、ゲート電極２０を囲うように自己整合で形成され
た絶縁膜４２が形成されており、スルーホール３８、４
０は、その絶縁膜４２に自己整合で形成されている。
【００１６】スルーホール４０の内壁及びソース／ドレ
イン拡散層２４上には蓄積電極４６が形成されており、
スルーホール４０の底部においてソース／ドレイン拡散
層２４と接続されている。蓄積電極４６の内面及び上面
には誘電体膜４８が形成されている。蓄積電極４６及び
誘電体膜４８が形成されたスルーホール４０内と、層間
絶縁膜３６上とには対向電極５４が形成されている。こ
うして、蓄積電極４６、誘電体４８、対向電極５４から
なるキャパシタが構成されている。
イン拡散層２４上には蓄積電極４６が形成されており、
スルーホール４０の底部においてソース／ドレイン拡散
層２４と接続されている。蓄積電極４６の内面及び上面
には誘電体膜４８が形成されている。蓄積電極４６及び
誘電体膜４８が形成されたスルーホール４０内と、層間
絶縁膜３６上とには対向電極５４が形成されている。こ
うして、蓄積電極４６、誘電体４８、対向電極５４から
なるキャパシタが構成されている。
【００１７】対向電極５４上には、Ｔｉ膜、Ｍｇ膜、Ｎ
ｉ膜などの水素を吸蔵する性質を有する金属膜よりなる
水素吸蔵金属膜５６が形成されている。スルーホール３
８内壁にはコンタクト用導電膜４４が形成されており、
対向電極５４上に形成された層間絶縁膜５８を介してワ
ード線（ゲート電極２０）と直交する方向に配されたビ
ット線６２と接続されている。
ｉ膜などの水素を吸蔵する性質を有する金属膜よりなる
水素吸蔵金属膜５６が形成されている。スルーホール３
８内壁にはコンタクト用導電膜４４が形成されており、
対向電極５４上に形成された層間絶縁膜５８を介してワ
ード線（ゲート電極２０）と直交する方向に配されたビ
ット線６２と接続されている。
【００１８】さらに、ビット線６２上部には層間絶縁膜
６４を介して配線層７０が形成されており、１トランジ
スタ、１キャパシタからなるＤＲＡＭが構成されてい
る。このように、本実施形態による半導体装置では、対
向電極５４上に水素吸蔵金属膜５６を設けるので、キャ
パシタ形成後の工程で水素を含むガスを用いたプロセス
を行う場合にも、基板の表面側から侵入した水素は水素
吸蔵金属膜５６にトラップされて誘電体膜４８には達せ
ず、水素起因のキャパシタの特性劣化を抑えることがで
きる。
６４を介して配線層７０が形成されており、１トランジ
スタ、１キャパシタからなるＤＲＡＭが構成されてい
る。このように、本実施形態による半導体装置では、対
向電極５４上に水素吸蔵金属膜５６を設けるので、キャ
パシタ形成後の工程で水素を含むガスを用いたプロセス
を行う場合にも、基板の表面側から侵入した水素は水素
吸蔵金属膜５６にトラップされて誘電体膜４８には達せ
ず、水素起因のキャパシタの特性劣化を抑えることがで
きる。
【００１９】例えば、ＳｉＨ4ガスやＨ2ガスなど水素を
含むガスを用いたＣＶＤ法によって層間絶縁膜５８、６
４を形成する場合には膜中に多量の水素が混入すること
があるが、後工程の熱処理などによってこの水素原子が
拡散しても、水素吸蔵金属膜５６に水素がトラップされ
て誘電体膜４８には達しないので、キャパシタの特性劣
化をもたらすことはない。
含むガスを用いたＣＶＤ法によって層間絶縁膜５８、６
４を形成する場合には膜中に多量の水素が混入すること
があるが、後工程の熱処理などによってこの水素原子が
拡散しても、水素吸蔵金属膜５６に水素がトラップされ
て誘電体膜４８には達しないので、キャパシタの特性劣
化をもたらすことはない。
【００２０】また、Ａｌ膜よりなる配線層７０を形成す
る場合、Ａｌ膜中に含まれる酸素を除去するため、配線
層７０の形成後に水素と窒素の混合ガスを用いたアニー
ルを行うが、雰囲気中に含まれる水素が基板中に侵入し
ても水素吸蔵金属膜５６にトラップされて誘電体膜４８
には達しないので、この場合にもキャパシタの特性劣化
をもたらすことはない。
る場合、Ａｌ膜中に含まれる酸素を除去するため、配線
層７０の形成後に水素と窒素の混合ガスを用いたアニー
ルを行うが、雰囲気中に含まれる水素が基板中に侵入し
ても水素吸蔵金属膜５６にトラップされて誘電体膜４８
には達しないので、この場合にもキャパシタの特性劣化
をもたらすことはない。
【００２１】また、水素の侵入は、閾値電圧Ｖthやチャ
ネルコンダクタンスｇmなど、ＭＯＳトランジスタの特
性にも影響を与えるが、対向電極５４上に水素吸蔵金属
膜５６を設けることによって水素がトランジスタに達す
る確率を大幅に低減できるので、トランジスタ特性の信
頼性をも向上することができる。次に、本実施形態によ
る半導体装置の製造方法について説明する。
ネルコンダクタンスｇmなど、ＭＯＳトランジスタの特
性にも影響を与えるが、対向電極５４上に水素吸蔵金属
膜５６を設けることによって水素がトランジスタに達す
る確率を大幅に低減できるので、トランジスタ特性の信
頼性をも向上することができる。次に、本実施形態によ
る半導体装置の製造方法について説明する。
【００２２】まず、通常のＭＯＳトランジスタの形成方
法と同様にして、素子領域が画定されたシリコン基板１
０上に、ソース／ドレイン拡散層２４、２６、ゲート電
極２０を有し、ゲート電極の上面及び側面が絶縁膜４２
で覆われたメモリセルトランジスタを形成する（図２
（ａ））。次いで、メモリセルトランジスタが形成され
たシリコン基板１０上に、ソース／ドレイン拡散層２
４、２６に達するスルーホール３８、４０が開口された
層間絶縁膜３６を形成する（図２（ｂ））。
法と同様にして、素子領域が画定されたシリコン基板１
０上に、ソース／ドレイン拡散層２４、２６、ゲート電
極２０を有し、ゲート電極の上面及び側面が絶縁膜４２
で覆われたメモリセルトランジスタを形成する（図２
（ａ））。次いで、メモリセルトランジスタが形成され
たシリコン基板１０上に、ソース／ドレイン拡散層２
４、２６に達するスルーホール３８、４０が開口された
層間絶縁膜３６を形成する（図２（ｂ））。
【００２３】続いて、導電膜を堆積した後に層間絶縁膜
３６上の導電膜を選択的に除去し、スルーホール３８内
壁に形成されたコンタクト用導電膜４４と、スルーホー
ル４０内壁に形成された蓄積電極４６とを形成する（図
２（ｃ））。この後、蓄積電極４６の表面に、例えば窒
化酸化膜又は酸化タンタル膜よりなる誘電体膜４８を形
成する。なお、酸化タンタル膜は、水素によるリーク電
流の増加が顕著なことから、酸化タンタル膜を用いる半
導体装置では本願発明の効果が特に期待できる。
３６上の導電膜を選択的に除去し、スルーホール３８内
壁に形成されたコンタクト用導電膜４４と、スルーホー
ル４０内壁に形成された蓄積電極４６とを形成する（図
２（ｃ））。この後、蓄積電極４６の表面に、例えば窒
化酸化膜又は酸化タンタル膜よりなる誘電体膜４８を形
成する。なお、酸化タンタル膜は、水素によるリーク電
流の増加が顕著なことから、酸化タンタル膜を用いる半
導体装置では本願発明の効果が特に期待できる。
【００２４】次いで、対向電極となる導電膜５０と、水
素吸蔵金属膜５６と、層間絶縁膜５８とを連続して成膜
し（図３（ａ））、これら積層膜を一度のリソグラフィ
ー工程で同時にパターニングする。こうして、上面が水
素吸蔵金属膜５６で覆われた対向電極５４を形成する
（図３（ｂ））。この後、例えば特開平８−２７４２７
８号公報記載の半導体装置の製造方法と同様にしてビッ
ト線６２、層間絶縁膜６４、配線層７０等を形成し、１
トランジスタ、１キャパシタよりなるメモリセルを有す
るＤＲＡＭを製造する（図４）。
素吸蔵金属膜５６と、層間絶縁膜５８とを連続して成膜
し（図３（ａ））、これら積層膜を一度のリソグラフィ
ー工程で同時にパターニングする。こうして、上面が水
素吸蔵金属膜５６で覆われた対向電極５４を形成する
（図３（ｂ））。この後、例えば特開平８−２７４２７
８号公報記載の半導体装置の製造方法と同様にしてビッ
ト線６２、層間絶縁膜６４、配線層７０等を形成し、１
トランジスタ、１キャパシタよりなるメモリセルを有す
るＤＲＡＭを製造する（図４）。
【００２５】このように、本実施形態による半導体装置
の製造方法によれば、従来の半導体装置の製造工程を複
雑にすることなく、特に、リソグラフィー工程を増加す
ることなく、水素吸蔵金属膜を設けることができる。な
お、本発明は上記実施形態に限らず種々の変形が可能で
ある。例えば、上記実施形態では、特開平８−２７４２
７８号公報記載の半導体装置に本発明を適用した例を示
したが、様々な構造のキャパシタを有する半導体装置に
おいて同様に適用することができる。この場合、従来の
対向電極に変えて、水素吸蔵金属膜を含む導電膜により
対向電極を採用すれば、製造工程を複雑にすることなく
上記の効果を得ることができる。
の製造方法によれば、従来の半導体装置の製造工程を複
雑にすることなく、特に、リソグラフィー工程を増加す
ることなく、水素吸蔵金属膜を設けることができる。な
お、本発明は上記実施形態に限らず種々の変形が可能で
ある。例えば、上記実施形態では、特開平８−２７４２
７８号公報記載の半導体装置に本発明を適用した例を示
したが、様々な構造のキャパシタを有する半導体装置に
おいて同様に適用することができる。この場合、従来の
対向電極に変えて、水素吸蔵金属膜を含む導電膜により
対向電極を採用すれば、製造工程を複雑にすることなく
上記の効果を得ることができる。
【００２６】また、上記実施形態では、対向電極５４上
に水素吸蔵金属膜５６を設けたが、対向電極５４の一部
に水素吸蔵金属膜を挿入してもよい。例えば、図５に示
すように、Ｔｉ膜よりなる水素吸蔵金属膜５６を、Ｔｉ
Ｎ膜５４ａ、５４ｂにより挟み、このように形成された
積層膜によって対向電極５４を構成してもよい。また、
対向電極５４のみならず、蓄積電極４６をこのような構
造にしてもよい。また、蓄積電極のみをこのような構造
にしてもよい。
に水素吸蔵金属膜５６を設けたが、対向電極５４の一部
に水素吸蔵金属膜を挿入してもよい。例えば、図５に示
すように、Ｔｉ膜よりなる水素吸蔵金属膜５６を、Ｔｉ
Ｎ膜５４ａ、５４ｂにより挟み、このように形成された
積層膜によって対向電極５４を構成してもよい。また、
対向電極５４のみならず、蓄積電極４６をこのような構
造にしてもよい。また、蓄積電極のみをこのような構造
にしてもよい。
【００２７】［第２実施形態］本発明の第２実施形態に
よる半導体装置の製造方法について図６を用いて説明す
る。図６は本実施形態による半導体装置の製造方法を示
す工程断面図である。第１実施形態による半導体装置の
製造方法では、キャパシタ対向電極５４上に水素吸蔵金
属膜を形成することによって水素の侵入を防止しうる半
導体装置及びその製造方法を提供した。
よる半導体装置の製造方法について図６を用いて説明す
る。図６は本実施形態による半導体装置の製造方法を示
す工程断面図である。第１実施形態による半導体装置の
製造方法では、キャパシタ対向電極５４上に水素吸蔵金
属膜を形成することによって水素の侵入を防止しうる半
導体装置及びその製造方法を提供した。
【００２８】しかしながら、水素吸蔵金属によっては、
半導体中に深い準位を形成するなど、重金属汚染の原因
となる場合があり、最終形態においてまで残存しないこ
とが望ましい場合がある。本実施形態では、水素吸蔵金
属による汚染を防止しつつ、プロセス途中過程における
水素の影響を低減しうる半導体装置の製造方法を提供す
る。
半導体中に深い準位を形成するなど、重金属汚染の原因
となる場合があり、最終形態においてまで残存しないこ
とが望ましい場合がある。本実施形態では、水素吸蔵金
属による汚染を防止しつつ、プロセス途中過程における
水素の影響を低減しうる半導体装置の製造方法を提供す
る。
【００２９】まず、図２（ａ）乃至図２（ｃ）と同様に
して、コンタクト用導電膜４４及び蓄積電極４６を形成
する。次いで、蓄積電極４６の表面に、例えば窒化酸化
膜又は酸化タンタル膜よりなる誘電体膜４８を形成す
る。続いて、対向電極となる導電膜５０と、層間絶縁膜
５８と、水素吸蔵合金膜６０とを連続して堆積する（図
６（ａ））。
して、コンタクト用導電膜４４及び蓄積電極４６を形成
する。次いで、蓄積電極４６の表面に、例えば窒化酸化
膜又は酸化タンタル膜よりなる誘電体膜４８を形成す
る。続いて、対向電極となる導電膜５０と、層間絶縁膜
５８と、水素吸蔵合金膜６０とを連続して堆積する（図
６（ａ））。
【００３０】この後、水素を脱離するための所定の熱処
理を行う。層間絶縁膜５８中に水素が含まれている場
合、この熱処理により層間絶縁膜５８と水素吸蔵金属膜
６０との界面における脱水素反応が加速され、層間絶縁
膜５８中の水素を選択的に水素吸蔵金属膜６０中に吸蔵
することができる。これにより、層間絶縁膜５８中の水
素濃度は減少し、水素濃度が低減された層間絶縁膜５８
ａが形成されることになる。したがって、後工程の熱処
理によってキャパシタ方向に拡散する水素の量が大幅に
低減され、キャパシタ特性の劣化を防止することができ
る。
理を行う。層間絶縁膜５８中に水素が含まれている場
合、この熱処理により層間絶縁膜５８と水素吸蔵金属膜
６０との界面における脱水素反応が加速され、層間絶縁
膜５８中の水素を選択的に水素吸蔵金属膜６０中に吸蔵
することができる。これにより、層間絶縁膜５８中の水
素濃度は減少し、水素濃度が低減された層間絶縁膜５８
ａが形成されることになる。したがって、後工程の熱処
理によってキャパシタ方向に拡散する水素の量が大幅に
低減され、キャパシタ特性の劣化を防止することができ
る。
【００３１】水素を脱離するための熱処理としては、例
えば、３００〜５００℃程度の温度における窒素雰囲気
中、真空中での熱処理が効果的である。この熱処理条件
は、絶縁膜の材料等に応じて適宜設定することが望まし
い。続いて、水素が吸蔵された水素吸蔵金属膜６０を選
択的に除去する（図６（ｂ））。これにより、後工程の
熱処理などによって水素吸蔵金属膜６０に起因する汚染
が生じることを防止できる。また、水素を吸蔵した水素
吸蔵金属膜６０からの水素の再脱離が発生することもな
い。
えば、３００〜５００℃程度の温度における窒素雰囲気
中、真空中での熱処理が効果的である。この熱処理条件
は、絶縁膜の材料等に応じて適宜設定することが望まし
い。続いて、水素が吸蔵された水素吸蔵金属膜６０を選
択的に除去する（図６（ｂ））。これにより、後工程の
熱処理などによって水素吸蔵金属膜６０に起因する汚染
が生じることを防止できる。また、水素を吸蔵した水素
吸蔵金属膜６０からの水素の再脱離が発生することもな
い。
【００３２】この後、図３（ｂ）乃至図４に示す第１実
施形態による半導体装置の製造方法と同様にして半導体
装置を製造すれば、層間絶縁膜５８の水素濃度が低減さ
れた半導体装置を製造することができる。このように、
本実施形態によれば、膜中に高濃度に水素を含む絶縁膜
上に水素吸蔵金属膜を堆積し、所定の熱処理することに
より該絶縁膜中の水素をトラップした後、水素を吸蔵し
た水素吸蔵金属を除去するので、該絶縁膜中に含まれる
水素によるデバイス特性への影響を低減することができ
る。また、最終的な半導体装置には水素吸蔵金属膜が残
存しないので、水素吸蔵金属による重金属汚染を防止す
ることができる。
施形態による半導体装置の製造方法と同様にして半導体
装置を製造すれば、層間絶縁膜５８の水素濃度が低減さ
れた半導体装置を製造することができる。このように、
本実施形態によれば、膜中に高濃度に水素を含む絶縁膜
上に水素吸蔵金属膜を堆積し、所定の熱処理することに
より該絶縁膜中の水素をトラップした後、水素を吸蔵し
た水素吸蔵金属を除去するので、該絶縁膜中に含まれる
水素によるデバイス特性への影響を低減することができ
る。また、最終的な半導体装置には水素吸蔵金属膜が残
存しないので、水素吸蔵金属による重金属汚染を防止す
ることができる。
【００３３】なお、上記実施形態では、対向電極５４上
の層間絶縁膜５８中の水素をトラップする場合の例を示
したが、本発明は、如何なる半導体装置の層間絶縁膜に
おいても適用することができる。 ［変形実施形態］本発明は上記実施形態に限らず種々の
変形が可能である。
の層間絶縁膜５８中の水素をトラップする場合の例を示
したが、本発明は、如何なる半導体装置の層間絶縁膜に
おいても適用することができる。 ［変形実施形態］本発明は上記実施形態に限らず種々の
変形が可能である。
【００３４】例えば、上記実施形態では、水素吸蔵金属
としてＴｉ、Ｍｇ、Ｎｉを用いた例を示したが、Ｖ（バ
ナジウム）、Ｎｂ（ニオブ）、Ｚｒ（ジルコニウム）、
Ｈｆ（ハフニウム）、Ｔａ（タンタル）、Ｓｃ（スカン
ジウム）、Ｙ（イットリウム）、Ｌｕ（ルテチニウ
ム）、ランタン系列の金属、これら金蔵群の中より選択
した少なくとも２種以上の金属元素からなる合金或いは
複合膜、Ｆｅ−Ｔｉ合金、Ｍｇ−Ｃｕ合金、Ｚｒ−Ｎｉ
合金、Ｔｉ−Ｎｉ合金、Ｔｉ−Ｃｕ合金等、水素を吸蔵
する機能を有する他の金属を用いても同様の効果を得る
ことができる。
としてＴｉ、Ｍｇ、Ｎｉを用いた例を示したが、Ｖ（バ
ナジウム）、Ｎｂ（ニオブ）、Ｚｒ（ジルコニウム）、
Ｈｆ（ハフニウム）、Ｔａ（タンタル）、Ｓｃ（スカン
ジウム）、Ｙ（イットリウム）、Ｌｕ（ルテチニウ
ム）、ランタン系列の金属、これら金蔵群の中より選択
した少なくとも２種以上の金属元素からなる合金或いは
複合膜、Ｆｅ−Ｔｉ合金、Ｍｇ−Ｃｕ合金、Ｚｒ−Ｎｉ
合金、Ｔｉ−Ｎｉ合金、Ｔｉ−Ｃｕ合金等、水素を吸蔵
する機能を有する他の金属を用いても同様の効果を得る
ことができる。
【００３５】また、上記実施形態ではＤＲＡＭを例に説
明したが、水素による特性劣化をもたらす虞がある半導
体装置に広く適用することが可能である。この場合、少
なくとも水素により特性劣化をもたらす部位に水素吸蔵
金属を設けておくことが効果的である。
明したが、水素による特性劣化をもたらす虞がある半導
体装置に広く適用することが可能である。この場合、少
なくとも水素により特性劣化をもたらす部位に水素吸蔵
金属を設けておくことが効果的である。
【００３６】
【発明の効果】以上の通り、本発明によれば、下地基板
と、下地基板上に形成され、蓄積電極と、蓄積電極上に
形成された誘電体膜と、誘電体膜上に形成された対向電
極とを有するキャパシタと、対向電極上に形成された水
素吸蔵金属膜とにより半導体装置を構成するので、キャ
パシタ形成後の工程で水素を含むガスを用いたプロセス
を行う場合にも、基板の表面側から侵入した水素は水素
吸蔵金属膜にトラップされて誘電体膜には達せず、水素
起因のキャパシタの特性劣化を抑えることができる。ま
た、水素の侵入は、閾値電圧Ｖthやチャネルコンダクタ
ンスｇmなど、ＭＯＳトランジスタの特性にも影響を与
えるが、対向電極上に水素吸蔵金属膜を設けることによ
って水素が下地基板に達する確率を大幅に低減できるの
で、下地基板に形成されたトランジスタ特性の信頼性を
も向上することができる。
と、下地基板上に形成され、蓄積電極と、蓄積電極上に
形成された誘電体膜と、誘電体膜上に形成された対向電
極とを有するキャパシタと、対向電極上に形成された水
素吸蔵金属膜とにより半導体装置を構成するので、キャ
パシタ形成後の工程で水素を含むガスを用いたプロセス
を行う場合にも、基板の表面側から侵入した水素は水素
吸蔵金属膜にトラップされて誘電体膜には達せず、水素
起因のキャパシタの特性劣化を抑えることができる。ま
た、水素の侵入は、閾値電圧Ｖthやチャネルコンダクタ
ンスｇmなど、ＭＯＳトランジスタの特性にも影響を与
えるが、対向電極上に水素吸蔵金属膜を設けることによ
って水素が下地基板に達する確率を大幅に低減できるの
で、下地基板に形成されたトランジスタ特性の信頼性を
も向上することができる。
【００３７】また、下地基板と、下地基板上に形成さ
れ、蓄積電極と、蓄積電極上に形成された誘電体膜と、
誘電体膜上に形成された対向電極とを有するキャパシタ
とを有する半導体装置において、水素吸蔵金属膜を有す
る対向電極及び／又は蓄積電極を構成することによって
も同様の効果を得ることができる。また、下地基板上に
絶縁膜を形成する工程と、絶縁膜上に水素吸蔵金属膜を
形成する工程と、所定の熱処理を行い、絶縁膜中の水素
を水素吸蔵金属膜中に取り込む水素脱離工程と、水素が
取り込まれた水素吸蔵金属膜を除去する水素吸蔵金属膜
除去工程とにより半導体装置を製造することにより、絶
縁膜中の水素濃度を低減することができる。これによ
り、絶縁膜中に含まれる水素によるデバイス特性への影
響を低減することができる。また、最終的な半導体装置
には水素吸蔵金属膜が残存しないので、水素吸蔵金属に
よる重金属汚染を防止することができる。
れ、蓄積電極と、蓄積電極上に形成された誘電体膜と、
誘電体膜上に形成された対向電極とを有するキャパシタ
とを有する半導体装置において、水素吸蔵金属膜を有す
る対向電極及び／又は蓄積電極を構成することによって
も同様の効果を得ることができる。また、下地基板上に
絶縁膜を形成する工程と、絶縁膜上に水素吸蔵金属膜を
形成する工程と、所定の熱処理を行い、絶縁膜中の水素
を水素吸蔵金属膜中に取り込む水素脱離工程と、水素が
取り込まれた水素吸蔵金属膜を除去する水素吸蔵金属膜
除去工程とにより半導体装置を製造することにより、絶
縁膜中の水素濃度を低減することができる。これによ
り、絶縁膜中に含まれる水素によるデバイス特性への影
響を低減することができる。また、最終的な半導体装置
には水素吸蔵金属膜が残存しないので、水素吸蔵金属に
よる重金属汚染を防止することができる。
【図１】本発明の第１実施形態による半導体装置の構造
を示す概略断面図である。
を示す概略断面図である。
【図２】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その１）である。
方法を示す工程断面図（その１）である。
【図３】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その２）である。
方法を示す工程断面図（その２）である。
【図４】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その３）である。
方法を示す工程断面図（その３）である。
【図５】第１実施形態の変形例による半導体装置の構造
を示す概略断面図である。
を示す概略断面図である。
【図６】本発明の第２実施形態による半導体装置の製造
方法を示す工程断面図である。
方法を示す工程断面図である。
【図７】従来の半導体装置の構造を示す概略断面図であ
る。
る。
１０…シリコン基板 １２…素子分離膜 １６…ゲート酸化膜 ２０…ゲート電極 ２４…ソース／ドレイン拡散層 ２６…ソース／ドレイン拡散層 ３６…層間絶縁膜 ３８…スルーホール ４０…スルーホール ４２…絶縁膜 ４４…コンタクト用導電膜 ４６…蓄積電極 ４８…誘電体膜 ５０…導電膜 ５４…対向電極 ５６…水素吸蔵金属 ５８…層間絶縁膜 ６０…水素吸蔵金属 ６２…ビット線 ６４…層間絶縁膜 ７０…配線層 １００…シリコン基板 １０２…配線層 １０４…層間絶縁膜 １０６…Ｔｉ膜 １０８…層間絶縁膜 １１０…Ｔｉ膜
Claims (3)
- 【請求項１】 下地基板と、 前記下地基板上に形成され、蓄積電極と、前記蓄積電極
上に形成された誘電体膜と、前記誘電体膜上に形成され
た対向電極とを有するキャパシタと、 前記対向電極上に形成された水素吸蔵金属膜とを有する
ことを特徴とする半導体装置。 - 【請求項２】 下地基板と、前記下地基板上に形成さ
れ、蓄積電極と、前記蓄積電極上に形成された誘電体膜
と、前記誘電体膜上に形成された対向電極とを有するキ
ャパシタとを有する半導体装置において、 前記対向電極及び／又は前記蓄積電極は、水素吸蔵金属
膜を有することを特徴とする半導体装置。 - 【請求項３】 下地基板上に絶縁膜を形成する工程と、 前記絶縁膜上に水素吸蔵金属膜を形成する工程と、 所定の熱処理を行い、前記絶縁膜中の水素を前記水素吸
蔵金属膜中に取り込む水素脱離工程と、 前記水素が取り込まれた前記水素吸蔵金属膜を除去する
水素吸蔵金属膜除去工程とを有することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12578397A JPH10321799A (ja) | 1997-05-15 | 1997-05-15 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12578397A JPH10321799A (ja) | 1997-05-15 | 1997-05-15 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10321799A true JPH10321799A (ja) | 1998-12-04 |
Family
ID=14918751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12578397A Withdrawn JPH10321799A (ja) | 1997-05-15 | 1997-05-15 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10321799A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002075910A (ja) * | 2000-08-24 | 2002-03-15 | Sharp Corp | 窒化物系ｉｉｉ−ｖ族化合物半導体装置用電極構造の作製方法 |
| JP2015079755A (ja) * | 2013-10-16 | 2015-04-23 | エルジー ディスプレイ カンパニー リミテッド | 有機電界発光素子及びその製造方法 |
| US9640544B2 (en) | 2015-04-24 | 2017-05-02 | Sandisk Technologies Llc | Integrated circuit with hydrogen absorption structure |
-
1997
- 1997-05-15 JP JP12578397A patent/JPH10321799A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002075910A (ja) * | 2000-08-24 | 2002-03-15 | Sharp Corp | 窒化物系ｉｉｉ−ｖ族化合物半導体装置用電極構造の作製方法 |
| JP2015079755A (ja) * | 2013-10-16 | 2015-04-23 | エルジー ディスプレイ カンパニー リミテッド | 有機電界発光素子及びその製造方法 |
| US9640544B2 (en) | 2015-04-24 | 2017-05-02 | Sandisk Technologies Llc | Integrated circuit with hydrogen absorption structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5702970A (en) | Method for fabricating a capacitor of a semiconductor device | |
| US6872639B2 (en) | Fabrication of semiconductor devices with transition metal boride films as diffusion barriers | |
| US5756404A (en) | Two-step nitride deposition | |
| JP3063606B2 (ja) | 半導体装置の製造方法 | |
| US7326990B2 (en) | Semiconductor device and method for fabricating the same | |
| US6326258B1 (en) | Method of manufacturing semiconductor device having thin film capacitor | |
| US5023750A (en) | Electronic component having improved low resistance contact and manufacturing method therefor | |
| JP4280006B2 (ja) | 半導体装置 | |
| US6479364B2 (en) | Method for forming a capacitor for semiconductor devices with diffusion barrier layer on both sides of dielectric layer | |
| JP3383632B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP4376490B2 (ja) | 半導体装置の製造方法 | |
| JP4400626B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2002124649A (ja) | 半導体集積回路装置およびその製造方法 | |
| US6133086A (en) | Fabrication method of a tantalum pentoxide dielectric layer for a DRAM capacitor | |
| US6458604B1 (en) | Method for fabricating capacitor | |
| JPH1022467A (ja) | 半導体装置及びその製造方法 | |
| JPH10321799A (ja) | 半導体装置及びその製造方法 | |
| JP4812949B2 (ja) | キャパシタの製造方法 | |
| US20060030116A1 (en) | Methods of fabricating integrated circuit capacitors using a dry etching process | |
| JP2000183349A (ja) | シリコン製ｆｅｔの製造方法 | |
| JP2002057155A (ja) | ５酸化タンタル膜の製造方法 | |
| US20020047148A1 (en) | Methods of manufacturing integrated circuit capacitors having ruthenium upper electrodes and capacitors formed thereby | |
| US6355516B1 (en) | Method of manufacturing a capacitor with a bi-layer Ta2O5 capacitor dielectric in a semiconductor device including performing a plasma treatment on the first Ta2O5 layer | |
| JPH0563157A (ja) | 半導体装置 | |
| JP2000243953A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040803 |