JPH10313175A - 多層基板及びその製造方法 - Google Patents

多層基板及びその製造方法

Info

Publication number
JPH10313175A
JPH10313175A JP12258297A JP12258297A JPH10313175A JP H10313175 A JPH10313175 A JP H10313175A JP 12258297 A JP12258297 A JP 12258297A JP 12258297 A JP12258297 A JP 12258297A JP H10313175 A JPH10313175 A JP H10313175A
Authority
JP
Japan
Prior art keywords
layer
circuit board
substrate
outer layer
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12258297A
Other languages
English (en)
Inventor
Masayuki Yasuda
誠之 安田
Yoshio Watanabe
喜夫 渡▲辺▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP12258297A priority Critical patent/JPH10313175A/ja
Publication of JPH10313175A publication Critical patent/JPH10313175A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 表面の良好な平滑性を得て搭載したチップの
良好な接合性を図る。 【解決手段】 基板1とその表面に形成された導体層2
とを有する積層板3の片面に該導体層と電気的導通を図
るビア(外層用ビア)6、6、・・・を形成して外層回
路板7を形成し(以下、外層回路板の外層用ビアが形成
された面を「外層用ビア形成面」という。)、別に形成
され基板10と導体層とを有する内層回路板9と共に上
記外層回路板をその外層用ビア形成面を内層側に向けて
積層プレスし、外層回路板の外層用ビア形成面と反対側
の面に内部に形成される導体層と電気的導通を図るビア
(内層用ビア)15を形成した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は多層基板及びその製
造方法に関する。詳しくは、表面の良好な平滑性を得て
搭載したチップの良好な接合性を図る技術に関する。
【0002】
【従来の技術】近年、電子技術の進歩に伴い、大型コン
ピュータ等の電子機器において、配線回路基板のパター
ンの高密度化等の観点から回路基板に対するベアチップ
実装が盛んに行われている。
【0003】そして、上記した高密度化等の要求に際
し、配線回路が多層に形成された多層基板が用いられ、
該多層基板の製造方法に関しては、導体パターンを通す
ための自由度を向上させ一層の高密度化が図られると共
に多層基板の生産性の向上が期待される等のためにビル
ドアップ法が多用されている。
【0004】このビルドアップ法は導体回路層と有機絶
縁層とを交互に積み上げ方式で積層して多層基板を形成
する方法であり、以下にその一例を示す(図10乃至図
15参照)。
【0005】(A)例えば、コア材(基板)aがエポキ
シ樹脂から成り、両面に銅箔b、bを有する両面銅張り
積層板cを用意する(図10参照)。
【0006】(B)スルーホールd、d、・・・(図1
1に一つのもののみ示す。)を形成する。
【0007】(C)銅箔b、bの表面(両面)にエッチ
ングレジスト、例えば、アルカリ剥離タイプのアクリル
樹脂を積層し、サブトラクティブ法によりパターニング
し導電部(第一層)e、e、・・・を形成する(図11
参照)。
【0008】(D)スルーホールd、d、・・・に穴埋
め樹脂f、f、・・・、例えば、エポキシ樹脂を充填す
る。
【0009】(E)表面(両面)にフォトレジスト(ビ
ルドアップ樹脂層)g、g、例えば、エポキシ樹脂含有
の樹脂組成物を、例えば、スクリーン印刷によりコーテ
ィングし、露光、現像を経て導電部e、e、・・・に連
通するビアホールh、h、・・・を形成する(図12参
照)。
【0010】(F)無電解メッキ前処理として、例え
ば、パラジウム触媒を付与して表面を活性化し、無電解
銅メッキ液に浸漬後、電気銅メッキ液により銅を析出さ
せパターニングを行って導電部(第二層)i、i、・・
・及びフォトビアj、j、・・・を形成する(図13参
照)。
【0011】(G)再度(E)と同様の工程を行い、フ
ォトレジスト(ビルドアップ樹脂層)k、kをコーティ
ングし、露光、現像を経て導電部i、i、・・・に連通
するビアホールl、l、・・・を形成する(図14参
照)。
【0012】(H)再度(F)と同様の工程を行い、無
電解メッキ前処理し、無電解銅メッキ液に浸漬後、電気
銅メッキ液により銅を析出させパターニングを行って導
電部(第三層)m、m、・・・及びフォトビアn、n、
・・・を形成し、所望の多層基板oを得る(図15参
照)。
【0013】(I)多層基板oの所定の位置にベアチッ
プを搭載する。
【0014】
【発明が解決しようとする課題】ところで、ベアチップ
実装においては、微小ピッチの接合性の向上を図るため
に表面(最外層)の平滑化が要求される。
【0015】ところが、上記したビルドアップ法では導
体回路層(導電部)と有機絶縁層(ビルドアップ層)と
を交互に積み上げていくため、ビルドアップ層の樹脂が
下地のパターンの起伏を拾い層数を増すにつれて次第に
凹凸が大きくなってしまうという問題がある。
【0016】従って、ベアチップ実装に必要な表面の平
滑性が損なわれ、チップの接合不良を生じてしまい多層
基板のファインパターン化や信頼性を確保することがで
きない。
【0017】そこで、本発明多層基板及びその製造方法
は、上記した問題点を克服し、表面の良好な平滑性を得
て搭載したチップの良好な接合性を図ることを課題とす
る。
【0018】
【課題を解決するための手段】本発明多層基板の製造方
法は、上記した課題を解決するために、基板とその表面
に形成された導体層とを有する積層板の片面に該導体層
と電気的導通を図る外層用ビアを形成して外層回路板を
形成し、別に形成され基板と導体層とを有する内層回路
板と共に上記外層回路板をその外層用ビア形成面を内層
側に向けて積層プレスし、外層回路板の外層用ビア形成
面と反対側の面に内部に形成される導体層と電気的導通
を図る内層用ビアを形成したものである。
【0019】また、本発明多層基板は、上記した課題を
解決するために、基板と導体層とを有する内層回路板
と、基板とその表面に形成された導体層とを有する積層
板の片面に該導体層と電気的導通を図る外層用ビアが形
成されると共に外層用ビア形成面と反対側の面に内部に
形成される導体層と電気的導通を図る内層用ビアが形成
された外層回路板とを備え、上記内層回路板と上記外層
回路板とが該外層回路板の外層用ビア形成面が内層側を
向いた状態で積層プレスされることにより形成されたも
のである。
【0020】従って、本発明多層基板及びその製造方法
にあっては、表面の良好な平滑性が得られる。
【0021】
【発明の実施の形態】以下に、本発明多層基板及びその
製造方法の実施の形態を添付図面を参照して説明する。
【0022】図1乃至図9に従って、本発明多層基板の
製造方法について説明をする。
【0023】(1)片面銅張り積層板、例えば、コア材
(基板)1が芳香属ポリアミド系のアラミド材料で形成
され、片面に、例えば、厚さが9μmの導体層である銅
箔2を有する積層板3を用意する(図1参照)。尚、ア
ラミド材料は熱膨張係数が約9ppmの低熱膨張性材料
として知られている。
【0024】(2)銅箔2の表面にエッチングレジス
ト、例えば、アルカリ剥離タイプのアクリル樹脂を積層
し、サブトラクティブ法によりパターニングし導電部2
a、2a、・・・を形成する(図2参照)。
【0025】(3)フォトリソグラフィ法によりフォト
ビアを形成するために、表面にフォトレジスト4、例え
ば、エポキシ樹脂含有の樹脂組成物を、例えば、スクリ
ーン印刷によりコーティングし、露光、現像を経て導電
部2a、2a、・・・に連通するビアホール5、5、・
・・(図には一つのもののみ示す。)を形成する(図3
参照)。尚、フォトレジスト4をコーティングしたとき
には、通常、下地の導電部2a、2a、・・・と非導電
部とで形成された起伏により非導電部に対応する位置に
凹部4a、4a、・・・が形成される。
【0026】(4)両面に銅メッキを施し、その後ビア
ホール5、5、・・・が形成された側の面のパターニン
グを行い銅箔2の導電部2a、2a、・・・と電気的に
接続するビア(フォトビア)(以下、「外層用ビア」と
いう。)6、6、・・・を形成し、これにより多層基板
の外層側に位置することとなる外層回路板7が形成され
る(図4参照)。尚、外層用ビア6、6、・・・が形成
された側の面(以下、この面を「外層用ビア形成面」と
いう。)と反対側の面はパターニングを施していないた
め銅箔8を有する平滑面とされる。
【0027】(5)(1)乃至(4)の工程を再度行
い、新たな外層回路板7を形成する。
【0028】(6)別工程により形成した内層回路板9
を用意する(図5参照)。尚、内層回路板9の製造工程
は省略するが、例えば、サブトラクティブ法により両面
銅張り積層板をエッチングして回路加工したものであ
り、例えば、コア材10がエポキシ樹脂で形成され、そ
の表面に導電部9a、9a、・・・を有したものであ
る。
【0029】(7)内層回路板9を挟んで外層回路板
7、7を位置させる。このとき、外層回路板7、7の外
層用ビア形成面を内層回路板9側に向けて位置させる。
そして、外層回路板7、7の外層用ビア形成面と反対側
の面にそれぞれプレス熱板11、11の平滑な押圧面を
押し当て、外層回路板7、7と内層回路板9とを積層プ
レス(熱圧着積層)する(図6参照)。尚、熱圧着積層
に際しては、外層回路板7、7と内層回路板9との間に
は、例えば、エポキシ樹脂とアラミド不織布とを含む半
硬化状のシート材料であるプリプレグ12、12を介挿
して行う。
【0030】(8)熱圧着積層により内層回路板9と外
層回路板7、7とが積層された多層基板中間体13が形
成される(図7参照)。尚、プレスにより外層回路板
7、7に形成された上記凹部4a、4aの内部にはプリ
プレグ12、12が充填され、押圧面が平滑なプレス熱
板11、11で積層プレスされるため多層基板中間体1
3の外表面、即ち、銅箔8、8の表面は平滑性が保たれ
る。
【0031】(9)銅箔8、8の表面にエッチングレジ
ストをコーティングし、サブトラクティブ法によりビア
ホールを形成するためのパターニングを行い、その後、
例えば、レーザ法により所定の位置にレーザを照射し切
削加工して内層の導電部9a、9a、・・・及び/又は
導電部2a、2a、・・・に連通するビアホール14、
14、・・・を形成する(図8参照)。尚、ここでレー
ザ法を用いたのは最外層のコア材1がフォトリソグラフ
ィ法によるビアの形成には適さないアラミド材料で形成
されており、ビアの形成は切削加工によって行う必要が
あるからである。従って、レーザ法に代えてコア材1の
切削可能な工法、例えば、電圧を印加し放電を起こして
切削加工を行う放電加工法や研磨材、例えば、アルミナ
粉末をノズルから高圧、高速で吹き付けて切削加工する
サンドブラスト法を用いてもよい。
【0032】(10)無電解メッキ前処理として、例え
ば、パラジウム触媒を付与して表面を活性化し、無電解
銅メッキ液に浸漬後、電気銅メッキ液により銅を析出さ
せパターニングを行って導電部8a、8a、・・・と内
層の導電部2a、2a、・・・及び/又は導電部9a、
9a、・・・と電気的導通を図るビア(以下、「内層用
ビア」という。)15、15、・・・とを形成し所望の
多層基板16を得る(図9参照)。
【0033】(11)多層基板16の所定の位置にベア
チップを搭載する。
【0034】上記のようにして形成された多層基板16
は、内層回路板9と積層板7、7とを積層板7、7の外
層用ビア6、6、・・・が形成された外層用ビア形成面
を内層側に向けて積層し、表面が平滑な面(銅箔8、8
側の面)にプレス熱板11、11の平滑な押圧面を押し
当て熱圧着積層を行っているため、最外層、即ち、ベア
チップが搭載される面が平滑面として形成される。
【0035】従って、搭載したベアチップの良好な接合
性が得られ、多層基板のファインパターン化や信頼性を
確保することができる。
【0036】ところで、ベアチップの接合の信頼性を高
めるためには、ベアチップが搭載される基板として該ベ
アチップの熱膨張係数に近い熱膨張係数を有する材料を
用いる必要がある。そして、搭載されるベアチップ(シ
リコンチップ)の熱膨張係数は約3ppmと小さいこと
が知られている。
【0037】ところが、多層基板のコア材としては、一
般に、有機ガラスエポキシ系材料の基板が用いられてお
り、こられの材料の熱膨張係数は10ppmよりも大き
く、例えば、ガラスエポキシ材料のそれは約15ppm
であることが知られている。従って、これらの材料を用
いてベアチップ実装を行った場合にはベアチップの接合
不良を生じ易い。
【0038】また、多層基板の製造に上記したビルドア
ップ法を用いた場合には、最外層の基板に露光、現像性
を必要とするため、該基板として熱膨張率の低い材料で
形成されたものを用いるのは困難である。
【0039】そこで、上記した多層基板16にあって
は、最外層の基板として、有機ガラスエポキシ系材料と
比較して、ベアチップの熱膨張係数に近い熱膨張係数を
有するアラミド材料(熱膨張係数:約9ppm)で形成
された基板を用い、これによりベアチップの良好な接合
性を得ている。
【0040】尚、コア材1に用いる材料としてはアラミ
ド材に限られるものではなく、多層基板の製造に適し、
例えば、一定の剛性やレーザ等により切削加工が可能で
あるという性質を有し熱膨張係数がベアチップのそれに
近いもの、例えば、熱膨張係数が10ppm以下の材料
であれば用いることができる。
【0041】また、多層基板16の製造に際しては、外
層用ビア6、6、・・・の形成をフォトリソグラフィ法
により行っており、このフォトリソグラフィ法は、一般
に、レーザ法や放電加工法やサンドブラスト法等の他の
方法よりもビアの形成を安価に形成できることが知られ
ている。
【0042】従って、ビア(外層用ビア6、6、・・・
及び内層用ビア15、15、・・・)の形成を全て上記
したレーザ法や放電加工法やサンドブラスト法等の他の
方法によって行った場合に比しコストの抑制を図ること
ができる。
【0043】
【発明の効果】以上に記載したところから明らかなよう
に、本発明多層基板の製造方法にあっては、基板とその
表面に形成された導体層とを有する積層板の片面に該導
体層と電気的導通を図る外層用ビアを形成して外層回路
板を形成し、別に形成され基板と導体層とを有する内層
回路板と共に上記外層回路板をその外層用ビア形成面を
内層側に向けて積層プレスし、外層回路板の外層用ビア
形成面と反対側の面に内層回路板の導体層と電気的導通
を図る内層用ビアを形成したので、最外層、即ち、チッ
プが搭載される面が平滑面として形成されるため、搭載
したチップの良好な接合性が得られ、多層基板のファイ
ンパターン化や信頼性を確保することができる。
【0044】請求項2に記載した発明にあっては、外層
用ビアがエッチングによりパターンを形成するリソグラ
フィ法を用いて形成されたフォトビアであるので、外層
用ビア及び内層用ビアの形成を全て他の方法、例えば、
レーザ法や放電加工法やサンドブラスト法等によって行
った場合に比しコストの抑制を図ることができる。
【0045】請求項3及び請求項4に記載した発明にあ
っては、積層板の基板の材料として熱膨張係数が10p
pm以下の材料を用いたので、最外層の基板がチップの
熱膨張係数に近いため、チップの良好な接合性を得るこ
とができる。
【0046】また、本発明多層基板にあっては、基板と
導体層とを有する内層回路板と、基板とその表面に形成
された導体層とを有する積層板の片面に該導体層と電気
的導通を図る外層用ビアが形成されると共に外層用ビア
形成面と反対側の面に上記内層回路板の導体層と電気的
導通を図る内層用ビアが形成された外層回路板とを備
え、上記内層回路板と上記外層回路板とが該外層回路板
の外層用ビア形成面が内層側を向いた状態で積層プレス
されることにより形成されたので、最外層、即ち、チッ
プが搭載される面が平滑面として形成されるため、搭載
したチップの良好な接合性が得られ、多層基板のファイ
ンパターン化や信頼性を確保することができる。
【0047】請求項6に記載した発明にあっては、外層
用ビアがエッチングによりパターンを形成するリソグラ
フィ法を用いて形成されたフォトビアであるので、外層
用ビア及び内層用ビアの形成を全て他の方法、例えば、
レーザ法や放電加工法やサンドブラスト法等によって行
った場合に比しコストの抑制を図ることができる。
【0048】請求項7及び請求項8に記載した発明にあ
っては、積層板の基板の材料として熱膨張係数が10p
pm以下の材料を用いたので、最外層の基板がチップの
熱膨張係数に近いため、チップの良好な接合性を得るこ
とができる。
【0049】尚、上記した実施の形態において示した各
部の具体的な形状及び構造は、何れも本発明を実施する
に際しての具体化のほんの一例を示したものにすぎず、
これらによって本発明の技術的範囲が限定的に解釈され
るようなことがあってはならないものである。
【図面の簡単な説明】
【図1】図2乃至図9と共に多層基板の製造方法を示す
ものであり、本図は積層板の断面図である。
【図2】積層板をパターニングし導電部を形成した状態
を示す断面図である。
【図3】ビアホールを形成した状態を示す断面図であ
る。
【図4】外層用ビアを形成し外層回路板を形成した状態
を示す断面図である。
【図5】内層回路板を示す断面図である。
【図6】外層回路板と内層回路板とを熱圧着積層する状
態を示す断面図である。
【図7】熱圧着積層により形成された多層基板中間体を
示す断面図である。
【図8】多層基板中間体にビアホールを形成した状態を
示す断面図である。
【図9】多層基板を示す断面図である。
【図10】図11乃至図15と共に従来の多層基板の製
造方法(ビルドアップ法)を示すものであり、本図は積
層板の断面図である。
【図11】積層板をパターニングし導電部を形成した状
態を示す断面図である。
【図12】ビアホールを形成した状態を示す断面図であ
る。
【図13】フォトビアを形成した状態を示す断面図であ
る。
【図14】最外層にさらにビアホールを形成した状態を
示す断面図である。
【図15】多層基板を示す断面図である。
【符号の説明】
1…コア材(基板)、2…銅箔(導体層)、3…積層
板、6…外層用ビア、7…外層回路板、9…内層回路
板、10…コア材(基板)、15…内層用ビア、16…
多層基板

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 基板とその表面に形成された導体層とを
    有する積層板の片面に該導体層と電気的導通を図るビア
    (以下、「外層用ビア」という。)を形成して外層回路
    板を形成し(以下、外層回路板の外層用ビアが形成され
    た面を「外層用ビア形成面」という。)、 別に形成され基板と導体層とを有する内層回路板と共に
    上記外層回路板をその外層用ビア形成面を内層側に向け
    て積層プレスし、 外層回路板の外層用ビア形成面と反対側の面に内部に形
    成される導体層と電気的導通を図るビア(以下、「内層
    用ビア」という。)を形成したことを特徴とする多層基
    板の製造方法。
  2. 【請求項2】 上記外層用ビアがエッチングによりパタ
    ーンを形成するリソグラフィ法を用いて形成されたフォ
    トビアであることを特徴とする請求項1に記載の多層基
    板の製造方法。
  3. 【請求項3】 上記積層板の基板の材料として熱膨張係
    数が10ppm以下の材料を用いたことを特徴とする請
    求項1に記載の多層基板の製造方法。
  4. 【請求項4】 上記積層板の基板の材料として熱膨張係
    数が10ppm以下の材料を用いたことを特徴とする請
    求項2に記載の多層基板の製造方法。
  5. 【請求項5】 基板と導体層とを有する内層回路板と、 基板とその表面に形成された導体層とを有する積層板の
    片面に該導体層と電気的導通を図る外層用ビアが形成さ
    れると共に外層用ビア形成面と反対側の面に内部に形成
    される導体層と電気的導通を図る内層用ビアが形成され
    た外層回路板とを備え、 上記内層回路板と上記外層回路板とが該外層回路板の外
    層用ビア形成面が内層側を向いた状態で積層プレスされ
    ることにより形成されたことを特徴とする多層基板。
  6. 【請求項6】 上記外層用ビアがエッチングによりパタ
    ーンを形成するリソグラフィ法を用いて形成されたフォ
    トビアであることを特徴とする請求項5に記載の多層基
    板。
  7. 【請求項7】 上記積層板の基板の材料として熱膨張係
    数が10ppm以下の材料を用いたことを特徴とする請
    求項5に記載の多層基板。
  8. 【請求項8】 上記積層板の基板の材料として熱膨張係
    数が10ppm以下の材料を用いたことを特徴とする請
    求項6に記載の多層基板。
JP12258297A 1997-05-13 1997-05-13 多層基板及びその製造方法 Pending JPH10313175A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12258297A JPH10313175A (ja) 1997-05-13 1997-05-13 多層基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12258297A JPH10313175A (ja) 1997-05-13 1997-05-13 多層基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10313175A true JPH10313175A (ja) 1998-11-24

Family

ID=14839489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12258297A Pending JPH10313175A (ja) 1997-05-13 1997-05-13 多層基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH10313175A (ja)

Similar Documents

Publication Publication Date Title
JP4288266B2 (ja) 多層キャパシタ内蔵型のプリント基板の製造方法
KR100782407B1 (ko) 회로기판 제조방법
JPH0716094B2 (ja) 配線板の製造法
JP2009088469A (ja) 印刷回路基板及びその製造方法
KR20040014394A (ko) 코어 기판, 이것을 사용한 다층 회로 기판
JPH1154934A (ja) 多層プリント配線板およびその製造方法
JP2004327510A (ja) 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法
JP3207663B2 (ja) プリント配線基板及びその製造方法
JPH1013028A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP2004349277A (ja) 多層配線基板及びその製造方法
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
KR100744994B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP2007208229A (ja) 多層配線基板の製造方法
JP2751902B2 (ja) 多層印刷配線板の製造方法
JPH11251703A (ja) 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法
JP2001326469A (ja) プリント配線板およびプリント配線板の製造方法
JP3253886B2 (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JPH10313175A (ja) 多層基板及びその製造方法
EP1631134B1 (en) Multilayer circuit board and method of producing the same
JP3238901B2 (ja) 多層プリント配線基板およびその製造方法
JP2004214273A (ja) 片面積層配線基板の製造方法
JPH09321430A (ja) 多層プリント配線基板の製造方法
JP2001144445A (ja) 多層プリント配線板の製造方法
KR20110060624A (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR100789521B1 (ko) 다층 인쇄회로기판의 제조방법