JPH10303228A - 圧接型半導体装置 - Google Patents
圧接型半導体装置Info
- Publication number
- JPH10303228A JPH10303228A JP9105722A JP10572297A JPH10303228A JP H10303228 A JPH10303228 A JP H10303228A JP 9105722 A JP9105722 A JP 9105722A JP 10572297 A JP10572297 A JP 10572297A JP H10303228 A JPH10303228 A JP H10303228A
- Authority
- JP
- Japan
- Prior art keywords
- main
- electrode
- layer
- contact
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L2224/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Powder Metallurgy (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
- Thyristors (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】本発明は、圧接型半導体装置において、特に半
導体素子とパッケージ電極間の熱抵抗，電気抵抗を低減
し、均一な接触を確保する方法を提供する。 【解決手段】少なくとも第一主面に第一の主電極，第二
主面に第二の主電極を有する半導体素子の各主面上に中
間電極を配置し、さらにこれらを一対の主電極板の間に
組み込んだ圧接型半導体装置において、上記中間電極板
の対向して圧接される２つの主面の少なくとも一方、ま
たは上記主電極板と中間電極板が対向する面の少なくと
も一面に、金属粉末焼結層または金属フレーク焼結層を
施す。 【効果】接触面の高さのばらつきを十分に吸収し、接触
界面での熱抵抗，電気抵抗を低減できる。
導体素子とパッケージ電極間の熱抵抗，電気抵抗を低減
し、均一な接触を確保する方法を提供する。 【解決手段】少なくとも第一主面に第一の主電極，第二
主面に第二の主電極を有する半導体素子の各主面上に中
間電極を配置し、さらにこれらを一対の主電極板の間に
組み込んだ圧接型半導体装置において、上記中間電極板
の対向して圧接される２つの主面の少なくとも一方、ま
たは上記主電極板と中間電極板が対向する面の少なくと
も一面に、金属粉末焼結層または金属フレーク焼結層を
施す。 【効果】接触面の高さのばらつきを十分に吸収し、接触
界面での熱抵抗，電気抵抗を低減できる。
Description
【０００１】
【発明の属する技術分野】本発明は、圧接型半導体装置
に係り、特に半導体素子とパッケージ電極間の熱抵抗，
電気抵抗を低減し、均一な接触を確保できる圧接型半導
体装置に関する。
に係り、特に半導体素子とパッケージ電極間の熱抵抗，
電気抵抗を低減し、均一な接触を確保できる圧接型半導
体装置に関する。
【０００２】
【従来の技術】半導体エレクトロニクスの技術を駆使し
て主回路電流を制御するパワーエレクトロニクスの技術
は、幅広い分野で応用され、さらにその適用拡大がなさ
れつつある。パワー用半導体素子としては、サイリス
タ，光サイリスタ，ゲートターンオフサイリスタ（ＧＴ
Ｏ）や、ＭＯＳ制御デバイスである絶縁ゲート型バイポ
ーラトランジスタ（以下ＩＧＢＴと略す）やＭＯＳ型電
界効果トランジスタ（以下MOSFETと略す）などがある。
これらのデバイスでは、主に半導体チップの第一主面上
に主電極（カソード，エミッタ電極）、第二主面側には
もう一方の主電極（アノード，コレクタ電極）が形成さ
れる。
て主回路電流を制御するパワーエレクトロニクスの技術
は、幅広い分野で応用され、さらにその適用拡大がなさ
れつつある。パワー用半導体素子としては、サイリス
タ，光サイリスタ，ゲートターンオフサイリスタ（ＧＴ
Ｏ）や、ＭＯＳ制御デバイスである絶縁ゲート型バイポ
ーラトランジスタ（以下ＩＧＢＴと略す）やＭＯＳ型電
界効果トランジスタ（以下MOSFETと略す）などがある。
これらのデバイスでは、主に半導体チップの第一主面上
に主電極（カソード，エミッタ電極）、第二主面側には
もう一方の主電極（アノード，コレクタ電極）が形成さ
れる。
【０００３】ＧＴＯ，光サイリスタ等の大電力用の半導
体装置においては、素子を１枚のウエハ毎にパッケージ
ングしている。上記素子の両主電極は、ＭｏまたはＷか
らなる熱緩衝用電極板を介してパッケージの一対の外部
主電極により加圧接触される構造となっている。スイッ
チング動作の均一性や大電流の遮断特性の向上等の為に
は、上記素子電極，熱緩衝板，外部主電極間の接触状態
をできるだけ均一化し、かつ接触熱抵抗，電気抵抗を下
げることが重要である。
体装置においては、素子を１枚のウエハ毎にパッケージ
ングしている。上記素子の両主電極は、ＭｏまたはＷか
らなる熱緩衝用電極板を介してパッケージの一対の外部
主電極により加圧接触される構造となっている。スイッ
チング動作の均一性や大電流の遮断特性の向上等の為に
は、上記素子電極，熱緩衝板，外部主電極間の接触状態
をできるだけ均一化し、かつ接触熱抵抗，電気抵抗を下
げることが重要である。
【０００４】この為、一般にはパッケージ部品の加工精
度（平面度，平坦度）を上げて反りやうねりを低減する
対策がとられている。さらに金属間の接触熱抵抗に関し
ては、接触する面の粗さが粗くなるにつれて接触熱抵抗
は大きくなることが知られている。従来は、この観点か
ら接触熱抵抗、及び電気抵抗を下げる方法として表面粗
さをできるだけ小さくする方向で対策が進められてき
た。
度（平面度，平坦度）を上げて反りやうねりを低減する
対策がとられている。さらに金属間の接触熱抵抗に関し
ては、接触する面の粗さが粗くなるにつれて接触熱抵抗
は大きくなることが知られている。従来は、この観点か
ら接触熱抵抗、及び電気抵抗を下げる方法として表面粗
さをできるだけ小さくする方向で対策が進められてき
た。
【０００５】一方、ＩＧＢＴ等ではこれまで主にモジュ
ール型構造と呼ばれる、ワイヤによる電極接続方式のパ
ッケージ形態により複数個のチップを実装していた。こ
のようなモジュール型パッケージの場合、素子内部で発
生した熱はパッケージの片面、すなわち金属ベース上に
直接マウントしたコレクタ側のみから逃がすことになる
ため、一般に熱抵抗が大きく、一つのパッケージに実装
できるチップ数（発熱量、または電流容量）に制限があ
った。
ール型構造と呼ばれる、ワイヤによる電極接続方式のパ
ッケージ形態により複数個のチップを実装していた。こ
のようなモジュール型パッケージの場合、素子内部で発
生した熱はパッケージの片面、すなわち金属ベース上に
直接マウントしたコレクタ側のみから逃がすことになる
ため、一般に熱抵抗が大きく、一つのパッケージに実装
できるチップ数（発熱量、または電流容量）に制限があ
った。
【０００６】最近、このような問題に対処し大容量化の
要求に応えるため、特開平8−88240号公報等に提案され
ているようなＩＧＢＴ素子複数個をＧＴＯのパッケージ
に類似した平型のパッケージ内に並列に組み込み、その
主面に形成されたエミッタ電極，コレクタ電極をそれぞ
れパッケージ側に設けた一対の外部主電極板に面接触さ
せて引き出すようにした多チップ並列型加圧接触構造の
半導体装置が注目されている。この多チップ並列型の圧
接型半導体装置では、部材寸法ばらつきに起因するチッ
プ位置毎の高さのばらつきが避けられず、これによりチ
ップ毎に加圧力が異なり均一な接触が得られないという
問題があった。この問題に対して、特開平8−88240号公
報においては、Ａｇなどの延性のある軟金属シートの厚
さ補正板を介在させる方法を開示している。
要求に応えるため、特開平8−88240号公報等に提案され
ているようなＩＧＢＴ素子複数個をＧＴＯのパッケージ
に類似した平型のパッケージ内に並列に組み込み、その
主面に形成されたエミッタ電極，コレクタ電極をそれぞ
れパッケージ側に設けた一対の外部主電極板に面接触さ
せて引き出すようにした多チップ並列型加圧接触構造の
半導体装置が注目されている。この多チップ並列型の圧
接型半導体装置では、部材寸法ばらつきに起因するチッ
プ位置毎の高さのばらつきが避けられず、これによりチ
ップ毎に加圧力が異なり均一な接触が得られないという
問題があった。この問題に対して、特開平8−88240号公
報においては、Ａｇなどの延性のある軟金属シートの厚
さ補正板を介在させる方法を開示している。
【０００７】
【発明が解決しようとする課題】上記ＧＴＯ等のパッケ
ージにおいては、今後ますます大容量化のために素子サ
イズ（ウエハサイズ）が大型化し、この大口径化に伴っ
てウエハ、およびパッケージ部品（電極部品）の反りも
大きくなる傾向にある。
ージにおいては、今後ますます大容量化のために素子サ
イズ（ウエハサイズ）が大型化し、この大口径化に伴っ
てウエハ、およびパッケージ部品（電極部品）の反りも
大きくなる傾向にある。
【０００８】前述のようなパッケージ部品の加工精度
（平面度，平坦度）を上げて反りやうねりを低減し、さ
らに表面粗さを小さくするという対策には加工上の限界
があり、また加工コスト面での問題も大きい。従って素
子サイズ（ウエハサイズ）全面にわたって、ウエハ及び
パッケージ部品（電極）間の均一な接触を確保し、熱抵
抗，電気抵抗を低減することがますます困難になってき
ている。
（平面度，平坦度）を上げて反りやうねりを低減し、さ
らに表面粗さを小さくするという対策には加工上の限界
があり、また加工コスト面での問題も大きい。従って素
子サイズ（ウエハサイズ）全面にわたって、ウエハ及び
パッケージ部品（電極）間の均一な接触を確保し、熱抵
抗，電気抵抗を低減することがますます困難になってき
ている。
【０００９】一方、多チップ並列型の圧接型半導体装置
におけるチップ間の均一接触の問題に対処する方法とし
て開示されている前述の軟金属シートをはさむ方法は、
本発明者らの検討によると、少なくとも半導体チップを
破壊しない実用の圧力範囲ではその変形量がごくわずか
（弾性変形による変形のみ）であり、チップ間の高さ
（及びチップを挟む中間電極部材を含めた高さ）のばら
つきが大きい場合にはその厚さばらつき吸収能が不十分
であることが明らかとなった。軟質金属シート面に厚さ
方向の圧力を加えて、横方向へ塑性変形させようとした
場合、軟質金属シートを挟む電極部材との界面で発生す
る摩擦力（摩擦抵抗）のため、軟金属材料の横方向への
変形抵抗が非常に大きくなってしまうことによると考え
られる。変形させるために加圧力を上げても、摩擦力も
圧力に比例して大きくなるので塑性変形は容易には起こ
らない。特にシート形状のような抵抗を受ける面積に比
べて厚さが非常に小さい場合には、この表面に発生する
摩擦力の影響が支配的となるため、一般に知られている
材料の降伏応力を超える圧力を加えても実際には実質的
な塑性変形（流動）が起こらず、軟金属シートの厚さは
ほとんど変わらない。本発明は、上記のようなウエハの
大口径化によるパッケージの大型化や、大容量化に対応
する素子の多チップ並列化に伴って、ますます困難にな
る大面積での均一な圧接状態を確保する方法、すなわち
接触面の高さのばらつき（反り，うねり，部材寸法ばら
つき等による）を吸収し、かつ接触界面での熱抵抗，電
気抵抗を低減できる方法を提供するものである。
におけるチップ間の均一接触の問題に対処する方法とし
て開示されている前述の軟金属シートをはさむ方法は、
本発明者らの検討によると、少なくとも半導体チップを
破壊しない実用の圧力範囲ではその変形量がごくわずか
（弾性変形による変形のみ）であり、チップ間の高さ
（及びチップを挟む中間電極部材を含めた高さ）のばら
つきが大きい場合にはその厚さばらつき吸収能が不十分
であることが明らかとなった。軟質金属シート面に厚さ
方向の圧力を加えて、横方向へ塑性変形させようとした
場合、軟質金属シートを挟む電極部材との界面で発生す
る摩擦力（摩擦抵抗）のため、軟金属材料の横方向への
変形抵抗が非常に大きくなってしまうことによると考え
られる。変形させるために加圧力を上げても、摩擦力も
圧力に比例して大きくなるので塑性変形は容易には起こ
らない。特にシート形状のような抵抗を受ける面積に比
べて厚さが非常に小さい場合には、この表面に発生する
摩擦力の影響が支配的となるため、一般に知られている
材料の降伏応力を超える圧力を加えても実際には実質的
な塑性変形（流動）が起こらず、軟金属シートの厚さは
ほとんど変わらない。本発明は、上記のようなウエハの
大口径化によるパッケージの大型化や、大容量化に対応
する素子の多チップ並列化に伴って、ますます困難にな
る大面積での均一な圧接状態を確保する方法、すなわち
接触面の高さのばらつき（反り，うねり，部材寸法ばら
つき等による）を吸収し、かつ接触界面での熱抵抗，電
気抵抗を低減できる方法を提供するものである。
【００１０】
【課題を解決するための手段】上記課題は、少なくとも
第一主面に第一の主電極，第二主面に第二の主電極を有
する半導体素子の各主面上に中間電極を配置し、さらに
これらを一対の主電極板の間に組み込んだ圧接型半導体
装置において、上記主電極板と中間電極板が対向する面
の少なくとも一面、または上記中間電極板の対向して圧
接される２つの主面の少なくとも一方に、金属粉末焼結
層または金属フレーク焼結層を施すことにより実現でき
る。
第一主面に第一の主電極，第二主面に第二の主電極を有
する半導体素子の各主面上に中間電極を配置し、さらに
これらを一対の主電極板の間に組み込んだ圧接型半導体
装置において、上記主電極板と中間電極板が対向する面
の少なくとも一面、または上記中間電極板の対向して圧
接される２つの主面の少なくとも一方に、金属粉末焼結
層または金属フレーク焼結層を施すことにより実現でき
る。
【００１１】
【発明の実施の形態】本発明の実施の代表的な形態を図
面に基づいて説明する。
面に基づいて説明する。
【００１２】図１に圧接型半導体装置の基本構成に対し
て本発明を適用した例を示す。圧接型の半導体装置にお
いては、半導体チップ、またはウエハ１の第一主面に第
一の主電極２，第二主面に第二の主電極３が形成され、
この両電極面にＭｏやＷからなる中間電極板４，５が配
置される。さらにこの中間電極板の外側部分に一対のＣ
ｕの主電極板６，７が配置されて、一括に加圧されて各
部材間が接触される。本発明では、この形態において形
成される界面のうち、上記主電極板６，７と中間電極板
４，５のそれぞれ対向して圧接される面の少なくとも一
面に、金属粉末焼結層または金属フレーク焼結層８，９
を施すことを特徴とする。
て本発明を適用した例を示す。圧接型の半導体装置にお
いては、半導体チップ、またはウエハ１の第一主面に第
一の主電極２，第二主面に第二の主電極３が形成され、
この両電極面にＭｏやＷからなる中間電極板４，５が配
置される。さらにこの中間電極板の外側部分に一対のＣ
ｕの主電極板６，７が配置されて、一括に加圧されて各
部材間が接触される。本発明では、この形態において形
成される界面のうち、上記主電極板６，７と中間電極板
４，５のそれぞれ対向して圧接される面の少なくとも一
面に、金属粉末焼結層または金属フレーク焼結層８，９
を施すことを特徴とする。
【００１３】図１には、上側の主電極６と中間電極４の
界面では、中間電極４の表面にのみ金属粉末焼結層また
は金属フレーク焼結層８が施され、下側の主電極７と中
間電極５の界面では、金属粉末焼結層または金属フレー
ク焼結層９が施された例を示している。
界面では、中間電極４の表面にのみ金属粉末焼結層また
は金属フレーク焼結層８が施され、下側の主電極７と中
間電極５の界面では、金属粉末焼結層または金属フレー
ク焼結層９が施された例を示している。
【００１４】この状態で加圧力が加えられると（下
図）、上記中間電極板４，５の金属粉末焼結層または金
属フレーク焼結層８，９が圧縮変形し、上記主電極板
６，７の表面と接触し、２面間の良好なコンタクトが完
了する。
図）、上記中間電極板４，５の金属粉末焼結層または金
属フレーク焼結層８，９が圧縮変形し、上記主電極板
６，７の表面と接触し、２面間の良好なコンタクトが完
了する。
【００１５】図２に、金属粉末焼結層または金属フレー
ク焼結層の過程をモデル図として示した。図２では、
（ａ）は加圧する前の接触状態、（ｂ）は加圧途中の状
態、（ｃ）は加圧され変形が十分に起った状態を示して
いる。
ク焼結層の過程をモデル図として示した。図２では、
（ａ）は加圧する前の接触状態、（ｂ）は加圧途中の状
態、（ｃ）は加圧され変形が十分に起った状態を示して
いる。
【００１６】図３には、金属粉末焼結層と主電極板を加
圧接触させた場合の金属粉末焼結層の厚さ方向の変形
量、すなわち高さの変化量及び電気抵抗と加圧力との関
係を示した。
圧接触させた場合の金属粉末焼結層の厚さ方向の変形
量、すなわち高さの変化量及び電気抵抗と加圧力との関
係を示した。
【００１７】図２，図３によれば、図２，図３（ａ）に
示すように、金属粉末焼結層または金属フレーク焼結層
８，９と主電極板６，７とが接触している状態である。
この状態では、金属粉末焼結層または金属フレーク焼結
層の厚さ方向の変形量は少なく、電気抵抗も高い。
示すように、金属粉末焼結層または金属フレーク焼結層
８，９と主電極板６，７とが接触している状態である。
この状態では、金属粉末焼結層または金属フレーク焼結
層の厚さ方向の変形量は少なく、電気抵抗も高い。
【００１８】金属粉末焼結層または金属フレーク焼結層
８，９と主電極板６，７間に荷重がかけられると、図
２，図３（ｂ）に示すように、主電極板６，７に接して
いる部分に荷重が集中し、圧力が非常に高くなるので金
属粉末焼結層または金属フレーク焼結層８，９が容易に
圧縮変形を始める。これにより圧縮変形を始めた金属粉
末焼結層または金属フレーク焼結層８，９は、金属粉末
焼結層または金属フレーク焼結層８，９内の空隙を埋め
ながら、主電極板６，７との接触界面が増加して行く。
この際にできる接触界面は非常に密接にコンタクトした
状態となっている。この変化とともに両者の距離は接近
し、金属粉末焼結層または金属フレーク焼結層の高さが
減少し、接触界面が増加するため電気抵抗は減少する。
８，９と主電極板６，７間に荷重がかけられると、図
２，図３（ｂ）に示すように、主電極板６，７に接して
いる部分に荷重が集中し、圧力が非常に高くなるので金
属粉末焼結層または金属フレーク焼結層８，９が容易に
圧縮変形を始める。これにより圧縮変形を始めた金属粉
末焼結層または金属フレーク焼結層８，９は、金属粉末
焼結層または金属フレーク焼結層８，９内の空隙を埋め
ながら、主電極板６，７との接触界面が増加して行く。
この際にできる接触界面は非常に密接にコンタクトした
状態となっている。この変化とともに両者の距離は接近
し、金属粉末焼結層または金属フレーク焼結層の高さが
減少し、接触界面が増加するため電気抵抗は減少する。
【００１９】最終的には金属粉末焼結層または金属フレ
ーク焼結層の変形が十分に起こって、図２，図３（ｃ）
に示すような状態まで達する。原理的には無限大の荷重
を加えられれば界面が完全に埋る状態まで変形させるこ
とも可能であるが、現実には荷重の制限と金属粉末焼結
層または金属フレーク焼結層が球状やフレーク形状のた
め完全に埋めることは不可能で、未充填部分１０が多少
残るが電気抵抗等には問題が生じない。
ーク焼結層の変形が十分に起こって、図２，図３（ｃ）
に示すような状態まで達する。原理的には無限大の荷重
を加えられれば界面が完全に埋る状態まで変形させるこ
とも可能であるが、現実には荷重の制限と金属粉末焼結
層または金属フレーク焼結層が球状やフレーク形状のた
め完全に埋めることは不可能で、未充填部分１０が多少
残るが電気抵抗等には問題が生じない。
【００２０】また熱抵抗について測定した結果でも、電
気抵抗に対してほぼ同等の挙動を示す。初期状態では、
金属粉末焼結層または金属フレーク焼結層の厚さ方向の
変形量は少なく、熱抵抗も高い。金属粉末焼結層または
金属フレーク焼結層の変形領域では、変形量が大きくな
るに伴って、接触界面が増加すること、及び変形が大き
くなって金属表面の酸化被膜が破られて、新生面での良
好な接触が得られる様になるため、熱抵抗が下がる。金
属粉末焼結層または金属フレーク焼結層の変形が十分に
起こった領域では、熱抵抗の値はほぼ一定の最も低い値
を示した。
気抵抗に対してほぼ同等の挙動を示す。初期状態では、
金属粉末焼結層または金属フレーク焼結層の厚さ方向の
変形量は少なく、熱抵抗も高い。金属粉末焼結層または
金属フレーク焼結層の変形領域では、変形量が大きくな
るに伴って、接触界面が増加すること、及び変形が大き
くなって金属表面の酸化被膜が破られて、新生面での良
好な接触が得られる様になるため、熱抵抗が下がる。金
属粉末焼結層または金属フレーク焼結層の変形が十分に
起こった領域では、熱抵抗の値はほぼ一定の最も低い値
を示した。
【００２１】上記より、半導体装置の使用形態に応じ
て、熱抵抗，電気抵抗の低減、または変形能の向上のど
ちらを優先するかによって、最適な金属粉末焼結層また
は金属フレーク焼結層の厚さ方向の変形量を選択するの
が好ましい。実際には、電極面全体では反りやうねりが
避けられないので、これらをも含めた形で良好な接触を
確保できるだけの変形能が必要となる。
て、熱抵抗，電気抵抗の低減、または変形能の向上のど
ちらを優先するかによって、最適な金属粉末焼結層また
は金属フレーク焼結層の厚さ方向の変形量を選択するの
が好ましい。実際には、電極面全体では反りやうねりが
避けられないので、これらをも含めた形で良好な接触を
確保できるだけの変形能が必要となる。
【００２２】金属粉末焼結層または金属フレーク焼結層
を施す面としては、対向する電極面の一方のみでも、ま
た両方でももちろん構わない。
を施す面としては、対向する電極面の一方のみでも、ま
た両方でももちろん構わない。
【００２３】図４に、金属粉末焼結層または金属フレー
ク焼結層が接合によって形成された中間電極板を示し
た。金属粉末焼結層または金属フレーク焼結層８が接合
によって中間電極板５に接着することは、金属粉末また
は金属フレーク３６の欠落を防止し、短絡をなくすこと
にある。
ク焼結層が接合によって形成された中間電極板を示し
た。金属粉末焼結層または金属フレーク焼結層８が接合
によって中間電極板５に接着することは、金属粉末また
は金属フレーク３６の欠落を防止し、短絡をなくすこと
にある。
【００２４】金属粉末焼結層または金属フレーク焼結層
は、必要な熱抵抗，電気抵抗，高さ変化量により最適な
値，方法に決定される。焼結材料は金，銀，銅，アルミ
ニウム、あるいははんだ等の軟質金属よりなっており、
特に変形が起こりやすいので好適である。
は、必要な熱抵抗，電気抵抗，高さ変化量により最適な
値，方法に決定される。焼結材料は金，銀，銅，アルミ
ニウム、あるいははんだ等の軟質金属よりなっており、
特に変形が起こりやすいので好適である。
【００２５】中間電極板に金属粉末焼結層または金属フ
レーク焼結層を施すことは、例えば、前述の圧接型パッ
ケージに複数個の半導体チップを並列に組み込む場合の
ような、特に変形量（高さ変化）を大きくする必要のあ
る場合に好適である。半導体装置の組み立て途中、また
は最終工程において、共通電極板上に半導体チップ、中
間電極板を重ねた状態で、室温もしくは加熱しながら一
括プレスを行えば、チップ位置相互間の高さばらつきを
吸収して各半導体チップの上面が平行、かつ同じ高さに
揃うように金属粉末焼結層または金属フレーク焼結層が
塑性変形し、均一な接触状態が実現できる。この場合、
前記金属粉末焼結層または金属フレーク焼結層の厚さ
は、複数個の半導体チップの位置相互間の高さばらつき
を吸収できる範囲とする必要がある。
レーク焼結層を施すことは、例えば、前述の圧接型パッ
ケージに複数個の半導体チップを並列に組み込む場合の
ような、特に変形量（高さ変化）を大きくする必要のあ
る場合に好適である。半導体装置の組み立て途中、また
は最終工程において、共通電極板上に半導体チップ、中
間電極板を重ねた状態で、室温もしくは加熱しながら一
括プレスを行えば、チップ位置相互間の高さばらつきを
吸収して各半導体チップの上面が平行、かつ同じ高さに
揃うように金属粉末焼結層または金属フレーク焼結層が
塑性変形し、均一な接触状態が実現できる。この場合、
前記金属粉末焼結層または金属フレーク焼結層の厚さ
は、複数個の半導体チップの位置相互間の高さばらつき
を吸収できる範囲とする必要がある。
【００２６】図５は、ＧＴＯに適用した例を示す。半導
体素子基板１０は、シリコン(Ｓｉ)で構成され、内部に
少なくとも１つのＰＮ接合を有している。半導体素子基
板１０は、一方の主面にアルミニウム（Ａｌ）で構成さ
れたカソード電極及びゲート電極が形成され、他方の主
面にアルミニウム（Ａｌ）で構成されたアノード電極が
形成される。カソード電極、及びアノード電極の上側に
はそれぞれモリブデン（Ｍｏ）からなる中間電極板１
１，１２を配置した。この中間電極板は、一方にＡｇ粉
末焼結層１３，１４が厚さ０.３mm 施してある。
体素子基板１０は、シリコン(Ｓｉ)で構成され、内部に
少なくとも１つのＰＮ接合を有している。半導体素子基
板１０は、一方の主面にアルミニウム（Ａｌ）で構成さ
れたカソード電極及びゲート電極が形成され、他方の主
面にアルミニウム（Ａｌ）で構成されたアノード電極が
形成される。カソード電極、及びアノード電極の上側に
はそれぞれモリブデン（Ｍｏ）からなる中間電極板１
１，１２を配置した。この中間電極板は、一方にＡｇ粉
末焼結層１３，１４が厚さ０.３mm 施してある。
【００２７】さらにこの中間電極板１１，１２のＡｇ粉
末焼結層１３，１４の外側から銅（Ｃｕ）の一対の外部
電極１５，１６を用いて全体を加圧した。半導体素子基
板１０の側面にはキャップ材１７が配置される。半導体
基板上のゲート電極には、ゲートリード１８の一部が接
触配置され、その一部はゲート絶縁体１９と皿バネ２０
によりゲート電極に圧接されている。上記部分はすべて
絶縁体２１，一対の外部電極１５，１６、及びフランジ
２２により囲まれた機密パッケージ内に配置されてい
る。ゲートリード１８の他端部はシール構造を介して、
絶縁体２１の外部にゲート端子として導出される。
末焼結層１３，１４の外側から銅（Ｃｕ）の一対の外部
電極１５，１６を用いて全体を加圧した。半導体素子基
板１０の側面にはキャップ材１７が配置される。半導体
基板上のゲート電極には、ゲートリード１８の一部が接
触配置され、その一部はゲート絶縁体１９と皿バネ２０
によりゲート電極に圧接されている。上記部分はすべて
絶縁体２１，一対の外部電極１５，１６、及びフランジ
２２により囲まれた機密パッケージ内に配置されてい
る。ゲートリード１８の他端部はシール構造を介して、
絶縁体２１の外部にゲート端子として導出される。
【００２８】Ａｇ粉末焼結層１４を施した中間電極板１
２と主電極板１６間の加圧力が約１kg／mm2の条件でオ
ン電圧を測定した結果、通常のＭｏ中間電極（Ｒmax
１μｍ、Ｒａ ０.１μｍ）を用いた場合に比べて、約４
０％低減することができた。熱抵抗も約３０％低減し
た。
２と主電極板１６間の加圧力が約１kg／mm2の条件でオ
ン電圧を測定した結果、通常のＭｏ中間電極（Ｒmax
１μｍ、Ｒａ ０.１μｍ）を用いた場合に比べて、約４
０％低減することができた。熱抵抗も約３０％低減し
た。
【００２９】図６は、IGBT23を用いたスイッチングデバ
イスと逆並列に接続したフライホイールダイオード（Ｆ
ＷＤ）２４を組み込んだ逆導通型スイッチングデバイス
に適用した例を示したものである。図５には、右端の圧
接型半導体装置の最外部から中央に向かった途中までの
一部断面を示している。ＩＧＢＴチップ２３には上面側
の第一主面のほぼ全面にエミッタ電極、下面側の第二主
面にはコレクタ電極が形成されており、さらに第一主面
には制御用電極（ゲート電極）が形成されている。
イスと逆並列に接続したフライホイールダイオード（Ｆ
ＷＤ）２４を組み込んだ逆導通型スイッチングデバイス
に適用した例を示したものである。図５には、右端の圧
接型半導体装置の最外部から中央に向かった途中までの
一部断面を示している。ＩＧＢＴチップ２３には上面側
の第一主面のほぼ全面にエミッタ電極、下面側の第二主
面にはコレクタ電極が形成されており、さらに第一主面
には制御用電極（ゲート電極）が形成されている。
【００３０】また、ＦＷＤ２４には、シリコン基板の上
面側にアノード電極，下面側にカソード電極が形成され
ている。これらの各半導体チップには、放熱と電気的接
続を兼ねたＭｏからなる中間電極２５，２６がチップ上
の各主電極と接する形で固定されており、これらがさら
に第１の共通主電極板２７（Ｃｕ）と第２の共通主電極
板２８（Ｃｕ）に挟まれている。中間電極２６の共通主
電極２８と接する面はＡｇ粉末焼結層３５が施されてい
る。ちなみに共通主電極２７の中間電極２５と接する面
はＲmax １μｍの加工が施されている。上記半導体チッ
プ、及び中間電極はテフロン枠２９により互いに固定さ
れている。また、ＩＧＢＴチップ２３のゲート電極から
はワイヤボンド３０により配線が引き出され、さらに共
通主電極２８上に形成されたゲート電極配線板３１に接
続される。本実施例のほかにゲート配線形成にスプリン
グピン等を用いることももちろん可能である。上記一対
の共通主電極板２７，２８の間は、セラミック製等の絶
縁性の外筒３２により外部絶縁され、さらに共通主電極
板２７，２８と絶縁外筒３２の間をフランジ３３により
パッケージ内部をシール封止したハーメチック構造とな
っている。ゲート電極配線は外筒３２を貫通するシール
された配線３４によりパッケージ外に引き出される。
面側にアノード電極，下面側にカソード電極が形成され
ている。これらの各半導体チップには、放熱と電気的接
続を兼ねたＭｏからなる中間電極２５，２６がチップ上
の各主電極と接する形で固定されており、これらがさら
に第１の共通主電極板２７（Ｃｕ）と第２の共通主電極
板２８（Ｃｕ）に挟まれている。中間電極２６の共通主
電極２８と接する面はＡｇ粉末焼結層３５が施されてい
る。ちなみに共通主電極２７の中間電極２５と接する面
はＲmax １μｍの加工が施されている。上記半導体チッ
プ、及び中間電極はテフロン枠２９により互いに固定さ
れている。また、ＩＧＢＴチップ２３のゲート電極から
はワイヤボンド３０により配線が引き出され、さらに共
通主電極２８上に形成されたゲート電極配線板３１に接
続される。本実施例のほかにゲート配線形成にスプリン
グピン等を用いることももちろん可能である。上記一対
の共通主電極板２７，２８の間は、セラミック製等の絶
縁性の外筒３２により外部絶縁され、さらに共通主電極
板２７，２８と絶縁外筒３２の間をフランジ３３により
パッケージ内部をシール封止したハーメチック構造とな
っている。ゲート電極配線は外筒３２を貫通するシール
された配線３４によりパッケージ外に引き出される。
【００３１】そこで中間電極板と主電極板間の加圧力を
１kg／mm2 にしてオン電圧を測定した結果、Ａｇ粉末焼
結層１４が施されている中間電極を用いた場合に比べて
約３０％低減することができた。熱抵抗も約２０％低減
した。
１kg／mm2 にしてオン電圧を測定した結果、Ａｇ粉末焼
結層１４が施されている中間電極を用いた場合に比べて
約３０％低減することができた。熱抵抗も約２０％低減
した。
【００３２】上記中間電極の材料としては、熱膨張係数
がＳｉと外部主電極材料の中間で、熱伝導性，電気伝導
性の良好な材料が用いられる。具体的にはタングステン
(Ｗ)やモリブデン（Ｍｏ）等の単体金属、またはそれら
を主たる構成材料とするＣｕ−Ｗ，Ａｇ−Ｗ，Ｃｕ−Ｍ
ｏ，Ａｇ−Ｍｏ，Ｃｕ−ＦｅＮｉ等の複合材料または合
金、さらには金属とセラミックスやカーボンとの複合材
料、たとえばＣｕ／ＳｉＣ，Ｃｕ／Ｃ，Ａｌ／ＳｉＣ，
Ａｌ／ＡｌＮ等が好ましい。
がＳｉと外部主電極材料の中間で、熱伝導性，電気伝導
性の良好な材料が用いられる。具体的にはタングステン
(Ｗ)やモリブデン（Ｍｏ）等の単体金属、またはそれら
を主たる構成材料とするＣｕ−Ｗ，Ａｇ−Ｗ，Ｃｕ−Ｍ
ｏ，Ａｇ−Ｍｏ，Ｃｕ−ＦｅＮｉ等の複合材料または合
金、さらには金属とセラミックスやカーボンとの複合材
料、たとえばＣｕ／ＳｉＣ，Ｃｕ／Ｃ，Ａｌ／ＳｉＣ，
Ａｌ／ＡｌＮ等が好ましい。
【００３３】中間電極上に形成される金属粉末焼結層ま
たは金属フレーク焼結層は、必要な熱抵抗，電気抵抗，
高さ変化量により最適な値，方法に決定される。焼結材
料は金，銀，銅，アルミニウム、あるいははんだ等の軟
質金属よりなっており、特に変形が起こりやすいので好
適である。
たは金属フレーク焼結層は、必要な熱抵抗，電気抵抗，
高さ変化量により最適な値，方法に決定される。焼結材
料は金，銀，銅，アルミニウム、あるいははんだ等の軟
質金属よりなっており、特に変形が起こりやすいので好
適である。
【００３４】一方、主電極には電気伝導性で熱伝導性の
良い銅やアルミニウム、またはそれらを含む前述のよう
な合金または複合材料を使用するのが好ましい。また金
属粉末焼結層または金属フレーク焼結層と接触する主電
極面を荒らすと、主電極と金属粉末焼結層または金属フ
レーク焼結層の接触がさらに改善され、熱抵抗，電気抵
抗が小さくなる。
良い銅やアルミニウム、またはそれらを含む前述のよう
な合金または複合材料を使用するのが好ましい。また金
属粉末焼結層または金属フレーク焼結層と接触する主電
極面を荒らすと、主電極と金属粉末焼結層または金属フ
レーク焼結層の接触がさらに改善され、熱抵抗，電気抵
抗が小さくなる。
【００３５】本発明では、中間電極上に金属粉末焼結層
または金属フレーク焼結層は、中間電極上に金属粉末ま
たは金属フレークを含んだペーストを塗布し、乾燥後、
金属粉末または金属フレークを潰さない範囲内で熱圧着
を行い、金属粉末または金属フレーク同士、中間電極と
金属粉末または金属フレークを接合して形成する。
または金属フレーク焼結層は、中間電極上に金属粉末ま
たは金属フレークを含んだペーストを塗布し、乾燥後、
金属粉末または金属フレークを潰さない範囲内で熱圧着
を行い、金属粉末または金属フレーク同士、中間電極と
金属粉末または金属フレークを接合して形成する。
【００３６】本発明では、中間電極全面に金属粉末焼結
層または金属フレーク焼結層を形成するだけでなく、必
要な熱抵抗，電気抵抗，高さ変化量により、いろんな形
状のパターニングされた金属粉末焼結層または金属フレ
ーク焼結層を形成することができる。
層または金属フレーク焼結層を形成するだけでなく、必
要な熱抵抗，電気抵抗，高さ変化量により、いろんな形
状のパターニングされた金属粉末焼結層または金属フレ
ーク焼結層を形成することができる。
【００３７】本発明の実装方式は、もちろんダイオード
を含まないＩＧＢＴ等のスイッチング半導体のみからな
る圧接型半導体装置にも用いることができる他、例えば
ダイオードチップのみを多数個上記の方法で圧接型パッ
ケージに実装することももちろん有効である。また、上
記実施例では、制御電極付き半導体素子としてＧＴＯ，
ＩＧＢＴを用いて説明したが、本発明は少なくとも第一
主面に第一の主電極と第二主面に第二の主電極を有する
半導体素子全般を対象としており、ＩＧＢＴ以外の絶縁
ゲート形トランジスタ（ＭＯＳトランジスタ）や、ＩＧ
ＣＴ(InsulatedGate Controlled Thyristor)などを含む
絶縁ゲート形サイリスタ（ＭＯＳ制御サイリスタ）など
の制御電極付き半導体素子、及びダイオードなどに対し
ても同様に実施できる。また、Ｓｉ素子以外のＳｉＣ，
ＧａＮなどの化合物半導体素子に対しても同様に有効で
ある。
を含まないＩＧＢＴ等のスイッチング半導体のみからな
る圧接型半導体装置にも用いることができる他、例えば
ダイオードチップのみを多数個上記の方法で圧接型パッ
ケージに実装することももちろん有効である。また、上
記実施例では、制御電極付き半導体素子としてＧＴＯ，
ＩＧＢＴを用いて説明したが、本発明は少なくとも第一
主面に第一の主電極と第二主面に第二の主電極を有する
半導体素子全般を対象としており、ＩＧＢＴ以外の絶縁
ゲート形トランジスタ（ＭＯＳトランジスタ）や、ＩＧ
ＣＴ(InsulatedGate Controlled Thyristor)などを含む
絶縁ゲート形サイリスタ（ＭＯＳ制御サイリスタ）など
の制御電極付き半導体素子、及びダイオードなどに対し
ても同様に実施できる。また、Ｓｉ素子以外のＳｉＣ，
ＧａＮなどの化合物半導体素子に対しても同様に有効で
ある。
【００３８】本発明の圧接型半導体装置では、大型化し
ても安定した電極間の接触界面が得られるため、電気抵
抗，熱抵抗の小さな半導体装置が得られる。従って、こ
の圧接型半導体装置を用いることにより、変換器容積、
及びコストを大幅に削減した大容量変換器が実現できる
ようになる。また本発明によれば、従来より低い加圧力
でも均一な接触が得られるので、上記スタック構造等を
簡略化できるという効果もある。
ても安定した電極間の接触界面が得られるため、電気抵
抗，熱抵抗の小さな半導体装置が得られる。従って、こ
の圧接型半導体装置を用いることにより、変換器容積、
及びコストを大幅に削減した大容量変換器が実現できる
ようになる。また本発明によれば、従来より低い加圧力
でも均一な接触が得られるので、上記スタック構造等を
簡略化できるという効果もある。
【００３９】本発明の圧接型半導体装置は、上記の例に
限らず電力系統に用いられる自励式大容量変換器やミル
用変換器として用いられる大容量変換器に特に好適で、
可変速揚水発電，ビル内変電所設備，電鉄用変電設備，
ナトリウム硫黄（ＮａＳ）電池システム，車両等の変換
器にも用いることができる。
限らず電力系統に用いられる自励式大容量変換器やミル
用変換器として用いられる大容量変換器に特に好適で、
可変速揚水発電，ビル内変電所設備，電鉄用変電設備，
ナトリウム硫黄（ＮａＳ）電池システム，車両等の変換
器にも用いることができる。
【００４０】
【発明の効果】本発明によれば、ウエハの大口径化によ
るパッケージの大型化や、大容量化に対応する素子の多
チップ並列化に伴って、ますます困難になる大面積域で
の均一圧接を比較的低圧力で簡単に実現することができ
る、すなわち接触面の高さのばらつきを十分に吸収し、
かつ接触界面での熱抵抗，電気抵抗を低減できる。
るパッケージの大型化や、大容量化に対応する素子の多
チップ並列化に伴って、ますます困難になる大面積域で
の均一圧接を比較的低圧力で簡単に実現することができ
る、すなわち接触面の高さのばらつきを十分に吸収し、
かつ接触界面での熱抵抗，電気抵抗を低減できる。
【図１】本発明の基本構成を示す断面図。
【図２】電極界面の微視的な形状を示す断面モデル図。
【図３】金属粉末焼結層の厚さ方向の変形量及び電気抵
抗と加圧力との関係を説明する図。
抗と加圧力との関係を説明する図。
【図４】ＧＴＯに適用した本発明の実施例を示す図。
【図５】ＩＧＢＴに適用した本発明の実施例を示す図。
【図６】逆導通型スイッチングデバイスに適用した本発
明の実施例を示す図。
明の実施例を示す図。
１…半導体チップ、またはウエハ、２，３…主電極、
４，５，１１，１２，２５，２６…中間電極板、６，７
…主電極板、８，９，１３，１４，３５…金属粉末焼結
層、１０…半導体素子基板、１５，１６…外部電極、１
７…キャップ材、１８…ゲートリード、１９…ゲート絶
縁体、２０…皿バネ、２１…絶縁体、２２，３３…フラ
ンジ、２３…ＩＧＢＴ、２４…フライホイールダイオー
ド、２７，２８…共通主電極板、２９…テフロン枠、３
０…ワイヤボンド、３１…ゲート電極配線板、３２…絶
縁外筒、３４…気密貫通配線、３６…金属粉末、３７…
空孔。
４，５，１１，１２，２５，２６…中間電極板、６，７
…主電極板、８，９，１３，１４，３５…金属粉末焼結
層、１０…半導体素子基板、１５，１６…外部電極、１
７…キャップ材、１８…ゲートリード、１９…ゲート絶
縁体、２０…皿バネ、２１…絶縁体、２２，３３…フラ
ンジ、２３…ＩＧＢＴ、２４…フライホイールダイオー
ド、２７，２８…共通主電極板、２９…テフロン枠、３
０…ワイヤボンド、３１…ゲート電極配線板、３２…絶
縁外筒、３４…気密貫通配線、３６…金属粉末、３７…
空孔。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６５２Ｑ
Claims (3)
- 【請求項１】第一主面に第一の主電極、第二主面に第二
の主電極を有する半導体素子の各主面上に中間電極板を
配置し、さらにこれらが一対の主電極板の間に組み込ま
れた圧接型半導体装置において、該主電極板と該中間電
極板の対向して圧接される面の少なくとも一面に、金属
粉末焼結層または金属フレーク焼結層が施されたことを
特徴とする圧接型半導体装置。 - 【請求項２】第一主面に第一の主電極、第二主面に第二
の主電極を有する半導体素子の各主面上に中間電極板を
配置し、さらにこれらが一対の主電極板の間に組み込ま
れた圧接型半導体装置において、中間電極板の２つの主
面のうち少なくとも一方に、金属粉末焼結層または金属
フレーク焼結層が施されたことを特徴とする圧接型半導
体装置。 - 【請求項３】前記中間電極板は金属粉末焼結層または金
属フレーク焼結層が中間電極板上に接合された複合材料
であることを特徴とする請求項１または２記載の圧接型
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9105722A JPH10303228A (ja) | 1997-04-23 | 1997-04-23 | 圧接型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9105722A JPH10303228A (ja) | 1997-04-23 | 1997-04-23 | 圧接型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10303228A true JPH10303228A (ja) | 1998-11-13 |
Family
ID=14415225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9105722A Pending JPH10303228A (ja) | 1997-04-23 | 1997-04-23 | 圧接型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10303228A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018117054A (ja) * | 2017-01-19 | 2018-07-26 | 株式会社 日立パワーデバイス | 半導体装置および電力変換装置 |
| WO2022049641A1 (ja) * | 2020-09-01 | 2022-03-10 | サンケン電気株式会社 | 両面冷却パワーモジュールの製造方法、および両面冷却パワーモジュール |
-
1997
- 1997-04-23 JP JP9105722A patent/JPH10303228A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018117054A (ja) * | 2017-01-19 | 2018-07-26 | 株式会社 日立パワーデバイス | 半導体装置および電力変換装置 |
| WO2018135239A1 (ja) * | 2017-01-19 | 2018-07-26 | 株式会社 日立パワーデバイス | 半導体装置および電力変換装置 |
| US10763346B2 (en) | 2017-01-19 | 2020-09-01 | Hitachi Power Semiconductor Device, Ltd. | Semiconductor device and power conversion apparatus |
| WO2022049641A1 (ja) * | 2020-09-01 | 2022-03-10 | サンケン電気株式会社 | 両面冷却パワーモジュールの製造方法、および両面冷却パワーモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6998707B2 (en) | Semiconductor device having radiation structure | |
| EP1596434B1 (en) | Semiconductor device | |
| US7557434B2 (en) | Power electronic package having two substrates with multiple electronic components | |
| KR19990067924A (ko) | 압접형 반도체장치 및 이것을 사용한 컨버터 | |
| JP2001102400A (ja) | 電気機器およびその製造方法 | |
| WO2018194153A1 (ja) | 電力用半導体モジュール、電子部品および電力用半導体モジュールの製造方法 | |
| WO2005119896A1 (ja) | インバータ装置 | |
| JP3617306B2 (ja) | 加圧接触型半導体装置、及びこれを用いた変換器 | |
| JP5899952B2 (ja) | 半導体モジュール | |
| US20220302072A1 (en) | Semiconductor module comprising a semiconductor and comprising a shaped metal body that is electrically contacted by the semiconductor | |
| JPH10303228A (ja) | 圧接型半導体装置 | |
| JP3721795B2 (ja) | 圧接型半導体装置、及びこれを用いた変換器 | |
| JPH10290000A (ja) | 圧接型半導体装置 | |
| WO2020241239A1 (ja) | 半導体装置 | |
| JPH1197463A (ja) | 圧接型半導体装置 | |
| JP2015026667A (ja) | 半導体モジュール | |
| JP3226088B2 (ja) | 半導体装置 | |
| JP5724415B2 (ja) | 半導体モジュール | |
| JPH11186299A (ja) | 加圧接触型半導体装置及びこれを用いた電力変換器 | |
| JP3394000B2 (ja) | モジュール型半導体装置及びこれを用いた電力変換装置 | |
| JP2000068297A (ja) | 加圧接触型半導体装置、及びこれを用いた変換器 | |
| JP3307145B2 (ja) | パワーチップキャリア及びこれを用いたパワー半導体装置 | |
| JPH11186471A (ja) | 多チップ並列実装型半導体装置 | |
| KR20230159286A (ko) | 압축성 접착제를 사용한 반도체 디바이스 배열 | |
| CN111952272A (zh) | 半导体封装和形成半导体封装的方法 |