JPH10284733A - 低減された電界を備えた絶縁ゲートバイポーラトランジスタ - Google Patents
低減された電界を備えた絶縁ゲートバイポーラトランジスタInfo
- Publication number
- JPH10284733A JPH10284733A JP10100073A JP10007398A JPH10284733A JP H10284733 A JPH10284733 A JP H10284733A JP 10100073 A JP10100073 A JP 10100073A JP 10007398 A JP10007398 A JP 10007398A JP H10284733 A JPH10284733 A JP H10284733A
- Authority
- JP
- Japan
- Prior art keywords
- region
- doped
- substrate
- disposed
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005684 electric field Effects 0.000 title description 22
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 54
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 53
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 238000002513 implantation Methods 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000004891 communication Methods 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 108091006146 Channels Proteins 0.000 description 44
- 239000007943 implant Substances 0.000 description 19
- 238000009792 diffusion process Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 11
- 238000003860 storage Methods 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000002245 particle Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
- H01L29/7392—Gated diode structures with PN junction gate, e.g. field controlled thyristors (FCTh), static induction thyristors (SITh)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thyristors (AREA)
Abstract
たコレクタ(33)と基板の他の表面(32)上に配置
されたその中に埋込み領域(36)を有するドープ構造
(35)を含んでいる。埋込み領域は基板から縦方向に
延在するドープ構造中のドリフト領域(40)を画定
し、更にドリフト領域に連通しかつドープ構造の表面
(37)に隣接するドープ領域(41)を画定する。エ
ミッタ(45)はドープ領域と連通してドープ構造上に
配置される。絶縁層(50)はその上に配置される金属
ゲート(55)と共にドープ構造上に配置され、制御タ
ーミナル(55)に隣接して横方向に延在しかつドリフ
ト領域およびエミッタに連通する伝導チャネル(56)
を画定する。基板と埋込み領域は同じ導電性でかつドー
プ構造とは逆であり、それらの間にバイポーラトランジ
スタ(34)を形成する。
Description
ラトランジスタ(insulated gatebip
olar transistors:IGBT)および
その製造に関し、かつより特定的にはシリコンカーバイ
ド絶縁ゲートバイポーラトランジスタに関する。
device)に関連する用途(60〜2000V)
に対しては、シリコンを基礎としたまたは基体とした
(silicon based)パワーMOSFETま
たはIGBTが使用される。高電圧および高電流の能力
に加えて、これらのデバイスはまた低いオン状態(on
−state)の電力損失(power losse
s)および良好なスイッチング特性(例えば、最小のス
イッチング損失を備えた高速スイッチングなど)を有す
るべきである。しかしながら、目下これらのSiデバイ
スのいずれもが前述の特性の理想の組み合わせを提供し
ていない。特に、SiのMOSFET(SiMOSFE
T)は非常に良好なスイッチング特性を有するが、高電
圧の用途に対しては、そのオン抵抗(on−resis
tance)は非常に高くなる。これは600〜900
Vより小さいブレークダウン電圧(VB)を備えたデバ
イスを必要とする用途に対してだけにSiのMOSFE
Tの使用を制限する。これに反して、高いVB(600
〜2000V)を備えたデバイスに対してさえも、Si
のIGBT(Si IGBT)は非常に良好なオン状態
特性(高い電流密度における低い順方向電圧降下)を有
している。しかしながら、SiのIGBTは低周波数の
用途(<40KHz)に対してだけ使用でき、なぜなら
高いスイッチング周波数においてIGBTのスイッチン
グ損失は実用的な用途にとって高くなり過ぎるからであ
る。従って、今日のSi工業技術(Si techno
logy)においてはSiのMOSFET(速いスイッ
チング、MOSゲート制御など)およびSiのIGBT
(高いVBの用途に対する低い順方向電圧降下)の組合
わされた利益を提供できる単一のデバイスはない。
ケイ素またはシリコンカーバイド(silicon c
arbide:SiC)がその大きな電界強度、高い熱
伝導度および適度に高い移動度のために多くの関心を得
てきている。SiCを基礎とした(SiC base
d)MOSFETおよびIGBTはそれらのSiの対応
物(counterparts)よりもかなり改善され
た性能の利点を提供できるであろうことが予想される。
例えば、MOSFETが900Vより大きいVBを備え
たデバイスを必要とする用途に対して使用できないSi
工業技術とは異なり、SiCのMOSFET(SiC
MOSFET)は2500Vまでの用途に対して有効で
あると予想される。しかしながら、より高いVBの用途
(2500〜5000V)に対しては、SiCのMOS
FETのオン抵抗は高くなりすぎかつSiCを基礎とし
たバイポーラデバイスが性能の利点を提供し始める。特
に、SiのIGBTおよびサイリスタに比較して、Si
CのIGBT(SiC IGBT)はより小さなドリフ
ト領域はもちろんそれらのより低いキャリア寿命のため
にずっと高いスイッチング周波数で動作できるであろ
う。
多くの異なるパワートランジスタが明らかにされてき
た。これらのデバイスはSiCを基礎としたMOSFE
T、IGBTおよびサイリスタを含んでいる。これらの
デバイスのいくつかは低いオン状態損失、高いスイッチ
ングスピード、および高い動作温度性能に関して大いに
有望な成果を示してきた。しかしながら、これらのデバ
イスのどれもが、最適に設計されたSiCを基礎とした
パワーデバイスが提供することが予想される十分な可能
性を実現するのに近いところには来ていない。これまで
明らかにされた実験的なデバイスの予想より低い性能に
対する1つの理由は、これらのデバイスの全てが伝統的
に使用されるSiのパワーデバイスに基づく本質的に副
次的なまたは少しの変形物であることである。これらの
より早期のデバイスの設計はSiC工業技術に特有であ
る性能事項(例えば、乏しい反転層の移動度およびゲー
ト酸化物の乏しい高温の信頼性)に対処していない。
le diffusion MOSFET:DMOSF
ET)はSi工業技術において最も一般に用いられるパ
ワーMOSFET構造の1つであるが、その現在の形状
ではそれはSiC工業技術において用いることができな
い。DMOSFETにおいてはゲート制御は横方向の表
面に沿ったP導電性材料中に形成される反転チャネル
(inversionchannel)を通して生じ
る。しかしながら、シリコンカーバイドに対する製造可
能な拡散工業技術の欠如により、DMOSFETはSi
Cでは製造できない。また、DMOSFETにおける反
転チャネルはソースとゲートとの間のP導電性材料上に
ゲート酸化物を形成することによって提供され、そして
SiCにとってこれは高い固定電荷(high fix
ed charges)を備えた劣悪な品質の酸化物お
よび酸化物/SiC界面におけるたくさんのトラップを
結果として生じる。これはデバイス中で電流を生み出す
キャリヤ(電子)の移動度の減少を生じ、かつ電子の移
動度におけるこの減少はデバイスのオン抵抗(ON−r
esistance)を猛烈に悪化させる。
ternative)、縦型構造は、「フローティング
フィールドリングおよびフローティングフィールドプレ
ートを備えたシリコンカーバイドパワーMOSFET
(Silicon Carbide Power MO
SFET with Floating FieldR
ing and Floating Field Pl
ate)」と題されかつ1993年8月3日に発行され
た、米国特許番号5,233,215号で開示されたU
MOSFETである。UMOSFETにおいては反転チ
ャネルはエッチングされた溝またはトレンチに沿ってM
OSゲートによって形成される。DMOSFETと同様
に、UMOSFETにおいても、ゲート酸化物は前述の
ようにP導電性層上に形成され、それはSiCを基礎と
したFETに対して劣悪な品質の酸化物と高いオン抵抗
とを生じる。
SiCのMOSFETまたはIGBTにともなう他の大
きな問題は、SiCの大きなブレークダウン電界強度の
ために、これらのデバイスではゲート酸化物における電
界が非常に高いことである。実験に基づく研究は、Si
CのMOSデバイスにおける高温の酸化物の信頼性の懸
念(concerns)のために、酸化物における電界
は4MV/cm以下に抑えるべきであることを示唆す
る。しかしながら、これは材料の本来のブレークダウン
電界強度をかなり下回るようにSiCドリフト領域にお
ける電界を制限することを必要とするであろう。これ
は、DMOSまたはUMOS工業技術に基いたSiCの
IGBTデバイスの場合に対して、デバイスの性能(ブ
レークダウン電圧、オン抵抗など)がゲート酸化物の信
頼性の懸念によって決定されかつSiCの本来の特性に
はよらないであろうことを示唆する。
抗、良好なスイッチング特性(例えば速いスイッチング
タイムおよび最小のスイッチング損失など)、低いリー
ク電流、高いチャネル密度などを備えた製造可能なIG
BTを有することは大いに有益であるだろう。
GBTを提供することである。
なスイッチング特性、低いリーク電流、および高いチャ
ネル密度を備えた新しくかつ改善されたIGBTを提供
することである。
おける電界を最小にしかつ従って、高温および高電界で
のゲート酸化物の信頼性の懸念を緩和する新しいIGB
T構造を提供することである。
シリコンカーバイドまたはいずれかのIII−V材料系
で製造できる新しくかつ改善されたIGBTを提供する
ことである。
バイポーラトランジスタにより前述および他の問題は少
なくとも部分的には解決されかつ前述および他の目的が
実現される。前記絶縁ゲートバイポーラトランジスタは
第1の表面および反対側の表面を有する第1導電型を備
えた半導体基板を含み、前記反対側の表面上に配置され
た第1の電流ターミナル(current termi
nal)を備えている。第2導電型を備えたドープ構造
(doped structure)はその中に配置さ
れた第1導電型を備えた埋込み領域(buried r
egion)を有するよう形成される。前記ドープ構造
は前記基板の第1の表面上に配置されそして前記基板の
第1の表面と平行でかつ間隔をあけられた(space
d)表面を画定(define)する。前記埋込み領域
は前記ドープ構造中に配置されて前記基板の第1の表面
から延在(extending)しかつ前記第1の表面
とほぼ垂直なドープ構造中のドリフト領域(drift
region)を画定する。前記埋込み領域は更に前
記ドープ構造中に配置されて前記ドリフト領域に連通
(communication)しかつ前記ドープ構造
の前記表面に隣接するドープ領域(doped reg
ion)を画定する。また、前記埋込み領域、前記基
板、およびそれらの間に配置される前記ドープ構造の一
部分はバイポーラトランジスタを形成する。第2の電流
ターミナルは前記ドープ構造中でかつ前記ドープ領域に
連通する第1の注入領域(implant regio
n)と該第1の注入領域に連通しかつ前記ドープ構造の
表面上に配置された電気的コンタクトとを含んでいる。
絶縁層(insulating layer)は前記ド
ープ領域上に横たわる前記ドープ構造の表面上に配置さ
れかつ制御ターミナル(control termin
al)は前記ドープ領域中に伝導チャネル(condu
ction channel)を画定するように前記絶
縁層上に配置される。前記伝導チャネルは前記制御ター
ミナルに近接または隣接(adjacent)しかつ前
記ドリフト領域および前記第2の電流ターミナルに連通
して横方向に延在する。
利用して形成でき、それらの技術はエピタキシャル層中
に粒子(particles)を注入すること、または
前記基板上に第1のエピタキシャル層を形成し、該第1
のエピタキシャル層上に第2のエピタキシャル層を形成
しかつ該第2のエピタキシャル層中に埋込み層を画定
し、そして前記第2のエピタキシャル層上に第3のエピ
タキシャル層を形成し、該第3のエピタキシャル層が伝
導チャネルを画定することを含む。
の電流ターミナルは前記第1の注入領域に連通する第1
導電型の第2の注入領域を含んでおり、かつ前記第1の
注入領域は前記伝導チャネルを蓄積チャネル(accu
mulation channel)に形づくるように
前記第2の注入領域および前記ドリフト領域の間に配置
されている。他の特定の実施形態においては前記第2の
注入領域は、前記第1の注入領域に連通しかつ前記伝導
チャネルを反転チャネル(inversionchan
nel)に形づくるように前記第1の注入領域および前
記ドリフト領域の間に配置された第1導電型の第2の注
入領域を含んでいる。
れた断面図は伝統的なDMOS絶縁ゲートバイポーラト
ランジスタ10を図解している。トランジスタ10はシ
リコンで形成されたP+ドープ(P+ doped)半
導体基板11を含んでいる。金属の層が基板11の下部
または後部面上に被着または堆積され(deposit
ed)かつ当業者によってよく知られた技術によりオー
ミックコンタクトを形成するよう処理され、それはトラ
ンジスタ10のためのコレクタ13である。Nドープ構
造15は基板11の表面12上に配置されかつ拡散領域
(diffused region)16が垂直または
縦方向の(vertical)ドリフト領域17を画定
するようにドープ構造15中に形成される。N+ソース
18は拡散領域16中に拡散され、かつ金属エミッタタ
ーミナル19は拡散領域16およびソース18と連通し
て表面上に配置される。
6の一部分上に横たわる関係にドープ構造15の表面上
に配置される。また、絶縁層20は拡散領域16の内部
(の間)でドリフト領域17上に横たわる。金属ゲート
21は層20上に被着されかつMOSゲートとして動作
するコンタクトを作成するためによく知られた方法で処
理される。金属層21は絶縁層20のすぐ下の拡散領域
16中のかつソース18とドリフト領域17との間に拡
張または延在している反転チャネル22を画定する。よ
く知られるようにコレクタ13、エミッタ19およびゲ
ート21の間に印加された電界によって適切に電圧が加
えられたとき、トランジスタ10はエミッタ19、ソー
ス18、反転チャネル22、ドリフト領域17、および
基板11からコレクタ13へ電流を伝導する。
タ10の特定の構造はシリコンカーバイド(SiC)工
業技術にとって適切ではなく、なぜなら、1800℃以
下の温度に対するSiCにおけるNおよびP型ドーパン
トの非常に小さい拡散係数により、DMOS工業技術は
SiCにおいて製造可能ではないからである。トランジ
スタ10を製造するための代替の方法はN+ソースおよ
びP−ベース(P−base)領域をつくるために拡散
の代わりにイオン注入を用いることによるものである。
この場合、しかしながら、AおよびBによって図1中で
示されるように、高電界が拡散領域16とドリフト領域
17との間の界面(P−ベースのコーナー/N−ドリフ
ト領域界面)にはもちろん絶縁層20とドープ構造15
との間の界面(酸化物/半導体界面)に存在する。シリ
コン材料系のDMOS絶縁ゲートバイポーラトランジス
タの場合では、点Bでの最大電界はシリコンのブレーク
ダウン電界強度(およそ0.2MV/cm)と同じくら
い高いだけでありかつ従って、点Aでの電界は常にゲー
ト酸化物における最大許容電界(およそ10MV/c
m)をかなり下回る。しかしながら、シリコンカーバイ
ドを基礎としたDMOS絶縁ゲートバイポーラトランジ
スタの場合では、点Bでの最大電界はシリコンカーバイ
ドのブレークダウン電界強度(およそ3MV/cm)と
同じくらい高くかつ従って、点Aでのゲート酸化物の電
界は5〜7MV/cmと同じくらい高いであろう。ゲー
トにおける電界のそのような高い値のため、高電界下の
酸化物の信頼性はシリコンカーバイド(SiC)に対し
て極めて乏しくかつ、従って、早期の酸化物の破壊がS
iC絶縁ゲートバイポーラトランジスタにおいて点Aで
生じるであろう。
図が本発明に従った絶縁ゲートバイポーラトランジスタ
30を図解している。トランジスタ30は上部表面32
を備えた半導体基板31を含んでおり、該基板は、第1
の型の導電性でドープされた、シリコン(silico
n)、炭化ケイ素またはシリコンカーバイド(sili
con carbide)、ヒ化ガリウムまたはガリウ
ムヒ素(gallium arsenide)、窒化ガ
リウムまたはガリウムナイトライド(gallium
nitride)などのようないずれの適切なまたは都
合のよい半導体材料とすることもできる。この好ましい
実施形態においては、基板31はシリコンカーバイドで
形成されかつP導電性で濃くまたは多量にドープ
(P+)される。金属の層33が基板31の下部または
後部面上に被着されかつ当業者によってよく知られた技
術によりオーミックコンタクトを形成するよう処理され
る。この実施形態においては、層33はトランジスタ3
0のためのコレクタターミナルまたは電極である。層3
3は製造工程の間のいずれの都合がよい時にも被着する
ことができかつこの記述は理解を容易にするためにこの
時点に含められていることが理解されるであろう。
るドープ構造35は、基板31の表面32上に配置され
そして基板の表面32と平行でかつ間隔をあけられた表
面37を画定する。埋込み領域36は基板31の表面3
2から延在しかつほぼ垂直なドープ構造35中のドリフ
ト領域40を画定するようにドープ構造35中に配置さ
れる。ドリフト領域40の厚みおよびドーピングは基本
的なデバイス物理(basic device phy
sics)に従って与えられたブレークダウン電圧を維
持するように設計される。更に、埋込み領域36はドリ
フト領域40と連通しかつドープ構造35の表面37に
隣接するドープ領域41を画定するようにドープ構造3
5中に配置される。埋込み領域36は2つの間隔をあけ
られた部分として図2に現われているが、トランジスタ
30は普通は閉じられた形態(closed form
ation)で構成され、すなわち埋込み領域36は上
面図(top plan)において円形状(circu
lar)、競馬場形状(race−track sha
ped)、蛇状(serpentine)などで現わ
れ、全てのそのような形態は従来技術でよく知られてい
ることが、当業者によって理解されるであろう。
形成されかつドープ構造35は反対の導電型を有する。
この特定の実施形態においては、基板31はP型の導電
性を有しそして、それゆえ、埋込み領域36はP型導電
性を有しかつドープ構造35はN型導電性を有する。従
って、基板31、ドープ構造35および埋込み領域36
はP−N−Pバイポーラトランジスタ34を形成する。
1と連通してドープ構造35上に配置される。この実施
形態においてはトランジスタ30のエミッタターミナル
である第2の電流ターミナル45は、第2の導電型で濃
くドープされる(N+)表面37に隣接した注入領域
(implant area)46を含んでいる。第2
の電流ターミナル45は、例えば、埋込み領域36とド
ープ構造35の表面37との間に延在しかつ注入領域4
6から間隔をあけられている注入領域47によって埋込
み領域36に電気的に結合される。金属層48は注入領
域46および注入領域47に電気的に接触して表面37
上に被着されかつ、金属層48と注入領域46および4
7との間にオーミックコンタクトを提供するためによく
知られた方法で処理される。
関係にドープ構造35の表面37上に配置される。一般
に、絶縁層50は注入領域46の中の(の間の)表面3
7上に横たわる。好ましい実施形態においては絶縁層5
0は表面37上に成長した酸化物または窒化物である。
ドープ領域41はn導電性材料であるので、その上に成
長した酸化物の質は比較的に良好でありかつ界面または
その下の材料中の固定電荷(fixed charge
s)に問題はない。金属層55は層50上に被着されか
つゲートターミナルとして動作するコンタクトを生じる
ためによく知られた方法で処理される。MOSゲートは
パワーデバイスにおけるより低い伝導チャネル抵抗(c
onduction channel resista
nce)のためにチャネル領域中の電流を制御するのに
(ショットキーゲートよりも)好ましい。また、MOS
ゲートは、例えば、ショットキーゲートよりも低いゲー
トリーク電流または漏れ電流を提供する。金属層55は
表面37に隣接するドープ領域41中に蓄積チャネル5
6を画定する。蓄積チャネル56はドリフト領域40と
注入領域46との間にゲートターミナルに隣接または近
接して横方向に延在している。よく知られる様にエミッ
タ、コレクタおよびゲートターミナルの間に印加された
電位によって適切に電圧を加えたとき、IGBTトラン
ジスタ30は、矢印57によって表わされるように、エ
ミッタ48の注入46から、蓄積チャネル56、ドリフ
ト領域40、および基板31を通してコレクタターミナ
ル33へ電流を伝導する。
ゲート制御が蓄積チャネル56を通して行なわれること
を除いては図1のDMOSのIGBT10とほとんど同
様である。蓄積チャネルの移動度は反転チャネルの移動
度よりも2〜3倍高いので、IGBT30は反転チャネ
ルMOSFETデバイスよりもより低いRONを有す
る。P埋込み領域36の存在はBで表わされた高電界領
域からのAで表わされたドリフト領域40におけるゲー
ト絶縁層50の完全なアイソレーションを提供する。I
GBT30においては、DIMOSまたはUMOS構造
とは違って、高電界および高温下のゲート酸化物(絶縁
層50)の信頼性の問題は完全に除去される。更に、I
GBT30のVBはドリフト領域40の厚みおよびドー
ピングによってもっぱら決定されかつ従って、SiCで
形成されたドリフト領域の本質的に優れた特性の最適な
使用を可能にする。これは、ゲートの下の酸化物の信頼
性がSiCにおける最大許容電界を決定しかつ従って、
ドリフト領域の期待されるVB以下にSiCデバイスの
VBを制限する、従来技術のDMOSまたはDIMOS
IGBTとは対照的である。N型チャネル領域における
全電荷(totalcharge)に依存して、蓄積チ
ャネルIGBT30はノーマリ(normally)−
オン(VT<0)またはノーマリ−オフ(VT>0)モ
ードのどちらに対しても設計できる。
図が本発明に従った絶縁ゲートバイポーラトランジスタ
30′の他の実施形態を図解している。図2に関連して
記述された構成要素と同様である図3に図解された実施
形態の構成要素は同様に番号付けされかつプライム(p
rime)が異なる実施形態を示すために全ての数字に
加えられている。トランジスタ30′は上部表面32′
とトランジスタ30′のためのコレクタターミナルとし
て底部または後部面上に被着された金属の層33′とを
備えた半導体基板31′を含んでいる。その中に配置さ
れた埋込み領域36′を有するドープ構造35′は、基
板31′の表面32′上に配置されそして表面32′と
平行でかつ間隔をあけられた表面37′を画定する。埋
込み領域36はドープ構造35′中に配置され、ドリフ
ト領域40′および該ドリフト領域40′と連通しかつ
ドープ構造35′の表面37′に隣接するドープ領域4
1′を画定する。一般に、基板31および31′、ドー
プ構造35および35′そして埋込み領域36および3
6′は同様にかつ現在記述されている方法で構成され
る。また、前に記述されたように、基板31′、ドープ
構造35′および埋込み領域36′はP−N−Pバイポ
ーラトランジスタ34′を形成する。
41′と連通してドープ構造35′上に配置される。こ
の実施形態においてはトランジスタ30′のエミッタタ
ーミナルである第2の電流ターミナル45′は、第1の
導電型で濃くドープされる(N+)表面37′に隣接す
る注入領域46′を含んでいる。この実施形態において
は、第2の電流ターミナル45′は、埋込み領域36′
とドープ構造35′の表面37′との間に延在しかつ注
入領域46′とドリフト領域40′との間に少なくとも
部分的に配置される注入領域47′によって、埋込み領
域36′に電気的に結合される。金属層48′は注入領
域46′および注入領域47′に電気的に接触して表面
37′上に被着されかつ、金属層48′と注入領域4
6′および47′との間にオーミックコンタクトを提供
するためによく知られた方法で処理される。
わる関係にドープ構造35′の表面37′上に配置され
る。一般に、絶縁層50′は注入領域46′の中の(の
間の)表面37′上に横たわる。好ましい実施形態にお
いては絶縁層50′は表面37′上に成長した酸化物ま
たは窒化物である。金属層55′が層50′上に被着さ
れかつゲートターミナルとして動作するコンタクトを生
じるためによく知られた方法で処理される。金属層5
5′は表面37′に隣接した注入領域47′中に反転チ
ャネル56′を画定する。反転チャネル56′はドリフ
ト領域40′と注入領域46′との間にゲートターミナ
ルに隣接して横方向に延在する。よく知られる様にエミ
ッタ、コレクタおよびゲートターミナルの間に印加され
る電位によって適切に電圧が加えられたとき、IGBT
トランジスタ30′は、矢印57′で示されるように、
エミッタ48′の注入46′から、反転チャネル5
6′、ドリフト領域40′、および基板31′を通って
コレクタターミナル33′に電流を伝導する。
OSゲート制御が反転チャネル56′を通して生じるこ
とを除いては、図1のDMOSIGBT10とほとんど
同様である。P埋込み領域36′の存在はBで示される
高電界からのAで示されるドリフト領域40′における
ゲート絶縁層50′の完全なアイソレーションを提供す
る。IGBT30′においては、DIMOSまたはUM
OS構造とは違って、高電界および高温下のゲート酸化
物(絶縁層50′)の信頼性の問題は完全に除去され
る。更に、IGBT30′のVBはドリフト領域40′
の厚みおよびドーピングによってもっぱら決定されかつ
従って、SiCで形成されるドリフト領域の本質的に優
れた特性の最適な使用を可能にする。これは、ゲートの
下の酸化物の信頼性がSiCにおける最大許容電界を決
定しかつ従って、ドリフト領域の期待されるVB以下に
SiCデバイスのVBを制限する、従来技術のDMOS
またはDIMOSIGBTと対照的である。反転チャネ
ルIGBT30′は一般にゼロVより大きなしきい値電
圧(threshold voltage:VT)を有
するように設計されかつVTは数ある因子の中でP−ベ
ース領域のドーピング、絶縁層50′の厚み、およびゲ
ート金属層55′の仕事関数に主として依存する。反転
層IGBT30′はSiバイポーラパワーデバイスのそ
れと非常に類似したゲート制御仕様(gate con
trol specification)でSiCのI
GBTの製造を可能にする。
0または30′における埋込み層36または36′を製
造するための一つの工程におけるいくつかの段階が図解
されている。図2および3におけるトランジスタ30ま
たは30′の構成要素と同様の構成要素はデバイスを比
較するのを助けるために同じ数字(プライムは簡単化の
ために省略した)で表わされる。特に図4を参照する
と、上部表面32を有する、この例ではシリコンカーバ
イド基板である半導体基板31が提供されかつ電流コン
タクト33が下部表面上に形成される。基板31はP導
電性で濃く(heavily)ドープされる。N導電性
で薄く(lightly)ドープされた比較的厚いエピ
タキシャル層(epitaxial layer)35
はよく知られる工程のいずれかを利用して表面32上に
エピタキシャル成長される。エピタキシャル層35は図
2および3に関連して記述されたドープ構造35を表わ
しかつ上部表面37を画定する。
れかのよく知られた方法でエピタキシャル層35の表面
37上に形成される。例えば、金属層とフォトレジスト
の組み合わせが表面37上に被着されそしてフォトレジ
ストを露出しかつそれから金属をエッチングするために
それを使用することによってパターン化される。パター
ン化された金属および残っているフォトレジストは、も
し都合がよければ、それからエピタキシャル層35中に
粒子(particles)を深く注入するためのマス
クとして使用され、それによって埋込み層36が形成さ
れる。埋込み層36はP+導電性を有しそしてこの導電
性を提供しかつ深く注入されるのが可能ないずれの材料
も使用できる。
表面は表面37の下におよそ0.2μmから0.3μm
の範囲にありかつ下部表面は表面37の下におよそ0.
7μmから1.1μmの範囲にある。また、埋込み層3
6の下部表面は基板31の表面32からは5μmから3
5μmの範囲にある。この例においては埋込み層36を
形成する粒子は望まれる深さを達成するために200K
eVから1MeVの範囲のエネルギーで5E15から5
E16の密度で注入される(矢印71で表わされる)。
埋込み層36が適切に形成されるとともに、注入マスク
70が除去される。
が前述のそれと同様の被着およびパターニングによって
形成される。この段階または工程においては注入マスク
72は、埋込み層36の直接的に上の領域73を除い
て、表面37全体を覆う。粒子は領域73を通して、埋
込み領域36によって画定されるドープ領域41中に注
入され、埋込み領域36からエピタキシャル層35の表
面37まで延在している濃くドープされたP導電性注入
領域47を形成する。注入領域47の長さ、または横方
向の寸法は注入領域47の選択された位置に依存し、か
つ図2または図3の実施形態のいずれかが製造されてい
る。粒子は5E15から5E16の範囲の密度および5
0KeVから300KeVの範囲のエネルギーでおよそ
0.2μmから0.3μmの範囲の深さに注入される。
前に説明されたように、注入領域47は、図3の実施形
態において反転チャネル56′を画定するためにはもち
ろん、埋込み領域36とエミッタターミナル45との間
の電気的な接続を形成するために提供される。
0または30′における埋込み層36または36′を製
造するための他の工程におけるいくつかの段階が図解さ
れている。図2および3におけるトランジスタ30また
は30′の構成要素と同様の構成要素はデバイスを比較
するのを助けるために同じ数字(プライムは簡単化のた
めに省略した)で表わされる。特に図7を参照すると、
上部表面32を有する半導体基板31が提供されかつ電
流コンタクト33が下部表面上に形成される。基板31
はP導電性で濃くドープされる。N導電性で薄くドープ
された第1のエピタキシャル層35aはよく知られた工
程のいずれかを利用して表面32上にエピタキシャル成
長される。エピタキシャル層35aは図2および3に関
連して記述されたドープ構造35の第1の部分を表わ
す。
プされた第2のエピタキシャル層35bがよく知られる
工程のいずれかを利用して第1のエピタキシャル層35
a上に成長される。エッチマスク80はフォトレジスト
または金属およびパターニングのようないずれかのよく
知られる技術でエピタキシャル層35bの上部表面上に
形成される。エッチマスク80はそれからエピタキシャ
ル層35bを通して開口をエッチングするために使用さ
れ、該開口は最後にドリフト領域40を画定するであろ
う。第3のエピタキシャル層35cがそれから層35b
上にそこを通る開口を含んでエピタキシャルに成長され
る。エピタキシャル層35bは比較的厚い(0.4μm
から0.9μm)ので、エピタキシャル層35b中の開
口(ドリフト領域40)によって生じるであろう不均一
性は、もし必要なら、付加的な(additiona
l)マスクおよび開口における成長段階または工程(g
rowth stage)で比較的簡単に補償でき、そ
の後マスクが除去されかつ完全な(complete)
層35cが、図9に図解されるように、成長される。注
入領域46および47はそれから前に説明されたように
完成される。
タ30または30′における埋込み層36または36′
を製造するための更に他の工程におけるいくつかの段階
が図解されている。図2および3におけるトランジスタ
30および30′の構成要素と同様の構成要素はデバイ
スおよび方法を比較するのを助けるために同じ数字(プ
ライムは簡単化のために省略した)で表わされる。この
実施形態においては再び図7の構造が出発点であると仮
定される。エピタキシャル層35aを成長した後(図
7)、埋込み層36がエピタキシャル層35a中にイオ
ン注入(ion−implantation)によって
形成され、そこを通してドリフト領域40を画定するよ
うイオン注入物または注入(ion implant)
をパターニングする。イオン注入は従来技術で知られる
標準的な技術のいずれを用いても行うことができ、一般
に注入マスク(図示せず)を含んでいる。チャネル層3
5cはそれから、図11に図解されるように、注入され
た埋込み層36およびドリフト領域40の上部上に成長
される。
Tが、縦または垂直方向のドリフト領域、MOSゲート
制御、横方向のゲートまたはチャネル領域、および蓄積
または反転チャネルを含んで開示される。更に、改善さ
れたIGBTはシリコン、シリコンカーバイド、ガリウ
ムヒ素、ガリウムナイトライド、または他のIII−V
材料系のいずれでも簡単に製造できる。一般に、SiC
材料系は、特に高電力(high power)用途に
対して、より低いオン抵抗のために好ましい。SiCの
DIMOSまたはUMOSデバイスに比較すれば、本手
法は高電界条件下のMOS酸化物(または他のゲート絶
縁層)の乏しい信頼性の問題を解決する。更に、電流制
御(current−controlled)デバイス
(例えばGTO)とは異なり、開示されたデバイスはい
ずれの複雑なゲート駆動回路(gate drive
circuitry)およびゲート制御のためのスナバ
(snubbers)も必要としない。MOSゲートサ
イリスタ(例えばMCT、MTO)に比較して、2−5
KVの用途に対しては、本IGBTの利点はより良好な
RON対スイッチング速度の交換条件(trade−o
ff)にある。
(2〜5KV)、高電流(10〜100A)および速い
スイッチング速度(>200KHz)を備えたデバイス
を必要とする用途に対して代替の(alternati
ve)SiCの手法よりもかなり改善された性能を提供
する。縦方向のドリフト領域はより高いチャネル密度お
よび半導体基板の不動産または面積(real est
ate)における実質的な節約を提供する。MOSゲー
ト制御はより高いトランスコンダクタンス(trans
conductance)および低減されたゲートリー
ク電流を提供する。横方向ゲートまたはチャネル領域は
改善された酸化物および酸化物(SiC/SiO2)界
面へ改善されたエピタキシャル層を提供する。従って、
低いオン抵抗、良好なスイッチング特性、低いリーク電
流、および高いチャネル密度を備えた新しくかつ改善さ
れたIGBTが開示された。
単純化された断面図である。
スタの一実施形態の単純化された断面図である。
スタの他の実施形態の単純化された断面図である。
スタを製造する方法におけるある段階を示した断面図で
ある。
スタを製造する方法におけるある段階を示した断面図で
ある。
スタを製造する方法におけるある段階を示した断面図で
ある。
スタを製造する他の方法におけるある段階を示した断面
図である。
スタを製造する他の方法におけるある段階を示した断面
図である。
スタを製造する他の方法におけるある段階を示した断面
図である。
ジスタを製造する他の方法におけるある段階を示した断
面図である。
ジスタを製造する他の方法におけるある段階を示した断
面図である。
Claims (3)
- 【請求項1】 絶縁ゲートバイポーラトランジスタ(3
0)であって、 第1の表面(32)および反対側の表面を有する第1導
電型を備えた半導体基板(31)であって、前記反対側
の表面上に配置された第1の電流ターミナル(33)を
備えるもの、 その中に配置された第1導電型を備えた埋込み領域(3
6)を有する第2導電型を備えたドープ構造(35)で
あって、該ドープ構造(35)は前記基板(31)の第
1の表面(32)上に配置されそして前記基板(31)
の第1の表面(32)と平行でかつ間隔をあけられた表
面(37)を画定し、前記埋込み領域(36)は前記ド
ープ構造(35)中に配置されて前記基板(31)の第
1の表面(32)から延在しかつほぼ垂直なドープ構造
(35)中のドリフト領域(40)を画定し、前記埋込
み領域(36)は更に前記ドープ構造(35)中に配置
されて前記ドリフト領域(40)に連通しかつ前記ドー
プ構造(35)の前記表面(37)に隣接するドープ領
域(41)を画定するもの、 を具備し、前記基板(31)および前記埋込み領域(3
6)はバイポーラトランジスタ(34)を画定するよう
にそれらの間に配置される前記ドープ構造(35)の一
部分を有し、前記絶縁ゲートバイポーラトランジスタ
(30)はさらに、 前記ドープ領域(41)に連通する前記ドープ構造(3
5)中の第2導電型の第1の注入領域(46)と該第1
の注入領域(46)および前記埋込み領域(36)に連
通する前記ドープ構造(35)上に配置された電気的コ
ンタクト(48)とを含んでいる第2の電流ターミナル
(45)、 前記ドープ領域(41)上に横たわる前記ドープ構造
(35)の表面(37)上に配置された絶縁層(5
0)、および前記ドープ領域(41)中に伝導チャネル
(56)を画定するように前記絶縁層(50)上に配置
された制御ターミナル(55)であって、前記伝導チャ
ネル(56)は前記制御ターミナル(55)に隣接して
横方向に延在しかつ前記ドリフト領域(40)および前
記第1の注入領域(46)に連通するもの、 を具備することを特徴とする絶縁ゲートバイポーラトラ
ンジスタ(30)。 - 【請求項2】 シリコンカーバイド絶縁ゲートバイポー
ラトランジスタ(30)であって、 第1の表面(32)および反対側の表面を有する第1導
電型を備えた半導体基板(31)であって、前記反対側
の表面上に配置された第1の電流ターミナル(33)を
備えるもの、 その中に配置された第1導電型の埋込み領域(36)を
有する第2導電型を備えたドープエピタキシャル構造
(35)であって、該エピタキシャル構造(35)は前
記基板(31)の第1の表面(32)上に配置されそし
て前記基板(31)の第1の表面(32)と平行でかつ
間隔をあけられた表面(37)を画定し、前記埋込み領
域(36)は前記エピタキシャル構造(35)中に配置
されて前記基板(31)の第1の表面(32)から延在
しかつほぼ垂直な前記エピタキシャル構造(35)中の
ドリフト領域(40)を画定し、前記埋込み領域(3
6)は更に前記エピタキシャル構造(35)中に配置さ
れて前記ドリフト領域(40)に連通しかつ前記エピタ
キシャル構造(35)の前記表面(37)に隣接する横
方向に延在しているドープ領域(41)を画定するも
の、 を具備し、前記基板(31)および前記埋込み領域(3
6)はバイポーラトランジスタ(34)を画定するよう
にそれらの間に配置される前記エピタキシャル構造(3
5)の一部分を有し、前記シリコンカーバイド絶縁ゲー
トバイポーラトランジスタ(30)はさらに、 前記ドープ領域(41)に連通する前記エピタキシャル
構造(35)中の第2導電型の第1の注入領域(46)
と該第1の注入領域(46)および前記埋込み領域(3
6)に連通する前記エピタキシャル構造(35)上に配
置された電気的コンタクト(48)とを含んでいる第2
の電流ターミナル(45)、 前記ドープ領域(41)上に横たわる前記エピタキシャ
ル構造(35)の表面(37)上に形成された酸化物お
よび窒化物のうちの一つを含んでいる誘電体層(5
0)、および制御ターミナルを形成しかつ前記ドープ領
域(41)中に伝導チャネル(56)を画定するように
前記誘電体層(50)上に配置された金属層(55)で
あって、前記伝導チャネル(56)は前記制御ターミナ
ルに隣接して横方向に延在しかつ前記ドリフト領域(4
0)および前記第2の電流ターミナル(45)に連通す
るもの、 を具備することを特徴とするシリコンカーバイド絶縁ゲ
ートバイポーラトランジスタ(30)。 - 【請求項3】 絶縁ゲートバイポーラトランジスタを製
造する方法であって、 第1の表面(32)および反対側の表面を有する第1導
電型を備えた半導体基板(31)を提供しかつ前記反対
側の表面上に第1の電流ターミナル(33)を配置する
段階、 第2導電型を備えかつその中に配置された第1導電型を
備えた埋込み領域(36)を有するドープ構造(35)
を形成しおよび前記基板(31)の第1の表面(32)
上に前記ドープ構造(35)を配置し、前記基板(3
1)の第1の表面(32)と平行でかつ間隔をあけられ
た表面(37)を備えた前記ドープ構造(35)を形成
し、前記基板(31)の第1の表面(32)から延在し
かつほぼ垂直な前記ドープ構造(35)中のドリフト領
域(40)を画定するように前記ドープ構造(35)中
に前記埋込み領域(36)を配置し、そして更に前記ド
リフト領域(40)に連通しかつ前記ドープ構造(3
5)の前記表面(37)に隣接するドープ領域(41)
を画定するように前記ドープ構造(35)中に前記埋込
み領域(36)を配置し、更にバイポーラトランジスタ
(34)を画定するように前記埋込み領域(36)と前
記基板(31)との間に配置された前記ドープ構造(3
5)の一部分を備えて前記埋込み領域(36)を配置す
る段階、 前記ドープ領域(41)に連通する前記ドープ構造(3
5)中の第2導電型の第1の注入領域(46)を注入し
かつ前記第1の注入領域(46)および前記埋込み領域
(36)に連通する前記ドープ構造(35)上の電気的
コンタクト(48)を配置して第2の電流ターミナル
(45)を形成する段階、 前記ドープ領域(41)上に横たわる前記ドープ構造
(35)の表面(37)上に絶縁層(50)を配置する
段階、および前記ドープ領域(41)中に伝導チャネル
(56)を画定するように前記絶縁層(50)上に制御
ターミナル(55)を配置し、前記制御ターミナル(5
5)に隣接しかつ前記ドリフト領域(40)および前記
第2の電流ターミナル(45)の前記第1の注入領域
(46)に連通して横方向に前記伝導チャネル(56)
を延在させる段階、 を具備することを特徴とする絶縁ゲートバイポーラトラ
ンジスタを製造する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/829,035 US5917204A (en) | 1997-03-31 | 1997-03-31 | Insulated gate bipolar transistor with reduced electric fields |
US08/829,035 | 1997-03-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10284733A true JPH10284733A (ja) | 1998-10-23 |
JP4159651B2 JP4159651B2 (ja) | 2008-10-01 |
Family
ID=25253363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10007398A Expired - Fee Related JP4159651B2 (ja) | 1997-03-31 | 1998-03-27 | 低減された電界を備えた絶縁ゲートバイポーラトランジスタ |
Country Status (3)
Country | Link |
---|---|
US (1) | US5917204A (ja) |
EP (1) | EP0869558A3 (ja) |
JP (1) | JP4159651B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001291869A (ja) * | 2000-04-06 | 2001-10-19 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
WO2005091372A1 (ja) * | 2004-03-22 | 2005-09-29 | The Kansai Electric Power Co., Inc. | 電圧制御型半導体装置 |
JPWO2004036655A1 (ja) * | 2002-10-18 | 2006-03-16 | 独立行政法人産業技術総合研究所 | 炭化ケイ素半導体装置及びその製造方法 |
JP2010245389A (ja) * | 2009-04-08 | 2010-10-28 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 |
JP6123941B1 (ja) * | 2016-10-03 | 2017-05-10 | 富士電機株式会社 | 縦型半導体装置およびその製造方法 |
JP2018182197A (ja) * | 2017-04-19 | 2018-11-15 | 株式会社豊田中央研究所 | 窒化物半導体装置とその製造方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2816113A1 (fr) * | 2000-10-31 | 2002-05-03 | St Microelectronics Sa | Procede de realisation d'une zone dopee dans du carbure de silicium et application a une diode schottky |
DE10117801B4 (de) | 2001-04-10 | 2005-12-22 | Robert Bosch Gmbh | Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren |
US6534857B1 (en) * | 2001-11-02 | 2003-03-18 | Northrop Grumman Corporation | Thermally balanced power transistor |
JP4166010B2 (ja) * | 2001-12-04 | 2008-10-15 | 富士電機デバイステクノロジー株式会社 | 横型高耐圧mosfet及びこれを備えた半導体装置 |
CN102005473B (zh) * | 2009-08-28 | 2012-10-17 | 比亚迪股份有限公司 | 具有改进终端的igbt |
JP2012174927A (ja) * | 2011-02-22 | 2012-09-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US8829609B2 (en) * | 2011-07-28 | 2014-09-09 | Stmicroelectronics S.R.L. | Insulated gate semiconductor device with optimized breakdown voltage, and manufacturing method thereof |
JP2014531752A (ja) | 2011-09-11 | 2014-11-27 | クリー インコーポレイテッドCree Inc. | 改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール |
US9640617B2 (en) * | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
GB2530284A (en) * | 2014-09-17 | 2016-03-23 | Anvil Semiconductors Ltd | High voltage semiconductor devices |
CN106098761B (zh) * | 2016-06-29 | 2019-06-07 | 黄嘉杰 | 一种绝缘栅双极型晶体管结构及其制造方法 |
GB2561388B (en) | 2017-04-13 | 2019-11-06 | Raytheon Systems Ltd | Silicon carbide integrated circuit |
CN110444587B (zh) * | 2019-08-21 | 2023-01-03 | 江苏中科君芯科技有限公司 | 具有埋层的终端结构 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2611338C3 (de) * | 1976-03-17 | 1979-03-29 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Feldeffekttransistor mit sehr kurzer Kanallange |
US4454523A (en) * | 1981-03-30 | 1984-06-12 | Siliconix Incorporated | High voltage field effect transistor |
FR2586861B1 (fr) * | 1985-09-05 | 1987-11-13 | Centre Nat Rech Scient | Dispositif integre mos-bipolaire normalement passant. |
JPS63186475A (ja) * | 1987-01-29 | 1988-08-02 | Nissan Motor Co Ltd | 電導度変調形mosfet |
EP0627761B1 (en) * | 1993-04-30 | 2001-11-21 | Texas Instruments Incorporated | Epitaxial overgrowth method and devices |
EP0683529B1 (en) * | 1994-05-19 | 2003-04-02 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno | Power integrated circuit ("PIC") structure with a vertical IGBT, and manufacturing process thereof |
DE4430732C2 (de) * | 1994-08-30 | 1998-07-02 | Daimler Benz Ag | Vertikaler Feldeffekt-Transistor hoher Leistung und Verfahren zu dessen Herstellung |
JP3158973B2 (ja) * | 1995-07-20 | 2001-04-23 | 富士電機株式会社 | 炭化けい素縦型fet |
DE19534154C2 (de) * | 1995-09-14 | 2001-06-28 | Siemens Ag | Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement |
-
1997
- 1997-03-31 US US08/829,035 patent/US5917204A/en not_active Expired - Fee Related
-
1998
- 1998-03-18 EP EP98104864A patent/EP0869558A3/en not_active Withdrawn
- 1998-03-27 JP JP10007398A patent/JP4159651B2/ja not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001291869A (ja) * | 2000-04-06 | 2001-10-19 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JPWO2004036655A1 (ja) * | 2002-10-18 | 2006-03-16 | 独立行政法人産業技術総合研究所 | 炭化ケイ素半導体装置及びその製造方法 |
JP2011023757A (ja) * | 2002-10-18 | 2011-02-03 | National Institute Of Advanced Industrial Science & Technology | 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法 |
WO2005091372A1 (ja) * | 2004-03-22 | 2005-09-29 | The Kansai Electric Power Co., Inc. | 電圧制御型半導体装置 |
US7626232B2 (en) | 2004-03-22 | 2009-12-01 | The Kansai Electric Power Co., Inc. | Voltage-controlled semiconductor device |
JP2010245389A (ja) * | 2009-04-08 | 2010-10-28 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 |
JP6123941B1 (ja) * | 2016-10-03 | 2017-05-10 | 富士電機株式会社 | 縦型半導体装置およびその製造方法 |
JP2018060855A (ja) * | 2016-10-03 | 2018-04-12 | 富士電機株式会社 | 縦型半導体装置およびその製造方法 |
US10181514B2 (en) | 2016-10-03 | 2019-01-15 | Fuji Electric Co., Ltd. | Vertical semiconductor device and manufacturing method thereof |
JP2018182197A (ja) * | 2017-04-19 | 2018-11-15 | 株式会社豊田中央研究所 | 窒化物半導体装置とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP0869558A3 (en) | 1999-07-21 |
JP4159651B2 (ja) | 2008-10-01 |
US5917204A (en) | 1999-06-29 |
EP0869558A2 (en) | 1998-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5917203A (en) | Lateral gate vertical drift region transistor | |
US5233215A (en) | Silicon carbide power MOSFET with floating field ring and floating field plate | |
US6303410B1 (en) | Methods of forming power semiconductor devices having T-shaped gate electrodes | |
US7118970B2 (en) | Methods of fabricating silicon carbide devices with hybrid well regions | |
JP4143134B2 (ja) | 無ラッチアップ型パワーmos−バイポーラートランジスター | |
JP5295274B2 (ja) | イオン注入及び側方拡散による炭化シリコンパワーデバイスの自己整列的な製造方法 | |
US7414268B2 (en) | High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities | |
JP4159651B2 (ja) | 低減された電界を備えた絶縁ゲートバイポーラトランジスタ | |
US5879967A (en) | Methods forming power semiconductor devices having latch-up inhibiting regions | |
JP2002203967A (ja) | 半導体素子 | |
CN103681827A (zh) | 具有嵌入式发射极短路触点的快速切换igbt及其制作方法 | |
US20230261073A1 (en) | Semiconductor power devices having multiple gate trenches and methods of forming such devices | |
KR20000029577A (ko) | 선형전류-전압특성을가지는반도체부품 | |
JPH09503626A (ja) | 高いラッチアップ耐性を備えた炭化ケイ素ベースのmis構造 | |
JP4965756B2 (ja) | 半導体装置 | |
JP2019050240A (ja) | 半導体装置および半導体装置の製造方法 | |
US20220238698A1 (en) | Mos-gated trench device using low mask count and simplified processing | |
US5780878A (en) | Lateral gate, vertical drift region transistor | |
WO1997036316A2 (en) | A FIELD CONTROLLED SEMICONDUCTOR DEVICE OF SiC AND A METHOD FOR PRODUCTION THEREOF | |
US11769828B2 (en) | Gate trench power semiconductor devices having improved deep shield connection patterns | |
JP2023529342A (ja) | 段階的な横方向ドーピングを有する半導体パワーデバイスおよびそのようなデバイスを形成する方法 | |
JP3541832B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
CN118136677B (zh) | 平面栅型功率金属-氧化物场效应晶体管以及功率器件 | |
KR100492981B1 (ko) | 래터럴 이중확산 모스 트랜지스터 및 그 제조방법 | |
US11682709B2 (en) | Interface layer control methods for semiconductor power devices and semiconductor devices formed thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050310 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071116 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080716 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |