JPH10284522A - 平型半導体装置 - Google Patents
平型半導体装置Info
- Publication number
- JPH10284522A JPH10284522A JP9089540A JP8954097A JPH10284522A JP H10284522 A JPH10284522 A JP H10284522A JP 9089540 A JP9089540 A JP 9089540A JP 8954097 A JP8954097 A JP 8954097A JP H10284522 A JPH10284522 A JP H10284522A
- Authority
- JP
- Japan
- Prior art keywords
- spring
- contact terminal
- unit
- chip
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L2224/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】組立工数が少なく、且つ、素子輸送時の振動、
衝撃などに対し、位置ずれが起きにくいばねを有する平
型半導体装置を提供すること。 【解決手段】外形がほぼ正方形の環状のばね材を折り曲
げて単位ばね３１とし、この単位ばね３１を外枠３２で
互いに接続して、一体型ばね３０を形成し、この一体型
ばね３０の外枠３２と単位ばね３１の足部３５を平型半
導体装置の上部板と接触させ、単位ばね３１の頂点３３
をコンタクト端子体と接触させる。
衝撃などに対し、位置ずれが起きにくいばねを有する平
型半導体装置を提供すること。 【解決手段】外形がほぼ正方形の環状のばね材を折り曲
げて単位ばね３１とし、この単位ばね３１を外枠３２で
互いに接続して、一体型ばね３０を形成し、この一体型
ばね３０の外枠３２と単位ばね３１の足部３５を平型半
導体装置の上部板と接触させ、単位ばね３１の頂点３３
をコンタクト端子体と接触させる。
Description
【０００１】
【発明の属する技術分野】この発明は、絶縁ゲート型バ
イポーラトランジスタやフリーホイールダイオードな
ど、対向する二つの主面にそれぞれ第一、第二の主電極
を有する半導体チップを組み込み、上下に主電極をもつ
平型半導体装置に関する。
イポーラトランジスタやフリーホイールダイオードな
ど、対向する二つの主面にそれぞれ第一、第二の主電極
を有する半導体チップを組み込み、上下に主電極をもつ
平型半導体装置に関する。
【０００２】
【従来の技術】絶縁ゲート型バイポーラトランジスタ
（以下ＩＧＢＴと略す）は、電圧駆動型で扱い易く、ま
た少数キャリアの注入による伝導度変調によりオン電圧
が小さい等の特長があり、パワースイッチングデバイス
として、モータのＰＷＭ制御インバータなどに幅広く使
われている。そして、最近の市場の要求は、大容量化へ
と向かってきている。このような中で、ＩＧＢＴの大容
量化のために、一個のチップを大容量化する他に、チッ
プを複数個、同一パッケージ内に集積したモジュール構
造が採用されてきている。
（以下ＩＧＢＴと略す）は、電圧駆動型で扱い易く、ま
た少数キャリアの注入による伝導度変調によりオン電圧
が小さい等の特長があり、パワースイッチングデバイス
として、モータのＰＷＭ制御インバータなどに幅広く使
われている。そして、最近の市場の要求は、大容量化へ
と向かってきている。このような中で、ＩＧＢＴの大容
量化のために、一個のチップを大容量化する他に、チッ
プを複数個、同一パッケージ内に集積したモジュール構
造が採用されてきている。
【０００３】ところで、ＩＧＢＴのようなＭＯＳ（金属
−酸化膜−半導体）構造の制御電極をもつパワーデバイ
スでは、半導体チップの一主面上にエミッタ電極とゲー
ト電極とが並んで作られている。このために、ＩＧＢＴ
チップをパッケージ容器に組み込む場合に、下面側に作
られたコレクタ電極は、ＩＧＢＴチップを放熱体兼用の
金属ベース上にマウントして外部に引き出すことができ
るが、エミッタ電極と、ゲート電極とは別々に外部リー
ド端子を介して引き出す必要がある。そこで、従来のパ
ッケージ組立構造では、前記の金属ベースとともにパッ
ケージ容器の上面側にエミッタ、ゲート用の外部リード
端子を装備しエミッタ電極と外部リード端子、およびゲ
ート電極と外部リード端子との間に線径３００μm 程度
のアルミニウム導線をワイヤボンディングして、引き出
すようにしていた。ところで、前記した従来の組立構造
では、コレクタ側からの放熱はできるが、エミッタ側か
らの放熱は殆ど行われないために電流容量が大幅に制限
される。また、大電流容量のものではエミッタ電極に接
続したボンディングワイヤの本数も多くなり、特に複数
個のＩＧＢＴチップを同一パッケージ内に組み込んでモ
ジュール化した構成では、ワイヤ本数が数百本にもおよ
ぶため、内部配線インダクタンスが増大して、スイッチ
ング動作時に大きなサージが発生するといった問題や、
信頼性的な問題なども発生する。
−酸化膜−半導体）構造の制御電極をもつパワーデバイ
スでは、半導体チップの一主面上にエミッタ電極とゲー
ト電極とが並んで作られている。このために、ＩＧＢＴ
チップをパッケージ容器に組み込む場合に、下面側に作
られたコレクタ電極は、ＩＧＢＴチップを放熱体兼用の
金属ベース上にマウントして外部に引き出すことができ
るが、エミッタ電極と、ゲート電極とは別々に外部リー
ド端子を介して引き出す必要がある。そこで、従来のパ
ッケージ組立構造では、前記の金属ベースとともにパッ
ケージ容器の上面側にエミッタ、ゲート用の外部リード
端子を装備しエミッタ電極と外部リード端子、およびゲ
ート電極と外部リード端子との間に線径３００μm 程度
のアルミニウム導線をワイヤボンディングして、引き出
すようにしていた。ところで、前記した従来の組立構造
では、コレクタ側からの放熱はできるが、エミッタ側か
らの放熱は殆ど行われないために電流容量が大幅に制限
される。また、大電流容量のものではエミッタ電極に接
続したボンディングワイヤの本数も多くなり、特に複数
個のＩＧＢＴチップを同一パッケージ内に組み込んでモ
ジュール化した構成では、ワイヤ本数が数百本にもおよ
ぶため、内部配線インダクタンスが増大して、スイッチ
ング動作時に大きなサージが発生するといった問題や、
信頼性的な問題なども発生する。
【０００４】そこで、前記のワイヤボンディング構造に
よる放熱性、配線インダクタンスの問題解消を狙って、
平型半導体と同様にＩＧＢＴチップを平型パッケージに
組み込み、その主面に形成されたエミッタ電極、コレク
タ電極をそれぞれパッケージの上下面に露出する電極板
に面接触させて引き出すようにすることが考えられる。
しかしながら、ＩＧＢＴはゲート電極にパッケージ側の
電極板を加圧接触させると、ゲート構造に加圧力が加わ
って、応力の生じる恐れがあり、従来の平型半導体装置
のままでは実用に供し得ない。
よる放熱性、配線インダクタンスの問題解消を狙って、
平型半導体と同様にＩＧＢＴチップを平型パッケージに
組み込み、その主面に形成されたエミッタ電極、コレク
タ電極をそれぞれパッケージの上下面に露出する電極板
に面接触させて引き出すようにすることが考えられる。
しかしながら、ＩＧＢＴはゲート電極にパッケージ側の
電極板を加圧接触させると、ゲート構造に加圧力が加わ
って、応力の生じる恐れがあり、従来の平型半導体装置
のままでは実用に供し得ない。
【０００５】このため、ＭＯＳ構造のデバイスのエミッ
タ側にＭＯＳ構造をつくらずに電流通路と放熱を目的と
した、集電極とよばれる部分を設け、その集電極上に、
コンタクト端子体を位置決めガイドによって正確に配置
する方法が取られている。図４は、従来の平型半導体装
置の要部構成図で、同図（ａ）は断面図、同図（ｂ）は
上部板を除いた平面図である。図４において、上部板７
と下部板８との間に、下から基板９、基板９にはんだ１
０によってはんだ付けされたチップ１、コンタクト端子
体４のそれぞれが位置決めガイド１１によって、位置決
めされている。１２は上部板７と下部板８とに固着さ
れ、ＩＧＢＴチップ１を包含する絶縁環である。ばね１
５はコンタクト端子体４の上部凸部１４で位置決めさ
れ、このばね１５が上部板７とコンタクト端子体４とを
押さえつけている。使用時は、上部板７と下部板８とに
圧力を加えることにより、チップ１とコンタクト端子体
４の間で良好な面接触を得ている。前記のばね１５は各
コンタクト端子体４に一個づつ独立して挿入されてい
る。
タ側にＭＯＳ構造をつくらずに電流通路と放熱を目的と
した、集電極とよばれる部分を設け、その集電極上に、
コンタクト端子体を位置決めガイドによって正確に配置
する方法が取られている。図４は、従来の平型半導体装
置の要部構成図で、同図（ａ）は断面図、同図（ｂ）は
上部板を除いた平面図である。図４において、上部板７
と下部板８との間に、下から基板９、基板９にはんだ１
０によってはんだ付けされたチップ１、コンタクト端子
体４のそれぞれが位置決めガイド１１によって、位置決
めされている。１２は上部板７と下部板８とに固着さ
れ、ＩＧＢＴチップ１を包含する絶縁環である。ばね１
５はコンタクト端子体４の上部凸部１４で位置決めさ
れ、このばね１５が上部板７とコンタクト端子体４とを
押さえつけている。使用時は、上部板７と下部板８とに
圧力を加えることにより、チップ１とコンタクト端子体
４の間で良好な面接触を得ている。前記のばね１５は各
コンタクト端子体４に一個づつ独立して挿入されてい
る。
【０００６】図５はＩＧＢＴチップのエミッタ側の平面
図である。エミッタ電極と接続されたＭＯＳ構造を持た
ない集電極２が配置され、この集電極２にコンタクト端
子体が加圧接触される構造となっている。他に、ゲート
電極と接続され、ゲートリードを取り出すためのゲート
パッド３が設けられている。図６はコンタクト端子体の
要部構造図で、同図（ａ）は平面図、同図（ｂ）は断面
図である。図６において、コンタクト端子体４は、ＩＧ
ＢＴチップのエミッタ側を加圧するために設けた凸状の
チップ加圧部５と、その対向する面に上部凸部１４が設
けられている。本コンタクト端子の構造としては、上部
凸部１４がチップ加圧部５の外側を結んだ線を対向する
面に投影した線の範囲内に設けられている。このコンタ
クト端子体４は、電流通路と冷却体とを兼ねている。
図である。エミッタ電極と接続されたＭＯＳ構造を持た
ない集電極２が配置され、この集電極２にコンタクト端
子体が加圧接触される構造となっている。他に、ゲート
電極と接続され、ゲートリードを取り出すためのゲート
パッド３が設けられている。図６はコンタクト端子体の
要部構造図で、同図（ａ）は平面図、同図（ｂ）は断面
図である。図６において、コンタクト端子体４は、ＩＧ
ＢＴチップのエミッタ側を加圧するために設けた凸状の
チップ加圧部５と、その対向する面に上部凸部１４が設
けられている。本コンタクト端子の構造としては、上部
凸部１４がチップ加圧部５の外側を結んだ線を対向する
面に投影した線の範囲内に設けられている。このコンタ
クト端子体４は、電流通路と冷却体とを兼ねている。
【０００７】図７は従来のばね１５の斜視図である。外
形がほぼ正方形の環状のばね材を折り曲げ、ばねとし
た。このばね１５をコンタクト端子体４の上部凸部１４
に合わせて組み立てられる。この場合頂点３３が上部板
７に足部３５がコンタクト端子体４に接触する。またア
ーム部３４がばね作用をする。
形がほぼ正方形の環状のばね材を折り曲げ、ばねとし
た。このばね１５をコンタクト端子体４の上部凸部１４
に合わせて組み立てられる。この場合頂点３３が上部板
７に足部３５がコンタクト端子体４に接触する。またア
ーム部３４がばね作用をする。
【０００８】
【発明が解決しようとする課題】前記のように、各半導
体チップに独立した一個のばねを装着すると、組立工数
が増大する。また素子輸送時に、振動や衝撃などでばね
が位置ずれを起こして、半導体チップを破損する不具合
を生じる。本発明の目的は、前記の課題を解決して、組
立工数が少なく、且つ、素子輸送時の振動、衝撃などに
対し、位置ずれが起きにくいばねを有する平型半導体装
置を提供することにある。
体チップに独立した一個のばねを装着すると、組立工数
が増大する。また素子輸送時に、振動や衝撃などでばね
が位置ずれを起こして、半導体チップを破損する不具合
を生じる。本発明の目的は、前記の課題を解決して、組
立工数が少なく、且つ、素子輸送時の振動、衝撃などに
対し、位置ずれが起きにくいばねを有する平型半導体装
置を提供することにある。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体素子は、二つの主面にそれぞれ第
一、第二の主電極を有する複数個の半導体チップと、そ
の半導体チップの第一の主電極に接触する凸状のチップ
加圧部をもち、コンタクト端子体のチップ加圧部のある
面と対向する面に、チップ加圧部の外周を結んだ線をそ
の面に投影した線より内側に凸部を有し、各コンタクト
端子体の周囲に配置され、各半導体チップにそれぞれ対
応する個別のコンタクト端子体と、それらの半導体チッ
プとコンタクト端子体とを上下から挟む上部板と下部板
と、それら上部板と下部板とに固着され半導体チップを
包含する絶縁環とを備え、上部板と下部板とに加圧しな
い状態で、各コンタクト端子体を各半導体チップに押し
つける単位ばねとを備えるものにおいて、各単位ばねが
互いに接続される一体型ばねである構成とする。
めに、本発明の半導体素子は、二つの主面にそれぞれ第
一、第二の主電極を有する複数個の半導体チップと、そ
の半導体チップの第一の主電極に接触する凸状のチップ
加圧部をもち、コンタクト端子体のチップ加圧部のある
面と対向する面に、チップ加圧部の外周を結んだ線をそ
の面に投影した線より内側に凸部を有し、各コンタクト
端子体の周囲に配置され、各半導体チップにそれぞれ対
応する個別のコンタクト端子体と、それらの半導体チッ
プとコンタクト端子体とを上下から挟む上部板と下部板
と、それら上部板と下部板とに固着され半導体チップを
包含する絶縁環とを備え、上部板と下部板とに加圧しな
い状態で、各コンタクト端子体を各半導体チップに押し
つける単位ばねとを備えるものにおいて、各単位ばねが
互いに接続される一体型ばねである構成とする。
【００１０】前記の単位ばねが互いに接続される一体型
ばねとすることで、組立工数を減じ、製造コストを低減
できる。また、単位ばねが互いに接続されず、独立して
いる場合と比べて、輸送時の振動等で単位ばねが位置ず
れを起こす確率を大幅に低減できる。また前記の単位ば
ねが環状で、且つ、折れ曲がった板ばねで形成されると
よい。
ばねとすることで、組立工数を減じ、製造コストを低減
できる。また、単位ばねが互いに接続されず、独立して
いる場合と比べて、輸送時の振動等で単位ばねが位置ず
れを起こす確率を大幅に低減できる。また前記の単位ば
ねが環状で、且つ、折れ曲がった板ばねで形成されると
よい。
【００１１】このように、板ばねとすることで、小さな
ばねの厚みで所定の加圧力が得られる。また、折れ曲が
った板ばねの頂点が所定の幅で切り離されていると効果
的である。このようにすると、加圧力よる板ばねの変形
がスムーズに行われる。
ばねの厚みで所定の加圧力が得られる。また、折れ曲が
った板ばねの頂点が所定の幅で切り離されていると効果
的である。このようにすると、加圧力よる板ばねの変形
がスムーズに行われる。
【００１２】
【発明の実施の形態】図１はこの発明の一実施例の平型
半導体装置の構成図で、同図（ａ）はＩＧＢＴチップを
実装した平型半導体装置の要部断面図、同図（ｂ）は同
図（ａ）の平型半導体装置の上部板を除いた状態の要部
平面図である。図１（ａ）において、セラミック製の絶
縁環１２と、それに固着されたベロー部をもつ上部板
７、下部板８からなるパッケージ内に、下から下部板８
と上部板７との間に、基板９、基板９にはんだ１０によ
りはんだ付けされたチップ１およびコンタクト端子体４
がそれぞれ位置決めガイド１１によって、正確に位置決
めされ、単位ばね３１を有する一体型ばね３０がコンタ
クト端子体４の上部凸部１４の周囲に挿入されて位置決
めされている。基板９は図示されない手段によって、パ
ッケージの下部板７に位置決めされている。１６は半田
逃げ部である。位置決めガイド１１は基板９に設けられ
た溝１３によって位置決めされている。それぞれのコン
タクト端子体４が素子加圧時以外でも、一体型ばね３０
によってパッケージ内で予備加圧されている。使用時
は、上部板７と下部板８とに、この予備加圧以上の圧力
を加えることにより、チップ１とコンタクト端子体４と
の間で良好な面接触を得る。なお、ＩＧＢＴチップ１の
ゲート電極は、コンタクト端子体４と位置決めガイド１
１の穴を通って、基板９上に設けられた図示されていな
い絶縁端子を介して絶縁環１２のゲート端子１７にワイ
ヤボンディングされている。前述のようにＩＧＢＴは電
圧駆動型であり、ゲート信号は僅かな電流ですむので、
ゲートリードはワイヤボンディング方式でも構わない。
半導体装置の構成図で、同図（ａ）はＩＧＢＴチップを
実装した平型半導体装置の要部断面図、同図（ｂ）は同
図（ａ）の平型半導体装置の上部板を除いた状態の要部
平面図である。図１（ａ）において、セラミック製の絶
縁環１２と、それに固着されたベロー部をもつ上部板
７、下部板８からなるパッケージ内に、下から下部板８
と上部板７との間に、基板９、基板９にはんだ１０によ
りはんだ付けされたチップ１およびコンタクト端子体４
がそれぞれ位置決めガイド１１によって、正確に位置決
めされ、単位ばね３１を有する一体型ばね３０がコンタ
クト端子体４の上部凸部１４の周囲に挿入されて位置決
めされている。基板９は図示されない手段によって、パ
ッケージの下部板７に位置決めされている。１６は半田
逃げ部である。位置決めガイド１１は基板９に設けられ
た溝１３によって位置決めされている。それぞれのコン
タクト端子体４が素子加圧時以外でも、一体型ばね３０
によってパッケージ内で予備加圧されている。使用時
は、上部板７と下部板８とに、この予備加圧以上の圧力
を加えることにより、チップ１とコンタクト端子体４と
の間で良好な面接触を得る。なお、ＩＧＢＴチップ１の
ゲート電極は、コンタクト端子体４と位置決めガイド１
１の穴を通って、基板９上に設けられた図示されていな
い絶縁端子を介して絶縁環１２のゲート端子１７にワイ
ヤボンディングされている。前述のようにＩＧＢＴは電
圧駆動型であり、ゲート信号は僅かな電流ですむので、
ゲートリードはワイヤボンディング方式でも構わない。
【００１３】図１（ｂ）において、絶縁環１２内に、基
板９の溝１３に置かれた位置決めガイド１１、その中に
コンタクト端子体４が装着され、そのコンタクト端子体
の上部凸部１４の周囲を取り囲むように単位ばね３１が
装着され、各単位ばね３１は外枠３２に部分的に接続さ
れている。この外枠３２で接続された単位ばね３１で一
体型ばね３０が構成されている。セラミック製の絶縁環
１２は、図ではモデル化してコーナー部を直角に描いて
いるが、実際は円弧状をしている。
板９の溝１３に置かれた位置決めガイド１１、その中に
コンタクト端子体４が装着され、そのコンタクト端子体
の上部凸部１４の周囲を取り囲むように単位ばね３１が
装着され、各単位ばね３１は外枠３２に部分的に接続さ
れている。この外枠３２で接続された単位ばね３１で一
体型ばね３０が構成されている。セラミック製の絶縁環
１２は、図ではモデル化してコーナー部を直角に描いて
いるが、実際は円弧状をしている。
【００１４】図２は図１で適用される一体型ばねの一例
で、その斜視図を示す。外形がほぼ正方形の環状のばね
材を折り曲げて単位ばね３１とし、この単位ばね３１を
外枠３２で互いに接続して、一体型ばね３０が形成され
る。この一体型ばね３０は図１のように、外枠３２と単
位ばね３１の足部３５は上部板７と接触し、単位ばね３
１の頂点３３はコンタクト端子体４と接触するようにし
て使用される。丁度、図２と上下を逆にして使用する。
尚、単位ばね３１は図で示すような板ばねである。
で、その斜視図を示す。外形がほぼ正方形の環状のばね
材を折り曲げて単位ばね３１とし、この単位ばね３１を
外枠３２で互いに接続して、一体型ばね３０が形成され
る。この一体型ばね３０は図１のように、外枠３２と単
位ばね３１の足部３５は上部板７と接触し、単位ばね３
１の頂点３３はコンタクト端子体４と接触するようにし
て使用される。丁度、図２と上下を逆にして使用する。
尚、単位ばね３１は図で示すような板ばねである。
【００１５】このようにすると、各半導体チップ毎に独
立のばねを使用する従来の平型半導体装置と比べ、部品
点数を減少させることができて、組立時の工数を大幅に
低減できる。また一体型ばねとすることで、輸送等によ
るばねの位置ずれの発生を防止できる。図３は図２の変
形例で、別の一体型ばねの斜視図である。単位ばね３１
の頂点３３ａは所定の幅Ｗで切り離されている。
立のばねを使用する従来の平型半導体装置と比べ、部品
点数を減少させることができて、組立時の工数を大幅に
低減できる。また一体型ばねとすることで、輸送等によ
るばねの位置ずれの発生を防止できる。図３は図２の変
形例で、別の一体型ばねの斜視図である。単位ばね３１
の頂点３３ａは所定の幅Ｗで切り離されている。
【００１６】このように所定の幅Ｗだけ切り離すことに
よって、加圧で板ばねが沈んだときにアーム部３４の変
形が足部３５に及び、足部３４が異常に変形することを
防止できる。そのため、板ばねの圧力が半導体チップに
スムーズに伝達され、ばね機能が図２よりも向上する。
尚、所定の幅Ｗとは板ばねが沈んだときに切り離された
頂点３３ａが互いに接触しない幅で、１ｍｍから数ｍｍ
程度がよい。
よって、加圧で板ばねが沈んだときにアーム部３４の変
形が足部３５に及び、足部３４が異常に変形することを
防止できる。そのため、板ばねの圧力が半導体チップに
スムーズに伝達され、ばね機能が図２よりも向上する。
尚、所定の幅Ｗとは板ばねが沈んだときに切り離された
頂点３３ａが互いに接触しない幅で、１ｍｍから数ｍｍ
程度がよい。
【００１７】前記の単位ばね３１の内寸は、コンタクト
端子体４の上部凸部１４の形状に合わせてあり、上部凸
部１４に各単位ばね３１が挿入され一体型ばね３０は位
置決めされる。
端子体４の上部凸部１４の形状に合わせてあり、上部凸
部１４に各単位ばね３１が挿入され一体型ばね３０は位
置決めされる。
【００１８】
【発明の効果】以上述べたように、本発明によれば、単
位ばねを部分的に結合して一体型ばねとすることで、組
立工程における作業の簡略化および組立効率の向上を図
り、組立工数を低減することができる。またばねが一体
化されることで、輸送時の素子無加圧状態においても、
半導体チップおよびコンタクト端子体のそれぞれがフリ
ーな状態となることなく、振動などによるばねの位置ず
れのは発生を防止して、半導体チップが損傷することを
防ぎ、半導体装置の信頼性を高めることができる。
位ばねを部分的に結合して一体型ばねとすることで、組
立工程における作業の簡略化および組立効率の向上を図
り、組立工数を低減することができる。またばねが一体
化されることで、輸送時の素子無加圧状態においても、
半導体チップおよびコンタクト端子体のそれぞれがフリ
ーな状態となることなく、振動などによるばねの位置ず
れのは発生を防止して、半導体チップが損傷することを
防ぎ、半導体装置の信頼性を高めることができる。
【図１】この発明の一実施例の平型半導体装置の構成図
で、（ａ）はＩＧＢＴチップを実装した平型半導体装置
の要部断面図、（ｂ）は（ａ）の平型半導体装置の上部
板を除いた状態の要部平面図
で、（ａ）はＩＧＢＴチップを実装した平型半導体装置
の要部断面図、（ｂ）は（ａ）の平型半導体装置の上部
板を除いた状態の要部平面図
【図２】図１で適用される一体型ばねの斜視図
【図３】図２の変形例で、一体型ばねの斜視図
【図４】従来の平型半導体装置の要部構成図で、（ａ）
は断面図、（ｂ）は上部板を除いた状態の平面図
は断面図、（ｂ）は上部板を除いた状態の平面図
【図５】ＩＧＢＴチップのエミッタ側平面図
【図６】コンタクト端子体の要部構造図で、（ａ）は平
面図、（ｂ）は断面図
面図、（ｂ）は断面図
【図７】従来のばね１５の斜視図
１ ＩＧＢＴチップ ２ エミッタ集電極 ３ ゲートパッド ４ コンタクト端子体 ５ チップ加圧部 ６ 上部加圧面 ７ 上部板 ８ 下部板 ９ 金属基板 １０ 半田 １１ 位置決めガイド １２ 絶縁環 １３ 溝 １４ 上部凸部 １５ ばね １６ 半田逃げ部 １７ ゲート端子 ３０ 一体型ばね ３１ 単位ばね ３２ 外枠 ３３ 頂点 ３３ａ 頂点 ３４ アーム部 ３５ 足部 Ｗ 所定の幅
Claims (3)
- 【請求項１】二つの主面にそれぞれ第一、第二の主電極
を有する複数個の半導体チップと、その半導体チップの
第一の主電極に接触する凸状のチップ加圧部をもち、コ
ンタクト端子体のチップ加圧部のある面と対向する面
に、チップ加圧部の外周を結んだ線をその面に投影した
線より内側に凸部を有し、各コンタクト端子体の周囲に
配置され、各半導体チップにそれぞれ対応する個別のコ
ンタクト端子体と、それらの半導体チップとコンタクト
端子体とを上下から挟む上部板と下部板と、それら上部
板と下部板とに固着され半導体チップを包含する絶縁環
とを備え、上部板と下部板とに加圧しない状態で、各コ
ンタクト端子体を各半導体チップに押しつける単位ばね
とを備えるものにおいて、各単位ばねが互いに接続され
る一体型ばねであることを特徴とする平型半導体装置。 - 【請求項２】単位ばねが環状で、且つ、折れ曲がった板
ばねで形成されることを特徴とする請求項１記載の平型
半導体装置。 - 【請求項３】折れ曲がった板ばねの頂点が所定の幅で切
り離されていることを特徴とする請求項２記載の平型半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9089540A JPH10284522A (ja) | 1997-04-08 | 1997-04-08 | 平型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9089540A JPH10284522A (ja) | 1997-04-08 | 1997-04-08 | 平型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10284522A true JPH10284522A (ja) | 1998-10-23 |
Family
ID=13973656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9089540A Pending JPH10284522A (ja) | 1997-04-08 | 1997-04-08 | 平型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10284522A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6108026B1 (ja) * | 2016-12-16 | 2017-04-05 | 富士電機株式会社 | 圧接型半導体モジュール |
-
1997
- 1997-04-08 JP JP9089540A patent/JPH10284522A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6108026B1 (ja) * | 2016-12-16 | 2017-04-05 | 富士電機株式会社 | 圧接型半導体モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0784342B1 (en) | Pressure contact type semiconductor device and assembly method therefor | |
| KR100219345B1 (ko) | 압접형 반도체 장치 | |
| US9218987B2 (en) | Method for top-side cooled semiconductor package with stacked interconnection plates | |
| JP3847676B2 (ja) | パワー半導体装置 | |
| JP3007023B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP3877401B2 (ja) | 半導体装置の製造方法 | |
| EP0785575B1 (en) | Semiconductor device and semiconductor module | |
| JP2930074B1 (ja) | 半導体装置 | |
| JP2001156219A (ja) | 半導体装置 | |
| JP2001210743A (ja) | 半導体装置及びその製造方法 | |
| JP3510838B2 (ja) | 半導体装置およびその製造方法 | |
| EP4261879A1 (en) | Transfer molded power modules and methods of manufacture | |
| JP5904041B2 (ja) | 半導体装置 | |
| JPH10284522A (ja) | 平型半導体装置 | |
| JPH0637217A (ja) | 半導体装置 | |
| JP2002151646A (ja) | 圧接型半導体装置 | |
| JP3166527B2 (ja) | 加圧接触形半導体装置 | |
| JPH098224A (ja) | 半導体モジュールと電力変換装置 | |
| JP3264190B2 (ja) | 半導体装置 | |
| JPH08139241A (ja) | リードフレームおよびそれを用いた半導体集積回路装置 | |
| JP7118204B1 (ja) | 半導体装置 | |
| JP3180869B2 (ja) | 加圧接触形半導体装置 | |
| JP3180868B2 (ja) | 加圧接触形半導体装置の製造方法 | |
| JP2599233B2 (ja) | 半導体装置 | |
| JP2561470Y2 (ja) | 絶縁封止電子部品 |