JPH10284507A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 受信アンプ部の低雑音特性の温度劣化を最小
限に抑えつつ、送信アンプ部の飛躍的な高出力化を可能
にする半導体装置を提供する。 【解決手段】 ＳｉＣ基板１０上にＡｌ（ｘ）Ｉｎ
（ｙ）Ｇａ（１−ｘ−ｙ）Ｎ（０≦ｘ，ｙ≦１）エピタ
キシャル膜１１が形成されている。 高出力アンプ部１
５は、ＳｉＣ基板１０内に形成され、低雑音アンプ部１
６は、エピタキシャル膜１１内に形成されている。Ｓｉ
Ｃ基板に高出力アンプ部を形成することによって高出力
化を実現し、同時にＳｉＣ上にエピタキシャル成長可能
なＧａＮ系材料の高い電子移動度を活かした低雑音アン
プ部を一体形成することによって、超高出力型の送受信
一体ＭＭＩＣを実現している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は高周波デバイス、特
に高出力特性と低雑音特性が要求される情報通信用送受
信アンプの構造に関するものである。

【０００２】

【従来の技術】近年、小型化・高性能化された携帯電話
の普及が急速に進んでいる。この進歩に大きく貢献した
技術として、高性能な電池の開発と、高性能な電界効果
型トランジスタ、特に砒化ガリウム（ＧａＡｓ）ＭＥＳ
ＦＥＴの開発がある。デバイスとしてのＧａＡｓＭＥＳ
ＦＥＴは、低電圧動作・高利得・高効率・低雑音・低歪
み等の高周波特性に関して優れた性能を発揮し、携帯端
末の送受信アンプとして活躍している。最近では技術の
進歩とともに、従来のハイブリッド構成に対して、１チ
ップ上に低雑音受信アンプ部と高出力送信アンプ部との
全てを形成する一体型ＭＭＩＣ（Ｍｉｃｒｏｗａｖｅ
Ｍｏｎｏｌｉｔｈｉｃ ＩＣ）も開発されている。この
構造を有する従来の送受信アンプの構成を、以下図面を
参照しながら説明する。

【０００３】図３は、従来の送受信アンプ一体型ＭＭＩ
Ｃを示す構成図である。図３において、３０はＧａＡｓ
基板であり、基板３０には、高出力アンプ部３５および
低雑音アンプ部３６とが形成されている。高出力アンプ
部３５は大きなゲート幅を有するＧａＡｓＭＥＳＦＥＴ
で構成され、低雑音アンプ部３６は、小さなゲート幅を
有するＧａＡｓＭＥＳＦＥＴで構成されている（例え
ば、Ｋ．ＦＵＪＩＭＯＴＯら、「Ａ ｈｉｇｈ ｐｅｒ
ｆｏｒｍａｎｃｅ ＧａＡｓ ＭＭＩＣ ｔｒａｎｓｃ
ｅｉｖｅｒ ｆｏｒ ｐｅｒｓｏｎａｌ ｈａｎｄｙ
ｐｈｏｎｅ ｓｙｓｔｅｍ（ＰＨＳ）」、２５ｔｈ Ｅ
ｕｒｏｐｅａｎ Ｍｉｃｒｏｗａｖｅ Ｃｏｎｆｅｒｅ
ｎｃｅ、Ｐｒｏｃｅｅｄｉｎｇｓ、ｖｏｌ．２、ｐｐ．
９２６−９３０、１９９５など）。

【０００４】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、ＧａＡｓ基板３０の低い熱伝導率（約
０．５Ｗ／ｃｍＫ）の影響で、高出力アンプ部のさらな
る高出力化を図ると、基板温度が上昇し、ＧａＡｓの高
い電子移動度（約６０００ｃｍ・ｃｍ／Ｖｓ）を活かし
た低雑音アンプ部の雑音特性が劣化するという問題が生
じるため、数Ｗから数百Ｗといった高出力タイプの一体
型ＭＭＩＣは、ＧａＡｓでは実現不可能であった。

【０００５】本発明は上記問題点に鑑み、受信アンプ部
の低雑音特性の温度劣化を最小限に抑えつつ、送信アン
プ部の飛躍的な高出力化を可能にする半導体装置を提供
するものである。

【０００６】

【課題を解決するための手段】上記問題点を解決するた
めに本発明では、ＳｉＣ基板と、前記ＳｉＣ基板上に形
成されたＡｌ（ｘ）Ｉｎ（ｙ）Ｇａ（１−ｘ−ｙ）Ｎ
（０≦ｘ，ｙ≦１）からなるエピタキシャル膜と、前記
ＳｉＣ基板に形成されたパワーアンプ部と、前記エピタ
キシャル膜に形成された低雑音アンプ部とを有する半導
体装置とする。

【０００７】また、ＳｉＣ基板と、前記ＳｉＣ基板上に
形成され、かつＳｉＣに格子整合するＡｌ（ｘ）Ｉｎ
（ｙ）Ｇａ（１−ｘ−ｙ）Ｎ（０≦ｘ，ｙ≦１）からな
る第一のエピタキシャル膜と、前記第一のエピタキシャ
ル膜上に形成されたＡｌ（ｘ）Ｉｎ（ｙ）Ｇａ（１−ｘ
−ｙ）Ｎ（０≦ｘ，ｙ≦１）からなる第二のエピタキシ
ャル膜と、前記ＳｉＣ基板上に形成され、かつ上記第一
のエピタキシャル膜をＦＥＴのショットキ−層とするパ
ワーアンプ部と、前記第二のエピタキシャル膜上に形成
された低雑音アンプ部とを有する半導体装置とする。

【０００８】本発明は上記の構成により、ＳｉＣ上にア
ンプ部を形成し、エピタキシャル膜（たとえばＧａＮ系
半導体材料）上に低雑音アンプ部を形成するので、Ｓｉ
Ｃの高い熱伝導率（約４．９Ｗ／ｃｍＫ）と、ＧａＮ系
材料の高い電子移動度（約１０００ｃｍ・ｃｍ／Ｖｓ）
を同時に活かせるため、高出力送受信一体型ＭＭＩＣが
可能である。

【０００９】また、高出力用材料としてのＳｉＣは、Ｇ
ａＡｓよりも約１０倍も絶縁破壊電界が大きいため、デ
バイスの耐圧向上・動作電圧向上を可能にし、上記熱伝
導率の効果とともにＧａＡｓの数十倍の高出力化が可能
である。

【００１０】さらに、ＧａＮ系材料は、現在単結晶基板
が存在しないためにサファイア基板上などに形成されて
いるが、本発明のＳｉＣ基板上に形成することも可能で
あるため、良好な結晶性が得られる。加えて、ＧａＮ系
材料も、ＳｉＣと同様にワイドギャップ半導体であるた
め、使用可能温度が高くかつリーク電流などの温度に対
する増加量も小さいため、かなり高い温度域においても
低雑音特性を維持できる。

【００１１】

【発明の実施の形態】以下本発明の一実施例の電界効果
型トランジスタについて、図面を参照しながら説明す
る。

【００１２】（実施の形態１）図１は、本発明の第１の
構成による送受信一体ＭＭＩＣを示す構成図である。図
１において、１０はＳｉＣ基板である。ＳｉＣ基板１０
上に、Ａｌ（ｘ）Ｉｎ（ｙ）Ｇａ（１−ｘ−ｙ）Ｎ（０
≦ｘ，ｙ≦１）の混晶材料を用いてエピタキシャル膜１
１が形成されている。具体的には、ＳｉＣ基板１０上
に、ｎ型ＧａＮ層１１ｂからなるチャネル層、およびア
ンドープＡｌ0.2Ｇａ0.8Ｎ層１１ａからなるショットキ
ー層が形成されている。ＧａＮ層１１ａの上には、ゲー
ト電極１６ｓ、ソース電極１６ｇ、ドレイン電極１６ｄ
を有するＭＥＳＦＥＴが形成され、このＦＥＴが低雑音
用のアンプ部１６となっており、ゲート幅は小さい。

【００１３】１５は高出力アンプ部で、ＳｉＣ基板１０
内に、ｎ＋ソース層、ｎ＋ドレイン層、ｎチャネル層が
形成され、大きなゲート幅を有するＳｉＣＭＥＳＦＥＴ
で構成されている。ソース層、ドレイン層、チャネル層
は、シリコンのイオン注入により形成している。

【００１４】このように、高出力用のＭＥＳＦＥＴをＳ
ｉＣ基板に形成することにより、ＳｉＣの高い熱伝導率
を利用できるので、高出力が可能なアンプ部を形成でき
る。また、Ａｌ（ｘ）Ｉｎ（ｙ）Ｇａ（１−ｘ−ｙ）Ｎ
（０≦ｘ，ｙ≦１）であらわされるＧａＮ系半導体にＦ
ＥＴを形成できるため、この材料のもつ高い電子移動度
（約１０００ｃｍ・ｃｍ／Ｖｓ）を活かせるので、雑音
特性のよい低雑音アンプ部を形成できる。

【００１５】なお、高出力アンプ部１５のＳｉＣＭＥＳ
ＦＥＴの替わりに、さらに動作電圧を高くできるＳｉＣ
ＭＯＳＦＥＴを用いることも可能である。また、上記低
雑音アンプ部のＧａＮ系ＭＥＳＦＥＴの替わりに、さら
に電子移動度を高くできるＡｌＧａＮ／ＩｎＧａＮのヘ
テロ構造ＦＥＴを用いることも可能である。このとき
は、Ｉｎ0.2Ｇａ0.8Ｎ層をチャネル層とし、Ａｌ0.2Ｇ
ａ0.8Ｎ層をバリア層とした構造となり、図４のように
なる。

【００１６】図４は、低雑音アンプ部４６のヘテロ接合
ＦＥＴを含む構造断面図である。高出力アンプ部１５
は、図１の構成と同じである。ＳｉＣ基板１０上に、ア
ンドープＡｌ０．２Ｇａ０．８Ｎ層４１、アンドープＩ
ｎ０．１Ｇａ０．９Ｎ層４２、アンドープＡｌ０．２Ｇ
ａ０．８Ｎ層４３が形成され、ダブルヘテロ構造となっ
ている。ＡｌＧａＮ４３上には、シリコンデルタドープ
層を含む、アンドープＧａＮ層４４からなるショットキ
ー層が形成され、この層の上に、ゲート電極４６ｇ、ソ
ース電極４６ｓ、ドレイン電極４６ｄが形成されてい
る。

【００１７】この構造により、井戸層に電子を閉じ込め
ることができるので、さらに、移動度を高めたヘテロＦ
ＥＴとすることができ、雑音特性も向上する。

【００１８】（実施の形態２）図２は、本発明の第２の
構成による送受信一体ＭＭＩＣを示す構成図である。図
２において、２０はＳｉＣ基板である。基板２０上には
アンドープＡｌ0.2Ｇａ0.8Ｎ層からなる第一エピタキシ
ャル膜２１が成長されている。ＡｌＧａＮ層２１は、Ｓ
ｉＣ基板には、格子整合しないが、ＳｉＣ基板２０上に
格子整合するように組成を選択した、Ａｌ（ｘ）Ｉｎ
（ｙ）Ｇａ（１−ｘ−ｙ）Ｎ（０≦ｘ，ｙ≦１）の混晶
材料を用いて形成してもよい。

【００１９】２２は第二エピタキシャル膜で、エピタキ
シャル膜２１上に、Ａｌ（ｘ）Ｉｎ（ｙ）Ｇａ（１−ｘ
−ｙ）Ｎ（０≦ｘ，ｙ≦１）の混晶材料を用いて形成さ
れている。具体的には、基板２０上に、アンドープＧａ
Ｎ層２２ｂ、ｎ型Ａｌ0.2Ｇａ0.8Ｎ層２２ａが形成され
ている。

【００２０】第２のエピタキシャル膜２２には、低雑音
アンプ部２６が形成されている。低雑音アンプ２６は、
ｎ型ＡｌＧａＮ層２２ａをチャネル層としたＭＥＳＦＥ
Ｔであり、小さなゲート幅を有している。

【００２１】一方、高出力アンプ部２５にはヘテロ接合
ＦＥＴが形成されており、ＳｉＣ基板２０およびＡｌＧ
ａＮ層２１からなる第一エピタキシャル膜２１内に形成
されている。ＡｌＧａＮ２１とＳｉＣ基板２０との界面
をキャリアが走行する。

【００２２】高出力アンプ部２５では、ＳｉＣよりもさ
らに大きなバンドギャップが実現できるＡｌ（ｘ）Ｉｎ
（ｙ）Ｇａ（１−ｘ−ｙ）Ｎ材料を用いているので、絶
縁破壊電圧が改善されている。またＧａＮ系／ＳｉＣヘ
テロ構造により電子移動度も改善されており、実施形態
１に比べて、利得や効率といった高周波パワーデバイス
特性が向上している。

【００２３】さらに実施形態１と同様に、低雑音アンプ
部のＧａＮ系ＭＥＳＦＥＴの替わりに、さらに電子移動
度を高くできるＡｌＧａＮ／ＩｎＧａＮ等のヘテロ構造
ＦＥＴを用いることも可能である。

【００２４】

【発明の効果】以上のように本発明による半導体装置
は、ＧａＡｓの約１０倍の高い熱伝導率と絶縁破壊電圧
を有するＳｉＣ基板に高出力アンプ部を形成することに
よって、数十倍の高出力化を実現し、同時にＳｉＣ上に
エピタキシャル成長可能なＧａＮ系材料の高い電子移動
度を活かした低雑音アンプ部を一体形成することによっ
て、従来不可能であった超高出力型の送受信一体ＭＭＩ
Ｃを実現している。特に低雑音アンプ部をワイドギャッ
プ半導体であるＧａＮ系材料での実現により、高い使用
環境温度においても低雑音特性が発揮されるので、今後
さらに需要が拡大するマルチメディア社会の通信用デバ
イスのニーズを担うことができる。

【図面の簡単な説明】

【図１】本発明の送受信一体ＭＭＩＣの構成断面図

【図２】本発明の送受信一体ＭＭＩＣの構成断面図

【図３】従来のＭＭＩＣの構成断面図

【図４】本発明の送受信一体ＭＭＩＣの構成断面図

【符号の説明】

１０，２０ ＳｉＣ基板 １１ エピタキシャル膜 １５，２５，３５ 高出力アンプ部 １６，２６，３６ 低雑音アンプ部 ２１ 第一エピタキシャル膜 ２２ 第二エピタキシャル膜 ３０ ＧａＡｓ基板

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ＳｉＣ基板と、 前記ＳｉＣ基板上に形成されたＡｌ（ｘ）Ｉｎ（ｙ）Ｇ
   ａ（１−ｘ−ｙ）Ｎ（０≦ｘ，ｙ≦１）からなるエピタ
   キシャル膜と、 前記ＳｉＣ基板に形成されたパワーアンプ部と、 前記エピタキシャル膜に形成された低雑音アンプ部とを
   有し、前記パワーアンプ部と、前記低雑音アンプ部とが
   同一基板上に形成されている半導体装置。
2. 【請求項２】 エピタキシャル膜に、ＡｌＧａＮ障壁層
   とＩｎＧａＮ井戸層を含む低雑音アンプ部とする請求項
   １に記載の半導体装置。
3. 【請求項３】 ＳｉＣ基板と、 前記ＳｉＣ基板上に形成され、かつＳｉＣに格子整合す
   るＡｌ（ｘ）Ｉｎ（ｙ）Ｇａ（１−ｘ−ｙ）Ｎ（０≦
   ｘ，ｙ≦１）からなる第一のエピタキシャル膜と、 前記第一のエピタキシャル膜上に形成されたＡｌ（ｘ）
   Ｉｎ（ｙ）Ｇａ（１−ｘ−ｙ）Ｎ（０≦ｘ，ｙ≦１）か
   らなる第二のエピタキシャル膜と、 前記ＳｉＣ基板上に形成され、かつ上記第一のエピタキ
   シャル膜をＦＥＴのショットキ−層とするパワーアンプ
   部と、 前記第二のエピタキシャル膜上に形成された低雑音アン
   プ部とを有し、 前記パワーアンプ部と、前記低雑音アンプ部とが同一基
   板上に形成されている半導体装置。