JPH1027888A - 強誘電体容量絶縁膜用積層電極およびこれを用いた強誘電体容量素子 - Google Patents
強誘電体容量絶縁膜用積層電極およびこれを用いた強誘電体容量素子Info
- Publication number
- JPH1027888A JPH1027888A JP8183229A JP18322996A JPH1027888A JP H1027888 A JPH1027888 A JP H1027888A JP 8183229 A JP8183229 A JP 8183229A JP 18322996 A JP18322996 A JP 18322996A JP H1027888 A JPH1027888 A JP H1027888A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- ferroelectric capacitor
- capacitor insulating
- ferroelectrics
- laminated electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 PZT等の強誘電体容量絶縁膜に、電極とし
てのRuO2 等の導電性セラミックス膜を形成する際
の、強誘電体容量絶縁膜構成原子の拡散による組成ずれ
を防止する。 【解決手段】 強誘電体容量絶縁膜4と導電性セラミッ
クス膜2との間に、白金薄膜3を介在させる。 【効果】 白金薄膜3が拡散バリアとなり、熱処理時に
おける強誘電体容量絶縁膜4からのPbやBa等の拡散
が防止され、誘電体特性の劣化が防止される。白金薄膜
3は極く薄いので、イオンミリング等により容易にパタ
ーニングされ、微細加工性にも優れる。
てのRuO2 等の導電性セラミックス膜を形成する際
の、強誘電体容量絶縁膜構成原子の拡散による組成ずれ
を防止する。 【解決手段】 強誘電体容量絶縁膜4と導電性セラミッ
クス膜2との間に、白金薄膜3を介在させる。 【効果】 白金薄膜3が拡散バリアとなり、熱処理時に
おける強誘電体容量絶縁膜4からのPbやBa等の拡散
が防止され、誘電体特性の劣化が防止される。白金薄膜
3は極く薄いので、イオンミリング等により容易にパタ
ーニングされ、微細加工性にも優れる。
Description
【0001】
【発明の属する技術分野】本発明は強誘電体容量絶縁膜
用積層電極およびこれを用いた強誘電体容量素子に関
し、さらに詳しくは、強誘電体容量絶縁膜用電極の加工
性を向上するとともに、ペロブスカイト型等の強誘電体
膜の組成ずれを防止した、強誘電体容量絶縁膜用積層電
極およびこれを用いた強誘電体容量素子に関する。
用積層電極およびこれを用いた強誘電体容量素子に関
し、さらに詳しくは、強誘電体容量絶縁膜用電極の加工
性を向上するとともに、ペロブスカイト型等の強誘電体
膜の組成ずれを防止した、強誘電体容量絶縁膜用積層電
極およびこれを用いた強誘電体容量素子に関する。
【0002】
【従来の技術】次世代のメモリ系半導体装置の記憶保持
用等の誘電体薄膜として、チタン酸鉛〔PbTi
O3 〕、PZT〔Pb(Zrx Ti1-x )O3 〕、PL
ZT〔PbyLa1-y (Zrx Ti1-x )O3 〕、ある
いはBax Sr1-x TiO3 等、一般式ABO3 で表さ
れるペロブスカイト型酸化物薄膜や、SrBi2 Ta2
O9 、Bi4 Ti3 O12等のビスマス系層状複合化合物
を採用する動向がある。これら複合酸化物薄膜の強誘電
性を利用し、DRAMの電荷蓄積用キャパシタ誘電体膜
として、またMIS型トランジスタのゲート絶縁膜に用
いたMFSトランジスタとして、あるいは分極反転のヒ
ステリシスを用いたFRAMとして、さらには焦電性を
利用した赤外線センサや圧電素子、光スイッチ等への利
用等が考えられている。これら強誘電体容量素子を用い
た電子デバイスの実用化には、特性に優れた強誘電体薄
膜の形成方法およびそのパターニング方法とともに、強
誘電体薄膜上の電極の選択およびこの電極のパターニン
グ方法が重要な課題である。
用等の誘電体薄膜として、チタン酸鉛〔PbTi
O3 〕、PZT〔Pb(Zrx Ti1-x )O3 〕、PL
ZT〔PbyLa1-y (Zrx Ti1-x )O3 〕、ある
いはBax Sr1-x TiO3 等、一般式ABO3 で表さ
れるペロブスカイト型酸化物薄膜や、SrBi2 Ta2
O9 、Bi4 Ti3 O12等のビスマス系層状複合化合物
を採用する動向がある。これら複合酸化物薄膜の強誘電
性を利用し、DRAMの電荷蓄積用キャパシタ誘電体膜
として、またMIS型トランジスタのゲート絶縁膜に用
いたMFSトランジスタとして、あるいは分極反転のヒ
ステリシスを用いたFRAMとして、さらには焦電性を
利用した赤外線センサや圧電素子、光スイッチ等への利
用等が考えられている。これら強誘電体容量素子を用い
た電子デバイスの実用化には、特性に優れた強誘電体薄
膜の形成方法およびそのパターニング方法とともに、強
誘電体薄膜上の電極の選択およびこの電極のパターニン
グ方法が重要な課題である。
【0003】従来より、強誘電体複合酸化物への電極材
料としては、その高温特性の安定性および耐酸化性の観
点から白金(Pt)を用いるのが一般的である。これは
電極形成後に酸化性雰囲気中で熱処理を施して、強誘電
体複合酸化物の結晶性を改善する処理が必要とされる場
合が多いからである。すなわち、通常の金属を強誘電体
複合酸化物の電極材料として採用すると、熱処理により
電極が酸化される。この結果、強誘電体複合酸化物と電
極金属の界面に、低誘電体層や常誘電体層が生成し、D
RAMやFRAM等の素子特性が劣化する。白金電極を
用いれば、かかる酸化による誘電体特性の劣化の虞れは
少ない。
料としては、その高温特性の安定性および耐酸化性の観
点から白金(Pt)を用いるのが一般的である。これは
電極形成後に酸化性雰囲気中で熱処理を施して、強誘電
体複合酸化物の結晶性を改善する処理が必要とされる場
合が多いからである。すなわち、通常の金属を強誘電体
複合酸化物の電極材料として採用すると、熱処理により
電極が酸化される。この結果、強誘電体複合酸化物と電
極金属の界面に、低誘電体層や常誘電体層が生成し、D
RAMやFRAM等の素子特性が劣化する。白金電極を
用いれば、かかる酸化による誘電体特性の劣化の虞れは
少ない。
【0004】このPt薄膜のパターニングには、王水に
よるウェットエッチングか、Ar等の希ガスによるスパ
ッタエッチング、イオンビームエッチング等が通常採用
される。
よるウェットエッチングか、Ar等の希ガスによるスパ
ッタエッチング、イオンビームエッチング等が通常採用
される。
【0005】しかしながら、ウェットエッチングによる
パターニングにおいてはレジストパターンの密着性やサ
イドエッチングの問題、さらには他のドライプロセスと
の整合性の問題がある。またAr等の希ガスによる物理
的なパターニングにおいては、選択比や下地強誘電体薄
膜へのダメージ、パターニングされたPt電極やレジス
トパターンへのPtのスパッタ再付着による寸法変換差
やパーティクル汚染等、解決すべき問題点が多い。再付
着への解決策としては、Ar+ の入射角度をかえて多段
階エッチングする方法が例えば特開平5−109668
号公報に開示されている。この方法によれば、Ptの再
付着はある程度防止できるが異方性形状は得られず、メ
モリ等の高集積度化には不向きである。また再付着して
しまったPtの側壁付着膜をジェットスクラバ等高圧噴
流水や、綿繊維によるローラブラシで除去する方法が例
えば特開平5−21405号公報に開示されている。こ
の方法によれば異方性形状を保ったままのパターニング
は可能となるが、微視的に見ればPtの側壁付着膜の破
断面が新たに形成され、パターン形状の悪化が懸念され
る。またローラブラシによるダメージやパーティクル汚
染の虞れも未解決である。
パターニングにおいてはレジストパターンの密着性やサ
イドエッチングの問題、さらには他のドライプロセスと
の整合性の問題がある。またAr等の希ガスによる物理
的なパターニングにおいては、選択比や下地強誘電体薄
膜へのダメージ、パターニングされたPt電極やレジス
トパターンへのPtのスパッタ再付着による寸法変換差
やパーティクル汚染等、解決すべき問題点が多い。再付
着への解決策としては、Ar+ の入射角度をかえて多段
階エッチングする方法が例えば特開平5−109668
号公報に開示されている。この方法によれば、Ptの再
付着はある程度防止できるが異方性形状は得られず、メ
モリ等の高集積度化には不向きである。また再付着して
しまったPtの側壁付着膜をジェットスクラバ等高圧噴
流水や、綿繊維によるローラブラシで除去する方法が例
えば特開平5−21405号公報に開示されている。こ
の方法によれば異方性形状を保ったままのパターニング
は可能となるが、微視的に見ればPtの側壁付着膜の破
断面が新たに形成され、パターン形状の悪化が懸念され
る。またローラブラシによるダメージやパーティクル汚
染の虞れも未解決である。
【0006】一方、反応生成物による側壁保護膜の利用
による異方性エッチングの試みも提案されている。例え
ば、第40回応用物理学関係連合講演会(1993年春
季年会)講演予稿集講演番号30a−ZE−3にはHB
r/CH4 混合ガス系によるマグネトロンRIEを用い
たプロセスの報告がある。また同様のガス系によりEC
Rプラズマエッチング装置を採用した例が、Micro
Process Conference予稿集B−7
−5,p146(1993)に報告されている。いずれ
の例も、対レジストパターン選択比と異方性確保のた
め、カーボン系ポリマを堆積するCH4 ガスを添加して
いるので、パーティクル汚染や、チャンバ内汚染による
エッチング再現性低下の虞れが残る。またエッチングレ
ートも20nm/分程度と小さい。
による異方性エッチングの試みも提案されている。例え
ば、第40回応用物理学関係連合講演会(1993年春
季年会)講演予稿集講演番号30a−ZE−3にはHB
r/CH4 混合ガス系によるマグネトロンRIEを用い
たプロセスの報告がある。また同様のガス系によりEC
Rプラズマエッチング装置を採用した例が、Micro
Process Conference予稿集B−7
−5,p146(1993)に報告されている。いずれ
の例も、対レジストパターン選択比と異方性確保のた
め、カーボン系ポリマを堆積するCH4 ガスを添加して
いるので、パーティクル汚染や、チャンバ内汚染による
エッチング再現性低下の虞れが残る。またエッチングレ
ートも20nm/分程度と小さい。
【0007】また通常の電極金属加工に用いられるハロ
ゲン系ガスをエッチングガスに用いると、反応生成物で
あるハロゲン化白金の蒸気圧が低いものが多いため、こ
の場合にはエッチングレートは極端に小さくなる。
ゲン系ガスをエッチングガスに用いると、反応生成物で
あるハロゲン化白金の蒸気圧が低いものが多いため、こ
の場合にはエッチングレートは極端に小さくなる。
【0008】
【発明が解決しようとする課題】そこで耐酸化性や加工
性、あるいは金属的な導電性にすぐれた電極材料とし
て、RuO2 、IrO2 あるいはOsO2 等のルチル型
酸化物や、SrRuO3 、SrIrO3 あるいはReO
3 等のペロブスカイト型複合酸化物等の導電性セラミッ
クス材料を採用する動向がある。しかしながら、これら
導電性セラミックス膜による電極は、後の熱処理工程に
おいて、強誘電体複合酸化物からPbやBa等の金属元
素が導電性セラミックス膜に拡散する不具合がある。こ
のため強誘電体複合酸化物の組成ずれが生じ、強誘電体
容量素子の特性劣化を発生する虞れが多い。
性、あるいは金属的な導電性にすぐれた電極材料とし
て、RuO2 、IrO2 あるいはOsO2 等のルチル型
酸化物や、SrRuO3 、SrIrO3 あるいはReO
3 等のペロブスカイト型複合酸化物等の導電性セラミッ
クス材料を採用する動向がある。しかしながら、これら
導電性セラミックス膜による電極は、後の熱処理工程に
おいて、強誘電体複合酸化物からPbやBa等の金属元
素が導電性セラミックス膜に拡散する不具合がある。こ
のため強誘電体複合酸化物の組成ずれが生じ、強誘電体
容量素子の特性劣化を発生する虞れが多い。
【0009】本発明は上述した技術的背景のもとに提案
するものであり、加工性に優れると同時に、強誘電体複
合酸化物の組成ずれを生じることのない、強誘電体容量
絶縁膜用積層電極を提供することをその課題とする。ま
た本発明の別の課題は、かかる電極を用いた特性の優れ
た強誘電体容量素子を提供することである。
するものであり、加工性に優れると同時に、強誘電体複
合酸化物の組成ずれを生じることのない、強誘電体容量
絶縁膜用積層電極を提供することをその課題とする。ま
た本発明の別の課題は、かかる電極を用いた特性の優れ
た強誘電体容量素子を提供することである。
【0010】
【課題を解決するための手段】本願の強誘電体容量絶縁
膜用積層電極は上述の課題を解決するために提案するも
のであり、強誘電体容量絶縁膜の上部電極および下部電
極の少なくとも何れか一方に、導電性セラミックス膜を
用いた電極であって、この強誘電体容量絶縁膜と導電性
セラミックス膜との間に、白金薄膜を有することを特徴
とする。この白金薄膜の厚さは、5nm以上100nm
以下であることが望ましく、10nm以上70nm以下
であることがさらに望ましい。白金薄膜は、スパッタリ
ング法やレーザアブレーション法等により成膜するが、
膜の連続性や均一性の観点からは厚さ5nm未満では不
適切であり、10nm以上が好ましい。また厚さ100
nmを超えると加工性が劣化するので、70nm以下を
選ぶことが好ましい。
膜用積層電極は上述の課題を解決するために提案するも
のであり、強誘電体容量絶縁膜の上部電極および下部電
極の少なくとも何れか一方に、導電性セラミックス膜を
用いた電極であって、この強誘電体容量絶縁膜と導電性
セラミックス膜との間に、白金薄膜を有することを特徴
とする。この白金薄膜の厚さは、5nm以上100nm
以下であることが望ましく、10nm以上70nm以下
であることがさらに望ましい。白金薄膜は、スパッタリ
ング法やレーザアブレーション法等により成膜するが、
膜の連続性や均一性の観点からは厚さ5nm未満では不
適切であり、10nm以上が好ましい。また厚さ100
nmを超えると加工性が劣化するので、70nm以下を
選ぶことが好ましい。
【0011】本発明で採用する強誘電体容量絶縁膜とし
ては、鉛系ペロブスカイト型複合酸化物やバリウム系ペ
ロブスカイト型複合酸化物、あるいはビスマス系層状複
合酸化物が例示される。また本発明で採用する導電性セ
ラミックス膜としては、ルチル型酸化物あるいはペロブ
スカイト型複合酸化物が例示される。これら強誘電体容
量絶縁膜や導電性セラミックス膜は、いずれも構成金属
のアルキル化合物やアルコキシド化合物を用いたMOC
VD法やMOD法、あるいはレーザアブレーション法に
より成膜することができる。MOD法は、有機金属化合
物を含む前駆体溶液を基板上に塗布し、これに熱処理を
加えて成膜する方法である。ルチル型酸化物の場合に
は、Ru等の金属を蒸着あるいはスパッタリング成膜し
た後に熱酸化して導電性セラミックス膜としてもよい。
ては、鉛系ペロブスカイト型複合酸化物やバリウム系ペ
ロブスカイト型複合酸化物、あるいはビスマス系層状複
合酸化物が例示される。また本発明で採用する導電性セ
ラミックス膜としては、ルチル型酸化物あるいはペロブ
スカイト型複合酸化物が例示される。これら強誘電体容
量絶縁膜や導電性セラミックス膜は、いずれも構成金属
のアルキル化合物やアルコキシド化合物を用いたMOC
VD法やMOD法、あるいはレーザアブレーション法に
より成膜することができる。MOD法は、有機金属化合
物を含む前駆体溶液を基板上に塗布し、これに熱処理を
加えて成膜する方法である。ルチル型酸化物の場合に
は、Ru等の金属を蒸着あるいはスパッタリング成膜し
た後に熱酸化して導電性セラミックス膜としてもよい。
【0012】本発明の強誘電体容量素子は、前述した強
誘電体容量絶縁膜用積層電極を用いたことを特徴とす
る。
誘電体容量絶縁膜用積層電極を用いたことを特徴とす
る。
【0013】本発明の強誘電体容量絶縁膜用積層電極に
おいては、膜にピンホール等が発生せずに連続性があ
り、必要最小限の厚さの白金薄膜を強誘電体容量絶縁膜
と導電性セラミックス膜との界面に設けることにより、
金属元素の拡散を防止し、強誘電体容量絶縁膜の組成ず
れを防止することができる。導電性セラミックス膜のエ
ッチングは、通常のハロゲン系化学種を用いたプラズマ
エッチングが容易である。白金薄膜は極く薄い膜である
ので、ウェットエッチングにおいてアンダカットやサイ
ドエッチングが入る虞れが少なく、またAr+ を用いた
スパッタエッチングやイオンビームエッチングにおいて
も短時間でエッチングできる。したがって、強誘電体容
量絶縁膜等の下地材料層のダメージを最小限度に留めら
れ、微細加工性を損ねる懸念はない。このため、高集積
度の強誘電体容量素子の性能を低下することなく、信頼
性高く製造することができる。
おいては、膜にピンホール等が発生せずに連続性があ
り、必要最小限の厚さの白金薄膜を強誘電体容量絶縁膜
と導電性セラミックス膜との界面に設けることにより、
金属元素の拡散を防止し、強誘電体容量絶縁膜の組成ず
れを防止することができる。導電性セラミックス膜のエ
ッチングは、通常のハロゲン系化学種を用いたプラズマ
エッチングが容易である。白金薄膜は極く薄い膜である
ので、ウェットエッチングにおいてアンダカットやサイ
ドエッチングが入る虞れが少なく、またAr+ を用いた
スパッタエッチングやイオンビームエッチングにおいて
も短時間でエッチングできる。したがって、強誘電体容
量絶縁膜等の下地材料層のダメージを最小限度に留めら
れ、微細加工性を損ねる懸念はない。このため、高集積
度の強誘電体容量素子の性能を低下することなく、信頼
性高く製造することができる。
【0014】
【実施例】以下、本発明の具体的実施例につき、添付図
面を参照して説明する。まず本発明の強誘電体容量絶縁
膜用積層電極および強誘電体容量素子の構造につき、図
1に示した概略断面図を参照して説明する。
面を参照して説明する。まず本発明の強誘電体容量絶縁
膜用積層電極および強誘電体容量素子の構造につき、図
1に示した概略断面図を参照して説明する。
【0015】本発明の強誘電体容量素子は、図1に示す
ように基板1上に順次形成された導電性セラミックス膜
2および白金薄膜3からなる下部強誘電体容量絶縁膜用
積層電極5、強誘電体容量絶縁膜4、白金薄膜3および
導電性セラミックス膜2からなる上部強誘電体容量絶縁
膜用積層電極6から概略構成される。
ように基板1上に順次形成された導電性セラミックス膜
2および白金薄膜3からなる下部強誘電体容量絶縁膜用
積層電極5、強誘電体容量絶縁膜4、白金薄膜3および
導電性セラミックス膜2からなる上部強誘電体容量絶縁
膜用積層電極6から概略構成される。
【0016】このうち基板1は単結晶シリコン等の半導
体基板や石英等の絶縁性基板等からなる。これら基板上
に多結晶シリコン膜や非晶質シリコン等の半導体薄膜や
配線層、あるいはSiO2 、Si3 N4 等の絶縁膜が形
成されていてもよい。導電性セラミックス膜2は、Ru
O2 、IrO2 あるいはOsO2 等のルチル型酸化物
や、SrRuO3 、SrIrO3 あるいはReO3 等の
ペロブスカイト型複合酸化物からなる。強誘電体容量絶
縁膜4は、PbTiO3 、Pb(Zrx Ti1-x )O3
あるいはPby La1-y (Zrx Ti1-x )O3 等の鉛
系ペロブスカイト型複合酸化物、Bax Sr1-x TiO
3 等のバリウム系ペロブスカイト型複合酸化物、あるい
はSrBi2 Ta2 O9 、Bi4 Ti3 O12等のビスマ
ス系層状複合化合物からなる。これら導電性セラミック
ス膜2と強誘電体容量絶縁膜4の界面には、白金薄膜3
が介在しており、拡散を防止する構成となっている。図
1に示した強誘電体容量素子構造は、本発明の最も基本
的な構造であり、導電性セラミックス膜2と白金薄膜3
からなる強誘電体容量絶縁膜用積層電極は、上部電極お
よび下部電極のいずれか一方のみに形成された構造であ
ってもよい。また強誘電体容量絶縁膜用積層電極は2層
構造に限らず、Ru、Ir等の金属薄膜やTiNやWS
i等の金属化合物薄膜を含む多層構造であってもよい。
体基板や石英等の絶縁性基板等からなる。これら基板上
に多結晶シリコン膜や非晶質シリコン等の半導体薄膜や
配線層、あるいはSiO2 、Si3 N4 等の絶縁膜が形
成されていてもよい。導電性セラミックス膜2は、Ru
O2 、IrO2 あるいはOsO2 等のルチル型酸化物
や、SrRuO3 、SrIrO3 あるいはReO3 等の
ペロブスカイト型複合酸化物からなる。強誘電体容量絶
縁膜4は、PbTiO3 、Pb(Zrx Ti1-x )O3
あるいはPby La1-y (Zrx Ti1-x )O3 等の鉛
系ペロブスカイト型複合酸化物、Bax Sr1-x TiO
3 等のバリウム系ペロブスカイト型複合酸化物、あるい
はSrBi2 Ta2 O9 、Bi4 Ti3 O12等のビスマ
ス系層状複合化合物からなる。これら導電性セラミック
ス膜2と強誘電体容量絶縁膜4の界面には、白金薄膜3
が介在しており、拡散を防止する構成となっている。図
1に示した強誘電体容量素子構造は、本発明の最も基本
的な構造であり、導電性セラミックス膜2と白金薄膜3
からなる強誘電体容量絶縁膜用積層電極は、上部電極お
よび下部電極のいずれか一方のみに形成された構造であ
ってもよい。また強誘電体容量絶縁膜用積層電極は2層
構造に限らず、Ru、Ir等の金属薄膜やTiNやWS
i等の金属化合物薄膜を含む多層構造であってもよい。
【0017】これらの各膜は、有機金属化合物を用いた
MOCVD法やMOD法、レーザアブレーション法、ス
パッタリング法あるいは蒸着法等により、基板1上に順
次形成される。この後、これらの積層膜上に形成した不
図示のレジストマスクやSiO2 等のハードマスクをエ
ッチングマスクとし、異方性エッチングを施して強誘電
体容量絶縁膜用積層電極および強誘電体容量素子を形成
する。異方性エッチングは、導電性セラミックス膜2と
強誘電体容量絶縁膜4に関しては、ハロゲン系化学種を
用いたRIEやECRプラズマエッチング、あるいは誘
導結合プラズマエッチングやヘリコン波プラズマエッチ
ング等の高密度プラズマエッチングにより施すことがで
きる。また白金薄膜3に関しては、極薄であるのでAr
+ イオンビーム等によるイオンミリングにより容易に加
工が可能である。また王水等を用いたウェットエッチン
グであっても、極薄であることから異方性を損ねずにパ
ターニングすることが可能である。
MOCVD法やMOD法、レーザアブレーション法、ス
パッタリング法あるいは蒸着法等により、基板1上に順
次形成される。この後、これらの積層膜上に形成した不
図示のレジストマスクやSiO2 等のハードマスクをエ
ッチングマスクとし、異方性エッチングを施して強誘電
体容量絶縁膜用積層電極および強誘電体容量素子を形成
する。異方性エッチングは、導電性セラミックス膜2と
強誘電体容量絶縁膜4に関しては、ハロゲン系化学種を
用いたRIEやECRプラズマエッチング、あるいは誘
導結合プラズマエッチングやヘリコン波プラズマエッチ
ング等の高密度プラズマエッチングにより施すことがで
きる。また白金薄膜3に関しては、極薄であるのでAr
+ イオンビーム等によるイオンミリングにより容易に加
工が可能である。また王水等を用いたウェットエッチン
グであっても、極薄であることから異方性を損ねずにパ
ターニングすることが可能である。
【0018】次に本発明の強誘電体容量素子および強誘
電体容量絶縁膜用積層電極の、より具体的な構成例につ
き、適宜比較例を加えながら説明する。
電体容量絶縁膜用積層電極の、より具体的な構成例につ
き、適宜比較例を加えながら説明する。
【0019】実施例1 高抵抗シリコン基板を熱酸化してSiO2 膜を300n
mの厚さに形成した基板1上に、スパッタリングおよび
反応性スパッタリングによりRu膜を200nm、Ru
O2 からなる導電性セラミックス膜2を50nm、白金
薄膜3を例えば50nmの厚さに順次成膜し、下部強誘
電体容量絶縁膜用積層電極5を形成した。さらに下部強
誘電体容量絶縁膜用積層電極5上に、MOD法によりS
rBi2Ta2 O9 からなる強誘電体容量絶縁膜4を3
00nmの厚さに形成した。成膜温度は700℃〜80
0℃の範囲とした。強誘電体容量絶縁膜4上に、さらに
白金薄膜3を例えば50nm、RuO2 からなる導電性
セラミックス膜2を50nm、およびRu膜を200n
mの厚さに順次スパッタリングおよび反応性スパッタリ
ングにより形成し、上部強誘電体容量絶縁膜用積層電極
6を形成した。この後、エッチングマスクを形成し、ハ
ロゲン系化学種を用いたRIEおよびArガスを用いた
イオンミリングによりパターニングして、図1に示す強
誘電体容量素子を完成した。
mの厚さに形成した基板1上に、スパッタリングおよび
反応性スパッタリングによりRu膜を200nm、Ru
O2 からなる導電性セラミックス膜2を50nm、白金
薄膜3を例えば50nmの厚さに順次成膜し、下部強誘
電体容量絶縁膜用積層電極5を形成した。さらに下部強
誘電体容量絶縁膜用積層電極5上に、MOD法によりS
rBi2Ta2 O9 からなる強誘電体容量絶縁膜4を3
00nmの厚さに形成した。成膜温度は700℃〜80
0℃の範囲とした。強誘電体容量絶縁膜4上に、さらに
白金薄膜3を例えば50nm、RuO2 からなる導電性
セラミックス膜2を50nm、およびRu膜を200n
mの厚さに順次スパッタリングおよび反応性スパッタリ
ングにより形成し、上部強誘電体容量絶縁膜用積層電極
6を形成した。この後、エッチングマスクを形成し、ハ
ロゲン系化学種を用いたRIEおよびArガスを用いた
イオンミリングによりパターニングして、図1に示す強
誘電体容量素子を完成した。
【0020】この強誘電体容量素子のX線回折結果を図
2に示す。各回折ピークは、SrBi2 Ta2 O9 、R
uO2 、RuおよびPtに対応するもののみであり、拡
散による反応層形成や組成ずれがが発生していないこと
が明らかである。
2に示す。各回折ピークは、SrBi2 Ta2 O9 、R
uO2 、RuおよびPtに対応するもののみであり、拡
散による反応層形成や組成ずれがが発生していないこと
が明らかである。
【0021】実施例2 本実施例は、充分に洗浄した高抵抗シリコン基板上に、
直接に実施例1と同様の構成の下部強誘電体容量絶縁膜
用積層電極5、強誘電体容量絶縁膜4および上部強誘電
体容量絶縁膜用積層電極6を順次形成した他は、前実施
例1に準拠して強誘電体容量素子を形成した。本実施例
によってもX線回折の結果、拡散による反応層形成や組
成ずれの発生はなかった。
直接に実施例1と同様の構成の下部強誘電体容量絶縁膜
用積層電極5、強誘電体容量絶縁膜4および上部強誘電
体容量絶縁膜用積層電極6を順次形成した他は、前実施
例1に準拠して強誘電体容量素子を形成した。本実施例
によってもX線回折の結果、拡散による反応層形成や組
成ずれの発生はなかった。
【0022】実施例3 本実施例は導電性セラミックス膜をゾルゲル法により形
成した例である。高抵抗シリコン基板上を熱酸化してS
iO2 膜を300nmの厚さに形成した基板1上に、ル
テニウムアルコキシドを含むゾル溶液を用いてゾルゲル
法によりRuO2 からなる導電性セラミックス膜2を2
00nm成膜し、この上にスパッタリングにより白金薄
膜3を例えば50nm形成して下部強誘電体容量絶縁膜
用積層電極5を形成した。つぎに下部強誘電体容量絶縁
膜用積層電極5上にMOD法によりSrBi2 Ta2 O
9 からなる強誘電体容量絶縁膜4を300nmの厚さに
形成した。成膜温度は700℃〜800℃の範囲とし
た。この強誘電体容量絶縁膜4上にスパッタリングによ
り白金薄膜3を例えば50nm形成した後、再びゾルゲ
ル法によりRuO2 からなる導電性セラミックス膜2を
200nm成膜して上部強誘電体容量絶縁膜用積層電極
6を形成した。この後、エッチングマスクを形成し、ハ
ロゲン系化学種を用いたRIEおよびArガスを用いた
イオンミリングによりパターニングして、図1に示す強
誘電体容量素子を完成した。本実施例によってもX線回
折の結果、拡散による反応層形成や組成ずれの発生はな
かった。
成した例である。高抵抗シリコン基板上を熱酸化してS
iO2 膜を300nmの厚さに形成した基板1上に、ル
テニウムアルコキシドを含むゾル溶液を用いてゾルゲル
法によりRuO2 からなる導電性セラミックス膜2を2
00nm成膜し、この上にスパッタリングにより白金薄
膜3を例えば50nm形成して下部強誘電体容量絶縁膜
用積層電極5を形成した。つぎに下部強誘電体容量絶縁
膜用積層電極5上にMOD法によりSrBi2 Ta2 O
9 からなる強誘電体容量絶縁膜4を300nmの厚さに
形成した。成膜温度は700℃〜800℃の範囲とし
た。この強誘電体容量絶縁膜4上にスパッタリングによ
り白金薄膜3を例えば50nm形成した後、再びゾルゲ
ル法によりRuO2 からなる導電性セラミックス膜2を
200nm成膜して上部強誘電体容量絶縁膜用積層電極
6を形成した。この後、エッチングマスクを形成し、ハ
ロゲン系化学種を用いたRIEおよびArガスを用いた
イオンミリングによりパターニングして、図1に示す強
誘電体容量素子を完成した。本実施例によってもX線回
折の結果、拡散による反応層形成や組成ずれの発生はな
かった。
【0023】実施例4 本実施例は、充分に洗浄した高抵抗シリコン基板上に、
直接に実施例3と同様の構成の下部強誘電体容量絶縁膜
用積層電極5、強誘電体容量絶縁膜4および上部強誘電
体容量絶縁膜用積層電極6を順次形成した他は、前実施
例3に準拠して強誘電体容量素子を形成した。本実施例
によってもX線回折の結果、拡散による反応層形成や組
成ずれの発生はなかった。
直接に実施例3と同様の構成の下部強誘電体容量絶縁膜
用積層電極5、強誘電体容量絶縁膜4および上部強誘電
体容量絶縁膜用積層電極6を順次形成した他は、前実施
例3に準拠して強誘電体容量素子を形成した。本実施例
によってもX線回折の結果、拡散による反応層形成や組
成ずれの発生はなかった。
【0024】実施例5 本実施例は導電性セラミックス膜をレーザアブレーショ
ン法により形成した例である。高抵抗シリコン基板を熱
酸化してSiO2 膜を300nmの厚さに形成した基板
1上に、レーザアブレーション法によりSrRuO3 か
らなる導電性セラミックス膜2を200nm成膜し、こ
の上にスパッタリングにより白金薄膜3を例えば50n
m形成して下部強誘電体容量絶縁膜用積層電極5を形成
した。つぎに下部強誘電体容量絶縁膜用積層電極5上に
MOD法によりSrBi2 Ta2 O9 からなる強誘電体
容量絶縁膜4を300nmの厚さに形成した。成膜温度
は700℃〜800℃の範囲とした。この強誘電体容量
絶縁膜4上にスパッタリングにより白金薄膜3を例えば
50nm形成した後、再びレーザアブレーション法によ
りSrRuO3 からなる導電性セラミックス膜2を20
0nm成膜して上部強誘電体容量絶縁膜用積層電極6を
形成した。この後、エッチングマスクを形成し、ハロゲ
ン系化学種を用いたRIEおよびArガスを用いたイオ
ンミリングによりパターニングして、図1に示す強誘電
体容量素子を完成した。本実施例によってもX線回折の
結果、拡散による反応層形成や組成ずれの発生はなかっ
た。
ン法により形成した例である。高抵抗シリコン基板を熱
酸化してSiO2 膜を300nmの厚さに形成した基板
1上に、レーザアブレーション法によりSrRuO3 か
らなる導電性セラミックス膜2を200nm成膜し、こ
の上にスパッタリングにより白金薄膜3を例えば50n
m形成して下部強誘電体容量絶縁膜用積層電極5を形成
した。つぎに下部強誘電体容量絶縁膜用積層電極5上に
MOD法によりSrBi2 Ta2 O9 からなる強誘電体
容量絶縁膜4を300nmの厚さに形成した。成膜温度
は700℃〜800℃の範囲とした。この強誘電体容量
絶縁膜4上にスパッタリングにより白金薄膜3を例えば
50nm形成した後、再びレーザアブレーション法によ
りSrRuO3 からなる導電性セラミックス膜2を20
0nm成膜して上部強誘電体容量絶縁膜用積層電極6を
形成した。この後、エッチングマスクを形成し、ハロゲ
ン系化学種を用いたRIEおよびArガスを用いたイオ
ンミリングによりパターニングして、図1に示す強誘電
体容量素子を完成した。本実施例によってもX線回折の
結果、拡散による反応層形成や組成ずれの発生はなかっ
た。
【0025】実施例6 本実施例は、充分に洗浄した高抵抗シリコン基板上に、
直接に実施例5と同様の構成の下部強誘電体容量絶縁膜
用積層電極5、強誘電体容量絶縁膜4および上部強誘電
体容量絶縁膜用積層電極6を順次形成した他は、前実施
例5に準じて強誘電体容量素子を形成した。本実施例に
よってもX線回折の結果、拡散による反応層形成や組成
ずれの発生はなかった。
直接に実施例5と同様の構成の下部強誘電体容量絶縁膜
用積層電極5、強誘電体容量絶縁膜4および上部強誘電
体容量絶縁膜用積層電極6を順次形成した他は、前実施
例5に準じて強誘電体容量素子を形成した。本実施例に
よってもX線回折の結果、拡散による反応層形成や組成
ずれの発生はなかった。
【0026】比較例 高抵抗シリコン基板を熱酸化してSiO2 膜を300n
mの厚さに形成した基板上に、ルテニウムアルコキシド
を含むゾル溶液を用いてゾルゲル法によりRuO2 から
なる導電性セラミックス膜を200nm成膜して下部強
誘電体容量絶縁膜用電極を形成した。つぎに下部強誘電
体容量絶縁膜用電極上にMOD法によりSrBi2 Ta
2 O9 からなる強誘電体容量絶縁膜を300nmの厚さ
に形成した。成膜温度は700℃〜800℃の範囲とし
た。この強誘電体容量絶縁膜上に、再びゾルゲル法によ
りRuO2 からなる導電性セラミックス膜2を200n
m成膜して上部強誘電体容量絶縁膜用電極を形成した。
この後、エッチングマスクを形成し、ハロゲン系化学種
を用いたRIEによりパターニングして、強誘電体容量
素子を完成した。本比較例による強誘電体容量素子のX
線回折結果を図3に示す。図3から明らかなように、S
rBi2 Ta2 O9 およびRuO2 の他に、両者の拡散
により生成した複合酸化物Bi2 (Ru2-x Bix )O
7 に基づくピークが観測された。また電気的特性測定の
結果、強誘電体容量素子の特性劣化が認められた。
mの厚さに形成した基板上に、ルテニウムアルコキシド
を含むゾル溶液を用いてゾルゲル法によりRuO2 から
なる導電性セラミックス膜を200nm成膜して下部強
誘電体容量絶縁膜用電極を形成した。つぎに下部強誘電
体容量絶縁膜用電極上にMOD法によりSrBi2 Ta
2 O9 からなる強誘電体容量絶縁膜を300nmの厚さ
に形成した。成膜温度は700℃〜800℃の範囲とし
た。この強誘電体容量絶縁膜上に、再びゾルゲル法によ
りRuO2 からなる導電性セラミックス膜2を200n
m成膜して上部強誘電体容量絶縁膜用電極を形成した。
この後、エッチングマスクを形成し、ハロゲン系化学種
を用いたRIEによりパターニングして、強誘電体容量
素子を完成した。本比較例による強誘電体容量素子のX
線回折結果を図3に示す。図3から明らかなように、S
rBi2 Ta2 O9 およびRuO2 の他に、両者の拡散
により生成した複合酸化物Bi2 (Ru2-x Bix )O
7 に基づくピークが観測された。また電気的特性測定の
結果、強誘電体容量素子の特性劣化が認められた。
【0027】以上本発明を詳細に説明したが、本発明は
これら実施例に限定されるものではない。例えば、強誘
電体容量絶縁膜としてビスマス系層状複合化合物以外
に、鉛系、バリウム系等のペロブスカイト型複合酸化物
を用いることが可能である。導電性セラミックス膜や強
誘電体容量絶縁膜、あるいは白金薄膜の層厚や層構成も
各種変更が可能である。また強誘電体容量素子としてキ
ャパシタの他にFRAMや不揮発性メモリ、圧電素子あ
るいは光スイッチ等への適用が可能である。
これら実施例に限定されるものではない。例えば、強誘
電体容量絶縁膜としてビスマス系層状複合化合物以外
に、鉛系、バリウム系等のペロブスカイト型複合酸化物
を用いることが可能である。導電性セラミックス膜や強
誘電体容量絶縁膜、あるいは白金薄膜の層厚や層構成も
各種変更が可能である。また強誘電体容量素子としてキ
ャパシタの他にFRAMや不揮発性メモリ、圧電素子あ
るいは光スイッチ等への適用が可能である。
【0028】
【発明の効果】以上の説明から明らかなように、本発明
の強誘電体容量絶縁膜用積層電極によれば、強誘電体複
合酸化物の拡散による組成ずれや、これによる誘電体特
性の劣化を生じることのない、強誘電体容量絶縁膜用積
層電極を提供することが可能となった。本発明の強誘電
体容量絶縁膜用積層電極は、微細加工性にすぐれるの
で、高集積度の強誘電体容量素子を信頼性高く提供する
ことができる。
の強誘電体容量絶縁膜用積層電極によれば、強誘電体複
合酸化物の拡散による組成ずれや、これによる誘電体特
性の劣化を生じることのない、強誘電体容量絶縁膜用積
層電極を提供することが可能となった。本発明の強誘電
体容量絶縁膜用積層電極は、微細加工性にすぐれるの
で、高集積度の強誘電体容量素子を信頼性高く提供する
ことができる。
【図1】本発明を適用した強誘電体容量絶縁膜用積層電
極および強誘電体容量素子の一構成例を示す概略断面図
である。
極および強誘電体容量素子の一構成例を示す概略断面図
である。
【図2】実施例1の強誘電体容量素子のX線回折チャー
トである。
トである。
【図3】比較例の強誘電体容量素子のX線回折チャート
である。
である。
1…基板、2…導電性セラミックス膜、3…白金薄膜、
4…強誘電体容量絶縁膜、5…下部強誘電体容量絶縁膜
用積層電極、6…上部強誘電体容量絶縁膜用積層電極
4…強誘電体容量絶縁膜、5…下部強誘電体容量絶縁膜
用積層電極、6…上部強誘電体容量絶縁膜用積層電極
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/822 H01L 27/04 C 27/10 451 29/78 371 21/8247 29/788 29/792 37/02 (72)発明者 田中 均洋 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内
Claims (9)
- 【請求項1】 強誘電体容量絶縁膜の上部電極および下
部電極の少なくとも何れか一方に、導電性セラミックス
膜を用いた電極であって、 前記強誘電体容量絶縁膜と前記導電性セラミックス膜と
の間に、 白金薄膜を有することを特徴とする強誘電体容量絶縁膜
用積層電極。 - 【請求項2】 前記白金薄膜の厚さは、5nm以上10
0nm以下であることを特徴とする請求項1記載の強誘
電体容量絶縁膜用積層電極。 - 【請求項3】 前記白金薄膜の厚さは、10nm以上7
0nm以下であることを特徴とする請求項1記載の強誘
電体容量絶縁膜用積層電極。 - 【請求項4】 前記強誘電体容量絶縁膜は、 鉛系ペロブスカイト型複合酸化物からなることを特徴と
する請求項1記載の強誘電体容量絶縁膜用積層電極。 - 【請求項5】 前記強誘電体容量絶縁膜は、 バリウム系ペロブスカイト型複合酸化物からなることを
特徴とする請求項1記載の強誘電体容量絶縁膜用積層電
極。 - 【請求項6】 前記強誘電体容量絶縁膜は、 ビスマス系層状複合酸化物からなることを特徴とする請
求項1記載の強誘電体容量絶縁膜用積層電極。 - 【請求項7】 前記導電性セラミックス膜は、 ルチル型酸化物からなることを特徴とする請求項1記載
の強誘電体容量絶縁膜用積層電極。 - 【請求項8】 前記導電性セラミックス膜は、 ペロブスカイト型複合酸化物からなることを特徴とする
請求項1記載の強誘電体容量絶縁膜用積層電極。 - 【請求項9】 請求項1ないし8いずれか1項記載の強
誘電体容量絶縁膜用積層電極を用いたことを特徴とする
強誘電体容量素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18322996A JP3297794B2 (ja) | 1996-07-12 | 1996-07-12 | 強誘電体容量素子及びこれを備えた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18322996A JP3297794B2 (ja) | 1996-07-12 | 1996-07-12 | 強誘電体容量素子及びこれを備えた半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1027888A true JPH1027888A (ja) | 1998-01-27 |
JP3297794B2 JP3297794B2 (ja) | 2002-07-02 |
Family
ID=16132050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18322996A Expired - Fee Related JP3297794B2 (ja) | 1996-07-12 | 1996-07-12 | 強誘電体容量素子及びこれを備えた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3297794B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100323711B1 (ko) * | 1999-06-10 | 2002-02-07 | 구자홍 | 강유전체 메모리 제조방법 |
US6680251B2 (en) | 2001-03-22 | 2004-01-20 | Samsung Electronics Co., Ltd. | Methods of chemical vapor depositing ruthenium by varying chemical vapor deposition parameters |
US6727156B2 (en) | 2000-08-25 | 2004-04-27 | Samsung Electronics Co., Ltd. | Semiconductor device including ferroelectric capacitor and method of manufacturing the same |
WO2004079311A1 (ja) * | 2003-03-07 | 2004-09-16 | Fujitsu Limited | 電磁放射線センサ及びその製造方法 |
JP2005175457A (ja) * | 2003-12-08 | 2005-06-30 | Sharp Corp | Rramメモリセル電極 |
US7338814B2 (en) | 2004-03-25 | 2008-03-04 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating ferroelectric capacitive element and ferroelectric capacitive element |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07302888A (ja) * | 1994-04-29 | 1995-11-14 | Internatl Business Mach Corp <Ibm> | 半導体集積回路コンデンサおよびその電極構造 |
JPH0864767A (ja) * | 1994-08-23 | 1996-03-08 | Olympus Optical Co Ltd | 半導体装置 |
JPH08116032A (ja) * | 1994-08-01 | 1996-05-07 | Texas Instr Inc <Ti> | マイクロ電子構造体とその製造法 |
JPH08222711A (ja) * | 1995-02-13 | 1996-08-30 | Texas Instr Japan Ltd | 強誘電体キャパシタと、強誘電体キャパシタ及び強誘電体膜の形成方法 |
JPH08274270A (ja) * | 1995-03-30 | 1996-10-18 | Toshiba Corp | 電子部品 |
JPH09283721A (ja) * | 1996-04-10 | 1997-10-31 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPH1012751A (ja) * | 1996-06-27 | 1998-01-16 | Sharp Corp | 強誘電体記憶素子 |
-
1996
- 1996-07-12 JP JP18322996A patent/JP3297794B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07302888A (ja) * | 1994-04-29 | 1995-11-14 | Internatl Business Mach Corp <Ibm> | 半導体集積回路コンデンサおよびその電極構造 |
JPH08116032A (ja) * | 1994-08-01 | 1996-05-07 | Texas Instr Inc <Ti> | マイクロ電子構造体とその製造法 |
JPH0864767A (ja) * | 1994-08-23 | 1996-03-08 | Olympus Optical Co Ltd | 半導体装置 |
JPH08222711A (ja) * | 1995-02-13 | 1996-08-30 | Texas Instr Japan Ltd | 強誘電体キャパシタと、強誘電体キャパシタ及び強誘電体膜の形成方法 |
JPH08274270A (ja) * | 1995-03-30 | 1996-10-18 | Toshiba Corp | 電子部品 |
JPH09283721A (ja) * | 1996-04-10 | 1997-10-31 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPH1012751A (ja) * | 1996-06-27 | 1998-01-16 | Sharp Corp | 強誘電体記憶素子 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100323711B1 (ko) * | 1999-06-10 | 2002-02-07 | 구자홍 | 강유전체 메모리 제조방법 |
US6727156B2 (en) | 2000-08-25 | 2004-04-27 | Samsung Electronics Co., Ltd. | Semiconductor device including ferroelectric capacitor and method of manufacturing the same |
US6680251B2 (en) | 2001-03-22 | 2004-01-20 | Samsung Electronics Co., Ltd. | Methods of chemical vapor depositing ruthenium by varying chemical vapor deposition parameters |
WO2004079311A1 (ja) * | 2003-03-07 | 2004-09-16 | Fujitsu Limited | 電磁放射線センサ及びその製造方法 |
US7365327B2 (en) | 2003-03-07 | 2008-04-29 | Fujitsu Limited | Electromagnetic radiation sensor and method for fabricating the same |
JP2005175457A (ja) * | 2003-12-08 | 2005-06-30 | Sharp Corp | Rramメモリセル電極 |
US7338814B2 (en) | 2004-03-25 | 2008-03-04 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating ferroelectric capacitive element and ferroelectric capacitive element |
Also Published As
Publication number | Publication date |
---|---|
JP3297794B2 (ja) | 2002-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
JP3212930B2 (ja) | 容量及びその製造方法 | |
KR100244933B1 (ko) | 전극의 제조방법 | |
JPH1154713A (ja) | 半導体メモリ素子 | |
JP2000208725A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3182909B2 (ja) | 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法 | |
KR100308190B1 (ko) | 강유전 결정 물질 형성을 위한 공정 중 발생하는 파이로클로르를 제거하는 방법 | |
CN1167120C (zh) | 制造铁电随机存取存储器件的方法 | |
JP3419665B2 (ja) | 半導体装置の製造方法 | |
JP4438963B2 (ja) | 強誘電体キャパシタ | |
JP2000133783A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
JP3297794B2 (ja) | 強誘電体容量素子及びこれを備えた半導体装置 | |
JP2003218325A (ja) | 強誘電体膜形成方法及び半導体装置製造方法 | |
JP4243853B2 (ja) | 強誘電体キャパシタの製造方法、および強誘電体メモリの製造方法 | |
JPH0969614A (ja) | 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法 | |
KR100333667B1 (ko) | 강유전체 메모리 소자의 캐패시터 제조 방법 | |
JP3294214B2 (ja) | 薄膜キャパシタ | |
JPH1012751A (ja) | 強誘電体記憶素子 | |
JP3545850B2 (ja) | 強誘電体薄膜素子 | |
JP3127086B2 (ja) | 半導体メモリ素子 | |
JPH11330389A (ja) | 誘電体メモリの製造方法 | |
JP2000349246A (ja) | 誘電体素子 | |
JPH09321234A (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子 | |
JP3718943B2 (ja) | 強誘電体膜の形成方法 | |
JPH10223847A (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |