JP4243853B2 - 強誘電体キャパシタの製造方法、および強誘電体メモリの製造方法 - Google Patents

強誘電体キャパシタの製造方法、および強誘電体メモリの製造方法 Download PDF

Info

Publication number
JP4243853B2
JP4243853B2 JP2004170030A JP2004170030A JP4243853B2 JP 4243853 B2 JP4243853 B2 JP 4243853B2 JP 2004170030 A JP2004170030 A JP 2004170030A JP 2004170030 A JP2004170030 A JP 2004170030A JP 4243853 B2 JP4243853 B2 JP 4243853B2
Authority
JP
Japan
Prior art keywords
ferroelectric
layer
manufacturing
ferroelectric capacitor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004170030A
Other languages
English (en)
Other versions
JP2005353673A (ja
Inventor
雅夫 中山
健 木島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004170030A priority Critical patent/JP4243853B2/ja
Priority to US11/147,039 priority patent/US7217576B2/en
Publication of JP2005353673A publication Critical patent/JP2005353673A/ja
Application granted granted Critical
Publication of JP4243853B2 publication Critical patent/JP4243853B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、強誘電体キャパシタの製造方法、強誘電体メモリの製造方法、強誘電体キャパシタ、および強誘電体メモリに関する。
強誘電体キャパシタは、下部電極層と上部電極層との間に強誘電体層が形成された構造をとる。このような強誘電体キャパシタは、ドライエッチングによりパターニングされることで形成される。
しかし、強誘電体層をドライエッチングするとき、プラズマ雰囲気に曝されるため、強誘電体キャパシタは、強誘電体層の側壁にダメージを受けやすい。このようにダメージを受けた強誘電体キャパシタは、リーク電流が増加する等のキャパシタ特性において欠陥が発生する場合がある。
本発明の目的は、強誘電体層をドライエッチングしたときに形成されたダメージ部分を補修することのできる、強誘電体キャパシタおよびその製造方法を提供することにある。また、本発明の目的は、上記強誘電体キャパシタの製造方法を用いた強誘電体メモリおよびその製造方法を提供することにある。
本発明に係る強誘電体キャパシタの製造方法は、
(a)基体の上方に下部電極層、強誘電体層、および上部電極層を順次積層することにより強誘電体積層体を形成する工程と、
(b)少なくとも前記上部電極層および前記強誘電体層をドライエッチングすることによりパターニングする工程と、
(c)前記強誘電体層を構成する元素を有する化合物を含む塗布用組成物を、少なくとも前記強誘電体層の側壁に塗布してリカバリー層を形成する工程と、
(d)前記強誘電体層の側壁に塗布した前記塗布用組成物を熱処理する工程と、
を含む。
本発明に係る強誘電体キャパシタの製造方法において、
前記強誘電体層は、下記一般式(1)で表される化合物からなり、
前記塗布用組成物は、少なくともA元素を含む化合物を有する、強誘電体キャパシタの製造方法。
ABO ・・・・(1)
(Aは、Pb、Ca、Sr、およびBaのうち、1または2以上を示す。Bは、Ti、Zr、Sn、およびHfのうち、1または2以上を示す。)
本発明に係る強誘電体キャパシタの製造方法において、
前記強誘電体層は、La、Nb、およびSiのうち少なくとも1つを含むことができる。
本発明に係る強誘電体キャパシタの製造方法において、
前記強誘電体層は、Bi系層状ペロブスカイト構造を有する強誘電体からなり、
前記塗布用組成物は、少なくともBiを含む化合物を有することができる。
本発明に係る強誘電体キャパシタの製造方法において、
前記Bi系層状ペロブスカイト構造を有する強誘電体は、SrBiTa、BiTi12、(Bi,La)Ti12、SrBi2Nb2、CaBi2Ta29、CaBi2Nb29、PbBi2Ta29、PbBi2Nb29、Bi3TiTaO9、(Bi,Nd)Ti312、CaBi4Ti415、Ca2Bi4Ti518、Ca3Bi4Ti621、PbBi4Ti415、Pb2Bi4Ti518、およびPb3Bi4Ti621のいずれかを含むことができる。
本発明に係る強誘電体キャパシタの製造方法において、
前記Bi系層状ペロブスカイト構造を有する強誘電体は、Siを含むことができる。
本発明に係る強誘電体キャパシタの製造方法において、
前記工程(b)では、前記上部電極層と前記強誘電体層とを塩素および酸素を含むガスでドライエッチングすることができる。
本発明に係る強誘電体キャパシタの製造方法において、
前記工程(b)の後に、
前記強誘電体積層体を、フッ素を含むプラズマによりドライエッチングする工程と、
酸素プラズマ処理する工程と、
を含むことができる。
本発明にかかる強誘電体メモリの製造方法は、上述した強誘電体キャパシタの製造方法を用いる。
本発明にかかる強誘電体キャパシタは、
基体の上方に形成された下部電極と、
前記下部電極の上方に形成された強誘電体と、
強誘電体の上方に形成された上部電極と、
少なくとも前記強誘電体の側壁に形成されたリカバリー層と、を含み、
前記リカバリー層は、前記強誘電体層を構成する元素を有する化合物を含む。
本発明にかかる強誘電体メモリは、上述した強誘電体キャパシタを含む。
以下、本発明の好適な実施の形態について、図面を参照しながら説明する。
1.強誘電体キャパシタおよびその製造方法
図1は、本発明の実施形態に係る強誘電体キャパシタ100を模式的に示す断面図である。強誘電体キャパシタ100は、基体10上に形成されている下部電極層20と、下部電極層20上に形成されている強誘電体層30と、強誘電体層30上に形成されている上部電極層40と、上部電極層40上に形成されているハードマスク層50と、リカバリー層60とを含む。基体10は、例えば、シリコン基板とその上に形成された酸化シリコン膜から構成されていてもよい。さらに、基体10には、トランジスタ等の機能デバイスが形成されてもよい。
ハードマスク層50は、無機化合物からなるマスクであり、一般的なフォトリソグラフィ工程において用いられる有機化合物からなるレジストマスクとは異なるものである。
リカバリー層60は、下部電極層20、強誘電体層30、上部電極層40、およびハードマスク層50を覆うようにして形成されている。リカバリー層60は、強誘電体層30を構成する元素を有する化合物を含む。
強誘電体キャパシタ100は、リカバリー層60を有することにより、ドライエッチングの際に強誘電体層30がプラズマにより受けるダメージを補修することができる。
図2〜図6は、本発明の実施形態に係る強誘電体キャパシタ100の製造方法を模式的に示す図である。
以下に、強誘電体キャパシタの製造方法を説明する。
まず、図2に示すように、基体10の上に、下部電極のための導電層20a、強誘電体層30a、および上部電極のための導電層40aを順次積層して、強誘電体積層体200を形成する。強誘電体積層体200の上に、ハードマスク層50を積層する。
下部電極層20aは、強誘電体キャパシタの電極と成り得るものであれば、特に限定されない。下部電極層20aは、例えば、Pt又はIr等の貴金属や、その酸化物(例えば、IrOx等)を材料として用いることができる。また、下部電極層20aは、これらの材料の単層でもよいし、複数の材料からなる層を積層した多層構造であってもよい。下部電極層20aの成膜方法は、スパッタ法、真空蒸着、CVD等の公知の方法である。
強誘電体層30aは、下記一般式(1)で表されるペロブスカイト型構造を有する強誘電体または、下記一般式(2)で表されるビスマス系層状ペロブスカイト型構造を有する強誘電体からなる。
ABO ・・・・(1)
Aは、Pb、Bi、Ca、Sr、およびBaのいずれかを示す。Bは、Ti、Zr、Sn、およびHfのうち、一または二以上を示す。上記一般式(1)で表される強誘電体の例としては、PZT(Pb(Zr,Ti)O)などを挙げることができる。また、La、Nb、Siなどを添加しても良い。
(Bi2+(Am−13m+12− ・・・・(2)
mは、1以上の自然数を示す。
上記一般式(2)で表される強誘電体の例としては、SBT(SrBiTa)、BIT(BiTi12)、BLT((Bi,La)Ti12)、SrBi2Nb2、CaBi2Ta29、CaBi2Nb29、PbBi2Ta29、PbBi2Nb29、Bi3TiTaO9、(Bi,Nd)Ti312、CaBi4Ti415、Ca2Bi4Ti518、Ca3Bi4Ti621、PbBi4Ti415、Pb2Bi4Ti518、Pb3Bi4Ti621などを挙げることができる。また、これらにSiなどを添加しても良い。
成膜方法としては、溶液塗布法(ゾル・ゲル法、MOD(Metal Organic Decomposition)法などを含む)、スパッタ法またはCVD(Chemical Vapor Deposition)法(MOCVD(Metal Organic Chemical Vapor Deposition)法を含む)などがある。
上部電極層40aは、下部電極層20aと同様の材料、及び成膜方法を用いることができる。
次に、ハードマスク層50を上部電極層40の上に形成する。ハードマスク層50の材質としては、例えば、酸化シリコン、窒化チタン、酸化チタン、酸化アルミニウム、窒化シリコン、およびタングステンを挙げることができる。ハードマスク層50は、単層であってもよいし、複数の層の積層体であってもよい。
次に図3に示すように、レジスト層R1を形成する。具体的には、ハードマスク層50上に、レジストを塗布した後、公知のフォトリソグラフィ法により該レジストをパターニングすることにより、所定のパターンのレジスト層R1が形成される。
次いで、図4に示すように、ハードマスク層50をエッチングする。具体的には、レジスト層R1をマスクとして、たとえばICP(Induction coupled plasma)プラズマを用いたドライエッチングにより、ハードマスク層50をエッチングする。
次に図5に示すように、上部電極層40a、強誘電体層30a、および下部電極層20aをドライエッチングすることによりパターニングする。下部電極層20a、強誘電体層30a、および上部電極層40aのエッチング方法としては、その材質によって、適宜選択することができ、スパッタエッチング、プラズマエッチング等を挙げることができる。たとえば、ICPプラズマ等の高密度プラズマを用いる場合には、エッチングガスとして塩素と酸素の混合ガスを用いて、下部電極層20a、強誘電体層30a、および上部電極層40aをドライエッチングする。ここで、良好な形状の強誘電体層30および上部電極層40を得るためには、塩素と酸素の混合ガスの酸素濃度は40〜80%、圧力は1.0Pa以下の圧力、バイアス電力は500Wであることができる。
本実施の形態では、下部電極層20、強誘電体層30、および上部電極層40を一括でエッチングすることにより形成しているが、所望の強誘電体キャパシタの形状に応じて、1層ずつエッチングしてもよいし、1層と2層にわけてエッチングしてもよい。
次にフッ化炭素などを用いたフッ素を含むプラズマにより、強誘電体積層体の表面をライトエッチングしてもよい。これにより、上述した塩素と酸素の混合ガスを用いたパターニング工程において、強誘電体層30の側壁に残留した塩素を除去することができる。
以上のライトエッチング工程の後に、強誘電体積層体を酸素プラズマにさらしてもよい。たとえば酸素の流量1500sccm、基板温度250℃、プラズマパワー1000Wのアッシング装置を用いて、強誘電体積層体を酸素プラズマ処理する。これにより、上述したライトエッチング工程で残留したフッ素を除去することができる。
上述した下部電極層20a、強誘電体層30a、および上部電極層40aのパターニング工程では、図5に示すように、強誘電体層30の側壁にプラズマによるダメージ層32が形成される。ダメージ層32は、アモルファスを含む。たとえば強誘電体層30が、PZTからなる場合には、強誘電体層30は、例えば、Pb原子が欠損したアモルファス状態のダメージ層32を有する。
次に、図6に示すように、リカバリー層60を形成する。リカバリー層60は、強誘電体層30を構成する元素を有する化合物を有する塗布用組成物を、少なくとも強誘電体層30の側壁に塗布することにより形成される。
強誘電体層30の材質が上記一般式(1)で表されるペロブスカイト型強誘電体である場合には、塗布用組成物は、一般式(1)中のA元素を含む化合物を有する。強誘電体層30の材質が上記一般式(2)で表されるビスマス系層状強誘電体である場合には、塗布用組成物は、ビスマス元素を含む化合物を有する。塗布用組成物としては、有機金属や金属アルコキシドを溶質とする溶液を挙げることができる。強誘電体層30の材質がPZTの場合には、Pbを含む有機金属あるいは金属アルコキシド、たとえば酢酸鉛、オクチル酸鉛、ジ−i−プロポキシ鉛のアルコール溶液等を挙げることができる。
リカバリー層60の成膜方法としては、ゾルゲル材料やMOD材料を用いたスピンコート法、CVD(Chemical Vapor Deposition)法、またはLSMCD(Liquid Source Mist Chemical Deposition)などがある。
一般に、強誘電体層30に含まれる原子の中で、蒸気圧の低い原子がドライエッチングによって欠損しやすい。即ち、強誘電体層30の材質が上記一般式(1)で表されるペロブスカイト型強誘電体である場合には、A原子が欠損しやすく、強誘電体層30の材質が上記一般式(2)で表されるビスマス系層状強誘電体である場合には、ビスマス原子が欠損しやすい。よって、A原子またはビスマス原子を含む塗布用組成物を塗布することにより、強誘電体層30のダメージ層32において、欠損したA原子またはビスマス原子を補填することができる。
図6では、リカバリー層60は、強誘電体積層体を覆うようにして形成されているが、これに限定されず、少なくとも強誘電体層30の側壁に形成されていればよい。
次に、熱処理することにより、図1に示すように、強誘電体層30、ダメージ層32、およびリカバリー層60を結晶化する。ダメージ層32に欠損した原子を補填した後、熱処理することによって、良好に配列された結晶が形成され、ダメージ層32を補修することができる。
強誘電体層30がPZTからなる場合には、ダメージ層32は、熱処理されることによりリカバリー層60からPbが拡散され、PZTの結晶が形成される。リカバリー層60は、熱処理されることにより、PbO、PZT、PbSiO、PbTiO等の結晶が形成されるが、これはキャパシタ部ではないため電気特性に影響しない。
2.強誘電体メモリ
本発明に係る強誘電体メモリは、上記強誘電体キャパシタ100を含む。また、かかる強誘電体メモリは、上記強誘電体キャパシタ100の製造方法を用いて製造することができる。
図7は、本発明を適用して形成された強誘電体メモリ1000の一例を模式的に示す図である。強誘電体メモリ1000は、強誘電体キャパシタ100を有する。また強誘電体メモリ1000は、基体10内に、トランジスタ16を含む。
トランジスタ16は、基板19上に形成されたソースおよびドレイン12、15、ゲート絶縁膜13、ゲート14を含んで構成される。なお、トランジスタ16は、公知の手法で形成することができる。
また、この強誘電体メモリ1000は、強誘電体キャパシタ100の上に絶縁層23を有する。強誘電体キャパシタ100を覆うようにして水素バリア膜25が形成されている。強誘電体キャパシタ100は、配線層24によりトランジスタ16と接続される。
また、かかる強誘電体メモリ1000は、素子分離領域17を形成することによって他の強誘電体メモリ1000と素子分離される。また、強誘電体キャパシタ100とトランジスタ16とは、基体10に形成された例えば、酸化シリコン等から成る層間絶縁膜18によって配線層24以外では絶縁される。
なお、本実施例では、いわゆる1T1C型の強誘電体メモリの製造工程について説明したが、本実施の形態の強誘電体薄膜の形成方法は、この他に、いわゆる2T2C型や単純マトリクス型(クロスポイント型)などの各種のセル方式を用いた強誘電体メモリの製造工程にも適用することが可能である。
また、上述した強誘電体キャパシタの製造方法は、圧電素子の製造方法に用いることもできる。
3.実験例
図8は、本実施の形態に係る強誘電体キャパシタのリーク特性を示す。図8に示すグラフの縦軸は、電流の値を示し、横軸は電圧を示す。測定値aは、本実施の形態にかかる強誘電体キャパシタを用いた強誘電体メモリのリーク特性を示し、測定値bは、従来の強誘電体キャパシタを用いた強誘電体メモリのリーク特性を示す。従来の強誘電体キャパシタは、リカバリー層を有さない。
以下に、測定に用いた本実施の形態に係る強誘電体キャパシタの詳細について説明する。
下部電極層20および上部電極層40は、Ptからなり、それぞれ200nmの膜厚を有する。強誘電体層30は、PZTを材料として、150nmの膜厚を有する。ハードマスク層50は、窒化チタンからなり、200nmの膜厚を有する。リカバリー層60は、PbOからなり、20nmの膜厚を有する。
下部電極層20および上部電極層40は、スパッタ法により成膜する。強誘電体層30は、PZT膜をスピンコートにより成膜し、熱処理することにより形成される。ハードマスク層50は、スパッタ法により形成される。
リカバリー層60は、PbOを含むゾルゲル材料をスピンコート法を用いて成膜し、600℃、酸素ガス雰囲気中で、5分間アニール処理することにより形成される。
従来の強誘電体キャパシタは、リカバリー層60を有さない点で、上述の強誘電体キャパシタ100と異なる。
図8に示すように、リカバリー層60を有することにより、強誘電体キャパシタ100は、従来の強誘電体キャパシタと比較して良好なリーク特性の強誘電体キャパシタ100を得ることができた。
以上、本発明に好適な実施の形態について述べたが、本発明はこれらに限定されるものではなく、本発明の要旨の範囲内で各種の態様を取り得る。
本実施の形態に係る強誘電体キャパシタを模式的に示す断面図。 本実施の形態に係る強誘電体キャパシタの製造方法の一工程を示す断面図。 本実施の形態に係る強誘電体キャパシタの製造方法の一工程を示す断面図。 本実施の形態に係る強誘電体キャパシタの製造方法の一工程を示す断面図。 本実施の形態に係る強誘電体キャパシタの製造方法の一工程を示す断面図。 本実施の形態に係る強誘電体キャパシタの製造方法の一工程を示す断面図。 本実施の形態に係る強誘電体メモリを模式的に示す図。 強誘電体キャパシタのリーク電流の測定値を示す図。
符号の説明
10 基体、13 ゲート絶縁膜、14 ゲート、12、15 ドレイン、16 トランジスタ、19 基板、20 下部電極層、30 強誘電体層、32 ダメージ層、40 上部電極層、50 ハードマスク層、60 リカバリー層、100 強誘電体キャパシタ、1000 強誘電体メモリ

Claims (7)

  1. (a)基体の上方に下部電極層、強誘電体層、および上部電極層を順次積層することにより強誘電体積層体を形成する工程と、
    (b)少なくとも前記上部電極層および前記強誘電体層をドライエッチングすることによりパターニングする工程と、
    (c)前記強誘電体層を構成する元素を有する化合物を含む塗布用組成物を、少なくとも前記強誘電体層の側壁に塗布してリカバリー層のための塗膜を形成する工程と、
    (d)前記塗膜が前記強誘電体層を覆った状態で熱処理することによりダメージ層および前記塗膜を結晶化する工程と、を含み、
    前記工程(b)では、前記ドライエッチングは塩素および酸素を含むガスで行われ、
    さらに、前記工程(b)の後であって、前記工程(c)の前に、前記強誘電体積層体を、フッ素を含むプラズマによりドライエッチングした後、酸素プラズマ処理する工程を有する、強誘電体キャパシタの製造方法。
  2. 請求項1において、
    前記強誘電体層は、下記一般式(1)で表される化合物からなり、
    前記塗布用組成物は、少なくともA元素を含む化合物を有する、強誘電体キャパシタの製造方法。
    ABO ・・・・(1)
    (Aは、Pb、Ca、Sr、およびBaのうち、1または2以上を示す。Bは、Ti、Zr、Sn、およびHfのうち、1または2以上を示す。)
  3. 請求項2において、
    前記強誘電体層は、La、Nb、およびSiのうち少なくとも1つを含む、強誘電体キャパシタの製造方法。
  4. 請求項1において、
    前記強誘電体層は、Bi系層状ペロブスカイト構造を有する強誘電体からなり、
    前記塗布用組成物は、少なくともBiを含む化合物を有する、強誘電体キャパシタの製造方法。
  5. 請求項4において、
    前記Bi系層状ペロブスカイト構造を有する強誘電体は、SrBiTa、BiTi12、(Bi,La)Ti12、SrBi2Nb2、CaBi2Ta29、CaBi2Nb29、PbBi2Ta29、PbBi2Nb29、Bi3TiTaO9、(Bi,Nd)Ti312、CaBi4Ti415、Ca2Bi4Ti518、Ca3Bi4Ti621、PbBi4Ti415、Pb2Bi4Ti518、およびPb3Bi4Ti621のいずれかを含む、強誘電体キャパシタの製造方法。
  6. 請求項4又は5において、
    前記Bi系層状ペロブスカイト構造を有する強誘電体は、Siを含む、強誘電体キャパシタの製造方法。
  7. 請求項1ないしのいずれかに記載の強誘電体キャパシタの製造方法を用いた、強誘電体メモリの製造方法。
JP2004170030A 2004-06-08 2004-06-08 強誘電体キャパシタの製造方法、および強誘電体メモリの製造方法 Expired - Fee Related JP4243853B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004170030A JP4243853B2 (ja) 2004-06-08 2004-06-08 強誘電体キャパシタの製造方法、および強誘電体メモリの製造方法
US11/147,039 US7217576B2 (en) 2004-06-08 2005-06-07 Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004170030A JP4243853B2 (ja) 2004-06-08 2004-06-08 強誘電体キャパシタの製造方法、および強誘電体メモリの製造方法

Publications (2)

Publication Number Publication Date
JP2005353673A JP2005353673A (ja) 2005-12-22
JP4243853B2 true JP4243853B2 (ja) 2009-03-25

Family

ID=35449488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004170030A Expired - Fee Related JP4243853B2 (ja) 2004-06-08 2004-06-08 強誘電体キャパシタの製造方法、および強誘電体メモリの製造方法

Country Status (2)

Country Link
US (1) US7217576B2 (ja)
JP (1) JP4243853B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1675162A3 (en) * 2004-12-27 2007-05-30 Seiko Epson Corporation Ferroelectric film, method of manufacturing ferroelectric film, ferroelectric capacitor, and ferroelectric memory
US7572698B2 (en) * 2006-05-30 2009-08-11 Texas Instruments Incorporated Mitigation of edge degradation in ferroelectric memory devices through plasma etch clean
JP5295740B2 (ja) * 2008-12-04 2013-09-18 株式会社東芝 不揮発性半導体記憶装置の製造方法
CN109796205B (zh) * 2019-02-20 2021-12-28 山东大学 一种铋层状结构钛钽酸铋高温压电陶瓷材料及其制备方法
US11227872B2 (en) 2019-04-25 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. FeRAM MFM structure with selective electrode etch
CN115010493B (zh) * 2022-05-31 2023-01-13 清华大学 一种高熵焦绿石介电陶瓷材料及其制备方法与应用
CN115505880B (zh) * 2022-09-28 2024-03-12 中国科学院上海硅酸盐研究所 一种具有周期性纳米级微裂纹结构的铌酸铋钙薄膜材料及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3272650A (en) 1963-02-21 1966-09-13 Union Carbide Corp Process for cleaning conduits
US5607905A (en) 1994-03-15 1997-03-04 Texas United Chemical Company, Llc. Well drilling and servicing fluids which deposit an easily removable filter cake
US6135987A (en) 1997-12-22 2000-10-24 Kimberly-Clark Worldwide, Inc. Synthetic fiber
KR100292819B1 (ko) * 1998-07-07 2001-09-17 윤종용 커패시터및그의제조방법
US6131661A (en) 1998-08-03 2000-10-17 Tetra Technologies Inc. Method for removing filtercake
US6394185B1 (en) 2000-07-27 2002-05-28 Vernon George Constien Product and process for coating wellbore screens
US6494263B2 (en) 2000-08-01 2002-12-17 Halliburton Energy Services, Inc. Well drilling and servicing fluids and methods of removing filter cake deposited thereby
US6793018B2 (en) 2001-01-09 2004-09-21 Bj Services Company Fracturing using gel with ester delayed breaking
US6781184B2 (en) * 2001-11-29 2004-08-24 Symetrix Corporation Barrier layers for protecting metal oxides from hydrogen degradation
JP4314768B2 (ja) 2002-02-19 2009-08-19 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
US20030176073A1 (en) * 2002-03-12 2003-09-18 Chentsau Ying Plasma etching of Ir and PZT using a hard mask and C12/N2/O2 and C12/CHF3/O2 chemistry
US6761218B2 (en) 2002-04-01 2004-07-13 Halliburton Energy Services, Inc. Methods and apparatus for improving performance of gravel packing systems
US7066258B2 (en) 2003-07-08 2006-06-27 Halliburton Energy Services, Inc. Reduced-density proppants and methods of using reduced-density proppants to enhance their transport in well bores and fractures

Also Published As

Publication number Publication date
US7217576B2 (en) 2007-05-15
JP2005353673A (ja) 2005-12-22
US20050272171A1 (en) 2005-12-08

Similar Documents

Publication Publication Date Title
JP5672832B2 (ja) 半導体装置とその製造方法
US7217576B2 (en) Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory
JP4438963B2 (ja) 強誘電体キャパシタ
JPH11111930A (ja) 半導体記憶素子の製造方法
US7547638B2 (en) Method for manufacturing semiconductor device
JP2009004679A (ja) 半導体装置の製造方法および半導体装置
JP2006313833A (ja) 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス
JP2003218325A (ja) 強誘電体膜形成方法及び半導体装置製造方法
JP2004079675A (ja) 半導体装置及びその製造方法
JP2008028229A (ja) 強誘電体メモリの製造方法
JP2008028114A (ja) 誘電体キャパシタ
JP4433200B2 (ja) 強誘電体キャパシタおよび半導体装置
JP2006005152A (ja) 強誘電体キャパシタ、強誘電体キャパシタの製造方法および強誘電体メモリの製造方法
KR100333667B1 (ko) 강유전체 메모리 소자의 캐패시터 제조 방법
JP2009105223A (ja) 半導体装置及びその製造方法
JP4578777B2 (ja) 半導体装置及びその製造方法
JP2007201243A (ja) 半導体装置の製造方法
JP5994466B2 (ja) 半導体装置とその製造方法
JP4299610B2 (ja) 半導体装置及びその製造方法
JP2008192914A (ja) 半導体装置及びその製造方法
JP2009071141A (ja) 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置
KR100321690B1 (ko) 에프램 소자의 캐패시터 제조 방법
JP2001284549A (ja) 強誘電性キャパシタの製造方法
JP2001332549A (ja) 結晶性酸化物膜の形成方法および半導体装置
KR100600054B1 (ko) 강유전체 결정화 공정에 따른 폴리실리콘 플러그의 산화를방지할 수 있는 강유전체 메모리 소자 제조 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081210

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081223

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140116

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees