JPH10261537A - 電子部品の製造方法 - Google Patents
電子部品の製造方法Info
- Publication number
- JPH10261537A JPH10261537A JP9086051A JP8605197A JPH10261537A JP H10261537 A JPH10261537 A JP H10261537A JP 9086051 A JP9086051 A JP 9086051A JP 8605197 A JP8605197 A JP 8605197A JP H10261537 A JPH10261537 A JP H10261537A
- Authority
- JP
- Japan
- Prior art keywords
- unit substrate
- cut
- substrate
- protective film
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims abstract description 102
- 239000000463 material Substances 0.000 claims abstract description 50
- 238000005520 cutting process Methods 0.000 claims abstract description 28
- 230000001681 protective effect Effects 0.000 claims description 39
- 239000011248 coating agent Substances 0.000 claims description 33
- 238000000576 coating method Methods 0.000 claims description 33
- 239000004020 conductor Substances 0.000 claims description 17
- 239000003550 marker Substances 0.000 claims description 8
- 239000011347 resin Substances 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 8
- 239000010408 film Substances 0.000 abstract description 44
- 239000010409 thin film Substances 0.000 abstract description 15
- 238000009413 insulation Methods 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/42—Piezoelectric device making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Ceramic Capacitors (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 絶縁・保護膜などの被覆材のかすを残存させ
ることなく、ユニット基板表面の素子形成に使用可能な
面積を広くとることが可能で、所望の性能を備えた電子
部品を効率よく製造することが可能な電子部品の製造方
法を提供する。 【解決手段】 ユニット基板３の表面の、少なくともカ
ットラインＡ，Ｂの交差部分には被覆材（絶縁・保護
膜）２を配設せず、ユニット基板３の表面を露出させた
状態で、ダイシング工法により、カットラインＡ，Ｂに
沿ってユニット基板３をカットして個々の素子を切り出
す。
ることなく、ユニット基板表面の素子形成に使用可能な
面積を広くとることが可能で、所望の性能を備えた電子
部品を効率よく製造することが可能な電子部品の製造方
法を提供する。 【解決手段】 ユニット基板３の表面の、少なくともカ
ットラインＡ，Ｂの交差部分には被覆材（絶縁・保護
膜）２を配設せず、ユニット基板３の表面を露出させた
状態で、ダイシング工法により、カットラインＡ，Ｂに
沿ってユニット基板３をカットして個々の素子を切り出
す。
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品の製造方
法に関し、詳しくは、素子の表面が被覆材で被覆された
構造を有する電子部品の製造方法に関する。
法に関し、詳しくは、素子の表面が被覆材で被覆された
構造を有する電子部品の製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】基板表
面に薄膜コイルパターン（導体パターン）を配設してな
るチップ型コイル部品は、例えば、図５に示すように、
複数の薄膜コイルパターン５１が配設され、かつ、その
表面が、絶縁・保護膜（被覆材）５２により被覆された
ユニット基板５３を所定の位置でカットして、個々の素
子５４を切り出す工程を経て製造されている。
面に薄膜コイルパターン（導体パターン）を配設してな
るチップ型コイル部品は、例えば、図５に示すように、
複数の薄膜コイルパターン５１が配設され、かつ、その
表面が、絶縁・保護膜（被覆材）５２により被覆された
ユニット基板５３を所定の位置でカットして、個々の素
子５４を切り出す工程を経て製造されている。
【０００３】なお、上記絶縁・保護膜５２としては、表
面の平滑性、絶縁性、耐熱性、及びチップの小型化にと
もなう微細加工への適性などの見地から、例えばポリイ
ミドなどの樹脂系の材料が用いられている。
面の平滑性、絶縁性、耐熱性、及びチップの小型化にと
もなう微細加工への適性などの見地から、例えばポリイ
ミドなどの樹脂系の材料が用いられている。
【０００４】また、上記ユニット基板５３を所定の位置
でカットして、個々の素子５４を切り出す方法として、
スクライバーを用いてブレイクする方法が知られている
が、この方法は、劈開作用を利用した切り出し方法であ
り、絶縁・保護膜５２がスクライブラインを覆っている
とカットすることができないため、絶縁・保護膜の周囲
にカットしろ５５（図５）を設けるようにしている。
でカットして、個々の素子５４を切り出す方法として、
スクライバーを用いてブレイクする方法が知られている
が、この方法は、劈開作用を利用した切り出し方法であ
り、絶縁・保護膜５２がスクライブラインを覆っている
とカットすることができないため、絶縁・保護膜の周囲
にカットしろ５５（図５）を設けるようにしている。
【０００５】なお、スクライブブレイクの加工精度を考
慮すると、絶縁・保護膜５２の周囲に設けるべきカット
しろ５５の幅は少なくとも１００μm程度は必要であ
り、個々の素子５４の周辺部から５０μm程度内側の領
域に絶縁・保護膜５２を設けることが必要になる。
慮すると、絶縁・保護膜５２の周囲に設けるべきカット
しろ５５の幅は少なくとも１００μm程度は必要であ
り、個々の素子５４の周辺部から５０μm程度内側の領
域に絶縁・保護膜５２を設けることが必要になる。
【０００６】また、薄膜コイルパターン（導体パター
ン）５１は、絶縁・保護膜５２の形成精度を考慮してさ
らにその３０〜５０μm程度内側に形成することが必要
になる。
ン）５１は、絶縁・保護膜５２の形成精度を考慮してさ
らにその３０〜５０μm程度内側に形成することが必要
になる。
【０００７】ところで、小型化を要求されるチップ型の
電子部品、特に基板表面に薄膜コイルパターンなどの導
体パターンが配設されたチップ型コイル部品などにおい
ては、性能を維持、向上させるため、導体パターンを形
成することが可能な面積をいかに広く確保することがで
きるかが重要になる。しかし、上記のようにスクライブ
ブレイク工法によりユニット基板をカットする場合に
は、上述のようなスクライブブレイクの加工精度や絶縁
・保護膜の形成精度などの理由から、導体パターンを形
成することが可能な面積を確保することが困難になり、
小型化への要求に十分に応えることができないという問
題点がある。
電子部品、特に基板表面に薄膜コイルパターンなどの導
体パターンが配設されたチップ型コイル部品などにおい
ては、性能を維持、向上させるため、導体パターンを形
成することが可能な面積をいかに広く確保することがで
きるかが重要になる。しかし、上記のようにスクライブ
ブレイク工法によりユニット基板をカットする場合に
は、上述のようなスクライブブレイクの加工精度や絶縁
・保護膜の形成精度などの理由から、導体パターンを形
成することが可能な面積を確保することが困難になり、
小型化への要求に十分に応えることができないという問
題点がある。
【０００８】また、ユニット基板を所定の位置でカット
して、個々の素子を切り出す他の方法として、ダイシン
グブレードを用いてカットするダイシング工法が広く用
いられている。このダイシング工法は、加工精度に優れ
ているばかりでなく、絶縁・保護膜も同時にカットする
ことができるため、カットしろが不要で、図６に示すよ
うに、ユニット基板５３の全面に絶縁・保護膜５２を形
成することができる。したがって、スクライブブレーク
工法などに比べてよりチップ外周部まで導体パターン５
１を形成することが可能で、素子形成に使用可能な面積
を広くとることができるという利点がある。
して、個々の素子を切り出す他の方法として、ダイシン
グブレードを用いてカットするダイシング工法が広く用
いられている。このダイシング工法は、加工精度に優れ
ているばかりでなく、絶縁・保護膜も同時にカットする
ことができるため、カットしろが不要で、図６に示すよ
うに、ユニット基板５３の全面に絶縁・保護膜５２を形
成することができる。したがって、スクライブブレーク
工法などに比べてよりチップ外周部まで導体パターン５
１を形成することが可能で、素子形成に使用可能な面積
を広くとることができるという利点がある。
【０００９】ところで、従来のダイシング工法では、直
交するカットラインＡ及びＢ（図６）に沿ってユニット
基板５３をカットするが、その場合、例えば、先ずカッ
トラインＡに沿って一次カットし、その後スティック状
になったユニット基板５３ａをカットラインＢに沿って
二次カットすることにより個々の素子５４を切り出すよ
うにする場合がある。
交するカットラインＡ及びＢ（図６）に沿ってユニット
基板５３をカットするが、その場合、例えば、先ずカッ
トラインＡに沿って一次カットし、その後スティック状
になったユニット基板５３ａをカットラインＢに沿って
二次カットすることにより個々の素子５４を切り出すよ
うにする場合がある。
【００１０】そして、その場合、二次カットの際に、常
に基板端（一次カットによりスティック状となったユニ
ット基板５３ａの端部）にダイシングブレードが当接す
ることになる。このとき、図７に示すように、スティッ
ク状のユニット基板５３ａの端部において、まず絶縁・
保護膜５２がダイシングブレード５７に接触して切削さ
れることになるが、絶縁保護膜５２が基板構成材料に比
べて柔軟で伸びがあること、及び、ユニット基板５３ａ
の端部では微小な欠けが生じやすいことから、基板端に
おいて、絶縁・保護膜５２の伸びや逃げにより、絶縁・
保護膜５２のかす５６が発生し、個々の素子５４に残存
したりする。
に基板端（一次カットによりスティック状となったユニ
ット基板５３ａの端部）にダイシングブレードが当接す
ることになる。このとき、図７に示すように、スティッ
ク状のユニット基板５３ａの端部において、まず絶縁・
保護膜５２がダイシングブレード５７に接触して切削さ
れることになるが、絶縁保護膜５２が基板構成材料に比
べて柔軟で伸びがあること、及び、ユニット基板５３ａ
の端部では微小な欠けが生じやすいことから、基板端に
おいて、絶縁・保護膜５２の伸びや逃げにより、絶縁・
保護膜５２のかす５６が発生し、個々の素子５４に残存
したりする。
【００１１】このように、絶縁・保護膜のかすが残存し
た製品は、外観不良となったり、完成品実装後のセット
品の不具合を招いたりするという問題点がある。本発明
は、上記問題点を解決するものであり、絶縁・保護膜な
どの被覆材のかすが残ったりすることなく、ユニット基
板表面の素子形成に使用可能な面積を広くとることが可
能で、所望の性能を備えた電子部品を効率よく製造する
ことが可能な電子部品の製造方法を提供することを目的
とする。
た製品は、外観不良となったり、完成品実装後のセット
品の不具合を招いたりするという問題点がある。本発明
は、上記問題点を解決するものであり、絶縁・保護膜な
どの被覆材のかすが残ったりすることなく、ユニット基
板表面の素子形成に使用可能な面積を広くとることが可
能で、所望の性能を備えた電子部品を効率よく製造する
ことが可能な電子部品の製造方法を提供することを目的
とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明の電子部品の製造方法は、表面が被覆材によ
り被覆されたユニット基板（親基板）を、交差する複数
のカットラインに沿ってカットすることにより、ユニッ
ト基板から複数の電子部品素子を切り出す工程を含む電
子部品の製造方法において、前記ユニット基板の表面
の、少なくとも前記カットラインの交差部分には前記被
覆材を配設せず、前記ユニット基板の表面を露出させた
状態で、ダイシング工法により、前記カットラインに沿
って前記ユニット基板をカットすることを特徴としてい
る。
に、本発明の電子部品の製造方法は、表面が被覆材によ
り被覆されたユニット基板（親基板）を、交差する複数
のカットラインに沿ってカットすることにより、ユニッ
ト基板から複数の電子部品素子を切り出す工程を含む電
子部品の製造方法において、前記ユニット基板の表面
の、少なくとも前記カットラインの交差部分には前記被
覆材を配設せず、前記ユニット基板の表面を露出させた
状態で、ダイシング工法により、前記カットラインに沿
って前記ユニット基板をカットすることを特徴としてい
る。
【００１３】カットラインの交差部分に被覆材を配設せ
ず、ユニット基板の表面を露出させた状態でカットする
ことにより、例えば、図１に示すように、先ずカットラ
インＡに沿って一次カットし、その後スティック状にな
ったユニット基板３ａをカットラインＢに沿って二次カ
ットする場合に、ダイシングブレード６が当たるスティ
ック状のユニット基板３ａの端部（交差部分５）が被覆
材（絶縁・保護膜）２により覆われていないため、被覆
材２がダイシングブレード６に引っ張られることがな
く、図２(ａ)に示すように、スティック状のユニット基
板３ａの被覆材２により覆われていない部分（露出部分
５ａ）をカットした後に、引き続いて図２(ｂ)に示すよ
うに、被覆材２とスティック状のユニット基板３ａが同
時にカット（切削）されることになる。したがって、被
覆材２だけが引っ張られて伸びることにより被覆材かす
が生じ、残存するようなことがなく、ユニット基板を確
実にカットして、個々の素子を確実に切り出すことが可
能になる。
ず、ユニット基板の表面を露出させた状態でカットする
ことにより、例えば、図１に示すように、先ずカットラ
インＡに沿って一次カットし、その後スティック状にな
ったユニット基板３ａをカットラインＢに沿って二次カ
ットする場合に、ダイシングブレード６が当たるスティ
ック状のユニット基板３ａの端部（交差部分５）が被覆
材（絶縁・保護膜）２により覆われていないため、被覆
材２がダイシングブレード６に引っ張られることがな
く、図２(ａ)に示すように、スティック状のユニット基
板３ａの被覆材２により覆われていない部分（露出部分
５ａ）をカットした後に、引き続いて図２(ｂ)に示すよ
うに、被覆材２とスティック状のユニット基板３ａが同
時にカット（切削）されることになる。したがって、被
覆材２だけが引っ張られて伸びることにより被覆材かす
が生じ、残存するようなことがなく、ユニット基板を確
実にカットして、個々の素子を確実に切り出すことが可
能になる。
【００１４】なお、本発明においては、カットライン
Ａ，Ｂの交差部分５のみではなく、先にカットされるカ
ットラインＡの端部においてもユニット基板の表面を露
出させるように構成することも可能である。なお、本発
明において、ダイシング工法とは、回転するブレード
（ダイシングブレード）を当接させることにより、ユニ
ット基板を切削しつつ徐々にカットしてゆく方法を意味
する概念であり、ダイシングブレードの種類などに特別
の制約はない。
Ａ，Ｂの交差部分５のみではなく、先にカットされるカ
ットラインＡの端部においてもユニット基板の表面を露
出させるように構成することも可能である。なお、本発
明において、ダイシング工法とは、回転するブレード
（ダイシングブレード）を当接させることにより、ユニ
ット基板を切削しつつ徐々にカットしてゆく方法を意味
する概念であり、ダイシングブレードの種類などに特別
の制約はない。
【００１５】また、本発明の電子部品の製造方法は、前
記ユニット基板の表面に導体パターンが配設されている
とともに、前記ユニット基板の前記導体パターンの配設
された表面が前記被覆材により被覆されていることを特
徴としている。
記ユニット基板の表面に導体パターンが配設されている
とともに、前記ユニット基板の前記導体パターンの配設
された表面が前記被覆材により被覆されていることを特
徴としている。
【００１６】本発明を、表面に導体パターン（例えば、
コイルパターン）が配設され、かつ、導体パターンの配
設された表面が被覆材（例えば、絶縁・保護膜）により
被覆されたユニット基板をカットする工程を必要とする
電子部品（例えば、表面にコイルパターンが配設された
チップ型コイル部品）の製造に適用した場合、ユニット
基板表面の素子形成に使用可能な面積を広くとることが
可能になり、所望の性能を備えた電子部品を効率よく製
造することができるようになる。なお、本発明は、基板
の内部に電極が配設された電子部品にも適用することが
できることはいうまでもない。
コイルパターン）が配設され、かつ、導体パターンの配
設された表面が被覆材（例えば、絶縁・保護膜）により
被覆されたユニット基板をカットする工程を必要とする
電子部品（例えば、表面にコイルパターンが配設された
チップ型コイル部品）の製造に適用した場合、ユニット
基板表面の素子形成に使用可能な面積を広くとることが
可能になり、所望の性能を備えた電子部品を効率よく製
造することができるようになる。なお、本発明は、基板
の内部に電極が配設された電子部品にも適用することが
できることはいうまでもない。
【００１７】また、本発明の電子部品の製造方法は、前
記被覆材が樹脂系の絶縁膜又は保護膜であることを特徴
としている。
記被覆材が樹脂系の絶縁膜又は保護膜であることを特徴
としている。
【００１８】被覆材としてはガラス系などの無機系の材
料が用いられる場合もあるが、樹脂系の被覆材が用いら
れることが多い。樹脂系の被覆材は、ユニット基板の構
成材料に比べて柔軟性、変形性の大きく、ユニット基板
のカット工程で被覆材かすが発生しやすい。しかし、本
発明を適用することにより、樹脂系の被覆材のかすが発
生することを効率よく防止することが可能になる。
料が用いられる場合もあるが、樹脂系の被覆材が用いら
れることが多い。樹脂系の被覆材は、ユニット基板の構
成材料に比べて柔軟性、変形性の大きく、ユニット基板
のカット工程で被覆材かすが発生しやすい。しかし、本
発明を適用することにより、樹脂系の被覆材のかすが発
生することを効率よく防止することが可能になる。
【００１９】また、本発明の電子部品の製造方法は、前
記カットラインの交差部分の前記ユニット基板の露出部
分をカット位置を定めるためのカットマーカとすること
を特徴としている。
記カットラインの交差部分の前記ユニット基板の露出部
分をカット位置を定めるためのカットマーカとすること
を特徴としている。
【００２０】ユニット基板の露出部分をカット位置を定
めるためのカットマーカとして利用するようにした場
合、別途位置決めマーカを配設する工程が不要になり、
コストの増大を招くことなく、効率よくユニット基板を
所定の位置で確実にカットすることが可能になる。
めるためのカットマーカとして利用するようにした場
合、別途位置決めマーカを配設する工程が不要になり、
コストの増大を招くことなく、効率よくユニット基板を
所定の位置で確実にカットすることが可能になる。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態を示し
てその特徴とするところをさらに詳しく説明する。な
お、この実施の形態では、図３に示すように、セラミッ
ク基板１３の表面に薄膜コイルパターン（導体パター
ン）１が配設され、かつ、薄膜コイルパターン１の配設
されたセラミック基板１３の表面が絶縁・保護膜（被覆
材）２により被覆された構造を有するチップ型コイル部
品を製造する場合を例にとって説明する。
てその特徴とするところをさらに詳しく説明する。な
お、この実施の形態では、図３に示すように、セラミッ
ク基板１３の表面に薄膜コイルパターン（導体パター
ン）１が配設され、かつ、薄膜コイルパターン１の配設
されたセラミック基板１３の表面が絶縁・保護膜（被覆
材）２により被覆された構造を有するチップ型コイル部
品を製造する場合を例にとって説明する。
【００２２】(1)まず、図１に示すように、セラミック
基板（ユニット基板）３に、複数の薄膜コイルパターン
１を形成した後、薄膜コイルパターン１を保護するため
の絶縁・保護膜２をユニット基板の薄膜コイルパターン
１が形成された面に形成する。但し、この絶縁・保護膜
２は、カットラインＡ及びＢの交差部分５には形成され
ておらず、交差部分５ではユニット基板３が露出してい
る。
基板（ユニット基板）３に、複数の薄膜コイルパターン
１を形成した後、薄膜コイルパターン１を保護するため
の絶縁・保護膜２をユニット基板の薄膜コイルパターン
１が形成された面に形成する。但し、この絶縁・保護膜
２は、カットラインＡ及びＢの交差部分５には形成され
ておらず、交差部分５ではユニット基板３が露出してい
る。
【００２３】なお、ユニット基板３の交差部分５の、ユ
ニット基板３が露出した部分（露出部分）５ａは、直交
するカットラインＡ，Ｂが水平及び垂直になるような位
置関係で見た場合に正方形を４５゜傾けた菱形の形状を
有しており、かつ、露出部分５ａのカットラインＡ又は
Ｂと直交する方向の幅Ｗが、ユニット基板３をダイシン
グブレード６（図２）によりカットする場合の幅（切削
幅）Ｗ１より大きくなるように形成されている。このよ
うに、露出部分５ａの幅Ｗを切削幅Ｗ１より大きくする
ことにより、カット時に、ダイシングブレードが基板端
で絶縁・保護膜２と当接してこれを引っ張り、絶縁・保
護膜のかすを発生させることを確実に防止できるように
なる。
ニット基板３が露出した部分（露出部分）５ａは、直交
するカットラインＡ，Ｂが水平及び垂直になるような位
置関係で見た場合に正方形を４５゜傾けた菱形の形状を
有しており、かつ、露出部分５ａのカットラインＡ又は
Ｂと直交する方向の幅Ｗが、ユニット基板３をダイシン
グブレード６（図２）によりカットする場合の幅（切削
幅）Ｗ１より大きくなるように形成されている。このよ
うに、露出部分５ａの幅Ｗを切削幅Ｗ１より大きくする
ことにより、カット時に、ダイシングブレードが基板端
で絶縁・保護膜２と当接してこれを引っ張り、絶縁・保
護膜のかすを発生させることを確実に防止できるように
なる。
【００２４】なお、この絶縁・保護膜２を形成するにあ
たっては、例えば、感光性ポリイミド樹脂を用い、これ
にフォトリソグラフィーの手法を適用することにより、
容易にカットラインＡ及びＢの交差部分５を除いてユニ
ット基板２の全面に絶縁・保護膜２を確実に形成するこ
とができる。なお、絶縁・保護膜２を形成する方法は、
フォトリソグラフィーに限られるものではなく、スクリ
ーン印刷などの他の方法を用いることも可能である。な
お、絶縁・保護膜２の構成材料は、ポリイミド樹脂に限
られるものではなく、必要な絶縁性、耐候性などを備え
た種々の材料を用いることが可能である。
たっては、例えば、感光性ポリイミド樹脂を用い、これ
にフォトリソグラフィーの手法を適用することにより、
容易にカットラインＡ及びＢの交差部分５を除いてユニ
ット基板２の全面に絶縁・保護膜２を確実に形成するこ
とができる。なお、絶縁・保護膜２を形成する方法は、
フォトリソグラフィーに限られるものではなく、スクリ
ーン印刷などの他の方法を用いることも可能である。な
お、絶縁・保護膜２の構成材料は、ポリイミド樹脂に限
られるものではなく、必要な絶縁性、耐候性などを備え
た種々の材料を用いることが可能である。
【００２５】(2)次いで、上記のようにして、薄膜コイ
ルパターン１及び絶縁・保護膜２が形成されたユニット
基板３をダイシング工法を用いてカットラインＡに沿っ
てカットしてスティック状に分割する。それから、ステ
ィック状に分割されたユニット基板３ａをカットライン
Ｂに沿ってカットする。なお、この実施形態の方法で
は、上記ユニット基板３の露出部分５ａがカット位置を
決めるための位置決め用のマーカ（カットマーカ）とし
て機能するように構成されている。
ルパターン１及び絶縁・保護膜２が形成されたユニット
基板３をダイシング工法を用いてカットラインＡに沿っ
てカットしてスティック状に分割する。それから、ステ
ィック状に分割されたユニット基板３ａをカットライン
Ｂに沿ってカットする。なお、この実施形態の方法で
は、上記ユニット基板３の露出部分５ａがカット位置を
決めるための位置決め用のマーカ（カットマーカ）とし
て機能するように構成されている。
【００２６】この実施形態の場合のように、カットライ
ンＡ，Ｂの交差部分５以外の部分が被覆材により覆われ
たユニット基板を、先ずカットラインＡに沿って一次カ
ットし、スティック状になったユニット基板３ａをカッ
トラインＢに沿って二次カットする場合、ダイシングブ
レード６が当たる基板端（すなわち露出部分５ａ）が絶
縁・保護膜２により覆われていないため、スティック状
のユニット基板３ａの端部で絶縁・保護膜２がダイシン
グブレード６に引っ張られることがなく、図２（ａ）に
示すように、スティック状のユニット基板３ａの絶縁・
保護膜２により覆われていない部分（露出部分５ａ）を
カットした後に、引き続いて、図２(ｂ)に示すように、
絶縁・保護膜２とスティック状のユニット基板３ａがカ
ット（切削）されるため、絶縁・保護膜２だけが引っ張
られることがなく、スティック状のユニット基板３ａと
ともに確実にカット（切削）される。したがって、被覆
材かすを残存させることなく、個々の素子４を確実に切
り出すことが可能になる。
ンＡ，Ｂの交差部分５以外の部分が被覆材により覆われ
たユニット基板を、先ずカットラインＡに沿って一次カ
ットし、スティック状になったユニット基板３ａをカッ
トラインＢに沿って二次カットする場合、ダイシングブ
レード６が当たる基板端（すなわち露出部分５ａ）が絶
縁・保護膜２により覆われていないため、スティック状
のユニット基板３ａの端部で絶縁・保護膜２がダイシン
グブレード６に引っ張られることがなく、図２（ａ）に
示すように、スティック状のユニット基板３ａの絶縁・
保護膜２により覆われていない部分（露出部分５ａ）を
カットした後に、引き続いて、図２(ｂ)に示すように、
絶縁・保護膜２とスティック状のユニット基板３ａがカ
ット（切削）されるため、絶縁・保護膜２だけが引っ張
られることがなく、スティック状のユニット基板３ａと
ともに確実にカット（切削）される。したがって、被覆
材かすを残存させることなく、個々の素子４を確実に切
り出すことが可能になる。
【００２７】なお、図４は、ユニット基板３の露出部分
５ａのパターンの他の例を示す図である。図４に示すよ
うに、露出部分５ａは、例えば、正方形や長方形などの
方形（図４(ａ)）、円形（図４(ｂ)）、四隅を切り欠い
た方形（図４(ｃ)）、中心部に絶縁・保護膜２を残した
四角形環状（図４(ｄ)）などの種々の形状とすることが
可能であり、さらに他の形状とすることも可能である。
５ａのパターンの他の例を示す図である。図４に示すよ
うに、露出部分５ａは、例えば、正方形や長方形などの
方形（図４(ａ)）、円形（図４(ｂ)）、四隅を切り欠い
た方形（図４(ｃ)）、中心部に絶縁・保護膜２を残した
四角形環状（図４(ｄ)）などの種々の形状とすることが
可能であり、さらに他の形状とすることも可能である。
【００２８】なお、上記実施形態では、チップ型コイル
部品を製造する場合を例にとって説明したが、本発明
は、チップ型コイル部品に限らず、表面に絶縁・保護膜
などの被覆材を配設した種々の電子部品に適用すること
が可能である。
部品を製造する場合を例にとって説明したが、本発明
は、チップ型コイル部品に限らず、表面に絶縁・保護膜
などの被覆材を配設した種々の電子部品に適用すること
が可能である。
【００２９】また、上記実施形態では、ユニット基板の
一方の面にのみ絶縁・保護膜が形成されている場合につ
いて説明したが、両面に絶縁・保護膜が形成されている
場合にも、本発明を適用することが可能である。
一方の面にのみ絶縁・保護膜が形成されている場合につ
いて説明したが、両面に絶縁・保護膜が形成されている
場合にも、本発明を適用することが可能である。
【００３０】本発明は、さらにその他の点においても上
記実施形態に限定されるものではなく、発明の要旨の範
囲内において、種々の応用、変形を加えることが可能で
ある。
記実施形態に限定されるものではなく、発明の要旨の範
囲内において、種々の応用、変形を加えることが可能で
ある。
【００３１】
【発明の効果】上述のように、本発明の電子部品の製造
方法は、カットラインの交差部分に被覆材を配設せず、
ユニット基板の表面を露出させた状態でカットするよう
にしているので、基板端で被覆材が引っ張られて伸びる
ことを防止し、被覆材の伸びや逃げによる被覆材かすの
発生を防止して、ユニット基板から個々の素子を確実に
切り出すことが可能になる。
方法は、カットラインの交差部分に被覆材を配設せず、
ユニット基板の表面を露出させた状態でカットするよう
にしているので、基板端で被覆材が引っ張られて伸びる
ことを防止し、被覆材の伸びや逃げによる被覆材かすの
発生を防止して、ユニット基板から個々の素子を確実に
切り出すことが可能になる。
【００３２】また、本発明を、表面に導体パターン（例
えば、コイルパターン）が配設され、かつ、導体パター
ンの配設された表面が被覆材（例えば、絶縁・保護膜）
により被覆されたユニット基板をカットする工程を必要
とする電子部品（例えば、表面にコイルパターンが配設
されたチップ型コイル部品）の製造に適用した場合、ユ
ニット基板表面の素子形成に使用可能な面積を広くとる
ことが可能になり、所望の性能を備えた電子部品を効率
よく製造することができるようになる。
えば、コイルパターン）が配設され、かつ、導体パター
ンの配設された表面が被覆材（例えば、絶縁・保護膜）
により被覆されたユニット基板をカットする工程を必要
とする電子部品（例えば、表面にコイルパターンが配設
されたチップ型コイル部品）の製造に適用した場合、ユ
ニット基板表面の素子形成に使用可能な面積を広くとる
ことが可能になり、所望の性能を備えた電子部品を効率
よく製造することができるようになる。
【００３３】また、被覆材としてはガラス系などの無機
系の材料が用いられる場合もあるが、ユニット基板の構
成材料に比べて柔軟性、変形性の大きい樹脂系の被覆材
が用いられることが多く、そのような場合には、ユニッ
ト基板のカット工程で被覆材かすが発生しやすい。しか
し、本発明を適用することにより、樹脂系の被覆材のか
すが発生することを効率よく防止することができる。
系の材料が用いられる場合もあるが、ユニット基板の構
成材料に比べて柔軟性、変形性の大きい樹脂系の被覆材
が用いられることが多く、そのような場合には、ユニッ
ト基板のカット工程で被覆材かすが発生しやすい。しか
し、本発明を適用することにより、樹脂系の被覆材のか
すが発生することを効率よく防止することができる。
【００３４】また、ユニット基板の露出部分をカット位
置を定めるためのカットマーカとして利用するようにし
た場合、別途位置決めマーカを配設する工程を不要にし
て、効率よくユニット基板を所定の位置で確実にカット
することができる。
置を定めるためのカットマーカとして利用するようにし
た場合、別途位置決めマーカを配設する工程を不要にし
て、効率よくユニット基板を所定の位置で確実にカット
することができる。
【図１】本発明の一実施形態にかかる電子部品の製造方
法において形成されたユニット基板を示す平面図であ
る。
法において形成されたユニット基板を示す平面図であ
る。
【図２】本発明の一実施形態にかかる電子部品の製造方
法の一工程でユニット基板をカットしている状態を示す
図であり、(ａ)はダイシングブレードがユニット基板の
端部に当たっている状態を示す図、(ｂ)はユニット基板
と絶縁・保護膜が同時にカット（切削）されている状態
を示す図である。
法の一工程でユニット基板をカットしている状態を示す
図であり、(ａ)はダイシングブレードがユニット基板の
端部に当たっている状態を示す図、(ｂ)はユニット基板
と絶縁・保護膜が同時にカット（切削）されている状態
を示す図である。
【図３】本発明の一実施形態にかかる方法により製造さ
れる電子部品の概略構成を示す斜視図である。
れる電子部品の概略構成を示す斜視図である。
【図４】(ａ)〜(ｄ)は、本発明のユニット基板の露出部
分のパターンの他の例を示す図である。
分のパターンの他の例を示す図である。
【図５】従来の電子部品の製造方法において形成された
ユニット基板を示す図である。
ユニット基板を示す図である。
【図６】従来の他の電子部品の製造方法において形成さ
れたユニット基板を示す図である。
れたユニット基板を示す図である。
【図７】従来の電子部品の製造方法の一工程においてユ
ニット基板を切断している状態を示す図である。
ニット基板を切断している状態を示す図である。
１ 薄膜コイルパターン（導体パターン） ２ 絶縁・保護膜（被覆材） ３ ユニット基板（セラミック基板） ３ａ スティック状のユニット基板 ４ 個々の素子 ５ 交差部分 ５ａ 露出部分 ６ ダイシングブレード Ａ カットライン Ｂ カットライン Ｗ 露出部分の幅 Ｗ１ ダイシングブレードによりカットする
場合の切削幅
場合の切削幅
Claims (4)
- 【請求項１】表面が被覆材により被覆されたユニット基
板（親基板）を、交差する複数のカットラインに沿って
カットすることにより、ユニット基板から複数の電子部
品素子を切り出す工程を含む電子部品の製造方法におい
て、 前記ユニット基板の表面の、少なくとも前記カットライ
ンの交差部分には前記被覆材を配設せず、前記ユニット
基板の表面を露出させた状態で、ダイシング工法によ
り、前記カットラインに沿って前記ユニット基板をカッ
トすることを特徴とする電子部品の製造方法。 - 【請求項２】前記ユニット基板の表面に導体パターンが
配設されているとともに、前記ユニット基板の前記導体
パターンの配設された表面が前記被覆材により被覆され
ていることを特徴とする請求項１記載の電子部品の製造
方法。 - 【請求項３】前記被覆材が樹脂系の絶縁膜又は保護膜で
あることを特徴とする請求項１又は２記載の電子部品の
製造方法。 - 【請求項４】前記カットラインの交差部分の前記ユニッ
ト基板の露出部分をカット位置を定めるためのカットマ
ーカとすることを特徴とする請求項１，２又は３記載の
電子部品の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09086051A JP3094939B2 (ja) | 1997-03-19 | 1997-03-19 | 電子部品の製造方法 |
| US09/035,556 US6389680B1 (en) | 1997-03-19 | 1998-03-05 | Method of manufacturing electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09086051A JP3094939B2 (ja) | 1997-03-19 | 1997-03-19 | 電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10261537A true JPH10261537A (ja) | 1998-09-29 |
| JP3094939B2 JP3094939B2 (ja) | 2000-10-03 |
Family
ID=13875893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09086051A Expired - Fee Related JP3094939B2 (ja) | 1997-03-19 | 1997-03-19 | 電子部品の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6389680B1 (ja) |
| JP (1) | JP3094939B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100356323B1 (ko) * | 1999-07-28 | 2002-10-19 | 세이코 엡슨 가부시키가이샤 | 반도체 장치용 기판, 반도체 칩 탑재 기판, 반도체 장치및 그 제조방법, 회로 기판 및 전자기기 |
| KR100951308B1 (ko) | 2008-08-07 | 2010-04-05 | 삼성전기주식회사 | 카메라 모듈용 기판 제조방법 및 카메라 모듈용 기판 제조를 위한 기판 트레이 |
| JP2010080601A (ja) * | 2008-09-25 | 2010-04-08 | Hitachi Metals Ltd | セラミック積層部品 |
| JP2012146779A (ja) * | 2011-01-11 | 2012-08-02 | Yazaki Corp | 基板とマスクの位置合わせ構造 |
| CN111952486A (zh) * | 2020-09-01 | 2020-11-17 | 京东方科技集团股份有限公司 | 一种显示模组及其制备方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100804908B1 (ko) * | 2000-05-30 | 2008-02-20 | 코키 우치야마 | 지식 서비스를 제공하는 분산 모니터링 시스템 |
| WO2012039403A1 (ja) * | 2010-09-22 | 2012-03-29 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP6911386B2 (ja) * | 2017-03-02 | 2021-07-28 | Tdk株式会社 | 電子部品の製造方法 |
| JP2020088262A (ja) * | 2018-11-29 | 2020-06-04 | 株式会社ディスコ | パッケージ基板の分割方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4336320A (en) * | 1981-03-12 | 1982-06-22 | Honeywell Inc. | Process for dielectric stenciled microcircuits |
| JPS58116204A (ja) | 1981-12-29 | 1983-07-11 | Yokohama Rubber Co Ltd:The | ラジアルタイヤ |
| US4931901A (en) * | 1989-05-19 | 1990-06-05 | Sprague Electric Company | Method for adjusting capacitor at manufacture and product |
| US4953273A (en) * | 1989-05-25 | 1990-09-04 | American Technical Ceramics Corporation | Process for applying conductive terminations to ceramic components |
| US5197170A (en) * | 1989-11-18 | 1993-03-30 | Murata Manufacturing Co., Ltd. | Method of producing an LC composite part and an LC network part |
| JP2976262B2 (ja) * | 1992-09-25 | 1999-11-10 | 株式会社村田製作所 | 電子部品の製造方法 |
| JPH0766076A (ja) | 1993-08-26 | 1995-03-10 | Tokin Corp | 積層チップ部品の製造方法と積層チップ部品 |
-
1997
- 1997-03-19 JP JP09086051A patent/JP3094939B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-05 US US09/035,556 patent/US6389680B1/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100356323B1 (ko) * | 1999-07-28 | 2002-10-19 | 세이코 엡슨 가부시키가이샤 | 반도체 장치용 기판, 반도체 칩 탑재 기판, 반도체 장치및 그 제조방법, 회로 기판 및 전자기기 |
| KR100951308B1 (ko) | 2008-08-07 | 2010-04-05 | 삼성전기주식회사 | 카메라 모듈용 기판 제조방법 및 카메라 모듈용 기판 제조를 위한 기판 트레이 |
| JP2010080601A (ja) * | 2008-09-25 | 2010-04-08 | Hitachi Metals Ltd | セラミック積層部品 |
| JP2012146779A (ja) * | 2011-01-11 | 2012-08-02 | Yazaki Corp | 基板とマスクの位置合わせ構造 |
| CN111952486A (zh) * | 2020-09-01 | 2020-11-17 | 京东方科技集团股份有限公司 | 一种显示模组及其制备方法 |
| CN111952486B (zh) * | 2020-09-01 | 2023-12-26 | 京东方科技集团股份有限公司 | 一种显示模组及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3094939B2 (ja) | 2000-10-03 |
| US6389680B1 (en) | 2002-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5003374A (en) | Semiconductor wafer | |
| US5096855A (en) | Method of dicing semiconductor wafers which produces shards less than 10 microns in size | |
| US6284564B1 (en) | HDI chip attachment method for reduced processing | |
| US20080258290A1 (en) | Semiconductor device and method for manufacturing the same | |
| US6276995B1 (en) | Electronic component and method of manufacturing same | |
| WO1993014516A1 (en) | Flexible circuit wiring board, and its manufacture | |
| JPH11186468A (ja) | 半導体装置 | |
| CN106909258B (zh) | 一种触摸屏功能片引线的结构及其制作方法 | |
| JP3094939B2 (ja) | 電子部品の製造方法 | |
| JP2020146658A (ja) | 薄膜フィルタ、薄膜フィルタ基板、薄膜フィルタの製造方法および薄膜フィルタ基板の製造方法並びにｍｅｍｓマイクロフォンおよびｍｅｍｓマイクロフォンの製造方法 | |
| US7358153B2 (en) | Method for cutting junction board, and chip | |
| KR100356323B1 (ko) | 반도체 장치용 기판, 반도체 칩 탑재 기판, 반도체 장치및 그 제조방법, 회로 기판 및 전자기기 | |
| KR20050061343A (ko) | 배선 회로 기판 | |
| JP3038703B2 (ja) | 半導体装置およびその製造方法並びにその実装方法 | |
| JP2006108341A (ja) | 半導体装置の製造方法、半導体装置、及び金型 | |
| JP2666393B2 (ja) | 半導体装置 | |
| JP3695799B2 (ja) | フレキシブルプリント配線板およびその製造方法 | |
| JP2003218191A (ja) | 保護テープ及びその剥離方法 | |
| JP2993339B2 (ja) | 半導体装置の製造方法 | |
| JPH06196845A (ja) | 簡易型プリント基板の製法 | |
| JPH0514513Y2 (ja) | ||
| JP3038904B2 (ja) | 半導体集積回路 | |
| JPH038390A (ja) | 電子部品搭載用基板の製造方法 | |
| JP2001251023A (ja) | 原反及びフレキシブル配線板 | |
| JPH0537128A (ja) | 配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000704 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |