JPH10257767A - High power factor switching regulator and power supply including switching regulator - Google Patents
High power factor switching regulator and power supply including switching regulatorInfo
- Publication number
- JPH10257767A JPH10257767A JP9053679A JP5367997A JPH10257767A JP H10257767 A JPH10257767 A JP H10257767A JP 9053679 A JP9053679 A JP 9053679A JP 5367997 A JP5367997 A JP 5367997A JP H10257767 A JPH10257767 A JP H10257767A
- Authority
- JP
- Japan
- Prior art keywords
- power
- voltage
- equation
- switching regulator
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/30—Reactive power compensation
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、高調波歪みの少ないス
イッチングレギュレータ及び該スイッチングレギュレー
タを含む電源装置に係り、特に１コンバタ方式で高力率
のスイッチングレギュレータ及び該スイッチングレギュ
レータを複数備える電源装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching regulator with less harmonic distortion and a power supply device including the switching regulator, and more particularly to a single converter type high-power factor switching regulator and a power supply device having a plurality of the switching regulators. .
【０００２】[0002]
【従来の技術】一般にスイッチングレギュレータは、電
力変換効率が高く小形・軽量化できるため民生機器及び
産業機器を問わず広く利用されている。しかし、スイッ
チングレギュレータが普及するに伴って、商用電源ライ
ンに流れる高調波電流に起因する電子機器や送変電設備
に各種の障害が発生し、一種の社会問題として顕在化し
てきている。2. Description of the Related Art In general, switching regulators are widely used for both consumer and industrial equipment because they have high power conversion efficiency and can be reduced in size and weight. However, with the widespread use of switching regulators, various obstacles have occurred in electronic devices and transmission / transformation facilities due to harmonic currents flowing through commercial power supply lines, and have emerged as a kind of social problem.
【０００３】このような問題に対処するために、高調波
電流を削減できる高力率スイッチングレギュレータの各
種の方式が提案され、実用化されている。しかし、それ
ぞれ一長一短があり、用途に応じて使い分けられている
のが現状である。To cope with such a problem, various types of high power factor switching regulators capable of reducing harmonic currents have been proposed and put into practical use. However, each has its advantages and disadvantages, and at present it is used properly depending on the application.
【０００４】[0004]
【発明が解決しようとする課題】以下、従来技術による
スイッチングレギュレータの構成乃至課題について説明
する。 （Ａ）アクティブフィルタ方式の説明：これらの方式の
中でも比較的広く利用されているアクティブフィルタ方
式の高力率スイッチングレギュレータの基本回路を図１
に示す。この回路の主要な構成要素は、整流部１０１，
突入制御回路部１０２，アクティブフィルター部１０
３，フォワードコンバータ部１０４から構成され、整流
部１０１がＡＣライン１１０からのＡＣライン電力を整
流器１１１が整流し、この整流した凸形状が連続する全
波整流ライン電力に対し、突入抑制回路１１２及び制御
回路１１３からなる突入抑制回路部１０２が電源投入時
の突入電流を防止しつつ、該電力をアクティブフィルタ
ー部１０３によってスイッチ素子ＳＷ13と力率制御回路
１１４とにより力率を制御しながらコンデンサＣ11に一
旦蓄積し、この蓄積した電力をフォワードコンバータ部
１０４のトランスＴ11の電流をスイッチ素子ＳＷ11及び
ＳＷ12により入り切りし、且つ該スイッチ素子ＳＷ11及
びＳＷ12の動作を電圧制御回路１２８によりフィードバ
ック制御することにより、負荷１３０が必要とする所定
電力を過電流保護回路129により過電流を監視しながら
供給する様に構成されている。The configuration and problems of a conventional switching regulator will be described below. (A) Description of active filter method: A basic circuit of a high power factor switching regulator of an active filter method which is relatively widely used among these methods is shown in FIG.
Shown in The main components of this circuit are a rectifier 101,
Inrush control circuit section 102, active filter section 10
3. The rectifier 101 rectifies the AC line power from the AC line 110 by the rectifier 111, and the rectifier 111 rectifies the rectified full-wave rectified line power having a continuous convex shape. The inrush suppression circuit unit 102 including the control circuit 113 prevents the inrush current when the power is turned on, and supplies the power to the capacitor C11 while controlling the power factor by the switch element SW13 and the power factor control circuit 114 by the active filter unit 103. By temporarily storing the stored power, the current of the transformer T11 of the forward converter unit 104 is turned on and off by the switch elements SW11 and SW12, and the operation of the switch elements SW11 and SW12 is feedback-controlled by the voltage control circuit 128, so that the load is reduced. The predetermined power required by the overcurrent protection circuit 12 It is configured to monitor overcurrent by 9 and supply it.
【０００５】このアクティブフィタ方式のスイッチング
レギュレータの特性は、表１の左端に示す如く、力率が
論理的には１００％近いものの回路構成の複雑さからみ
れば部品点数が多く、回路構成が複雑で原価が割高とな
ると共にノイズが大きいことが挙げられる。[0005] As shown in the left end of Table 1, the characteristics of this active-fitter type switching regulator have a large number of parts and a complicated circuit configuration in view of the complexity of the circuit configuration although the power factor is logically close to 100%. In this case, the cost is relatively high and the noise is large.
【０００６】[0006]
【表１】 [Table 1]
【０００７】例えばこのアクティブフィタ方式のもの
は、部品点数がアクティブフィルタ部１０３とフォワー
ドコンバータ部１０４で構成される主要部の電力素子数
が１３とやや多い（表１，ＮＯ.２）。更にその前段に
は突入抑制回路を必要とし（表１，ＮＯ.３）、過電流
保護回路も別に必要とする（表１，ＮＯ.４）。For example, in the active filter type, the number of power elements in a main part composed of the active filter section 103 and the forward converter section 104 is slightly larger than 13 (Table 1, No. 2). Further, a rush suppression circuit is required at the preceding stage (Table 1, No. 3), and an overcurrent protection circuit is also required separately (Table 1, No. 4).
【０００８】更に本方式回路は、出力容量を大きく取る
ためにアクティブフィルタを電流連続モードで動作させ
た場合、アクティブフィルター部１０３のダイオードＤ
13に順電流が流れている間にスイッチ素子ＳＷ13がオン
し、ダイオードＤ13が逆回復する前に逆電圧が印加され
て逆方向に短絡電流が流れるため、大きなノイズが発生
する（表１，ＮＯ.６）。Further, in the circuit according to the present invention, when the active filter is operated in the continuous current mode in order to obtain a large output capacitance, the diode D of the active filter section 103 is operated.
The switch element SW13 is turned on while the forward current flows through the switch 13, and a reverse voltage is applied before the diode D13 reversely recovers, causing a short-circuit current to flow in the reverse direction. .6).
【０００９】更に本回路は、アクティブフィルタ部１０
３とフォワードコンバータ部１０４のスイッチングノイ
ズが重畳することに起因するノイズの問題がもう一つあ
る（表１，ＮＯ.５）。即ち、アクティブフィルタ部１
０３の力率制御回路１１４に使われるクロックとフォワ
ードコンバータ部１０４の電圧制御回路１２８に使われ
るクロックが同期化されていない場合、スイッチ素子Ｓ
Ｗ13のパルスとスイッチ素子ＳＷ11及びＳＷ12のパルス
が非同期に重畳してスイッチングノイズを倍加させる。
尚、両者のクロックが同期していたとしても、例えばパ
ルスの前縁で同期させれば、前縁で同期重畳するととも
に後縁でも非同期重畳して、やはりスイッチングノイズ
が倍加する。特にクロックが同期化されていない場合の
非同期重畳ノイズは、測定が困難なことから対策が不十
分なまま製品が出荷されて、現地で障害を起こし、更に
悪いことにその原因究明に長時間を要することがままあ
る。Further, the present circuit comprises an active filter unit 10
There is another noise problem caused by the superposition of the switching noise of the forward converter 104 and the switching noise of the forward converter 104 (Table 1, No. 5). That is, the active filter unit 1
03 is not synchronized with the clock used for the power factor control circuit 114 of the forward converter 104 and the clock used for the voltage control circuit 128 of the forward converter 104.
The pulse of W13 and the pulses of switch elements SW11 and SW12 are superimposed asynchronously to double the switching noise.
Even if both clocks are synchronized, for example, if they are synchronized at the leading edge of the pulse, they are superimposed synchronously at the leading edge and asynchronously superposed at the trailing edge, so that the switching noise is also doubled. In particular, asynchronous superimposed noise when the clocks are not synchronized is difficult to measure, so products are shipped with inadequate countermeasures, causing local failures, and even worse, it takes a long time to investigate the cause. It remains to be necessary.
【００１０】更に本回路は、アクティブフィルタ部とフ
ォワードコンバータ部で各１回、計２回のスイッチング
動作を必要とし、アクティブフィルタ部１０３のダイオ
ードＤ13の逆短絡とあいまって電力変換効率を低下させ
る（表１，ＮＯ.７、６）と言う不具合もある。Further, this circuit requires a total of two switching operations, one each for the active filter unit and the forward converter unit, and lowers the power conversion efficiency in combination with the reverse short circuit of the diode D13 of the active filter unit 103 ( There is also a defect referred to in Table 1, Nos. 7, 6).
【００１１】（Ｂ）フライバックトランス方式の説明 前記アクティブフィタ方式の問題を解決する方式として
図２に示すフライバックトランス方式が提案され、実用
化された例がある。本回路は、整流部２０１及びフライ
バックコンバータ部２０２とから構成され、整流部２０
１がＡＣライン２０３からのＡＣライン電力を整流器２
０４にて整流し、この整流した全波整流ライン電力をフ
ライバックコンバータ部２０２のトランスＴ21に接続さ
れるスイッチ素子ＳＷ21及びＳＷ22が入り切りし、且つ
該スイッチ素子ＳＷ21／22の動作を電圧・力率制御回路
２０５により制御しながらフィードバックすることによ
り、負荷２０６に所定の電力を供給する様に構成されて
いる。この回路は、一般に広く利用されているコンデン
サインプット型フライバックトランス方式から１次側平
滑コンデンサ２０７（図２中破線で示す）を取り除くこ
とによって、力率を向上しようとするものである。(B) Description of Flyback Transformer System A flyback transformer system shown in FIG. 2 has been proposed as a system for solving the problem of the active fitter system, and there is an example which has been put to practical use. This circuit includes a rectifier 201 and a flyback converter 202, and the rectifier 20
1 is a rectifier that converts AC line power from the AC line 203 into a rectifier 2
04, the rectified full-wave rectified line power is turned on and off by the switching elements SW21 and SW22 connected to the transformer T21 of the flyback converter unit 202, and the operation of the switching elements SW21 / 22 is controlled by the voltage / power factor. A predetermined power is supplied to the load 206 by performing feedback while being controlled by the control circuit 205. This circuit is intended to improve the power factor by removing the primary-side smoothing capacitor 207 (shown by a broken line in FIG. 2) from the generally used capacitor input type flyback transformer system.
【００１２】このフライバックトランス方式の回路の特
性は、表１の中央に示す如く、主要部の電力素子数が８
となって図１の方式に比べて４０％近く削減され（表
１，ＮＯ.２）、後述するように突入抑制回路や過電流
保護回路をスイッチ素子ＳＷ21とＳＷ22で共用すること
ができ（表１，ＮＯ.３、４）、回路部品点数を低減す
ることができる。また本回路は、フライバックトランス
の１次側電流が２次側に変換された後でスイッチ素子Ｓ
Ｗ21及びＳＷ22を導通させるため、ダイオードＤ21に逆
短絡電流が印加することも防止することができる（第１
表 ＮＯ.６）。As shown in the center of Table 1, the characteristics of the flyback transformer circuit are as follows.
As a result, the inrush suppression circuit and the overcurrent protection circuit can be shared by the switch elements SW21 and SW22 as described below (Table 1 and No. 2). 1, NO. 3, 4), the number of circuit components can be reduced. Further, the present circuit is configured such that after the primary current of the flyback transformer is converted to the secondary side, the switching element S
Since W21 and SW22 are made conductive, application of a reverse short-circuit current to diode D21 can also be prevented (first example).
Table No. 6).
【００１３】更に、制御回路が一つしかないため、複数
制御回路駆動によるノイズが重畳することもなく（表
１，ＮＯ.５）、当然のことながらスイッチング回数も
１回である（表１，ＮＯ.７）。Furthermore, since there is only one control circuit, noise caused by driving a plurality of control circuits does not overlap (Table 1, No. 5), and the number of switching is naturally one (Table 1, Table 1). NO.7).
【００１４】このように図２に示したフライバックトラ
ンス方式の回路は、図１のアクティブフィルタ方式の主
要な欠点は全て解決している。しかしながら、フライバ
ックトランス方式にはアクティブフィルター方式にはな
い別の大きな欠点を内包している。As described above, the flyback transformer circuit shown in FIG. 2 solves all the main disadvantages of the active filter system shown in FIG. However, the flyback transformer system has another major drawback that the active filter system does not have.
【００１５】その最大の欠点は出力電力容量を大きくと
れないことである。その要因は下記の三つが考えられ
る。 (1)出力電圧に表れるライン周波数リプルに起因する容
量制限（表１，ＮＯ.９）。即ち、本方式では、前述の
ように１次側平滑コンデンサを取り除いているため、整
流後の全波整流ライン電圧の谷の部分（凹部分）では１
次側から２次側に十分な電力を汲み上げることができ
ず、このため出力側コンデンサＣ22には大きな容量を要
し、出力電力容量にもよるが一般に出力電圧２５Ｖ以下
の回路には適さない。The biggest disadvantage is that the output power capacity cannot be increased. The following three factors can be considered. (1) Capacitance limitation caused by line frequency ripple appearing in output voltage (Table 1, No. 9). That is, in this method, since the primary-side smoothing capacitor is removed as described above, the valley portion (recessed portion) of the rectified full-wave rectification line voltage is 1%.
Sufficient power cannot be pumped from the secondary side to the secondary side, so that the output side capacitor C22 requires a large capacity, and is generally unsuitable for circuits having an output voltage of 25 V or less, depending on the output power capacity.
【００１６】更には、この欠点をカバーしてライン電圧
の谷の部分で少しでも余計に電力を汲み上げようとする
と、この方式の本来の目的である力率が低下する。この
ような関係から、本方式の実用的な力率は９０パーセン
ト前後に制限される特性をもっている（表１，ＮＯ.
１）。また１次側に電力を貯蔵するコンデンサがないた
め、瞬停時のエネルギーを貯留できない（第１表 ＮＯ.
９）という欠点も招いている。Furthermore, if the power is to be pumped even further in the valley of the line voltage to cover this drawback, the power factor, which is the original purpose of this system, is reduced. From such a relationship, the practical power factor of this method has a characteristic limited to about 90% (Table 1, NO.
1). In addition, since there is no capacitor on the primary side to store power, energy at the momentary stop cannot be stored (Table 1 NO.
9) also has the disadvantage.
【００１７】(2)二つ目の要因は、２次側平滑コンデン
サＣ22の高周波リプル電流が大きいことである（表１，
ＮＯ.１０）。 (3)三つ目の要因は、スイッチ素子ＳＷ21及びＳＷ22に
流れる電流の遮断時に、これらのスイッチ素子に印加さ
れるスパイクノイズのアブソーバとして設けられたタン
ク回路（ダイオードＤ21，コンデンサＣ21，抵抗Ｒ21で
構成）で消費される損失が、１次側電流の２乗に比例し
て増加するためである（表１，ＮＯ.８）。(2) The second factor is that the high-frequency ripple current of the secondary-side smoothing capacitor C22 is large (Table 1,
No. 10). (3) The third factor is that a tank circuit (diode D21, capacitor C21, resistor R21) provided as an absorber of spike noise applied to these switch elements when the current flowing through the switch elements SW21 and SW22 is cut off. This is because the loss consumed in the configuration increases in proportion to the square of the primary current (Table 1, No. 8).
【００１８】このように従来技術によるスイッチングレ
ギュレータは、一長一短があり、部品点数の低減，高力
率及び低ノイズの特性を満足するものではないと言う不
具合があった。本発明の目的は、前記従来技術による不
具合を除去することであり、高力率及び低ノイズ且つ部
品点数の少ないスイッチングレギュレータを提供するこ
とである。As described above, the switching regulator according to the prior art has advantages and disadvantages, and has a problem that it does not satisfy the characteristics of reduction in the number of parts, high power factor and low noise. SUMMARY OF THE INVENTION An object of the present invention is to eliminate the disadvantages of the prior art, and to provide a switching regulator having a high power factor, low noise, and a small number of components.
【００１９】[0019]
【課題を解決するための手段】前記目的を達成するため
本発明は、ＡＣライン電圧を整流して全波整流ライン電
圧を出力する整流器、フライバックトランス、該フライ
バックトランスを時分割で高周波駆動するためのスイッ
チ素子、該フライバックトランスの２次側に設けられた
ダイオードおよび平滑コンデンサより構成されるフライ
バックトランス方式のスイッチングレギュレータにおい
て、該フライバックトランスの１次側に、電力蓄積コン
デンサ、第１のスイッチ素子と同期して動作する第２の
スイッチ素子、フライホイールダイオード及び第３のス
イッチ素子とを設け、前記全波整流ライン電圧の山の部
分（以下電力蓄積領域という）においては、第１のスイ
ッチ素子により負荷が必要とする所定の電力をフライバ
ックトランスの２次側に変換しながら、全波整流ライン
電圧の位相角に応じた余分の電力を、フライバックトラ
ンス及び第２のスイッチ素子及びフライホイールダイオ
ードを経由して該電力蓄積コンデンサに蓄積し、前記全
波整流ライン電圧の谷の部分（以下電力放出領域とい
う）においては、第１のスイッチ素子により全波整流ラ
イン電圧の位相角に応じた電力をフライバックトランス
の２次側に変換しながら、負荷の必要とする所定の電力
に満たない電力の不足分を、電力蓄積コンデンサから第
３のスイッチ素子を経由してフライバックトランスに供
給することを第１の特徴とする。According to the present invention, there is provided a rectifier for rectifying an AC line voltage to output a full-wave rectified line voltage, a flyback transformer, and a high-frequency driving of the flyback transformer in a time-division manner. A switching element, a diode provided on the secondary side of the flyback transformer, and a smoothing capacitor, wherein a power storage capacitor is provided on the primary side of the flyback transformer. A second switch element, a flywheel diode, and a third switch element that operate in synchronization with the first switch element; and a peak portion of the full-wave rectification line voltage (hereinafter referred to as a power storage region). The predetermined power required by the load by the one switch element is supplied to the flyback transformer 2. While converting the full-wave rectified line voltage into extra power corresponding to the phase angle of the full-wave rectified line voltage, and accumulating the extra power in the power storage capacitor via the flyback transformer, the second switch element, and the flywheel diode. In the valley portion of the rectified line voltage (hereinafter referred to as a power release region), the first switch element converts the power corresponding to the phase angle of the full-wave rectified line voltage to the secondary side of the flyback transformer, and A first feature is that a shortage of power less than the required predetermined power is supplied from a power storage capacitor to a flyback transformer via a third switch element.
【００２０】また本発明は、前記特徴１記載のスイッチ
ングレギュレータにおいて、前記第２のスイッチ素子と
して、フライバックトランスを駆動するハーフブリッジ
型構成の第１のスイッチ素子（複数）の片方を共用する
ことを第２の特徴とする。According to the present invention, in the switching regulator according to the first aspect, one of a plurality of first switch elements having a half-bridge type configuration for driving a flyback transformer is shared as the second switch element. Is a second feature.
【００２１】また本発明は、前記特徴１又は２記載のス
イッチングレギュレータにおいて、該電力蓄積コンデン
サの電力容量を適切に選定することによって、瞬停時エ
ネルギーを貯留する機能を併せ持つことを第３の特徴と
する。According to a third aspect of the present invention, the switching regulator according to the first or second aspect further has a function of storing energy at a momentary power failure by appropriately selecting the power capacity of the power storage capacitor. And
【００２２】また本発明は、前記特徴１又は２記載のス
イッチングレギュレータにおいて、該電力蓄積コンデン
サおよび該フライホイールダイオードを、該フライバッ
クトランスの寄生リアクタンスに起因して発生するスパ
イクノイズのアブソーバとして利用することを第４の特
徴とする。According to the present invention, in the switching regulator according to the first or second aspect, the power storage capacitor and the flywheel diode are used as an absorber for spike noise generated due to parasitic reactance of the flyback transformer. This is the fourth feature.
【００２３】また本発明は、前記特徴１又は２記載のス
イッチングレギュレータにおいて、該電力蓄積コンデン
サの動作電圧を、第１項記載の電力放出領域において
は、ライン電圧の瞬時値よりも高く設定することを第５
の特徴とする。According to the present invention, in the switching regulator according to the first or second aspect, the operating voltage of the power storage capacitor is set to be higher than the instantaneous value of the line voltage in the power emission region according to the first aspect. The fifth
The feature of.
【００２４】また本発明は、前記特徴１又は２記載のス
イッチングレギュレータにおいて、該電力蓄積コンデン
サの動作電圧の下限値を出力電圧の１次換算値とし、第
１項記載の電力蓄積領域においては上限値をライン電圧
の瞬時値と出力電圧の１次換算値の和とすることを第６
の特徴とする。According to the present invention, in the switching regulator according to the first or second aspect, the lower limit value of the operation voltage of the power storage capacitor is a primary conversion value of the output voltage, and the lower limit value is the upper limit value in the power storage region according to the first aspect. The sixth is to make the value the sum of the instantaneous value of the line voltage and the primary conversion value of the output voltage.
The feature of.
【００２５】また本発明は、前記特徴１又は２記載のス
イッチングレギュレータにおいて、該電力蓄積コンデン
サの動作電圧を、出力電圧の１次換算値の２倍に選定す
ることを第７の特徴とする。According to a seventh aspect of the present invention, in the switching regulator according to the first or second aspect, the operating voltage of the power storage capacitor is selected to be twice the primary conversion value of the output voltage.
【００２６】また本発明は、前記特徴１又は２記載のス
イッチングレギュレータにおいて、該電力蓄積コンデン
サの動作電圧を入力電圧系（１００Ｖ系、２００Ｖ系な
ど）によって切替えることを第８の特徴とする。According to an eighth aspect of the present invention, in the switching regulator according to the first or second aspect, the operating voltage of the power storage capacitor is switched by an input voltage system (100 V system, 200 V system, etc.).
【００２７】また本発明は、前記特徴１又は２記載のス
イッチングレギュレータにおいて、該電力蓄積コンデン
サの動作電圧をライン電圧に応じて連続的に変えること
を第９の特徴とする。According to a ninth aspect of the present invention, in the switching regulator according to the first or second aspect, the operating voltage of the power storage capacitor is continuously changed according to a line voltage.
【００２８】また本発明は、前記特徴１又は２記載のス
イッチングレギュレータにおいて、該電力蓄積コンデン
サと第２のスイッチ素子の間にネガティブフィードバッ
ク制御ループを形成し、該電力蓄積コンデンサの動作電
圧が所定の電圧より低下すれば第２のスイッチ素子の駆
動パルス幅を広げ、所定の電圧より上がれば駆動パルス
幅を狭めるよう制御し、もって該電力蓄積コンデンサの
動作電圧を所定の電圧に保つことを第１０の特徴とす
る。According to the present invention, in the switching regulator according to the first or second aspect, a negative feedback control loop is formed between the power storage capacitor and the second switch element, and the operating voltage of the power storage capacitor is set to a predetermined value. If the voltage is lower than the voltage, the drive pulse width of the second switch element is widened, and if the voltage is higher than a predetermined voltage, the drive pulse width is controlled to be narrowed, thereby maintaining the operating voltage of the power storage capacitor at a predetermined voltage. The feature of.
【００２９】また本発明は、前記特徴１又は２記載のス
イッチングレギュレータにおいて、前記第２及び第３の
スイッチ素子を、入力電流（の時分割周期における平均
値）をライン電圧の瞬時値に比例せしめる様に制御する
ことを第１１の特徴とする。Further, according to the present invention, in the switching regulator according to the first or second aspect, the second and third switch elements make an input current (an average value in a time division cycle) proportional to an instantaneous value of a line voltage. The eleventh feature is that the control is performed in the following manner.
【００３０】また本発明は、前記特徴１又は２記載のス
イッチングレギュレータにおいて、前記第２のスイッチ
素子を、ライン電圧をｃｏｓθなる余弦波とするときco
sθに応じた余分の電力を該電力蓄積コンデンサに蓄積
せしめる様に制御することを第１２の特徴とする。According to the present invention, in the switching regulator according to the first or second aspect, when the second switch element has a cosine wave of cos θ as a line voltage,
A twelfth feature is that control is performed such that excess power corresponding to sθ is stored in the power storage capacitor.
【００３１】また本発明は、前記特徴１又は２記載のス
イッチングレギュレータにおいて、前記第２のスイッチ
素子を、前記特徴１記載の電力蓄積領域と電力放出領域
の境界点の位相角を指す値をκとしたとき、（cosθ−c
osκ）に比例するパルス幅を生成することにより制御す
ることを第１３の特徴とする。Further, according to the present invention, in the switching regulator according to the first or second aspect, the second switch element may be set to a value indicating a phase angle of a boundary point between a power storage region and a power emission region according to the first aspect. Then, (cosθ−c
The thirteenth feature is that control is performed by generating a pulse width proportional to (osκ).
【００３２】また本発明は、前記特徴１３記載のスイッ
チングレギュレータにおいて、前記第２のスイッチ素子
をＫ（cosθ−cosκ）なるパルスデューティを生成して
制御し、比例定数Ｋをライン電圧のピーク値に比例した
電圧成分とライン電圧に独立した定電圧成分を積分器に
入力することによって実現することを第１４の特徴とす
る。In the switching regulator according to the thirteenth aspect, the second switching element may be controlled by generating a pulse duty of K (cos θ−cos κ), and the proportional constant K may be changed to the peak value of the line voltage. A fourteenth feature is realized by inputting a proportional voltage component and a constant voltage component independent of a line voltage to an integrator.
【００３３】また本発明は、前記特徴１又は２記載のス
イッチングレギュレータにおいて、前記第１のスイッチ
素子を、ライン電圧をcosθなる余弦波とするとき電力
放出領域においてcosθに比例したパルス幅を生成する
ことにより制御することを第１５の特徴とする。According to the present invention, in the switching regulator according to the first or second aspect, when the first switch element is a cosine wave having a line voltage of cos θ, a pulse width proportional to cos θ is generated in a power emission region. The fifteenth feature is that the control is performed by the following.
【００３４】また本発明は、前記特徴１５記載のスイッ
チングレギュレータにおいて、前記第１のスイッチ素子
をＪcosθなるパルスデューティを生成して制御し、比
例定数Ｊをライン電圧のピーク値に比例した電圧成分と
ライン電圧に独立した定電圧成分を積分器に入力するこ
とによって実現することを第１６の特徴とする。According to the present invention, in the switching regulator according to the feature 15, the first switch element is controlled by generating a pulse duty of Jcos θ, and the proportional constant J is set to a voltage component proportional to the peak value of the line voltage. A sixteenth feature is achieved by inputting a constant voltage component independent of a line voltage to an integrator.
【００３５】また本発明は、前記特徴１又は２記載のス
イッチングレギュレータにおいて、前記電力蓄積領域と
電力放出領域の境界点として、ライン電圧を余弦波とし
た場合の±π／４の位相に選定することを第１７の特徴
とする。According to the present invention, in the switching regulator according to the first or second aspect, a phase of ± π / 4 when a line voltage is a cosine wave is selected as a boundary point between the power storage region and the power discharge region. This is the seventeenth feature.
【００３６】また本発明は、前記特徴１又は２記載のス
イッチングレギュレータにおいて、前記電力放出領域中
の時分割動作において、時分割周期の最初に第３のスイ
ッチ素子を駆動し、続いて第１のスイッチ素子を駆動す
ることを第１８の特徴とする。According to the present invention, in the switching regulator according to the first or second aspect, in the time division operation in the power discharge region, the third switch element is driven at the beginning of the time division cycle, and then the first switch element is driven. Driving the switch element is an eighteenth feature.
【００３７】また本発明は、前記特徴１８記載のスイッ
チングレギュレータにおいて、ライン電圧をcosθなる
余弦波とするとき第３のスイッチ素子を（cosκ−cos
θ）に比例するパルス幅を生成することによって制御す
ることを第１９の特徴とする。According to the present invention, in the switching regulator according to the above feature 18, when the line voltage is a cosine wave of cos θ, the third switch element is (cos κ−cos
The nineteenth feature is that the control is performed by generating a pulse width proportional to θ).
【００３８】また本発明は、前記特徴１８記載のスイッ
チングレギュレータにおいて、第３のスイッチ素子を
(２／３)（cosκ−cosθ）なるパルスデューティを生成
して制御することを第２０の特徴とする。According to the present invention, in the switching regulator according to the above feature 18, the third switching element is provided.
A twentieth feature is to generate and control a pulse duty of (2/3) (cosκ−cosθ).
【００３９】また本発明は、前記特徴１８記載のスイッ
チングレギュレータにおいて、第３のスイッチ素子を駆
動するパルスデューティを出力電圧の誤差増幅器の出力
によって調整することを第２１の特徴とする。According to a twenty-first aspect of the present invention, in the switching regulator according to the eighteenth aspect, a pulse duty for driving the third switching element is adjusted by an output of an output voltage error amplifier.
【００４０】また本発明は、前記特徴１又は２記載のス
イッチングレギュレータにおいて、ライン電圧を余弦波
とし、前記電力蓄積領域と電力放出領域との境界点の位
相角を指す値をκとし、且つ起動時間をτとしたとき、
起動時における出力電圧の１次換算値Ｅ’o(ｔ)を、(ｔ
／τ)Ｅcosκ（０≦ｔ≦τ）なる時間の関数を目標値と
して制御することを第２２の特徴とする。According to the present invention, in the switching regulator according to the first or second aspect, a line voltage is a cosine wave, a value indicating a phase angle of a boundary point between the power storage region and the power discharge region is κ, and the switching regulator is activated. When time is τ,
The primary conversion value E'o (t) of the output voltage at the time of startup is expressed as (t
The twenty-second feature is that control is performed using a time function of (/ τ) Ecosκ (0 ≦ t ≦ τ) as a target value.
【００４１】また本発明は、前記特徴１又は２記載のス
イッチングレギュレータにおいて、前記電力蓄積コンデ
ンサの起動時の動作電圧を、時間と共に上昇する出力電
圧に比例させることを第２３の特徴とする。According to a twenty-third aspect of the present invention, in the switching regulator according to the first or second aspect, the operating voltage at the time of starting the power storage capacitor is proportional to an output voltage that increases with time.
【００４２】更に本発明は、前記特徴１又は２記載のス
イッチングレギュレータを複数含む電源装置において、
該複数のスイッチングレギュレータの第１のスイッチ素
子を駆動する制御回路のクロックを同一位相に同期化す
ると共に、前記電力蓄積コンデンサ、第３のスイッチ素
子及びその制御回路を復数のスイッチングレギュレータ
にて共用することを第２４の特徴とする。Further, the present invention relates to a power supply device including a plurality of switching regulators according to the above features 1 or 2,
The clocks of the control circuits for driving the first switch elements of the plurality of switching regulators are synchronized with the same phase, and the power storage capacitor, the third switch element, and the control circuit are shared by the multiple switching regulators. Is a twenty-fourth feature.
【００４３】また本発明は、前記特徴１又は２記載のス
イッチングレギュレータを複数含む電源装置において、
該複数のスイッチングレギュレータを、同一電圧を出力
し、且つ出力電流がほぼバランスするように２組に分割
し、各組のスイッチングレギュレータの第１のスイッチ
素子を駆動する制御回路のクロックの位相を１／２周期
ずらして同期化し、フライバックトランスの出力電流の
位相が互いに１／２周期ずれたレギュレータ出力を互い
に突き合わせて接続することを第２５の特徴とする。According to the present invention, there is provided a power supply device including a plurality of the switching regulators according to the above features 1 or 2,
The plurality of switching regulators are divided into two sets so as to output the same voltage and output currents are substantially balanced, and the phase of the clock of the control circuit for driving the first switch element of each set of switching regulators is set to 1 A twenty-fifth feature is that regulator outputs whose output currents of the flyback transformer are shifted by a half cycle from each other are synchronized with each other while being shifted by a half cycle.
【００４４】前記特徴２５記載の電源装置であって、前
記復数のスイッチングレギュレータが、前記電力蓄積コ
ンデンサ及び第３のスイッチ素子並びに制御回路を共用
することを第２６の特徴とする。The power supply device according to the above feature 25, wherein the switching regulator of the multiples shares the power storage capacitor, the third switch element, and the control circuit.
【００４５】また本発明は、前記特徴１又は２記載のス
イッチングレギュレータを複数含む電源装置であって、
該スイッチングレギュレータを、同一電圧を出力するｎ
組に分割し、各組のスイッチングレギュレータの第１の
スイッチ素子を駆動する制御回路のクロックの位相を１
／ｎ周期ずらして同期化し、フライバックトランスの出
力電流の位相が互いに１／ｎ周期ずれたレギュレータ出
力を互いに突き合わせて接続することを第２９の特徴と
する。According to the present invention, there is also provided a power supply device comprising a plurality of the switching regulators according to the first or second aspect,
The switching regulator outputs n
And a control circuit that drives the first switch element of each set of switching regulators sets the phase of the clock of the control circuit to 1
The twenty-ninth feature is that regulator outputs whose output currents of the flyback transformer are out of phase with each other by 1 / n cycles are synchronized with each other while being shifted by / n cycles.
【００４６】また本発明は、前記特徴１又は２記載のス
イッチングレギュレータにおいて、所定容量の半分の電
力容量を持つ１００Ｖ回路用フライバックトランスを２
つ用意し、該両フライバックトランスの２次側ダイオー
ド出力を並列接続し、入力電圧を検出して１００Ｖ入力
電圧の場合は、この１次側を並列接続し、２００Ｖ入力
電圧の場合は２次側を直接接続するスイッチ素子を設け
たことを第２８の特徴とする。According to the present invention, there is provided the switching regulator according to the first or second aspect, wherein a flyback transformer for a 100 V circuit having a half power capacity of a predetermined capacity is provided.
The secondary side diode outputs of both the flyback transformers are connected in parallel, the input voltage is detected and the primary side is connected in parallel when the input voltage is 100 V, and the secondary side is output when the input voltage is 200 V. A twenty-eighth feature is that a switch element for directly connecting the sides is provided.
【００４７】また本発明は、前記特徴１又は２記載のス
イッチングレギュレータにおいて、前記フライバックト
ランスの２次側に設けたダイオードの代わりにＭＯＳト
ランジスタを同期整流方式で接続することを第２９の特
徴とする。According to a twenty-ninth feature of the present invention, in the switching regulator according to the first or second feature, a MOS transistor is connected by a synchronous rectification method instead of a diode provided on a secondary side of the flyback transformer. I do.
【００４８】更に本発明は、ＡＣライン電圧を整流器に
より整流して全波整流ライン電圧を生成し、該全波整流
ライン電圧をトランスに供給し、この供給電力のうち負
荷に必要な所定の電力を該トランスの２次側に変換する
と共に、負荷に必要な所定電力を差し引いた余剰電力を
該トランス１次側電流の直流重畳機能によって電力蓄積
コンデンサに蓄積するスイッチングレギュレータにおい
て、前記電力蓄積コンデンサをトランスの１次側に配置
すると共に、該トランスに供給する電力のうち前記所定
電力を２次側に変換する電圧制御回路と、前記電力蓄積
コンデンサへの電力蓄積を制御する電力蓄積制御回路
と、該コンデンサに蓄積された電力をトランスに再供給
する電力放出制御回路とを設け、全波整流ライン電圧の
凸部においては、該電圧制御回路がトランスに供給する
全波整流ライン電圧のうち負荷に必要な所定電力を２次
側に変換する共に、該電力蓄積制御回路が前記余剰電力
を電力蓄積コンデンサに蓄積し、全波整流ライン電圧の
凹部においては、全波整流ライン電圧の位相角に応じた
電力を全波整流ライン電圧としてトランスに供給し、前
記所定電力に満たない不足電力を電力放出制御回路が電
力蓄積コンデンサからトランスに供給し、これらトラン
スに供給される両電力を前記電圧制御回路がトランスの
２次側に負荷に必要な所定電力として変換することを第
３０の特徴とする。Further, according to the present invention, a full-wave rectified line voltage is generated by rectifying an AC line voltage by a rectifier, and the full-wave rectified line voltage is supplied to a transformer. To a secondary side of the transformer, and a switching regulator that stores a surplus power obtained by subtracting a predetermined power required for a load into a power storage capacitor by a DC superimposition function of the transformer primary side current. A voltage control circuit disposed on the primary side of the transformer and converting the predetermined power of the power supplied to the transformer to a secondary side; a power storage control circuit for controlling power storage in the power storage capacitor; And a power release control circuit for re-supplying the power stored in the capacitor to the transformer. The voltage control circuit converts the predetermined power required for the load out of the full-wave rectification line voltage supplied to the transformer to the secondary side, and the power storage control circuit stores the surplus power in a power storage capacitor, thereby performing full-wave rectification. In the concave portion of the line voltage, the power corresponding to the phase angle of the full-wave rectified line voltage is supplied to the transformer as the full-wave rectified line voltage, and the insufficient power less than the predetermined power is supplied from the power storage capacitor by the power release control circuit to the transformer. A thirtieth feature of the present invention is that the voltage control circuit converts both powers supplied to these transformers to the secondary side of the transformer as predetermined power required for a load.
【００４９】また本発明は、ＡＣライン電圧を整流器に
より整流して全波整流ライン電圧を生成し、該全波整流
ライン電圧をトランスに供給し、この供給電力のうち負
荷に必要な所定の電力をトランスの２次側に変換すると
共に、負荷に必要な所定電力を差し引いた余剰電力をト
ランス１次側電流の直流重畳機能によって電力蓄積コン
デンサに蓄積するスイッチングレギュレータを複数備え
る電源装置において、前記スイッチングレギュレータ
が、前記トランスの１次側に配置された電力蓄積コンデ
ンサと、該トランスに供給される電力のうち前記所定電
力を２次側に変換する電圧制御回路と、該電力蓄積コン
デンサへの電力蓄積を制御する電力蓄積制御回路と、該
コンデンサに蓄積された電力をトランスに再供給する電
力放出制御回路とを備え、全波整流ライン電圧の凸部に
おいては、該電圧制御回路がトランスに供給する全波整
流ライン電圧のうち負荷に必要な所定電力を２次側に変
換する共に、該電力蓄積制御回路が前記余剰電力を電力
蓄積コンデンサに蓄積し、全波整流ライン電圧の凹部に
おいては、全波整流ライン電圧の位相角に応じた電力を
全波整流ライン電圧としてトランスに供給し、前記所定
電力に満たない不足電力を電力放出制御回路が電力蓄積
コンデンサからトランスに供給し、これらトランスに供
給される両電力を前記電圧制御回路がトランスの２次側
に負荷に必要な所定電力として変換することを第３１の
特徴とする。According to the present invention, a full-wave rectified line voltage is generated by rectifying an AC line voltage with a rectifier, and the full-wave rectified line voltage is supplied to a transformer. And a plurality of switching regulators for converting excess power obtained by subtracting a predetermined power required for a load into a power storage capacitor by a DC superimposing function of a primary current of the transformer. A regulator, a power storage capacitor disposed on a primary side of the transformer, a voltage control circuit for converting the predetermined power of the power supplied to the transformer to a secondary side, and power storage in the power storage capacitor. And a power release control circuit for re-supplying the power stored in the capacitor to the transformer. In the protruding portion of the full-wave rectification line voltage, the voltage control circuit converts the predetermined power required for the load in the full-wave rectification line voltage supplied to the transformer to the secondary side, and the power storage control circuit The surplus power is stored in a power storage capacitor, and in the concave portion of the full-wave rectification line voltage, power corresponding to the phase angle of the full-wave rectification line voltage is supplied to the transformer as a full-wave rectification line voltage, and the power reaches the predetermined power. No power shortage is supplied from the power storage capacitor to the transformer by the power release control circuit, and the power control circuit converts both powers supplied to these transformers to the secondary side of the transformer as predetermined power required for the load. 31 features.
【００５０】[0050]
【発明の実施の形態】以下、本発明によるスイッチング
レギュレータの実施形態を図面を参照して説明するもの
であるが、まず、本発明の原理について説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the switching regulator according to the present invention will be described with reference to the drawings. First, the principle of the present invention will be described.
【００５１】＜１章＞ ＊＊ 高力率電源装置実現のた
めの必要条件 ＊＊ まず、本発明の一実施形態の説明の前提として高力率電
源装置実現のための必要条件について考察する。図３
（ａ）はＡＣラインのライン電圧ｅ（θ）と入力電流ｉ
（θ）と出力電力（Ｅ0・Ｉ0）のそれぞれの波形を示し
たものである。図中、ライン電圧ｅ(θ)の波形は一般に
正弦波である（余弦波と言っても良い）。入力電力はラ
イン電圧と入力電流ｉ(θ)の積であり、その波形は入力
電流の波形により決まる。力率が高いということは入力
電流がライン電圧にある程度比例していることを意味す
るが、この場合は入力電力［ｅ(θ)・ｉ(θ)］波形は図
示したように正弦波の二乗波形に近くなる。一方、出力
電力は出力電圧Ｅ0と出力電流Ｉ0の積であり、出力電圧
は一定でなければならないから、負荷が一定ならば出力
電力（Ｅ0・Ｉ0）波形は図示したような直線でなければ
ならない。<Chapter 1> ** Necessary Conditions for Realizing High Power Factor Power Supply Device ** First, the prerequisites for realizing a high power factor power supply device will be considered as a premise of the description of one embodiment of the present invention. FIG.
(A) shows the line voltage e (θ) of the AC line and the input current i.
(Θ) and output power (E 0 · I 0 ). In the figure, the waveform of the line voltage e (θ) is generally a sine wave (cosine wave). The input power is the product of the line voltage and the input current i (θ), and its waveform is determined by the waveform of the input current. A high power factor means that the input current is proportional to the line voltage to some extent. In this case, the input power [e (θ) .i (θ)] waveform has a squared sine wave as shown. It becomes closer to a waveform. On the other hand, the output power is the product of the output voltage E 0 and the output current I 0 , and the output voltage must be constant. Therefore, if the load is constant, the output power (E 0 · I 0 ) waveform is a straight line as shown in the figure. Must.
【００５２】図３（ａ）において、入力電力（正弦波の
二乗波形）は、出力電力（直線）で分断されて、両者の
電力は面積Ａ，Ｂ，Ｃに相当する電力の塊に分類され
る。電力Ａは、ＡＣラインから流入した入力電力がその
時点で出力電力として変換される部分であり、電力Ｂは
その時点（電力蓄積領域）では余剰の電力で、一旦電力
蓄積コンデンサに貯えられた後、電力Ｃという不足電力
を補うためにライン電圧の谷の部分（電力放出領域）で
放出されることを表している。In FIG. 3A, input power (square waveform of sine wave) is divided by output power (straight line), and both powers are classified into blocks of power corresponding to areas A, B, and C. You. The power A is a portion where the input power flowing from the AC line is converted as output power at that time, and the power B is surplus power at that time (power storage region) and is stored once in the power storage capacitor. , The power C is released at the valley (power discharge area) of the line voltage to compensate for the shortage of power.
【００５３】この図から容易に理解できるように、力率
の高い電源装置においては、電力Ｂ、Ｃはそれぞれ電力
Ａの半分近い大きさになる（理想的な力率１の場合は４
６.７％）。換言すれば、高力率電源を実現するための
必要条件の一つは、出力電力容量（Ａ＋Ｃ）の３０％位
（理想的な力率１の場合は３１.８％）の電力を蓄積・
放出できる「十分な電力容量の電力蓄積コンデンサを必
要とする」ことである。As can be easily understood from this figure, in the power supply having a high power factor, the powers B and C are each nearly half the power A (4 in the case of the ideal power factor 1).
6.7%). In other words, one of the prerequisites for realizing a high power factor power supply is to store and store about 30% of the output power capacity (A + C) (31.8% for an ideal power factor of 1).
This means that "requires a power storage capacitor with sufficient power capacity" that can be released.
【００５４】高力率電源を実現するためのもう一つの必
要条件は、電力蓄積コンデンサの前段にインダクタを必
要とし、電力蓄積領域において、ラインからこのインダ
クタを経由して電力蓄積コンデンサに余剰電力が汲み出
される。厳密には、インダクタを高周波で時分割駆動す
るためのスイッチ素子とフライホイールダイオードを併
せ必要とする。Another requirement for realizing a high power factor power supply is that an inductor is required in front of the power storage capacitor, and in the power storage area, surplus power is supplied from the line to the power storage capacitor via the inductor. Pumped out. Strictly, a switch element and a flywheel diode for time-divisionally driving the inductor at a high frequency are required.
【００５５】＜２章＞ ＊＊ 電力蓄積コンデンサの動
作電圧 ＊＊ 図４に従来の電源回路方式における電力蓄積コンデンサ
の位置付けを示し、図４（ａ）は、前記図１に示したア
クティブフィルタ方式の回路の概念構成を示している。
本図に示した回路は、ＡＣライン４０９からの電力を整
流器４０１で整流した電力（Ａ＋Ｂ）をリアクタＬ11を
介して電力蓄積コンデンサＣ11に蓄積し、該蓄積した電
力（Ａ＋Ｂ）を電力（Ａ＋Ｃ）としてトランスＴ11に供
給するものであり、このコンデンサＣ11への蓄積並びに
トランスＴ11への供給を力率制御回路４０２及び電圧制
御回路４０３により制御することによって所定の電力を
負荷４０６に供給する様に構成している。<Chapter 2> ** Operating Voltage of Power Storage Capacitor ** FIG. 4 shows the position of the power storage capacitor in the conventional power supply circuit system, and FIG. 4 (a) shows the active filter system shown in FIG. 2 shows a conceptual configuration of the circuit.
The circuit shown in the figure stores the power (A + B) obtained by rectifying the power from the AC line 409 by the rectifier 401 into the power storage capacitor C11 via the reactor L11, and stores the stored power (A + B) in the power (A + C). A predetermined power is supplied to the load 406 by controlling the accumulation in the capacitor C11 and the supply to the transformer T11 by the power factor control circuit 402 and the voltage control circuit 403. doing.
【００５６】前記電力蓄積コンデンサＣ11は、トランス
Ｔ11の１次側にあって、前段に位置するインダクタＬ1
1、スイッチ素子ＳＷ13およびフライホイールダイオー
ドＤ13の働きにによって電力（Ａ＋Ｂ）を蓄積し、電力
（Ａ＋Ｃ）を放出して、平準化された電力（Ａ＋Ｃ）と
してトランスＴ11に供給する。ここで電力（Ａ＋Ｂ）
は、スイッチ素子ＳＷ13によって１回目のスイッチング
動作を受け、電力（Ａ＋Ｃ）はＳＷ11によって２回目の
スイッチング動作を受け、ライン電圧から出力電圧に変
換される間に計２回のスイッチング動作を受ける（表
１，ＮＯ.７参照）。The power storage capacitor C11 is located on the primary side of the transformer T11 and is connected to the inductor L1
1. The power (A + B) is accumulated by the operation of the switch element SW13 and the flywheel diode D13, and the power (A + C) is released and supplied to the transformer T11 as leveled power (A + C). Where power (A + B)
Receives the first switching operation by the switch element SW13, receives the second switching operation by the power switch SW11, and receives a total of two switching operations during the conversion from the line voltage to the output voltage (see Table 1). 1, No. 7).
【００５７】図４（ｂ）はフライバックトランス方式回
路の例で、図２の概念図となっている。本回路は、前記
回路と比して電力蓄積コンデンサＣ22をトランス２次側
に配置すると共に、電圧・力率制御回路４０７を用いて
スイッチ素子ＳＷ21をスイッチングすることによりトラ
ンスＴ21を介した電力（Ａ＋Ｂ）を電力蓄積コンデンサ
Ｃ22に蓄積し、電力（Ａ＋Ｃ）を自然放電することによ
って負荷４０６に必要な電力を供給する様に構成してい
る。FIG. 4B shows an example of a flyback transformer system circuit, which is a conceptual diagram of FIG. In this circuit, the power storage capacitor C22 is arranged on the secondary side of the transformer as compared with the above circuit, and the power (A + B) through the transformer T21 is switched by switching the switch element SW21 using the voltage / power factor control circuit 407. ) Is stored in the power storage capacitor C22, and the power (A + C) is spontaneously discharged to supply necessary power to the load 406.
【００５８】即ち、前記電力蓄積コンデンサＣ22はフラ
イバックトランスＴ21の２次側にあり、スイッチ素子Ｓ
Ｗ21およびダイオードＤ22を経由して電力（Ａ＋Ｂ）を
蓄積し、電力（Ａ＋Ｃ）を放出して、平準化された電力
（Ａ＋Ｃ）として負荷に供給する。したがってこの場合
は、ライン電圧から出力電圧に変換される間に電力（Ａ
＋Ｂ）はスイッチ素子ＳＷ21によってただ１回のスイッ
チング動作を受ける（第１表 ＮＯ.７）だけである。That is, the power storage capacitor C22 is on the secondary side of the flyback transformer T21,
The power (A + B) is stored via the W21 and the diode D22, the power (A + C) is released, and the power (A + C) is supplied to the load as leveled power (A + C). Therefore, in this case, the power (A) is converted during conversion from the line voltage to the output voltage.
+ B) is subjected to only one switching operation by the switching element SW21 (Table 1, No. 7).
【００５９】電力蓄積コンデンサから見た図４（ａ）図
４（ｂ）の相違の一つは、前者がトランス類の１次側に
あるのに対し後者は２次側にあるということである。一
般にコンデンサに蓄積できる電力容量は、コンデンサの
容量Ｃとその動作電圧Ｖの二乗に比例する（（１／２）
・ＣＶ2）ことが知られている。一方コンデンサの体積
（および原価）はコンデンサの容量と電圧の積（Ｃ・
Ｖ）で決まる。言い換えれば、一定の電力容量を蓄積す
るためのコンデンサの体積（および原価）は電圧の大き
さに反比例して小さくなる。One of the differences between FIG. 4 (a) and FIG. 4 (b) viewed from the power storage capacitor is that the former is on the primary side of transformers, while the latter is on the secondary side. . Generally, the power capacity that can be stored in a capacitor is proportional to the square of the capacity C of the capacitor and its operating voltage V ((1/2)).
CV 2 ) is known. On the other hand, the volume (and cost) of a capacitor is the product of the capacitor's capacity and voltage (C ·
V). In other words, the volume (and cost) of the capacitor for storing a certain power capacity decreases in inverse proportion to the magnitude of the voltage.
【００６０】通常、トランスの１次側に接続される電力
蓄積コンデンサの動作電圧は、ライン電圧が１００Ｖ系
の場合は１８０Ｖに、２００Ｖ系の場合は３６０Ｖに選
ばれる。一方２次側に接続される場合の動作電圧は出力
電圧Ｅ0そのものであり、１２Ｖ、５Ｖ、３.３Ｖなどで
ある。例えば図４（ａ）が３６０Ｖで図４（ｂ）は５Ｖ
の場合を比較してみるとその比は７２となる。従って電
力蓄積コンデンサについてはフライバックトランス方式
はアクテイブフィルタ方式に比べて７０倍もの体積（お
よび原価）を必要とするが判る。Normally, the operating voltage of the power storage capacitor connected to the primary side of the transformer is selected to be 180 V when the line voltage is 100 V and 360 V when the line voltage is 200 V. Whereas the operation voltage when connected to the secondary side is in itself an output voltage E 0, 12V, 5V, 3.3V, and the like. For example, FIG. 4 (a) is at 360V and FIG. 4 (b) is at 5V.
Comparing the above cases, the ratio is 72. Therefore, it can be seen that the flyback transformer method requires 70 times as much volume (and cost) as the power storage capacitor as compared to the active filter method.
【００６１】しかし実際には、信号素子ならともかく電
力素子である電力蓄積コンデンサに７０倍もの体積（お
よび原価）を投ずることは経済的でないため、何らかの
特性を犠牲にしてこの容量を小さく選定するのが一般的
である。However, in practice, it is not economical to invest 70 times the volume (and cost) of the power storage capacitor, which is a power element in the case of a signal element, so that it is necessary to reduce this capacity at the expense of some characteristics. Is common.
【００６２】この比較的小容量のコンデンサについて考
察するために、図３（ｂ）に電力蓄積コンデンサの電力
容量が小さい場合のＡＣラインの電圧／電流／電力と出
力電力のそれぞれの波形を示す。コンデンサの電力容量
が小さくなると電力放出領域に備えて十分な電力を蓄積
することが困難になり、ライン電圧ｅ(θ)の谷の部分で
は安定した出力電圧を維持できなくなって出力電圧にラ
イン周波数リプルが出現する（表１，ＮＯ.９）。この
ことは、電力Ｂ、Ｃが電力Ａに比べて小さい、あるいは
電力Ａが電力Ｂ、Ｃに比べて大きいことを意味する。そ
して電力Ａが大きいことは、電力蓄積領域を長くし、電
力放出領域においても少しでも多くの入力電流ｉ(θ)を
取り込むよう電圧制御回路が機能することを意味する。
このため、入力電流の波形は第４図（ａ）の場合に比べ
て押しつぶされた形になり、ライン電圧との比例関係が
くずれて力率が低下する（表１，ＮＯ.１）。In order to consider this relatively small-capacity capacitor, FIG. 3B shows waveforms of the voltage / current / power and output power of the AC line when the power capacity of the power storage capacitor is small. If the power capacity of the capacitor becomes small, it becomes difficult to store enough power in preparation for the power discharge area, and it becomes impossible to maintain a stable output voltage in the valley of the line voltage e (θ), and the output voltage becomes the line frequency. Ripple appears (Table 1, No. 9). This means that the powers B and C are smaller than the power A, or the power A is larger than the powers B and C. When the power A is large, it means that the voltage control circuit functions to lengthen the power storage region and take in as much input current i (θ) as possible even in the power discharge region.
As a result, the waveform of the input current is crushed as compared with the case of FIG. 4 (a), and the proportional relationship with the line voltage is lost, so that the power factor is reduced (Table 1, NO. 1).
【００６３】即ち、スイッチングレギュレータが高い力
率を維持するための必要条件「十分な電力容量のコンデ
ンサを必要とする」は、通常そうであるように出力電圧
がライン電圧に比べて小さい場合は、誤解を怖れず大胆
な表現に換えれば「電力蓄積コンデンサがトランス類の
１次側に接続されていること」と言うことができよう。
換言すれば、高い力率を維持するための必要条件は、電
力蓄積コンデンサがトランス類の１次側に接続されてい
ることが必要であると言える。In other words, the requirement for the switching regulator to maintain a high power factor, “needs a capacitor with sufficient power capacity”, is, as is usually the case, when the output voltage is smaller than the line voltage. To be bold without fear of misunderstanding, it can be said that "the power storage capacitor is connected to the primary side of the transformers".
In other words, a requirement for maintaining a high power factor is that the power storage capacitor must be connected to the primary side of the transformers.
【００６４】＜３章＞＊＊ 本発明による回路方式の原
理 ＊＊ 次に本発明によるスイッチングレギュレータの回路方式
の原理を図５を参照して説明する。本発明は前述したよ
うな数多くの特長を有するフライバックトランス方式の
スイッチングレギュレータを母体とし、同方式の最大の
欠点である「電力蓄積コンデンサがフライバックトラン
スの２次側に接続されている」ことを改善するため、以
下に述べる工夫によって電力蓄積コンデンサを１次側に
移したことを特徴としている。<Chapter 3> ** Principle of Circuit System According to the Present Invention ** Next, the principle of the circuit system of the switching regulator according to the present invention will be described with reference to FIG. The present invention is based on a flyback transformer type switching regulator having many features as described above, and the biggest drawback of the method is that the power storage capacitor is connected to the secondary side of the flyback transformer. In order to improve the above, the power storage capacitor is moved to the primary side by the following measures.
【００６５】具体的に述べると本回路は、図５に示す如
く、ＡＣライン４０９から供給される電力を整流器５０
１により整流して電力（Ａ＋Ｂ）を得、該電力（Ａ＋
Ｂ）に後述する電力蓄積コンデンサＣ61から放出される
電力Ｃを加えた電力（Ａ＋Ｂ＋Ｃ）をフライバックトラ
ンスＴ61の一次側に供給する。正確には，電力蓄積領域
においては、スイッチ素子ＳＷ61により負荷が必要とす
る所定の電力（電力Ａ）をトランスＴ61の２次側に変換
しながら、ライン電圧の位相角に応じた余分の電力（電
力Ｂ）をトランスＴ61及びスイッチ素子ＳＷ62およびダ
イオードＤ61を介してコンデンサＣ61に蓄積し、電力放
出領域においては、スイッチ素子ＳＷ61によってライン
電圧の位相角に応じた電力（電力Ａ）をトランスＴ61の
２次側に変換しながら、負荷が必要とする所定の電力に
満たない電力の不足分（電力Ｃ）を、コンデンサＣ61か
ら電力放出制御回路５０２のスイッチ素子ＳＷ63（ＳＷ
61と同期して動作する）とこれに繋がるダイオードＤ63
を経由してＴ61に供給する様に動作する（請求項１）。Specifically, as shown in FIG. 5, this circuit converts the power supplied from the AC line 409 into a rectifier 50.
1 to obtain electric power (A + B),
The power (A + B + C) obtained by adding the power C discharged from the power storage capacitor C61 described later to B) is supplied to the primary side of the flyback transformer T61. To be more precise, in the power storage area, while the switch element SW61 converts a predetermined power (power A) required by the load to the secondary side of the transformer T61, the extra power (power A) corresponding to the phase angle of the line voltage is converted. The power B) is accumulated in the capacitor C61 via the transformer T61, the switching element SW62, and the diode D61, and in the power discharging region, the switching element SW61 supplies power (power A) corresponding to the phase angle of the line voltage to the transformer T61. While converting to the next side, the shortage of power (power C) less than the predetermined power required by the load is transferred from the capacitor C61 to the switch element SW63 (SW) of the power release control circuit 502.
It operates in synchronization with 61) and the diode D63 connected to this.
It operates so that it supplies to T61 via (Claim 1).
【００６６】図５に示す本回路案出の考え方を補足する
と、これまでの説明によって理解できるように、図４
（ｂ）に示したフライバックトランス方式の電源装置に
おいて電力Ａは入力電力がその時点で出力電力として変
換される部分であり、その変換のためには電力蓄積コン
デンサを必要としない。従って図５に示した本方式にお
いても、電力Ａに対しては図４（ｂ）に示したフライバ
ックトランス方式とほぼ同じ動作をすると考えてよい。Supplementing the idea of the present circuit shown in FIG. 5, as can be understood from the above description, FIG.
In the flyback transformer type power supply device shown in (b), power A is a portion where input power is converted as output power at that time, and a power storage capacitor is not required for the conversion. Therefore, in the present method shown in FIG. 5, it can be considered that the same operation as that of the flyback transformer method shown in FIG.
【００６７】このため本回路は、電力蓄積コンデンサを
必要とするのは電力Ｂ及びＣに対してであるから、この
ためのみに新たに電力蓄積コンデンサＣ61をフライバ
ックトランスＴ61の１次側に配し、リアクタンスはこ
のトランスＴ61を共用し、第１のスイッチ素子ＳＷ61と
同期して動作する第２のスイッチ素子ＳＷ62とフライホ
イールダイオードＤ61を新たに設けた。For this reason, in this circuit, a power storage capacitor is required only for the powers B and C, and therefore a power storage capacitor C61 is newly disposed on the primary side of the flyback transformer T61 only for this purpose. Then, the reactance shares the transformer T61, and a second switch element SW62 and a flywheel diode D61, which operate in synchronization with the first switch element SW61, are newly provided.
【００６８】この様に本発明によるスイッチングレギュ
レータは、電力蓄積領域においてはＡＣラインから電力
（Ａ＋Ｂ）をフライバックトランスＴ61に供給しつつ、
このフライバックトランスＴ61に供給した電力（Ａ＋
Ｂ）の一部（電力Ｂ）を電力蓄積コンデンサＣ61に蓄積
し、残りの電力Ａのみを２次側に変換して出力電力を得
ると共に、電力放出領域においてはＡＣラインから電力
Ａを供給し、これに先の電力Ｃを加えて平準化した電力
（Ａ＋Ｃ）をフライバックトランスＴ61に供給し、これ
を出力電力として２次側に変換する。As described above, the switching regulator according to the present invention supplies the power (A + B) from the AC line to the flyback transformer T61 in the power storage region.
The power supplied to the flyback transformer T61 (A +
A part of B) (power B) is stored in the power storage capacitor C61, and only the remaining power A is converted to the secondary side to obtain output power. In the power discharge region, power A is supplied from the AC line. Then, the power (A + C) leveled by adding the power C to the power supply is supplied to the flyback transformer T61, which is converted to the secondary side as output power.
【００６９】換言すれば本発明によるスイッチングレギ
ュレータは、電力蓄積領域においてはトランスに供給し
た電力の一部を電力蓄電コンデサに蓄積しておき、電力
放出領域においては該コンデンサに貯めた電力とＡＣラ
インからの電力とを加えてトランスに供給することによ
り、トランスの２次側に変換される電力を安定的に保つ
ことができる。In other words, in the switching regulator according to the present invention, a part of the power supplied to the transformer is stored in the power storage capacitor in the power storage area, and the power stored in the capacitor and the AC line are stored in the power discharge area. By supplying the power from the transformer to the transformer, the power converted to the secondary side of the transformer can be stably maintained.
【００７０】＜４章＞＊＊ 本発明による回路方式によ
って解決される課題 ＊＊ 上記構成の本発明による高力率スイッチングレギュレー
タは、以下に述べる効果を奏する。 （Ａ）＜フライバックトランス方式の課題の改善＞ 本実施形態による回路は、従来のフライバックトランス
方式においては２次側にあった電力蓄積コンデンサの機
能を１次側に移すことにより、フライバックトランス方
式に内包する下記課題を解決することができる。<Chapter 4> ** Problems to be solved by the circuit system according to the present invention ** The high power factor switching regulator according to the present invention having the above configuration has the following effects. (A) <Improvement of the Problem of the Flyback Transformer> The circuit according to the present embodiment shifts the function of the power storage capacitor on the secondary side in the conventional flyback transformer system to the primary side, thereby achieving flyback. The following problems included in the transformer method can be solved.
【００７１】最初に、電力蓄積コンデンサ、リアクタ
（フライバックトランスを共用）およびフライホイール
ダイオードを１次側に配置したことにより、これまで詳
述してきたように高力率電源を構築するための必要条件
を満たした（表１，ＮＯ.１）。ただし十分条件ではな
く、これについては後述する。First, by arranging a power storage capacitor, a reactor (shared with a flyback transformer) and a flywheel diode on the primary side, it is necessary to construct a high power factor power supply as described in detail above. The condition was satisfied (Table 1, NO. 1). However, this is not a sufficient condition, and will be described later.
【００７２】電力蓄積コンデンサＣ61の機能によって
電力放出期間においてもフライバックトランスＴ61に平
準化された電力を供給することができるため、２次側に
変換される出力電圧にライン周波数リプルの発生を実用
上防止することができた（表１，ＮＯ.９）。Since the leveled power can be supplied to the flyback transformer T61 even during the power discharge period by the function of the power storage capacitor C61, generation of line frequency ripple in the output voltage converted to the secondary side is practically used. (Table 1, No. 9).
【００７３】電力蓄積コンデンサＣ61は、ライン電圧
の山谷に応じて余剰電力を蓄積し不足電圧を補う機能に
留まらず、その電力容量を適切に選定することによって
瞬停時エネルギーを貯流する機能を併せ持つ（表１，Ｎ
Ｏ.９）。この機能は産業用の用途には特に重要である
（請求項３）。The power storage capacitor C61 is not limited to a function of accumulating surplus power according to the peaks and valleys of the line voltage and compensating for the undervoltage, but has a function of storing energy during a momentary power failure by appropriately selecting the power capacity. (Table 1, N
O.9). This function is particularly important for industrial use (claim 3).
【００７４】電力蓄積コンデンサＣ61は、フライホイ
ールダイオードＤ61と共に、フライバックトランスの寄
生リアクタンスに起因して発生するスパイクノイズのア
ブソーバとしての機能を有する（正確には図６参照，請
求項４）。The power storage capacitor C61, together with the flywheel diode D61, has a function as an absorber of spike noise generated due to the parasitic reactance of the flyback transformer (refer to FIG. 6 to be precise, claim 4).
【００７５】従って本回路においては、図２及び図４
（ｂ）に示したダイオードＤ21，コンデンサＣ21，抵抗
Ｒ21で構成されるサージアブソーバとしてのタンク回路
を必要としない。即ち、回路の複雑さという観点からみ
ると、本方式は図４（ｂ）に対して５点の素子を追加し
たが逆に３点の素子を除くことができ、大幅な機能・性
能の改善にもかかわらず素子の追加は２点に留まった。
尚、後述するが、図４（ａ）（ｂ）に示す概念図よりも
より具体的な回路図である図２と図６（本方式の基本回
路を示す）との比較においても、素子の追加は２点に留
まっている（表１，ＮＯ.２）。Therefore, in the present circuit, FIGS.
There is no need for a tank circuit as a surge absorber composed of the diode D21, the capacitor C21, and the resistor R21 shown in FIG. In other words, from the viewpoint of the complexity of the circuit, this method adds five elements to FIG. 4 (b), but can remove three elements on the contrary, and greatly improves the function and performance. Nevertheless, only two elements were added.
As will be described later, the comparison between FIG. 2 and FIG. 6 (showing a basic circuit of this method), which are more specific circuit diagrams than the conceptual diagrams shown in FIGS. There are only two additions (Table 1, NO. 2).
【００７６】次に効率という観点からみると、図２及
び図４（ｂ）のタンク回路では吸収されたスパイクノイ
ズエネルギーが抵抗Ｒ21で熱損失として消費されるのに
対し、本回路ではそのエネルギーは電力放出領域におい
て有効に再利用される（表１，ＮＯ.８）。即ち、高効
率に貢献することができる。Next, from the viewpoint of efficiency, the absorbed spike noise energy is consumed as heat loss by the resistor R21 in the tank circuits of FIGS. 2 and 4B, whereas the energy is It is effectively reused in the power emission region (Table 1, No. 8). That is, it can contribute to high efficiency.
【００７７】このように本発明によるスイッチングレギ
ュレータは、前述したフライバックトランス方式の内包
する５つの課題（表１，ＮＯ.１／ＮＯ.８／ＮＯ.１０
の各１点とＮＯ.９の２点）のうち４点を解決すること
ができる。残る１点の２次側平滑コンデンサの高周波リ
プル電流（表１，ＮＯ.１０）については、近年ＥＳＲ
（等価直列抵抗）の小さい機能性高分子アルミニウム電
解コンデンサ等が実用に供せられ、他の４点ほどは問題
が深刻でなくなってきた。しかしこれについても解決手
段がないわけではなく、解決手段の一例を後述する（１
３章）（Ｂ）（Ｃ）節にて述べる。As described above, the switching regulator according to the present invention has five problems (Table 1, NO.1 / NO.8 / NO.10) included in the above-mentioned flyback transformer system.
(1 point each and No. 9) can be solved. With regard to the high frequency ripple current (Table 1, No. 10) of the remaining one secondary smoothing capacitor,
Functional polymer aluminum electrolytic capacitors with small (equivalent series resistance) have been put to practical use, and the other four problems have become less serious. However, this does not mean that there is no solution, and an example of the solution will be described later (1).
This is described in Section 3) (B) and (C).
【００７８】（Ｂ）＜アクティブフィルタ方式の問題点
の改善＞ 以上のようにフライバックトランス方式の欠点は解決し
たが、アクテイブフィルタ方式の問題点の改善が本方式
によって大きく後退するようでは本発明は意味をなさな
い。以下にその点をチェックしておく必要がある。(B) <Improvement of the problem of the active filter method> Although the drawback of the flyback transformer method has been solved as described above, the present invention may be used if the improvement of the problem of the active filter method is greatly reduced by this method. Does not make sense. The following points need to be checked.
【００７９】最初に回路構成の複雑さであるが、基本
回路の素子数減少についてはすでに述べた通りである。
これに加えて図１に示したアクテイブフィルタ方式に適
用される突入抑制回路も、電源投入時に突入電流の流れ
込む電力蓄積コンデンサＣ61にスイッチ素子ＳＷ62が直
列に挿入されていることから、このスイッチ素子を突入
抑制回路として共用して省略することができる（表１，
ＮＯ.３）。また過電流保護回路についても、電圧制御
回路によって駆動されるトランス類のスイッチ素子がア
クティブフィルタ方式では電流のパルス幅を制御してい
るのに対し、本方式はフライバックトランス方式と同じ
く電流の波高値を制御しているため、やはりこのこのス
イッチ素子を共用して省略することができる（表１，Ｎ
Ｏ.４）。First, as to the complexity of the circuit configuration, the reduction in the number of elements in the basic circuit has already been described.
In addition to this, the inrush suppression circuit applied to the active filter system shown in FIG. 1 also includes the switch element SW62 in series with the power storage capacitor C61 into which the inrush current flows when the power is turned on. It can be omitted as it is commonly used as an inrush suppression circuit (Table 1,
NO.3). In the overcurrent protection circuit, the switching elements of the transformers driven by the voltage control circuit control the pulse width of the current in the active filter system. Since the high value is controlled, this switch element can also be shared and omitted (Table 1, N
O.4).
【００８０】次にノイズについてみてみると、本回路
の三つのスイッチ素子ＳＷ61〜63はいずれもクロックが
同期しているため、最も厄介なクロック非同期によるノ
イズの非同期重畳の発生を防止することができる。また
クロックが同期していても起こりうるノイズの同期重畳
や非同期重畳が共にないことは、図８及び図２６のタイ
ムチャートとその説明によって後述する（表１，ＮＯ.
５）。Next, regarding the noise, since the clocks of all the three switch elements SW61 to 63 of this circuit are synchronized, it is possible to prevent the occurrence of the most troublesome asynchronous superimposition of noise due to the clock asynchronization. . The fact that synchronous superimposition or asynchronous superimposition of noise that can occur even when the clocks are synchronized is not described later will be described later with reference to the time charts of FIGS.
5).
【００８１】フライホイールダイオードＤ61の逆短絡
電流については、トランスＴ61の１次側に流れる電流が
２次側に切替った後でスイッチ素子ＳＷ61が導通するた
め（正確には図６参照）、ダイオードＤ61に逆短絡電流
が流れることを防止できる。またダイオードＤ63につい
ても、スイッチ素子ＳＷ63が導通する電力放出領域にお
いてはダイオードＤ63に順方向電圧が印加されるよう電
力蓄積コンデンサの動作電圧を設定する（Ｅc＞ｅ
(θ)）ことによって、やはり逆短絡電流が流れることを
防止できる（表１，ＮＯ.５）。As for the reverse short-circuit current of the flywheel diode D61, the switching element SW61 conducts after the current flowing on the primary side of the transformer T61 switches to the secondary side (exactly, see FIG. 6). It is possible to prevent the reverse short-circuit current from flowing through D61. Also for the diode D63, the operating voltage of the power storage capacitor is set such that a forward voltage is applied to the diode D63 in the power emission region where the switch element SW63 is conductive (Ec> e).
(θ)) can also prevent the reverse short-circuit current from flowing (Table 1, No. 5).
【００８２】最後に電力変換に必要なスイッチング回
数であるが、本方式では２回のスイッチング動作を受け
るのは電力Ｂに相当する部分のみである。電力Ｂの出力
電力（Ａ＋Ｃ）に対する比率は約０.３で、電力変換に
必要な等価スイッチング回数は約１.３回であるという
ことができる（第１表 ＮＯ.７）。Lastly, regarding the number of times of switching required for power conversion, only the portion corresponding to power B is subjected to two switching operations in this method. The ratio of the power B to the output power (A + C) is about 0.3, and the number of equivalent switching operations required for power conversion is about 1.3 (Table 1, No. 7).
【００８３】この様に本発明による回路は、原理的に
（アクテイブフィルタ方式の問題点を改善するという）
フライバックトランス方式の数多い長所をほとんどその
まま残したまま、（アクテイブフィルタ方式には無かっ
たフライバックトランス方式の）多くの欠点を克服した
ものである。As described above, the circuit according to the present invention can be used in principle (to solve the problem of the active filter system).
It overcomes many of the drawbacks (of the flyback transformer system not found in the active filter system) while leaving many of the advantages of the flyback transformer system as they are.
【００８４】＜５章＞ ＊＊ 本発明の基本回路 ＊＊ 次に本発明の具体的な基本回路を図６を参照して説明す
る。この基本回路は、図２のフライバックトランス方式
を母体にしたフライバックコンバータ部６０１と、図５
を用いて詳述してきた電力蓄積コンデンサC61／フライ
ホイールダイオードD61／これらの制御回路６０５／電
力放出用スイッチ素子ＳＷ63／ダイオードD63／これら
の制御回路６０４からなる力率制御部６０２と、整流部
６０３により構成される。<Chapter 5> ** Basic Circuit of the Present Invention ** Next, a specific basic circuit of the present invention will be described with reference to FIG. This basic circuit includes a flyback converter section 601 based on the flyback transformer system of FIG.
, A power factor control unit 602 including a power storage capacitor C61, a flywheel diode D61, a control circuit 605 for these components, a switch element SW63 for power release, a diode D63, and a control circuit 604, and a rectification unit 603. It consists of.
【００８５】本回路は、図５においては余剰電力を蓄積
するためのスイッチ素子をフライバックトランスの後段
にフライホイールダイオードと直結して配したのに対
し、フライバックトランスＴ61のハーフブリッジ型駆動
スイッチ素子（ＳＷ61，ＳＷ62）のライン側（ＳＷ62）
を共用することによって回路構成を簡略化したことを特
徴とする（請求項２）。また本回路は、電力蓄積コンデ
ンサおよびフライホイールダイオードが図２のサージア
ブソーバとしてのタンク回路の機能を併せ持つと共に、
図５になかったダイオードＤ62（ＳＷ62の遮断時のフラ
イホイールダイオード）が追加されているが、結果的
に、図２と図６の比較において５素子追加の３素子減で
計２素子追加に留まった（表１，ＮＯ.２）。In the circuit shown in FIG. 5, a switch element for accumulating surplus power is disposed directly after the flyback transformer and directly connected to a flywheel diode. Line side (SW62) of element (SW61, SW62)
The circuit configuration is simplified by sharing (2). In this circuit, the power storage capacitor and the flywheel diode have the function of the tank circuit as the surge absorber in FIG.
Although a diode D62 (flywheel diode when SW62 is cut off) which is not shown in FIG. 5 is added, as a result, in comparison of FIGS. (Table 1, NO. 2).
【００８６】＜６章＞ ＊＊ 動作説明 ＊＊ （Ａ）用語、記号の定義：本発明の基本回路（図６）の
理解を深めるために、図７に基本回路の一部を構成する
電圧制御回路の一例を示し、図８に基本回路の動作を説
明するためのタイムチャートを示し、以下の説明に共通
して用語、記号を定義する。<Chapter 6> ** Explanation of operation ** (A) Definition of terms and symbols: FIG. 7 shows voltages forming a part of the basic circuit in order to better understand the basic circuit (FIG. 6) of the present invention. FIG. 8 shows an example of a control circuit, and FIG. 8 shows a time chart for explaining the operation of the basic circuit. Terms and symbols are defined in common in the following description.
【００８７】まずＡＣライン電圧は、余弦波（cosθ）
とする。波形は正弦波（sinθ）と同じであるが、説明
の都合上電圧波形のピークを位相角の中心とした。ま
た、ライン電圧の位相角は図３に示したように電力蓄積
領域と電力放出領域に区分されるが、その境界を境界点
と呼ぶことにする。First, the AC line voltage is a cosine wave (cos θ).
And Although the waveform is the same as the sine wave (sin θ), the peak of the voltage waveform is set at the center of the phase angle for convenience of explanation. The phase angle of the line voltage is divided into a power storage region and a power discharge region as shown in FIG. 3, and the boundary between them is referred to as a boundary point.
【００８８】次に各種制御パルスを表２のように定義
し、パルス記号でパルスの時間幅をも表すものとする。Next, various control pulses are defined as shown in Table 2, and the pulse width also represents the pulse width.
【００８９】[0089]
【表２】 [Table 2]
【００９０】また、電流について表３の様に定義する。The current is defined as shown in Table 3.
【００９１】[0091]
【表３】 [Table 3]
【００９２】尚、入力電流をｉ（θ）とし、表３の電流
定義によるとｉ（θ）の構成は表４になる。The input current is defined as i (θ), and according to the current definition in Table 3, the configuration of i (θ) is as shown in Table 4.
【００９３】[0093]
【表４】 [Table 4]
【００９４】さて、一般にフライバックトランスの動作
モードには、電流連続モードと電流不連続モードがあ
る。前者は２次側電流に引き続いて１次側電流が切れ目
なく連続して流れるモードであり、変換する電力が比較
的大きい場合に適している。後者は２次側電流が一旦切
れてから１次側電流が流れ始めるモードであり、フライ
バックトランスのリアクタンスを小さく選ぶことがで
き、比較的小さい電力向けに適している。本発明はこの
両モードに適用できるが、以下には出力電力を大きくと
れる電流連続モードについて詳述する。Now, the operation modes of a flyback transformer generally include a continuous current mode and a discontinuous current mode. The former is a mode in which the primary current flows continuously without interruption after the secondary current, and is suitable when the power to be converted is relatively large. The latter is a mode in which the primary current starts to flow after the secondary current has once been cut off. The reactance of the flyback transformer can be selected to be small, and is suitable for relatively small power. The present invention can be applied to both of these modes. Hereinafter, the continuous current mode in which the output power can be increased will be described in detail.
【００９５】（Ｂ）境界点における動作：次に境界点に
おける動作を図８中央列に示したタイムチャートを参照
して説明する。該境界点において電力蓄積コンデンサは
機能する必要はない（サージアブソーバとしては機能す
るがここでは言及しない）。即ち、電力蓄積コンデンサ
は、境界点においては図６の力率制御部としては機能せ
ず、フライバックコンバータ部のみが図２のフライバッ
クトランス方式と同じ動作をする。(B) Operation at the Boundary Point: Next, the operation at the boundary point will be described with reference to the time chart shown in the center column of FIG. The power storage capacitor does not need to function at the boundary point (it functions as a surge absorber but is not mentioned here). That is, the power storage capacitor does not function as the power factor control unit in FIG. 6 at the boundary point, and only the flyback converter unit operates in the same manner as the flyback transformer system in FIG.
【００９６】本回路は、図６に示す電圧制御回路６０６
の出力Ｔa+(c)(θ)パルスによってスイッチ素子ＳＷ61
及びＳＷ62が導通し、入力電流ｉ(θ)が１次側電流ｉa+
(c)(θ)としてトランスＴ61に流れる。この時ライン電
圧の巻線比倍の電圧がトランスＴ61の２次側に発生する
が、ダイオードＤ64に遮断されて２次側には電流は流れ
ない。前記１次側電流ｉa+(c)(θ)は、図８中央列の如
く時間の経過と共に増加してゆくが、その電流値は抵抗
Ｒ61（図７参照）によって監視され、出力電圧Ｅoが一
定になるよう誤差増幅器ＥＡ611（図７参照）で設定さ
れる電流値に達すると、換言すると負荷に必要な電力を
トランスＴ61に蓄積し終わると、電流検出ラッチRAT611
がリセットされて出力Ｔa+(c)(θ)パルスが消滅する。This circuit corresponds to the voltage control circuit 606 shown in FIG.
Switch element SW61 by the output Ta + (c) (θ) pulse.
And SW62 conduct, and the input current i (θ) becomes the primary current ia +
(c) Flows through the transformer T61 as (θ). At this time, a voltage that is twice the winding ratio of the line voltage is generated on the secondary side of the transformer T61, but is cut off by the diode D64 and no current flows on the secondary side. The primary side current ia + (c) (θ) increases with time as shown in the center row of FIG. 8, but the current value is monitored by the resistor R61 (see FIG. 7), and the output voltage Eo is constant. When the current value set by the error amplifier EA611 (see FIG. 7) is reached, in other words, when the power required for the load has been stored in the transformer T61, the current detection latch RAT611
Is reset, and the output Ta + (c) (θ) pulse disappears.
【００９７】この出力Ｔa+(c)(θ)パルスが消滅する
と、クロック周期の残りの時間（Ｔo(θ)）、スイッチ
素子ＳＷ61及びＳＷ62が開いて電流ｉa+(c)(θ)が遮断
され、トランスＴ61に貯えられたエネルギーが電流ｉa+
(c)(θ)を巻線比で除した値の２次側電流ｉo(θ)とし
て、一部は負荷に供給され、残りは平滑コンデンサＣ62
に蓄積される。２次側電流ｉo(θ)は次第に減少してゆ
くが、電流連続モードなので電流が途切れる前に次のク
ロック周期が始まって再び１次側電流ｉa+(c)(θ)が流
れ始める。定常状態では、電流ｉo(θ)の終端の１次換
算電流値と電流ｉa+(c)(θ)の始端の電流値は同じにな
るよう動作する。このモードでは回路的にはＴa(θ)は
生成されない。When the output Ta + (c) (θ) pulse disappears, the switch elements SW61 and SW62 are opened and the current ia + (c) (θ) is cut off during the remaining time (To (θ)) of the clock cycle. The energy stored in the transformer T61 is the current ia +
(c) As a secondary current io (θ) obtained by dividing (θ) by the turns ratio, a part is supplied to the load, and the other is supplied to the smoothing capacitor C62.
Is accumulated in Although the secondary current io (θ) gradually decreases, since the current is continuous mode, the next clock cycle starts before the current is interrupted, and the primary current ia + (c) (θ) starts flowing again. In the steady state, the operation is performed such that the primary converted current value at the end of the current io (θ) is equal to the current value at the start end of the current ia + (c) (θ). In this mode, Ta (θ) is not generated in terms of circuit.
【００９８】スイッチングノイズの重畳については、図
８に示したタイムチャートでは電流ｉ(θ)と電流ｉa+
(c)(θ)が重なっているが、このモードでは両電流は同
一電流でありノイズの重なりは発生しない。Regarding the superposition of switching noise, the current i (θ) and the current ia +
(c) Although (θ) overlaps, in this mode, both currents are the same current and no noise overlap occurs.
【００９９】（Ｃ）電力蓄積領域における動作（図８左
列のタイムチャート参照）：本動作は、まず電圧制御回
路の出力Ｔa+(c)(θ)パルスによってスイッチ素子ＳＷ6
1及びＳＷ62が導通し、入力電流ｉ(θ)が１次側電流ｉa
+(c)(θ)としてトランスＴ61に流れる。該電流ｉa+(c)
(θ)は時間の経過と共に増加して誤差増幅器ＥＡ611
（図７参照）で設定される電流値に達し、Ｔa+(c)(θ)
パルスが消滅してスイッチ素子ＳＷ61及びＳＷ62が開
き、電流ｉa+(c)(θ)が遮断されるところまでは、境界
点における動作と同じである。しかし蓄積領域において
は、その直後に、電力蓄積制御回路６０５の出力Ｔb
(θ)パルスによってスイッチ素子ＳＷ62が引き続き駆動
されるためスイッチ素子ＳＷ62及びトランスＴ61には途
切れることなく電流ｉb(θ)が流れる。しかし電流ｉb
(θ)は、もはやスイッチ素子ＳＷ61を通れないので流路
を変えてダイオードＤ61を経由してコンデンサＣ61に流
れ込む。(C) Operation in the power storage area (see the time chart in the left column of FIG. 8): This operation is performed by first switching the switch element SW6 by the output Ta + (c) (θ) pulse of the voltage control circuit.
1 and SW62 conduct, and the input current i (θ) becomes the primary current ia.
+ (c) (θ) flows to the transformer T61. The current ia + (c)
(θ) increases with the passage of time and increases in the error amplifier EA611.
(See FIG. 7), the current value reaches Ta + (c) (θ).
The operation is the same as the operation at the boundary point until the pulse disappears, the switch elements SW61 and SW62 open, and the current ia + (c) (θ) is cut off. However, in the storage area, immediately after that, the output Tb of the power storage control circuit 605 is output.
Since the switch element SW62 is continuously driven by the (θ) pulse, the current ib (θ) flows through the switch element SW62 and the transformer T61 without interruption. But the current ib
Since (θ) can no longer pass through the switch element SW61, the flow path is changed and flows into the capacitor C61 via the diode D61.
【０１００】該電流ｉb(θ)によってライン電圧の瞬時
値に応じた所望の余剰電力をコンデンサＣ61に蓄積し終
わるとＴb(θ)パルスが消滅し、クロック周期の残り時
間（Ｔo(θ)）、スイッチ素子ＳＷ62も開いて電流ｉb
(θ)が遮断され、その後はトランスＴ61に貯えられたエ
ネルギーが２次側電流ｉo(θ)として負荷４０６やコン
デンサＣ62に流れること、また次のクロック周期で電流
ｉa+c(θ)が再び流れ始めることも前述の境界点におけ
る動作と同じである。When the desired surplus power corresponding to the instantaneous value of the line voltage is completely stored in the capacitor C61 by the current ib (θ), the Tb (θ) pulse disappears, and the remaining time of the clock cycle (To (θ)) , The switch element SW62 is also opened and the current ib
(θ) is cut off, and thereafter, the energy stored in the transformer T61 flows through the load 406 and the capacitor C62 as the secondary current io (θ), and the current ia + c (θ) returns again in the next clock cycle. Starting to flow is the same as the operation at the boundary point described above.
【０１０１】このモードでも回路的にはＴa(θ)は生成
されない。またＴb(θ)パルスの生成方法については後
述する。In this mode, Ta (θ) is not generated in circuit. The method of generating the Tb (θ) pulse will be described later.
【０１０２】スイッチングノイズの重畳については、タ
イムチャートではｉ(θ)、ｉａ＋（ｃ）（θ）、ｉb
(θ)の一部が重なっているが、これらは同一の電流をタ
イミング的に区別しているだけであり、ノイズの重なり
はない。Regarding the superposition of switching noise, in the time chart, i (θ), ia + (c) (θ), ib
Although a part of (θ) overlaps, they only distinguish the same current in terms of timing, and there is no overlap of noise.
【０１０３】（Ｄ）電力放出領域における動作（図８右
列のタイムチャート参照） 本動作は、まず電圧制御回路の出力Ｔa+c(θ)パルスに
よってスイッチ素子ＳＷ61及びＳＷ62が導通し、入力電
流ｉ(θ)が１次側電流ｉa+c(θ)の前半部（ｉa(θ)）と
してトランスＴ61に流れる。電流ｉ(θ)によって電圧制
御回路のＴa(θ)パルスの間、ライン電圧の瞬時値に応
じた電力ＡをトランスＴ61に蓄積し終わると、Ｔa(θ)
パルスの終端によって電力放出制御回路の出力Ｔc(θ)
パルスが始動されてスイッチＳＷ63が導通し、電流ｉ
(θ)に代わってコンデンサＣ61から電流ｉc(θ)がｉa+c
(θ)の後半部としてスイッチ素子ＳＷ63及びＤ63を経由
してトランスＴ61に供給される。この電流切替えに特別
のスイッチ素子は必要なく、電力放出領域ではライン電
圧よりもコンデンサＣ61の動作電圧Ｅcを高く設定して
いるだけで良い。(D) Operation in the power emission region (see the time chart in the right column of FIG. 8) In this operation, first, the switch elements SW61 and SW62 are turned on by the output Ta + c (θ) pulse of the voltage control circuit, and the input current i (θ) flows through the transformer T61 as the first half (ia (θ)) of the primary current ia + c (θ). When the power A corresponding to the instantaneous value of the line voltage is completely stored in the transformer T61 during the Ta (θ) pulse of the voltage control circuit by the current i (θ), Ta (θ)
Output Tc (θ) of the power release control circuit by the end of the pulse
The pulse is started, the switch SW63 is turned on, and the current i
Instead of (θ), the current ic (θ) from the capacitor C61 is ia + c
It is supplied to the transformer T61 via the switch elements SW63 and D63 as the latter half of (θ). No special switch element is required for this current switching, and it is only necessary to set the operating voltage Ec of the capacitor C61 higher than the line voltage in the power discharge region.
【０１０４】[0104]
【数１】 またこのことによってダイオードＤ63には逆短絡電流が
流れないことは先に述べた。（請求項５） この電流ｉc(θ)は引き続き時間の経過と共に増加し
て、誤差増幅器ＥＡ611で設定される電流値に達すると
Ｔa+c(θ)パルスが消滅し、同時にＴc(θ)パルスも消滅
する。(Equation 1) As described above, the reverse short-circuit current does not flow through the diode D63. (Claim 5) The current ic (θ) continuously increases with the passage of time, and when the current reaches the current value set by the error amplifier EA611, the Ta + c (θ) pulse disappears, and at the same time, the Tc (θ) pulse disappears. Also disappears.
【０１０５】Ｔa+c(θ)、Ｔc(θ)パルスが消滅すると、
クロック周期の残りの時間（Ｔo(θ)）、スイッチ素子
ＳＷ61乃至ＳＷ63が開いて電流ｉc(θ)が遮断され、ト
ランスＴ61に貯えられたエネルギーが２次側電流ｉo
(θ)として負荷４０６とダイオードＤ64に流れる。次の
クロック周期で再び電流ｉa+c(θ)が流れはじめる。
尚、Ｔa(θ)パルスを生成する電圧制御回路については
後述する。When the Ta + c (θ) and Tc (θ) pulses disappear,
During the remaining time (To (θ)) of the clock cycle, the switching elements SW61 to SW63 are opened to cut off the current ic (θ), and the energy stored in the transformer T61 is changed to the secondary current io.
It flows through the load 406 and the diode D64 as (θ). In the next clock cycle, the current ia + c (θ) starts flowing again.
The voltage control circuit that generates the Ta (θ) pulse will be described later.
【０１０６】スイッチングノイズの重畳については、図
８に示したタイムチャートでは電流ｉ(θ)の終端とｉc
(θ)の始端が重なっているが、前述のようにｉ(θ)の終
端は特別のスイッチ素子によって電流を遮断するのでは
なく、ライン電圧より高いＥcを印加することによって
電流を切替えるため、ノイズの発生は抑制することがで
きる。Regarding the superposition of switching noise, in the time chart shown in FIG. 8, the end of current i (θ) and ic
Although the beginning of (θ) overlaps, the end of i (θ) switches the current by applying Ec higher than the line voltage instead of cutting off the current with a special switch element as described above. Generation of noise can be suppressed.
【０１０７】但し、以上説明した方式では整流器１１１
の整流ダイオードの逆短絡が発生するという重大な欠点
がある。その理由は、整流ダイオードに電流ｉa(θ)な
る電流が流れているときに、ＡＣライン電圧ｅ(θ)より
高い電圧Ｅcが整流ダイオードに逆方向に印加されるか
らである。この対策については後述する。However, in the method described above, the rectifier 111
There is a serious disadvantage that a reverse short circuit of the rectifier diode occurs. The reason is that when the current ia (θ) flows through the rectifier diode, a voltage Ec higher than the AC line voltage e (θ) is applied to the rectifier diode in the reverse direction. This measure will be described later.
【０１０８】＜７章＞ ＊＊ 動作解析モデルの構築
＊＊ （Ａ）回路モデルおよび記号：本発明の基本回路（図
６）の動作解析回路モデルを図９に示す。本モデルにお
いては各構成素子は理想素子とし、各素子の寄生抵抗、
寄生容量、寄生リアクタンスなどは無視できるものとす
る。<Chapter 7> ** Construction of motion analysis model
** (A) Circuit Model and Symbol: FIG. 9 shows an operation analysis circuit model of the basic circuit (FIG. 6) of the present invention. In this model, each constituent element is an ideal element, the parasitic resistance of each element,
It is assumed that parasitic capacitance, parasitic reactance, and the like can be ignored.
【０１０９】図中の記号についてはフライバックトラン
スＴ61の２次側電気諸量の１次側換算値に下記の如く
（ダッシュ）を付けるものとする。[0109] Regarding the symbols in the figure, the primary-side converted values of the secondary-side electrical quantities of the flyback transformer T61 are given the following (dash).
【０１１０】 ｉ’o(θ)＝(ｎ1／ｎ2)ｉo(θ) Ｅ’o＝(ｎ2／ｎ1)Ｅo(θ) Ｉ’o＝(ｎ1／ｎ2)Ｉo(θ) Ｒ’o＝(ｎ2／ｎ1)2Ｒo(θ) ここで上記ｎ1／ｎ2は、トランスＴ61の１次側、２次側
巻回数を表し、ＡＣライン電圧は下式で表し、境界点に
おける位相角をκとする。I′o (θ) = (n1 / n2) io (θ) E′o = (n2 / n1) Eo (θ) I′o = (n1 / n2) Io (θ) R′o = ( n2 / n1) 2Ro (θ) where n1 / n2 represents the number of turns on the primary and secondary sides of the transformer T61, the AC line voltage is represented by the following equation, and the phase angle at the boundary point is κ.
【０１１１】[0111]
【数２】 ｅ(θ)＝Ｅcosθ ・・・・・ ライン電圧：数２ （Ｂ）動作解析の基本式導入：図１０に本動作解析モデ
ルの境界点における動作説明図を示し、図１０（ａ）は
回路モデルである。この図においてスイッチ素子ＳＷ61
及びＳＷ62を同期して開閉すると図１０（ｂ）のタイム
チャートに示すような電流ｉ(θ)、及びｉ’o(θ)が流
れることは前述の６章（Ｂ）節に述べたが、動作解析の
基本式を導入するため、これらの電流とフライバックト
ランスＴ61の磁束との関係を考察する。E (θ) = Ecos θ... Line voltage: Equation 2 (B) Introduction of basic equation for operation analysis: FIG. 10 shows an operation explanatory diagram at a boundary point of this operation analysis model, and FIG. a) is a circuit model. In this figure, switch element SW61
And SW62 are synchronously opened and closed, the currents i (θ) and i′o (θ) as shown in the time chart of FIG. The relationship between these currents and the magnetic flux of the flyback transformer T61 will be considered in order to introduce a basic equation for the operation analysis.
【０１１２】磁束について見るために、下記３式（数
３）にファラデイの電磁誘導の法則、式４（数４）式に
その積分形を示す。In order to observe the magnetic flux, the following three equations (Equation 3) show Faraday's law of electromagnetic induction, and Equation 4 (Equation 4) shows its integral form.
【０１１３】[0113]
【数３】 Ｎ（dφ／dt）＝ｅ ・・・・・・ファラデイの法則：数３N (dφ / dt) = e Faraday's law:
【０１１４】[0114]
【数４】 φ＝（１／Ｎ）∫ｅdt ・・・・・積分形のファラデイの法則：数４ 上記（数４）式は磁束は電圧の時間積分によって増減す
ることを示す。すなわちスイッチ素子ＳＷ61及びＳＷ62
がＴa+(c)(θ)の時間閉じると、境界点におけるライン
電圧（Ｅcosκ）がトランスＴ61に印加され、その電圧
の時間積分によって磁束は△φa上昇する。次にスイッ
チ素子ＳＷ61及びＳＷ62がＴo(θ)の時間開くと、電流
ｉ’o(θ)が流れることによってトランスＴ61にはライ
ン電圧とは逆方向に電圧Ｅ’o(θ)が印加され、磁束は
△φo下降する。ただし、スイッチ素子ＳＷ61及びＳＷ6
2を開いてもトランスＴ61にはダイオードＤ61、コンデ
ンサＣ61，ダイオードＤ62を介してもう一つの閉ループ
が形成されているため、電流ｉ’o(θ)が流れるために
はコンデンサＣ61の動作電圧ＥcはＥ’oより高く設定さ
れていなければならない（請求項６）。## EQU4 ## φ = (1 / N) ∫edt... Faraday's law of integral form: Equation 4 The above equation (4) shows that the magnetic flux increases and decreases by time integration of voltage. That is, the switching elements SW61 and SW62
Is closed for the time of Ta + (c) (θ), the line voltage (Ecosκ) at the boundary point is applied to the transformer T61, and the magnetic flux rises by △ φa due to the time integration of the voltage. Next, when the switch elements SW61 and SW62 open for a time of To (θ), a current i′o (θ) flows, so that a voltage E′o (θ) is applied to the transformer T61 in a direction opposite to the line voltage, The magnetic flux falls by △ φo. However, switch elements SW61 and SW6
Even if 2 is opened, another closed loop is formed in the transformer T61 via the diode D61, the capacitor C61, and the diode D62. Therefore, in order for the current i'o (θ) to flow, the operating voltage Ec of the capacitor C61 needs to be It must be set higher than E'o (claim 6).
【０１１５】[0115]
【数５】 Ｅc＞Ｅ’o （−π／２≦θ≦π／２） ・・・Ｅc電圧の下限２：数５ なお境界点と電力蓄積領域において電力ＡをトランスＴ
61に蓄積している時間幅はＴa+(c)(θ)であるが、６章
（Ａ）節に述べたようにこの領域では添え字cに意味が
ないため、単純化のためこれをＴa(θ)と表記すること
にする。電力放出領域におけるＴa(θ)も同じく電力Ａ
をトランスＴ61に蓄積している時間幅なので、両者の意
味に矛盾はない。Ec> E′o (−π / 2 ≦ θ ≦ π / 2)... Lower limit of Ec voltage 2: Expression 5 Note that the power A is transferred to the transformer T at the boundary point and the power storage area.
The time width accumulated in 61 is Ta + (c) (θ), but as described in Chapter 6 (A), in this area, the subscript c has no meaning. (θ). Similarly, Ta (θ) in the power emission region is the power A.
Are stored in the transformer T61, so that there is no contradiction between the meanings of the two.
【０１１６】ここに△φa、△φoは下式で表される。Here, △ φa and △ φo are represented by the following equations.
【０１１７】[0117]
【数６】 (Equation 6)
【０１１８】[0118]
【数７】 (Equation 7)
【０１１９】定常状態ではトランスＴ61の磁束の増分と
減分は平衡していなくてはならないから、△φaと△φo
は（数８）の如く等しく、下記（数９）式のような磁束
の平衡式を得る。In the steady state, the increment and decrement of the magnetic flux of the transformer T61 must be balanced, so that △ φa and △ φo
Are equal as in (Equation 8), and a balance equation of magnetic flux as in the following (Equation 9) is obtained.
【０１２０】[0120]
【数８】 (Equation 8)
【０１２１】[0121]
【数９】 (Equation 9)
【０１２２】次に電流について見るために図１０（ｃ）
にトランスＴ61のＢ−Ｈカーブを示す。Ｂ−Ｈカーブは
とりもなおさず φ−ＮＩカーブであり、リアクタンス
Ｌが一定であれば磁束と電流は比例関係にある。言い換
えると電流波形は磁束波形と相似であリ、図１０（ｂ）
のように磁束波形φ(θ)をＴa(θ)時間で切り取るとｉ
(θ)波形になり、Ｔo(θ)時間で切り取るとｉ’o(θ)波
形になる。また６章（Ｂ）節で述べた、ｉ’o(θ)の終
端値とｉ(θ)の始端値が同じであることも、磁束の平衡
式およびＢ−Ｈカーブより理解できよう。Next, in order to see the current, FIG.
Shows a BH curve of the transformer T61. The BH curve is a φ-NI curve, and if the reactance L is constant, the magnetic flux and the current are in a proportional relationship. In other words, the current waveform is similar to the magnetic flux waveform, and FIG.
When the magnetic flux waveform φ (θ) is cut in the time of Ta (θ),
(θ) waveform, and when it is cut out at the time of To (θ), it becomes an i′o (θ) waveform. Also, the fact that the end value of i'o (θ) and the start value of i (θ) are the same as described in section 6 (B) can be understood from the magnetic flux balance equation and the BH curve.
【０１２３】このように、φ(θ)、ｉ(θ)、ｉ’o(θ)
は周期Ｔを分割する微小時間Ｔa(θ)、Ｔo(θ)の間も変
化し続けているため、厳密には時間ｔの関数としてφ
(θ,ｔ)、ｉ(θ,ｔ)、ｉ’o(θ,ｔ)と表記すべきであ
る。しかし電流連続モードでは負荷率が低い場合を除い
てこの変化は比較的小さく、実用上これら電流を微小時
間においては一定と取り扱うことができるので、本説明
ではこれまで通りφ(θ)、ｉ(θ)、ｉ’o(θ)と表記す
る。As described above, φ (θ), i (θ), i′o (θ)
Is continually changing during the minute times Ta (θ) and To (θ) that divide the period T, so strictly speaking, φ is a function of the time t.
(θ, t), i (θ, t), i′o (θ, t). However, in the current continuous mode, this change is relatively small except for the case where the load factor is low, and in practice, these currents can be treated as being constant for a short time. Therefore, in this description, φ (θ) and i ( θ) and i′o (θ).
【０１２４】またｉ(θ)、ｉ’o(θ)が微小時間の間一
定ということは、両電流が等しいということを意味し下
記（数１０）の等電流式が成立する。The fact that i (θ) and i′o (θ) are constant for a short time means that the two currents are equal, and the following equation (Equation 10) holds.
【０１２５】[0125]
【数１０】 (Equation 10)
【０１２６】更にｉ(θ)、ｉ’o(θ)の周期Ｔにおける
平均値Ｉ(θ)、Ｉ’o(θ)は下式のとおりの関係であ
る。Further, the average values I (θ) and I′o (θ) in the cycle T of i (θ) and i′o (θ) have the following relationship.
【０１２７】[0127]
【数１１】 [Equation 11]
【０１２８】[0128]
【数１２】 (Equation 12)
【０１２９】もう一つ重要な関係式として、二つの微小
時間に対して下記の時間総和一定式が成立する。As another important relational expression, the following constant time total expression holds for two minute times.
【０１３０】[0130]
【数１３】 (Equation 13)
【０１３１】最後に制御方式との関連にも触れておく。
（数１２）は（数１０）及び（数１３）から次（数１
４）と書き換えられる。Finally, the relation with the control method will be described.
(Equation 12) is the next (Equation 1) from (Equation 10) and (Equation 13).
Rewritten as 4).
【０１３２】[0132]
【数１４】 [Equation 14]
【０１３３】前記Ｔa(θ)パルス幅は、６章（Ｂ）節に
述べた様に出力電圧Ｅ’oが一定になるよう制御され
る。この意味するところは、定常状態においてはｉ(θ)
に対して（数１4）が成立するようＴa(θ)パルス幅を制
御することであり、過渡状態においては磁束の積分時間
であるＴa(θ)パルス幅を変えることによって（△φa−
△φo）を正負の適切な量に制御し、もってｉ(θ)を
（数１4）が成立する値に近づけることである。The Ta (θ) pulse width is controlled so that the output voltage E'o is constant, as described in Chapter 6 (B). This means that in the steady state, i (θ)
Is to control the Ta (θ) pulse width so that (Equation 14) is satisfied. In the transient state, by changing the Ta (θ) pulse width which is the integration time of the magnetic flux, (△ φa−
Δφo) is controlled to an appropriate value of positive or negative, so that i (θ) approaches a value that satisfies (Expression 14).
【０１３４】（Ｃ）電力蓄積領域の数式モデル構築：図
１１は電力蓄積領域における動作説明図である。図１１
（ａ）は回路モデルを、図１１（ｂ）はタイムチャート
をそれぞれ示す。(C) Construction of mathematical model of power storage area: FIG. 11 is an explanatory diagram of the operation in the power storage area. FIG.
11A shows a circuit model, and FIG. 11B shows a time chart.
【０１３５】この図においてトランスＴ61の磁束φ(θ)
は、スイッチ素子ＳＷ61及びＳＷ62を同時に閉じること
によって△φa上昇し、スイッチ素子ＳＷ62を閉じたま
まＳＷ61を開くことによって△φb下降し、スイッチ素
子ＳＷ62も開くことによって更に△φo下降する挙動を
表している。また△φa、△φb、△φoはそれぞれ下式
によって表される。In this figure, the magnetic flux φ (θ) of the transformer T61
Represents a behavior in which △ φa rises by simultaneously closing the switch elements SW61 and SW62, falls △ φb by opening SW61 while the switch element SW62 is closed, and further falls 閉 じ φo by opening the switch element SW62. I have. △ φa, △ φb, △ φo are each represented by the following equations.
【０１３６】[0136]
【数１５】 (Equation 15)
【０１３７】[0137]
【数１６】 (Equation 16)
【０１３８】[0138]
【数１７】 [Equation 17]
【０１３９】故に平衡状態では、△φa、△φb、△φo
の関係を表す（数１８）により（数１９）の磁束の平衡
式を得る。Therefore, in the equilibrium state, △ φa, △ φb, △ φo
(Equation 18) expressing the relationship (Equation 18) gives the magnetic flux balance equation of (Equation 19).
【０１４０】[0140]
【数１８】 (Equation 18)
【０１４１】[0141]
【数１９】 [Equation 19]
【０１４２】更に磁束の波形に相似したｉ(θ)、ｉb
(θ)、ｉ’o(θ)なる電流が流れることも境界点におけ
ると同様であり、電流連続モードでは実用上下記の等電
流式（数２０）も成立する。Further, i (θ) and ib similar to the waveform of the magnetic flux
The flow of the currents (θ) and i′o (θ) is the same as that at the boundary point. In the continuous current mode, the following constant current equation (Equation 20) is practically satisfied.
【０１４３】[0143]
【数２０】 (Equation 20)
【０１４４】また境界点におけると同様に、入出力電流
関係式（数２１，数２２）と時間総和一定式（数２３）
が成立する。なお、ｉ(θ)の周期Ｔにおける平均値をＩ
a+b(θ)と表記し、電力放出領域のそれをＩa(θ)と表記
して区別する。As in the case of the boundary point, the input / output current relational expression (Equation 21 and Eq. 22) and the time total constant expression (Equation 23)
Holds. Note that the average value of i (θ) in the cycle T is I
This is denoted by a + b (θ), and that in the power emission region is denoted by Ia (θ) for distinction.
【０１４５】[0145]
【数２１】 (Equation 21)
【０１４６】[0146]
【数２２】 (Equation 22)
【０１４７】[0147]
【数２３】 (Equation 23)
【０１４８】ただし以上の（数１５〜数２３）の諸式が
成立するためには、Ｔb(θ)の時間、電流は１次側にの
み流れ（即ちｉb(θ)）２次側には流れないということ
が前提となる。However, in order for the above equations (Equation 15 to Equation 23) to be satisfied, the current flows only to the primary side during the time of Tb (θ) (that is, ib (θ)) and to the secondary side. It is assumed that it does not flow.
【０１４９】Ｅcosθ＞Ｅcの場合 （Ｅcosθ−Ｅc）の２次換算電圧が２次側に誘起する
が、電流はダイオードＤ64に遮断されて２次側には流れ
ない。In the case of Ecosθ> Ec A secondary converted voltage of (Ecosθ−Ec) is induced on the secondary side, but the current is cut off by the diode D64 and does not flow to the secondary side.
【０１５０】Ｅcosθ＜Ｅcの場合 （Ｅc−Ｅcosθ）＞Ｅ’oならば電流が２次側に流れて
しまい、コンデンサＣ61に電力を蓄積することはできな
い。したがって本実施形態を有効ならしめるためには、
Ｔb(θ)の時間２次側に流れようとする電流を遮断する
ための何らかのスイッチ素子を設けなければならない。In the case of Ecosθ <Ec If (Ec−Ecosθ)> E′o, a current flows to the secondary side, and power cannot be stored in the capacitor C61. Therefore, in order to make this embodiment effective,
Some kind of switch element must be provided to cut off the current flowing to the secondary side for the time of Tb (θ).
【０１５１】しかし、 Ｅcosθ＜Ｅcの場合でも、（Ｅc−Ｅcosθ）＜Ｅ’o
となるようＥ、Ｅ’o、Ｅcを関係づければスイッチ素子
を設ける必要はなく、その分回路を簡素化することがで
きる。However, even when Ecosθ <Ec, (Ec−Ecosθ) <E′o
If E, E'o, and Ec are related to each other, there is no need to provide a switch element, and the circuit can be simplified accordingly.
【０１５２】すなわちＥc電圧の上限は下式（数２４）
となる。（請求項６）That is, the upper limit of the Ec voltage is given by the following equation (Equation 24).
Becomes (Claim 6)
【０１５３】[0153]
【数２４】 (Equation 24)
【０１５４】以上の準備によって本発明による基本回路
の動作解析に必要な基本式はほぼ出揃ったが、一つだけ
足りないものがある。それは入力電流Ｉa+b(θ)の制御
アルゴリズムを定義する式である。With the above preparations, the basic equations necessary for analyzing the operation of the basic circuit according to the present invention are almost complete, but there is only one that is missing. It is an equation that defines a control algorithm for the input current Ia + b (θ).
【０１５５】入力電流の制御アルゴリズムであるが、
（１章）に述べたように高力率電源においては入力電流
はライン電圧にほぼ比例関係にある。したがって第一に
考えられるアルゴリズムは、図６に示す力率制御部にお
いて入力電流をライン電圧に比例させるよう制御するこ
とである。このアルゴリズムの特長は、高い力率（理論
的には１）を実現できることである（請求項１１）。The input current control algorithm is as follows.
As described in (Chapter 1), in a high power factor power supply, the input current is substantially proportional to the line voltage. Therefore, the first conceivable algorithm is to control the input current to be proportional to the line voltage in the power factor control unit shown in FIG. The feature of this algorithm is that a high power factor (1 in theory) can be realized (claim 11).
【０１５６】しかしこのアルゴリズムにも欠点はあり、
一般的には制御回路に高価な掛算器を必要とする。そこ
で第二に考えられるアルゴリズムは、力率を多少犠牲に
しても制御回路を安価に構成しようとするものである。
（３）章において電力Ｂを「ライン電圧の位相角に応じ
た余分の電力」と表現したが、より正確には「ライン電
圧をcosθなる余弦波とするとき、cosθに応じた余分の
電力」という意味である（請求項１２）。その具体的実
現方法の一例は、「ライン電圧を余弦波とするとき、
（cosθ−cosκ）に比例したＴb(θ)パルス幅」を生成
することによってＳＷ62を制御することである（請求項
１３）。下記（数２５）式はこのアルゴリズムを入力電
流制御式として数式化したものである。However, this algorithm also has disadvantages,
Generally, the control circuit requires an expensive multiplier. Thus, a second conceivable algorithm is to make the control circuit inexpensive even if the power factor is somewhat sacrificed.
In the section (3), the power B is expressed as “excess power according to the phase angle of the line voltage”. More precisely, “when the line voltage is a cosine wave of cos θ, the extra power according to cos θ” (Claim 12). An example of a specific realization method is, "When the line voltage is a cosine wave,
The SW62 is controlled by generating a “Tb (θ) pulse width proportional to (cos θ−cos κ)” (claim 13). The following (Formula 25) is a mathematical expression of this algorithm as an input current control formula.
【０１５７】[0157]
【数２５】 (Equation 25)
【０１５８】以上より（数２６）式の範囲において（数
２５）〜（数３３）の数式モデルが誘導される。ここに
ｐa+b(θ)は電力蓄積領域においてラインから流入する
電力の周期Ｔの平均値を指し、Ｐa+bはライン周波数周
期の平均値を指す。From the above, mathematical models of (Equation 25) to (Equation 33) are derived in the range of (Equation 26). Here, pa + b (θ) indicates the average value of the period T of the power flowing from the line in the power storage region, and Pa + b indicates the average value of the line frequency period.
【０１５９】[0159]
【数２６】 (Equation 26)
【０１６０】[0160]
【数２７】 [Equation 27]
【０１６１】[0161]
【数２８】 [Equation 28]
【０１６２】[0162]
【数２９】 (Equation 29)
【０１６３】[0163]
【数３０】 [Equation 30]
【０１６４】[0164]
【数３１】 (Equation 31)
【０１６５】[0165]
【数３２】 (Equation 32)
【０１６６】[0166]
【数３３】 [Equation 33]
【０１６７】尚、θの範囲を下式（数３４）の範囲に広
げることによって以上の諸式は境界点においても成立す
る。By expanding the range of θ to the range of the following equation (Equation 34), the above equations hold at the boundary points.
【０１６８】[0168]
【数３４】 (Equation 34)
【０１６９】（Ｄ）電力放出領域の数式モデル：図１２
は電力放出領域における動作説明図であり、図１２
（ａ）は回路モデルを、図１２（ｂ）はそのタイムチャ
ートをそれぞれ示す。(D) Mathematical model of power emission region: FIG.
FIG. 12 is an explanatory diagram of the operation in the power emission region.
12A shows a circuit model, and FIG. 12B shows a time chart thereof.
【０１７０】本回路は、電流ｉ（θ）とコンデンサＣ61
からの電流ｉｃ（θ）をスイッチ素子ＳＷ61〜63の開閉
によってトランスＴ61を介して負荷Ｒ’oに供給する回
路構成を示している。This circuit is composed of the current i (θ) and the capacitor C61.
A circuit configuration for supplying the current ic (θ) from the load R′o via the transformer T61 by opening and closing the switch elements SW61 to SW63.
【０１７１】本回路構成において、トランスＴ61の磁束
φ(θ)は、スイッチ素子ＳＷ61及びＳＷ62を閉じること
によって△φa上昇し、スイッチ素子ＳＷ63も閉じるこ
とによって更に△φc上昇し、スイッチ素子ＳＷ61〜Ｓ
Ｗ63を同時に開くことによって△φo下降するよう挙動
する。このことから電力蓄積領域におけると同様に考え
ると下記の基本式（数３５〜数３９）を得る。In this circuit configuration, the magnetic flux φ (θ) of the transformer T61 rises by Δφa by closing the switch elements SW61 and SW62, and further rises by φφc by closing the switch element SW63.
By opening W63 at the same time, it behaves so as to fall by △ φo. From this, the following basic formulas (Equation 35 to Equation 39) are obtained assuming the same as in the power storage area.
【０１７２】[0172]
【数３５】 (Equation 35)
【０１７３】[0173]
【数３６】 [Equation 36]
【０１７４】[0174]
【数３７】 (37)
【０１７５】[0175]
【数３８】 (38)
【０１７６】[0176]
【数３９】 [Equation 39]
【０１７７】本回路における入力電流の制御アルゴリズ
ムは、電力蓄積領域の場合と同様に考えることができ
る。すなわち３章において電力放出領域における電力Ａ
を「ライン電圧の位相角に応じた電力」と表現したが、
これを比較的容易に実現できる一例は、「ライン電圧を
cosθなる余弦波とするとき、cosθに比例したＴa(θ)
パルス幅」を生成することによってＳＷ61、ＳＷ62を制
御することである（請求項１５）。下記（数４０）式は
このアルゴリズムを入力電流制御式として数式化したも
のである。The algorithm for controlling the input current in this circuit can be considered in the same manner as in the power storage region. That is, in Chapter 3, the power A in the power release region
Is expressed as "power according to the phase angle of the line voltage",
An example of how this can be achieved relatively easily is "line voltage
When a cosine wave is cos θ, Ta (θ) is proportional to cos θ.
SW61 and SW62 are controlled by generating a "pulse width" (claim 15). The following equation (40) is a mathematical expression of this algorithm as an input current control equation.
【０１７８】[0178]
【数４０】 (Equation 40)
【０１７９】以上の式より、（数４１）式の範囲におい
て（数３９）〜（数４８）の数式モデルが誘導される。
ｐa(θ)、Ｐaの意味は電力蓄積領域の場合に準ずる。From the above equations, the mathematical models of (Equation 39) to (Equation 48) are derived in the range of (Equation 41).
The meanings of pa (θ) and Pa are the same as in the case of the power storage region.
【０１８０】[0180]
【数４１】 [Equation 41]
【０１８１】[0181]
【数４２】 (Equation 42)
【０１８２】[0182]
【数４３】 [Equation 43]
【０１８３】[0183]
【数４４】 [Equation 44]
【０１８４】[0184]
【数４５】 [Equation 45]
【０１８５】[0185]
【数４６】 [Equation 46]
【０１８６】[0186]
【数４７】 [Equation 47]
【０１８７】[0187]
【数４８】 [Equation 48]
【０１８８】（Ｅ）動作点の設定：ライン電圧Ｅcosθ
の電圧変動を考慮した動作点の設定は複雑になるので、
ここではＥcosθを電圧変動のない基本電圧として考察
を進め、電圧変動を考慮したケースについては次８章
（Ｃ）節にて説明する。 境界点の位相角κの設定：図３（ａ）よりわかるよう
に、力率１の理想的ケースでは境界点は余弦波の±π／
４の位相角にあリ、力率を高くしようとすれば境界点を
±π／４の位相に設定するのが最も合理的である（請求
項１７）。(E) Setting of operating point: line voltage Ecosθ
Setting the operating point in consideration of the voltage fluctuation of
Here, Ecosθ is considered as a basic voltage having no voltage fluctuation, and a case in which the voltage fluctuation is considered will be described in the next section 8 (C). Setting of the phase angle κ at the boundary point: As can be seen from FIG. 3A, in the ideal case with a power factor of 1, the boundary point is ± π / cosine wave.
In order to increase the power factor at a phase angle of 4, it is most reasonable to set the boundary point to a phase of ± π / 4.
【０１８９】[0189]
【数４９】 κ＝±π／４ ・・・境界点位相角：数４９ 出力電圧Ｅ’oの設定：出力電圧の１次側換算値Ｅ’o
とライン電圧Ｅcosθとの関係を設定する。４９ = ± π / 4 Boundary point phase angle: Equation 49 Setting of output voltage E′o: Primary-side converted value E′o of output voltage
And the line voltage Ecosθ are set.
【０１９０】一般に安定した制御特性を期待するには、
出力電流のデューティ即ちＴo(θ)／Ｔは５０％くらい
が望ましい。ここで境界点においてデューテイを５０％
に設定することにすると、Ｅ’oはライン電圧Ｅcosκと
等しくなり、（数４９）式より下式（数５０）が成立す
る。Generally, in order to expect stable control characteristics,
The duty of the output current, that is, To (θ) / T, is preferably about 50%. Here the duty is 50% at the boundary point
, E′o becomes equal to the line voltage Ecosκ, and the following equation (Equation 50) is established from Equation (49).
【０１９１】[0191]
【数５０】 Ｅ’o＝Ｅcosκ＝Ｅ／√２ ・・・出力電圧：数５０ Ｅc電圧の設定：次に電力蓄積コンデンサＣ61の動作
電圧Ｅcを設定する。一般に瞬停時に備えたエネルギー
の貯留やフライバックトランスの寄生リアクタンスによ
る解析誤差を考慮するとＥcは大きいほど良いが、一方
で電力蓄積領域では（数２４）式の条件を満たさなけれ
ばならない。（数２４）式は、（Ｅcosθ＋Ｅ’o）の最
小値がＥcの上限であることを意味し、（Ｅcosθ＋Ｅ’
o）は位相π／４で最小値となるのでＥcの上限値として
（数５０）式より下式を得る。（請求項７）E′o = Ecosκ = E / √2 (2) Output voltage: Equation 50 Setting of Ec voltage: Next, the operating voltage Ec of the power storage capacitor C61 is set. In general, Ec is preferably as large as possible in consideration of an energy storage for an instantaneous power failure and an analysis error due to a parasitic reactance of a flyback transformer. On the other hand, in the power storage region, the condition of Expression (24) must be satisfied. Equation (24) means that the minimum value of (Ecos θ + E′o) is the upper limit of Ec, and (Ecos θ + E ′)
Since o) becomes the minimum value at the phase π / 4, the following expression is obtained from the expression (50) as the upper limit value of Ec. (Claim 7)
【０１９２】[0192]
【数５１】 Ｅc＝Ｅcosκ＋Ｅ’o＝２Ｅ’o ・・・・Ｅc電圧：数５１ また電力放出領域では（数１）及び（数５）の条件を満
たさなければならない。（数１）式はＥcはｅ(θ)即ち
Ｅcosθの最大値より大きいことを意味し、Ｅcosθは
（数４９）式より位相角π／４で最大値Ｅ’oとなるの
で、ＥcはＥ’oより大きいこととなり（数５）式と同じ
条件を意味する。即ち（数５１）式はＥc電圧の二つの
下限をも満足している。Ec = Ecosκ + E′o = 2E′o... Ec voltage: Equation 51 In the power emission region, the conditions of (Equation 1) and (Equation 5) must be satisfied. (Equation 1) means that Ec is larger than e (θ), that is, the maximum value of Ecosθ. Since Ecosθ becomes the maximum value E′o at the phase angle π / 4 from the expression (Equation 49), Ec becomes E (E). It is larger than 'o, which means the same condition as equation (5). That is, equation (51) also satisfies the two lower limits of the Ec voltage.
【０１９３】（Ｆ）電流制御式の比例定数の算出：前節
で設定したκ、Ｅ’o、Ｅcを用いて（数２５）（数４
０）式の比例定数Ｋ、Ｊを算出する。前節項で述べた
「境界点においてデューティ５０％」と（数３６）〜
（数３９）式より下式が成立する。(F) Calculation of the proportionality constant of the current control equation: Using κ, E'o, and Ec set in the previous section, (Equation 25) (Equation 4)
Calculate the proportional constants K and J in equation (0). "Duty 50% at boundary point" described in the previous section and (Equation 36)-
The following equation holds from the equation (39).
【０１９４】[0194]
【数５２】 Ｉa(θ)＝Ｉ’o （θ＝π／４） ・・・ ：数５２ （数５２）式と（数５０）（数５１）式を（数４６）式
に代入することにより比例定数Ｊを得る。Ia (θ) = I′o (θ = π / 4) (Equation 52) Expressions (Expression 52) and Expressions 50 and 51 are substituted into Expression 46. To obtain a proportionality constant J.
【０１９５】[0195]
【数５３】 Ｊ＝１／√２ ・・・比例定数Ｊ：数５３ 次に（数３１）式に示す入力電流Ｉa+b(θ)がライン電
圧波形に比例して余弦波で近似できると仮定すると（数
５２）式よりJ = 1 / √2 Proportional constant J: Equation 53 Next, if the input current Ia + b (θ) shown in the equation (31) can be approximated by a cosine wave in proportion to the line voltage waveform. Assuming (Equation 52),
【０１９６】[0196]
【数５４】 Ｉa+b(θ)＝√２Ｉ’o cosθ（−π／４≦θ≦π／４） ・・・：数５４ となり、（数５４）はθ＝０において√２Ｉ’oとなる
ので、これを（数４９）〜（数５１）式と共に（数３
１）式に代入すると次の比例定数Ｋを得る。Ia + b (θ) = √2I′o cos θ (−π / 4 ≦ θ ≦ π / 4) (Expression 54) Therefore, this is expressed by (Equation 3) together with (Equation 49) to (Equation 51).
Substituting into equation 1) gives the following proportional constant K:
【０１９７】[0197]
【数５５】 Ｋ＝１／√２ ・・・比例定数Ｋ：数５５ 尚、ここに得た定数Ｋ、Ｊを用いた入力電流Ｉa+b
(θ)、Ｉa(θ)は余弦波で近似できることを次７章
（Ｇ）及び（Ｈ）節で検証する。K = 1 / √2 Proportional constant K: Expression 55 In addition, the input current Ia + b using the constants K and J obtained here.
It will be verified that (θ) and Ia (θ) can be approximated by cosine waves in the following Chapters 7 (G) and (H).
【０１９８】（Ｇ）力率の検証：上述の動作点（数４９
〜数５１）および比例定数（数５３）（数５５）式を
（数３２）（数３３）（数４７）（数４８）の電力式に
代入して数値計算すると下式（数５６〜５８）となる。(G) Verification of power factor: The above operating point (Equation 49)
(Equation 51) and the constant of proportionality (Equation 53) (Equation 55) are substituted into the power equations of (Equation 32), (Equation 33), (Equation 47), and (Equation 48). ).
【０１９９】[0199]
【数５６】 Ｐa+b＝0.8183Ｅ’oＩ’o ・・・・数５６Pa + b = 0.8183E'oI'o...
【０２００】[0200]
【数５７】 Ｐa ＝0.1767Ｅ’oＩ’o ・・・・数５７Pa = 0.1767E'oI'o ... Equation 57
【０２０１】[0201]
【数５８】 Ｐa+b＋Ｐa＝0.9950Ｅ’oＩ’o（≒Ｅ’oＩ’o） ・・・・数５８ 即ち、入力電力（のライン周波数周期における平均値）
は出力電力と等しく、このことからも前節の設定値およ
び比例定数は合理的であったことがわかる。次にこれら
動作点設定値における力率を検証する。一般に力率ＰＦ
は下式（数５９）で求められる。Pa + b + Pa = 0.9950 E'oI'o (≒ E'oI'o) (58) That is, the input power (the average value in the line frequency period)
Is equal to the output power, which indicates that the set value and the proportionality constant in the previous section were reasonable. Next, the power factor at these operating point set values will be verified. Generally power factor PF
Is obtained by the following equation (Equation 59).
【０２０２】[0202]
【数５９】 ＰＦ＝Ｗ／（ＥrmsＩrms） ・・・・数５９ ここにＷは入力電力、Ｅrmsはライン電圧の実効値、Ｉr
msは実効入力電流であリ、上述の動作設定点では下式
（数６０〜数６２）が成立する。PF = W / (ErmsIrms)... Where W is the input power, Erms is the effective value of the line voltage, and Ir
ms is the effective input current, and the following equation (Equation 60 to Equation 62) is satisfied at the operation set point described above.
【０２０３】[0203]
【数６０】Ｗ＝Ｐa+b＋Ｐa ・・・・数６０[Formula 60] W = Pa + b + Pa...
【０２０４】[0204]
【数６１】Ｅrms＝Ｅ／√２＝Ｅ’o ・・・・数６１[Equation 61] Erms = E / √2 = E'o (Equation 61)
【０２０５】[0205]
【数６２】 (Equation 62)
【０２０６】ここで（数６２）式を数値計算すると下式
を得る。Here, the following equation is obtained by numerically calculating the equation (62).
【０２０７】[0207]
【数６３】 [Equation 63]
【０２０８】[0208]
【数６４】Ｉrms＝0.9952Ｉ’o ・・・数６４ 上記（数５８）〜（数６４）の諸式より下記（数６５）
の力率を得る。[Equation 64] Irms = 0.9952 I'o (Equation 64) From the above equations (Equation 58) to (Equation 64), the following (Equation 65)
To get the power factor.
【０２０９】[0209]
【数６５】ＰＦ＝0.9998≒1.0 ・・・・数６５ （Ｈ）動作解析 前記（数３１）（数４６）（数２７）（数４０）（数２
８）（数４３）（数２９）（数４４）の諸式に上述の動
作点と比例定数を代入し、数値計算して求めた入力電流
Ｉa+b(θ)、Ｉa(θ)および制御パルスＴa(θ)／Ｔ、Ｔb
(θ)／Ｔ、Ｔc(θ)／Ｔ、Ｔo(θ)／Ｔのデューティ−位
相角特性を図１３に示す。PF = 0.9998 ≒ 1.0 ······························································ (H)
8) Input currents Ia + b (θ), Ia (θ) and control obtained by numerically calculating by substituting the operating point and the proportionality constant into the equations (Equation 43), (Equation 29), and (Equation 44) Pulse Ta (θ) / T, Tb
FIG. 13 shows the duty-phase angle characteristics of (θ) / T, Tc (θ) / T, and To (θ) / T.
【０２１０】前記（７章）（Ｆ）節で説明した電流Ｉa+
b(θ)は（数５４）のように余弦波で近似できると仮定
したが、図１３に示すとおり、余弦波からのずれは裾野
の部分でわずかに認められる程度で、この仮定は正しか
ったことがわかる。The current Ia + described in the above (Chapter 7) (F)
Although it was assumed that b (θ) can be approximated by a cosine wave as shown in (Equation 54), as shown in FIG. 13, the deviation from the cosine wave was only slightly recognized in the tail portion, and this assumption was correct. You can see that.
【０２１１】＜８章＞＊＊＊ 電圧変動を考慮した動作
解析 ＊＊＊ （Ａ）ライン電圧の許容変動幅：ＡＣライン電圧の許容
最大値および許容最小値をそれぞれＥmax cosθ、Ｅmin
cosθとし、その比ａは下式（数６６）で表される。<Chapter 8> *** Operation analysis taking voltage fluctuation into account *** (A) Allowable fluctuation range of line voltage: Emax cosθ and Emin are the allowable maximum value and allowable minimum value of AC line voltage, respectively.
cos θ, and the ratio a is expressed by the following equation (Equation 66).
【０２１２】[0212]
【数６６】 ａ＝Ｅmax cosθ／Ｅmin cosθ ・・・・電圧変動倍率：数６６ 該電圧変動倍率ａは定格電圧に対する電圧変動と、定格
電圧系列の開きによって決まる。前者は一般に＋１０％
〜−１５％であり、後者は１００／１１０／１２０Ｖ又
は２００／２２０／２４０Ｖと１.２倍の開きがある。
したがって１００Ｖ系又は２００Ｖ系のいわゆるシング
ル入力の場合の電圧変動倍率は、A = Emax cosθ / Emin cosθ... Voltage fluctuation magnification: Expression 66 The voltage fluctuation magnification a is determined by the voltage fluctuation with respect to the rated voltage and the opening of the rated voltage series. The former is generally + 10%
-15%, the latter being 1.2 times wider than 100/110 / 120V or 200/220 / 240V.
Therefore, the voltage variation magnification in the case of a so-called single input of a 100 V system or a 200 V system is
【０２１３】[0213]
【数６７】 ａ1＝（120×1.1）／（100×0.85）＝ （240×1.1）／（200×0.85）＝1.553 ・・・・数６７ となり、１００／２００Ｖ系共用のいわゆるワイド入力
の場合は下記となる。A1 = (120 × 1.1) / (100 × 0.85) = (240 × 1.1) / (200 × 0.85) = 1.553 In the case of so-called wide input shared by 100 / 200V system Is as follows.
【０２１４】[0214]
【数６８】 ａ2＝（240×1.1）／（100×0.85）＝3.106 ・・・・数６８ （Ｂ）基本電圧Ｅcosθの位置付け：前記（７章）
（Ｄ）節まではライン電圧をＥcosθと表記して解析の
準備を進め、（７章）（Ｅ）節以降はＥcosθという電
圧変動のない基本電圧に対して具体的に解析を行なっ
た。ここではこの基本電圧Ｅcosθを前節で定義したＥm
ax cosθ、Ｅmin cosθと如何なる関係に位置付けるか
を考察する。A2 = (240 × 1.1) / (100 × 0.85) = 3.106 (B) Positioning of the basic voltage Ecosθ: the above (Chapter 7)
Up to the section (D), the line voltage was expressed as Ecosθ to prepare for the analysis, and (Chapter 7) From the section (E), the analysis was specifically performed on the basic voltage of Ecosθ which has no voltage fluctuation. Here, this basic voltage Ecosθ is defined as Em defined in the previous section.
The relationship between ax cos θ and Emin cos θ will be considered.
【０２１５】この位置付け方には次〜の三つのケー
スが考えられ、まず、下記（数６９）の関係と位置付け
る。The following three cases can be considered for this positioning method. First, the following (Expression 69) is used.
【０２１６】[0216]
【数６９】 Ｅmin cosθ＜Ｅcosθ＜Ｅmax cosθ ・・・数６９ この場合は、Ｅcosθについての解析は前章で終わって
いるので、新たにＥmaxcosθ、Ｅmin cosθについて解
析を進める。Emin cosθ <Ecosθ <Emax cosθ (69) In this case, since the analysis on Ecosθ has been completed in the previous section, the analysis is newly performed on Emaxcosθ and Emincosθ.
【０２１７】次にNext,
【０２１８】[0218]
【数７０】 Ｅcosθ＝Ｅmax cosθ ・・・数７０ と位置付ける。この場合はすでに終わっているＥmaxcos
θについての解析がこの位置付けで矛盾がないか検証す
ると共に、新たにＥmincosθについての解析を進める。Equation 70: Ecosθ = Emax cosθ Equation 70 In this case, Emaxcos is already over
The analysis on θ verifies that there is no inconsistency in this position, and the analysis on Emincos θ is newly advanced.
【０２１９】次にNext,
【０２２０】[0220]
【数７１】 Ｅmin cosθ＝Ｅcosθ ・・・数７１ と位置付ける。この場合もすでに終わっているＥmin co
sθについての解析がこの位置付けで矛盾がないか検証
すると共に、新たにＥmax cosθについての解析を進め
る。Emin cosθ = Ecosθ (71) Emin co is already over in this case
The analysis on sθ verifies that there is no inconsistency in this position, and the analysis on Emax cosθ is newly advanced.
【０２２１】さて、（７章）（Ｅ）節における動作点
Ｅ’oの設定式（数５０）式の導入にあたって、良好な
制御特性を期待するには出力電流のデューティは５０％
くらいが好ましいと説明した。しかしライン電圧が変動
すると電圧低下に伴ってデューティが低下し、この低下
は制御特性の観点とは別に２次側の平滑コンデンサのリ
プル電流の観点からも好ましくない。このような理由か
ら、上記の考えられる三つのケースのうちケースの位
置付けを選択することにする。即ち、本発明では許容最
小電圧を前章までの解析における基本電圧とする。In the introduction of the equation (Equation 50) for setting the operating point E'o in (Chapter 7) (E), the duty of the output current must be 50% in order to expect good control characteristics.
He explained that is preferable. However, when the line voltage fluctuates, the duty decreases with the voltage drop, and this drop is not preferable from the viewpoint of the ripple current of the secondary-side smoothing capacitor separately from the viewpoint of the control characteristics. For this reason, the position of the case is selected from the above three possible cases. That is, in the present invention, the allowable minimum voltage is used as the basic voltage in the analysis up to the previous chapter.
【０２２２】（Ｃ）許容最大電圧における動作点の設
定：次に（７章）（Ｅ）節で設定した動作点の妥当性を
検証すると共に、これらを参考にＥmax cosθにおける
動作点を以下に設定する。 境界点位相角κの検証と設定：（７章）（Ｅ）節で述
べた「力率１の理想的ケースでは境界点は余弦波の±π
／４の位相にあり〜」は電圧変動に関係ない事実なの
で、Ｅmin cosθにおいて妥当であり、Ｅmax cosθにお
いても（数４９）式を踏襲する次（数７２）を用いる。(C) Setting of operating point at allowable maximum voltage: Next, the validity of the operating point set in section (E) (Chapter 7) is verified, and the operating point at Emax cos θ is described below with reference to these. Set. Verification and setting of boundary point phase angle κ: (Chapter 7) (E) In the ideal case of power factor 1, the boundary point is ± π of the cosine wave.
Is in the phase of / 4, which is not related to the voltage fluctuation, so that it is appropriate in Emin cos θ, and the following (Equation 72) that follows Equation (49) is used in Emax cos θ.
【０２２３】[0223]
【数７２】 κ＝±π／４ ・・・境界点位相角：数７２ 出力電圧Ｅ’oの検証と設定：出力電圧Ｅ’oを示す
（数５０）式は「境界点における出力電流のデューティ
５０％」を意味し、前節でＥmin cosκにおいてデュー
ティ５０％を確保するとしたため、Ｅmin cosκにおい
て（数５０）式が妥当であることが判る。この電圧Ｅ’
oとＥminの関係はライン電圧がＥmaxになっても崩れな
いので、Ｅ’oとＥmaxの関係は（数５０）（数７１）
（数６６）式より下式（数７３）のように表現される。Equation 72: κ = ± π / 4... Boundary point phase angle: Equation 72 Verification and setting of output voltage E′o: Equation (50) showing output voltage E′o is expressed by “Expression of output current at boundary point. Since "duty 50%" means "50% duty in Emin cos κ" in the previous section, it can be seen that equation (50) is valid in Emin cos κ. This voltage E '
Since the relationship between o and Emin does not collapse even when the line voltage reaches Emax, the relationship between E'o and Emax is (Equation 50) (Equation 71)
The expression (Expression 66) is expressed by the following expression (Expression 73).
【０２２４】[0224]
【数７３】 Ｅ’o＝Ｅmin／√２＝Ｅmax／（√２ａ） ・・・出力電圧：数７３ Ｅc電圧の検証と設定：前記（７章）（Ｅ）節におい
て「（Ｅcosθ＋Ｅ’o）の最小値がＥcの上限である」
として（数５１）式を導入したので、このＥcosθにＥm
inを適用しても（５１）式は妥当である。E'o = Emin / √2 = Emax / (√2a) Output voltage: Equation 73 Verification and setting of Ec voltage: In the above (Chapter 7) section (E), “(Ecos θ + E′o) Is the upper limit of Ec. "
(Equation 51) is introduced as the following equation.
Equation (51) is valid even if in is applied.
【０２２５】次にＥmax cosθにおける設定を行う。仮
にＥmax cosθにおいてもＥcを変えないとするとこの
（数５１）式を踏襲した場合、 ａ）電力蓄積領域において（数５１）式は次（数７４）
となり、Next, the setting at Emax cosθ is performed. Assuming that Ec is not changed even in Emax cos θ, if equation (51) is followed, a) In the power storage area, equation (51) becomes
Becomes
【０２２６】[0226]
【数７４】 Ｅc＝２Ｅ’o（＝Ｅmin cosπ／４＋Ｅ’o）＜Ｅmax cosθ＋Ｅ’o ・・・・数７４ Ｅcの上下限式（数２４）（数５）式はＥmax cosθにお
いても成立する。Ec = 2E′o (= Emincosπ / 4 + E′o) <Emaxcosθ + E′o (Equation 74) The upper and lower limit expressions of Ec (Equation 24) (Equation 5) also hold for Emax cosθ. .
【０２２７】（ｂ）電力放出領域において（数５１）
（数５０）（数７１）（数１）式より、次（数７５）と
なり、ＥmaxとＥminの下記関係式（数７６）を得る。(B) In the power emission region (Equation 51)
From Equations (50), (71), and (1), the following equation (75) is obtained, and the following relational expression (Equation 76) between Emax and Emin is obtained.
【０２２８】[0228]
【数７５】 Ｅc＝２Ｅ’o（＝２Ｅmin cosπ／４）＞Ｅmax cosπ／４ ・・・・数７５Ec = 2E'o (= 2Emin cosπ / 4)> Emax cosπ / 4 (Equation 75)
【０２２９】[0229]
【数７６】 ａ＝Ｅmax／Ｅmin＜２ ・・・数７６ ここに（数６７）は上記（数７６）の条件を満たしてい
るが、（数６８）式は（数７６）式の条件を満たしてい
ない。このことは、１００Ｖ系または２００Ｖ系のシン
グル入力の場合の動作解析には（７章）（Ｅ）節で設定
した動作点が適用できるものの、１００Ｖ系／２００Ｖ
系共用のワイド入力の場合の動作解析には適用できない
ことを意味している。A = Emax / Emin <2 (76) Here, (Equation 67) satisfies the condition of (Equation 76), but (Equation 68) satisfies the condition of (Equation 76). not filled. This means that although the operating point set in section (E) (Chapter 7) can be applied to the operation analysis in the case of a single input of a 100 V system or a 200 V system, the 100 V system / 200 V system
This means that it cannot be applied to motion analysis in the case of wide input shared by the system.
【０２３０】本章の以下の節においてこれらの動作点を
用いてシングル入力の場合の許容最大電圧における動作
解析を進め、ワイド入力の場合については（１１）章に
譲る。In the following sections of this chapter, operation analysis at the maximum allowable voltage in the case of single input is advanced by using these operating points, and the case of wide input is transferred to section (11).
【０２３１】（Ｄ）電流制御式の比例定数の算出：ここ
では動作点κ、Ｅ’o、Ｅcおよび電圧変動倍率ａを用い
て（数２５）（数４０）式の比例定数Ｋ、Ｊを算出す
る。（数５２）式に相当する式は(D) Calculation of proportional constant of current control equation: Here, using operating points κ, E′o, Ec and voltage variation magnification a, proportional constants K and J of equations (25) and (40) are calculated. calculate. The equation corresponding to equation (52) is
【０２３２】[0232]
【数７７】 Ｉa(θ)＝（１／ａ）Ｉ’o （θ＝±π／４） ・・・・数７７ となるから（数７７）式とＥ’o、Ｅc、ａを（数４６）
式に代入することにより比例定数式Ｊ(ａ)（数６８）を
得、これに（数６７）式の電圧変動倍率を代入して許容
最大電圧における比例定数Ｊを次（数７９）により得る
ことができる。Ia (θ) = (1 / a) I′o (θ = ± π / 4) Equation (77) and E′o, Ec, a 46)
By substituting the equation into the equation, the proportional constant equation J (a) (Equation 68) is obtained, and the voltage fluctuation magnification of the equation (Equation 67) is substituted into the equation to obtain the proportional constant J at the maximum allowable voltage according to the following (Equation 79). be able to.
【０２３３】[0233]
【数７８】 Ｊ(ａ)＝√２／（ａ＋１） ・・・比例定数Ｊ：数７８J (a) = √2 / (a + 1)... Proportionality constant J: Equation 78
【０２３４】[0234]
【数７９】 Ｊ＝0.5539 （ａ＝1.553） ・・・数７９ また（数５４）式に相当する式はJ = 0.5539 (a = 1.553) Expression 79 Also, the expression corresponding to Expression 54 is
【０２３５】[0235]
【数８０】 Ｉa+b(θ)＝（√２／ａ）Ｉ’o cosθ （−π／４≦θ≦π／４） ・・・数８０ となり、（数８０）はθ＝０において（√２／ａ）Ｉ’
oとなるので、これとＥ’o、Ｅc、ａを（数３１）式に
代入することにより比例定数式Ｋ(ａ)を得、これに（数
６７）式の電圧変動倍率を代入して許容最大電圧におけ
る比例定数Ｋを得る。Ia + b (θ) = (√2 / a) I′o cos θ (−π / 4 ≦ θ ≦ π / 4) (80) √2 / a) I '
Then, by substituting this and E'o, Ec, and a into the equation (31), a proportional constant equation K (a) is obtained, and the voltage fluctuation magnification of the equation (67) is substituted into this. The proportional constant K at the maximum allowable voltage is obtained.
【０２３６】[0236]
【数８１】 Ｋ(ａ)＝ａ／（√２（√２＋ａ）（√２−１）） ・・・比例定数Ｋ：数８１K (a) = a / (√2 (√2 + a) (√2-1)) Proportional constant K: Equation 81
【０２３７】[0237]
【数８２】Ｋ＝0.8935 （ａ＝1.553） ・・・数８２ なおここに得たＫ、Ｊを用いた入力電流Ｉa+b(θ)、Ｉa
(θ)が余弦波で近似できることは（８章）（Ｅ）（Ｆ）
節で検証する。K = 0.8935 (a = 1.553) (82) The input current Ia + b (θ) and Ia using K and J obtained here
(θ) can be approximated by a cosine wave (Chapter 8) (E) (F)
We will verify in section.
【０２３８】（Ｅ）力率の検証 前述した定数等のκ、Ｅ’o、Ｅc、ａ、Ｋ、Ｊを（数３
２）（数３３）（数４７）（数４８）の電力式および
（数６２）の実効電流式に代入して数値計算すると下式
となる。(E) Verification of Power Factor κ, E′o, Ec, a, K, and J of the aforementioned constants and the like are expressed by (Equation 3)
2) Numerical calculations by substituting into the power equation of (Equation 33), (Equation 47) and (Equation 48) and the effective current equation of (Equation 62) are as follows.
【０２３９】[0239]
【数８３】Ｐa+b＝0.8209Ｅ’oＩ’o ・・・数８３Pa + b = 0.8209E'oI'o ... Equation 83
【０２４０】[0240]
【数８４】Ｐa ＝0.1864Ｅ’oＩ’o ・・・数８４Pa = 0.1864E'oI'o ... Equation 84
【０２４１】[0241]
【数８５】 Ｐa+b＋Ｐa＝1.0073Ｅ’oＩ’o（≒Ｅ’oＩ’o） ・・・数８５Pa + b + Pa = 1.0073E'oI'o ('E'oI'o) ... Expression 85
【０２４２】[0242]
【数８６】 [Equation 86]
【０２４３】[0243]
【数８７】Ｉrms＝0.6486Ｉ’o ・・・数８７ また[Equation 87] Irms = 0.6486I'o ... Equation 87
【０２４４】[0244]
【数８８】 Ｅrms＝Ｅmax／√２＝ａＥ’o ・・・数８８ であるから（数５９）（数６０）（数８５）（数８７）
（数８８）（数６７）式より下記の力率を得ることがで
きる。即ち、上記条件においては力率を１にすることが
出来る。[Equation 88] Since Erms = Emax / √2 = aE'o ... Equation 88, (Equation 59) (Equation 60) (Equation 85) (Equation 87)
From the equations (88) and (67), the following power factor can be obtained. That is, the power factor can be set to 1 under the above conditions.
【０２４５】[0245]
【数８９】ＰＦ＝1.0000 ・・・数８９ （Ｆ）動作解析：前記（７章）（Ｈ）節と同様の手順で
図１４の入力電流および各制御パルスの位相角−デュー
ティ特性を得た。本図を参照すれば明らかな如く、入力
電流波形の余弦波からのずれは位相±π／４近辺でわず
かにあるが、図で視認することが困難なほどであること
を確認した。PF = 1.0000 (89) (F) Operation analysis: The input current of FIG. 14 and the phase angle-duty characteristics of each control pulse were obtained in the same procedure as in the above (Chapter 7) (H). . As is clear from the figure, it has been confirmed that the input current waveform deviates slightly from the cosine wave in the vicinity of the phase ± π / 4, but it is difficult to visually recognize the input current waveform in the figure.
【０２４６】＜９章＞ ＊＊＊ 制御回路の説明 ＊＊
＊＊ （Ａ）電圧制御回路：電圧制御回路の回路構成の一例
は、図７に示す通りであり、電流制御モードのスイッチ
ングレギュレータのごく一般的な制御回路なので詳細な
説明は省略する。尚、誤差増幅器ＥＡ611の働きについ
て（６章）（Ｂ）〜（Ｄ）節で説明したため参照された
い。<Chapter 9> *** Description of control circuit **
** (A) Voltage control circuit: An example of the circuit configuration of the voltage control circuit is as shown in FIG. 7 and is a very general control circuit of a switching regulator in a current control mode, so a detailed description is omitted. It should be noted that the operation of the error amplifier EA611 has been described in the sections (B) to (D) of Chapter 6 (Chapter 6), and therefore, please refer to it.
【０２４７】（Ｂ）電力蓄積制御回路 表５に電力蓄積制御回路の具備すべき要件を示し、図１
５、図１６、図１７にそれぞれ回路構成、タイムチャー
トおよび比例定数Ｋのライン電圧特性を示す。尚、図
中、他の図と同一符号を付したものは同一構成を示し、
回路素子は一般の電気関係図示記号に沿って図示してい
る。これは他図においても同様である。(B) Power storage control circuit Table 5 shows the requirements that the power storage control circuit should have.
5, FIG. 16, and FIG. 17 show a circuit configuration, a time chart, and a line voltage characteristic of the proportionality constant K, respectively. In the drawings, those denoted by the same reference numerals as the other drawings indicate the same configuration,
The circuit elements are shown along with general electrical symbols. This is the same in other figures.
【０２４８】[0248]
【表５】 [Table 5]
【０２４９】入力電流制御（表５，NO.２）：図１５
において、抵抗Ｒ621とＲ622間の点Ｃの電圧はＥcosθ
であり、ダイオードＤ621、コンデンサＣ621、抵抗Ｒ62
3とＲ624で構成される点Ｄの電圧はＥcosκである。こ
の抵抗Ｒ623とＲ624の抵抗値を適切に選定することによ
って点ＤはＥcos(±π／４)とすることができる（数４
９式を回路に実現したことになる）。Input Current Control (Table 5, No. 2): FIG.
, The voltage at the point C between the resistors R621 and R622 is Ecosθ
And a diode D621, a capacitor C621, and a resistor R62.
The voltage at point D composed of 3 and R624 is Ecosκ. By appropriately selecting the resistance values of the resistors R623 and R624, the point D can be set to Ecos (± π / 4) (Equation 4).
This means that equation 9 has been realized in a circuit).
【０２５０】また点Ｃ、点Ｄを減算器ＳＵＢ621に接続
することによってその出力にＥ（ cosθ−cosκ）を得
ることができる。By connecting the points C and D to the subtractor SUB621, E (cos θ−cos κ) can be obtained from the output.
【０２５１】一方抵抗Ｒ625、ダイオードＤ622、コンデ
ンサＣ622は積分回路を構成し，抵抗Ｒ625を点Ｄに接続
することにより（点Ｄはライン電圧のピーク値Ｅでもあ
る）、ライン電圧のピーク値Ｅの時間積分値∫Ｅdtをコ
ンデンサＣ622に出力する。この積分値はＳＵＢ621の出
力Ｅ（ cosθ−cosκ）と共に比較器ＣＯＭ621に入力さ
れ、∫ＥdtがＥ（ cosθ−cosκ）に達するまでの時間
Ｔb(θ)が下式のように計測される。On the other hand, the resistor R625, the diode D622, and the capacitor C622 form an integrating circuit, and by connecting the resistor R625 to the point D (the point D is also the peak value E of the line voltage), the peak value E of the line voltage is determined. The time integration value ΔEdt is output to the capacitor C622. This integrated value is input to the comparator COM621 together with the output E (cos θ−cos κ) of the SUB 621, and the time Tb (θ) until ∫Edt reaches E (cos θ−cos κ) is measured as in the following equation.
【０２５２】[0252]
【数９０】 k1∫Ｅdt＝Ｅ（cosθ−cosκ） （k1は比例定数）・・・数９０K1∫Edt = E (cos θ−cosκ) (k1 is a proportional constant)
【０２５３】[0253]
【数９１】 k1∫Ｅdt＝(１／Ｃ622)∫ｉdt≒Ｅ（１／Ｃ622・Ｒ625）t ・・・数９１ （但し Ｅ>>Ｅ（ cosθ−cosκ） なお、ｉはＣ622に
流れる電流）K1∫Edt = (1 / C622) ∫idt ≒ E (1 / C622 · R625) t (91) (where E >> E (cosθ−cosκ), where i is the current flowing through C622)
【０２５４】[0254]
【数９２】 Ｔb(θ)＝ t ≒Ｃ622・Ｒ625（ cosθ−cosκ） ・・・数９２ またトランジスタＴＲ621はコンデンサＣ622のリセット
回路として作用し、これを点ＥのＴa+c(θ)出力で駆動
することにより、図１６に見るように比較器ＣＯＭ621
の出力として（Ｔa+c(θ)＋Ｔb(θ)）パルスを得ること
ができる。Tb (θ) = t ≒ C622 · R625 (cosθ−cosκ) (Equation 92) The transistor TR621 acts as a reset circuit for the capacitor C622, and this is output by the Ta + c (θ) output at the point E. By driving, as shown in FIG.
(Ta + c (θ) + Tb (θ)) pulse can be obtained.
【０２５５】比例定数Ｋの設定（表５，NO.３）：前
記（数９２）式のＴb(θ)にはＥの項がなく、ライン電
圧変動の影響を受けていない。ということは（数２５）
式の比例定数Ｋはライン電圧の影響を受けないことにな
るが、実際には（数８１）式のようにＫ（ａ）はライン
電圧によって変化する。どのように変るかを図１７で観
察すると、１００／１１０／１２０Ｖまたは２００／２
２０／２４０Ｖの＋１０％〜−１５％範囲では、ライン
電圧の比例成分とライン電圧に関係ない固定成分の両方
を持った直線と見て良い。そういう意味では（数９２）
式を実現する抵抗Ｒ625、ダイオードＤ622、コンデンサ
Ｃ622で構成する積分回路がこの固定成分に当たる。Setting of proportional constant K (Table 5, No. 3): Tb (θ) in the above equation (Equation 92) has no E term and is not affected by line voltage fluctuation. That means (Equation 25)
Although the proportional constant K in the equation is not affected by the line voltage, K (a) actually varies according to the line voltage as in equation (81). Observing how it changes in FIG. 17, 100/110 / 120V or 200/2
In the range of + 10% to -15% of 20 / 240V, it can be regarded as a straight line having both a proportional component of the line voltage and a fixed component irrelevant to the line voltage. In that sense (Equation 92)
An integration circuit composed of a resistor R625, a diode D622, and a capacitor C622 for realizing the equation corresponds to the fixed component.
【０２５６】一方抵抗Ｒ626、ダイオードＤ623、コンデ
ンサＣ622も同じく積分回路を構成し，抵抗Ｒ626を定電
圧Ｖ1に接続するとＴb(θ)は、次（数９３）で表され
る。但し、Ｖ1>>Ｅmax（ cosθ−cosκ）である。On the other hand, the resistor R626, the diode D623, and the capacitor C622 also constitute an integrating circuit, and when the resistor R626 is connected to the constant voltage V1, Tb (θ) is expressed by the following (Equation 93). Here, V1 >> Emax (cos θ−cos κ).
【０２５７】[0257]
【数９３】 Ｔb(θ)＝ t ≒Ｃ622・Ｒ626（ cosθ−cosκ）（Ｅ／Ｖ1）・・・数９３ 本式にはＥの比例項があるのでこれを実現する第二の積
分回路は上述の意味の比例成分である。Tb (θ) = t ≒ C622 · R626 (cosθ−cosκ) (E / V1) (93) Since this equation has a proportional term of E, the second integration circuit for realizing this is: This is a proportional component having the above meaning.
【０２５８】従って第一の積分回路と第二の積分回路を
組み合わせた場合のＴb(θ)は下式（数９４〜９５）と
なる。Therefore, Tb (θ) when the first integration circuit and the second integration circuit are combined is given by the following equation (Equations 94 to 95).
【０２５９】[0259]
【数９４】 Ｔb(θ)＝ t ≒ｋ(Ｅ)（ cosθ−cosκ） ・・・数９４ Tb (θ) = t ≒ k (E) (cosθ−cosκ) (94)
【０２６０】[0260]
【数９５】 ｋ(Ｅ)＝（Ｃ622・Ｒ625・Ｒ626・Ｅ）／（Ｒ626・Ｅ＋Ｒ625・Ｖ1） ・・数９５ ここで（数９４）式を、ｋ(Ｅ)＝1.74Ｅ／（Ｅ＋1.46Ｅ
min）となるように回路定数を決めるとｋ(Ｅ)は図１７
のようになり、Ｋ(a)との差はほとんど認められない。K (E) = (C622 · R625 · R626 · E) / (R626 · E + R625 · V1) ······················· (95) Here, the equation (94) is obtained by calculating k (E) = 1.74E / (E + 1. 46E
min), k (E) is determined as shown in FIG.
And the difference from K (a) is hardly recognized.
【０２６１】[0261]
【数９６】ｋ(Ｅ)≒Ｋ(a) ・・・数９６ 即ちライン電圧Ｅと定電圧Ｖ1の両方を積分器に入力す
ることによって表５の（８１）式のＫを実現することが
できる（請求項１４）。K (E) ≒ K (a) (96) That is, by inputting both the line voltage E and the constant voltage V1 to the integrator, K of the equation (81) in Table 5 can be realized. (Claim 14).
【０２６２】電力蓄積領域の設定（表５，NO.１）：
減算器ＳＵＢ621のオフセット出力電圧とコンデンサＣ6
22のオフセット電圧を適切に選定することによってｃｏ
ｓθ≧ｃｏｓκのときのみ（Ｔa+c(θ)＋Ｔb(θ)）パル
スを出力するようにすることができる。即ち、（数３
４）式で示した領域を回路に実現できる。Setting of power storage area (Table 5, No. 1):
Offset output voltage of subtractor SUB621 and capacitor C6
By properly selecting the offset voltage of 22
A pulse (Ta + c (θ) + Tb (θ)) can be output only when sθ ≧ cosκ. That is, (Equation 3)
The region shown by the expression 4) can be realized in the circuit.
【０２６３】Ｅcの電圧制御（表５，NO.４）：図１５
に示した回路は、これまで述べてきた（Ｔa+c(θ)＋Ｔb
(θ)）パルス発生回路に誤差増幅器ＥＡ621を追加し、
この入力をコンデンサＣ61に接続してＥcと２Ｅ’oの差
電圧を増幅し、この出力を抵抗Ｒ627、ダイオードＤ624
を介して項に述べた積分回路に接続してネガティブフ
ィードバック制御ループを形成する。即ち本回路は、Ｅ
cが２Ｅ’oに達する迄は第一、第二の積分回路によって
Ｅcを高めるに十分な時間幅のＴb(θ)を生成し、Ｅcが
２Ｅ’oを越えると抵抗Ｒ627、ダイオードＤ624、コン
デンサＣ622で構成される第三の積分回路でＴb(θ)の時
間幅を減少せしめ、Ｅcを常に一定に保つことができる
（請求項１０）。Voltage control of Ec (Table 5, No. 4): FIG.
The circuit shown in (1) is described above (Ta + c (θ) + Tb
(θ)) Add error amplifier EA621 to pulse generation circuit,
This input is connected to a capacitor C61 to amplify the difference voltage between Ec and 2E'o, and this output is connected to a resistor R627 and a diode D624.
To form a negative feedback control loop. That is, the circuit
Until c reaches 2E'o, Tb (θ) having a sufficient time width to increase Ec is generated by the first and second integrating circuits. The time width of Tb (θ) can be reduced by the third integration circuit composed of C622, and Ec can always be kept constant.
【０２６４】このようにネガティブフィードバック制御
は擾乱によるＥc電圧の変動を抑制してくれるプラスの
作用の他に、Ｉb(θ)の流入やＩc(θ)の流出によるＥc
電圧の変動にも敏感に反応して力率を低下させるマイナ
スの作用もある。即ち、Ｉc(θ)の流出でＥcが低下する
ので −κ≦θ≦０ の領域ではＴb(θ)を（数２５）式
よりも広げてＩb(θ)を多めに取り込もうとし、Ｉb(θ)
の流入でＥcが上昇するので ０≦θ≦κ の領域ではＴb
(θ)を（数２５）式よりも狭めてＩb(θ)を少なめに取
り込もうとするからである。As described above, the negative feedback control has a positive effect of suppressing the fluctuation of the Ec voltage due to the disturbance, and a negative effect of the Ec due to the inflow of Ib (θ) and the outflow of Ic (θ).
There is also a negative effect of lowering the power factor in response to voltage fluctuations. That is, since Ec decreases due to the outflow of Ic (θ), in the region of −κ ≦ θ ≦ 0, Tb (θ) is expanded from the expression (Equation 25) to try to take in Ib (θ) more, and Ib (θ). )
Ec rises with the inflow of Tb, so Tb in the region of 0 ≦ θ ≦ κ
This is because (θ) is narrower than the equation (Equation 25) to try to take in Ib (θ) less.
【０２６５】この対策としては、Ｉb(θ)の流入やＩc
(θ)の流出によってＥc電圧が大きく変動しない程度に
コンデンサＣ61の電力容量を大きく選定すると共に、フ
ィードバックループのループゲインを低めに抑える必要
がある。なお（数９６）式による比例定数が成立すると
いうことは、擾乱が無い限り、項で述べた積分回路に
よるフィードフォアード制御で必要十分なＩb(θ)を取
り込むことができることを意味している。As countermeasures against this, the inflow of Ib (θ) and Ic
It is necessary to select a large power capacity of the capacitor C61 so that the Ec voltage does not fluctuate greatly due to the outflow of (θ), and to suppress the loop gain of the feedback loop to a low value. The establishment of the proportionality constant according to the expression (96) means that the necessary and sufficient Ib (θ) can be taken in by the feedforward control by the integration circuit described in the section as long as there is no disturbance.
【０２６６】また第三の積分回路の積分時定数は第二の
積分回路と同様にライン電圧に比例しないため、比例定
数Ｋに対して上述の意味で比例成分として働く。このこ
とは誤差増幅器ＥＡ621のオフセット出力電圧を適切に
選定することによって第二の積分回路を省略することが
できることを意味する。Since the integration time constant of the third integration circuit is not proportional to the line voltage as in the case of the second integration circuit, it works as a proportional component to the proportionality constant K in the above-described manner. This means that the second integration circuit can be omitted by appropriately selecting the offset output voltage of the error amplifier EA621.
【０２６７】以上により表５に示した電力蓄積制御回路
の具備すべき要件はすべて図１５に示した制御回路に実
現される。As described above, all the requirements of the power storage control circuit shown in Table 5 are realized by the control circuit shown in FIG.
【０２６８】（Ｃ）電力放出制御回路：表６に電力放出
制御回路の具備すべき要件を示し、図１８、図１９、図
１７にそれぞれ回路構成、タイムチャートおよび比例定
数Ｊのライン電圧特性を示す。(C) Power release control circuit: Table 6 shows the requirements of the power release control circuit. FIGS. 18, 19 and 17 show the circuit configuration, time chart and line voltage characteristics of the proportionality constant J, respectively. Show.
【０２６９】[0269]
【表６】 [Table 6]
【０２７０】入力電流制御（第６表NO.２）：積分器
ＩＮＴ631にライン電圧のピーク値Ｅと定電圧Ｖ2を入力
することにより、その出力に∫(Ｅ−Ｖ2)dtを得る。こ
の積分値を点ＣのＥcosθと共に比較器ＣＯＭ631に入力
すると、∫(Ｅ−Ｖ2)dtがＥcosθに達するまでの時間Ｔ
a(θ)が下式（数９７〜１００）のように計測される。Input current control (Table 6, No. 2): By inputting the peak value E of the line voltage and the constant voltage V2 to the integrator INT631, ∫ (E−V2) dt is obtained at the output. When this integral value is input to the comparator COM631 together with the Ecos θ of the point C, the time T until ∫ (EV−2) dt reaches Ecos θ is obtained.
a (θ) is measured as in the following equation (Equations 97 to 100).
【０２７１】[0271]
【数９７】 k2∫(Ｅ−Ｖ2)dt＝Ｅcosθ （k2は比例定数） ・・・数９７(97) k2∫ (E−V2) dt = Ecosθ (k2 is a proportional constant)
【０２７２】[0272]
【数９８】 k2∫（Ｅ−Ｖ2）dt＝（Ｅ−Ｖ2）（1／Ｃ631・Ｒ631）t ・・・数９８K2∫ (E−V2) dt = (E−V2) (1 / C631 · R631) t (98)
【０２７３】[0273]
【数９９】 Ｔa(θ)＝ t ＝ｊ(Ｅ)cosθ ・・・数９９(99) Ta (θ) = t = j (E) cos θ (99)
【０２７４】[0274]
【数１００】 ｊ(Ｅ)＝Ｃ631・Ｒ631（Ｅ／（Ｅ−Ｖ2）） ・・・数１００ また図１８中のトランジスタＴ631は積分器ＩＮＴ631の
リセット回路として作用し、これをＴa+c(θ)出力の逆
位相で駆動することにより、図１９に見るようにＴa+c
(θ)の始端でＴa(θ)の計測が開始され、比較器ＣＯＭ6
31およびＡＮＤ（回路）631の出力には（Ｔa+c(θ)−Ｔ
ａ(θ)）がＴc(θ)パルスとして出力される。J (E) = C631 · R631 (E / (E−V2)) (100) Further, the transistor T631 in FIG. 18 functions as a reset circuit of the integrator INT631, which is referred to as Ta + c ( θ) by driving in the opposite phase of the output, as shown in FIG.
At the beginning of (θ), the measurement of Ta (θ) starts, and the comparator COM6
31 and the output of AND (circuit) 631 are (Ta + c (θ) −T
a (θ)) is output as a Tc (θ) pulse.
【０２７５】比例定数Ｊの設定（表６，NO.３）：こ
こで（数１００）式をSetting of the proportionality constant J (Table 6, NO. 3):
【０２７６】[0276]
【数１０１】 ｊ(Ｅ)＝0.414Ｅ／（Ｅ−0.425Ｅmin） ・・・数１０１ となるように回路定数を決めるとｊ(Ｅ)は図１７のよう
になり、Ｊ(ａ)との差はほとんど認められない。J (E) = 0.414E / (E−0.425Emin) When circuit constants are determined so as to obtain Equation 101, j (E) becomes as shown in FIG. Little difference is observed.
【０２７７】[0277]
【数１０２】ｊ(Ｅ)≒Ｊ(ａ) ・・・数１０２ 即ちライン電圧Ｅと定電圧Ｖ2を積分器に入力すること
によって表の（数７８）式を実現できる（請求項１
６）。J (E) ≒ J (a) Equation 102 That is, by inputting the line voltage E and the constant voltage V2 to the integrator, the equation (78) can be realized.
6).
【０２７８】電力放出領域の設定（表６，NO.１）：
比較器ＣＯＭ632の作用によってＴc(θ)パルスは電力放
電領域においてのみ出力され、（数４１）式は回路によ
って実現される。以上により表６に示す電力放出制御回
路の具備すべき要件はすべて図１８に示す制御回路に実
現される。Setting of power emission area (Table 6, NO. 1):
By the operation of the comparator COM632, the Tc (θ) pulse is output only in the power discharge region, and the equation (41) is realized by a circuit. As described above, all the requirements of the power release control circuit shown in Table 6 are realized by the control circuit shown in FIG.
【０２７９】＜１０章＞ ＊＊ 整流ダイオードの逆短
絡を防止する方式 ＊＊ （Ａ）逆短絡の発生原因：以上述べてきた方式は（数６
５）（数８９）式に示すように力率が１に極めて近いと
いう特徴を有するが、電力放出領域において整流ダイオ
ードの逆短絡が発生するという重大な欠点を内包してい
る。<Chapter 10> ** System for preventing reverse short circuit of rectifier diode ** (A) Cause of occurrence of reverse short circuit:
5) As shown in equation (89), it has a feature that the power factor is extremely close to 1, but has a serious drawback that a reverse short circuit of the rectifier diode occurs in the power emission region.
【０２８０】この現象は図１２に示すようにＴc(θ)パ
ルスがＴa(θ)パルスの後に生成されることに起因して
いる。即ちＴa(θ)パルスによって整流部のダイオード
よりｉa(θ)なる電流を供給しているとき、Ｔc(θ)パル
スが生成されてライン電圧より高い電圧Ｅcがダイオー
ドに印加されるためである。This phenomenon is caused by the fact that the Tc (θ) pulse is generated after the Ta (θ) pulse as shown in FIG. That is, when a current of ia (θ) is supplied from the diode of the rectifying unit by the Ta (θ) pulse, a Tc (θ) pulse is generated and a voltage Ec higher than the line voltage is applied to the diode.
【０２８１】（Ｂ）逆短絡防止原理と解決すべき隘路事
項：前記逆短絡の対策はＴa(θ)パルスとＴc(θ)パルス
の生成順序を逆にすれば良い。図１２において磁束△φ
aと△φcの順序を逆にしても磁束の平衡には何ら支障は
ない（請求項１８）。(B) Principle of Preventing Reverse Short-Circuit and Bottleneck to Be Solved: The countermeasure for the reverse short-circuit may be achieved by reversing the order of generating the Ta (θ) pulse and the Tc (θ) pulse. In FIG. 12, the magnetic flux △ φ
Even if the order of a and △ φc is reversed, there is no problem in the balance of the magnetic flux.
【０２８２】ただし解決すべき制御上の隘路事項が二つ
ある。一つは入力電流制御式の問題である。前章までに
述べてきた方式では（数４０）式という簡単なアルゴリ
ズムを用いて例えば図８の如く先ずＴa(θ)パルスを生
成し、その終端をＴc(θ)パルスの始端として、Ｔc(θ)
パルスの終端は電圧制御回路のフィードバック制御にゆ
だねていた。However, there are two control bottlenecks to be solved. One is the problem of the input current control type. In the method described in the previous chapter, a Ta (θ) pulse is first generated as shown in, for example, FIG. 8 using a simple algorithm of Equation (40), and its end is set as the start of the Tc (θ) pulse. )
The end of the pulse was left to the feedback control of the voltage control circuit.
【０２８３】ところがここでＴa(θ)パルスとＴc(θ)パ
ルスの生成順序を逆にするということは、（数４３）式
で示した複雑なアルゴリズムのＴc(θ)パルスを先ず生
成し、その終端をＴa(θ)パルスの始端として、Ｔa(θ)
パルスの終端は電圧制御回路のフィードバック制御にゆ
だねることを意味する。即ち第一の隘路は（数４３）式
という複雑なアルゴリズムを回路でどのように実現する
かということである。However, reversing the generation order of the Ta (θ) pulse and the Tc (θ) pulse here means that the Tc (θ) pulse of the complicated algorithm shown in equation (43) is first generated, The end of the Ta (θ) pulse is defined as the start of the Ta (θ) pulse.
The terminating of the pulse means that it is entrusted to the feedback control of the voltage control circuit. That is, the first bottleneck is how to implement a complicated algorithm expressed by the following equation (43) using a circuit.
【０２８４】第二の隘路はＴa(θ)パルスに磁束上昇能
力が十分あるかということである。磁束は（数４）式に
示すようにフライバックトランスへの印加電圧の時間積
分によって上昇する。仮に±π／２近辺の位相角におい
て、（数３５）式に基づき磁束および出力電圧Ｅ’oの
平衡が保たれているとき負荷が急増したとすると、Ｅ’
oが低下し、電圧制御回路はＴa+c(θ)を広げることによ
って△φa＋△φcを大きくし、ｉa+c(θ)を増やして
Ｅ’oを大きくする。The second bottleneck is whether the Ta (θ) pulse has sufficient magnetic flux raising ability. The magnetic flux rises due to the time integration of the voltage applied to the flyback transformer as shown in equation (4). If the load suddenly increases at a phase angle around ± π / 2 and the magnetic flux and the output voltage E′o are balanced based on Expression (35), E ′
o decreases, the voltage control circuit increases Ta + c (θ) to increase △ φa + △ φc, and increases ia + c (θ) to increase E′o.
【０２８５】前章までの方式では、Ｔa+c(θ)を広げる
ことは後から生成されるＴc(θ)を広げることを意味
し、その時点での印加電圧Ｅc（＝２Ｅ’o）はＥ’oに
比べて大きいため磁束を上昇させる能力は十分であっ
た。ここで両パルスの生成順序を逆にすると、Ｔa+c
(θ)を広げることは後から生成されるＴa(θ)を広げる
ことを意味し、その時点での印可電圧ＥcosθはＥ’oに
比べてあまりに小さいため磁束を上昇させる能力は十分
でない。In the schemes up to the previous chapter, expanding Ta + c (θ) means expanding Tc (θ) generated later, and the applied voltage Ec (= 2E'o) at that time is E Since it was larger than 'o, the ability to raise the magnetic flux was sufficient. Here, if the generation order of both pulses is reversed, then Ta + c
Increasing (θ) means increasing Ta (θ) generated later, and the applied voltage Ecosθ at that time is too small as compared with E′o, so the ability to raise the magnetic flux is not sufficient.
【０２８６】（Ｃ）隘路の打開方法：前記隘路の解決方
法を次に説明するものであり、まず最初に入力電流制御
式の隘路について検討する。（数４３）式をＥminとＥm
axの場合について数値計算してプロットすると図２０の
関係となる。これは下式で示されるｆ11(θ)とｆ12(θ)
の間にほぼ入っていることがわかる。(C) Method of Breaking Bottleneck: The solution of the bottleneck will be described below. First, the bottleneck of the input current control type will be examined. (Equation 43) is calculated by Emin and Em.
FIG. 20 shows a relationship obtained by numerically calculating and plotting the case of ax. This is expressed as f11 (θ) and f12 (θ)
You can see that it is almost in between.
【０２８７】[0287]
【数１０３】 ｆ11(θ)＝（２／３）（cosπ／４−cosθ） ・・・数１０３F11 (θ) = (2/3) (cosπ / 4−cosθ) Equation 103
【０２８８】[0288]
【数１０４】 ｆ12(θ)＝（√２／３）（cosπ／４−cosθ） ・・・数１０４ この図２０を観察すると位相角７０°まではｆ11(θ)と
ほとんど重なっており、これは（数４３）式をこの式で
近似できることを示唆している。ｆ11(θ)で近似した場
合の問題点は、７０°を越した領域で両曲線の乖離が大
きくなりラインから取り込む電力が減ることである。特
に７８°（これをλとおく）を越すと電力は全く取り込
めない現象が発生する。F12 (θ) = (√2 / 3) (cosπ / 4−cosθ) Equation 104 When observing FIG. 20, f11 (θ) almost overlaps with f11 (θ) up to a phase angle of 70 °. Suggests that equation (43) can be approximated by this equation. The problem in the case of approximation with f11 (θ) is that the divergence between the two curves increases in a region exceeding 70 °, and the power taken in from the line decreases. In particular, when the angle exceeds 78 ° (this is set to λ), a phenomenon occurs in which power cannot be taken at all.
【０２８９】しかし図３に示したように取込電力はＥco
sθの二乗に比例するから、７０°を越した領域の電力
取込寄与度は小さく、例えば７０°を越した領域の寄与
度は１.８％、７８°を越した領域の寄与度は０.４％に
過ぎない。However, as shown in FIG.
Since it is proportional to the square of sθ, the power intake contribution in a region exceeding 70 ° is small. For example, the contribution in a region beyond 70 ° is 1.8%, and the contribution in a region beyond 78 ° is 0. Only 4%.
【０２９０】以上により複雑な（数４３）式を簡単な
（数１０３）式で近似できることがわかったので、逆短
絡防止方式における入力電流制御式を下記とする（請求
項１９，２０）。Since it has been found from the above that the complicated equation (43) can be approximated by a simple equation (103), the input current control equation in the reverse short-circuit prevention method is as follows (claims 19 and 20).
【０２９１】[0291]
【数１０５】 [Equation 105]
【０２９２】 （π／４≦θ≦λ、−π／４≧θ≧−λ） ・・・数１０５(Π / 4 ≦ θ ≦ λ, −π / 4 ≧ θ ≧ −λ) Equation 105
【０２９３】[0293]
【数１０６】 [Equation 106]
【０２９４】 （λ≦θ≦π／２、−λ≧θ≧−π／２） ・・・数１０６(Λ ≦ θ ≦ π / 2, −λ ≧ θ ≧ −π / 2) (106)
【０２９５】[0295]
【数１０７】 Ｊ’＝２／３ ・・・・比例定数Ｊ’：数１０７ 次に磁束上昇能力の隘路について検討する。前節で位相
角±π／２近辺では印加電圧ＥcosθがＥ’oに比べてあ
まりに小さいため磁束上昇能力が十分でないとしたが、
入力電流制御式として上記（数１０５）式を適用するこ
とにより最小印加電圧はＥcosλとなり、これは約０.３
Ｅ’oに相当するので実用上最小限の磁束上昇能力を確
保できる。J ′ = 2/3... Proportional constant J ′: Equation 107 Next, the bottleneck of the magnetic flux rising ability will be examined. In the previous section, the applied voltage Ecosθ is much smaller than E′o in the vicinity of the phase angle ± π / 2, and the flux rising ability is not sufficient.
By applying the above equation (105) as the input current control equation, the minimum applied voltage becomes Ecosλ, which is about 0.3.
Since it corresponds to E'o, it is possible to secure a practically minimum magnetic flux raising ability.
【０２９６】（Ｄ）基本電圧における動作解析： 電力蓄積領域の数式モデル：逆短絡防止方式は電力放
出領域においてＴa(θ)とＴc(θ)の生成順序を入れ替え
ただけなので、電力蓄積領域の数式モデルは（７章）
（Ｃ）節で述べたモデルと基本的には変らない。しかし
電力放出領域で取込電力がわずかにせよ減るため、その
減少分を電力蓄積領域において増やしておく必要があ
る。その方法として（数５５）式にて示した比例定数Ｋ
を下式により補正する。(D) Operation Analysis at Basic Voltage: Mathematical Model of Power Storage Area: In the reverse short circuit prevention method, the order of generation of Ta (θ) and Tc (θ) is only changed in the power discharge area. The mathematical model is (Chapter 7)
It is basically the same as the model described in section (C). However, the amount of power taken in the power discharge region is slightly reduced, and it is necessary to increase the decrease in the power storage region. As a method, the proportionality constant K expressed by equation (55) is used.
Is corrected by the following equation.
【０２９７】[0297]
【数１０８】 [Equation 108]
【０２９８】入力電力に関する（数３２）（数３３）式
に定数等κ、Ｅ’o、Ｅc、Ｋとしてそれぞれ（数４９）
（数５０）（数５１）（数１０８）を適用すると、取込
電力の増分△Ｐa+bはαの関数となり、図２１に示すよ
うにαに比例していることがわかる。Equations (32) and (33) relating to the input power are expressed as constants κ, E′o, Ec, and K, respectively, in Equation (49).
When (Equation 50), (Equation 51), and (Equation 108) are applied, it can be seen that the increase ΔPa + b of the taken-in power becomes a function of α and is proportional to α as shown in FIG.
【０２９９】電力放出領域の数式モデル再構築：前記
（７章）（Ｄ）節で構築した数式モデルにおいて（数４
０）式が（数１０５）（数１０６）式に置き換えられる
結果、（数４１）〜（数４８）式が下記（１０９）〜
（１２３）式に置き換えられる。Reconstruction of mathematical model of power emission region: In the mathematical model constructed in section (7) (D), (Equation 4)
As a result of replacing equation (0) with equation (105) and equation (106), equations (41) to (48) are replaced by the following (109) to (109).
(123)
【０３００】[0300]
【数１０９】 (Equation 109)
【０３０１】[0301]
【数１１０】 [Equation 110]
【０３０２】[0302]
【数１１１】 (Equation 111)
【０３０３】[0303]
【数１１２】 [Equation 112]
【０３０４】[0304]
【数１１３】 [Equation 113]
【０３０５】[0305]
【数１１４】 [Equation 114]
【０３０６】[0306]
【数１１５】 [Equation 115]
【０３０７】[0307]
【数１１６】 [Equation 116]
【０３０８】[0308]
【数１１７】 [Formula 117]
【０３０９】[0309]
【数１１８】 [Equation 118]
【０３１０】[0310]
【数１１９】 [Equation 119]
【０３１１】[0311]
【数１２０】 [Equation 120]
【０３１２】[0312]
【数１２１】 [Equation 121]
【０３１３】[0313]
【数１２２】 [Equation 122]
【０３１４】[0314]
【数１２３】 [Equation 123]
【０３１５】動作点の設定：定数κ、Ｅ o、Ｅcはそ
れぞれ（数４９）（数５０）（数５１）式を適用する。
新たに定義された動作点λは図２０より下式（数１２
４）とする。Setting of operating point: Equations (49), (50) and (51) are applied to constants κ, Eo and Ec, respectively.
The newly defined operating point λ is given by the following equation (Equation 12)
4).
【０３１６】[0316]
【数１２４】 λ＝（π／２）（７８／９０） ・・・数１２４ 入力電流制御式の比例定数：比例定数Ｋ、Ｊは、それ
ぞれ（数１０８）及び（数１０７）式を適用する。Λ = (π / 2) (78/90) Expression 124 Proportional constant of input current control formula: Proportion constants K and J apply formulas (108) and (107), respectively. .
【０３１７】力率の検証：入力電力に関する（数１１
５：入力電力平均値）（数１１６：入力電力）式に上記
項の動作点および比例定数を適用すると電力放出領
域の電力Ｐa＝0.1625Ｅ’oＩ’oを得ることができる。
このときの取込電力の増加分は（数５６）式を用いると
下式（数１２５）で求められ、Verification of power factor: Regarding input power (Equation 11)
5: Average input power) (Equation 116: Input power) By applying the operating point and the proportionality constant of the above term to the equation, power Pa = 0.1625E'oI'o in the power emission region can be obtained.
At this time, the increase in the taken-in power is obtained by the following equation (Equation 125) using the equation (Equation 56).
【０３１８】[0318]
【数１２５】 △Ｐa+b＝Ｅ’oＩ’o（１−（0.8183＋0.1625））＝0.0192Ｅ’oＩ’o ・・・数１２５ 図２１より次の補正係数αを得る。ΔPa + b = E′oI′o (1− (0.8183 + 0.1625)) = 0.0192E′oI′o (125) The following correction coefficient α is obtained from FIG.
【０３１９】[0319]
【数１２６】α＝0.045 ・・・数１２６ ここで、比例定数の補正式（数１０８：Ｋ補正）（数１
２６：α）式を用いて（数５６）式を求め直すと補正後
の電力放出領域の電力は下記（数１２７）となる。Α = 0.045 (126) where the correction equation for the proportionality constant (Equation 108: K correction) (Equation 1)
(26: α), when the equation (56) is re-determined, the corrected power in the power emission region becomes the following (equation 127).
【０３２０】[0320]
【数１２７】 Ｐa+b＝0.8377Ｅ’oＩ’o （補正後） ・・・・・数１２７Pa + b = 0.8377E'oI'o (after correction) (127)
【０３２１】[0321]
【数１２８】 Ｐa+b＋Ｐa＝1.0002Ｅ’oＩ’o（≒Ｅ’oＩ’o） ・・・数１２８ また（６２）式に相当する実効入力電流として下式を得
る。Pa + b + Pa = 1.002E'oI'o (≒ E'oI'o) Expression 128 Further, the following expression is obtained as an effective input current corresponding to Expression (62).
【０３２２】[0322]
【数１２９】 [Equation 129]
【０３２３】[0323]
【数１３０】 Ｉ2rms＝（２／π）（1.3472Ｉ'2o＋0.2378Ｉ'2o） ・・・数１３０I 2 rms = (2 / π) (1.3472 I ′ 2 o + 0.2378 I ′ 2 o) Expression 130
【０３２４】[0324]
【数１３１】 Ｉrms＝1.0044Ｉ’o ・・・数１３１ 従って、（数５９）〜（数６１）（数１２８）（数１３
１）式より下記力率を得ることができる。即ち、約１に
近い力率をえることができる。[Equation 131] Irms = 1.0044I′o [Equation 131] Therefore, (Equation 59) to (Equation 61) (Equation 128) (Equation 13)
The following power factor can be obtained from equation (1). That is, a power factor close to about 1 can be obtained.
【０３２５】[0325]
【数１３２】 ＰＦ＝0.9958 ・・・・数１３２ 動作解析：前記（７章）（Ｈ）節と同様の手順を用い
た結果、図２２のような入力電流および各制御パルスの
位相角−デューティ特性を得る。.Times..times..times..times..times..times..times..times..times..times..times..times .. length length time.times..times..times..times..times..times..times..times..times..times..times..times..times..times..times..times..times..times..times..times..times..times..times..times..times..times..times..times..times..times..times..times..times..times..times..times..times..times..times..times..DELTA. Get the properties.
【０３２６】（Ｅ）許容最大電圧における動作解析：次
に数式モデル等の条件設定を行つた後、許容最大電圧に
おける動作の解析を行う。 数式モデル：電力蓄積領域については前記（７章）
（Ｃ）節のモデルと同じのため省略し、電力放出領域に
ついても前記（１０章）（Ｄ）項のモデルに同じのた
め省略する。 動作点の設定：本数式モデルにおいては、定数κ、
Ｅ’o、Ｅc、ａ、λとしてそれぞれ（数４９：境界点位
相角）、（数５０：出力電圧）、（数５１：Ｅｃ電
圧）、（数６７：電圧変動倍率ａ１）、（数１２４：
λ）式を適用する 電流制御式の比例定数：前記（１０章）（Ｄ）項と
同様に（数８１）式の比例定数Ｋを補正して次（数１３
３）の如くする。(E) Operation analysis at maximum allowable voltage: Next, after setting conditions such as a mathematical model, the operation at maximum allowable voltage is analyzed. Mathematical model: The power storage area is described above (Chapter 7)
The description is omitted because it is the same as the model in section (C), and the power emission region is also the same as the model in section (D) (Chapter 10). Setting of operating point: In this mathematical model, constant κ,
E'o, Ec, a, and λ are respectively (Equation 49: phase angle of boundary point), (Equation 50: output voltage), (Equation 51: Ec voltage), (Equation 67: Voltage fluctuation magnification a1), (Equation 124) :
Equation (λ) is applied. Proportional constant of the current control equation: The proportional constant K of the equation (81) is corrected in the same manner as in the above (Chapter 10) (D), and the following equation (13) is obtained.
Do as in 3).
【０３２７】[0327]
【数１３３】 [Equation 133]
【０３２８】補正のための△Ｐa+bとαの関係として第
２１図を得る。FIG. 21 is obtained as a relationship between ΔPa + b and α for correction.
【０３２９】また比例定数Ｊ’としては（数１０７）式
を適用する。 力率の検証：入力電力に関する（数３２：入力電流平
均値）、（数３３：入力電力）、（数１１５：入力電力
平均値）、（数１１６：入力電力）式に上記項の動
作点および比例定数を適用して、（１０章）（Ｄ）項
と同様の手順を踏んで下式を得る。The equation (107) is applied as the proportionality constant J '. Verification of power factor: The equation (32: input current average value), (Expression 33: input power), (Expression 115: input power average value), and (Expression 116: input power) relating to the input power have the operating point of the above term. Applying the proportionality constant and applying the same procedure as (C) (D), the following equation is obtained.
【０３３０】[0330]
【数１３４】 [Equation 134]
【０３３１】[0331]
【数１３５】 [Equation 135]
【０３３２】[0332]
【数１３６】 α＝0.0075（図２１より） ・・・数１３６Α = 0.0075 (from FIG. 21)...
【０３３３】[0333]
【数１３７】 Ｐa+b＝0.8239Ｅ’oＩ’o（補正後） ・・・数１３７Pa + b = 0.8239E'oI'o (after correction) (137)
【０３３４】[0334]
【数１３８】 Ｐa+b＋Ｐa＝1.0000Ｅ’oＩ’o ・・・数１３８Pa + b + Pa = 1.0000E'oI'o (138)
【０３３５】[0335]
【数１３９】 139
【０３３６】[0336]
【数１４０】 [Equation 140]
【０３３７】[0337]
【数１４１】 ＰＦ＝0.9963 ・・・数１４１ 即ち、力率がほぼ１であることが数式モデルの解析によ
って確認された。 動作解析：上記（７章）（Ｆ）節と同様の手順を用い
た結果、図２３のような入力電流および各制御パルスの
位相角−デューティ特性を得る。PF = 0.9963 (141) That is, it was confirmed by the analysis of the mathematical model that the power factor was almost 1. Operation analysis: As a result of using the same procedure as in the above (Chapter 7) (F) section, the input current and the phase angle-duty characteristics of each control pulse as shown in FIG. 23 are obtained.
【０３３８】（Ｆ）制御回路：次に整流ダイオードの逆
短絡を防止する方式の制御回路について検討する。 電圧制御回路：電圧制御回路は、前述の（９章）
（Ａ）節に記載したものと同様である。 電力蓄積制御回路：電力蓄積制御回路として具備すべ
き要件の（９章）（Ｂ）節で説明した表５との相違は、
比例定数Ｋを得る（数８１）の比例定数Ｋに（１＋α）
なる補正係数がかかった（数１３３）式となる点である
が、この補正はわずかであると共に誤差増幅器ＥＡ621
を中心としたネガティブフィードバック制御によって自
動的に行われるため、図１５及び図１６の回路構成およ
びタイムチャートと同様である。(F) Control circuit: Next, a control circuit of a system for preventing a reverse short circuit of the rectifier diode will be examined. Voltage control circuit: The voltage control circuit is described in Chapter 9 above.
The same as described in section (A). Power storage control circuit: The difference between Table 5 described in section (B) in (Chapter 9) and the requirements to be provided as the power storage control circuit is as follows.
To obtain the proportionality constant K (Equation 81), add (1 + α) to the proportionality constant K
This equation is obtained by applying the following correction coefficient (Equation 133). This correction is slight and the error amplifier EA621 is used.
15 and 16 are the same as those in the circuit configuration and time chart in FIGS. 15 and 16.
【０３３９】電力放出積制御回路：電力放出積制御回
路が具備すべき要件は表７である。本例における回路構
成、部分タイムチャートおよび全体タイムチャートを図
２４〜図２６に各々示す。Power emission product control circuit: Table 7 shows the requirements that the power emission product control circuit should have. 24 to 26 show a circuit configuration, a partial time chart, and an entire time chart in this example.
【０３４０】[0340]
【表７】 [Table 7]
【０３４１】図２４に示した回路は、電力蓄積制御回路
６０５中の点Ｄ、点Ｃを電力放出制御回路６０４の減算
器ＳＵＢ641に接続することによってその出力にＥ（ co
sκ−cosθ）を得ている。また図中の抵抗Ｒ641、コン
デンサＣ641は積分回路を構成しており、該抵抗Ｒ641を
点Ｄに接続することにより、ライン電圧Ｅの時間積分値
∫ＥdtをコンデンサＣ641に出力している。この積分値
は減算器ＳＵＢ641の出力Ｅ（ cosκ−cosθ）と共に比
較器ＣＯＭ641に入力され、∫ＥdtがＥ（ cosκ−cos
θ）に達するまでの時間Ｔc(θ)が,（数９２）式と同様
に下式（数１４２）のように計測される。In the circuit shown in FIG. 24, the points D and C in the power storage control circuit 605 are connected to the subtractor SUB641 of the power release control circuit 604 to output E (co).
sκ-cos θ). The resistor R641 and the capacitor C641 in the figure constitute an integrating circuit. By connecting the resistor R641 to the point D, the time integral ∫Edt of the line voltage E is output to the capacitor C641. This integral value is input to the comparator COM641 together with the output E (cosκ−cosθ) of the subtractor SUB641, and ΔEdt is calculated as E (cosκ−cosθ).
The time Tc (θ) to reach θ) is measured as in the following expression (expression 142), similarly to expression (expression 92).
【０３４２】[0342]
【数１４２】 Ｔc(θ)＝ t ≒Ｃ641・Ｒ641（ cosκ−cosθ） ・・・数１４２ （但し Ｅ>>Ｅ（ cosκ−cosθ） また電力放出制御回路６０４のトランジスタＴＲ641
は、Ｃ641のリセット回路として作用し、これを点Ｅの
Ｔa+c(θ)出力の逆位相で駆動することにより、図２５
に示した如くＴa+c(θ)の始端でＤＲＶ641の出力にＴc
(θ)パルスを得ることができる。尚、図中点線で示した
誤差増幅器ＥＡ641、抵抗Ｒ642、ダイオードＤ641及び
Ｄ642を追加することにより、前述の（１０章）（Ｂ）
節で述べた位相角±λ近辺での磁束上昇能力の問題を更
に軽減することができる（請求項２１）。Tc (θ) = t ≒ C641 · R641 (cosκ−cosθ) Equation 142 (where E >> E (cosκ−cosθ)) and the transistor TR641 of the power release control circuit 604
Operates as a reset circuit of C641 and is driven by the opposite phase of the Ta + c (θ) output at the point E, whereby the circuit shown in FIG.
As shown in the figure, the output of the DRV 641 at the beginning of Ta + c (θ)
(θ) pulse can be obtained. By adding an error amplifier EA641, a resistor R642, and diodes D641 and D642 indicated by dotted lines in FIG.
The problem of the ability to increase the magnetic flux around the phase angle ± λ described in the section can be further reduced (claim 21).
【０３４３】更に、減算器ＳＵＢ641のオフセット出力
電圧とコンデンサＣ641のオフセット電圧を適切に設定
することによって表７に示した（数１０９：κ≦θ≦
λ，−κ≧θ≧λ）式を回路的に実現することができ
る。Further, by properly setting the offset output voltage of the subtractor SUB641 and the offset voltage of the capacitor C641, the values are shown in Table 7 (Equation 109: κ ≦ θ ≦
λ, −κ ≧ θ ≧ λ) can be realized as a circuit.
【０３４４】また（数１１７：λ≦θ≦π／２，−λ≧
θ≧−π／２ ）の領域における（数１０６）式で示し
た入力電流制御の動作については、電圧制御回路のネガ
ティブフィードバック制御によって行われる。以上によ
り表７に示す電力放出制御回路の具備すべき要件はすべ
て図２４に示す制御回路に実現することができた。(Equation 117: λ ≦ θ ≦ π / 2, −λ ≧
The operation of the input current control represented by the expression (106) in the region of θ ≧ −π / 2) is performed by negative feedback control of the voltage control circuit. As described above, all the requirements of the power release control circuit shown in Table 7 can be realized in the control circuit shown in FIG.
【０３４５】スイッチングノイズの重畳：次に前記
（６章）（Ｄ）節で述べたノイズの重畳の有無を逆短絡
防止方式についても確認する。まず図２６に示したタイ
ムチャートの電力放出領域において電流ｉa(θ)の始端
と電流ｉc(θ)の終端が重なっているが、ｉa(θ)はスイ
ッチ素子によってではなくｉc(θ)の遮断によって流れ
始めるためノイズの重畳発生はない。また、電流ｉc
(θ)の始端ではｉa(θ)、即ち整流ダイオードの電流は
流れていないため、整流ダイオードの逆短絡現象は発生
しない。この様に本例における回路構成は、スイッチン
グノイズの重畳も防止することができる。Superposition of switching noise: Next, the presence / absence of the superposition of the noise described in the above (Chapter 6) (D) will be confirmed for the reverse short-circuit prevention method. First, in the power emission region of the time chart shown in FIG. 26, the beginning of the current ia (θ) and the end of the current ic (θ) overlap, but ia (θ) is cut off not by the switch element but by ic (θ) As a result, there is no noise superposition. The current ic
At the beginning of (θ), ia (θ), that is, the current of the rectifier diode does not flow, so that the reverse short circuit phenomenon of the rectifier diode does not occur. As described above, the circuit configuration according to the present embodiment can also prevent superposition of switching noise.
【０３４６】＜１１章＞ ＊＊ ワイド入力における動
作解析 ＊＊ 次に１００Ｖ系／２００Ｖ系共用のいわゆるワイドレン
ジの入力に対する動作の解析を行う。 （Ａ）電圧変動倍率：まず、１００Ｖ系のライン電圧の
許容最小値と最大値をそれぞれＥ1min、Ｅ1maxとし、２
００Ｖ系のそれをＥ2min、Ｅ2maxとして、Ｅ1minに対す
るＥ1max、Ｅ2min、Ｅ2maxの電圧変動倍率は、それぞれ
下式（数１４３〜１４５）で表される。<Chapter 11> ** Operation Analysis in Wide Input ** Next, the operation of a so-called wide range input common to 100V / 200V systems is analyzed. (A) Voltage fluctuation magnification: First, the allowable minimum and maximum values of the line voltage of the 100 V system are E1min and E1max, respectively.
Assuming that those of the 00V system are E2min and E2max, the voltage fluctuation magnifications of E1max, E2min, and E2max with respect to E1min are expressed by the following equations (Equations 143 to 145), respectively.
【０３４７】[0347]
【数１４３】 ａ1max＝Ｅ1max／Ｅ1min＝（120×1.1）／（100×0.85）＝1.553 ・・・数１４３A1max = E1max / E1min = (120 × 1.1) / (100 × 0.85) = 1.553 Equation 143
【０３４８】[0348]
【数１４４】 ａ2min＝Ｅ2min／Ｅ1min＝（200×0.85）／（100×0.85）＝2.0 ・・・数１４４A2min = E2min / E1min = (200 × 0.85) / (100 × 0.85) = 2.0
【０３４９】[0349]
【数１４５】 ａ2max＝Ｅ2max／Ｅ1min＝（240×1.1）／（100×0.85）＝3.106 ・・・数１４５ （Ｂ）動作電圧の再設定：これまでは定数κ、Ｅ’o、
Ｅcの各動作点をそれぞれ（数４９〜数５１）で示す境
界点位相角／出力電圧／Ｅｃ電圧を条件として解析を進
めてきたが、これらの動作点を前提にすると電圧変動の
許容値を表す（数７６）式に示される様に電圧変動倍率
を最大２倍迄しかカバーできないことが判る。そこで本
項では、定数κ、Ｅ’oはそのままにして、（数１４
５）式の最大電圧変動倍率までカバーできるＥcの設定
範囲を求めると、Ｅc電圧の上下限式を表した（数１）
（数５）（数２４）より図２７を得る。A2max = E2max / E1min = (240 × 1.1) / (100 × 0.85) = 3.106 (B) Reset of operating voltage: constants κ, E′o,
The analysis has been performed on the basis of the boundary point phase angle / output voltage / Ec voltage shown by (Equation 49 to Eq. 51) for each operating point of Ec. It can be seen from the expression (Expression 76) that the voltage variation magnification can be covered only up to twice. Therefore, in this section, the constants κ and E′o are left as they are (Equation 14).
When the setting range of Ec that can cover up to the maximum voltage variation magnification of the expression 5) is obtained, the upper and lower limit expression of the Ec voltage is expressed (Equation 1).
FIG. 27 is obtained from (Equation 5) and (Equation 24).
【０３５０】ここでＥc電圧設定上の考慮すべき要件を
整理すると下記の通りである。 (a)Ｅc設定値は大きいほど良い（数５１式導入の説明を
参照）。 (b)ライン電圧変動に伴うＥcの変動は小さいほど良い
（制御特性より）。 (c)Ｅc設定式を実現する回路は簡単なほど良い。Here, the requirements to be considered in setting the Ec voltage are summarized as follows. (a) The larger the Ec setting value, the better (see the introduction of Equation 51). (b) The smaller the fluctuation of Ec due to the fluctuation of the line voltage, the better (from the control characteristics). (c) The simpler the circuit for realizing the Ec setting formula, the better.
【０３５１】図２７の設定範囲に適合する簡単なＥc設
定式は、次に挙げる直線〜が考えられるが、それぞ
れ上記考慮すべき要件に対して得失がある。 直線：Ｅcをライン電圧に比例させる設定式で、回路
は簡単であるが、Ｅcの変動が大きく、且つ１００Ｖ入
力においてＥc設定値が小さい。 直線：要件はそれなりに満足しているが、Ｅcの変動
はやや大きい。 直線：Ｅcを１００Ｖ系と２００Ｖ系で切替える方法
で、要件をほぼ充たしている（請求項８）。但し、この
直線はライン電圧がＥ2max近辺で、Ｅc設定式が設定
下限式Ｅcocκをわずかに割っている点に検討を要す
る。A simple Ec setting equation suitable for the setting range in FIG. 27 can be the following straight line, but each has its own advantages and disadvantages with respect to the above-described requirements. Straight line: a setting formula for making Ec proportional to the line voltage. The circuit is simple, but the fluctuation of Ec is large and the set value of Ec is small at 100 V input. Straight line: The requirements are reasonably satisfied, but the fluctuation of Ec is rather large. Straight line: Ec is switched between 100 V system and 200 V system, and the requirements are almost satisfied (claim 8). However, this straight line needs to be examined because the line voltage is near E2max and the equation for setting Ec slightly divides the equation for setting lower limit Ecocκ.
【０３５２】これは電圧変動倍率があまりに高いと、電
力放出領域の位相角においても±κ近辺ではライン電圧
の方がなおＥcよりも高く、電力蓄積コンデンサから不
足電力相当分（電力Ｂ）が放出されないことを意味す
る。電力蓄積コンデンサの放出電力が減った分は蓄積電
力も減るので問題はないが、電力Ａ、Ｂの量のバランス
がくずれて力率が低下する。但し、後述する（１１章）
（Ｅ）項で検証するように、図２７の程度なら力率の
低下はほとんど認められない。If the voltage fluctuation magnification is too high, the line voltage is still higher than Ec in the vicinity of ± κ even in the phase angle of the power discharge region, and the power storage capacitor discharges the power equivalent to the insufficient power (power B). Means not. Since there is no problem because the amount of power discharged from the power storage capacitor is reduced, the amount of stored power is also reduced. However, the balance between the amounts of power A and B is lost and the power factor is reduced. However, it will be described later (Chapter 11)
As verified in the item (E), almost no decrease in the power factor is recognized in the degree of FIG.
【０３５３】直線： 回路はやや複雑になるが電圧変
動倍率が高い場合に適している。１００Ｖ系に対しては
直線でもでも良い（請求項９）。Straight line: The circuit becomes slightly complicated, but is suitable when the voltage fluctuation ratio is high. A straight line may be used for a 100 V system.
【０３５４】以上の検討結果から（数１４５）式で示す
３倍程度の電圧変動倍率に対しては直線を採用するも
のとし、それぞれをＥc1、Ｅc2と表記して下記のように
設定する。From the above study results, it is assumed that a straight line is adopted for the voltage variation magnification of about three times shown by the equation (145), and these are expressed as Ec1 and Ec2 and set as follows.
【０３５５】[0355]
【数１４６】 Ｅc1＝Ｅ1min cosκ＋Ｅ’o＝２Ｅ’o ・・・数１４６Ec1 = E1min cosκ + E′o = 2E′o (Equation 146)
【０３５６】[0356]
【数１４７】 Ｅc2＝Ｅ2min cosκ＋Ｅ’o＝ａ2minＥ’o＋Ｅ’o＝３Ｅ’o ・・・数１４７ （Ｃ）１００Ｖ系に対する解析：１００Ｖ系に対する整
流ダイオード逆短絡防止の解析は、前記（数１４６）式
による設定値は（数５１）式と同じなため、これまでの
解析結果をそのまま適用する。Ec2 = E2min cos κ + E′o = a2minE′o + E′o = 3E′o (C) Analysis for 100 V system: The analysis of the reverse short-circuit prevention of the rectifying diode for the 100 V system is as described above (Equation 146). Since the set value by the equation is the same as the equation (Equation 51), the analysis result so far is applied as it is.
【０３５７】（Ｄ）２００Ｖ系許容最小電圧に対する解
析：２００Ｖ系に対する整流ダイオード逆短絡防止方式
について以下に解析する。 数式モデル：電力蓄積領域については（７章）（Ｃ）
節のモデルに同じであり、電力放出領域については（１
０章）（Ｄ）項のモデルと同じである。 動作点の設定：定数κ、Ｅ’o、Ｅc、ａ、λとしてそ
れぞれ（数４９：境界点位相角），（数５０：出力電
圧），（数１４７：Ｅc電圧），（数１４４：２００Ｖ
系における電圧変動倍率）（数１２４：λ）式を適用す
る。(D) Analysis for 200 V System Allowable Minimum Voltage: The rectifier diode reverse short circuit prevention system for the 200 V system is analyzed below. Mathematical model: Power storage area (Chapter 7) (C)
The model is the same as that of the section, and the power emission area is (1
(Chapter 0) Same as the model of item (D). Setting of operating point: constants κ, E′o, Ec, a, and λ are respectively (Equation 49: phase angle at boundary point), (Equation 50: output voltage), (Equation 147: Ec voltage), (Equation 144: 200 V)
The voltage fluctuation magnification in the system) (Equation 124: λ) is applied.
【０３５８】電流制御式の比例定数 最初に比例定数Ｋを求める。本項においては前記（８
章）（Ｄ）節と同様に（数３１：入力電流平均値）、
（数８０）式に項の動作点を適用して下式を得る。First, a proportional constant K is determined. In this section, (8)
Chapter) Similar to section (D) (Equation 31: average input current),
The following equation is obtained by applying the operating point of the term to the equation (80).
【０３５９】[0359]
【数１４８】 Ｋ＝Ｋ(ａ)＝√２ａ2min／(３(√２＋ａ2min)(√２−１)） ・・・比例定数Ｋ：数１４８K = K (a) = √2a2min / (3 (√2 + a2min) (√2-1)) Proportional constant K: Equation 148
【０３６０】[0360]
【数１４９】 Ｋ＝２／３ （ａ2min＝２） ・・・数１４９ （１４６）また（数１３３）式に相当するＫの補正式
は、K = 2/3 (a2min = 2) Equation 149 (146) Further, the correction equation of K corresponding to the equation (133) is as follows.
【０３６１】[0361]
【数１５０】 Ｋ＝Ｋ(ａ)＝(１＋α)√２ａ2min／(３(√２＋ａ2min)(√２−１)） ・・・Ｋの補正式：数１５０ となり、αとＰa+bの関係として図２８を得る。K = K (a) = (1 + α) √2a2min / (3 (√2 + a2min) (√2-1)) K correction equation: Equation 150 is obtained, and the relationship between α and Pa + b is obtained. FIG. 28 is obtained.
【０３６２】更にＥcを下式で一般化するとWhen Ec is further generalized by the following equation,
【０３６３】[0363]
【数１５１】 Ｅc＝ｋＥ’o （ｋ＞１） ・・・数１５１ 更にＫの一般式は下式となる。Ec = kE'o (k> 1) (151) Further, the general expression of K is as follows.
【０３６４】[0364]
【数１５２】 Ｋ＝Ｋ(ａ、ｋ)＝(１＋α)√２ａ／(ｋ(√２＋ａ)(√２−１)） ・・・Ｋの一般式：数１５２ 次に比例定数Ｊ’を求める。ここでも（１０章）（Ｃ）
節と同様に（数４３）式をＥ2min、Ｅ2maxの場合につい
て数値計算すると図２９に示す関係となり、下式で示さ
れるｆ21とｆ22の間にほぼ入ることが判る。K = K (a, k) = (1 + α) √2a / (k (√2 + a) (√2-1)) General formula of K: Equation 152 Next, the proportionality constant J ′ is obtained. . Again (Chapter 10) (C)
Similarly to the section, when the equation (43) is numerically calculated for the cases of E2min and E2max, the relationship shown in FIG. 29 is obtained, and it can be seen that the relationship almost falls between f21 and f22 shown in the following expression.
【０３６５】[0365]
【数１５３】 ｆ21(θ)＝（２／4）（cosπ／４−cosθ） ・・・数１５３F21 (θ) = (2/4) (cosπ / 4−cosθ) Equation 153
【０３６６】[0366]
【数１５４】 ｆ22(θ)＝（√２／4）（cosπ／４−cosθ） ・・・数１５４ ここで図２９を参照すれば明らかな如く、入力電流制御
式としてシングル入力の場合と同じ（数１０５），（数
１０６），（数１２４）式が成立することがわかり、比
例定数Ｊ’は下記となる。F22 (θ) = (√2 / 4) (cosπ / 4−cosθ) (154) As is apparent from FIG. 29, the input current control method is the same as in the case of single input. (Equation 105), (Equation 106) and (Equation 124) are found to hold, and the proportionality constant J 'is as follows.
【０３６７】[0367]
【数１５５】 Ｊ’＝２／４ ・・・数１５５ この動作点を（数１５１）式によって一般化すると下記
となる、J ′ = 2/4 (Equation 155) When this operating point is generalized by Expression (Equation 151), the following is obtained.
【０３６８】[0368]
【数１５６】 Ｊ’(ｋ)＝２／(ｋ＋１) ・・・Ｊ’の一般式：数１５６ 力率の検証：補正前のＫによるＰa+bとＰaを算出して
△Ｐa+bを求めるとJ ′ (k) = 2 / (k + 1)... General formula of J ′: Equation 156 Verification of power factor: Calculate Pa + b and Pa by K before correction and calculate △ Pa + b. When asked
【０３６９】[0369]
【数１５７】 Ｐa+b＝0.8222Ｅ’oＩ’o ・・・補正前：数１５７ Pa + b = 0.8222E'oI'o (before correction: Formula 157)
【０３７０】[0370]
【数１５８】 Ｐa＝0.1760Ｅ’oＩ’o ・・・数１５８Pa = 0.1760E'oI'o ... Equation 158
【０３７１】[0371]
【数１５９】 △Ｐa+b＝Ｅ’oＩ’o（１−（0.8222＋0.1760））＝0.0018Ｅ’oＩ’o ・・・数１５９ 図２８により補正係数αを求めると次（数１６０）とな
る。ΔPa + b = E′oI′o (1− (0.8222 + 0.1760)) = 0.018 E′oI′o (159) When the correction coefficient α is obtained from FIG. Becomes
【０３７２】[0372]
【数１６０】 α＝0.045 ・・・数１６０ 以下（１０章）（Ｄ）項と同様の手順で次（数１６１
〜１６５）より判る様に、本例においても力率を約１に
確保できることが判明した。Α = 0.045... 160 (Chapter 10) In the same procedure as in item (D), the following (Equation 161)
165), it was found that a power factor of about 1 can be ensured also in this example.
【０３７３】[0373]
【数１６１】 Ｐa+b＝0.8240Ｅ’oＩ’o ・・・補正後：数１６１Pa + b = 0.8240E'oI'o ... after correction: Formula 161
【０３７４】[0374]
【数１６２】 Ｐa+b＋Ｐa＝1.0000Ｅ’oＩ’o ・・・数１６２Pa + b + Pa = 1.0000E'oI'o (Formula 162)
【０３７５】[0375]
【数１６３】 [Equation 163]
【０３７６】[0376]
【数１６４】 Ｉrms＝0.5018Ｉ’o ・・・数１６４[Equation 164] Irms = 0.5018I'o ... Equation 164
【０３７７】[0377]
【数１６５】 ＰＦ＝0.9964 ・・・力率：数１６５ 動作解析：前記（７章）（Ｈ）節と同様の手順で図３
０のような入力電流および各制御パルスの位相角−デュ
ーティ特性を得る。PF = 0.9964 Power factor: Equation 165 Operation analysis: FIG.
An input current such as 0 and a phase angle-duty characteristic of each control pulse are obtained.
【０３７８】（Ｅ）２００Ｖ系許容最大電圧における動
作解析： 数式モデル：２００Ｖ系許容最大電圧における電力蓄
積領域については（７章）（Ｃ）節のモデルと同じであ
るため、ここでは電力放出領域における数式モデルにつ
いて検討する。まず前記（１１章）（Ｂ）節における図
２７の直線に対する説明では「電力放出領域の位相角
においても±κ近辺ではライン電圧の方がなおＥcより
高く、〜」と述べたが、ライン電圧とＥcが等しくなる
位相角をμとすると、(a) μ≦θ≦π／２、−μ≧θ≧
−π／２ においては（１０章）（Ｄ）項のモデルと
同じであるが、(b) κ≦θ≦μ、−κ≧θ≧−μ にお
いては、Ｔｃパルスは意味をなさなくなり、（７章）
（Ｂ）節で導入した（数９〜数１３：磁束の平衡値，等
電流式，入力電流関係式，出力電流関係式，時間総和一
定式）において定数κの代わりにμを代入することによ
り、（数１６６）で示すθの範囲において次（数１６
７）〜（数１７１）の数式モデルが誘導される。(E) Operation analysis at 200V system allowable maximum voltage: Mathematical model: Since the power storage area at the 200V system allowable maximum voltage is the same as the model in section (C) in (Chapter 7), the power release area is used here. Consider the mathematical model in. First, in the description of the straight line in FIG. 27 in the section (Chapter 11) (B), it is stated that "the line angle is still higher than Ec around ± κ even in the phase angle of the power emission region, ~". If the phase angle at which Ec and Ec become equal is μ, then (a) μ ≦ θ ≦ π / 2, −μ ≧ θ ≧
At −π / 2, the model is the same as the model in (D) (Chapter 10), but (b) at κ ≦ θ ≦ μ and −κ ≧ θ ≧ −μ, the Tc pulse becomes meaningless, Chapter 7)
By substituting μ instead of the constant κ in (Equation 9 to Equation 13: Equilibrium value of magnetic flux, Equivalent current equation, Input current relation equation, Output current relation equation, Time sum constant equation) introduced in section (B) , (Equation 166), the following (Equation 16)
7) to (Formula 171) are derived.
【０３７９】[0379]
【数１６６】 166
【０３８０】[0380]
【数１６７】 167
【０３８１】[0381]
【数１６８】 168
【０３８２】[0382]
【数１６９】 169
【０３８３】[0383]
【数１７０】 [Equation 170]
【０３８４】[0384]
【数１７１】 [Equation 171]
【０３８５】動作点の設定：ここで定数κ、Ｅ’o、
Ｅc、ａ、λとしてそれぞれ（数４９：境界点の位相
角），（数５０：出力電圧），（数１４７：Ｅc電
圧），（数１４５：２００Ｖ系における電圧変動倍
率），（数１２４：λ）式を適用する。但し、新たに導
入したμは次（数１７２）式Setting of operating point: Here, constants κ, E'o,
Ec, a, and λ are respectively (Equation 49: phase angle of the boundary point), (Equation 50: output voltage), (Equation 147: Ec voltage), (Equation 145: Voltage fluctuation magnification in 200 V system), (Equation 124: λ) is applied. However, the newly introduced μ is the following (Equation 172)
【０３８６】[0386]
【数１７２】 Ｅ2max cosμ＝Ｅｃ ・・・数１７２ より下記となる。E2max cosμ = Ec (Equation 172)
【０３８７】[0387]
【数１７３】 μ＝(π／2)×(46.9／90) ・・・数１７３ 電流制御式の比例定数：比例定数Ｋについては前節
項と同様にして下式を得、αと△Ｐa+bの関係について
も同様に図２８に示した直線（a=3.106）を得る。Equation 173 μ = (π / 2) × (46.9 / 90) Equation 173 Proportional constant of current control equation: For proportional constant K, the following equation is obtained in the same manner as in the previous section, and α and ΔPa + Similarly, for the relation b, a straight line (a = 3.106) shown in FIG. 28 is obtained.
【０３８８】[0388]
【数１７４】 Ｋ＝Ｋ(ａ)＝(１＋α)√２ａ2max／(３(√２＋ａ2max)(√２−１)） ・・・Ｋの補正式：数１７４K = K (a) = (1 + α) √2a2max / (3 (√2 + a2max) (√2-1)) K correction equation: Equation 174
【０３８９】[0389]
【数１７５】 Ｋ＝0.782(１＋α) （ａ2max＝3.106） ・・・数１７５ 比例定数Ｊについては前節項と同じである。 力率の検証：補正前のＫによるＰa+bとＰaを算出して
△Ｐa+bを求めるとK = 0.782 (1 + α) (a2max = 3.106) (175) The proportionality constant J is the same as in the previous section. Verification of power factor: When calculating Pa + b and Pa by K before correction and obtaining △ Pa + b
【０３９０】[0390]
【数１７６】 Ｐa+b＝0.8243Ｅ’oＩ’o(補正前) ・・・数１７６ Pa + b = 0.8243E'oI'o (before correction) (Formula 176)
【０３９１】[0391]
【数１７７】 177
【０３９２】[0392]
【数１７８】 178
【０３９３】[0393]
【数１７９】 179
【０３９４】これより図２９に示す直線（a=3.106）に
よって補正係数αを求めるとFrom this, the correction coefficient α is obtained from the straight line (a = 3.106) shown in FIG.
【０３９５】[0395]
【数１８０】 [Equation 180]
【０３９６】以下（１０章）（Ｄ）項と同様の手順で[0396] The following (Chapter 10) is performed in the same procedure as (D).
【０３９７】[0397]
【数１８１】 [Equation 181]
【０３９８】[0398]
【数１８２】 [Equation 182]
【０３９９】[0399]
【数１８３】 183
【０４００】[0400]
【数１８４】 [Equation 184]
【０４０１】[0401]
【数１８５】 [Equation 185]
【０４０２】[0402]
【数１８６】 186
【０４０３】先に（１１章）（Ｂ）節で述べたように図
２７において直線はライン電圧Ｅ2max近辺でＥｃの設
定下限式Ｅcosκをわずかに割っているものの、この程
度なら力率に及ぼす影響はほとんど認められないとした
が、このことは前記（１８６）式により力率がほぼ１．
０を保てることから立証された。尚、（数１８０）式に
示す補正係数αの符号がマイナスであることに注意を要
する。（数１２６）（数１３６）（数１６０）式に示す
αの符号がプラスであったのは、（１０章）（Ｄ）項
に述べたように整流ダイオードの逆短絡防止方式では、
電力放出領域での電力取込不足分を電力蓄積領域におい
て増やしておく必要があるからである。As previously described in (Chapter 11) (B), the straight line in FIG. 27 slightly divides the lower limit expression Ecosκ of Ec near the line voltage E2max. Is hardly recognized, but this means that the power factor is approximately 1.1 according to the equation (186).
It was proved by keeping zero. It should be noted that the sign of the correction coefficient α shown in the expression (180) is minus. In Equation (126), Equation (136) and Equation (160), the sign of α was positive because, as described in (Chapter 10) (D), in the reverse short-circuit prevention method of the rectifier diode,
This is because it is necessary to increase the shortage of power intake in the power release area in the power storage area.
【０４０４】これに対して（数１）に示すＥc電圧の下
限１を満足できない場合は、上記補正要因の他に、（１
１章）（Ｂ）節で述べた電力放出領域での電力放出不足
分を電力蓄積領域において減らしておくという第２の補
正要因が追加される。当然のことながら前者の補正係数
の符号はプラスで後者はマイナスである。前記（数１８
０）式のαの符号がマイナスであるのは、前者の要因の
プラス分と後者のマイナス分の相殺結果がマイナスにな
ったことを示している。またこれらの補正が（９章）
（Ｂ）項に述べた誤差増幅器器ＥＡ621を中心とする
ネガティブフィードバック制御ループによって行われる
ことは言うまでもない。On the other hand, when the lower limit 1 of the Ec voltage shown in (Equation 1) cannot be satisfied, (1)
A second correction factor is added to reduce the power release shortage in the power release region described in Section 1) (B) in the power storage region. As a matter of course, the sign of the former correction coefficient is plus and the latter is minus. The above (Equation 18)
The sign of α in the expression (0) is minus, which means that the offset of the plus of the former factor and the minus of the latter is minus. In addition, these corrections (Chapter 9)
Needless to say, this is performed by a negative feedback control loop centered on the error amplifier EA621 described in the section (B).
【０４０５】動作解析：本例においても（７章）
（Ｈ）節と同様の手順で図３１のような入力電流および
各制御パルスの位相角−デューティ特性を得る。Operation Analysis: Also in this example (Chapter 7)
The input current and the phase angle-duty characteristics of each control pulse as shown in FIG. 31 are obtained in the same procedure as in the section (H).
【０４０６】（Ｆ）不連続モードにおける動作：前述の
６章（Ａ）で述べた様にフライバックトランスの動作モ
ードには電流連続モードと電流不連続モードとがあり、
以上の説明はその内、電流連続モードについて解析した
が、不連続モードについても、リアクタンスの値を適切
に設定して同様の解析を行った結果、９８％程度の良好
な力率を確保できることを確認した。(F) Operation in discontinuous mode: As described in Chapter 6 (A), the operation modes of the flyback transformer include a continuous current mode and a discontinuous current mode.
In the above description, the current continuous mode was analyzed. Of the discontinuous mode, the same analysis was performed by appropriately setting the reactance value. As a result, a good power factor of about 98% can be secured. confirmed.
【０４０７】＜１２章＞ ＊＊ 起動時の動作解析 ＊
＊ 次に整流ダイオード逆短絡防止方式の起動時の動作につ
いて以下解析する。 （Ａ）数式モデル：起動時もこれまで述べてきた制御回
路が使えることが望ましい。ということはこれまで述べ
てきた数式モデルが起動時にも適用できることが望まし
く、以下に各領域毎に適用の可否について検証する。<Chapter 12> ** Operation analysis at startup *
* Next, the operation of the rectifier diode reverse short-circuit prevention method at startup is analyzed below. (A) Mathematical model: It is desirable that the control circuit described above can be used even at the time of startup. That is, it is desirable that the mathematical model described above can be applied even at the time of startup, and whether or not the mathematical model can be applied to each region will be verified below.
【０４０８】境界領域近辺：前記（７章）（Ｂ）節に
おいて、「電流連続モードでは負荷率の低い場合を除い
て」図１０（ｂ）における電流ｉ(θ)、ｉ’o(θ)の時
間変化（即ち電流波形頭部の傾斜）は無視でき、（１
０）式の等電流式が成立すると説明した。しかし起動開
始直後においては出力電圧も低く出力電流も小さいた
め、上記（１０）式の前提が崩れる。しかしながら、図
１０（ｂ）における電流ｉ(θ)、ｉ’o(θ)の傾斜が無
視できないにしても、これら電流の中央値において（１
０）式の等電流式が成立するため、境界点近辺では電流
ｉ(θ)、ｉ’o(θ)を瞬時値ではなく中央値と読み替え
ることによって、（７章）（Ｃ）節の数式モデルが成立
する。In the vicinity of the boundary region: In the above (Chapter 7) (B), the currents i (θ) and i′o (θ) in FIG. (I.e., the slope of the current waveform head) is negligible and (1
It has been described that the equation (0) is satisfied. However, immediately after the start of the startup, the output voltage is low and the output current is also small, so the premise of the above equation (10) is broken. However, even if the slopes of the currents i (θ) and i′o (θ) in FIG. 10B cannot be ignored, (1)
(0), the currents i (θ) and i′o (θ) near the boundary point are replaced with the median value, not the instantaneous value, to obtain the equation (Chapter 7) (C). The model holds.
【０４０９】電力蓄積領域：次に電力蓄積領域におい
ては、図１１（ｂ）に示すように、電流ｉa(θ)（図の
ｉa+b(θ)からｉb(θ)を差し引いた部分）とｉ’o(θ)
の間にｉb(θ)が存在するため、これら三つの電流は中
央値をとっても（２０）式の等電流式が成立しない。し
かし起動時においては磁束および電流波形は図１１
（ｂ）とは異なり図３２（ａ）の如く、（数１６）式に
おけるＥcが上昇途中でまだ小さいため△φbは負とな
り、下降磁束ではなく上昇磁束となるとなると共に、
（数１９）式におけるＥoも上昇途中でまだ小さいため
Ｔo(θ)／ＴはＴa(θ)／Ｔ、Ｔb(θ)／Ｔに比べて十分
に大きいようになる。ここで後者は各電流の傾斜が小さ
いことを意味し、各電流の中央値をとれば（数２０）式
の等電流式が実用的に成立し、結果的に（７章）（Ｃ）
節の数式モデルが適用できることが理解できる。Power storage area: Next, in the power storage area, as shown in FIG. 11B, a current ia (θ) (a part obtained by subtracting ib (θ) from ia + b (θ) in the figure) i'o (θ)
Ib (θ) is present between the three currents, the equal current equation of equation (20) is not satisfied even if these three currents take the median value. However, at the time of startup, the magnetic flux and current waveforms are as shown in FIG.
Unlike FIG. 32 (b), as shown in FIG. 32 (a), since Ec in equation (16) is still small during the rise, Δφb becomes negative, and becomes a rising magnetic flux instead of a descending magnetic flux.
Since Eo in the equation (19) is still small during the rise, To (θ) / T is sufficiently larger than Ta (θ) / T and Tb (θ) / T. Here, the latter means that the slope of each current is small, and if the median value of each current is taken, the equal current equation of (Equation 20) is practically satisfied, and as a result (Chapter 7) (C)
It can be seen that the mathematical model of the clause is applicable.
【０４１０】電力放出領域：電力放出領域における起
動時の磁束および各電流の波形は前項と同様の考え方か
ら図３２（ｂ）の如く表され、やはり（数３６）式の等
電流式が実用的に成立し、（１０章）（Ｄ）項の数式
モデルが適用できる。[0410] Power emission area: The waveforms of the magnetic flux and the respective currents at the time of startup in the power emission area are expressed as shown in Fig. 32B from the same concept as in the previous section, and the equal current equation of equation (36) is practical. And the mathematical model of the term (Chapter 10) (D) can be applied.
【０４１１】（Ｂ）動作点の設定： 境界の位相角κ：起動時においてもこれまで述べてき
た制御回路を適用するため、κとして（数４９）式によ
る境界点位相角を適用する。 出力電圧Ｅ’o：起動時にこれまで述べてきた制御回
路を適用しても、Ｅ’oは瞬時に（数５０）式の電流値
にはならず時間と共に上昇してゆく。そこでＥ’oを下
式で表される時間の関数とする次（数１８７）により表
される（請求項２２）。(B) Setting of operating point: Boundary phase angle κ: In order to apply the control circuit described above even at the time of starting, the boundary point phase angle by equation (49) is applied as κ. Output voltage E'o: Even when the above-described control circuit is applied at the time of startup, E'o does not instantaneously reach the current value of equation (50) but rises with time. Therefore, the following equation (Equation 187) is used where E′o is a function of time represented by the following equation (claim 22).
【０４１２】[0412]
【数１８７】 Ｅ’o(ｔ)＝(１／τ)ｔＥcosκ （０≦ｔ≦τ） ・・・起動時出力電圧：数１８７ 上式において時間ｔがτなる起動時間に達すると（数５
１）式で示す電圧Ｅ’oとなり、これまで述べてきた起
動後の解析と連続性が保たれる。E′o (t) = (1 / τ) tEcosκ (0 ≦ t ≦ τ)... Start-up output voltage: Expression 187 When the time t reaches the start-up time where τ is τ in the above equation (Equation 5)
The voltage becomes E'o represented by the expression 1), and the analysis and continuity after the start described above are maintained.
【０４１３】Ｅc電圧：ＥcもＥ’o(ｔ)と同様に時間
と共に上昇してゆくため、Ｅc(ｔ)とＥ’o(ｔ)の関係を
下式とする（請求項２３）。Ec voltage: Since Ec also increases with time in the same manner as E'o (t), the relationship between Ec (t) and E'o (t) is expressed by the following equation (claim 23).
【０４１４】[0414]
【数１８８】 Ｅc(ｔ)＝ｋＥ’o(ｔ) （ｋ＞１）（０≦ｔ≦τ） ・・・起動時Ｅc電圧：数１８８ 上式において起動時間に達すると（数１５１）で示す一
般化した電圧Ｅcとなり、やはり起動後の解析と連続性
が保たれる。Ec (t) = kE'o (t) (k> 1) (0 ≦ t ≦ τ) Ec voltage at start-up: Expression 188 When the start-up time is reached in the above equation, (Equation 151) The generalized voltage Ec shown is obtained, and the analysis and the continuity after the start are maintained.
【０４１５】（Ｃ）Ｅc電圧に対する考察：これまでの
解析においてＥc電圧に対して三つの制限があった。即
ち（数１）で示したＥc電圧の下限１、（数５）で示し
たＥc電圧の下限２、（数２４）で表したＥc電圧の上限
である。前項で設定した（数１８８）式がこれらの制限
とどういう関係にあるのかについて次に考察する。(C) Consideration on Ec voltage: In the analysis so far, there were three restrictions on the Ec voltage. That is, the lower limit of the Ec voltage shown in (Equation 1), the lower limit of the Ec voltage shown in (Equation 5), and the upper limit of the Ec voltage shown in (Equation 24). The following describes how the equation (188) set in the previous section has a relationship with these restrictions.
【０４１６】Ｅc電圧の下限２：（数５）式に示すＥc
電圧の下限２は、全領域においてＴo(θ)の期間ｉ’o
(θ)が２次側に流れるための条件であり、起動時におい
ても下式がその条件となる。[0416] Lower limit of Ec voltage 2: Ec given by equation (5)
The lower limit 2 of the voltage is equal to the period i′o of To (θ) in all regions.
(θ) is a condition for flowing to the secondary side, and the following expression is also a condition at the time of startup.
【０４１７】[0417]
【数１８９】 Ｅc(ｔ)＞Ｅ’o(ｔ) （０≦ｔ≦τ） ・・・起動時Ｅc電圧の下限２：数１８９ そして（数１８７）及び（数１８８）に示す時間軸をフ
ァクターとして設定したＥ’o(ｔ)及びＥc(ｔ)が上式を
クリアしていることは明らかである。 Ｅcの上限：前記（数２４）に示したＥcの上限は、電
力蓄積領域においてＴb(θ)の期間ｉb(θ)が１次側に流
れる条件で起動時においても下式がその条件となる。Ec (t)> E′o (t) (0 ≦ t ≦ τ)... Lower limit of start-up Ec voltage 2: Equation 189 and the time axis shown in Equations 187 and 188 It is clear that E'o (t) and Ec (t) set as factors clear the above equation. The upper limit of Ec: The upper limit of Ec shown in the above (Equation 24) is the condition that the following equation is satisfied even at the time of startup under the condition that the period ib (θ) of Tb (θ) flows to the primary side in the power storage region. .
【０４１８】[0418]
【数１９０】 Ｅc(ｔ)＜Ｅcosθ＋Ｅ’o(ｔ) （０≦ｔ≦τ）（−κ≦θ≦κ） ・・・起動時Ｅc電圧の上限：数１９０ そして（数１８７）（数１８８）式の設定が上記同様に
上式をクリアしていることは明らかである。 Ｅc電圧の下限１：（数１）に示すＥc電圧の下限１
は、電力放出領域においてＴc(θ)の期間ｉc(θ)が流れ
る条件で起動時においても下式がその条件となる。Ec (t) <Ecosθ + E′o (t) (0 ≦ t ≦ τ) (−κ ≦ θ ≦ κ) Upper limit of the startup Ec voltage: Expression 190 and Expression 187 (Expression 188) It is clear that the setting of the expression satisfies the above expression similarly to the above. Lower limit 1 of Ec voltage 1: Lower limit 1 of Ec voltage shown in (Equation 1)
Is a condition in which a period ic (θ) of Tc (θ) flows in the power emission region, and the following expression is the condition even at the time of startup.
【０４１９】[0419]
【数１９１】 Ｅc(ｔ)＞Ｅcosθ （０≦ｔ≦τ） （κ≦θ≦π／２、−κ≧θ≧−π／２） ・・・起動時Ｅc電圧の下限１：数１９１ しかし本（数１９１）式においてＥc(ｔ)は０から上昇
してゆくので本式は常には成立しないことが判る。この
Ｅc電圧の下限１を満足できない場合の問題は、（１１
章）（Ｂ）節において図２７に示した直線が下限式を
割っているモードで述べたように、電力Ａ、Ｂのバラン
スが崩れて力率が低下することである。Ec (t)> Ecosθ (0 ≦ t ≦ τ) (κ ≦ θ ≦ π / 2, −κ ≧ θ ≧ −π / 2) Lower limit of start-up Ec voltage 1: Expression 191 Since Ec (t) rises from 0 in the equation (Equation 191), it can be seen that the equation does not always hold. The problem when the lower limit 1 of the Ec voltage cannot be satisfied is (11)
Chapter) In section (B), as described in the mode in which the straight line shown in FIG. 27 divides the lower limit equation, the power A and B are out of balance and the power factor is reduced.
【０４２０】従ってＥc(ｔ)が小さいほど力率は低下す
るが、Ｅc(ｔ)が小さいほどＥ’o(ｔ)も小さく、入力電
力も小さいので起動時の力率低下が問題にならないこと
が判る。Therefore, the power factor decreases as Ec (t) decreases, but as Ec (t) decreases, E'o (t) decreases and the input power also decreases, so that a reduction in the power factor at startup does not matter. I understand.
【０４２１】尚、（数１９１）式を満足できない領域に
おいては（数１６６〜数１７１：入力電流瞬時式／平均
値／入力電力平均値）式において、Ｅ’oをＥ’o(ｔ)と
読み替えた数式モデルを適用できる。In a region where Expression (191) cannot be satisfied, E′o is expressed as E′o (t) in Expression (166 to Expression 171: Input current instantaneous expression / average value / input power average value). The rewritten mathematical model can be applied.
【０４２２】この数式モデル誘導の基本式の一つである
等電流式は、（１２章）（Ａ）項で述べたと同じ理由
で負荷率が低く電流の連続性が失われた場合でも成立す
る。ここに（数１６６）式のθの範囲を規定する位相角
μは、Ｅ’o(ｔ)が小さいほどπ／２に近く、Ｅ’o(ｔ)
がＥ’oに近づくにしたがってκに近づくことは言うま
でもない。The equal current equation, which is one of the basic equations for deriving the mathematical model, is established even when the load factor is low and the continuity of the current is lost for the same reason as described in the section (A) of (Chapter 12). . Here, the phase angle μ defining the range of θ in Expression (166) is closer to π / 2 as E′o (t) is smaller, and E′o (t)
Needless to say, approaches κ as approaches E′o.
【０４２３】（Ｄ）電流制御式の比例定数： 比例定数Ｋ：これまで述べてきた制御回路を変更しな
いで適用するために（数１５２）式の比例定数Ｋを踏襲
する。 比例定数Ｊ：これまで述べてきた制御回路を変更しな
いで適用するために（数１５６）式の比例定数Ｊ’を踏
襲する。 （Ｅ）制御回路： 電圧制御回路：電圧制御回路の具備すべき要件で（９
章）（Ａ）節との相違を表８に示し、その要件を実現す
る回路を図３３上段に示す。(D) Proportional constant of current control formula: Proportional constant K: In order to apply the above-described control circuit without change, the proportional constant K of formula (152) is followed. Proportional constant J: In order to apply the above-described control circuit without change, the proportional constant J ′ of Expression (156) is followed. (E) Control circuit: Voltage control circuit: The requirements that the voltage control circuit should have (9
(Chapter) The difference from the section (A) is shown in Table 8, and a circuit realizing the requirement is shown in the upper part of FIG.
【０４２４】[0424]
【表８】 [Table 8]
【０４２５】この図３３に示した電圧制御回路６０６
は、抵抗Ｒ611及びコンデンサＣ611により積分回路を構
成し、該積分回路により誤差増幅器ＥＡ611の基準電圧
を徐々に上昇させることにより、出力電圧をソフトスタ
ートさせる様に構成している。また図中のダイオードＤ
611は、電源立ち下げ時コンデンサＣ611のチャージ引抜
きの作用を行うものである。本回路において、前記（数
１８７）を用いて説明したＥ’o（ｔ）における起動時
間τは下式（数１９２）によって近似することができ
る。The voltage control circuit 606 shown in FIG.
Is configured such that an integration circuit is constituted by a resistor R611 and a capacitor C611, and the output voltage is soft-started by gradually increasing the reference voltage of the error amplifier EA611 by the integration circuit. The diode D in the figure
Reference numeral 611 denotes a function for extracting the charge of the capacitor C611 when the power supply is turned off. In this circuit, the start-up time τ at E′o (t) described using (Equation 187) can be approximated by the following equation (Equation 192).
【０４２６】[0426]
【数１９２】 τ ≒ 3Ｃ611・Ｒ611（起動時間） ・・・・数１９２ 電力蓄積制御回路：電力蓄積制御回路の具備すべき要
件で（９章）（Ｂ）節との相違を表９に示し、その要件
を実現する回路を図３３下段に示す。[Equation 192] τ ≒ 3C611 · R611 (start-up time) ···· Equation 192 Table 9 shows the requirements to be provided for the power accumulation control circuit and the differences from Section (B) in Section (9). 33 shows a circuit for realizing the requirements.
【０４２７】[0427]
【表９】 [Table 9]
【０４２８】(a)Ｅcの電圧制御：図３３下段に示した電
力蓄積制御回路６０５は、抵抗Ｒ628とコンデンサＣ623
により積分回路を構成し、該積分回路により誤差増幅器
ＥＡ621の基準電圧を徐々に上昇させることにより、出
力電圧Ｅ’o(ｔ)と同期をとりながらＥc(ｔ)をソフトス
タートさせるものである。本回路においても前記同様に
ダイオードＤ625が電源立ち下げ時にコンデンサＣ623の
チャージ引抜きの作用を行っている。本回路における積
分時定数と（数１９２）で示す起動時間の積分時定数と
の関係は下式の通りである。(A) Voltage control of Ec: The power storage control circuit 605 shown in the lower part of FIG. 33 includes a resistor R628 and a capacitor C623.
, The reference voltage of the error amplifier EA621 is gradually increased by the integration circuit, so that Ec (t) is soft-started in synchronization with the output voltage E'o (t). In this circuit as well, the diode D625 performs the function of extracting the charge of the capacitor C623 when the power is turned off, as described above. The relationship between the integration time constant of this circuit and the integration time constant of the start-up time represented by (Equation 192) is as follows.
【０４２９】[0429]
【数１９３】 Ｃ623・Ｒ628＝Ｃ611・Ｒ611 ・・・数１９３ (b)Ｋの補正２：前述の（１２）（Ｃ）項に述べたよ
うに（１９１）で表される「起動時Ｅc電圧の下限１」
の条件は常には成立しないものであり、その条件が成立
しない場合、Ｋが「第２の補正要因」でマイナスに補正
されることは（１１章）（Ｅ）項にて述べたとおりで
ある。C 193 · R 628 = C 611 · R 611 (b) Correction of K2: “Ec voltage at start-up represented by (191) as described in the above item (12) (C) Lower limit 1 "
Is not always satisfied, and if the condition is not satisfied, K is corrected to a negative value by the "second correction factor" as described in the section (E) (Chapter 11). .
【０４３０】(c)Ｋの補正３：前記（１２章）（Ａ）
項における説明では、起動時には負荷率が小さいため
（数２０）の等電流式は厳密には成立しないと述べた。
この誤差が本実施形態による電力蓄積制御回路により如
何に補正されるかを考察する。（数２０）を構成する三
つの電流（ｉ(θ)，ｉb(θ)，ｉ'o(θ)）は図３２
（ａ）に示す様にその中央値が下式（数１９４）の関係
にある。(C) K Correction 3: The above (Chapter 12) (A)
In the description in the section, it has been stated that the equal current equation of (Equation 20) is not strictly established at startup because the load factor is small.
Consider how this error is corrected by the power storage control circuit according to the present embodiment. The three currents (i (θ), ib (θ), i′o (θ)) constituting (Equation 20) are shown in FIG.
As shown in (a), the median value has the relationship of the following equation (Equation 194).
【０４３１】[0431]
【数１９４】 ｉb(θ)＞ｉ’o(θ)＞ｉa(θ) ・・・数１９４ 従ってこれらを等しいことを前提とした（７章）（Ｃ）
節で述べた数式モデルを実現した図１５に示す回路は、
減算器ＳＵＢ621／抵抗Ｒ625／コンデンサＣ622により
設定されるＴb(θ)は、Ｅc(ｔ)を（数１８８）式で示し
た起動時Ｅc電圧よりも高くする方向にあることが判
る。即ち、これがＫの第３の補正要因であり、誤差増幅
器ＥＡ621を中心とするネガティブフィードバック制御
によってＴb(θ)は小さい方向に微調整され、Ｅc(ｔ)を
（数１８８）式に示すような誤差増幅器ＥＡ621の基準
電圧で設定された値に近づけることができる。尚、この
場合の補正係数の符号は第２の補正係数と同様にマイナ
スである。(194) ib (θ)> i′o (θ)> ia (θ) (194) Therefore, it is assumed that these are equal (Chapter 7) (C).
The circuit shown in FIG. 15 that realizes the mathematical model described in the section is
It can be seen that Tb (θ) set by the subtractor SUB621 / resistor R625 / capacitor C622 tends to make Ec (t) higher than the start-up Ec voltage shown by the equation (188). That is, this is the third correction factor for K, and Tb (θ) is finely adjusted in a smaller direction by negative feedback control centered on the error amplifier EA621, and Ec (t) is changed as shown in Expression (188). It can approach the value set by the reference voltage of the error amplifier EA621. Note that the sign of the correction coefficient in this case is negative similarly to the second correction coefficient.
【０４３２】(d)Ｋの補正誤差：前述の（９章）（Ｂ）
項に述べたように、Ｋを補正するループゲインは、予
め低めに設定されているため補正誤差が発生している。
特に起動直後のＥc(ｔ)が小さい時間領域においては位
相角μはκから離れて（数１９１）との乖離が大きくな
り、補正誤差も大きい。この場合の補正係数はマイナス
であるからＥc(ｔ)は設定値より高い方にずれるが、Ｅc
(ｔ)が小さい時間領域においてこれが高めにずれること
はかえって好ましい（次項ａ)参照）。(D) Correction error of K: The above (Chapter 9) (B)
As described in the section, since the loop gain for correcting K is set to a low value in advance, a correction error occurs.
In particular, in the time region immediately after startup, where Ec (t) is small, the phase angle μ departs from κ and greatly deviates from (Equation 191), and the correction error is large. Since the correction coefficient in this case is negative, Ec (t) is shifted to a higher value than the set value.
It is rather preferable that this shifts to a higher value in a time region where (t) is small (see the next section a)).
【０４３３】電力放出制御回路：電力蓄積領域におけ
ると同様に電力放出領域においても、Ｅc電圧下限１抵
触領域における補正や等電流式との誤差の補正が行われ
ているので、これらに対する電力放出制御回路と電圧制
御回路の挙動について次に述べる。 (a)Ｅc電圧下限１抵触領域における補正：図３４（Ｃ）
は電力放出領域における基本的動作のタイムチャート
で、図２５と図２６を合成したものである。図示するよ
うに電力放出制御回路によって（数１０５）で示される
ライン電圧の位相角に応じたＴc(θ)パルスが生成され
る。このＴc(θ)の期間ｉc(θ)がフライバックトランス
に流れ、引き続いて電圧制御回路によって出力電圧を維
持するに必要なＴa(θ)の期間ｉa(θ)が流れる。即ち図
３４（Ｃ）は起動完了後のタイムチャートである。Power release control circuit: In the power release region as well as in the power storage region, the correction in the Ec voltage lower limit 1 conflict region and the correction of the error with the equal current equation are performed. The behavior of the circuit and the voltage control circuit will now be described. (a) Correction in Ec voltage lower limit 1 conflict region: FIG. 34 (C)
Is a time chart of the basic operation in the power emission region, which is a combination of FIG. 25 and FIG. As shown in the figure, the power emission control circuit generates a Tc (θ) pulse corresponding to the phase angle of the line voltage represented by (Expression 105). The period ic (θ) of Tc (θ) flows into the flyback transformer, and subsequently, the period ia (θ) of Ta (θ) necessary for maintaining the output voltage by the voltage control circuit flows. That is, FIG. 34C is a time chart after the start-up is completed.
【０４３４】図３４（Ｂ）は起動途中のタイムチャート
で、Ｅc(ｔ)はその下限１であるライン電圧Ｅcosθに達
していない（もっとも起動途中でもθが±π／２に近い
領域では Ｅc(ｔ)＞Ｅcosθ となって図３４（Ｃ）のタ
イムチャートとなるが）。したがって位相角に応じたＴ
c(θ)パルスが生成されても、ライン電圧の方がＥc(ｔ)
よりも高いため、Ｔc(θ)、Ｔa(θ)の両期間ともｉa
(θ)が流れ、ｉc(θ)は流れない。この場合ＥcosθがＥ
c(ｔ)よりも高いため、磁束上昇能力に問題がないこと
は勿論である。FIG. 34B is a time chart during the start-up. Ec (t) does not reach the line voltage Ecos θ which is the lower limit of 1 (Ec (t) in the region where θ is close to ± π / 2 even during the start-up). t)> Ecos θ and the time chart of FIG. 34 (C) is obtained). Therefore, T corresponding to the phase angle
Even if a c (θ) pulse is generated, the line voltage is higher than Ec (t).
Ia, both of the periods Tc (θ) and Ta (θ)
(θ) flows and ic (θ) does not flow. In this case, Ecosθ is E
Since it is higher than c (t), it goes without saying that there is no problem in the ability to raise the magnetic flux.
【０４３５】図３４（Ｃ）は起動開始直後のタイムチャ
ートで、Ｅc(ｔ)はその下限１であるＥcosθよりはるか
に小さい。この場合Ｔa+c(θ)が電圧制御回路によって
早く閉じられてしまうため、Ｔc(θ)も位相角に応じた
パルス幅に達する前に消滅する。この場合もＴc(θ)の
期間ｉa(θ)が流れ、ｉc(θ)は流れない。FIG. 34 (C) is a time chart immediately after the start of the startup, and Ec (t) is much smaller than Ecosθ which is the lower limit 1 thereof. In this case, since Ta + c (θ) is closed earlier by the voltage control circuit, Tc (θ) also disappears before reaching the pulse width corresponding to the phase angle. Also in this case, the period ia (θ) of Tc (θ) flows, and ic (θ) does not flow.
【０４３６】(b)等電流式との誤差の補正：前項(c)と同
様に（数３６）の三つの電流は図３２（ｂ）に示す様に
その中央値は下式の関係にある。(B) Correction of error from equal current equation: As in the previous section (c), the three currents of (Equation 36) have median values in the following equation as shown in FIG. .
【０４３７】[0437]
【数１９５】 ｉa(θ)＞ｉ’o(θ)＞ｉc(θ) ・・・数１９５ 従ってこれらを等しいことを前提として構築した（１０
章）（Ｄ）項の数式モデルを制御回路として実現した
図２４の電力放出回路６０４の減算器ＳＵＢ641と抵抗
Ｒ641とコンデンサＣ641の値で設定されるＴc(θ)は、
Ｅ’o(ｔ)を（数１８７）で示した起動時出力電圧の設
定値まで上昇させるに不十分である。この傾向はＥ’o
(ｔ)が小さいほど顕著である。Ia (θ)> i′o (θ)> ic (θ) (195) Therefore, these are constructed on the assumption that they are equal (10
24) Tc (θ) set by the values of the subtractor SUB641, the resistor R641, and the capacitor C641 of the power release circuit 604 in FIG.
E'o (t) is not enough to increase to the set value of the start-up output voltage shown by (Equation 187). This tendency is E'o
This is more significant as (t) is smaller.
【０４３８】このように電力放出領域において出力電圧
が設定値より低い場合、電圧制御回路はＴa(θ)を広げ
ることによって補正するが、その時点のライン電圧Ｅco
sθに磁束上昇能力が十分あるかが問題となる。しかし
上述のようにＥ’o(ｔ)が小さいときの起動時には、補
正動作に必要な磁束上昇能力も小さく、先に検討した
（１０章）（Ｃ）節に述べた設定が実用上は使用するこ
とができることが判る。When the output voltage is lower than the set value in the power discharge region, the voltage control circuit corrects the output voltage by increasing Ta (θ).
The problem is whether or not sθ has sufficient magnetic flux raising ability. However, at the start-up when E'o (t) is small as described above, the magnetic flux increasing ability required for the correction operation is also small, and the setting described in Section (C) (C) discussed above is practically used. You can see that it can be done.
【０４３９】＜１３章＞ ＊＊ システム構成 ＊＊ 前章までに説明した回路構成は、単一のスイッチングレ
ギュレータの例を示したものであるが、本発明は、複数
のスイッチングレギュレータを組み合わせた構成におい
ても有効であり、以下これを説明する。 （Ａ）マルチチャネル構成：一般に電源装置は、１２Ｖ
／５Ｖ／３.３Ｖというように複数の出力電圧チャネル
を持った所謂マルチチャネル構成をとることが多い。こ
のような場合は各チャネルの力率制御部の大部分を共用
することによって、マルチチャネル構成に伴う回路の複
雑化を緩和することができる。チャネル数が２の場合の
マルチチャネル構成例を図３５に示す。図３５は、図６
と比較すると、フライバックコンバータ部をチャネル１
用６０１とチャネル２用６０１’の２組設けたにもかか
わらず、整流部６０３と力率制御部６０２は共用化する
ことができ、これらの二重化を避け、回路構成を単純化
したことを特徴とする。但し、電力蓄積制回路について
は完全な共用化はできず、これを共用部と２つの個別部
６３１／６３２に分け、個別部はフライバックコンバー
タ部に取り込んでいる。<Chapter 13> ** System Configuration ** The circuit configuration described in the previous chapter shows an example of a single switching regulator, but the present invention relates to a configuration in which a plurality of switching regulators are combined. Is also effective, and will be described below. (A) Multi-channel configuration: In general, the power supply is 12 V
A so-called multi-channel configuration having a plurality of output voltage channels, such as /5V/3.3V, is often used. In such a case, by sharing most of the power factor control units of the respective channels, the complexity of the circuit accompanying the multi-channel configuration can be reduced. FIG. 35 shows a multi-channel configuration example when the number of channels is two. FIG. 35 shows FIG.
Compared to
The rectifier 603 and the power factor controller 602 can be shared despite the two sets of the 601 and 601 'for the channel 2 being provided, avoiding these duplications and simplifying the circuit configuration. And However, the power storage control circuit cannot be completely shared, and is divided into a common unit and two individual units 631/632, and the individual units are incorporated in the flyback converter unit.
【０４４０】図３６に示した回路は、共用の電力蓄積制
御回路６３０と個別の電力蓄積制御回路６３１及び６３
２の関係を示す図であり、本回路は、図１５に示した構
成と比較すると、電力蓄積制御回路共用部６３０の減算
器ＳＵＢ621及び誤差増幅器ＥＡ621からの出力を、２つ
の電力蓄積制御回路個別部６３１及び６３２の比較器Ｃ
ＯＭ621及びＣＯＭ621'及び抵抗Ｒ627及びＲ627'に入力
する様に構成し、電力蓄積制御回路個別部６３１及び６
３２における抵抗及びコンデンサで構成される積分器の
リセットトランジスタＴ621及びＴ621’に各々のチャネ
ルの（Ｅ）出力、即ち（Ｅ１）（Ｅ２）を入力すること
により各々のチャネルの負荷に応じた電力を電力蓄積コ
ンデンサに取り込む様に構成している。The circuit shown in FIG. 36 includes a shared power storage control circuit 630 and separate power storage control circuits 631 and 63
FIG. 16 is a diagram illustrating a relationship between the power storage control circuit and the output of the subtractor SUB621 and the error amplifier EA621 of the power storage control circuit sharing unit 630, when compared with the configuration illustrated in FIG. Comparator C of parts 631 and 632
OM621 and COM621 'and resistors R627 and R627' are configured to be input to the power storage control circuit individual units 631 and 636.
By inputting the (E) output of each channel, that is, (E1) and (E2), to the reset transistors T621 and T621 'of the integrator composed of the resistor and the capacitor at 32, power corresponding to the load of each channel is input. It is configured to take in the power storage capacitor.
【０４４１】更に電力放出制御回路の共用化について言
及すると、本回路は、各チャネルの電圧制御回路６０６
及び６０６’のクロックを同一位相に同期化することに
よって電力放出制御回路の全部とコンデンサＣ61、ダイ
オードＤ61、スイッチ素子ＳＷ63、ダイオードＤ63を共
用して図３５の力率制御部６０２に示す様に回路の二重
化を避けることができる（請求項２４）。Referring further to the sharing of the power release control circuit, this circuit comprises a voltage control circuit 606 for each channel.
And 606 'are synchronized to the same phase, thereby sharing the capacitor C61, the diode D61, the switch SW63, and the diode D63 with all of the power release control circuit, as shown in the power factor control section 602 in FIG. Can be avoided (claim 24).
【０４４２】（Ｂ）プッシュプル接続構成：前記表１の
ＮＯ.１０記載の２次側平滑コンデンサの高調波リプル
電流の問題は、（４章）（Ａ）節において近年はＥＳＲ
（等価直列抵抗）の小さいコンデンサが実用に供されて
問題の深刻さは薄れつつあると説明した。しかし一方で
は５Ｖ／３.３Ｖのような低い出力電圧の電源が大容量
化の傾向にあり、対策と問題の波及がイタチゴッコの関
係にある。更なる対策としてはプッシュプル接続構成が
有効である。即ち一つの電圧チャネルを、それが必要と
する電力容量の半分のスイッチングレギュレータ２組で
構成し、それぞれのレギュレータのスイッチング位相を
１／２周期ずらすことによって得られる、フライバック
トランスの出力電流位相が１／２周期ずれたレギュレー
タ出力を互いに突き合わせ接続する構成である（請求項
２５）。(B) Push-pull connection configuration: The problem of the harmonic ripple current of the secondary-side smoothing capacitor described in No. 10 in Table 1 is described in Section (4) (A) in recent years.
It has been explained that the seriousness of the problem is decreasing with the practical use of a capacitor having a small (equivalent series resistance). However, on the other hand, power supplies with a low output voltage such as 5 V / 3.3 V tend to have a large capacity, and the countermeasures and the spread of the problem are in a relationship of straggling. As a further measure, a push-pull connection configuration is effective. That is, one voltage channel is composed of two sets of switching regulators each having half the required power capacity, and the output current phase of the flyback transformer obtained by shifting the switching phase of each regulator by 周期 cycle is obtained. In this configuration, the regulator outputs shifted by 周期 cycle are connected to each other by butt connection.
【０４４３】本実施形態におけるプッシュプル接続構成
例を図３７に示し、その電力放出制御回路とタイムチャ
ートをそれぞれ図３８及び図３９に示す。図３７に示す
回路は、図６に記した回路と比較すると１つの負荷４０
６に対して必要とする容量の半分の特性を満足するトラ
ンス及びコンデンサからなるフライバックコンバータ部
２組を準備し、図３９に示す如くそれぞれの電圧制御回
路のスイッチング位相（クロック１及び２）を１／２周
期ずらし、図３８に示した電力放出制御回路における積
分器のリセットトランジスタＴ641に各々の電圧制御回
路の（Ｅ）出力、即ち（Ｅ１）（Ｅ２）をオア入力する
ことにより、２次側平滑コンデンサの高調波リプル電流
の発生を抑制することができる。FIG. 37 shows an example of a push-pull connection configuration in this embodiment, and FIGS. 38 and 39 show a power release control circuit and a time chart thereof, respectively. The circuit shown in FIG. 37 has one load 40 compared to the circuit shown in FIG.
6 are provided with two sets of flyback converter sections each including a transformer and a capacitor satisfying half the required capacitance, and as shown in FIG. 39, the switching phases (clocks 1 and 2) of each voltage control circuit are determined. The output of each voltage control circuit (E), that is, (E1) and (E2) is OR-input to the reset transistor T641 of the integrator in the power release control circuit shown in FIG. The generation of the harmonic ripple current of the side smoothing capacitor can be suppressed.
【０４４４】このプッシュプル接続構成の場合は前節の
マルチチャネル構成の場合と違ってクロック位相が１／
２周期ずれているが、それでもマルチチャネル構成の場
合と同様に電力蓄積制御回路の一部と電力放出制御回路
およびコンデンサＣ61、ダイオードＤ61、スイッチ素子
ＳＷ63、ダイオードＤ63を共用することができる（請求
項２６）。In this push-pull connection configuration, unlike the multi-channel configuration in the previous section, the clock phase is 1 /
Although it is shifted by two periods, a part of the power storage control circuit and the power release control circuit and the capacitor C61, the diode D61, the switch element SW63, and the diode D63 can be shared as in the case of the multi-channel configuration. 26).
【０４４５】（Ｃ）冗長化構成：近年の電源装置におい
ては、フェイルダウンを防止するための電源の冗長化構
成が普及してきている。この場合も表１，ＮＯ.１０記
載の問題を容易に対策することができる。即ち複数のス
イッチングレギュレータをｎ組に分け、各組のレギュレ
ータのスイッチング位相を１／ｎ周期ずつずらせること
によって得られる、フライバックトランスの出力電流位
相が１／ｎ周期ずれたレギュレータ出力を互いに突き合
わせ接続する構成である（請求項２７）。(C) Redundant Configuration: In recent power supply units, a redundant configuration of a power supply for preventing a fail-down has become widespread. Also in this case, the problems described in Table 1 and No. 10 can be easily solved. That is, a plurality of switching regulators are divided into n groups, and the regulator outputs whose output current phases of the flyback transformer are shifted by 1 / n cycle are obtained by shifting the switching phases of the regulators of each group by 1 / n cycle. It is configured to be connected (claim 27).
【０４４６】この場合は冗長化を目的としているため制
御回路を共用することはない。換言すれば、表１，Ｎ
Ｏ.１０記載の問題を対策するために前節や前々節に述
べたように制御回路を追加する必要はなく、単にクロッ
ク位相を１／ｎ周期ずつずらすだけで事足れることを意
味する。In this case, the control circuit is not shared because redundancy is intended. In other words, Table 1, N
In order to solve the problem described in O.10, it is not necessary to add a control circuit as described in the preceding section or the two preceding sections, which means that it is sufficient to simply shift the clock phase by 1 / n period.
【０４４７】（Ｄ）ワイドレンジ入力電圧構成：１００
Ｖ，２００Ｖ共用の所謂ワイドレンジ入力電圧における
動作特性は、１１章にて詳述した通りである。しかし、
このワイドレンジ対応のトランスＴ40は、２００Ｖ回路
の電圧仕様と１００Ｖ回路の電流仕様が要求され、その
所用電力容量はシングルレンジ入力電圧の場合の２倍の
容量を持つものが必要となる。(D) Wide-range input voltage configuration: 100
The operating characteristics at a so-called wide-range input voltage shared by V and 200 V are as described in detail in Chapter 11. But,
The transformer T40 compatible with the wide range requires a voltage specification of a 200V circuit and a current specification of a 100V circuit, and the required power capacity is required to have a capacity twice as large as that of a single range input voltage.
【０４４８】この改善策として、本実施形態において
は、図４０（ｂ）に示した如く、電力容量が所望値の半
分の１００Ｖ回路用のフライバックトランスＴ41及びＴ
42を用意してその２次側出力を並列接続し、入力電圧を
検出して１００Ｖ入力の場合はトランスＴ41とＴ42の１
次側を並列接続し、２００Ｖ系の場合はトランスＴ41と
Ｔ42の１次側を直列接続する様に、リレー４００を切り
換えることにより１００Ｖ及び２００Ｖ仕様の電力を供
給する電源回路を構成する。また本実施形態において
は、前記リレーに代えて図４０（ｃ）に示した如く、電
力容量が所望値の半分の１００Ｖ回路用のフライバック
トランスＴ41及びＴ42を用意すると共に、これらトラン
スをＭＯＳトランジスタによりスイッチ素子ＳＷ70及び
ＳＷ71を用いて切り換える様に構成しても良い（請求項
２８）。As an improvement measure, in the present embodiment, as shown in FIG. 40 (b), flyback transformers T41 and T41 for a 100V circuit whose power capacity is half of a desired value.
42 is prepared and its secondary side output is connected in parallel. If the input voltage is detected and 100 V is input, one of the transformers T41 and T42 is used.
A power supply circuit for supplying 100V and 200V power by switching the relay 400 so that the secondary sides are connected in parallel and in the case of a 200V system, the primary sides of the transformers T41 and T42 are connected in series. In this embodiment, as shown in FIG. 40C, flyback transformers T41 and T42 for a 100 V circuit having a power capacity half that of a desired value are prepared in place of the relay, and these transformers are MOS transistors. May be configured to switch using the switch elements SW70 and SW71.
【０４４９】＜１４章＞ ＊＊ 低出力電圧化対応 ＊
＊ 近年における各種半導体素子の電源電圧は、省電力化及
び高速化の要望により、５Ｖから３．３Ｖ，更には２Ｖ
へと低電圧化の傾向にある。しかし、この低電圧化は、
電源装置側からみれば出力回路のダイオードドロップに
よる損失の比重を増加させて電力変換効率の低下を招い
ている。この不具合を解決するため近年の低出力電圧用
電源装置は、出力回路のダイオードの代わりにＭＯＳト
ランジスタを用いる同期整流方式が採用されている。<Chapter 14> ** Low output voltage compatible *
* In recent years, the power supply voltage of various semiconductor devices has been increased from 5V to 3.3V and further to 2V due to the demand for power saving and high speed.
The voltage tends to be lower. However, this low voltage,
From the power supply device side, the specific gravity of the loss due to the diode drop of the output circuit is increased, and the power conversion efficiency is reduced. In order to solve this problem, a recent low output voltage power supply device adopts a synchronous rectification method using a MOS transistor instead of a diode in an output circuit.
【０４５０】そこで本実施形態においては、図４１に示
す如く、本発明の前記各実施形態においてはフライバッ
クトランスＴ43の２次側に設けたダイオードＤ64の代わ
りに損失の少ないＭＯＳトランジスタＳＷ73に置き換え
たことを特徴とする（請求項２９）。Therefore, in this embodiment, as shown in FIG. 41, in each of the above embodiments of the present invention, the diode D64 provided on the secondary side of the flyback transformer T43 is replaced by a MOS transistor SW73 having a small loss. It is characterized by the following (claim 29).
【０４５１】ＭＯＳトランジスタの場合は、ダイオード
と異なりゲート駆動信号を必要とするため、フライバッ
クトランスに３次巻き線（Ｎ３）を設け、その出力を抵
抗Ｒ410を介して該ＭＯＳトランジスタＳＷ73のゲート
に接続した。In the case of a MOS transistor, unlike a diode, a gate drive signal is required. Therefore, a tertiary winding (N3) is provided in a flyback transformer, and its output is connected to the gate of the MOS transistor SW73 via a resistor R410. Connected.
【０４５２】一般にフォワードコンバータ方式では、ト
ランスの２次側回路のダイオードは整流用と転流用の２
個使われるため、効率対策を徹底するためには２個のＭ
ＯＳトランジスタを必要とするが、本方式では１個です
ますことができる。In general, in the forward converter system, the diode in the secondary circuit of the transformer has two diodes for rectification and commutation.
Since two pieces are used, two M
Although an OS transistor is required, in this method, one can be used.
【０４５３】＜１５章＞＊＊ 電圧型ＰＷＭ制御方式へ
の適用 ＊＊ （Ａ）基本構成：１４章までの記述は、本発明を一般に
フライバックトランス方式と呼ばれる電流型ＰＷＭ制御
方式へ適用した例であるが、本発明はフォワードコンバ
ータ方式と呼ばれる電圧型ＰＷＭ制御方式への適用も可
能である。<Chapter 15> ** Application to voltage-type PWM control system ** (A) Basic configuration: The description up to Chapter 14 applies the present invention to a current-type PWM control system generally called a flyback transformer system. As an example, the present invention can be applied to a voltage-type PWM control system called a forward converter system.
【０４５４】図４２に本発明をフォワードコンバータ方
式のスイッチングレギュレータへ適用した例を示す。こ
のスイッチングレギュレータは、整流部７０３、力率制
御部７０２及びフォワードコンバータ部７０１で構成さ
れ、これら基本構成は図６における整流部６０３、力率
制御部６０２と図１におけるフォワードコンバータ部１
０２を組み合わせたものに準ずる。ただフォワードコン
バータ部１０４と７０１の間には基本的な相違がある。
それは、前者のトランスＴ11がその１次側電流に直流重
畳特性を持たせないよう設計しているのに対し、後者の
トランスＴ71はコアにギャップを設けるなどしてフライ
バックトランスと同様に積極的に直流重畳特性を持た
せ、その直流重畳特性の機能によって図３に示す電力蓄
積領域における余剰電力Ｂを電力蓄積コンデンサＣ71に
貯えようとするものである（請求項３０は電流／電圧両
方式を包合）。FIG. 42 shows an example in which the present invention is applied to a forward converter type switching regulator. This switching regulator includes a rectifying unit 703, a power factor control unit 702, and a forward converter unit 701. These basic configurations are the rectifying unit 603, the power factor control unit 602 in FIG. 6, and the forward converter unit 1 in FIG.
02 is combined. However, there is a fundamental difference between the forward converter units 104 and 701.
This is because the former transformer T11 is designed so that its primary side current does not have a DC superposition characteristic, while the latter transformer T71 is provided with a gap in the core and is aggressively similar to a flyback transformer. Has a DC superimposition characteristic, and the function of the DC superposition characteristic intends to store the surplus power B in the power storage region shown in FIG. 3 in the power storage capacitor C71. Inclusion).
【０４５５】以下に、本発明を電圧型ＰＷＭ制御方式へ
適用したスイッチングレギュレータの動作を、図４２並
びにタイムチャートを示す図４３を用いて説明する。 境界点における動作（図４３の中央列参照）：先ず境
界点における動作は一般のフォワードコンバータ方式の
スイッチングレギュレータと何ら変わらない。即ち、Ａ
Ｃライン４０９の電圧が整流器１１１で全波整流された
後、スイッチ素子ＳＷ71及びＳＷ72を介してトランスＴ
71に供給される。これらのスイッチ素子は電圧制御回路
７１１によって制御され、負荷７２０に必用な所定の電
力がトランスＴ71の２次側に変換される。The operation of a switching regulator in which the present invention is applied to a voltage-type PWM control method will be described below with reference to FIG. 42 and a time chart of FIG. Operation at the boundary point (see the middle row in FIG. 43): First, the operation at the boundary point is no different from a general forward converter type switching regulator. That is, A
After the voltage of the C line 409 is full-wave rectified by the rectifier 111, the transformer T is switched through the switch elements SW71 and SW72.
Supplied to 71. These switch elements are controlled by a voltage control circuit 711, and predetermined power required for the load 720 is converted to the secondary side of the transformer T71.
【０４５６】即ち、スイッチ素子ＳＷ71及びＳＷ72は、
電圧制御回路７１１の出力Ｔa+(c)(θ)パルスによって
導通し、入力電流ｉ(θ)がトランスＴ71の１次側電流ｉ
a+(c)(θ)として流れ、この電流の巻数比の逆数倍の電
流が２次側電流ｉo(θ)として同位相で流れる。Ｔa+(c)
(θ)パルスは、出力電圧Ｅｏが一定に保たれるよう制御
され、その結果、その平均値が負荷電流Ｉｏとなるよう
な２次側電流ｉo(θ)が流れる。このとき、許容最小電
圧における境界点の電圧が所定の電力を２次側に変換す
るに十分な電圧値になるよう設定されていなければなら
ない事は勿論である。That is, the switching elements SW71 and SW72 are
The output Ta + (c) (θ) of the voltage control circuit 711 conducts by the pulse, and the input current i (θ) becomes the primary current i of the transformer T71.
The current flows as a + (c) (θ), and a current that is the reciprocal multiple of the turns ratio of this current flows in the same phase as the secondary current io (θ). Ta + (c)
The (θ) pulse is controlled so that the output voltage Eo is kept constant. As a result, a secondary current io (θ) whose average value becomes the load current Io flows. At this time, it is needless to say that the voltage at the boundary point at the minimum allowable voltage must be set to a voltage value sufficient to convert the predetermined power to the secondary side.
【０４５７】尚、境界点におけるライン電圧Ｅcosκは
トランスの磁束を上昇させるセット電圧として働き、定
常状態では同量の磁束を下降させるリセット電圧が必要
であるが、スイッチ素子ＳＷ71及びＳＷ72の両方を遮断
すると、トランスＴ71の励磁電流はダイオードＤ71、電
力蓄積コンデンサＣ71、ダイオードＤ72を閉ループとし
て流れ、電力蓄積コンデンサＣ71の動作電圧Ｅｃがリセ
ット電圧として作用する。この時、電力蓄積コンデンサ
Ｃ71がサージアブソーバとしても機能することは１４章
まで述べてきたフライバックトランス方式と同じであ
る。The line voltage Ecosκ at the boundary acts as a set voltage for increasing the magnetic flux of the transformer. In a steady state, a reset voltage for decreasing the same amount of magnetic flux is required. However, both the switch elements SW71 and SW72 are cut off. Then, the exciting current of the transformer T71 flows through the diode D71, the power storage capacitor C71, and the diode D72 as a closed loop, and the operating voltage Ec of the power storage capacitor C71 acts as a reset voltage. At this time, the fact that the power storage capacitor C71 also functions as a surge absorber is the same as the flyback transformer system described up to Chapter 14.
【０４５８】また前述したようにトランスＴ71の１次側
電流は、直流重畳特性を持つが、境界点においてはリセ
ット電圧Ｅｃによって過剰気味にリセットされるよう設
定され、トランスは直流重畳量の小さい領域、即ち励磁
電流の小さい領域で単純な変圧器動作をするため、直流
重畳特性の機能を積極的に利用することはしない。した
がって、電流ｉ(θ)／ｉa+(c)(θ)／ｉo(θ)の電流波形
もほぼフラットで、共にその頭部の傾斜は小さい。As described above, the primary current of the transformer T71 has a DC superimposition characteristic, but is set so as to be excessively reset by the reset voltage Ec at the boundary point. That is, since a simple transformer operation is performed in a region where the exciting current is small, the function of the DC superimposition characteristic is not actively used. Therefore, the current waveform of the current i (θ) / ia + (c) (θ) / io (θ) is also substantially flat, and both have a small inclination of the head.
【０４５９】電力蓄積領域における動作（図４３の左
列参照）：次に電力蓄積領域においては、電圧制御回路
７１１の出力Ｔa+(c)(θ)パルスによってスイッチ素子
ＳＷ71及びＳＷ72が導通してトランスＴ71の１次側に電
流ｉa+(c)(θ)が流れ、この電流の巻数比の逆数倍の電
流が２次側電流ｉo(θ)として同位相で流れることによ
って、図３に示す電力蓄積領域における電力Ａが負荷７
２０に必用な所定電力としてトランスＴ71の２次側に変
換されるところまでは、境界点における動作とほとんど
同じである。Operation in power storage area (see left column in FIG. 43): Next, in the power storage area, the switching elements SW71 and SW72 are turned on by the output Ta + (c) (θ) pulse of the voltage control circuit 711, and the transformer is turned on. The current ia + (c) (θ) flows on the primary side of T71, and a current that is the inverse number of the turns ratio of this current flows in the same phase as the secondary side current io (θ), so that the power shown in FIG. The power A in the storage area is equal to the load 7
The operation at the boundary point is almost the same up to the point where the power required for the power conversion 20 is converted to the secondary side of the transformer T71.
【０４６０】しかしスイッチ素子ＳＷ71が遮断した後
も、電力蓄積制御回路７１３の出力Ｔb(θ) パルスによ
ってスイッチ素子ＳＷ72は導通し続け、電流ｉa+(c)
(θ)に引き続いて電流ｉb(θ)を流す。しかしこの電流
ｉb(θ)はもはやスイッチ素子ＳＷ71を流れることはで
きないので、フライホイールダイオードＤ71を経由して
該コンデンサＣ71に流れ込み、この結果、電流ｉb(θ)
と電圧Ｅｃの積が図３に示す余剰電力Ｂとして電力蓄積
コンデンサＣ71に蓄積される。However, even after the switching element SW71 is cut off, the switching element SW72 continues to conduct due to the output Tb (θ) pulse of the power storage control circuit 713, and the current ia + (c)
The current ib (θ) flows after (θ). However, since this current ib (θ) can no longer flow through the switching element SW71, it flows into the capacitor C71 via the flywheel diode D71, and as a result, the current ib (θ)
The product of Ec and voltage Ec is stored in power storage capacitor C71 as surplus power B shown in FIG.
【０４６１】この領域におけるトランス磁束のセット／
リセットの関係は、Ｔa+(c)(θ)の期間印加されるライ
ン電圧Ｅcosθがセット電圧として働き、リセット電圧
としては、電力蓄積コンデンサＣ71の動作電圧Ｅｃから
ライン電圧Ｅcosθを差し引いたＥｃ−Ｅcosθなる電圧
が、Ｔb(θ)の機関その役を果たす、そしてこれらの関
係は、定常状態では下式となる。The set of transformer magnetic flux in this area /
The reset relationship is such that the line voltage Ecosθ applied during the period of Ta + (c) (θ) acts as a set voltage, and the reset voltage is Ec−Ecosθ obtained by subtracting the line voltage Ecosθ from the operating voltage Ec of the power storage capacitor C71. The voltage plays the role of the engine of Tb (θ), and these relationships in steady state are:
【０４６２】[0462]
【数１９６】 [Equation 196]
【０４６３】但し、このリセット電圧が２次側に順電圧
として印加されないよう、即ちｉb(θ)が２次側に流れ
ないよう、Ｅｃ−Ｅ cosθには下式の制約が課される。However, Ec-E cos θ is restricted by the following equation so that the reset voltage is not applied to the secondary side as a forward voltage, that is, ib (θ) does not flow to the secondary side.
【０４６４】[0464]
【数１９７】 [Equation 197]
【０４６５】ここで、蓄積される余剰電力Ｂは、Here, the accumulated surplus power B is
【０４６６】[0466]
【数１９８】 [Equation 198]
【０４６７】となり、電流ｉb(θ)を加減することは、
原理的には（数１９６）式のバランスを調整する事によ
って行われる。即ち、ｉb(θ)を増やすためには（数１
９６）式の左項を右項より大きくし、ｉb(θ)を減らす
ためには右項を左項より大きくする。このｉb(θ)の最
大値はトランス１次側の直流重畳特性を適切に設定する
ことによって必要十分な電流値を確保することができ
る。図４３において、電流ｉ(θ)／ｉa+(c)(θ)／ｉb
(θ)の電流波形の頭部に傾斜ができるのはこの直流重畳
特性のためである（７章Ｃ節参照）。[0467] The current ib (θ) can be adjusted by
In principle, the adjustment is performed by adjusting the balance of Expression (196). That is, to increase ib (θ),
96) The left term is made larger than the right term, and the right term is made larger than the left term in order to reduce ib (θ). The maximum value of ib (θ) can secure a necessary and sufficient current value by appropriately setting the DC superimposition characteristic on the primary side of the transformer. In FIG. 43, the current i (θ) / ia + (c) (θ) / ib
It is because of this DC superimposition characteristic that the head of the current waveform of (θ) has a slope (see Chapter 7, Section C).
【０４６８】これらの制御動作は、電力蓄積コンデンサ
Ｃ71の動作電圧Ｅｃが一定になるよう、電力蓄積制御回
路７１３によってＴb(θ)パルスを制御することによっ
て行われる。但し、ｉb(θ)の流入や次に述べるｉｃの
流出によってＥｃ電圧が大きく変動しない程度に、Ｃ71
の電力容量を大きく選定すると共にフィードバックルー
プのループゲインを低めに抑えることは、（１０章）Ａ
節項に述べた通りである。[0468] These control operations are performed by controlling the Tb (θ) pulse by the power storage control circuit 713 so that the operating voltage Ec of the power storage capacitor C71 becomes constant. However, C71 is set to such an extent that the Ec voltage does not greatly fluctuate due to the inflow of ib (θ) or the outflow of ic described below.
It is difficult to select a large power capacity and to keep the loop gain of the feedback loop low (Chapter 10).
As described in the section.
【０４６９】また、Ｔa+(c)(θ)パルスが出力電圧Ｅｏ
を一定に保つよう制御されることは、境界点における動
作と同じである。The Ta + (c) (θ) pulse is output voltage Eo
Is kept the same as the operation at the boundary point.
【０４７０】電力放出領域における動作（図４３の右
列参照）：電力放出領域においては、スイッチ素子ＳＷ
73が導通し、ライン電圧に代わってＥc電圧がトランス
に印加される。１４章まで述べてきたフラバックトラン
ス方式との相違は、この領域では図３に示す全波整流ラ
イン電圧の位相角に応じた電力Ａはラインからは必ずし
も供給される必要はなく、全て電力蓄積コンデンサＣ71
から供給されても良い事である（このことは数１９７式
によって可能である）。従って電力放出制御回路７１４
の出力Ｔc（θ）は必ずしも位相角に応じたパルスであ
る必要はなく、電力放出領域の間出放しのレベル信号Ｔ
cとして良い。また電流ｉc（θ）も位相角θの関数では
なく負荷とＥc電圧によって決まるｉcとして良い。ま
た、Ｔa+(c)（θ）パルスが出力電圧Ｅｏを一定に保つ
よう制御されることは、境界点における動作と同じであ
る。Operation in Power Emission Area (See Right Column of FIG. 43): In the power emission area, the switching element SW
73 conducts and the Ec voltage is applied to the transformer instead of the line voltage. The difference from the flap-back transformer method described up to Chapter 14 is that in this region, the power A corresponding to the phase angle of the full-wave rectified line voltage shown in FIG. Capacitor C71
(This is possible according to Equation 197). Therefore, the power release control circuit 714
Output Tc (θ) does not necessarily need to be a pulse corresponding to the phase angle, and the level signal T
Good as c. Also, the current ic (θ) may not be a function of the phase angle θ and may be ic determined by the load and the Ec voltage. The operation of controlling the Ta + (c) (θ) pulse to keep the output voltage Eo constant is the same as the operation at the boundary point.
【０４７１】尚、この領域におけるトランス磁束のセッ
ト／リセットの関係は、境界点動作におけるセット電圧
がＥc電圧に変っただけで、リセット電圧がＥc電圧であ
ること、またリセットは過剰気味に行われて、トランス
の励磁電流が小さい領域で動作することなどは、境界点
動作における動作と同じである。The relationship between the set and reset of the transformer magnetic flux in this region is that only the set voltage in the boundary point operation is changed to the Ec voltage, the reset voltage is the Ec voltage, and the reset is performed excessively. The operation in the region where the exciting current of the transformer is small is the same as the operation in the boundary point operation.
【０４７２】動作点の設定：前項で述べたように電力
放出領域ではラインからその位相角に応じた電力Ａを取
り込まないため、境界点の位相角κが±π／４近辺では
ライン電流の流入角が小さく、力率が９０％程度に低下
する。従って±π／３近辺まで大きくすることが望まし
く、こうすることによって力率は９５％程度にまで回復
する。Setting of operating point: As described in the previous section, in the power discharge region, power A corresponding to the phase angle is not taken in from the line, so that the line current flows when the phase angle κ at the boundary point is around ± π / 4. The angle is small and the power factor drops to about 90%. Therefore, it is desirable to increase the power factor to around ± π / 3, whereby the power factor recovers to about 95%.
【０４７３】（Ｂ）システム構成：以上は電圧型ＰＷＭ
制御方式スイッチングレギュレータの基本構成について
述べたが、これらを組み合わせたマルチチャネル構成に
おいて回路の複雑さを緩和することができ、ワイドレン
ジ入力構成が可能なことも（１３章）と同様である（請
求項３１は電流／電圧両方式を包含）。(B) System configuration: The above is the voltage type PWM
Although the basic configuration of the control type switching regulator has been described, the circuit complexity can be reduced in a multi-channel configuration in which these are combined, and a wide-range input configuration is possible as in (Chapter 13). Term 31 includes both current / voltage types).
【０４７４】（Ｃ）適用効果：この方式は、トランスの
２次側回路の簡素化という点ではフライバックトランス
方式に劣るが、トランス２次側におけるライン周波数リ
プルという点でフライバックトランス方式に優る。従っ
て、低出力電圧で大容量の高力率スイッチングレギュレ
ータとして好適である。(C) Application effect: This system is inferior to the flyback transformer system in terms of simplification of the secondary circuit of the transformer, but is superior to the flyback transformer system in terms of line frequency ripple on the transformer secondary side. . Therefore, it is suitable as a large capacity high power factor switching regulator with a low output voltage.
【０４７５】[0475]
【発明の効果】以上述べた如く本発明によるスイッチン
グレギュレータは、部品点数を削減しながら高力率及び
低ノイズの要求を満たすることができる。具体的に述べ
ると本発明によるスイッチングレギュレータ及び電源装
置は、電力蓄積コンデンサの機能をトランスの１次側に
配置すると共に、該コンデンサへの電力の蓄積を制御す
る電力蓄積制御回路と、該コンデンサからの電力の放出
を制御する電力放出制御回路と、トランスの出力電圧を
一定に制御する電圧制御回路とを設け、ライン電圧の山
の部分においてはラインから供給される電力の内、負荷
に必要とする所定の電力を電圧制御回路がトランスを介
してその２次側に供給すると共に該蓄積制御回路がライ
ン電圧の位相角に応じた余剰電力をコンデンサに蓄積
し、ライン電圧の谷の部分においては前記放出制御回路
がコンデンサに蓄積した電力をスイッチ素子を用いてト
ランスに供給する様に構成したことにより、力率の向上
／ライン周波数リプルの抑制／瞬電時エネルギーの貯留
／ノイズの削減等の効果を奏することができる。As described above, the switching regulator according to the present invention can satisfy the requirements of high power factor and low noise while reducing the number of parts. Specifically, the switching regulator and the power supply device according to the present invention include a power storage control circuit for arranging the function of a power storage capacitor on the primary side of a transformer, controlling the storage of power in the capacitor, and A power release control circuit that controls the release of power from the power supply and a voltage control circuit that controls the output voltage of the transformer to a constant value are provided. The voltage control circuit supplies the predetermined power to the secondary side thereof via the transformer, and the storage control circuit stores the surplus power corresponding to the phase angle of the line voltage in the capacitor. The power control circuit is configured to supply the power stored in the capacitor to the transformer by using a switch element, thereby improving the power factor / It is possible to achieve the effect of reducing such reservoir / noise suppression / instantaneous electrostatic energy during frequency ripple.
【図１】アクティブフィルターを用いた高力率スイッチ
ングレギュレータの基本回路を示す図。FIG. 1 is a diagram showing a basic circuit of a high power factor switching regulator using an active filter.
【図２】フライバックトランス方式スイッチングレギュ
レータの基本回路を示す図。FIG. 2 is a diagram showing a basic circuit of a flyback transformer type switching regulator.
【図３】ＡＣラインと出力側の電圧／電流／電力の波形
の関係を示す図。FIG. 3 is a diagram showing a relationship between AC lines and waveforms of voltage / current / power on the output side.
【図４】図１および図２に示した従来方式の概念を説明
するための図。FIG. 4 is a view for explaining the concept of the conventional system shown in FIGS. 1 and 2;
【図５】本発明によるスイッチングレギュレータの概念
を説明するための図。FIG. 5 is a diagram for explaining the concept of a switching regulator according to the present invention.
【図６】本発明によるスイッチングレギュレータの基本
回路構成を説明するための図。FIG. 6 is a diagram for explaining a basic circuit configuration of a switching regulator according to the present invention.
【図７】図６に示した回路における電圧制御回路を説明
するための図。FIG. 7 is a diagram for explaining a voltage control circuit in the circuit shown in FIG. 6;
【図８】図６に示した回路動作を説明するためのタイム
チャート。FIG. 8 is a time chart for explaining the operation of the circuit shown in FIG. 6;
【図９】図６に示した基本回路構成の動作解析モデルを
示す図。9 is a diagram showing an operation analysis model of the basic circuit configuration shown in FIG.
【図１０】前記動作解析モデルの境界点における動作を
説明するための図。FIG. 10 is a diagram for explaining an operation at a boundary point of the operation analysis model.
【図１１】前記動作解析モデルの電力蓄積領域における
動作を説明するための図。FIG. 11 is a view for explaining an operation of the operation analysis model in a power storage area.
【図１２】本発明の動作解析モデルの電力放出領域にお
ける動作を説明するための図。FIG. 12 is a diagram for explaining an operation in a power emission region of the operation analysis model of the present invention.
【図１３】基本電圧における入力電流及び制御パルスの
位相角−デューティー特性を示す図。FIG. 13 is a diagram showing a phase angle-duty characteristic of an input current and a control pulse at a basic voltage.
【図１４】許容最大電圧における入力電流及び制御パル
スの位相角−デューティー特性を示す図。FIG. 14 is a view showing a phase angle-duty characteristic of an input current and a control pulse at an allowable maximum voltage.
【図１５】本発明の一実施形態による電力蓄積制御回路
の構成を説明するための図。FIG. 15 is a diagram illustrating a configuration of a power storage control circuit according to an embodiment of the present invention.
【図１６】図１５に示した回路の動作を説明するための
タイムチャート。16 is a time chart illustrating the operation of the circuit illustrated in FIG.
【図１７】図１５に示した回路の比例定数Ｋ・Ｊのライ
ン電圧特性を示す図。FIG. 17 is a view showing a line voltage characteristic of a proportional constant K · J of the circuit shown in FIG. 15;
【図１８】本発明の一実施形態による電力放出制御回路
の構成を説明するための図。FIG. 18 is a diagram illustrating a configuration of a power release control circuit according to an embodiment of the present invention.
【図１９】図１８に示した回路の動作を説明するための
タイムチャート。FIG. 19 is a time chart for explaining the operation of the circuit shown in FIG. 18;
【図２０】整流ダイオードの逆短絡を防止する方式の電
流制御式を検討するための図。FIG. 20 is a diagram for studying a current control method of a method for preventing a reverse short circuit of a rectifier diode.
【図２１】電力蓄積領域における電力Ｐa+bとその補正
係数αとの関係を示す図。FIG. 21 is a diagram showing a relationship between power Pa + b and a correction coefficient α in a power storage region.
【図２２】整流ダイオードの逆短絡を防止する方式の基
本電圧における入力電流及び制御パルスの位相角−デュ
ーティー特性を示す図。FIG. 22 is a diagram showing a phase angle-duty characteristic of an input current and a control pulse at a basic voltage in a method of preventing a reverse short circuit of a rectifier diode.
【図２３】整流ダイオードの逆短絡を防止する方式の許
容最大電圧における入力電流及び制御パルスの位相角−
デューティー特性を示す図。FIG. 23 shows the input current and the phase angle of the control pulse at the maximum allowable voltage in the method for preventing the reverse short circuit of the rectifier diode.
The figure which shows a duty characteristic.
【図２４】本発明の一実施形態による電流放出制御回路
の構成を説明するための図。FIG. 24 is a diagram for explaining a configuration of a current emission control circuit according to one embodiment of the present invention.
【図２５】図２４に示した回路の動作を説明するための
タイムチャート。FIG. 25 is a time chart for explaining the operation of the circuit shown in FIG. 24;
【図２６】整流ダイオードの逆短絡を防止する方式の各
領域における動作を説明するためのタイムチャート。FIG. 26 is a time chart for explaining an operation in each region of a system for preventing a reverse short circuit of a rectifier diode.
【図２７】Ｅc電圧設定式を検討するための図。FIG. 27 is a diagram for studying an Ec voltage setting equation.
【図２８】ワイド入力の電力蓄積領域における電力△Ｐ
a+bとその補正係数αとの関係を示す図。FIG. 28 shows the power に お け る P in the power storage region of the wide input.
FIG. 6 is a diagram showing a relationship between a + b and its correction coefficient α.
【図２９】ワイド入力における電流制御式を検討するた
めの図。FIG. 29 is a diagram for studying a current control formula in a wide input.
【図３０】ワイド入力２００Ｖ系許容最小電圧における
入力電流及び制御パルスの位相角−デューティー特性を
示す図FIG. 30 is a diagram showing a phase angle-duty characteristic of an input current and a control pulse at a wide input 200V system allowable minimum voltage.
【図３１】ワイド入力２００Ｖ系許容最大電圧における
入力電流及び制御パルスの位相角−デューティー特性を
示す図。FIG. 31 is a diagram showing a phase angle-duty characteristic of an input current and a control pulse at a wide input 200V system allowable maximum voltage.
【図３２】本発明の起動時における動作を説明するため
のタイムチャート。FIG. 32 is a time chart for explaining an operation at the time of startup of the present invention.
【図３３】本発明の起動時の回路構成を説明するための
図。FIG. 33 is a diagram illustrating a circuit configuration at the time of startup according to the present invention.
【図３４】図３３に示した回路の動作を説明するための
タイムチャート。FIG. 34 is a time chart illustrating the operation of the circuit shown in FIG. 33;
【図３５】本発明の他の実施形態によるマルチチャネル
構成の電源装置を説明するための図。FIG. 35 is a diagram illustrating a power supply device having a multi-channel configuration according to another embodiment of the present invention.
【図３６】図３５に示した共用及び個別の電力蓄積制御
回路を示す図。FIG. 36 is a diagram showing a shared and individual power storage control circuit shown in FIG. 35;
【図３７】本発明の他の実施形態によるプッシュプル接
続構成の電源装置を説明するための図。FIG. 37 is a diagram illustrating a power supply device having a push-pull connection configuration according to another embodiment of the present invention.
【図３８】図３７における電力放出制御回路の回路構成
を説明するための図。FIG. 38 is a diagram illustrating a circuit configuration of a power release control circuit in FIG. 37;
【図３９】図３７及び図３８に示した回路の動作を説明
するためのタイムチャート。FIG. 39 is a time chart for explaining the operation of the circuits shown in FIGS. 37 and 38;
【図４０】他の実施形態によるフライバックトランスの
回路構成を示す図。FIG. 40 is a diagram showing a circuit configuration of a flyback transformer according to another embodiment.
【図４１】他の実施形態によるフライバックトランスの
出力側回路構成を示す図。FIG. 41 is a diagram showing an output-side circuit configuration of a flyback transformer according to another embodiment.
【図４２】本発明を電圧型ＰＷＭ制御方式に適用したス
イッチングレギュレータの基本回路を示す図。FIG. 42 is a diagram showing a basic circuit of a switching regulator in which the present invention is applied to a voltage-type PWM control method.
【図４３】図４２に示した回路動作を説明ためのタイム
チャート。FIG. 43 is a time chart for explaining the operation of the circuit shown in FIG. 42;
４０６：負荷，４０９：ＡＣライン，５０１：整流器，
５０２／６０４：電力放出制御回路，５０３／６０４：
電力蓄積制御回路，５０６／６０６：電圧制御回路，６
０１：フライバックコンバータ部，６０２：力率制御
部，６０３：整流部，６２０：フォトカプラ，６３０：
電力蓄積制御回路共用部，６３１／６３２：電力蓄積制
御回路個別部。406: load, 409: AC line, 501: rectifier,
502/604: power release control circuit, 503/604:
Power storage control circuit, 506/606: voltage control circuit, 6
01: flyback converter, 602: power factor controller, 603: rectifier, 620: photocoupler, 630:
Power storage control circuit shared unit, 631/632: power storage control circuit individual unit.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０２Ｍ 7/06 Ｈ０２Ｍ 7/06 Ａ (72)発明者 横大路 重徳 神奈川県足柄上郡中井町境781 日立コン ピュータ機器 株式会社内 (72)発明者 石井 広治 神奈川県足柄上郡中井町境781 日立コン ピュータ機器 株式会社内──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H02M 7/06 H02M 7/06 A (72) Inventor Shigenori Yokooji 781 Nakaicho Sakai, Ashigara-gun, Kanagawa Pref. Hitachi Computer Equipment Co., Ltd. (72 Inventor Koji Ishii 781 Sakai, Nakai-cho, Ashigarakami-gun, Kanagawa Prefecture Hitachi Computer Equipment Co., Ltd.
Claims (31)
ン電圧を出力する整流器、フライバックトランス、該フ
ライバックトランスを時分割で高周波駆動するためのス
イッチ素子、該フライバックトランスの２次側に設けら
れたダイオードおよび平滑コンデンサより構成されるフ
ライバックトランス方式のスイッチングレギュレータに
おいて、 該フライバックトランスの１次側に、電力蓄積コンデン
サ、第１のスイッチ素子と同期して動作する第２のスイ
ッチ素子、フライホイールダイオード及び第３のスイッ
チ素子とを設け、 前記全波整流ライン電圧の山の部分（以下電力蓄積領域
という）においては、第１のスイッチ素子により負荷が
必要とする所定の電力をフライバックトランスの２次側
に変換しながら、全波整流ライン電圧の位相角に応じた
余分の電力を、フライバックトランス及び第２のスイッ
チ素子及びフライホイールダイオードを経由して該電力
蓄積コンデンサに蓄積し、 前記全波整流ライン電圧の谷の部分（以下電力放出領域
という）においては、第１のスイッチ素子により全波整
流ライン電圧の位相角に応じた電力をフライバックトラ
ンスの２次側に変換しながら、負荷の必要とする所定の
電力に満たない電力の不足分を、電力蓄積コンデンサか
ら第３のスイッチ素子を経由してフライバックトランス
に供給することを特徴とする高力率スイッチングレギュ
レータ。1. A rectifier for rectifying an AC line voltage to output a full-wave rectified line voltage, a flyback transformer, a switch element for driving the flyback transformer at a high frequency in a time sharing manner, and a secondary side of the flyback transformer. A switching regulator of a flyback transformer system comprising a diode and a smoothing capacitor provided in a power supply capacitor and a second switch operating in synchronization with a first switch element on a primary side of the flyback transformer. An element, a flywheel diode, and a third switch element. In a peak portion of the full-wave rectified line voltage (hereinafter referred to as a power storage area), the first switch element supplies predetermined power required by a load. Phase angle of full-wave rectified line voltage while converting to secondary side of flyback transformer The excess power is stored in the power storage capacitor via the flyback transformer, the second switch element, and the flywheel diode, and in a valley portion of the full-wave rectification line voltage (hereinafter referred to as a power release region). Converts the power corresponding to the phase angle of the full-wave rectified line voltage to the secondary side of the flyback transformer by the first switch element, and divides the power shortage below the predetermined power required by the load, A high power factor switching regulator, wherein the power is supplied from a power storage capacitor to a flyback transformer via a third switch element.
タにおいて、前記第２のスイッチ素子として、フライバ
ックトランスを駆動するハーフブリッジ型構成の第１の
スイッチ素子（複数）の片方を共用することを特徴とす
る高力率スイッチングレギュレータ。2. The switching regulator according to claim 1, wherein one of a plurality of first switch elements of a half-bridge type driving a flyback transformer is shared as said second switch element. High power factor switching regulator.
ュレータにおいて、該電力蓄積コンデンサの電力容量を
適切に選定することによって、瞬停時エネルギーを貯留
する機能を併せ持つことを特徴とする高力率スイッチン
グレギュレータ。3. The switching regulator according to claim 1, further comprising a function of storing energy at a momentary power failure by appropriately selecting a power capacity of the power storage capacitor. regulator.
ュレータにおいて、該電力蓄積コンデンサおよび該フラ
イホイールダイオードを、該フライバックトランスの寄
生リアクタンスに起因して発生するスパイクノイズのア
ブソーバとして利用することを特徴とする高力率スイッ
チングレギュレータ。4. The switching regulator according to claim 1, wherein the power storage capacitor and the flywheel diode are used as an absorber for spike noise generated due to a parasitic reactance of the flyback transformer. And high power factor switching regulator.
ュレータにおいて、該電力蓄積コンデンサの動作電圧
を、第１項記載の電力放出領域においては、ライン電圧
の瞬時値よりも高く設定することを特徴とする高力率ス
イッチングレギュレータ。5. The switching regulator according to claim 1, wherein the operating voltage of the power storage capacitor is set higher than the instantaneous value of the line voltage in the power emission region according to claim 1. High power factor switching regulator.
ュレータにおいて、該電力蓄積コンデンサの動作電圧の
下限値を出力電圧の１次換算値とし、第１項記載の電力
蓄積領域においては上限値をライン電圧の瞬時値と出力
電圧の１次換算値の和とすることを特徴とする高力率ス
イッチングレギュレータ。6. The switching regulator according to claim 1, wherein the lower limit value of the operating voltage of the power storage capacitor is a primary conversion value of the output voltage, and the upper limit value is a line in the power storage region according to the first aspect. A high power factor switching regulator, characterized in that it is a sum of an instantaneous voltage value and a primary conversion value of an output voltage.
ュレータにおいて、該電力蓄積コンデンサの動作電圧
を、出力電圧の１次換算値の２倍に選定することを特徴
とする高力率スイッチングレギュレータ。7. The switching regulator according to claim 1, wherein an operating voltage of the power storage capacitor is selected to be twice a primary conversion value of an output voltage.
ュレータにおいて、該電力蓄積コンデンサの動作電圧を
入力電圧系（１００Ｖ系、２００Ｖ系など）によって切
替えることを特徴とする高力率スイッチングレギュレー
タ。8. The switching regulator according to claim 1, wherein the operating voltage of the power storage capacitor is switched by an input voltage system (100 V system, 200 V system, etc.).
ュレータにおいて、該電力蓄積コンデンサの動作電圧を
ライン電圧に応じて連続的に変えることを特徴とする高
力率スイッチングレギュレータ。9. The switching regulator according to claim 1, wherein an operating voltage of the power storage capacitor is continuously changed according to a line voltage.
ギュレータにおいて、該電力蓄積コンデンサと第２のス
イッチ素子の間にネガティブフィードバック制御ループ
を形成し、該電力蓄積コンデンサの動作電圧が所定の電
圧より低下したとき第２のスイッチ素子の駆動パルス幅
を広げ、所定の電圧より上昇したとき駆動パルス幅を狭
めるよう制御し、もって該電力蓄積コンデンサの動作電
圧を所定の電圧に保つことを特徴とする高力率スイッチ
ングレギュレータ。10. The switching regulator according to claim 1, wherein a negative feedback control loop is formed between the power storage capacitor and a second switch element, and an operation voltage of the power storage capacitor is lower than a predetermined voltage. Controlling the drive pulse width of the second switch element to be widened when the voltage rises above a predetermined voltage, and narrowing the drive pulse width when the voltage exceeds a predetermined voltage, thereby keeping the operating voltage of the power storage capacitor at a predetermined voltage. Power factor switching regulator.
ギュレータにおいて、前記第２及び第３のスイッチ素子
を、入力電流（の時分割周期における平均値）をライン
電圧の瞬時値に比例する様に制御することを特徴とする
高力率スイッチングレギュレータ。11. The switching regulator according to claim 1, wherein the second and third switch elements are controlled such that an input current (an average value in a time division cycle) is proportional to an instantaneous value of a line voltage. A high power factor switching regulator characterized by:
ギュレータにおいて、前記第２のスイッチ素子を、ライ
ン電圧をcosθなる余弦波とするときcosθに応じた余分
の電力を該電力蓄積コンデンサに蓄積する様に制御する
ことを特徴とする高力率スイッチングレギュレータ。12. The switching regulator according to claim 1, wherein when the line voltage of the second switch element is a cosine wave of cos θ, excess power corresponding to cos θ is stored in the power storage capacitor. A high power factor switching regulator characterized in that:
ュレータにおいて、前記第２のスイッチ素子を、電力蓄
積領域と電力放出領域の境界点の位相角を指す値をκと
したとき、（cosθ−cosκ）に比例するパルス幅を生成
することにより制御することを特徴とする高力率スイッ
チングレギュレータ。13. The switching regulator according to claim 12, wherein a value indicating a phase angle of a boundary point between a power accumulation region and a power emission region is κ, wherein (cos θ−cos κ). A high power factor switching regulator characterized by controlling by generating a pulse width proportional to
レータにおいて、前記第２のスイッチ素子をＫ（cosθ
−cosκ）なるパルスデューティを生成して制御し、比
例定数Ｋをライン電圧のピーク値に比例した電圧成分と
ライン電圧に独立した定電圧成分を積分器に入力するこ
とによって実現することを特徴とする高力率スイッチン
グレギュレータ。14. The switching regulator according to claim 13, wherein said second switch element is K (cos θ
-Cos κ) is generated and controlled, and the proportional constant K is realized by inputting a voltage component proportional to the peak value of the line voltage and a constant voltage component independent of the line voltage to the integrator. High power factor switching regulator.
ギュレータにおいて、前記第１のスイッチ素子を、ライ
ン電圧をcosθなる余弦波とするとき電力放出領域にお
いてcosθに比例したパルス幅を生成することにより制
御することを特徴とする高力率スイッチングレギュレー
タ。15. The switching regulator according to claim 1, wherein the first switch element generates a pulse width proportional to cos θ in a power emission region when a line voltage is a cosine wave of cos θ. A high power factor switching regulator characterized by:
レータにおいて、前記第１のスイッチ素子をＪcosθな
るパルスデューティを生成して制御し、比例定数Ｊをラ
イン電圧のピーク値に比例した電圧成分とライン電圧に
独立した定電圧成分を積分器に入力することによって実
現することを特徴とする高力率スイッチングレギュレー
タ。16. The switching regulator according to claim 15, wherein said first switch element is controlled by generating a pulse duty of Jcos θ, and a proportional constant J is set to a voltage component and a line voltage proportional to a peak value of the line voltage. A high power factor switching regulator which is realized by inputting an independent constant voltage component to an integrator.
ギュレータにおいて、前記電力蓄積領域と電力放出領域
の境界点として、ライン電圧を余弦波とした場合の±π
／４の位相に選定することを特徴とする高力率スイッチ
ングレギュレータ。17. The switching regulator according to claim 1, wherein a boundary point between the power storage region and the power discharge region is ± π when a line voltage is a cosine wave.
A high power factor switching regulator characterized by selecting a phase of / 4.
ギュレータにおいて、前記電力放出領域中の時分割動作
において、時分割周期の最初に第３のスイッチ素子を駆
動し、続いて第１のスイッチ素子を駆動することを特徴
とする高力率スイッチングレギュレータ。。18. The switching regulator according to claim 1, wherein in the time division operation in the power emission region, the third switch element is driven at the beginning of the time division cycle, and then the first switch element is activated. High power factor switching regulator characterized by driving. .
レータにおいて、ライン電圧をcosθなる余弦波とする
とき第３のスイッチ素子を（cosκ−cosθ）に比例する
パルス幅を生成することによって制御することを特徴と
する高力率スイッチングレギュレータ。19. The switching regulator according to claim 18, wherein the third switch element is controlled by generating a pulse width proportional to (cos κ−cos θ) when the line voltage is a cosine wave of cos θ. And high power factor switching regulator.
レータにおいて、第３のスイッチ素子を(２／３)（cos
κ−cosθ）なるパルスデューティを生成して制御する
ことを特徴とする高力率スイッチングレギュレータ。20. The switching regulator according to claim 18, wherein the third switch element is (2/3) (cos
A high power factor switching regulator characterized by generating and controlling a pulse duty of κ-cos θ).
レータにおいて、第３のスイッチ素子を駆動するパルス
デューティを出力電圧の誤差増幅器の出力によって調整
することを特徴とする高力率スイッチングレギュレー
タ。21. The switching regulator according to claim 18, wherein a pulse duty for driving the third switch element is adjusted by an output of an error amplifier of an output voltage.
ギュレータにおいて、ライン電圧を余弦波とし、前記電
力蓄積領域と電力放出領域との境界点の位相角を指す値
をκとし、且つ起動時間をτとしたとき、起動時におけ
る出力電圧の１次換算値Ｅ’o(ｔ)を、(ｔ／τ)Ｅcosκ
（０≦ｔ≦τ）なる時間の関数を目標値として制御する
ことを特徴とする高力率スイッチングレギュレータ。22. The switching regulator according to claim 1, wherein a line voltage is a cosine wave, a value indicating a phase angle at a boundary point between the power storage region and the power discharge region is κ, and a start time is τ. , The primary conversion value E'o (t) of the output voltage at the time of startup is represented by (t / τ) Ecosκ.
A high power factor switching regulator characterized by controlling a time function (0 ≦ t ≦ τ) as a target value.
ギュレータにおいて、前記電力蓄積コンデンサの起動時
の動作電圧を、時間と共に上昇する出力電圧に比例させ
ることを特徴とする高力率スイッチングレギュレータ。23. The switching regulator according to claim 1, wherein an operating voltage of the power storage capacitor at the time of starting is made proportional to an output voltage that increases with time.
ギュレータを複数含む電源装置であって、該複数のスイ
ッチングレギュレータの第１のスイッチ素子を駆動する
制御回路のクロックを同一位相に同期化すると共に、前
記電力蓄積コンデンサ、第３のスイッチ素子及びその制
御回路を復数のスイッチングレギュレータにて共用する
ことを特徴とする電源装置。24. A power supply device comprising a plurality of switching regulators according to claim 1 or 2, wherein clocks of control circuits for driving first switching elements of the plurality of switching regulators are synchronized with the same phase. A power supply device, wherein the power storage capacitor, the third switch element, and a control circuit thereof are shared by multiple switching regulators.
ギュレータを複数含む電源装置であって、該複数のスイ
ッチングレギュレータを、同一電圧を出力し、且つ出力
電流がほぼバランスするように２組に分割し、各組のス
イッチングレギュレータの第１のスイッチ素子を駆動す
る制御回路のクロックの位相を１／２周期ずらして同期
化し、フライバックトランスの出力電流の位相が互いに
１／２周期ずれたレギュレータ出力を互いに突き合わせ
て接続することを特徴とする電源装置。25. A power supply device comprising a plurality of switching regulators according to claim 1 or 2, wherein said plurality of switching regulators are divided into two sets so as to output the same voltage and to substantially balance output currents. The phase of the clock of the control circuit for driving the first switch element of each set of switching regulators is shifted by 周期 cycle to synchronize, and the output of the flyback transformer is shifted by 周期 cycle from the output of the regulator. A power supply device characterized by being connected to each other.
前記復数のスイッチングレギュレータが、前記電力蓄積
コンデンサ及び第３のスイッチ素子並びに制御回路を共
用することを特徴とする電源装置。26. The power supply according to claim 25, wherein:
The power supply device, wherein the multiple switching regulators share the power storage capacitor, the third switch element, and a control circuit.
ギュレータを複数含む電源装置であって、該スイッチン
グレギュレータを、同一電圧を出力するｎ組に分割し、
各組のスイッチングレギュレータの第１のスイッチ素子
を駆動する制御回路のクロックの位相を１／ｎ周期ずら
して同期化し、フライバックトランスの出力電流の位相
が互いに１／ｎ周期ずれたレギュレータ出力を互いに突
き合わせて接続することを特徴とする電源装置。27. A power supply device comprising a plurality of switching regulators according to claim 1 or 2, wherein the switching regulator is divided into n sets outputting the same voltage,
The clocks of the control circuits that drive the first switch elements of the switching regulators of each group are synchronized by shifting the phases by 1 / n cycle, and the regulator outputs whose output current phases of the flyback transformer are shifted by 1 / n cycle from each other. A power supply device characterized by being connected by butt connection.
ギュレータにおいて、所定容量の半分の電力容量を持つ
１００Ｖ回路用フライバックトランスを２つ用意し、該
両フライバックトランスの２次側ダイオード出力を並列
接続し、入力電圧を検出して１００Ｖ入力電圧の場合
は、この１次側を並列接続し、２００Ｖ入力電圧の場合
は２次側を直接接続するスイッチ素子を設けたことを特
徴とするスイッチングレギュレータ。28. The switching regulator according to claim 1, wherein two flyback transformers for a 100 V circuit having half the power capacity of a predetermined capacity are prepared, and the secondary diode outputs of both the flyback transformers are connected in parallel. A switching element for detecting the input voltage and connecting the primary side in parallel when the input voltage is detected and a secondary side in direct connection when the input voltage is 200 V. .
ギュレータにおいて、前記フライバックトランスの２次
側に設けたダイオードの代わりにＭＯＳトランジスタを
同期整流方式で接続することを特徴とするスイッチング
レギュレータ。29. The switching regulator according to claim 1, wherein a MOS transistor is connected by a synchronous rectification method instead of a diode provided on a secondary side of the flyback transformer.
て全波整流ライン電圧を生成し、該全波整流ライン電圧
をトランスに供給し、この供給電力のうち負荷に必要な
所定の電力を該トランスの２次側に変換すると共に、負
荷に必要な所定電力を差し引いた余剰電力を該トランス
１次側電流の直流重畳機能によって電力蓄積コンデンサ
に蓄積するスイッチングレギュレータであって、 前記電力蓄積コンデンサをトランスの１次側に配置する
と共に、該トランスに供給する電力のうち前記所定電力
を２次側に変換する電圧制御回路と、前記電力蓄積コン
デンサへの電力蓄積を制御する電力蓄積制御回路と、該
コンデンサに蓄積された電力をトランスに再供給する電
力放出制御回路とを設け、 全波整流ライン電圧の凸部においては、該電圧制御回路
がトランスに供給する全波整流ライン電圧のうち負荷に
必要な所定電力を２次側に変換する共に、該電力蓄積制
御回路が前記余剰電力を電力蓄積コンデンサに蓄積し、 全波整流ライン電圧の凹部においては、全波整流ライン
電圧の位相角に応じた電力を全波整流ライン電圧として
トランスに供給し、前記所定電力に満たない不足電力を
電力放出制御回路が電力蓄積コンデンサからトランスに
供給し、これらトランスに供給される両電力を前記電圧
制御回路がトランスの２次側に負荷に必要な所定電力と
して変換することを特徴とする高力率スイッチングレギ
ュレータ。30. A full-wave rectified line voltage is generated by rectifying an AC line voltage by a rectifier, and the full-wave rectified line voltage is supplied to a transformer. A switching regulator for converting the power storage capacitor into a secondary side and storing a surplus power obtained by subtracting a predetermined power required for a load into a power storage capacitor by a DC superimposition function of the transformer primary side current. A voltage control circuit that is disposed on the primary side of the power supply and converts the predetermined power of the power supplied to the transformer to a secondary side; a power storage control circuit that controls power storage in the power storage capacitor; And a power release control circuit for re-supplying the power stored in the capacitor to the transformer. Converts the predetermined power required for the load of the full-wave rectification line voltage supplied to the transformer to the secondary side, and the power storage control circuit stores the surplus power in the power storage capacitor, In the concave portion, power corresponding to the phase angle of the full-wave rectification line voltage is supplied to the transformer as a full-wave rectification line voltage, and the insufficient power less than the predetermined power is supplied from the power storage capacitor to the transformer by the power release control circuit. A high power factor switching regulator, wherein the voltage control circuit converts both powers supplied to these transformers to the secondary side of the transformer as predetermined power required for a load.
て全波整流ライン電圧を生成し、該全波整流ライン電圧
をトランスに供給し、この供給電力のうち負荷に必要な
所定の電力をトランスの２次側に変換すると共に、負荷
に必要な所定電力を差し引いた余剰電力をトランス１次
側電流の直流重畳機能によって電力蓄積コンデンサに蓄
積するスイッチングレギュレータを複数備える電源装置
であって、 前記スイッチングレギュレータが、前記トランスの１次
側に配置された電力蓄積コンデンサと、該トランスに供
給される電力のうち前記所定電力を２次側に変換する電
圧制御回路と、該電力蓄積コンデンサへの電力蓄積を制
御する電力蓄積制御回路と、該コンデンサに蓄積された
電力をトランスに再供給する電力放出制御回路とを備
え、 全波整流ライン電圧の凸部においては、該電圧制御回路
がトランスに供給する全波整流ライン電圧のうち負荷に
必要な所定電力を２次側に変換する共に、該電力蓄積制
御回路が前記余剰電力を電力蓄積コンデンサに蓄積し、 全波整流ライン電圧の凹部においては、全波整流ライン
電圧の位相角に応じた電力を全波整流ライン電圧として
トランスに供給し、前記所定電力に満たない不足電力を
電力放出制御回路が電力蓄積コンデンサからトランスに
供給し、これらトランスに供給される両電力を前記電圧
制御回路がトランスの２次側に負荷に必要な所定電力と
して変換することを特徴とする電源装置。31. A rectifier rectifies an AC line voltage to generate a full-wave rectified line voltage, supplies the full-wave rectified line voltage to a transformer, and supplies a predetermined power required for a load among the supplied power to the transformer. A power supply device comprising: a plurality of switching regulators for converting into a secondary side and storing a surplus power obtained by subtracting a predetermined power required for a load in a power storage capacitor by a DC superimposition function of a transformer primary side current; A power storage capacitor disposed on the primary side of the transformer, a voltage control circuit for converting the predetermined power of the power supplied to the transformer to a secondary side, and power storage in the power storage capacitor. A power storage control circuit for controlling the power storage and a power release control circuit for re-supplying the power stored in the capacitor to the transformer; In the convex part of the flow line voltage, the voltage control circuit converts the predetermined power required for the load of the full-wave rectified line voltage supplied to the transformer to the secondary side, and the power storage control circuit converts the surplus power to the secondary power. In the power storage capacitor, the power corresponding to the phase angle of the full-wave rectification line voltage is supplied to the transformer as a full-wave rectification line voltage in the concave portion of the full-wave rectification line voltage, and the insufficient power less than the predetermined power is supplied to the transformer. A power supply device, wherein a power release control circuit supplies power from a power storage capacitor to a transformer, and the voltage control circuit converts both powers supplied to the transformer as predetermined power required for a load on a secondary side of the transformer. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9053679A JPH10257767A (en) | 1997-03-07 | 1997-03-07 | High power factor switching regulator and power supply including switching regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9053679A JPH10257767A (en) | 1997-03-07 | 1997-03-07 | High power factor switching regulator and power supply including switching regulator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10257767A true JPH10257767A (en) | 1998-09-25 |
Family
ID=12949516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9053679A Pending JPH10257767A (en) | 1997-03-07 | 1997-03-07 | High power factor switching regulator and power supply including switching regulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10257767A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6839590B2 (en) | 2001-10-22 | 2005-01-04 | Medtronic Physio-Control Corp. | Average current mode controlled energy storage in a defibrillator |
| JP2010161868A (en) * | 2009-01-08 | 2010-07-22 | Shindengen Electric Mfg Co Ltd | Forward converter |
| CN102055203A (en) * | 2011-01-11 | 2011-05-11 | 山东润峰集团新能源科技有限公司 | Power supply device for intelligently adjusting power grid load peak and valley in communication base station |
| KR101043533B1 (en) | 2011-01-10 | 2011-06-23 | 이동원 | Led lighting device with high effiency power supply |
| US9876438B2 (en) | 2015-03-19 | 2018-01-23 | Mitsubishi Electric Corporation | Converter unit system having inrush-current suppression circuit |
| CN108575106A (en) * | 2016-01-29 | 2018-09-25 | 三菱电机株式会社 | Power inverter |
| WO2019155328A1 (en) * | 2018-02-12 | 2019-08-15 | Silanna Asia Pte Ltd | Switched-mode power controller with multi-mode startup |
-
1997
- 1997-03-07 JP JP9053679A patent/JPH10257767A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6839590B2 (en) | 2001-10-22 | 2005-01-04 | Medtronic Physio-Control Corp. | Average current mode controlled energy storage in a defibrillator |
| JP2010161868A (en) * | 2009-01-08 | 2010-07-22 | Shindengen Electric Mfg Co Ltd | Forward converter |
| KR101043533B1 (en) | 2011-01-10 | 2011-06-23 | 이동원 | Led lighting device with high effiency power supply |
| US8736178B2 (en) | 2011-01-10 | 2014-05-27 | Dong-Won Lee | LED lighting apparatus equipped with high-efficiency power supply |
| CN102055203A (en) * | 2011-01-11 | 2011-05-11 | 山东润峰集团新能源科技有限公司 | Power supply device for intelligently adjusting power grid load peak and valley in communication base station |
| US9876438B2 (en) | 2015-03-19 | 2018-01-23 | Mitsubishi Electric Corporation | Converter unit system having inrush-current suppression circuit |
| CN108575106A (en) * | 2016-01-29 | 2018-09-25 | 三菱电机株式会社 | Power inverter |
| CN108575106B (en) * | 2016-01-29 | 2020-06-23 | 三菱电机株式会社 | Power conversion device |
| WO2019155328A1 (en) * | 2018-02-12 | 2019-08-15 | Silanna Asia Pte Ltd | Switched-mode power controller with multi-mode startup |
| US10491125B2 (en) | 2018-02-12 | 2019-11-26 | Silanna Asia Pte Ltd | Switched-mode power controller with multi-mode startup |
| US11870350B2 (en) | 2018-02-12 | 2024-01-09 | Appulse Power Inc. | Switched-mode power controller with multi-mode startup |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7564706B1 (en) | Power factor corrected single-phase AC-DC power converter using natural modulation | |
| US9882466B2 (en) | Power conversion device including an AC/DC converter and a DC/DC converter | |
| JP5279797B2 (en) | Power converter | |
| Huang | Designing an LLC resonant half-bridge power converter | |
| US9467040B2 (en) | System, a method and a computer program product for controlling electric power supply | |
| EP1679783B1 (en) | Resonant switch mode power supply | |
| US9515546B2 (en) | Power conversion device having initial charging circuit | |
| EP2270964B1 (en) | Method of controlling a power factor correction stage, a power factor correction stage and a controller therefor | |
| CN113330673B (en) | Method and system for balancing a multiphase LLC power converter with controllable switched capacitors | |
| US11296607B2 (en) | DC-DC converter | |
| Mallik et al. | Maximum efficiency tracking of an integrated two-staged AC–DC converter using variable DC-link voltage | |
| EP3104509A1 (en) | Dual bridge dc/dc power converter | |
| US7679940B2 (en) | Three-phase voltage source inverter system | |
| US11323024B2 (en) | AC-DC converter | |
| JPH10257767A (en) | High power factor switching regulator and power supply including switching regulator | |
| JP2023540699A (en) | Apparatus and method for operating a three-level or multilevel inverter | |
| JP2002218743A (en) | Charger for capacitor | |
| JP5175452B2 (en) | Inverter device | |
| JP6642014B2 (en) | Power system | |
| Shin et al. | Active DC-link circuit for single-phase diode rectifier system with small capacitance | |
| Chen et al. | Model predictive control for isolated DC/DC power converters with transformer peak current shaving | |
| JP5432325B2 (en) | Inverter device | |
| JP2020114060A (en) | Power supply device | |
| WO2020217721A1 (en) | Power supply device | |
| JP6470832B2 (en) | Power converter and initial charging method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070227 |