JP5175452B2 - Inverter device - Google Patents
Inverter device Download PDFInfo
- Publication number
- JP5175452B2 JP5175452B2 JP2006130554A JP2006130554A JP5175452B2 JP 5175452 B2 JP5175452 B2 JP 5175452B2 JP 2006130554 A JP2006130554 A JP 2006130554A JP 2006130554 A JP2006130554 A JP 2006130554A JP 5175452 B2 JP5175452 B2 JP 5175452B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- inverter device
- phase
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 113
- 238000009499 grossing Methods 0.000 claims description 26
- 230000014509 gene expression Effects 0.000 claims description 10
- 230000005284 excitation Effects 0.000 claims description 9
- 230000010349 pulsation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 210000003746 feather Anatomy 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Description
本発明は、交流モータを負荷とする電圧型インバータ装置に関し、特に電源電流中の高調波成分を低減させると共に、非常停止、運転停止等によりインバータ装置がスイッチング動作を停止した時に平滑用コンデンサが破壊されないようにする技術に関する。 The present invention relates to a voltage-type inverter device that uses an AC motor as a load, and in particular, reduces harmonic components in the power supply current and destroys the smoothing capacitor when the inverter device stops switching operation due to an emergency stop, operation stop, etc. It is related to the technology to prevent it.
従来、入力交流電力を整流して得た直流電力をスイッチングして可変電圧、可変周波数の三相交流電力に変換し、その電力で三相交流モータを可変速制御するインバータ装置が広く利用されている。図11は、そのようなインバータ装置の構成例を示したものである。インバータ装置100は、商用電源101から供給を受けた三相交流電圧を全波整流して直流電圧に変換する整流回路102と、その直流電圧をスイッチングして三相交流電圧に変換して負荷である三相モータ107に供給するインバータ回路103から構成される。
Conventionally, inverter devices that switch DC power obtained by rectifying input AC power into three-phase AC power with variable voltage and variable frequency, and control the three-phase AC motor with variable speed using that power have been widely used. Yes. FIG. 11 shows a configuration example of such an inverter device. The
インバータ回路103はインバータ主回路104とゲート駆動回路105とから構成され、ゲート駆動回路105はインバータ主回路104内の各スイッチング素子を制御してその出力端子106から指定された周波数の三相交流電圧を負荷モータ107に出力させる。
The
このインバータ装置100において、入力交流電圧を直流電圧に変換する整流回路102には、図に示したようなコンデンサ入力型の整流回路が最も多く採用される。このコンデンサ入力型の整流回路102の出力側に接続されたコンデンサ108は、整流回路102の出力電圧を平滑化させる。
In this
従来、コンデンサ108の容量は、インバータ装置100に最大負荷をかけた場合における整流回路102の出力電圧リップルが10%以内に納まるようにするため、20000×10-6×Pm/Vac2〜45000×10-6×Pm/Vac2〔F〕(Pmはモータの消費電力、Vacは商用電源の電圧)の範囲の非常に大きな値にされてきた。これはコンデンサ108に使用する電解コンデンサのリップル電流耐量による制限や、モータ駆動性能の向上を図るためである。しかしながら、このような大容量のコンデンサの採用は、電源電流中の高調波成分の増大、力率の悪化、実効値電流及びピーク電流の上昇などの負の効果をもたらす。
Conventionally, the capacity of the capacitor 108 is 20000 × 10 −6 × Pm / Vac 2 to 45000 × in order to keep the output voltage ripple of the
その対策として、三相交流電圧を電源とするコンデンサレス・インバータ装置と呼ばれる装置が開発された(例えば、特許文献1参照)。このコンデンサレス・インバータ装置では、コンデンサ108として小容量のフィルムコンデンサを使用する。コンデンサ108の容量が小さいためインバータ主回路104には脈動を含む直流電圧が供給される。脈動を含む直流電圧をそのままスイッチングしては、負荷モータ107には脈動を含む三相交流電圧が出力されてしまう。
As a countermeasure, a device called a capacitorless inverter device using a three-phase AC voltage as a power source has been developed (see, for example, Patent Document 1). In this capacitorless inverter device, a small-capacity film capacitor is used as the capacitor 108. Since the capacity of the capacitor 108 is small, a DC voltage including pulsation is supplied to the inverter
そこで、ゲート駆動回路105で脈動を含む直流電圧の値を検出し、その値を基にインバータ主回路104内のスイッチング素子に与えるPWM変調のためのタイミング信号に補正を加える。それにより、負荷モータ107には脈動の影響を受けない振幅一定の三相交流電圧を出力するようにしている。
Therefore, the
コンデンサレス・インバータ装置には、このように平滑用コンデンサの容量を小さくできる利点がある。しかしながら、負荷である負荷モータ107や電源供給線はインダクタンスを有する。そのため平滑用コンデンサの容量を小さくし過ぎると、インバータ主回路104が停止した時に、そのインダクタンス蓄えられていたエネルギーにより平滑用コンデンサが過電圧となって破壊されることがある。
本発明はこのような事情を考慮してなされたもので、その課題は、従来のような大容量のコンデンサを使用することなく入力電源電流中の高調波成分を抑制し、且つ放電回路や過電圧抑制回路を設けることもなく整流回路の出力母線に接続した回路素子の過電圧による破損を防止できるインバータ装置を提供することにある。 The present invention has been made in view of such circumstances, and its problem is to suppress harmonic components in the input power supply current without using a large-capacitance capacitor as in the prior art, and to provide a discharge circuit or overvoltage. An object of the present invention is to provide an inverter device capable of preventing damage due to overvoltage of a circuit element connected to an output bus of a rectifier circuit without providing a suppression circuit.
前記課題を解決するための請求項1に記載の発明は、三相交流電源から供給を受けた交流電圧を所定電圧、所定周波数の三相交流電圧に変換して負荷である三相交流モータに供給するインバータ装置であって、三相全波整流器と平滑用コンデンサで構成したコンデンサ入力型三相全波整流回路と、該整流回路の出力する直流電圧をスイッチングして前記三相交流電圧に変換するインバータ回路とを備えて構成され、前記三相交流電源の電源周波数をf〔Hz〕、電源電圧をVac〔V〕、電源インダクタンスをLs〔H〕、三相交流電源からの入力電流をIs〔A〕、前記三相交流モータの一次漏れインダクタンスをL1〔H〕、励磁インダクタンスをM〔H〕、励磁電流をImo〔A〕、消費電力をPm〔W〕、前記整流回路の出力直流母線間に接続した回路素子の定格電圧をVdcPEAK〔V〕としたとき、前記平滑用コンデンサの容量C〔F〕を次式を満足する値としたことを特徴とするインバータ装置である。
(2・Ls・Is2+(3/2)・(L1+M)・Imo2)/(VdcPEAK2−2・Vac2)
≦C≦Pm/(10.935・f・Vac2)
The invention according to
(2 · Ls · Is 2 + (3/2) · (L1 + M) · Imo 2 ) / (VdcPEAK 2 −2 · Vac 2 )
≦ C ≦ Pm / (10.935 · f · Vac 2 )
このような構成のインバータ装置によれば、平滑用コンデンサの容量が小さいにも関わらず入力電流中の高調波成分を少なくすることができる。且つ、インバータ回路の動作停止直後に直流母線間に発生する過電圧により直流母線間に接続した回路素子が破壊されることを防止することができる。 According to the inverter device having such a configuration, although the capacity of the smoothing capacitor is small, harmonic components in the input current can be reduced. In addition, it is possible to prevent the circuit elements connected between the DC buses from being destroyed by an overvoltage generated between the DC buses immediately after the operation of the inverter circuit is stopped.
また、請求項2に記載の発明は、請求項1に記載のインバータ装置において、前記三相全波整流器の入力側に抵抗を直列に接続したことを特徴とするインバータ装置である。
The invention according to claim 2 is the inverter apparatus according to
このような構成のインバータ装置によれば、コンデンサ入力型三相全波整流回路の出力電圧が不安定になることを防止することができる。
また、請求項3に記載の発明は、請求項1に記載のインバータ装置において、前記三相全波整流器と平滑用コンデンサとの間に抵抗を直列に接続したことを特徴とするインバータ装置である。
According to the inverter device having such a configuration, it is possible to prevent the output voltage of the capacitor input type three-phase full-wave rectifier circuit from becoming unstable.
The invention according to
このような構成のインバータ装置によれば、コンデンサ入力型三相全波整流回路の出力電圧が不安定になることを防止することができる。 According to the inverter device having such a configuration, it is possible to prevent the output voltage of the capacitor input type three-phase full-wave rectifier circuit from becoming unstable.
また、請求項4に記載の発明は、請求項1に記載のインバータ装置において、前記コンデンサ入力型三相全波整流回路の入力側に交流リアクトルのインダクタンスLac〔H〕を有する交流リアクトルを追加取り付けし、前記平滑用コンデンサの容量C〔F〕及び該交流リアクトルのインダクタンスLac〔H〕を、次式を満足する値としたことを特徴とするインバータ装置である。
(2・(Ls+Lac)・Is2+(3/2)・(L1+M)・Imo2)/(VdcPEAK2
−2・Vac2)≦C≦Pm/(10.935・f・Vac2)
According to a fourth aspect of the present invention, in the inverter device according to the first aspect, an AC reactor having an AC reactor inductance Lac [H] is additionally attached to the input side of the capacitor input type three-phase full-wave rectifier circuit. In the inverter device, the capacitance C [F] of the smoothing capacitor and the inductance Lac [H] of the AC reactor are values satisfying the following expression.
(2 · (Ls + Lac) · Is 2 + (3/2) · (L1 + M) · Imo 2 ) / (VdcPEAK 2
-2 · Vac 2 ) ≦ C ≦ Pm / (10.935 · f · Vac 2 )
このような構成のインバータ装置によれば、平滑用コンデンサの容量を小さくしても入力電流中の高調波成分を少なくすることができる。且つ、インバータ回路の動作停止直後に直流母線間に発生する過電圧により直流母線間に接続した回路素子が破壊されることを防止することができる。 According to the inverter device having such a configuration, harmonic components in the input current can be reduced even if the capacity of the smoothing capacitor is reduced. In addition, it is possible to prevent the circuit elements connected between the DC buses from being destroyed by an overvoltage generated between the DC buses immediately after the operation of the inverter circuit is stopped.
また、請求項5に記載の発明は、請求項1に記載のインバータ装置において、前記コンデンサ入力型三相全波整流回路内の三相全波整流器と平滑用コンデンサとの間にインダクタンスLdc〔H〕を有する直流リアクトルを挿入し、前記平滑用コンデンサの容量C〔F〕及び該直流リアクトルのインダクタンスLdc〔H〕を、次式を満足する値としたことを特徴とするインバータ装置である。
(2・(Ls+Ldc/2)・Is2+(3/2)・(L1+M)・Imo2)/(VdcPEAK2
−2・Vac2)≦C≦Pm/(10.935・f・Vac2)
According to a fifth aspect of the present invention, there is provided an inverter device according to the first aspect, wherein an inductance Ldc [H] is provided between the three-phase full-wave rectifier and the smoothing capacitor in the capacitor input type three-phase full-wave rectifier circuit. ], And the capacitance C [F] of the smoothing capacitor and the inductance Ldc [H] of the DC reactor are set to values satisfying the following equation.
(2 · (Ls + Ldc / 2) · Is 2 + (3/2) · (L1 + M) · Imo 2 ) / (VdcPEAK 2
-2 · Vac 2 ) ≦ C ≦ Pm / (10.935 · f · Vac 2 )
このような構成のインバータ装置は、請求項4に記載の発明と同様の効果を奏する。 The inverter device having such a configuration has the same effect as that of the fourth aspect of the invention.
また、請求項6に記載の発明は、請求項4に記載のインバータ装置において、前記交流リアクトル、前記インバータ回路、コンデンサ入力型三相全波整流回路を同じ筐体内に収納したことを特徴とするインバータ装置である。
このような構成とすれば、インバータ装置をコンパクトに構成することができる。
The invention according to claim 6 is the inverter device according to
If it is such a structure, an inverter apparatus can be comprised compactly.
また、請求項7に記載の発明は、請求項5に記載のインバータ装置において、前記直流リアクトル、前記インバータ回路、コンデンサ入力型三相全波整流回路を同じ筐体内に収納したことを特徴とするインバータ装置である。
このような構成とすれば、インバータ装置をコンパクトに構成することができる。
The invention described in Claim 7, in the inverter apparatus according to claim 5, wherein the DC reactor, the inverter circuit, and wherein the housing the capacitor input-type three-phase full-wave rectifier circuit in the same enclosure It is an inverter device.
If it is such a structure, an inverter apparatus can be comprised compactly.
また、請求項8に記載の発明は、請求項6に記載のインバータ装置において、前記交流リアクトルを、前記三相交流電源の入力端子と前記コンデンサ入力型三相全波整流回路の入力端子との間の配線で構成したことを特徴とするインバータ装置である。 The invention according to claim 8 is the inverter device according to claim 6 , wherein the AC reactor is connected to an input terminal of the three-phase AC power source and an input terminal of the capacitor input type three-phase full-wave rectifier circuit. It is the inverter apparatus characterized by comprising the wiring between.
このような構成とすれば、特別の交流リアクトルを取り付ける必要がなくなり、装置の小型化、製造コスト低減に効果がある。 With such a configuration, it is not necessary to attach a special AC reactor, which is effective in downsizing the device and reducing manufacturing costs.
また、請求項9に記載の発明は、請求項7に記載のインバータ装置において、前記直流リアクトルを、前記コンデンサ入力型三相全波整流回路における前記三相全波整流器と平滑用コンデンサとの間の配線で構成したことを特徴とするインバータ装置である。 The invention according to claim 9 is the inverter device according to claim 7 , wherein the DC reactor is connected between the three-phase full-wave rectifier and the smoothing capacitor in the capacitor-input three-phase full-wave rectifier circuit. It is an inverter device characterized by comprising the above wiring.
このような構成とすれば、特別の交流リアクトルを取り付ける必要がなくなり、装置の小型化、製造コスト低減に効果がある。 With such a configuration, it is not necessary to attach a special AC reactor, which is effective in downsizing the device and reducing manufacturing costs.
また、請求項10に記載の発明は、請求項1、4、5の何れかに記載のインバータ装置において、前記消費電力Pm〔W〕に代えて該インバータ装置の定格出力Pr〔W〕を使用したことを特徴とするインバータ装置である。
このような構成としても請求項1、4、5の対応する請求項に記載の発明と同様の効果を奏する。
The invention according to claim 10 uses the rated output Pr [W] of the inverter device in place of the power consumption Pm [W] in the inverter device according to any one of
Even with such a configuration, the same effects as those of the inventions according to
また、請求項11に記載の発明は、請求項1、4、5の何れかに記載のインバータ装置において、前記入力電流Is〔A〕に代えて該インバータ装置の定格入力電流Ir〔A〕を使用したことを特徴とするインバータ装置である。
このような構成としても請求項1、4、5の対応する請求項に記載の発明と同様の効果を奏する。
The invention according to claim 11 is the inverter device according to any one of
Even with such a configuration, the same effects as those of the inventions according to
以下、本発明に係るインバータ装置の実施形態の例を形態別に図面を参照して説明する。
(第1の実施形態)
図1は、第1の実施形態に係るインバータ装置の回路構成をブロック図を交えて示したものである。本実施形態のインバータ装置1は、コンデンサ入力型整流回路2とインバータ回路3より構成される。そのインバータ回路3はインバータ主回路4とインバータ制御回路5より構成される。
Hereinafter, embodiments of an inverter device according to the present invention will be described according to modes with reference to the drawings.
(First embodiment)
FIG. 1 shows a circuit configuration of the inverter device according to the first embodiment together with a block diagram. The
コンデンサ入力型整流回路2は三相全波整流回路として構成してあり、6個のダイオードD1〜D6により構成した三相全波整流器7の出力側に平滑用のコンデンサCを接続して構成してある。整流器7は、三相交流電源9からインダクタンスLsをもつ系統を経て供給される入力電流Isを整流し、その出力に接続した直流母線10、11を介してコンデンサCに供給する。コンデンサCは整流された直流電流による充電を受け、平滑化した直流電圧Vdcをインバータ主回路4に供給する。
The capacitor input type rectifier circuit 2 is configured as a three-phase full-wave rectifier circuit, and is configured by connecting a smoothing capacitor C to the output side of the three-phase full-wave rectifier 7 constituted by six diodes D1 to D6. It is. The rectifier 7 rectifies the input current Is supplied from the three-phase AC power source 9 through the system having the inductance Ls, and supplies the rectifier 7 to the capacitor C via the
インバータ主回路4はフリーホィールダイオードを逆並列接続した6個のスイッチング素子Q1〜Q6により構成した周知のブリッジ回路であり、整流回路2より供給を受けた直流電圧Vdcをスイッチングして三相交流電圧に変換する。そして、出力端子8より負荷である三相交流モータ13に供給する。三相交流モータ13は等価回路で表わしてある。
The inverter
インバータ制御回路5は、インバータ主回路4を構成するスイッチング素子Q1〜Q6のゲート駆動信号を生成するゲート駆動回路であり、インバータ主回路4からパルス幅変調された指定周波数の三相交流電圧が出力されるように制御する。
The inverter control circuit 5 is a gate drive circuit that generates gate drive signals for the switching elements Q1 to Q6 that constitute the inverter
ところでこのような構成のインバータ装置1では、インバータ主回路4が供給を受ける直流電圧Vdcの値が変動すると出力の三相交流電圧の振幅も変動する。しかし、一般的にファンやポンプ等に使用するモータでは振幅が変動しても大きな問題は生じない。また、直流電圧Vdcの変動を検出して出力の三相交流電圧の振幅を補正する方法も考案されている。そこで、本実施形態のインバータ装置1では次のような考え方により、コンデンサCの容量を「背景技術」で述べたような種々の問題を引き起こすことの少ない小さな値に決定する。
By the way, in the
図2は、コンデンサ入力型三相全波整流回路2が出力する直流電圧Vdcの波形の一部を描いたものである。三相交流電源9の周波数をfとすると、直流電圧Vdcには周波数6fの電圧リップルが含まれる。リップルの周期は図に示すように1/(6f)である。リップルの前半(図の期間T1)ではコンデンサCへの充電電流が放電電流を上回って直流電圧Vdcは上昇する。反対に後半(図の期間T2)では逆となって直流電圧Vdcは降下する。
FIG. 2 shows a part of the waveform of the DC voltage Vdc output from the capacitor input type three-phase full-wave rectifier circuit 2. Assuming that the frequency of the three-phase AC power supply 9 is f, the DC voltage Vdc includes a voltage ripple of a
図2においてリップルの後半半分の電圧減少期間T2におけるコンデンサCの平均エネルギーがモータ13の必要とするエネルギーより大きくなった場合、図3に示すように直流電圧Vdcが交流入力電圧を超える時間が延びる。そして、ダイオードD1〜D6の通流時間が短くなり、後述のように高調波電流成分が急激に増加する。
In FIG. 2, when the average energy of the capacitor C in the voltage decrease period T2 in the latter half of the ripple becomes larger than the energy required by the
従って、コンデンサC内のエネルギーは、リップルの周期1/(6f)の半分の電圧減少期間T2において負荷であるモータ13が必要とするエネルギー以下となるようにコンデンサCの容量を決定する。
Accordingly, the capacity of the capacitor C is determined so that the energy in the capacitor C becomes equal to or less than the energy required by the
直流電圧Vdcの平均値VdcAVGは、三相交流電源9の線間実効値電圧をVacとすると次の式で表わされる。
VdcAVG=1.35・Vac
コンデンサCの平均蓄積エネルギーEcは次式で表わされる。
Ec=(1/2)・C・VdcAVG2
The average value VdcAVG of the DC voltage Vdc is expressed by the following equation, where the line effective value voltage of the three-phase AC power supply 9 is Vac.
VdcAVG = 1.35 ・ Vac
The average stored energy Ec of the capacitor C is expressed by the following equation.
Ec = (1/2) · C · VdcAVG 2
リップルの周期1/(6f)の半分の電圧減少期間T2においてモータ13が必要とするエネルギーEpは、モータ13の消費電力をPmとして次のように表わされる。
Ep=Pm・(1/(6f))・(1/2)
従って、
Ec≦Ep
となるようにするには、
(1/2)・C・(1.35・Vac)2≦ Pm・(1/(6f))・(1/2)
これより、
C≦Pm/(10.935・f・Vac2) (1)式
となる。即ち、コンデンサCの容量をこのように決定すれば高調波発生量を少なくすることができる。
The energy Ep required by the
Ep = Pm · (1 / (6f)) · (1/2)
Therefore,
Ec ≦ Ep
To be
(1/2) · C · (1.35 · Vac) 2 ≤ Pm · (1 / (6f)) · (1/2)
Than this,
C ≦ Pm / (10.935 · f · Vac 2 ) (1) That is, if the capacitance of the capacitor C is determined in this way, the amount of harmonics generated can be reduced.
次に、モータ13の運転中に過電圧や過電流等でインバータ装置1を非常停止、運転停止等により停止させた場合を検討する。その場合、モータ13、途中の配線などのインダクタンスに蓄えられていたエネルギーはコンデンサCに移り、その充電電圧である直流電圧Vdcを上昇させる。直流電圧Vdcが上昇し過ぎると、直流母線10、11間に接続した回路素子が損傷を起こす。従って、その電圧値が回路素子の定格電圧を超えないようにコンデンサCの容量を決めておく必要がある。
Next, a case where the
図1に示した本実施形態のインバータ装置1において、非常停止、運転停止等によりインバータ主回路4がスイッチング動作を停止する直前に電源インダクタンスLsに蓄えられているエネルギーをEs、平滑用のコンデンサCに蓄えられているエネルギーをEc、モータ13のインダクタンスに蓄えられているエネルギーをEmとする。すると、各エネルギーEs、Ec、Emは下記の式で表わされる。
ここで、整流回路2への入力電流Isは三相全波整流器7によって相電圧の最大電圧相と、最小電圧相の間のみに流れる。即ち、電源インダクタンスLsの2個分に電流が流れる。また、モータ13の等価回路におけるインダクタンス(L1+M)は1相分の値であり、電流は対称三相交流電流とする。
Es=(1/2)・(2・Ls)・Is2 (2)式
Ec=(1/2)・C・VdcSTA2 (3)式
Em=(1/2)・(3/2)・(L1+M)・Imo2
+ (1/2)・(3/2)・(L1+L2)・Iml2 (4)式
ここに、Lsは電源インダクタンス、Isは入力電流、L1はモータ13の一次漏れインダクタンス、L2はモータ13の二次漏れインダクタンス、Mはモータ13の励磁インダクタンス、Imoはモータ13の励磁電流、Imlはモータトルク発生に寄与するq軸電流、VdcSTAは動作停止させる前の直流母線10、11間の直流電圧Vdcのピーク値である。
In the
Here, the input current Is to the rectifier circuit 2 flows only between the maximum voltage phase and the minimum voltage phase of the phase voltage by the three-phase full-wave rectifier 7. That is, a current flows through two power supply inductances Ls. The inductance (L1 + M) in the equivalent circuit of the
Es = (1/2) · (2 · Ls) · Is 2 (2) Equation Ec = (1/2) · C · VdcSTA 2 (3) Equation Em = (1/2) · (3/2) · (L1 + M) ・ Imo 2
+ (1/2) · (3/2) · (L1 + L2) · Iml 2 (4) where Ls is the power supply inductance, Is is the input current, L1 is the primary leakage inductance of the
これらのエネルギーは、インバータ主回路4が動作停止した後にすべてコンデンサCに移る。動作停止後にコンデンサCに蓄えられているエネルギーをEcp、その時のコンデンサCの充電電圧(直流母線10、11間の電圧)をVdcPEAKとすると、エネルギーEcpは次のように表わされる。
Ecp=(1/2)・C・VdcPEAK2 (5)式
All of the energy is transferred to the capacitor C after the operation of the inverter
Ecp = (1/2) · C · VdcPEAK 2 (5)
この電圧VdcPEAKが直流母線10、11間に接続された回路素子の定格電圧を超えないようにしておく必要がある。従って、電圧VdcPEAKの値が回路素子の定格電圧に等しいとして(5)式により計算されるエネルギーEcpの値が、コンデンサCに蓄えられる最大許容エネルギーとなる。以後、電圧VdcPEAKは回路素子の定格電圧に等しいとして回路素子定格電圧と呼び、その値に基づき(5)式により計算されるエネルギーEcpを最大許容エネルギーと呼ぶことにする。
It is necessary that the voltage VdcPEAK does not exceed the rated voltage of the circuit element connected between the
ここで、インバータ主回路4の動作停止時にモータ13のインダクタンスに蓄えられている(4)式のエネルギーEmのうち、右辺第2項のエネルギー(1/2)・(3/2)・(L1+L2)・Iml2は、すべてモータ13内で消費されるエネルギーである。従って、上記の最大許容エネルギーEcpと、動作停止後にコンデンサCに移るエネルギーとの間には次の条件で成立している必要がある。
Ecp≧Es+Ec+Em (6)式
Here, among the energy Em of the equation (4) stored in the inductance of the
Ecp ≧ Es + Ec + Em (6)
これに(2)〜(5)式を代入する。但し、EmについてはコンデンサCに移る分のみを考慮する。すると、次の関係が得られる。
(1/2)・C・VdcPEAK2≧(1/2)・(2・Ls)・Is2
+(1/2)・C・VdcSTA2+(1/2)・(3/2)・(L1+M)・Imo2
(7)式
The expressions (2) to (5) are substituted for this. However, for Em, only the amount transferred to the capacitor C is considered. Then, the following relationship is obtained.
(1/2) · C · VdcPEAK 2 ≥ (1/2) · (2 · Ls) · Is 2
+ (1/2) · C · VdcSTA 2 + (1/2) · (3/2) · (L1 + M) · Imo 2
(7) Formula
更に、VdcSTA=Vac・√2の関係にあるので、これを(7)式に代入して整理するとコンデンサCの容量Cについて次の関係式が得られる。
C≧(2・Ls・Is2+(3/2)・(L1+M)・Imo2)
/(VdcPEAK2−2・Vac2) (8)式
Furthermore, since there is a relationship of VdcSTA = Vac · √2, if this is substituted into the equation (7) and rearranged, the following relationship is obtained for the capacitance C of the capacitor C.
C ≧ (2 · Ls · Is 2 + (3/2) · (L1 + M) · Imo 2 )
/ (VdcPEAK 2 -2 · Vac 2 ) (8) Formula
コンデンサCの容量Cが(8)式を満たせば、インバータ主回路4の動作停止後における直流母線10、11間の直流電圧Vdcが回路素子定格電圧VdcPEAKを超えることはない。即ち、右辺の値がインバータ主回路4の動作停止後に回路素子が過電圧とならないためのコンデンサCの最小値となる。
If the capacitance C of the capacitor C satisfies the equation (8), the DC voltage Vdc between the
(1)式と(8)式とからコンデンサCの容量Cは次のようになる
(2・Ls・Is2+(3/2)・(L1+M)・Imo2)/(VdcPEAK2−2・Vac2) ≦C≦Pm/(10.935・f・Vac2) (9)式
From the equations (1) and (8), the capacitance C of the capacitor C is as follows: (2 · Ls · Is 2 + (3/2) · (L1 + M) · Imo 2 ) / (VdcPEAK 2 −2 · Vac 2 ) ≦ C ≦ Pm / (10.935 · f · Vac 2 ) (9)
高調波が含まれる全体量を表わすファクターとしてひずみ率がある。電源高調波の一般的な定義は基本波に対して2倍以上、40倍程度までの整数倍の周波数を持つ正弦波であり、電流ひずみ率THDはそれらの成分に基づいて次式により定義される。
ところで、前述の(1)式における1/(10.935・f)をKkとおくと、(1)式は次のようになる。
C≦(Pm/Vac2)・Kk (11)式
この式によればコンデンサCの容量はモータ13の消費電力Pm〔W〕に比例し、電源電圧Vac〔V〕の2乗に反比例する。仮にKkを変化させ(10)式の定義による電流ひずみ率THDをシミュレーションした結果を図4に示す。
By the way, when 1 / (10.935 · f) in the above equation (1) is set to Kk, equation (1) becomes as follows.
C ≦ (Pm / Vac 2 ) · Kk (11) According to this equation, the capacity of the capacitor C is proportional to the power consumption Pm [W] of the
この結果によると、コンデンサCの平均蓄積エネルギーEcが直流電圧Vdcのリップル1周期(1/(6・f))の放電期間T2においてモータ13が必要とするエネルギーを上回ると電流ひずみ率THDは急に増加することがわかる。急増加する点は電源周波数f(Hz)が50Hzの場合でKk=1829×10-6、60Hzの場合でKk=1524×10-6となる。
According to this result, when the average accumulated energy Ec of the capacitor C exceeds the energy required by the
以上のことから、本実施形態のインバータ装置1におけるコンデンサCの容量は(9)式を満足するように決めてある。コンデンサCの容量をこのような値にしておけば、高調波発生量を少なく、且つインバータ主回路4の動作停止による回路素子の破壊を防止することができる。
From the above, the capacitance of the capacitor C in the
次に、(8)式を変形して一般的な値に置き換える。cosφmをモータ力率、ηmotをモータ効率、ηinvをインバータ効率とすると、それらの一般的数値は、それぞれcosφm=0.9、ηmot=0.9、ηinv=0.95である。
また、電源インダクタンスをLs、定格電流時の電源インダクタンスLsによる電圧降下率を%Vlとすると、
%Vl=√3・2・π・f・Ls・Is/Vac
であり、その電圧降下率%Vlの一般値は1%である。
Next, the equation (8) is modified and replaced with a general value. When cosφm is a motor power factor, ηmot is a motor efficiency, and ηinv is an inverter efficiency, their general numerical values are cosφm = 0.9, ηmot = 0.9, and ηinv = 0.95, respectively.
Further, when the power supply inductance is Ls and the voltage drop rate due to the power supply inductance Ls at the rated current is% Vl,
% Vl = √3 ・ 2 ・ π ・ f ・ Ls ・ Is / Vac
The general value of the voltage drop rate% Vl is 1%.
一般的に電源電圧がAC200V系統に接続されるインバータ装置のスイッチング素子の耐圧はDC600V、AC400V系統に接続されるスイッチング素子の耐圧はDC1200Vとされる。従って、次式で計算される電圧裕度Mmは2.1とする。
Mm=VdcPEAK/(Vac・√2)
ここに、VdcPEAKは先に述べたように直流母線10、11に接続される回路素子の定格電圧、Vacは交流電源電圧である。
In general, the withstand voltage of a switching element of an inverter device whose power source voltage is connected to an AC 200V system is DC 600V, and the withstand voltage of a switching element connected to an AC 400V system is DC 1200V. Therefore, the voltage margin Mm calculated by the following equation is 2.1.
Mm = VdcPEAK / (Vac · √2)
Here, VdcPEAK is the rated voltage of the circuit elements connected to the
これらの一般値を用いて電源インダクタンスLsに蓄積されるエネルギーEsを算出するため(2)式を変形する。まず、入力電流Is、電源インダクタンスLsは次のように計算される。
Is=(Pm/Vac)/((1−%Vl)・√2・ηinv・ηmot)
Ls=(Vac2/Pm)・((1−%Vl)・%Vl・√2・ηinv・ηmot)
/(√3・2・π・f)
In order to calculate the energy Es accumulated in the power source inductance Ls using these general values, the equation (2) is modified. First, the input current Is and the power supply inductance Ls are calculated as follows.
Is = (Pm / Vac) / ((1-% Vl) · √2 · ηinv · ηmot)
Ls = (Vac 2 / P m) · ((1−% Vl) ·% Vl · √2 · ηinv · ηmot)
/ (√3 ・ 2 ・ π ・ f)
ここで、コンデンサCの容量が十分に小さく、整流器7の出力電流Idcが連続であると入力電流Is≒Idcとなることから、電源インダクタンスLsに蓄積されるエネルギーEsはこれらの関係式を(2)式に代入して次のように求められる。
Es≒Pm・K1 (12)式
但し、
K1=%Vl/(2・√6・π・f・(1−%Vl)・ηinv・ηmot)
Here, if the capacitance of the capacitor C is sufficiently small and the output current Idc of the rectifier 7 is continuous, the input current Is≈Idc, so that the energy Es stored in the power supply inductance Ls can be expressed by these relational expressions (2 Substituting into the formula, it is obtained as follows.
Es≈P m · K1 (12) where
K1 =% Vl / (2 · √6 · π · f · (1-% Vl) · ηinv · ηmot)
同様に、モータ13のインダクタンスに蓄えられていたエネルギーEmを算出するため(4)式を変形する。まず、モータ13の一次漏れインダクタンスをL1、励磁インダクタンスをMとしてLmo=L1+Mとする。そしてモータ電流をIm、モータ13の相電圧をVm、モータ励磁電流をImoとすると、モータ電流Imのフェザー図が図5に示すようになることから、
Im=(Pm/Vinv)・(1/(√3・cosφm・ηmot))
Vinv≒Vac・(1−%Vl)
従って、モータ13の励磁電流Imoは、
Imo=Im・(1−cos2φm)1/2
=(Pm/Vac)・(1−cos2φm)1/2
/(√3・cosφm・ηmot・(1−%Vl)) (13)式
Similarly, the equation (4) is modified to calculate the energy Em stored in the inductance of the
Im = (Pm / Vinv) · (1 / (√3 · cosφm · ηmot))
Vinv ≒ Vac ・ (1-% Vl)
Therefore, the excitation current Imo of the
Imo = Im · (1-cos 2 φm) 1/2
= (P m / Vac) · (1-cos 2 φm) 1/2
/ (√3 · cosφm · ηmot · (1-% Vl)) (13)
また、
Lmo=(Vinv/√3)・1/(2・π・f)・1/Imo (14)式
ここで、Imoは正弦波実効値であるので、その最大値Impは、
Imp=√2・Imo (15)式
Also,
Lmo = (Vinv / √3) · 1 / (2 · π · f) · 1 / Imo (14) Here, since Imo is a sine wave effective value, its maximum value Imp is
Imp = √2 · Imo Equation (15)
インバータ主回路4が動作停止する前にモータ13のインダクタンスに蓄えられていたエネルギーのうち、動作停止後にコンデンサCに移るエネルギーEmは(4)式の右辺第1項である。その右辺第1項に(13)、(14)、(15)式を代入して変形するとエネルギーEmが次のように求まる。
Em=Pm・K2 (15a)式
但し、
K2=(1−cos2φm)1/2/(4・π・f・cosφm・ηmot)
Of the energy stored in the inductance of the
Em = P m · K2 (15a ) equation However,
K2 = (1−cos 2 φm) 1/2 / (4 · π · f · cosφm · ηmot)
以上より、(6)式の関係を使用してコンデンサCの容量を計算する。まず、(6)のEc、Ecpはそれぞれ(3)式、(5)式で表わされることから、
(1/2)・C・VdcPEAK2≧Es+(1/2)・C・VdcSTA2+Em
従って、コンデンサCの容量は次のようになる。
C≧2・(Es+Em)/(VdcPEAK2−VdcSTA2) (16)式
From the above, the capacitance of the capacitor C is calculated using the relationship of the equation (6). First, since Ec and Ecp in (6) are expressed by equations (3) and (5), respectively.
(1/2) ・ C ・ VdcPEAK 2 ≧ Es + (1/2) ・ C ・ VdcSTA 2 + Em
Accordingly, the capacitance of the capacitor C is as follows.
C ≧ 2 · (Es + Em) / (VdcPEAK 2 −VdcSTA 2 ) (16)
ここで、VdcPEAK、VdcSTAは次のように計算される。
VdcPEAK=Vac・√2・Mm・(1−%Vl)
VdcSTA=Vac・√2・(1−%Vl)
これらを(16)式に代入するとコンデンサCの容量は次のようになる。
C≧(Es+Em)/(Vac2・K3) (17)式
但し、
K3=(Mm2−1)・(1−%Vl)2
リミットスイッチ出力作成手段)を示す。
Here, VdcPEAK and VdcSTA are calculated as follows.
VdcPEAK = Va c · √2 · Mm · (1-% Vl)
Vdc STA = Vac ・ √2 ・ (1-% Vl)
When these are substituted into the equation (16), the capacitance of the capacitor C is as follows.
C ≧ (Es + Em) / (Vac 2 · K3) (17) where
K3 = (Mm 2 −1) · (1−% Vl) 2
Limit switch output creation means).
Esは(12)式で計算され、Emは(15a)式で計算される。それらを(17)式に代入してコンデンサCの容量は次のようになる。
C≧(Pm・K1+Pm・K2)/(Vdc2・K3)
≧ (Pm/Vac2)・Kn (18)式
但し、
Kn=(K1+K2)/K3
=(%Vl/(2・√6・π・f・(1−%Vl)・ηinv・ηmot)
+(1−cos2φm)1/2/(8・π・f・cosφm・ηmot))
/((Mm2−1)・(1−%Vl)2)
Es is calculated by the equation (12), and Em is calculated by the equation (15a). By substituting them into the equation (17), the capacitance of the capacitor C is as follows.
C ≧ (P m · K1 + Pm · K2) / (Vdc 2 · K3)
≧ (P m / Vac 2 ) · Kn (18) formula where
Kn = (K1 + K2) / K3
= (% Vl / (2 · √6 · π · f · (1-% Vl) · ηinv · ηmot)
+ (1-cos 2 φm) 1/2 / (8 · π · f · cosφm · ηmot))
/ ((Mm 2 -1) · (1-% Vl) 2 )
ここに、前記一般値を代入するとKnは次ようになる。
Kn=443×10-6 (19)式
従って、この(18)式と(11)式とからコンデンサCの容量C〔F〕は、
Kn・(Pm/Vac2)≦C≦Kk・(Pm/Vac2)
となる。Knとして(19)式の数値を、Kkとして電源周波数f(Hz)が50Hzの場合の数値Kk=1829×10-6を用いると次のようになる。
443×10-6・Pm/Vac2≦C≦1829・10-6・Pm/Vac2 (20)式
If the general value is substituted here, Kn becomes as follows.
Kn = 443 × 10 −6 (19) Therefore, from this equation (18) and equation (11), the capacitance C [F] of the capacitor C is
Kn · (Pm / Vac 2 ) ≦ C ≦ Kk · (Pm / Vac 2 )
It becomes. When the numerical value of the equation (19) is used as Kn, and the numerical value Kk = 1829 × 10 −6 when the power supply frequency f (Hz) is 50 Hz is used as Kk, the following is obtained.
443 × 10 −6 · Pm / Vac 2 ≦ C ≦ 1829 · 10 −6 · Pm / Vac 2 (20)
Kkとして電源周波数f(Hz)が60Hzの場合の数値Kk=1524×10-6を用いた場合は次のようになる。
443×10-6・Pm/Vac2≦C≦1524・10-6・Pm/Vac2
60Hzの場合のKkの数値に対応する電流ひずみ率THDの値と、50Hzの場合のKkの数値に対応する電流ひずみ率THDの値との差は図4に示したように大きくはない。従って、(20)式を満たすようにコンデンサCの容量C〔F〕を決めておけばよい。
コンデンサCの容量をこのように決めておけば、高調波発生量を少なく、且つインバータ主回路4が動作停止した際の回路素子の破壊を防止することができる。
When the numerical value Kk = 1524 × 10 −6 when the power supply frequency f (Hz) is 60 Hz is used as Kk, it is as follows.
443 × 10 −6 · Pm / Vac 2 ≦ C ≦ 1524 · 10 −6 · Pm / Vac 2
The difference between the value of the current distortion rate THD corresponding to the value of Kk at 60 Hz and the value of the current distortion rate THD corresponding to the value of Kk at 50 Hz is not large as shown in FIG. Therefore, the capacitance C [F] of the capacitor C may be determined so as to satisfy the equation (20).
If the capacitance of the capacitor C is determined in this way, the amount of harmonics generated can be reduced, and destruction of the circuit elements when the operation of the inverter
(第2の実施形態)
次に、前述した第1の実施形態を変形した第2の実施形態について説明する。(9)式あるいは(20)式を満足するようにコンデンサCの容量を小さくした場合、電源インピーダンスや電源からインバータ装置1までの配線の条件によっては、整流回路2の出力直流電圧Vdcが多少、不安定になる心配がある。
(Second Embodiment)
Next, a second embodiment obtained by modifying the first embodiment described above will be described. When the capacitance of the capacitor C is reduced so as to satisfy the formula (9) or the formula (20), the output DC voltage Vdc of the rectifier circuit 2 is somewhat depending on the power source impedance and the wiring condition from the power source to the
図6は、そのような心配を解消したインバータ装置の構成例である。このインバータ装置1aは、図1に示したインバータ装置1の整流回路2に抵抗Rを追加したものである。抵抗Rは整流器7とコンデンサCとの間に直列に接続してある。
FIG. 6 is a configuration example of an inverter device that eliminates such concerns. This inverter device 1a is obtained by adding a resistor R to the rectifier circuit 2 of the
ここで、このような抵抗Rを追加することによって直流回路部の動作が安定化し、整流回路2の出力直流電圧Vdが安定化することを回路解析により説明する。電源及び配線インピーダンスの和を直流回路部に変換した定数として表わしたものが図7に示す直流回路部の解析モデルである。各部を流れる電流を図中に示すように定義すると、回路方程式は次のように表現できる。
vS=L・(d/dt)iS+R・iS+vdc (21)式
iS−ii=C・(d/dt)vdc (22)式
この回路方程式に基づいて入力電圧を表わすvSから直流回路部の出力としての電流iiまでの伝達関数を求め、その極を調べることで直流回路部の安定性を考察する。
Here, it will be explained by circuit analysis that the operation of the DC circuit unit is stabilized by adding such a resistor R and the output DC voltage Vd of the rectifier circuit 2 is stabilized. An analysis model of the DC circuit unit shown in FIG. 7 is expressed as a constant obtained by converting the sum of the power supply and the wiring impedance into the DC circuit unit. If the current flowing through each part is defined as shown in the figure, the circuit equation can be expressed as follows.
vS = L.multidot. (d / dt) iS + R.multidot.iS + vdc (21) Formula iS-ii = C.multidot. (d / dt) vdc (22) Formula Based on this circuit equation, vS representing the input voltage is used as the output of the DC circuit section. The stability of the DC circuit is considered by obtaining the transfer function up to the current ii of the current and examining its poles.
このときモータ13へ電力を供給する電圧形インバータ回路3は、電力一定の負荷と近似して考えることができる。即ち、
ii・vdc=PO=一定
これは、インバータ制御回路5による出力電圧補正が動作している場合、直流電圧vdcが変化してもモータ13への出力電圧が変化しないように変調率あるいはパルス幅が調整されるからである。
At this time, the voltage
ii · vdc = PO = constant This means that when the output voltage correction by the inverter control circuit 5 is operating, the modulation rate or pulse width is such that the output voltage to the
このような前提で伝達関数を求めていく。ある動作点として以下の状態を考える。
ii=IO 、 vdc=VO
この動作点において、線形近似を行なうとvdcとiiには次の関係がある。
ii=(PO/VO2)・(2VO−vdc) (23)式
まず、(22)式と(23)式とからvdcを消去して次の関係が導かれる。
ii= (PO/VO2)・(2VO−(1/C)∫(iS−ii)dt)
Based on this assumption, the transfer function is determined. Consider the following state as an operating point.
ii = IO, vdc = VO
At this operating point, when linear approximation is performed, vdc and ii have the following relationship.
ii = (PO / VO 2 ) · (2VO−vdc) (23) First, the following relationship is derived by eliminating vdc from the equations (22) and (23).
ii = (PO / VO 2) · (2VO- (1 / C) ∫ (iS-ii) dt)
両辺を時間微分すると、
(d/dt)ii=−(1/C)・(PO/VO2)・(iS−ii)
これをラプラス変換すると以下の関係が得られる。IS、IiはそれぞれiS、iiをラプラス変換したものである。
(s−(1/C)・(PO/VO2))・Ii=−(1/C)・(PO/VO2)・IS
(24)式
Differentiating both sides with time,
(d / dt) ii = - (1 / C) · (PO / VO 2) · (iS-ii)
When this is Laplace transformed, the following relationship is obtained. IS and Ii are the Laplace transforms of iS and ii, respectively.
(S- (1 / C) · (PO / VO 2)) · Ii = - (1 / C) · (PO / VO 2) · IS
(24) Formula
また、(21)式と(22)式にてvdcを消去してラプラス変換すると次の関係が得られる。
VS=L・s・IS+R・IS+(1/(C・s))・(IS−Ii) (25)式
(24)式と(25)式からIiを消去して整理すると次のようになる。
VS=((C・(L・s+R)・(s−(1/C)・(PO/VO2))+1) /(C・(s−(1/C)・(PO/VO2))))・Is (26)式
Further, when vdc is eliminated by the equations (21) and (22) and the Laplace transform is performed, the following relationship is obtained.
VS = L.multidot.s.multidot.IS + R.multidot.IS + (1 / (C.multidot.s)). Multidot. (Is-Ii) (25) If Ii is eliminated from the equations (24) and (25) and rearranged, the result is as follows. .
VS = ((C · (L · s + R) · (s- (1 / C) · (PO / VO 2)) + 1) / (C · (s- (1 / C) · (PO / VO 2)) )) ・ Is (26)
(24)式と(26)式にてIsをIiに置き換えると以下の関係が導かれる。
Ii/VS=((1/(L・C))・(PO/VO2))
/(s2+(1/L)・(R−(L/C)・(PO/VO2))・s
+(1/(L・C))・(1−R・(PO/VO2)))
以上により、vdcからiiへの伝達関数が導かれたことになる。
When Is is replaced with Ii in the equations (24) and (26), the following relationship is derived.
Ii / VS = ((1 / (L · C)) · (PO / VO 2))
/ (S 2 + (1 / L) · (R− (L / C) · (PO / VO 2 )) · s
+ (1 / (L · C)) · (1−R · (PO / VO 2 )))
Thus, the transfer function from vdc to ii is derived.
伝達関数の極が左半面に存在すれば安定であるので、そのための条件を求める。
s2+(1/L)・(R−(L/C)・(PO/VO2))・s
+(1/(L・C))・(1−R・(PO/VO2))=0
上記を満たすs(複素数)をαとβとしたとき、αとβの双方が複素平面の左半面、即ち、実数部がマイナスであれば安定であることは良く知られている。そのための条件は以下にように考えられる。
α+β≦0 かつ α・β≧0
If the pole of the transfer function is present on the left half, the condition is stable.
s 2 + (1 / L) · (R− (L / C) · (PO / VO 2 )) · s
+ (1 / (L · C)) · (1-R · (PO / VO 2 )) = 0
It is well known that when s (complex number) satisfying the above is α and β, both α and β are stable if the left half of the complex plane, that is, the real part is negative. Conditions for this are considered as follows.
α + β ≦ 0 and α ・ β ≧ 0
これは等価的に次の(27)、(28)式を同時に満たせばよいことになる。
α+β=−(1/L)・(R−(L/C)・(PO/VO2))≦0 (27)式
α・β=(1/(L・C))・(1−R・(PO/VO2))≧0 (28)式
これを整理すると次のようになる。
This is equivalent to satisfying the following equations (27) and (28) at the same time.
α + β = − (1 / L) · (R− (L / C) · (PO / VO 2 )) ≦ 0 (27) α · β = (1 / (L · C)) · (1-R · (PO / VO 2 )) ≧ 0 Equation (28) This can be summarized as follows.
1≧(L/(R・C))・(PO/VO2) (29)式
1≧R・(PO/VO2) (30)式
(30)式は、PO=IO・VOの関係を用いると以下のように変形できる。
VO≧IO・R (31)式
1 ≧ (L / (R · C)) · (PO / VO 2 ) (29)
VO ≧ IOOR (31) Formula
また、入力電圧の動作点をVsoとし、定常状態であると仮定すると以下の関係がある。
Vso=VO+IO・R (32)式
(31)、(32)式から以下の関係が導かれる。
Vso/2≧IO・R (33)式
Further, assuming that the operating point of the input voltage is Vso and that it is in a steady state, there is the following relationship.
Vso = VO + IOOR (32) The following relationships are derived from the equations (31) and (32).
Vso / 2 ≧ IOOR (33) Formula
以上、(33)式の結果から電源インピーダンスや電源からインバータ装置までの配線の条件に関わらず安定に運転できるためには、抵抗Rでの電圧低下が電源電圧の半分より小さいことが必要条件である。単相入力の場合などはコンデンサ容量を小さくして全波整流すると平均電圧が大きく減少するので(15)式が安定運転できるための条件となる。これに対し三相入力の場合は、電圧降下量という点からは(15)式はいつも満たされる。 As described above, in order to be able to operate stably regardless of the power source impedance and the wiring conditions from the power source to the inverter device from the result of the equation (33), it is a necessary condition that the voltage drop at the resistor R is smaller than half of the power source voltage. is there. In the case of single-phase input, etc., if the capacitor capacity is reduced and full-wave rectification is performed, the average voltage is greatly reduced. On the other hand, in the case of a three-phase input, equation (15) is always satisfied in terms of the voltage drop amount.
(29)式を変形すると次のようになる。
R≧(L/C)・(PO/VO2) (34)式
従って、図6に示した抵抗Rの値は(34)式を満たす値にしておけばよい。
The equation (29) is transformed as follows.
R ≧ (L / C) · (PO / VO 2 ) (34) Accordingly, the value of the resistance R shown in FIG. 6 may be set to a value satisfying the equation (34).
図6では抵抗Rを整流器7とコンデンサCとの間に直列接続したが、抵抗は図8に示すように整流器7の入力側(交流回路部)に直列接続してもよい。この場合の抵抗は(34)で計算した値の1/2の抵抗値(R/2)を持つ抵抗を各相に接続すればよい。このようにすることで直流回路部を一層安定させることができる。 In FIG. 6, the resistor R is connected in series between the rectifier 7 and the capacitor C, but the resistor may be connected in series to the input side (AC circuit unit) of the rectifier 7 as shown in FIG. In this case, a resistor having a resistance value (R / 2) that is 1/2 of the value calculated in (34) may be connected to each phase. By doing so, the DC circuit portion can be further stabilized.
(第3の実施形態)
次に、前述した第1の実施形態を変形した第3の実施形態について、図9に示した構成図を参照して説明する。このインバータ装置1cは、図1に示したインバータ装置1とはコンデンサ入力型整流回路2の入力側に三相の交流リアクトル6を追加してある点が異なる。追加した交流リアクトル6のインダクタンスをLacとする。
(Third embodiment)
Next, a third embodiment obtained by modifying the first embodiment described above will be described with reference to the configuration diagram shown in FIG. This inverter device 1c differs from the
この構成の場合には、インバータ装置1が停止した時には電源系統のインダクタンスLsに加えて交流リアクトル6のインダクタンスLacに蓄えられていたエネルギーもコンデンサCに移り、その充電電圧である直流電圧Vdcを上昇させる。インバータ装置1が停止する直前に交流リアクトル6に蓄えられているエネルギーをEacとすると、その値は次式で表わされる。
Eac=(1/2)・(2・Lac)・Is2 (35)式
In the case of this configuration, when the
Eac = (1/2) · (2 · Lac) · Is 2 (35)
第1の実施形態で述べたように、直流母線10、11間に接続した回路素子がインバータ装置1の停止直後に過電圧により損傷するのを防ぐには、停止直後の直流母線10、11間のピーク電圧値が回路素子の定格電圧を超えないようにコンデンサCの容量を決めておく必要がある。
As described in the first embodiment, in order to prevent the circuit element connected between the
第1の実施形態の場合と同様に、直流母線10、11間に接続された回路素子の定格電圧をVdcPEAKとする。この場合、直流母線10、11間電圧がVdcPEAKに等しい時にコンデンサCに蓄えられているエネルギーEcpは、前述の(6)式で表わされる。回路素子の破壊を防止するには、このエネルギーEcpの値が、インバータ主回路4の動作停止直後にコンデンサCに移るエネルギーより大きくしておく必要がある。そのための条件である前述の(7)に相当する式は、本実施形態では次式のようになる。
Ecp≧Es+Eac+Ec+Em (36)式
As in the case of the first embodiment, the rated voltage of the circuit element connected between the
Ecp ≧ Es + Eac + Ec + Em (36)
この(36)式に前述の(2)〜(5)式及び(35)式を代入する。但し、EmについてはコンデンサCに移る分のみを考慮する。すると、次の関係が得られる。
(1/2)・C・VdcPEAK2≧(1/2)・(2・Ls+2・Lac)・Is2
+(1/2)・C・VdcSTA2+(1/2)・(3/2)・(L1+M)・Imo2
(37)式
The above-described equations (2) to (5) and (35) are substituted into this equation (36). However, for Em, only the amount transferred to the capacitor C is considered. Then, the following relationship is obtained.
(1/2) · C · VdcPEAK 2 ≥ (1/2) · (2 · Ls + 2 · Lac) · Is 2
+ (1/2) · C · VdcSTA 2 + (1/2) · (3/2) · (L1 + M) · Imo 2
(37) Formula
更に、VdcSTA=Vac・√2の関係にあるので、これを(37)式に代入して整理するとコンデンサCの容量Cについて次の関係式が得られる。
C≧(2・(Ls+Lac)・Is2+(3/2)・(L1+M)・Imo2)
/(VdcPEAK2−2・Vac2) (38)式
コンデンサCの容量Cが(38)式を満たせば、インバータ主回路4の動作停止後における直流母線10、11間の直流電圧Vdcが回路素子定格電圧VdcPEAKを超えることはない。即ち、右辺の値がインバータ主回路4の動作停止後に回路素子が過電圧とならないためのコンデンサCの最小値となる。
Furthermore, since there is a relationship of VdcSTA = Vac · √2, when this is substituted into the equation (37) and rearranged, the following relationship is obtained for the capacitance C of the capacitor C.
C ≧ (2 · (Ls + Lac) · Is 2 + (3/2) · (L1 + M) · Imo 2 )
/ (VdcPEAK 2 −2 · Vac 2 ) Equation (38) If the capacitance C of the capacitor C satisfies the equation (38), the DC voltage Vdc between the
(1)式と(38)式とからコンデンサCの容量Cは次のようになる
(2・(Ls+Lac)・Is2+(3/2)・(L1+M)・Imo2)/(VdcPEAK2
−2・Vac2)≦C≦Pm/(10.935・f・Vac2) (39)式
以上のことから、本実施形態のインバータ装置1bにおけるコンデンサCの容量は(39)式を満足するように決めてある。コンデンサCの容量をこのような値にしておけば、高調波発生量を少なく、且つインバータ主回路4の動作停止による回路素子の破壊を防止することができる。
From the equations (1) and (38), the capacitance C of the capacitor C is as follows: (2 · (Ls + Lac) · Is 2 + (3/2) · (L1 + M) · Imo 2 ) / (VdcPEAK 2
−2 · Vac 2 ) ≦ C ≦ Pm / (10.935 · f · Vac 2 ) (39) From the above, the capacitance of the capacitor C in the inverter device 1b of this embodiment satisfies the equation (39). I have decided so. If the capacitance of the capacitor C is set to such a value, it is possible to reduce the amount of generated harmonics and prevent circuit elements from being destroyed due to the operation stop of the inverter
(第4の実施形態)
次に、前述した第3の実施形態を変形した第4の実施形態について、図10に示した構成図を参照して説明する。このインバータ装置1dが図9に示したインバータ装置1bと異なる点は、三相の交流リアクトル6に代えて直流リアクトル12を用いた点である。直流リアクトル12は、コンデンサ入力型整流回路2内の三相全波整流器7と平滑用のコンデンサCとの間に接続してある。
(Fourth embodiment)
Next, a fourth embodiment, which is a modification of the above-described third embodiment, will be described with reference to the configuration diagram shown in FIG. This inverter device 1d is different from the inverter device 1b shown in FIG. 9 in that a
直流リアクトル12のインダクタンスをLdcとすると、インバータ主回路4がスイッチング動作を停止する直前に直流リアクトル12に蓄えられているエネルギーEdcは次式で表わされる。
Edc=(1/2)・Ldc・Is2 (40)式
When the inductance of the
Edc = (1/2) · Ldc · Is 2 (40)
この場合の平滑用コンデンサCの容量は、前記(35)式のEac代わりに(40)式のEdcを用いて計算すればよい。従って、(39)式に相当する式は次のようになる。
2・(Ls+Ldc/2)・Is2+(3/2)・(L1+M)・Imo2)/(VdcPEAK2
−2・Vac2)≦C≦Pm/(10.935・f・Vac2) (41)式
コンデンサCの容量をこの(41)を満足する値に決めておけば、電源電流中の高調波成分を低減させると共に、インバータ主回路4の動作停止による回路素子の破壊を防止することができる。
In this case, the capacity of the smoothing capacitor C may be calculated using Edc in the equation (40) instead of Eac in the equation (35). Accordingly, an expression corresponding to the expression (39) is as follows.
2 · (Ls + Ldc / 2) · Is 2 + (3/2) · (L1 + M) · Imo 2 ) / (VdcPEAK 2
-2 · Vac 2 ) ≦ C ≦ Pm / (10.935 · f · Vac 2 ) Equation (41) If the capacitance of the capacitor C is determined to satisfy this (41), the harmonics in the power supply current In addition to reducing the components, it is possible to prevent the circuit elements from being destroyed due to the operation stop of the inverter
ここで、図9の回路構成で用いる交流リアクトル6、図10の回路構成で用いる直流リアクトル12の取り付け方について説明する。それらのリアクトルは、インバータ装置1、1aをコンパクトに製作するためにコンデンサ入力型整流回路2やインバータ回路3と主に同じ筐体内に収納することが好ましい。
Here, how to attach the AC reactor 6 used in the circuit configuration of FIG. 9 and the
更に、それらの交流リアクトル6、直流リアクトル12は、専用に製作されたリアクトルを用いるのではなく、配線を利用して構成することもできる。図9の回路構成で用いる交流リアクトル6の場合には、三相交流電源の入力端子とコンデンサ入力型整流回路2の入力端子との間の配線をコイル状に巻いて構成する。交流リアクトル6のインダクタンスLacの値としては、それ程大きな値を必要としないのでそのようにしても構成することができる。そのような構成とすれば、特別の交流リアクトルを取り付ける必要がなくなり、装置の小型化、製造コスト低減に効果がある。
Furthermore, the AC reactor 6 and the
図10の回路構成で用いる直流リアクトル12の場合には、コンデンサ入力型整流回路2における三相全波整流器7と平滑用コンデンサとの間の配線をコイル状に巻いて構成する。そのような構成とすれば、特別の直流リアクトルを取り付ける必要がなくなり、装置の小型化、製造コスト低減に効果がある。
In the case of the
なお、通常のインバータ装置には、適用するモータに対する定格出力や定格入力電流が定められている。従って、前記第1〜第4の実施形態における消費電力Pm〔W〕としては、モータの消費電力の代わりにインバータ装置の定格出力Pr〔W〕を使用してもよい。同様に、三相交流電源からの入力電流Is〔A〕に代えてインバータ装置の定格入力電流Ir〔A〕を使用してもよい。 Note that in a normal inverter device, a rated output and a rated input current for a motor to be applied are determined. Therefore, as the power consumption Pm [W] in the first to fourth embodiments, the rated output Pr [W] of the inverter device may be used instead of the power consumption of the motor. Similarly, the rated input current Ir [A] of the inverter device may be used instead of the input current Is [A] from the three-phase AC power supply.
図面中、1、1a、1b、1c、1dはインバータ装置、2はコンデンサ入力型三相全波整流回路、3はインバータ回路、4はインバータ主回路、5はインバータ制御回路、6は交流リアクトル、7は三相全波整流器、9は三相交流電源、12は直流リアクトル、13は三相交流モータ、Cは平滑用コンデンサ、Rは抵抗を示す。 In the drawings, 1, 1a, 1b, 1c, 1d are inverter devices, 2 is a capacitor input type three-phase full-wave rectifier circuit, 3 is an inverter circuit, 4 is an inverter main circuit, 5 is an inverter control circuit, 6 is an AC reactor, 7 is a three-phase full-wave rectifier, 9 is a three-phase AC power source, 12 is a DC reactor, 13 is a three-phase AC motor, C is a smoothing capacitor, and R is a resistor.
Claims (11)
三相全波整流器と平滑用コンデンサで構成したコンデンサ入力型三相全波整流回路と、該整流回路の出力する直流電圧をスイッチングして前記三相交流電圧に変換するインバータ回路とを備えて構成され、
前記三相交流電源の電源周波数をf〔Hz〕、電源電圧をVac〔V〕、電源インダクタンスをLs〔H〕、三相交流電源からの入力電流をIs〔A〕、前記三相交流モータの一次漏れインダクタンスをL1〔H〕、励磁インダクタンスをM〔H〕、励磁電流をImo〔A〕、消費電力をPm〔W〕、前記整流回路の出力直流母線間に接続した回路素子の定格電圧をVdcPEAK〔V〕としたとき、前記平滑用コンデンサの容量C〔F〕を、次式を満足する値としたことを特徴とするインバータ装置。
(2・Ls・Is2+(3/2)・(L1+M)・Imo2)/(VdcPEAK2−2・Vac2)
≦C≦Pm/(10.935・f・Vac2) An inverter device that converts an AC voltage supplied from a three-phase AC power source into a predetermined voltage, a three-phase AC voltage having a predetermined frequency, and supplies the three-phase AC motor as a load,
A capacitor input type three-phase full-wave rectifier circuit composed of a three-phase full-wave rectifier and a smoothing capacitor, and an inverter circuit that switches the DC voltage output from the rectifier circuit to convert it to the three-phase AC voltage And
The power frequency of the three-phase AC power supply is f [Hz], the power supply voltage is Vac [V], the power supply inductance is Ls [H], the input current from the three-phase AC power supply is Is [A], and the three-phase AC motor The primary leakage inductance is L1 [H], the excitation inductance is M [H], the excitation current is Imo [A], the power consumption is Pm [W], and the rated voltage of the circuit element connected between the output DC buses of the rectifier circuit is An inverter device characterized in that, when VdcPEAK [V], the capacitance C [F] of the smoothing capacitor is set to a value satisfying the following equation.
(2 · Ls · Is 2 + (3/2) · (L1 + M) · Imo 2 ) / (VdcPEAK 2 −2 · Vac 2 )
≦ C ≦ Pm / (10.935 · f · Vac 2 )
(2・(Ls+Lac)・Is(2 ・ (Ls + Lac) ・ Is 22 +(3/2)・(L1+M)・Imo+ (3/2) ・ (L1 + M) ・ Imo 22 )/(VdcPEAK) / (VdcPEAK 22
−2・Vac-2 ・ Vac 22 )≦C≦Pm/(10.935・f・Vac) ≦ C ≦ Pm / (10.935 · f · Vac 22 ))
(2・(Ls+Ldc/2)・Is(2 ・ (Ls + Ldc / 2) ・ Is 22 +(3/2)・(L1+M)・Imo+ (3/2) ・ (L1 + M) ・ Imo 22 )/(VdcPEAK) / (VdcPEAK 22
−2・Vac-2 ・ Vac 22 )≦C≦Pm/(10.935・f・Vac) ≦ C ≦ Pm / (10.935 · f · Vac 22 ))
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006130554A JP5175452B2 (en) | 2005-12-28 | 2006-05-09 | Inverter device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005378805 | 2005-12-28 | ||
JP2005378805 | 2005-12-28 | ||
JP2006130554A JP5175452B2 (en) | 2005-12-28 | 2006-05-09 | Inverter device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012110502A Division JP5432325B2 (en) | 2005-12-28 | 2012-05-14 | Inverter device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007202378A JP2007202378A (en) | 2007-08-09 |
JP2007202378A5 JP2007202378A5 (en) | 2009-04-09 |
JP5175452B2 true JP5175452B2 (en) | 2013-04-03 |
Family
ID=38456383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006130554A Active JP5175452B2 (en) | 2005-12-28 | 2006-05-09 | Inverter device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5175452B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5257533B2 (en) | 2011-09-26 | 2013-08-07 | ダイキン工業株式会社 | Power converter |
JP5817947B1 (en) * | 2014-06-19 | 2015-11-18 | ダイキン工業株式会社 | Power conversion control device |
JP2019088090A (en) * | 2017-11-06 | 2019-06-06 | ダイキン工業株式会社 | Power converter and air conditioner |
JP6485520B1 (en) * | 2017-11-06 | 2019-03-20 | ダイキン工業株式会社 | Power converter and air conditioner |
JP6851331B2 (en) * | 2018-01-11 | 2021-03-31 | ダイキン工業株式会社 | Power converter and air conditioner |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0834714B2 (en) * | 1987-06-16 | 1996-03-29 | ファナック株式会社 | AC spindle amplifier housing structure |
JPH05103494A (en) * | 1991-10-03 | 1993-04-23 | Toshiba Corp | Inverter device |
JPH06153534A (en) * | 1992-10-30 | 1994-05-31 | Alex Denshi Kogyo Kk | Capacitorless inverter and method for controlling the same |
JP2582751Y2 (en) * | 1992-10-30 | 1998-10-08 | 株式会社ダイヘン | Power supply for arc machining |
JPH1198842A (en) * | 1997-07-24 | 1999-04-09 | Toshiba Corp | Dc power source apparatus, drive apparatus for motor, air-conditioner and refrigeration cycle apparatus |
JP4604498B2 (en) * | 2004-01-26 | 2011-01-05 | パナソニック株式会社 | Inverter control device for motor drive and air conditioner |
-
2006
- 2006-05-09 JP JP2006130554A patent/JP5175452B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007202378A (en) | 2007-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3955286B2 (en) | Inverter control device for motor drive and air conditioner | |
US9608524B2 (en) | DC power supply equipment | |
EP2892752B1 (en) | Controlling a modular converter | |
JP2004289985A (en) | Inverter controller for driving motor and air conditioner | |
EP3176935B1 (en) | Electric power conversion device | |
JP2009232681A (en) | Multilevel inverter | |
WO2006038545A1 (en) | Power converter | |
JP2008113514A (en) | Power supply circuit and control circuit therewith | |
WO2006035612A1 (en) | Power supply device | |
JP5175452B2 (en) | Inverter device | |
JP5432325B2 (en) | Inverter device | |
US20130038258A1 (en) | Motor control device | |
JPH09275685A (en) | Power supply harmonic suppression device | |
JP6409515B2 (en) | Insulated AC-DC converter | |
JP2002325461A (en) | Voltage-type inverter | |
JPH11150952A (en) | Switching dc power supply equipment | |
KR102416374B1 (en) | Apparatus for controlling dc link voltage in power cell of medium voltage inverter | |
JP2003244960A (en) | Pwm cycloconverter | |
JP2002354844A (en) | Inverter equipment provided with regenerative power storing and discharging function and higher harmonic suppressing function | |
JP3433412B2 (en) | Regenerative energy processing method and regenerative energy processing device for inverter | |
WO2024111247A1 (en) | Power conversion device | |
JP4284053B2 (en) | Power converter | |
JP5267522B2 (en) | Power converter | |
KR20160062834A (en) | Apparatus and method for controlling power transformer with light load | |
JPH0487592A (en) | Speed controller for wound-rotor type induction motor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090225 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5175452 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |