JPH10256273A - 電界効果トランジスタおよびその製造方法ならびに高周波電力増幅回路 - Google Patents

Abstract

(57)【要約】 【課題】 ドレイン耐圧を可及的に高くすることを可能
にするとともにピンチオフ特性が劣化するのを可及的に
防止する。 【解決手段】 半導体基板１の表面領域に形成される第
１導電型のチャネル領域２と、このチャネル領域上に形
成されるゲート電極４と、このゲート電極の両側の半導
体基板の領域のうちの一方の側の領域に、チャネル領域
に接続するがゲート電極の端部から離れるように形成さ
れる第１導電型のドレイン領域１２ａと、ゲート電極の
他方の側の領域にチャネル領域に接続するように形成さ
れた第１導電型のソース領域１２ｂと、ドレイン領域下
の半導体基板に、半導体基板との接合面の前記チャネル
領域側の端部がチャネル領域下にあるように形成され
た、第１導電型とは異なる第２導電型の第１の不純物領
域８ａと、を備えていることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電界効果トランジ
スタおよびその製造方法に関するもので、特に高い電力
変換効率が要求される高周波電力増幅器に使用されるも
のである。

【０００２】

【従来の技術】一般に半絶縁性ＧａＡｓ基板上に形成さ
れたショットキーゲート型電界効果トランジスタ（以
下、ＭＥＳＦＥＴ（MEtal Schottky type Field Effect
Transistor ）ともいう）は、マイクロ波用素子として
広く用いられている。例えばＬ帯と呼ばれる周波数帯域
では移動体通信端末の高効率電力増幅器にこのＭＥＳＦ
ＥＴが広く用いられている。ＭＥＳＦＥＴは自己整合型
とリセス型に大きく分類される。自己整合型ＭＥＳＦＥ
Ｔはソース抵抗が低くなり、従って相互コンダクタンス
が高くなることからもう一つのＭＥＳＦＥＴの型である
リセス型ＭＥＳＦＥＴに比べて高い利得を得ることがで
きるのが特長となっている。さらにリセスエッング等の
不安定製造プロセスを用いるリセス型ＭＥＳＦＥＴに比
べて耐熱性ゲートを用いた自己整合型ＭＥＳＦＥＴは、
しきい値電圧の制御性に優れるため、このＭＥＳＦＥＴ
を用いればゼロもしくは正のゲートバイアス電圧で動作
させる単一正電源駆動の電力増幅器が実現可能となる。

【０００３】この自己整合型ＭＥＳＦＥＴではチャネル
領域下部に埋め込みｐ領域を形成することがしばしば行
われる。これは埋め込みｐ領域を形成することで、高濃
度ソース・ドレイン層間の基板電流を有効に抑制し、特
に１μｍ以下のゲート長で観察されるショートチャネル
効果を低減するためである。このようなｐ埋め込み型Ｍ
ＥＳＦＥＴは１μｍ以下の短ゲートでも相互コンダクタ
ンスが低下せず、スケーリングによるＦＥＴの性能向上
を達成することができる。

【０００４】このｐ埋め込み型ＭＥＳＦＥＴの変形とし
てｐ領域をチャネル下部全体には形成せず、高濃度ソー
ス・ドレイン層が基板と接合する部分にのみｐポケット
領域を形成する構造のＭＥＳＦＥＴも米国特許第４，６
３６，８２２号明細書に開示されている。この従来のＭ
ＥＳＦＥＴ（以下、ｐポケット型ＭＥＳＦＥＴと呼ぶ）
の構造断面図を図７に示す。

【０００５】この従来のｐポケット型ＭＥＳＦＥＴは、
半絶縁性ＧａＡｓ基板８１の表面にｎ型チャネル領域８
２が形成され、このチャネル領域８２上には金属からな
るゲート電極８４が形成されている。そしてＧａＡｓ基
板８１のゲート電極８４を挟む表面領域に、このゲート
電極８４に自己整合的にｎ型の不純物領域８６ａ，８６
ｂが形成されている。この不純物領域８６ａ，８６ｂは
チャネル領域８２よりも濃度が高く、後述のソース・ド
レイン領域９２ａ，９２ｂよりも濃度が低くなるように
構成されているため中間濃度層８６ａ，８６ｂとも呼ば
れる。またゲート電極８４の側面には絶縁膜からなる側
壁９０が設けられている。そして、この側壁９０に自己
整合的に、ＧａＡｓ基板８１の表面領域にｎ型のソース
領域９２ｂおよびドレイン領域９２ａが設けられてい
る。これらのドレイン領域９２ａおよびソース領域９２
ｂ上にはドレイン電極９４ａおよびソース電極９４ｂが
形成されている。

【０００６】また、ＧａＡｓ基板８１のドレイン領域９
２ａおよび中間濃度領域８６ａ下の領域には上記ドレイ
ン領域９２ａおよび中間濃度領域８６ａと接合するよう
にｐポケット領域８８ａと呼ばれるｐ型の不純物領域が
形成され、ＧａＡｓ基板８１の、ソース領域９２ｂおよ
び中間濃度領域８６ｂ下の領域には、上記ソース領域９
２ｂおよび中間濃度領域８６ｂと接合するように、ｐポ
ケット領域８８ｂと呼ばれるｐ型の不純物領域が形成さ
れている。

【０００７】このｐポケット型ＭＥＳＦＥＴはｐ埋め込
み型ＭＥＳＦＥＴの長所をほぼ継承しており、長ゲート
での性能こそｐ埋め込み型ＭＥＳＦＥＴに劣るものの、
通常使われる１μｍ以下の短ゲートにおいてはｐ埋め込
み型ＭＥＳＦＥＴ同様に短チャネル効果を抑制する。さ
らにｐポケット型ＭＥＳＦＥＴを用いた高周波電力増幅
器はｐ埋め込み型ＭＥＳＦＥＴを用いた高周波電力増幅
器より電力変換効率が高いという大きな特徴がある。こ
れはｐポケット型ＭＥＳＦＥＴのチャネル領域８２の下
部にｐ領域８８ａ，８８ｂがないため、インパクトイオ
ン化で生成した正孔がチャネル領域８２の下部に集まら
ず、ｐ埋め込み型ＭＥＳＦＥＴに特有のキンク現象（飽
和領域でドレイン電圧の若干の増加に対してはドレイン
電流が大きく増える現象）を改善できるためである。

【０００８】このように高効率な高周波電力増幅器への
応用という点ではｐポケット型ＭＥＳＦＥＴは非常に有
望な素子であると言える。高効率な電力変換増幅器は移
動体通信端末等に搭載される場合に重要な要素となる。
それは高周波電力増幅器が高効率なほど移動体通信端末
の連続通話時間が長くなるからで、連続通話時間が長い
ということは、特に携帯用端末では大きな魅力なのであ
る。

【０００９】なおこのｐポケット型ＭＥＳＦＥＴにおい
ては、インパクトイオン化によって発生した正孔の大部
分が正孔よりもポテンシャルの低い、ソース領域９２ｂ
の下部にやや広がって集まるが、チャネル領域８２の下
部ソース端部にも集まるものもある。このため若干のキ
ンク現象が生じる。

【００１０】

【発明が解決しようとする課題】ｐポケット型ＭＥＳＦ
ＥＴは高効率な高周波電力増幅器への応用という点で２
つの欠点がある。まずｐポケット型ＭＥＳＦＥＴはドレ
イン耐圧が低いという問題である。ドレイン耐圧が低く
なるとドレイン効率が低下したり、信頼性上の問題を生
じたりする。もう一つの欠点はピンチオフ特性がよくな
いことである。特にｐ埋め込み型ＭＥＳＦＥＴに比して
よくない。このようにピンチオフ特性が良くないため、
電流電圧特性において非飽和領域から飽和領域への遷移
がだれてしまう。このため実効的にニー電圧が低くな
り、ドレイン効率が伸びない原因となる。この問題は特
に電源電圧を低電圧化した場合に顕在化する。ｐ埋め込
み型ＭＥＳＦＥＴに比べてｐポケット型ＭＥＳＦＥＴの
ピンチオフ特性が劣化する原因は、チャネル領域８２の
下部にｐ領域８８ａ，８８ｂがないことによりキャリヤ
の閉じ込めが劣化したためと考えられる。

【００１１】本発明は上記事情を考慮してなされたもの
であって、その第１の目的はドレイン耐圧を可及的に高
くすることができるとともに、ピンチオフ特性が劣化す
るのを可及的に防止することのできる電界効果トランジ
スタおよびその製造を提供することにあり、その第２の
目的は、高い電力変換効率を有する高周波電力増幅器を
得ることにある。

【００１２】

【課題を解決するための手段】本発明による電界効果ト
ランジスタの第１の態様は、半導体基板の表面領域に形
成される第１導電型のチャネル領域と、このチャネル領
域上に形成されるゲート電極と、このゲート電極の両側
の前記半導体基板の領域のうちの一方の側の領域に、前
記チャネル領域に接続するが前記ゲート電極の端部から
離れるように形成される第１導電型のドレイン領域と、
前記ゲート電極の他方の側の領域に前記チャネル領域に
接続するように形成される第１導電型のソース領域と、
前記ドレイン領域下の前記半導体基板に、前記半導体基
板との接合面の前記チャネル領域側の端部が前記チャネ
ル領域下にあるように形成される、前記第１導電型とは
異なる第２導電型の第１の不純物領域と、を備えている
ことを特徴とする。

【００１３】本発明による電界効果トランジスタの第２
の態様は、前記ソース領域下の前記半導体基板に、前記
半導体基板との接合面の前記チャネル領域側の端部が前
記ソース領域下にあるように形成される第２導電型の第
２の不純物領域を更に備えていることを特徴とする。

【００１４】本発明による電界効果トランジスタの第３
の態様は、前記ソース領域の不純物濃度は前記チャネル
領域のそれよりも高く、前記ソース領域と前記チャネル
領域との間の前記半導体基板に、前記ソース領域の不純
物濃度よりも低く、前記チャネル領域の不純物濃度より
も高い第１導電型の不純物濃度を有する第１の中間濃度
領域が設けられていることを特徴とする。

【００１５】本発明による電界効果トランジスタの第４
の態様は、前記ドレイン領域の不純物濃度は前記チャネ
ル領域のそれよりも高く、前記ドレイン領域と前記チャ
ネル領域との間の前記半導体基板に、前記ドレイン領域
の不純物濃度よりも低く前記チャネル領域の不純物濃度
よりも高い第１導電型の不純物濃度を有する第２の中間
濃度領域が設けられていることを特徴とする。

【００１６】本発明による電界効果トランジスタの製造
方法の第５の態様は、半導体基板の表面領域に第１導電
型のチャネル領域を形成する工程と、前記チャネル領域
上にゲート電極を形成する工程と、前記半導体基板の表
面の法線に対して第１の所定角度傾けて第１の不純物を
イオン注入することにより前記半導体基板に第１導電型
のソース領域およびドレイン領域を形成する工程と、前
記半導体基板の表面の法線に対して、前記ソース領域お
よびドレイン領域を形成する場合と逆方向に第２の所定
角度傾けて第２の不純物をイオン注入することにより前
記ソース領域およびドレイン領域よりも深い前記半導体
基板の領域に前記第１導電型とは異なる第２導電型の第
１および第２の不純物領域を形成する工程と、を備えて
いることを特徴とする。

【００１７】本発明による電界効果トランジスタの製造
方法の第６の態様は、前記ゲート電極を形成する工程
は、前記半導体基板にゲート電極材料の膜を形成する工
程と、前記ゲート電極材料の膜上に絶縁膜を形成する工
程と、前記絶縁膜および前記ゲート電極材料の膜をパタ
ーニングする工程と、を備えていることを特徴とする。

【００１８】本発明による高周波電力増幅回路の第７の
態様は、第１乃至第４のいずれかの態様の第１乃至第ｎ
（≧２）の電界効果トランジスタを有し、前記第１乃至
第ｎの電界効果トランジスタの各々は、ドレインがチョ
ークコイルを介して第１の電源に接続され、ソースが第
２の電源に接続され、前記第１の電界効果トランジスタ
のゲートに入力信号を受け、第ｉ（ｉ＝１，…ｎ−１）
の電界効果トランジスタのドレインが第ｉ＋１の電界効
果トランジスタのゲートに接続され、前記第ｎの電界効
果トランジスタのドレインから出力信号が出力されるこ
とを特徴とする。

【００１９】本発明による電界トランジスタの製造方法
の第８の態様は、半導体基板の表面領域に第１導電型の
チャネル領域を複数個並列するように形成する工程と、
各チャネル領域上にゲート電極を形成する工程と、並列
するように形成された複数個のチャネル領域を一方の端
から数えて奇数番目のチャネル領域または偶数番目のチ
ャネル領域のうちの一方のチャネル領域を含む領域上を
覆う第１のマスクを形成する工程と、前記半導体基板の
表面の法線に対して所定角度傾けて第１の不純物をイオ
ン注入することにより前記半導体基板に前記第１導電型
とは異なる第２導電型の第１の不純物領域を形成する工
程と、前記第１のマスクを除去した後、他方のチャネル
領域を含む領域上を覆う第２のマスクを形成する工程
と、前記半導体基板の表面の法線に対して、前記第１の
不純物領域を形成する場合と逆方向に所定角度傾けて第
２の不純物をイオン注入することにより第２導電型の第
２の不純物領域を形成する工程と、前記第２のマスクを
除去した後、第３の不純物をイオン注入することによ
り、前記第１および第２の不純物領域よりも浅い第１導
電型のソース領域およびドレイン領域を形成する工程
と、を備えていることを特徴とする。

【００２０】

【発明の実施の形態】本発明による電界効果トランジス
タ（以下、トランジスタともいう）の第１の実施の形態
の構成を図１に示す。この実施の形態のトランジスタ
は、半絶縁性ＧａＡｓ基板１上に形成されたＭＥＳＦＥ
Ｔである。このＧａＡｓ基板１の表面にｎ型のチャネル
領域２が形成されている。このチャネル領域２上には例
えばＷＮｘからなるゲート電極４が形成されている。基
板１の、ゲート電極４の両側の表面領域には、ｎ型の不
純物濃度がチャネル領域２よりも高いが後述のソース領
域１２ｂ、ドレイン領域１２ａよりも低い中間濃度領域
６ａ，６ｂが設けられている。ドレイン領域１２ａ側に
設けられた中間濃度領域６ａは、ゲート電極４の端部と
は接しないで、所定の距離だけ離れて形成される。な
お、ゲート電極４の端部からドレイン側の中間濃度領域
６ａまでの基板表面領域にはチャネル領域２が延在して
いる。

【００２１】またゲート電極４の側面には、絶縁膜から
なる側壁１０が設けられている。そして基板１の、側壁
１０の両側の表面領域にはｎ型のドレイン領域１２ａお
よびソース領域１２ｂが形成されている。これらのドレ
イン領域１２ａおよびソース領域１２ｂは中間濃度領域
６ａ，６ｂよりも深さが深くなるよう形成される。そし
てドレイン領域１２ａおよびソース領域１２ｂ上にはソ
ース電極１４ａおよびドレイン電極１４ｂが形成されて
いる。

【００２２】また基板１の、ドレイン領域１２ａ下の領
域には、このドレイン領域１２ａに接するようにｐポケ
ット領域とも呼ばれるｐ型不純物領域８ａが形成されて
いる。また同様に基板１の、ソース領域１２ｂ下の領域
にはこのソース領域１２ｂに接するようにｐポケット領
域とも呼ばれるｐ型不純物領域８ｂが形成されている。
そして、ドレイン側のｐポケット領域８ａと基板１との
接合面のチャネル領域２側の端部がチャネル領域２下に
あり、ソース側のｐポケット領域８ｂと基板１との接合
面のチャネル領域２側の端部がソース領域１２ｂ下か、
または中間濃度領域６ｂとソース領域１２ｂの境界の近
傍領域下にあるように構成されている。なお、ｐポケッ
ト領域８ａ，８ｂはその中に空乏化していない領域が少
し残存するように形成することが望ましい。

【００２３】このように構成された本実施の形態のトラ
ンジスタにおいては、ゲート電極４のドレイン側の端部
から離れて中間濃度領域６ａが形成されているため、従
来のトランジスタに比べてドレイン耐圧が向上する。

【００２４】また、ゲート電極４のドレイン側の端部か
ら中間濃度領域６ａまでの基板１の表面領域にはチャネ
ル２の延長部が存在し、かつこの延長部の下部領域には
ｐポケット領域８ａが存在しているため、チャネル領域
２の下部のドレイン端付近のキャリア閉じ込めが有効に
働き、図７に示す従来のｐポケット型ＭＥＳＦＥＴに比
べてピンチオフ特性が向上する。

【００２５】また、本実施の形態においてはソース側の
ｐポケット領域８ｂは、図７に示す従来のｐポケット型
ＭＥＳＦＥＴに比べてチャネル領域２から離れているよ
うに形成されているため、インパクトイオン化によって
生じた正孔はチャネル領域２の下部に集まることがなく
キンク現象が発生するのをほぼ完全に防止することがで
きる。このキンク現象がほぼ完全になくなることにより
ドレイン効率を高く、すなわち電力変換効率を高くする
ことが可能となり、高周波電力増幅器に使用した場合に
より効果的となる。

【００２６】次に上記第１の実施の形態のトランジスタ
の製造方法を本発明の第２の実施の形態として、図２を
参照して説明する。

【００２７】まず図２（ａ）に示すように半絶縁性Ｇａ
Ａｓ基板１にｎ型不純物例えばＳｉを加速電圧４５Ｋｅ
Ｖ、ドーズ量２．５×１０¹²ｃｍ^-2でイオン注入し、チ
ャネル領域２を形成する。続いて基板全面にゲート電極
材料、例えばＷＮ_ｘからなる膜を膜厚が８００ｎｍとな
るようにスパッタ法を用いて堆積し、その後反応性イオ
ンエッチング法を用いてＷＮ_ｘ膜をパターニングするこ
とによりチャネル領域２上にＷＮ_ｘからなる高さが８０
０ｎｍのゲート電極４を形成する（図２（ａ）参照）。

【００２８】次に、図２（ｂ）に示すように基板１の法
線に対してソース領域側に１０度倒した方向（図２
（ｂ）の矢印の方向）から基板１にｎ型不純物例えばＳ
ｉを加速電圧４５ＫｅＶ、ドーズ量１．３×１０¹³ｃｍ
^-2でイオン注入することにより中間濃度領域６ａ，６ｂ
を形成する。このように斜めからイオン注入することに
よりドレイン側はゲート電極４の影となる部分が生じ、
ドレイン側の中間濃度領域６ａはゲート電極４の端部か
ら離れて形成される。

【００２９】次に図２（ｃ）に示すように、基板１の法
線に対してドレイン領域に１５度倒した方向（図２
（ｃ）に示す矢印の方向）から基板１にｐ型不純物、例
えばＭｇを加速電圧１８０ＫｅＶ、ドーズ量２×１０¹²
ｃｍ^-2でイオン注入し、ｐポケット領域８ａ，８ｂを形
成する。

【００３０】次に図２（ｄ）に示すように基板１の全面
に絶縁膜を堆積し、反応性イオンエッチング法を用いて
上記絶縁膜をエッチングすることによりゲート電極４の
側面に上記絶縁膜からなる側壁１０を形成する。そして
ゲート電極４および側壁１０をマスクにしてｎ型不純
物、例えばＳｉを加速電圧１１０ＫｅＶ、ドーズ量６×
１０¹³ｃｍ^-2でイオン注入することによりドレイン領域
１２ａおよびソース領域１２ｂを形成する。続いてドレ
イン領域１２ａおよびソース領域１２ｂ上にドレイン電
極１４ａおよびソース電流１４ｂを形成し、ＭＥＳＦＥ
Ｔを完成する。

【００３１】この実施の形態の製造方法によって製造さ
れたトランジスタも第１の実施形態のトランジスタと同
様の効果を奏することは云うまでもない。

【００３２】更にこの実施の形態においては、ｐポケッ
ト領域８ａ，８ｂの形成には斜め方向からのイオン注入
が用いられているため、ソース側のゲート電極脇の中間
濃度領域６ｂの下部領域には、斜めイオン注入の際にゲ
ート電極４の影になってｐポケット領域８ｂが存在しな
いようにすることが可能となる。

【００３３】このため中間濃度領域６ｂがｐポケット領
域８ｂとの接合電位で部分的に空乏化することを防止す
ることが可能となり、ソース側の中間濃度領域６ｂの抵
抗を低くすることができる。これによりトランジスタの
ソース抵抗を減少することが可能となり、相互コンダク
タンスを向上させることができるとともに周波数特性を
向上させることができる。

【００３４】なお、上記第２の実施の形態においては、
ドレイン領域１２ａおよびソース領域１２ｂの形成の際
のイオン注入は、基板１に対して垂直に行ったが、中間
濃度領域６ａ，６ｂを形成する場合と同様に基板１の法
線に対してソース領域側に倒した方向からイオン注入を
行っても良い。

【００３５】また、第２の実施の形態に用いた斜め方向
のイオン注入の際の注入角度は１５度以上になるとチャ
ネリングと呼ばれる現象が生じ、不純物分布がガウス分
布からくずれるため均一性等が損なわれる。このため、
５度から１５度の範囲でイオン注入を行うのが望まし
い。

【００３６】次に本発明の第３の実施の形態を図３を参
照して説明する。この実施の形態はトランジスタの製造
方法であって、ゲート電極の高さを高くする以外は第２
の実施の形態の製造方法と同一である。

【００３７】まず第２の実施の形態の場合と同様に半絶
縁性ＧａＡｓ基板１の表面領域にチャネル領域２を形成
する（図３（ａ）参照）。続いて基板１の全面に膜厚が
５００ｎｍのＷＮ_ｘ膜４をスパッタ法を用いて堆積した
後、膜厚が１μｍの絶縁膜５を例えばＣＶＤ（Chemical
Vapor Deposition ）法を用いて堆積する。そして反応
性イオンエッチングを用いて絶縁膜５およびＷＮ_ｘ膜４
をパターニングすることにより高さが１．５μｍのゲー
ト電極を形成する（図３（ａ）参照）。

【００３８】以降は第２の実施の形態と同様にして中間
濃度領域６ａ，６ｂを形成し（図３（ｂ）参照）、ｐポ
ケット領域８ａ，８ｂを形成し（図３（ｃ）参照）、ド
レイン領域１２ａおよびソース領域１２ｂを形成する
（図３（ｄ）参照）。

【００３９】この第３の実施の形態においては第２の実
施の形態の製造方法に比べてゲート電極の高さを高くす
ることが可能となり、斜めイオン注入する際のゲート電
極の影になる領域を大きくすることができる。このため
第２の実施の形態に比べて、ドレイン耐圧を高くするこ
とができるとともにピンチオフ特性も優れたものとな
る。

【００４０】次に本発明のトランジスタの第４の実施の
形態の構成を図４に示す。この実施の形態のトランジス
タは、図１に示す第１の実施の形態のトランジスタにお
いて、中間濃度領域６ａ，６ｂおよび側壁１０を形成し
なかったものである。すなわちＬＤＤ（Lightly Doped
Drain ）構造とはなっていない。そしてドレイン領域１
２ａおよびソース領域１２ｂは斜め方向からイオン注入
することによって形成されている。

【００４１】この第４の実施の形態も第１の実施の形態
と同様の効果を奏することは云うまでもない。

【００４２】次に本発明によるトランジスタの第５の実
施の形態を図８および図９を参照して説明する。この実
施の形態のトランジスタはマルチフィンガ型電界効果ト
ランジスタであって、そのレイアウトを図８に示す。一
般にマルチフィンガ型トランジスタは、ゲート幅を大き
くするために複数のトランジスタ素子を並列に配置する
とともに各トランジスタ素子のゲート電極（フィンガと
も称される）１０４を共通に接続した構成となっている
（図８参照）。このため、隣り合うトランジスタ素子の
ドレイン領域同士、またはソース領域同士が隣接するよ
うに配置される。そして隣接するように配置されたドレ
イン領域はオーミック電極からなるドレイン電極１１６
によって接続され、各ドレイン電極１１６は端部におい
て共通に接続される（図８参照）。また、隣接するよう
に配置されたソース領域同士はオーミック電極からなる
ソース電極１１８によって接続され、各ソース電極１１
８は端において、第２層配線１１９によって共通に接続
される（図８）。

【００４３】この第５の実施の形態のマルチフィンガ型
トランジスタにおいては、各トランジスタ素子として、
第１乃至第４のいずれかの実施の形態のトランジスタが
用いられる。

【００４４】この実施の形態のマルチフィンガ型トラン
ジスタの製造方法を図９を参照して説明する。

【００４５】まず図９（ａ）に示すように、半絶縁性Ｇ
ａＡｓ基板１０１に例えばフォトレジストからなるパタ
ーン（図示せず）を形成し、このパターンをマスクにし
てｎ型不純物（例えばＳｉ）をイオン注入することによ
りチャネル領域１０２ａ，１０２ｂを形成する。続いて
上記パターンを除去した後、基板全面にゲート電極材
料、例えばＷＮ_ｘからなる膜を堆積し、反応性イオンエ
ッチング法を用いてパターニングすることによりチャネ
ル領域１０２ａ，１０２ｂ上に各々ゲート電極１０４
ａ，１０４ｂを形成する（図９（ａ）参照）。そして並
列に配置されるトランジスタ素子のうち一方の端から数
えて偶数番目のトランジスタ素子が形成される領域上を
覆う、例えばフォトレジストからなるパターン１０５を
形成する（図９（ａ）参照）。続いて図９（ａ）に示す
ように基板１０１の法線に対してドレイン形成予定領域
側に例えば１５度倒した方向から基板１０１にｐ型不純
物（例えばＭｇ）を加速電圧２００ＫｅＶ、ドーズ量
１．７×１０¹²ｃｍ^-2でイオン注入し、奇数番目のトラ
ンジスタ素子形成領域にＰポケット領域１０６ａを形成
する。

【００４６】次に図９（ｂ）に示すように基板１０１の
法線に対してソース形成予定領域側に例えば１０度倒し
た方向から基板１０１にｎ型不純物（例えばＳｉ）を加
速電圧１１０ＫｅＶ、ドーズ量６×１０¹²ｃｍ^-2（また
は加速電圧４５ＫｅＶ、ドーズ量１．３×１０¹²ｃ
ｍ^-2）でイオン注入することにより、奇数番目のトラン
ジスタ素子形成領域に中間濃度領域１０８ａを形成す
る。

【００４７】次に上記マスク１０５を除去した後、奇数
番目のトランジスタ素子が形成される領域上を覆う、例
えばフォトレジストからなるパターン１１０を形成する
（図９（ｃ）参照）。続いて図９（ｃ）に示すように基
板１０１の法線に対してドレイン形成予定領域側に例え
ば１５度倒した方向から基板１０１にＰ型不純物（例え
ばＭｇ）を加速電圧２００ＫｅＶ、ドーズ量１．７×１
０¹²ｃｍ^-2でイオン注入し、偶数番目のトランジスタ素
子形成領域にｐポケット領域１０６ｂを形成する。

【００４８】次に図９（ｄ）に示すように基板１０１の
法線に対してソース形成予定領域側に例えば１０度倒し
た方向から基板１０１にｎ型不純物（例えばＳｉを）加
速電圧１１０ＫｅＶ、ドーズ量６×１０¹²ｃｍ^-2（また
は、加速電圧４５ＫｅＶ、ドーズ量１．３×１０¹²ｃｍ
^-2）でイオン注入することにより、偶数番目のトランジ
スタ素子形成領域に中間濃度装置１０８ｂを形成する。

【００４９】次に上記マスク１１０を削除した後、基板
１０１の全面に絶縁膜を堆積し、反応性イオンエッチン
グ法を用いて上記絶縁膜をエッチングするこにより、各
ゲート電極１０４ａ，１０４ｂの側面に上記絶縁膜から
なる側壁１１２を形成する（図９（ｅ）参照）。続いて
ゲート電極１０４ａ，１０４ｂおよび側壁１１２をマス
クにしてｎ型不純物、例えばＳｉを加速電圧１１０Ｋｅ
Ｖ、ドーズ量６．０×１０¹³ｃｍ^-2でイオン注入するこ
とにより、ソース領域１１４ａ，１１４ｂおよびドレイ
ン領域１１４ａ₂ ，１１４ｂ₂ を形成する。そして隣り
合うトランジスタ素子の隣接するドレイン領域同士また
はソース領域同士を接続するドレイン電極１１６、ソー
ス電極１１８を形成する。

【００５０】この実施の形態の製造方法によって製造さ
れたマルチフィンガ型トランジスタも第１の実施の形態
のトランジスタと同様の効果を奏することは言うまでも
ない。

【００５１】このマルチフィンガ型電界効果トランジス
タは高周波電力増幅器を構成するトランジスタに用いら
れることが多い。これは、マルチフィンガ型電界効果ト
ランジスタは高周波領域における相互コンダクタンスの
低下を防止できるためである。

【００５２】上記第５の実施の形態においては、奇数番
目のトランジスタ素子のｐポケット領域１０６ａ、中間
濃度領域１０８ａを形成した後、偶数番目のトランジス
タ素子のｐポケット領域１０６ｂ，中間濃度領域１０８
ｂを形成したが、偶数番目のトランジスタ素子のｐポケ
ット領域１０６ｂ，中間濃度領域１０８ｂを先に形成し
ても良いことは言うまでもない。

【００５３】なお、上記実施の形態においてはｎチャネ
ルトランジスタについて説明したが、ｐチャネルトラン
ジスタについても同様である。

【００５４】上述したように上記第１乃至第５の実施の
形態のトランジスタは電力変換効率が良いため高周波電
力増幅器に使用することができる。高周波電力増幅器に
本発明のトランジスタを用いた場合を図５および図６を
参照して説明する。

【００５５】図５は、移動体通信装置の要部を説明する
ブロック図である。図中で３０はデジタルブロックであ
り、送信時においては、図示しないマイクロホンなどか
ら入力した送信すべきアナログ信号をデジタル信号に変
換し、このデジタル信号を信号処理技術により帯域圧縮
する。また受信時においては、受信したデジタル信号を
信号処理技術により帯域伸長し、これをアナログ信号に
変換し、図示しないスピーカを駆動する信号を出力する
ものである。３２は送信すべき信号を変調するミキサー
であり、デジタルブロック３０から入力した帯域圧縮さ
れデジタル信号を電圧制御発振器３４からの１．９ＭＨ
ｚの局部発振信号を用いてπ／４シフトＱＰＳＫ変調な
どを行い、この変調出力をＭＭＩＣとして実現されてい
る高周波電力増幅器３６へ出力する。高周波電力増幅器
３６で送信電力まで増幅された信号は、送受信を切り替
えるスイッチ３８を介してアンテナ４０へ伝搬し、この
アナテナが励振することにより信号が送信される。

【００５６】他方、受信の際には、アンテナ４０が受信
した信号がスイッチ３８を介して低雑音増幅器４２に入
力され、この低雑音増幅器４２により所望の信号レベル
に増幅された後、ミキサー４４に出力される。このミキ
サー４４は電圧制御発振器３４からの局部発振信号を用
いて受信信号を検波・復調し、これをデジタルブロック
３０に出力する。

【００５７】なお、図５において図示は省略するが、こ
の移動体通信装置にはキー入力をするためのキーボー
ド、１次電池または２次電池などを電源とする電源回路
なども備えている。また、この例では高周波電力増幅器
３６をＭＭＩＣで実現しているが、スイッチ３８、低雑
音増幅器４２等もこのＭＭＩＣに搭載してもよい。

【００５８】図６は上記高周波電力増幅器３６の細部を
示す回路図である。ミキサー３２からの変調された送信
信号は入力端子５０に供給される。この送信信号はイン
ピーダンス整合をとる周知のインピーダンス整合回路５
２を介して前段のＭＥＳＦＥＴ５４のゲートに供給され
る。このＭＥＳＦＥＴ５４のソースは接地されており、
ドレインにはチョークコイル５６を介して例えば３Ｖの
電源電位が供給されている。尚、この電源電位は移動体
通信装置に搭載する例えばリチウムイオン２次電池の供
給電圧に対応している。また、ＭＥＳＦＥＴ５４のドレ
インは前段と後段の間のインピーダンス整合をとる周知
の段間整合回路５８を介して後段のＭＥＳＦＥＴ６０の
ゲートに供給される。このＭＥＳＦＥＴ６０は前段のＭ
ＥＳＦＥＴ５４と同様に、ソースは接地され、ドレイン
にはチョークコイル６２を介して電源電位が供給されて
いる。また、後段のＭＥＳＦＥＴ６０のドレインはイン
ピーダンス整合をとる周知のインピーダンス整合回路６
４を介してスイッチ３８と接続する出力端子６６に接続
している。これらのＭＥＳＦＥＴ５４，６０には上述の
本発明の電界効果トランジスタが用いられる。

【００５９】尚、ここでは高周波電力増幅器を２段のＭ
ＥＳＦＥＴで構成した例を示したが、必要に応じて３段
以上の多段構成にしてもよい。この場合は前段のＭＥＳ
ＦＥＴ５４のドレインと後段のＭＥＳＦＥＴ６０のゲー
トの間に所望の数のＭＥＳＦＥＴを直前のＭＥＳＦＥＴ
のドレインと当該ＭＥＳＦＥＴのゲートを接続するよう
に設ければよい。また、このとき必要に応じて直前のＭ
ＥＳＦＥＴのドレインと当該ＭＥＳＦＥＴのゲートの間
に段間整合回路を設けてもよい。

【００６０】

【発明の効果】以上述べたように本発明の電界効果トラ
ンジスタによれば、ドレイン耐圧を可及的に高くするこ
とができるともに、ピンチオフ特性が劣化するのを可及
的に防止することができる。

【００６１】また本発明の高周波電力増幅回路によれ
ば、高い電力変換効率を得ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の構成を示す断面
図。

【図２】本発明の第２の実施の形態の製造工程断面図。

【図３】本発明の第３の実施の形態の製造工程断面図。

【図４】本発明の第４の実施の形態の構成を示す断面
図。

【図５】移動体通信端末装置の構成を示すブロック図。

【図６】本発明のトランジスタを用いた高周波電力増幅
回路の構成を示す回路図。

【図７】従来のｐポケット型ＭＥＳＦＥＴの構成を示す
断面図。

【図８】マルチフィンガ型トランジスタのレイアウトを
示す図。

【図９】本発明の第５の実施の形態の製造工程断面図。

【符号の説明】

１ 半絶縁性ＧａＡｓ基板 ２ チャネル領域 ４ ゲート電極 ５ 絶縁膜 ６ａ，６ｂ 中間濃度領域 ８ａ，８ｂ ｐポケット領域 １０ 側壁 １２ａ ドレイン領域 １２ｂ ソース領域 １４ａ ドレイン電極 １４ｂ ソース電極 ３０ デジタルブロック ３２ ミキサー ３４ 電圧制御発振器 ３６ 高周波電力増幅器 ３８ スイッチ ４０ アンテナ ４２ 低雑音増幅器 ４４ ミキサー ５０ 入力端子 ５２ インピーダンス整合回路 ５４ ＭＥＳＦＥＴ ５６ チョークコイル ５８ 整合回路 ６０ ＭＥＳＦＥＴ ６２ チョークコイル ６４ インピーダンス整合回路 ６６ 出力端子 ８１ 半絶縁性ＧａＡｓ基板 ８２ チャネル領域 ８４ ゲート電極 ８６ａ，８６ｂ 中間濃度層 ８８ａ，８８ｂ ｐポケット領域 ９０ 側壁 ９２ａ ドレイン領域 ９２ｂ ソース領域 ９４ａ ドレイン電極 ９４ｂ ソース電極

Claims (8)

【特許請求の範囲】
1. 【請求項１】半導体基板の表面領域に形成される第１導
   電型のチャネル領域と、 このチャネル領域上に形成されるゲート電極と、 このゲート電極の両側の前記半導体基板の領域のうちの
   一方の側の領域に、前記チャネル領域に接続するが前記
   ゲート電極の端部から離れるように形成される第１導電
   型のドレイン領域と、 前記ゲート電極の他方の側の領域に前記チャネル領域に
   接続するように形成される第１導電型のソース領域と、 前記ドレイン領域下の前記半導体基板に、前記半導体基
   板との接合面の前記チャネル領域側の端部が前記チャネ
   ル領域下にあるように形成される、前記第１導電型とは
   異なる第２導電型の第１の不純物領域と、 を備えていることを特徴とする電界効果トランジスタ。
2. 【請求項２】前記ソース領域下の前記半導体基板に、前
   記半導体基板との接合面の前記チャネル領域側の端部が
   前記ソース領域下にあるように形成される第２導電型の
   第２の不純物領域を更に備えていることを特徴とする請
   求項１記載の電界効果トランジスタ。
3. 【請求項３】前記ソース領域の不純物濃度は前記チャネ
   ル領域のそれよりも高く、前記ソース領域と前記チャネ
   ル領域との間の前記半導体基板に、前記ソース領域の不
   純物濃度よりも低く、前記チャネル領域の不純物濃度よ
   りも高い第１導電型の不純物濃度を有する第１の中間濃
   度領域が設けられていることを特徴とする請求項３記載
   の電界効果トランジスタ。
4. 【請求項４】前記ドレイン領域の不純物濃度は前記チャ
   ネル領域のそれよりも高く、前記ドレイン領域と前記チ
   ャネル領域との間の前記半導体基板に、前記ドレイン領
   域の不純物濃度よりも低く前記チャネル領域の不純物濃
   度よりも高い第１導電型の不純物濃度を有する第２の中
   間濃度領域が設けられていることを特徴とする請求項１
   乃至３のいずれかに記載の電界効果トランジスタ。
5. 【請求項５】半導体基板の表面領域に第１導電型のチャ
   ネル領域を形成する工程と、 前記チャネル領域上にゲート電極を形成する工程と、 前記半導体基板の表面の法線に対して第１の所定角度傾
   けて第１の不純物をイオン注入することにより前記半導
   体基板に第１導電型のソース領域およびドレイン領域を
   形成する工程と、 前記半導体基板の表面の法線に対して、前記ソース領域
   およびドレイン領域を形成する場合と逆方向に第２の所
   定角度傾けて第２の不純物をイオン注入することにより
   前記ソース領域およびドレイン領域よりも深い前記半導
   体基板の領域に前記第１導電型とは異なる第２導電型の
   第１および第２の不純物領域を形成する工程と、 を備えていることを特徴とする電界効果トランジスタの
   製造方法。
6. 【請求項６】前記ゲート電極を形成する工程は、 前記半導体基板にゲート電極材料の膜を形成する工程
   と、前記ゲート電極材料の膜上に絶縁膜を形成する工程
   と、 前記絶縁膜および前記ゲート電極材料の膜をパターニン
   グする工程と、 を備えていることを特徴とする請求項５記載の電界効果
   トランジスタの製造方法。
7. 【請求項７】請求項１乃至４のいずれかに記載の第１乃
   至第ｎ（≧２）の電界効果トランジスタを有し、 前記第１乃至第ｎの電界効果トランジスタの各々は、ド
   レインがチョークコイルを介して第１の電源に接続さ
   れ、ソースが第２の電源に接続され、 前記第１の電界効果トランジスタのゲートに入力信号を
   受け、 第ｉ（ｉ＝１，…ｎ−１）の電界効果トランジスタのド
   レインが第ｉ＋１の電界効果トランジスタのゲートに接
   続され、 前記第ｎの電界効果トランジスタのドレインから出力信
   号が出力されることを特徴とする高周波電力増幅器。
8. 【請求項８】半導体基板の表面領域に第１導電型のチャ
   ネル領域を複数個並列するように形成する工程と、 各チャネル領域上にゲート電極を形成する工程と、 並列するように形成された複数個のチャネル領域を一方
   の端から数えて奇数番目のチャネル領域または偶数番目
   のチャネル領域のうちの一方のチャネル領域を含む領域
   上を覆う第１のマスクを形成する工程と、 前記半導体基板の表面の法線に対して所定角度傾けて第
   １の不純物をイオン注入することにより前記半導体基板
   に前記第１導電型とは異なる第２導電型の第１の不純物
   領域を形成する工程と、 前記第１のマスクを除去した後、他方のチャネル領域を
   含む領域上を覆う第２のマスクを形成する工程と、 前記半導体基板の表面の法線に対して、前記第１の不純
   物領域を形成する場合と逆方向に所定角度傾けて第２の
   不純物をイオン注入することにより第２導電型の第２の
   不純物領域を形成する工程と、 前記第２のマスクを除去した後、第３の不純物をイオン
   注入することにより、前記第１および第２の不純物領域
   よりも浅い第１導電型のソース領域およびドレイン領域
   を形成する工程と、 を備えていることを特徴とする電界効果トランジスタの
   製造方法。