JPH10256149A - レジストパターンの形成方法 - Google Patents
レジストパターンの形成方法Info
- Publication number
- JPH10256149A JPH10256149A JP9082051A JP8205197A JPH10256149A JP H10256149 A JPH10256149 A JP H10256149A JP 9082051 A JP9082051 A JP 9082051A JP 8205197 A JP8205197 A JP 8205197A JP H10256149 A JPH10256149 A JP H10256149A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- film thickness
- resist
- resist film
- characteristic curve
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/7055—Exposure light control in all parts of the microlithographic apparatus, e.g. pulse length control or light interruption
- G03F7/70583—Speckle reduction, e.g. coherence control or amplitude/wavefront splitting
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】
【課題】レジスト特有の露光時の入射光と反射光の干渉
によって生ずる定在波に起因する下地基盤段差上部と下
部におけるレジストパターンの寸法変動を最小にするパ
ターン形成方法の提供。 【解決手段】段差を有する半導体基板にレジストを塗布
時に、レジスト膜厚のパターン寸法依存性を示した曲線
の極値の膜厚から略等間隔になるように、段差上部及び
下部のレジスト膜厚を合わせこみ、段差上部及び下部の
パターン寸法が等しくなるようにしている。
によって生ずる定在波に起因する下地基盤段差上部と下
部におけるレジストパターンの寸法変動を最小にするパ
ターン形成方法の提供。 【解決手段】段差を有する半導体基板にレジストを塗布
時に、レジスト膜厚のパターン寸法依存性を示した曲線
の極値の膜厚から略等間隔になるように、段差上部及び
下部のレジスト膜厚を合わせこみ、段差上部及び下部の
パターン寸法が等しくなるようにしている。
Description
【０００１】
【発明の属する技術分野】本発明は、レジストパターン
の形成方法に関し、特に、半導体集積回路を製造するプ
ロセスに含まれるリソグラフィ工程におけるフォトレジ
ストの塗布膜厚の設定方法に関する。
の形成方法に関し、特に、半導体集積回路を製造するプ
ロセスに含まれるリソグラフィ工程におけるフォトレジ
ストの塗布膜厚の設定方法に関する。
【０００２】
【従来の技術】半導体集積回路を形成するプロセスに含
まれる工程であるリソグラフィ工程では、半導体基板に
レジストを塗布し、縮小投影露光によりレチクルを介し
て光をレジストに照射し、その後、現像して、レジスト
の回路パターンを形成する。
まれる工程であるリソグラフィ工程では、半導体基板に
レジストを塗布し、縮小投影露光によりレチクルを介し
て光をレジストに照射し、その後、現像して、レジスト
の回路パターンを形成する。
【０００３】露光工程では、ｇ線（４３６ｎｍ）、ｉ線
（３６５ｎｍ）、ＫｒＦエキシマレーザー（２４８ｎ
ｍ）等の単一波長の光源を用いるため、半導体基板に塗
布されたレジスト膜内では、入射した光と下地基板から
反射した光が互いに干渉することにより定在波が生じ
る。
（３６５ｎｍ）、ＫｒＦエキシマレーザー（２４８ｎ
ｍ）等の単一波長の光源を用いるため、半導体基板に塗
布されたレジスト膜内では、入射した光と下地基板から
反射した光が互いに干渉することにより定在波が生じ
る。
【０００４】この定在波の影響のため、現像時間を一定
にして、下地基板上のレジストを現像すると、レジスト
パターン寸法は、レジストの膜厚に対して周期的に変化
する。
にして、下地基板上のレジストを現像すると、レジスト
パターン寸法は、レジストの膜厚に対して周期的に変化
する。
【０００５】このため、従来、レジストパターンの形成
において、レジスト膜厚に対するパターン寸法の周期変
動曲線の極値にレジスト膜厚を設定することで、本来の
塗布膜厚に対する微小な膜厚変化が生み出すレジスト感
度の不均一性を最小限に抑制する、という塗布膜厚設定
の方法が、一般的に用いられている。
において、レジスト膜厚に対するパターン寸法の周期変
動曲線の極値にレジスト膜厚を設定することで、本来の
塗布膜厚に対する微小な膜厚変化が生み出すレジスト感
度の不均一性を最小限に抑制する、という塗布膜厚設定
の方法が、一般的に用いられている。
【０００６】しかし、段差を有する下地基板に対して、
従来の塗布膜厚設定方法のように、段差のない基板にお
いてレジスト膜厚に対するパターン寸法の周期変動曲線
の極値になるように膜厚を決定した塗布回転数により、
レジストをスピン塗布すると、段差の上部（棚）及び下
部（底）におけるレジスト膜厚が同一とはならず、段差
の上部と下部におけるレジストパターンの寸法が異なっ
てしまう。
従来の塗布膜厚設定方法のように、段差のない基板にお
いてレジスト膜厚に対するパターン寸法の周期変動曲線
の極値になるように膜厚を決定した塗布回転数により、
レジストをスピン塗布すると、段差の上部（棚）及び下
部（底）におけるレジスト膜厚が同一とはならず、段差
の上部と下部におけるレジストパターンの寸法が異なっ
てしまう。
【０００７】このような問題を解決するための方法とし
て、従来より、いくつかの方法が提案されている。
て、従来より、いくつかの方法が提案されている。
【０００８】例えば特開平２−７５１５号公報には、段
差上部と段差下部領域のレジスト膜厚による感度傾向が
同一となるレジスト膜厚になるようレジスト膜厚を決定
し、かつ、現像中にウェハーに光を照射し、段差基板の
段差上部領域からの反射強度を検出して終点を検出し、
その時間の一次、二次関数として総現像を決定し段差上
部と下部の線幅バラツキ等を抑えるようにした方法が提
案されている。すなわち、この従来の方法は、段差上部
と段差下部のレジスト膜厚とレジストを除去するのに必
要な最低露光時間との関係を示すカーブが平行になる部
分で膜厚を決定し、更に段差上下部からの光の反射をモ
ニターし現像時間を決定するようにしたものである。
差上部と段差下部領域のレジスト膜厚による感度傾向が
同一となるレジスト膜厚になるようレジスト膜厚を決定
し、かつ、現像中にウェハーに光を照射し、段差基板の
段差上部領域からの反射強度を検出して終点を検出し、
その時間の一次、二次関数として総現像を決定し段差上
部と下部の線幅バラツキ等を抑えるようにした方法が提
案されている。すなわち、この従来の方法は、段差上部
と段差下部のレジスト膜厚とレジストを除去するのに必
要な最低露光時間との関係を示すカーブが平行になる部
分で膜厚を決定し、更に段差上下部からの光の反射をモ
ニターし現像時間を決定するようにしたものである。
【０００９】また、例えば特開平１−２５３９５５号公
報には、孤立ラインの寸法を段差の上下で等しくするた
めに、段差を、λ／２ｎ（λ：露光光源の波長、ｎ：レ
ジストの屈折率）とする方法が提案されている。この方
法は、例えばＮウェルとＰウェルとの段差がλ／２ｎの
整数倍となっているので、写真製版次のレジスト膜厚が
異なる場所でも均一な寸法のパターンが得ることがで
き、ＰｃｈとＮｃｈのゲート寸法が同じ半導体装置を得
ることができるようにしたものである。
報には、孤立ラインの寸法を段差の上下で等しくするた
めに、段差を、λ／２ｎ（λ：露光光源の波長、ｎ：レ
ジストの屈折率）とする方法が提案されている。この方
法は、例えばＮウェルとＰウェルとの段差がλ／２ｎの
整数倍となっているので、写真製版次のレジスト膜厚が
異なる場所でも均一な寸法のパターンが得ることがで
き、ＰｃｈとＮｃｈのゲート寸法が同じ半導体装置を得
ることができるようにしたものである。
【００１０】さらに、例えば特開平３−２１１８５８号
公報には、定在波効果によるレジストパターンの変形防
止のため、素子分離領域の主面及び素子形成領域の主面
の段差をλ／２ｎとする方法が提案されている。
公報には、定在波効果によるレジストパターンの変形防
止のため、素子分離領域の主面及び素子形成領域の主面
の段差をλ／２ｎとする方法が提案されている。
【００１１】また、ＡＲＣ（Ａｎｔｉ Ｒｅｆｒａｃｔ
ｉｖｅ Ｃｏａｔｉｎｇ）層を下地基板に形成し、その
上にレジストを塗布し、露光時に反射光を抑制し、段差
上下におけるパターンの寸法変動を抑制するようにした
方法も用いられている。
ｉｖｅ Ｃｏａｔｉｎｇ）層を下地基板に形成し、その
上にレジストを塗布し、露光時に反射光を抑制し、段差
上下におけるパターンの寸法変動を抑制するようにした
方法も用いられている。
【００１２】
【発明が解決しようとする課題】上記した従来の塗布膜
厚設定方法のように、段差のない基板においてレジスト
膜厚に対するパターン寸法の周期変動曲線の極値になる
ように膜厚を決定した塗布回転数によりレジストをスピ
ン塗布すると、段差の上部及び下部におけるレジスト膜
厚が同一とはならず、その結果、図５（ａ）、図５
（ｂ）に示すように、段差上部５０１と段差下部５０２
におけるレジストパターンの寸法が異なってしまう。こ
のため、基板の段差部分におけるレジスト寸法の変化を
最小にする方法が必要である。
厚設定方法のように、段差のない基板においてレジスト
膜厚に対するパターン寸法の周期変動曲線の極値になる
ように膜厚を決定した塗布回転数によりレジストをスピ
ン塗布すると、段差の上部及び下部におけるレジスト膜
厚が同一とはならず、その結果、図５（ａ）、図５
（ｂ）に示すように、段差上部５０１と段差下部５０２
におけるレジストパターンの寸法が異なってしまう。こ
のため、基板の段差部分におけるレジスト寸法の変化を
最小にする方法が必要である。
【００１３】また上記特開平２−７５１５号公報におい
ては、図６に示すように、段差上部と段差下部のレジス
ト膜厚とレジストを除去するのに必要な最低露光時間と
の関係を示すカーブが平行になる部分で膜厚を決定し
（例えば図６のＡが膜厚設定ポイント）、更に、図７に
示すように、段差の上部からの光の反射をモニターし現
像時間を決定する。なお、図７は、ある波長での反射光
強度に対して現像中のレジストプロファイルの関係を示
すグラフである。
ては、図６に示すように、段差上部と段差下部のレジス
ト膜厚とレジストを除去するのに必要な最低露光時間と
の関係を示すカーブが平行になる部分で膜厚を決定し
（例えば図６のＡが膜厚設定ポイント）、更に、図７に
示すように、段差の上部からの光の反射をモニターし現
像時間を決定する。なお、図７は、ある波長での反射光
強度に対して現像中のレジストプロファイルの関係を示
すグラフである。
【００１４】しかし、この方法では、段差上部と下部の
カーブは同じレジストを用いているために、レジスト膜
厚に対して広範囲にわたって平行になるために、膜厚の
決定が困難である。
カーブは同じレジストを用いているために、レジスト膜
厚に対して広範囲にわたって平行になるために、膜厚の
決定が困難である。
【００１５】さらに、孤立ラインの寸法を段差上下で等
しくするために、段差をλ／２ｎ（λ：露光光源の波
長、ｎ：レジストの屈折率）とする上記特開平１−２５
３９５５号公報に提案される方法や、定在波効果による
レジストパターンの変形防止のため素子分離領域の主面
及び素子形成領域の主面の段差をλ／２ｎとする上記特
開平３−２１１８５８号公報に提案される方法では、半
導体基板の段差がレジストによって決定されるために、
様々な段差を有する半導体基板に対しては適用できな
い。
しくするために、段差をλ／２ｎ（λ：露光光源の波
長、ｎ：レジストの屈折率）とする上記特開平１−２５
３９５５号公報に提案される方法や、定在波効果による
レジストパターンの変形防止のため素子分離領域の主面
及び素子形成領域の主面の段差をλ／２ｎとする上記特
開平３−２１１８５８号公報に提案される方法では、半
導体基板の段差がレジストによって決定されるために、
様々な段差を有する半導体基板に対しては適用できな
い。
【００１６】そして、上記したＡＲＣを用いる方法で
は、段差部におけるパターンの寸法変動は抑制できる
が、ＡＲＣ上のディフェクトによる歩留りの低下、エッ
チング時の寸法バラツキ等を招くことになり、特に微細
なパターン形成を必要とする半導体装置には致命的であ
る。
は、段差部におけるパターンの寸法変動は抑制できる
が、ＡＲＣ上のディフェクトによる歩留りの低下、エッ
チング時の寸法バラツキ等を招くことになり、特に微細
なパターン形成を必要とする半導体装置には致命的であ
る。
【００１７】このため、段差部におけるパターン寸法の
変化を最小にする単層レジストプロセスが要請されるに
至っている。
変化を最小にする単層レジストプロセスが要請されるに
至っている。
【００１８】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、レジスト特有の
露光時の入射光と反射光の干渉によって生ずる定在波に
起因する下地基板段差上部と下部におけるレジストパタ
ーンの寸法変動を最小にするレジストパターンの形成方
法を提供することにある。本発明は、上記目的の達成に
加えて、所望のレジストパターンを得ることができ、寸
法精度が向上し、半導体装置の電気的特性の向上を可能
としたレジストパターンの形成方法を提供することもそ
の目的としている。
てなされたものであって、その目的は、レジスト特有の
露光時の入射光と反射光の干渉によって生ずる定在波に
起因する下地基板段差上部と下部におけるレジストパタ
ーンの寸法変動を最小にするレジストパターンの形成方
法を提供することにある。本発明は、上記目的の達成に
加えて、所望のレジストパターンを得ることができ、寸
法精度が向上し、半導体装置の電気的特性の向上を可能
としたレジストパターンの形成方法を提供することもそ
の目的としている。
【００１９】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、段差を有する半導体基板にレジストを塗
布し、その後露光及び現像を行うことからなる段差の上
部及び下部における線幅の実質上一定なレジストパター
ンを形成するための方法であって、孤立ラインのパター
ン寸法のレジスト膜厚依存性を示した曲線の極大値、も
しくは膜厚から等間隔になるように段差上部及び下部の
レジスト膜厚を合わせこみ、前記段差上部及び下部の孤
立ラインのパターン寸法が等しくなるようにしたことを
特徴とする。
め、本発明は、段差を有する半導体基板にレジストを塗
布し、その後露光及び現像を行うことからなる段差の上
部及び下部における線幅の実質上一定なレジストパター
ンを形成するための方法であって、孤立ラインのパター
ン寸法のレジスト膜厚依存性を示した曲線の極大値、も
しくは膜厚から等間隔になるように段差上部及び下部の
レジスト膜厚を合わせこみ、前記段差上部及び下部の孤
立ラインのパターン寸法が等しくなるようにしたことを
特徴とする。
【００２０】また、本発明においては、密なラインパタ
ーンのパターン寸法のレジスト膜厚依存性を示した曲線
の極大値もしくは極小値の膜厚から等間隔になるように
段差上部及び下部のレジスト膜厚を合わせこみ、段差上
部及び段差下部の密なラインパターンのパターン寸法が
等しくなるようにしたことを特徴とする。
ーンのパターン寸法のレジスト膜厚依存性を示した曲線
の極大値もしくは極小値の膜厚から等間隔になるように
段差上部及び下部のレジスト膜厚を合わせこみ、段差上
部及び段差下部の密なラインパターンのパターン寸法が
等しくなるようにしたことを特徴とする。
【００２１】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。図１は、本発明の実施の形態を説明するた
めの段差を有する半導体装置を模式的に示した説明図で
ある。本発明のレジストのパターン形成方法は、その好
ましい実施の形態において、図１に示すように、段差を
有する半導体装置の段差上部１０３のレジスト膜１０１
の膜厚ａと、段差下部１０３の膜厚ｂを、レジスト膜厚
に対するパターン寸法の変動曲線を示した図２におい
て、レジスト膜厚による寸法変動曲線の極値になる膜厚
をｔとした場合に、同曲線の極値の膜厚ｔから等間隔、
すなわち｜ｂ−ｔ｜＝｜ｔ−ａ｜となるように決定す
る。なお、図２において、横軸はレジスト膜厚（μ
ｍ）、縦軸はＣＤ（Ｃritical Ｄimention；短寸法、パ
ターン線幅・間隔等を示す寸法値、微小寸法ともいう）
を示している。
に説明する。図１は、本発明の実施の形態を説明するた
めの段差を有する半導体装置を模式的に示した説明図で
ある。本発明のレジストのパターン形成方法は、その好
ましい実施の形態において、図１に示すように、段差を
有する半導体装置の段差上部１０３のレジスト膜１０１
の膜厚ａと、段差下部１０３の膜厚ｂを、レジスト膜厚
に対するパターン寸法の変動曲線を示した図２におい
て、レジスト膜厚による寸法変動曲線の極値になる膜厚
をｔとした場合に、同曲線の極値の膜厚ｔから等間隔、
すなわち｜ｂ−ｔ｜＝｜ｔ−ａ｜となるように決定す
る。なお、図２において、横軸はレジスト膜厚（μ
ｍ）、縦軸はＣＤ（Ｃritical Ｄimention；短寸法、パ
ターン線幅・間隔等を示す寸法値、微小寸法ともいう）
を示している。
【００２２】本発明の実施の形態において、膜厚の決め
方は、レジストを塗布した基板の断面を電子顕微鏡によ
り観察し、段差上部、及び段差下部のレジスト膜厚を測
定し、図２に示したような特性曲線を参照して、段差上
部、及び段差下部におけるパターン寸法が等しくなるよ
うな膜厚になるように、スピン塗布時の回転数を決定す
ることによる。
方は、レジストを塗布した基板の断面を電子顕微鏡によ
り観察し、段差上部、及び段差下部のレジスト膜厚を測
定し、図２に示したような特性曲線を参照して、段差上
部、及び段差下部におけるパターン寸法が等しくなるよ
うな膜厚になるように、スピン塗布時の回転数を決定す
ることによる。
【００２３】なお、本発明の実施の形態において、レジ
ストとは、ｇ線、ｉ線、ＫｒＦエキシマレーザーもしく
はＡｒＦエキシマレーザー用レジストを指す。
ストとは、ｇ線、ｉ線、ＫｒＦエキシマレーザーもしく
はＡｒＦエキシマレーザー用レジストを指す。
【００２４】上記したように、本発明の実施の形態によ
れば、段差を有する半導体装置の段差上部のレジスト膜
厚と段差下部のレジスト膜厚を、レジスト膜厚による寸
法変動曲線の極値から略等間隔になるように決定するた
め、段差上部、段差下部におけるパターンの寸法変化が
最小とされたレジストパターンを得ることができる。
れば、段差を有する半導体装置の段差上部のレジスト膜
厚と段差下部のレジスト膜厚を、レジスト膜厚による寸
法変動曲線の極値から略等間隔になるように決定するた
め、段差上部、段差下部におけるパターンの寸法変化が
最小とされたレジストパターンを得ることができる。
【００２５】
【実施例】次に上記した本発明の実施の形態について更
に詳細に説明すべく、本発明の各種実施例について図面
を参照して説明する。
に詳細に説明すべく、本発明の各種実施例について図面
を参照して説明する。
【００２６】図３に、以下に説明する本発明の第１、第
２の実施例で用いた、ＫｒＦエキシマレーザー用レジス
トのレジスト膜厚によるパターン寸法（ＣＤ；Ｃritica
l Ｄimention）の変動曲線を示す。図３を参照すると、
この変動曲線の極小値のレジスト膜厚は０．６６μｍ、
極大値のレジスト膜厚は０．７１μｍであり、半導体装
置における段差の高さは０．０３μｍである。
２の実施例で用いた、ＫｒＦエキシマレーザー用レジス
トのレジスト膜厚によるパターン寸法（ＣＤ；Ｃritica
l Ｄimention）の変動曲線を示す。図３を参照すると、
この変動曲線の極小値のレジスト膜厚は０．６６μｍ、
極大値のレジスト膜厚は０．７１μｍであり、半導体装
置における段差の高さは０．０３μｍである。
【００２７】［実施例１］本発明の実施例１として、上
記レジストを用いて、膜厚による寸法変動曲線の極大値
から等間隔になるように段差上部（図１の１０３）での
レジスト膜厚が０．６９５μｍ、段差下部（図１の１０
４）での膜厚が０．７２５μｍになるような回転数でス
ピン塗布し、半導体基板（図１の１０２）上に、レジス
ト膜を形成し、孤立ラインを描いたレチクルを通してＫ
ｒＦエキシマステッパーにより露光し、２．３８％テト
ラメチルアンモニウムハイドロオキサイト（ＴＭＡＨ）
により、６０秒間現像したところ、図４（ａ）に示すよ
うな、段差部における寸法変動が抑制されたパターン
（孤立パターン）が得られた。
記レジストを用いて、膜厚による寸法変動曲線の極大値
から等間隔になるように段差上部（図１の１０３）での
レジスト膜厚が０．６９５μｍ、段差下部（図１の１０
４）での膜厚が０．７２５μｍになるような回転数でス
ピン塗布し、半導体基板（図１の１０２）上に、レジス
ト膜を形成し、孤立ラインを描いたレチクルを通してＫ
ｒＦエキシマステッパーにより露光し、２．３８％テト
ラメチルアンモニウムハイドロオキサイト（ＴＭＡＨ）
により、６０秒間現像したところ、図４（ａ）に示すよ
うな、段差部における寸法変動が抑制されたパターン
（孤立パターン）が得られた。
【００２８】［実施例２］次に本発明の実施例２とし
て、上記レジストを用いて、膜厚による寸法変動曲線の
極大値から等間隔になるように段差上部（図１の１０
３）でのレジスト膜厚が０．６４５μｍ、段差下部（図
１の１０４）での膜厚が０．６７５μｍになるような回
転数でスピン塗布し、前記実施例１と同工程を経たとこ
ろ、図４（ｂ）に示すような、段差部における寸法変動
が抑制されたパターンが得られた。
て、上記レジストを用いて、膜厚による寸法変動曲線の
極大値から等間隔になるように段差上部（図１の１０
３）でのレジスト膜厚が０．６４５μｍ、段差下部（図
１の１０４）での膜厚が０．６７５μｍになるような回
転数でスピン塗布し、前記実施例１と同工程を経たとこ
ろ、図４（ｂ）に示すような、段差部における寸法変動
が抑制されたパターンが得られた。
【００２９】［実施例３］本発明の実施例３として、上
記レジストを用いて、膜厚による寸法変動曲線の極大値
から等間隔になるように段差上部でのレジスト膜厚が
０．６９５μｍ、段差下部での膜厚が０．７２５μｍに
なるような回転数でスピン塗布し、密パターンを描いた
レチクルを通してＫｒＦエキシマステッパーにより露光
し、前記実施例１と同工程を経たところ、図４（ｃ）に
示すような、段差部における寸法変動が抑制されたパタ
ーンが得られた。
記レジストを用いて、膜厚による寸法変動曲線の極大値
から等間隔になるように段差上部でのレジスト膜厚が
０．６９５μｍ、段差下部での膜厚が０．７２５μｍに
なるような回転数でスピン塗布し、密パターンを描いた
レチクルを通してＫｒＦエキシマステッパーにより露光
し、前記実施例１と同工程を経たところ、図４（ｃ）に
示すような、段差部における寸法変動が抑制されたパタ
ーンが得られた。
【００３０】［実施例４］本発明の実施例４として、上
記レジストを用いて、膜厚による寸法変動曲線の極大値
から等間隔になるように段差上部でのレジスト膜厚が
０．６４５μｍ、段差下部での膜厚が０．６７５μｍに
なるような回転数でスピン塗布し、孤立ラインを描いた
レチクルを通してＫｒＦエキシマステッパーにより露光
し、前記実施例１と同工程を経たところ、図４（ｄ）に
示すような、段差部における寸法変動が抑制されたパタ
ーンが得られた。
記レジストを用いて、膜厚による寸法変動曲線の極大値
から等間隔になるように段差上部でのレジスト膜厚が
０．６４５μｍ、段差下部での膜厚が０．６７５μｍに
なるような回転数でスピン塗布し、孤立ラインを描いた
レチクルを通してＫｒＦエキシマステッパーにより露光
し、前記実施例１と同工程を経たところ、図４（ｄ）に
示すような、段差部における寸法変動が抑制されたパタ
ーンが得られた。
【００３１】
【発明の効果】以上説明したように、本発明のレジスト
のパターン形成方法によれば、段差部におけるレジスト
パターンの寸法変動をほぼ完全に解消することができ、
段差部のくびれが最小のレジストパターンを得ることが
できる、という効果を奏する。
のパターン形成方法によれば、段差部におけるレジスト
パターンの寸法変動をほぼ完全に解消することができ、
段差部のくびれが最小のレジストパターンを得ることが
できる、という効果を奏する。
【００３２】本発明によれば、その寸法精度は、レジス
ト膜厚に対するパターン寸法の周期変動曲線の極値にな
るように膜厚を決定した塗布回転数によってレジストを
スピン塗布した場合よりも、概ね２０％以上の向上を図
ることができる。
ト膜厚に対するパターン寸法の周期変動曲線の極値にな
るように膜厚を決定した塗布回転数によってレジストを
スピン塗布した場合よりも、概ね２０％以上の向上を図
ることができる。
【００３３】そして、本発明は、特に微細パターン形成
に対して、その作用効果が大きく、くびれが最小のフォ
トレジストパターンを再現性よく安定に形成することが
できる。
に対して、その作用効果が大きく、くびれが最小のフォ
トレジストパターンを再現性よく安定に形成することが
できる。
【図１】本発明の実施の形態を説明するための図であ
り、半導体装置における段差部の断面図である。
り、半導体装置における段差部の断面図である。
【図２】本発明の実施の形態を説明するための図であ
り、レジスト膜厚に対する寸法変動曲線を示す図であ
る。
り、レジスト膜厚に対する寸法変動曲線を示す図であ
る。
【図３】本発明の実施例を説明するための図であり、レ
ジストのレジスト膜厚に対する寸法変動曲線を示す図で
ある。
ジストのレジスト膜厚に対する寸法変動曲線を示す図で
ある。
【図４】（ａ）は、実施例１によるレジストの孤立パタ
ーンの平面図である。（ｂ）は、実施例２によるレジス
トの孤立パターンの平面図である。（ｃ）は、実施例３
によるレジストの孤立パターンの平面図である。（ｄ）
は、実施例４によるレジストの孤立パターンの平面図で
ある。
ーンの平面図である。（ｂ）は、実施例２によるレジス
トの孤立パターンの平面図である。（ｃ）は、実施例３
によるレジストの孤立パターンの平面図である。（ｄ）
は、実施例４によるレジストの孤立パターンの平面図で
ある。
【図５】（ａ）は、従来のパターン形成方法によるレジ
ストの孤立パターンの平面図である。（ｂ）は、従来の
パターン形成方法によるレジストの密なラインパターン
の平面図である。
ストの孤立パターンの平面図である。（ｂ）は、従来の
パターン形成方法によるレジストの密なラインパターン
の平面図である。
【図６】レジスト膜厚とレジスト感度の関係を示した図
である。
である。
【図７】反射光強度に対する現像中のレジストプロファ
イルを示した図である。
イルを示した図である。
１０１ レジスト膜 １０２ シリコン基板 １０３ 段差上部 １０４ 段差下部 １０５ 段差上部のレジスト膜厚 １０６ 段差下部のレジスト膜厚 ４０３ 孤立パターン ４０４ 密なラインパターン ５０１ 段差上部 ５０２ 段差下部 ５０３ 孤立パターン ５０４ 密なラインパターン
Claims (6)
- 【請求項１】段差上部及び段差下部のレジスト膜厚を、
パターン寸法の変動のレジスト膜厚依存性について予め
取得された特性曲線データに基づき、前記特性曲線にお
いて寸法変動の底又は頂に対応したレジスト膜厚を挟ん
で、該レジスト膜厚から略等距離となるような第１、第
２のレジスト膜厚に、それぞれ設定し、前記段差上部及
び前記段差下部のパターン寸法が略等しくなるようにし
た、ことを特徴とするレジストパターンの形成方法。 - 【請求項２】段差を有する半導体基板にレジストを塗布
し、その後、露光及び現像を行い、段差の上部及び下部
における線幅の実質上一定なレジストパターンを形成す
るための方法であって、 孤立ラインのパターン寸法のレジスト膜厚依存性を示し
た特性曲線の極値に対応した膜厚から略等間隔になるよ
うに段差の上部及び下部のレジスト膜厚を合わせこみ、
前記段差の上部及び下部の孤立ラインのパターン寸法が
等しくなるようにしたことを特徴とするレジストパター
ンの形成方法。 - 【請求項３】孤立ラインのパターン寸法のレジスト膜厚
依存性を示した特性曲線の極大値もしくは極小値に対応
した膜厚から略等間隔となるように段差の上部及び下部
のレジスト膜厚を合わせこむ、ことを特徴とする請求項
２記載のレジストパターンの形成方法。 - 【請求項４】段差を有する半導体基板にレジストを塗布
し、その後、露光及び現像を行い、段差の上部及び下部
における線幅の実質上一定なレジストパターンを形成す
るための方法であって、 密なラインパターンのパターン寸法のレジスト膜厚依存
性を示した特性曲線の極値に対応した膜厚から略等間隔
となるように段差の上部及び下部のレジスト膜厚を合わ
せこみ、前記段差の上部及び下部の密なラインパターン
のパターン寸法が等しくなるようにした、ことを特徴と
するレジストパターンの形成方法。 - 【請求項５】密なラインパターンのパターン寸法のレジ
スト膜厚依存性を示した特性曲線の極値もしくは極小値
に対応した膜厚から略等間隔となるように段差の上部及
び下部のレジスト膜厚を合わせこむことを特徴とする請
求項４記載のレジストパターンの形成方法。 - 【請求項６】段差上部及び段差下部のレジスト膜厚を、
パターンの短寸法（ＣＤ）の変動とレジスト膜厚との関
係について予め取得された特性曲線データを参照して、
前記特性曲線において寸法変動の底又は頂に対応したレ
ジスト膜厚を間に挟んで、前記段差上部及び前記段差下
部の前記パターンの短寸法が略等しくなるような値にそ
れぞれ設定し、スピン塗布回転数を決定する、ことを特
徴とするレジストパターンの形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9082051A JPH10256149A (ja) | 1997-03-14 | 1997-03-14 | レジストパターンの形成方法 |
| US09/041,656 US5965310A (en) | 1997-03-14 | 1998-03-13 | Process of patterning photo resist layer extending over step of underlying layer without deformation of pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9082051A JPH10256149A (ja) | 1997-03-14 | 1997-03-14 | レジストパターンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256149A true JPH10256149A (ja) | 1998-09-25 |
Family
ID=13763723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9082051A Pending JPH10256149A (ja) | 1997-03-14 | 1997-03-14 | レジストパターンの形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5965310A (ja) |
| JP (1) | JPH10256149A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018043262A1 (ja) * | 2016-08-31 | 2018-03-08 | 富士フイルム株式会社 | パターン形成方法、積層体の製造方法および電子デバイスの製造方法 |
| JP2021004920A (ja) * | 2019-06-25 | 2021-01-14 | Hoya株式会社 | マスクブランク、転写用マスクの製造方法、及び半導体デバイスの製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6410194B1 (en) * | 1999-02-04 | 2002-06-25 | Tokyo Electron Limited | Resist film forming method and resist coating apparatus |
| US7745425B2 (en) * | 2002-02-07 | 2010-06-29 | The Trustees Of Columbia University In The City Of New York | Non-irritating compositions containing zinc salts |
| WO2003066001A2 (en) | 2002-02-07 | 2003-08-14 | The Trustees Of Columbia University In The City Of New York | Zinc salt compositions for the prevention of mucosal irritation from spermicides and microbicides |
| US20080274360A1 (en) * | 2007-05-04 | 2008-11-06 | General Electric Company | Polyaryl ether ketone - polycarbonate copolymer blends |
| CN108732869B (zh) * | 2018-04-20 | 2020-08-21 | 上海华力微电子有限公司 | 一种调试关键尺寸均匀性的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01253955A (ja) * | 1988-04-01 | 1989-10-11 | Mitsubishi Electric Corp | 半導体装置 |
| JPH027515A (ja) * | 1988-06-27 | 1990-01-11 | General Signal Japan Kk | レジスト模様を形成する方法 |
| JPH03211858A (ja) * | 1990-01-17 | 1991-09-17 | Sony Corp | 半導体装置 |
| KR970006931B1 (ko) * | 1993-11-25 | 1997-04-30 | 현대전자산업 주식회사 | 포토레지스트 패턴 형성방법 |
| JPH0822947A (ja) * | 1994-07-07 | 1996-01-23 | Fujitsu Ltd | パターン形成方法及び半導体装置の製造方法 |
-
1997
- 1997-03-14 JP JP9082051A patent/JPH10256149A/ja active Pending
-
1998
- 1998-03-13 US US09/041,656 patent/US5965310A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018043262A1 (ja) * | 2016-08-31 | 2018-03-08 | 富士フイルム株式会社 | パターン形成方法、積層体の製造方法および電子デバイスの製造方法 |
| JPWO2018043262A1 (ja) * | 2016-08-31 | 2019-04-18 | 富士フイルム株式会社 | パターン形成方法、積層体の製造方法および電子デバイスの製造方法 |
| JP2021004920A (ja) * | 2019-06-25 | 2021-01-14 | Hoya株式会社 | マスクブランク、転写用マスクの製造方法、及び半導体デバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5965310A (en) | 1999-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10012898B2 (en) | EUV mask for monitoring focus in EUV lithography | |
| US6262435B1 (en) | Etch bias distribution across semiconductor wafer | |
| JP4567110B2 (ja) | 装置能力測定による近接効果測定方法及び装置 | |
| US6255125B1 (en) | Method and apparatus for compensating for critical dimension variations in the production of a semiconductor wafer | |
| JP2002122977A (ja) | フォトマスクの作成法、フォトマスク、並びに露光方法 | |
| JP2002075857A (ja) | レジストパタン形成方法 | |
| JPH10256149A (ja) | レジストパターンの形成方法 | |
| JP2002203768A (ja) | 露光方法、露光システム及び記録媒体 | |
| JP3177948B2 (ja) | 露光用フォトマスク | |
| JP3757551B2 (ja) | マスクパターン作成方法およびこの方法により形成されたマスク | |
| JPH09218500A (ja) | レジストパターンの作製方法 | |
| US6235440B1 (en) | Method to control gate CD | |
| US6345210B1 (en) | Method of using critical dimension mapping to qualify a reticle used in integrated circuit fabrication | |
| JP2693805B2 (ja) | レチクル及びこれを用いたパターン形成方法 | |
| JP2000066367A (ja) | フォトマスクおよびレジストパターン形成方法 | |
| JPH0468352A (ja) | 位相シフト層を有するフォトマスク及びその製造方法 | |
| JPH0619115A (ja) | 投影露光装置用マスク | |
| JP3422054B2 (ja) | 光学マスクおよびその製造方法 | |
| JP2705614B2 (ja) | フォトレジストパターンの予測方法 | |
| US6531264B1 (en) | Integrated circuit manufacture | |
| JP3241809B2 (ja) | 位相シフト層を有するフォトマスクの製造方法 | |
| JP2001092107A (ja) | マスクパターン補正方法とそれを用いた露光用マスク | |
| JP3837846B2 (ja) | 半導体装置の製造方法 | |
| JPH04239116A (ja) | 半導体装置の製造方法 | |
| KR100772784B1 (ko) | 이유브이 노광 공정용 위상반전 마스크 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991102 |