JPH10242327A - セラミックパッケージの電極構造及びその製造方法 - Google Patents
セラミックパッケージの電極構造及びその製造方法Info
- Publication number
- JPH10242327A JPH10242327A JP9044209A JP4420997A JPH10242327A JP H10242327 A JPH10242327 A JP H10242327A JP 9044209 A JP9044209 A JP 9044209A JP 4420997 A JP4420997 A JP 4420997A JP H10242327 A JPH10242327 A JP H10242327A
- Authority
- JP
- Japan
- Prior art keywords
- electrode base
- base conductor
- plating
- electrode
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 半田接合部のボイド切れの発生率を低減す
る。 【解決手段】 アルミナパッケージ１０とその表面に印
刷されたＷ，Ｍｏ等の電極下地導体１１とを同時焼成し
た後、電極下地導体１１の表面を例えば研磨紙やバフ等
により研磨して、該表面の金属粒子の凹凸を少なくす
る。この後、電極下地導体１１の表面に無電解Ｎｉめっ
きでＮｉめっき被膜１２を形成する。この際、電極下地
導体１１の表面は研磨により凹凸が少なくなっているた
め、電極下地導体１１の表面にめっき液がトラップされ
難くなり、Ｎｉめっき被膜１２と電極下地導体１１の表
面との間にめっき液が残留することが防がれる。そし
て、Ｎｉめっき被膜１２を熱処理（シンター処理）した
後、このＮｉめっき被膜１２の表面に無電解Ａｕめっき
でＡｕめっき被膜１３を形成し、シンター処理する。こ
のようにして作製した電極１４にＩＣチップ１５をリフ
ロー半田付けする。
る。 【解決手段】 アルミナパッケージ１０とその表面に印
刷されたＷ，Ｍｏ等の電極下地導体１１とを同時焼成し
た後、電極下地導体１１の表面を例えば研磨紙やバフ等
により研磨して、該表面の金属粒子の凹凸を少なくす
る。この後、電極下地導体１１の表面に無電解Ｎｉめっ
きでＮｉめっき被膜１２を形成する。この際、電極下地
導体１１の表面は研磨により凹凸が少なくなっているた
め、電極下地導体１１の表面にめっき液がトラップされ
難くなり、Ｎｉめっき被膜１２と電極下地導体１１の表
面との間にめっき液が残留することが防がれる。そし
て、Ｎｉめっき被膜１２を熱処理（シンター処理）した
後、このＮｉめっき被膜１２の表面に無電解Ａｕめっき
でＡｕめっき被膜１３を形成し、シンター処理する。こ
のようにして作製した電極１４にＩＣチップ１５をリフ
ロー半田付けする。
Description
【０００１】
【発明の属する技術分野】本発明は、セラミックパッケ
ージにＩＣチップ、プリントボード等を半田で接続する
ためのセラミックパッケージの電極構造及びその製造方
法に関するものである。
ージにＩＣチップ、プリントボード等を半田で接続する
ためのセラミックパッケージの電極構造及びその製造方
法に関するものである。
【０００２】
【従来の技術】例えば、アルミナパッケージの電極は、
アルミナグリーンシートに電極パターンをタングステ
ン、モリブデン等の高融点金属のペーストにより印刷
し、この電極パターンをアルミナグリーンシートの積層
体と１５００〜１６００℃で同時焼成して形成される。
この場合、電極の表面が高融点金属のままでは半田付け
が困難であるため、電極下地導体となる高融点金属の表
面に、半田付け性を確保するためのＮｉめっき被膜を無
電解めっき法で形成し、更にその上にＡｕめっき被膜を
無電解めっき法で形成している。
アルミナグリーンシートに電極パターンをタングステ
ン、モリブデン等の高融点金属のペーストにより印刷
し、この電極パターンをアルミナグリーンシートの積層
体と１５００〜１６００℃で同時焼成して形成される。
この場合、電極の表面が高融点金属のままでは半田付け
が困難であるため、電極下地導体となる高融点金属の表
面に、半田付け性を確保するためのＮｉめっき被膜を無
電解めっき法で形成し、更にその上にＡｕめっき被膜を
無電解めっき法で形成している。
【０００３】このアルミナパッケージの電極部にＩＣチ
ップを半田付けする場合には、ＩＣチップの電極部に半
球突起状の半田バンプを形成し、この半田バンプをアル
ミナパッケージの電極部に位置合わせした状態でリフロ
ー炉で加熱してリフロー半田付けするようにしている。
ップを半田付けする場合には、ＩＣチップの電極部に半
球突起状の半田バンプを形成し、この半田バンプをアル
ミナパッケージの電極部に位置合わせした状態でリフロ
ー炉で加熱してリフロー半田付けするようにしている。
【０００４】
【発明が解決しようとする課題】ところで、電極下地導
体は、金属粒子を含むペーストを印刷・焼成して形成さ
れるため、焼成後の電極下地導体の表面には、金属粒子
によって微小な凹凸が無数に形成される。このため、電
極下地導体の表面に無電解めっき法でめっき被膜を形成
する過程で、電極下地導体の表面の金属粒子の凹凸に微
量のめっき液がトラップされた状態で、該電極下地導体
の表面にめっき被膜が形成され、これによってめっき被
膜と電極下地導体の表面との間にめっき液が残留した状
態となる。
体は、金属粒子を含むペーストを印刷・焼成して形成さ
れるため、焼成後の電極下地導体の表面には、金属粒子
によって微小な凹凸が無数に形成される。このため、電
極下地導体の表面に無電解めっき法でめっき被膜を形成
する過程で、電極下地導体の表面の金属粒子の凹凸に微
量のめっき液がトラップされた状態で、該電極下地導体
の表面にめっき被膜が形成され、これによってめっき被
膜と電極下地導体の表面との間にめっき液が残留した状
態となる。
【０００５】このようなアルミナパッケージの電極部に
ＩＣチップ等をリフロー半田付けする際に、リフロー炉
内でアルミナパッケージの電極部も加熱されるため、め
っき被膜の内側にトラップされているめっき液が気化し
て、ＩＣチップの電極部の溶融した半田接合部内に多数
のボイドが形成される。このため、ＩＣチップの半田接
合部の引張り強度がボイドの存在によって低下し、半田
接合部が引張り荷重によりボイド部分で破断するボイド
切れの発生率が高くなり、これが接合信頼性を低下させ
る原因となっている。
ＩＣチップ等をリフロー半田付けする際に、リフロー炉
内でアルミナパッケージの電極部も加熱されるため、め
っき被膜の内側にトラップされているめっき液が気化し
て、ＩＣチップの電極部の溶融した半田接合部内に多数
のボイドが形成される。このため、ＩＣチップの半田接
合部の引張り強度がボイドの存在によって低下し、半田
接合部が引張り荷重によりボイド部分で破断するボイド
切れの発生率が高くなり、これが接合信頼性を低下させ
る原因となっている。
【０００６】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、半田接合部のボイド
切れの発生率を低減できて、接合信頼性を向上できるセ
ラミックパッケージの電極構造及びその製造方法を提供
することにある。
たものであり、従ってその目的は、半田接合部のボイド
切れの発生率を低減できて、接合信頼性を向上できるセ
ラミックパッケージの電極構造及びその製造方法を提供
することにある。
【０００７】
【課題を解決するための手段】本発明は、半田リフロー
時に半田接合部内にボイドが発生する原因が電極下地導
体の表面の凹凸にトラップされためっき液であることに
着目し、めっき処理前に電極下地導体の表面を研磨し
て、表面の金属粒子の凹凸を少なくすることで、電極下
地導体の表面にめっき液がトラップされないようにす
る。研磨後の電極下地導体の表面にめっき被膜を形成す
れば、めっき被膜と電極下地導体の表面との間にめっき
液が残留せず、半田リフロー時に半田接合部に発生する
ボイドが従来よりも著しく少なくなる（請求項１，
２）。
時に半田接合部内にボイドが発生する原因が電極下地導
体の表面の凹凸にトラップされためっき液であることに
着目し、めっき処理前に電極下地導体の表面を研磨し
て、表面の金属粒子の凹凸を少なくすることで、電極下
地導体の表面にめっき液がトラップされないようにす
る。研磨後の電極下地導体の表面にめっき被膜を形成す
れば、めっき被膜と電極下地導体の表面との間にめっき
液が残留せず、半田リフロー時に半田接合部に発生する
ボイドが従来よりも著しく少なくなる（請求項１，
２）。
【０００８】この場合、めっき処理後にめっき被膜をシ
ンター処理（熱処理）すれば、Ｎｉめっき被膜と電極下
地導体との接着強度が高められると共に、めっき被膜内
に含まれる水分が更に少なくなり、半田リフロー時に半
田接合部に発生するボイドが更に少なくなる（請求項
３）。
ンター処理（熱処理）すれば、Ｎｉめっき被膜と電極下
地導体との接着強度が高められると共に、めっき被膜内
に含まれる水分が更に少なくなり、半田リフロー時に半
田接合部に発生するボイドが更に少なくなる（請求項
３）。
【０００９】
【発明の実施の形態】以下、本発明をアルミナパッケー
ジに適用した一実施形態を図面に基づいて説明する。図
１において、セラミックパッケージであるアルミナパッ
ケージ１０は複数枚のアルミナグリーンシートを積層し
て１５００〜１６００℃で焼成して一体化したものであ
り、具体的には次の手順で製造される。
ジに適用した一実施形態を図面に基づいて説明する。図
１において、セラミックパッケージであるアルミナパッ
ケージ１０は複数枚のアルミナグリーンシートを積層し
て１５００〜１６００℃で焼成して一体化したものであ
り、具体的には次の手順で製造される。
【００１０】各層のアルミナグリーンシートに形成され
た層間接続用のビアホールにモリブデン、タングステン
等の高融点金属のペーストをスクリーン印刷により充填
すると共に、最上層に積層するアルミナグリーンシート
に、多数の微小な電極下地導体１１（パッド）を高融点
金属のペーストでスクリーン印刷し、これ以外の層のア
ルミナグリーンシートには、内層配線パターンを高融点
金属のペーストでスクリーン印刷する。尚、最上層のア
ルミナグリーンシートのビアホールに充填したビア導体
の上端部をそのまま電極下地導体として用いるようにし
ても良い。
た層間接続用のビアホールにモリブデン、タングステン
等の高融点金属のペーストをスクリーン印刷により充填
すると共に、最上層に積層するアルミナグリーンシート
に、多数の微小な電極下地導体１１（パッド）を高融点
金属のペーストでスクリーン印刷し、これ以外の層のア
ルミナグリーンシートには、内層配線パターンを高融点
金属のペーストでスクリーン印刷する。尚、最上層のア
ルミナグリーンシートのビアホールに充填したビア導体
の上端部をそのまま電極下地導体として用いるようにし
ても良い。
【００１１】スクリーン印刷工程終了後、各層のアルミ
ナグリーンシートを積層し、熱圧着して生基板を作る。
そして、この生基板を還元性雰囲気中にて１５００〜１
６００℃で焼成し、アルミナパッケージ１０と電極下地
導体１１と内層配線パターン等とを同時焼成する。
ナグリーンシートを積層し、熱圧着して生基板を作る。
そして、この生基板を還元性雰囲気中にて１５００〜１
６００℃で焼成し、アルミナパッケージ１０と電極下地
導体１１と内層配線パターン等とを同時焼成する。
【００１２】この後、電極下地導体１１の表面仕上げ処
理を次のようにして行う。まず、電極下地導体１１の表
面を研磨して、該表面の金属粒子の凹凸を少なくして平
坦化する。この研磨は、例えば研磨紙やバフ等を用いて
行う。
理を次のようにして行う。まず、電極下地導体１１の表
面を研磨して、該表面の金属粒子の凹凸を少なくして平
坦化する。この研磨は、例えば研磨紙やバフ等を用いて
行う。
【００１３】研磨後、電極下地導体１１の表面に無電解
ＮｉめっきでＮｉめっき被膜１２を形成する。この際、
電極下地導体１１の表面は予め研磨されて凹凸が少なく
なっているため、電極下地導体１１の表面にめっき液が
トラップされ難くなり、Ｎｉめっき被膜１２と電極下地
導体１１の表面との間にめっき液が残留することが防が
れる。
ＮｉめっきでＮｉめっき被膜１２を形成する。この際、
電極下地導体１１の表面は予め研磨されて凹凸が少なく
なっているため、電極下地導体１１の表面にめっき液が
トラップされ難くなり、Ｎｉめっき被膜１２と電極下地
導体１１の表面との間にめっき液が残留することが防が
れる。
【００１４】このＮｉめっき後、還元雰囲気中で６００
〜１０００℃でシンター処理（熱処理）して、電極下地
導体１１とＮｉめっき被膜１２との接着強度を高める。
次に、このＮｉめっき被膜１２の表面に無電解Ａｕめっ
きでＡｕめっき被膜１３を形成する。この後、還元雰囲
気中で２００〜８００℃でシンター処理（熱処理）し
て、Ａｕめっき被膜１３内にトラップされている水分を
気化させて取り除く。これにて、電極１４の表面仕上げ
処理が完了する。
〜１０００℃でシンター処理（熱処理）して、電極下地
導体１１とＮｉめっき被膜１２との接着強度を高める。
次に、このＮｉめっき被膜１２の表面に無電解Ａｕめっ
きでＡｕめっき被膜１３を形成する。この後、還元雰囲
気中で２００〜８００℃でシンター処理（熱処理）し
て、Ａｕめっき被膜１３内にトラップされている水分を
気化させて取り除く。これにて、電極１４の表面仕上げ
処理が完了する。
【００１５】このようにして製造された例えばＣ４のア
ルミナパッケージ１０の電極１４（パッド）にＩＣチッ
プ１５を半田付けする場合には、図１（ｂ）に示すよう
に、ＩＣチップ１５（フリップチップ）の電極部に半球
突起状の半田バンプ１６を形成し、この半田バンプ１６
をアルミナパッケージ１０の電極１４に位置合わせした
状態でリフロー炉で加熱してリフロー半田付けする。
ルミナパッケージ１０の電極１４（パッド）にＩＣチッ
プ１５を半田付けする場合には、図１（ｂ）に示すよう
に、ＩＣチップ１５（フリップチップ）の電極部に半球
突起状の半田バンプ１６を形成し、この半田バンプ１６
をアルミナパッケージ１０の電極１４に位置合わせした
状態でリフロー炉で加熱してリフロー半田付けする。
【００１６】
【実施例】本発明者は、電極下地導体の表面を研磨する
効果を評価するため、次のような評価試験を行った。
効果を評価するため、次のような評価試験を行った。
【００１７】電極下地導体及び内層導体としてモリブデ
ン（Ｍｏ）を用い、このモリブデンのペーストを複数枚
のアルミナグリーンシートにスクリーン印刷して積層
し、これを焼成して、Ｃ４アルミナパッケージを作製し
た。
ン（Ｍｏ）を用い、このモリブデンのペーストを複数枚
のアルミナグリーンシートにスクリーン印刷して積層
し、これを焼成して、Ｃ４アルミナパッケージを作製し
た。
【００１８】この後、Ｃ４アルミナパッケージ表面の電
極下地導体（パッド）の表面を研磨紙（＃７０００）で
研磨した。研磨前の電極下地導体の表面を表面粗さ計で
測定したところ、図２（ａ）に示すように金属粒子によ
って無数の凹凸が出来ており、その凹凸の最大高低差
（Ｒｍａｘ値）は２．７μｍであった。これに対し、電
極下地導体の表面を研磨紙で研磨した後は、図２（ｂ）
に示すように、金属粒子の凸部が削り取られて、表面の
凹凸が著しく少なくなり、表面が平坦化される。研磨後
の電極下地導体の表面を表面粗さ計で測定したところ、
凹凸の最大高低差（Ｒｍａｘ値）は１．９μｍであっ
た。
極下地導体（パッド）の表面を研磨紙（＃７０００）で
研磨した。研磨前の電極下地導体の表面を表面粗さ計で
測定したところ、図２（ａ）に示すように金属粒子によ
って無数の凹凸が出来ており、その凹凸の最大高低差
（Ｒｍａｘ値）は２．７μｍであった。これに対し、電
極下地導体の表面を研磨紙で研磨した後は、図２（ｂ）
に示すように、金属粒子の凸部が削り取られて、表面の
凹凸が著しく少なくなり、表面が平坦化される。研磨後
の電極下地導体の表面を表面粗さ計で測定したところ、
凹凸の最大高低差（Ｒｍａｘ値）は１．９μｍであっ
た。
【００１９】研磨後、電極下地導体の表面に無電解Ｎｉ
めっきでＮｉめっき被膜を形成し、これを還元雰囲気中
で６００〜１０００℃でシンター処理した。その後、こ
のＮｉめっき被膜の表面に無電解ＡｕめっきでＡｕめっ
き被膜を形成し、これを還元雰囲気中で２００〜８００
℃でシンター処理した。
めっきでＮｉめっき被膜を形成し、これを還元雰囲気中
で６００〜１０００℃でシンター処理した。その後、こ
のＮｉめっき被膜の表面に無電解ＡｕめっきでＡｕめっ
き被膜を形成し、これを還元雰囲気中で２００〜８００
℃でシンター処理した。
【００２０】このようにして製造されたＣ４アルミナパ
ッケージの電極（パッド）にフリップチップをリフロー
半田付けした。以上のようにして作製した実施例のＣ４
アルミナパッケージと、電極下地導体の表面を研磨せず
にめっき処理して作製した比較例のＣ４アルミナパッケ
ージについて、それぞれＩＣチップをリフロー半田付け
した後、該ＩＣチップをプルテストして半田接合部を引
き剥がし、その半田接合部の破断面のボイドの個数をカ
ウントしたところ、次の表１のような結果が得られた。
ッケージの電極（パッド）にフリップチップをリフロー
半田付けした。以上のようにして作製した実施例のＣ４
アルミナパッケージと、電極下地導体の表面を研磨せず
にめっき処理して作製した比較例のＣ４アルミナパッケ
ージについて、それぞれＩＣチップをリフロー半田付け
した後、該ＩＣチップをプルテストして半田接合部を引
き剥がし、その半田接合部の破断面のボイドの個数をカ
ウントしたところ、次の表１のような結果が得られた。
【００２１】
【表１】
【００２２】比較例は、電極下地導体の表面を研磨しな
い点を除いて、実施例と同じ手順で作製したものであ
り、上記表１に記載されている実施例と比較例のボイド
無し率は、共に１０個のＣ４アルミナパッケージのサン
プルを作製してプルテストしたものである。
い点を除いて、実施例と同じ手順で作製したものであ
り、上記表１に記載されている実施例と比較例のボイド
無し率は、共に１０個のＣ４アルミナパッケージのサン
プルを作製してプルテストしたものである。
【００２３】この試験結果から明らかなように、実施例
では、電極下地導体の表面を研磨することで、ボイド無
し率を比較例よりも平均値で７．８％改善でき、最小値
では１０．３％も改善できた。このことから、電極下地
導体の表面を研磨して、表面の凹凸を少なくすると、電
極下地導体の表面にめっき液がトラップされ難くなるこ
とが分かる。これにより、Ｎｉめっき被膜と電極下地導
体の表面との間にめっき液が残留することが防がれ、チ
ップ実装時に発生する半田接合部のボイド数が少なくな
って、半田接合部のボイド切れの発生率が少なくなり、
接合信頼性が向上する。
では、電極下地導体の表面を研磨することで、ボイド無
し率を比較例よりも平均値で７．８％改善でき、最小値
では１０．３％も改善できた。このことから、電極下地
導体の表面を研磨して、表面の凹凸を少なくすると、電
極下地導体の表面にめっき液がトラップされ難くなるこ
とが分かる。これにより、Ｎｉめっき被膜と電極下地導
体の表面との間にめっき液が残留することが防がれ、チ
ップ実装時に発生する半田接合部のボイド数が少なくな
って、半田接合部のボイド切れの発生率が少なくなり、
接合信頼性が向上する。
【００２４】しかも、実施例では、Ｎｉ／Ａｕめっき被
膜をシンター処理することで、電極下地導体とＮｉめっ
き被膜との接着強度を高めることができると共に、Ａｕ
めっき被膜内にトラップされている水分を気化させて取
り除くことができる。従って、シンター処理によって
も、チップ実装時に発生する半田接合部のボイド数を少
なくなくする効果があり、上述した電極下地導体の表面
の研磨とＮｉ／Ａｕめっき被膜のシンター処理とを組み
合わせることで、半田接合部のボイド切れの発生率を効
果的に少なくすることができて、接合信頼性向上の効果
を大きくすることができる。
膜をシンター処理することで、電極下地導体とＮｉめっ
き被膜との接着強度を高めることができると共に、Ａｕ
めっき被膜内にトラップされている水分を気化させて取
り除くことができる。従って、シンター処理によって
も、チップ実装時に発生する半田接合部のボイド数を少
なくなくする効果があり、上述した電極下地導体の表面
の研磨とＮｉ／Ａｕめっき被膜のシンター処理とを組み
合わせることで、半田接合部のボイド切れの発生率を効
果的に少なくすることができて、接合信頼性向上の効果
を大きくすることができる。
【００２５】尚、本発明は、Ｎｉめっき被膜とＡｕめっ
き被膜の双方又はいずれか一方のシンター処理を省略し
ても良く、この場合でも、電極下地導体の表面を研磨す
ることで、半田接合部のボイド数を少なくする効果を得
ることができる。
き被膜の双方又はいずれか一方のシンター処理を省略し
ても良く、この場合でも、電極下地導体の表面を研磨す
ることで、半田接合部のボイド数を少なくする効果を得
ることができる。
【００２６】また、図１の例では、電極１４にＩＣチッ
プ１５をリフロー半田付けしたが、プリントボード等の
他の部品をリフロー半田付けするようにしても良い。
プ１５をリフロー半田付けしたが、プリントボード等の
他の部品をリフロー半田付けするようにしても良い。
【００２７】また、図１の例では、Ｎｉめっき被膜１２
の上にＡｕめっき被膜１３を形成したが、Ａｕめっきを
行わずにＮｉめっきのみで電極表面を仕上げるようにし
ても良い。
の上にＡｕめっき被膜１３を形成したが、Ａｕめっきを
行わずにＮｉめっきのみで電極表面を仕上げるようにし
ても良い。
【００２８】また、上記実施例では、電極下地導体の表
面の研磨により表面の凹凸の最大高低差（Ｒｍａｘ値）
を１．９μｍとしたが、これが１．９μｍ以上であって
も、２．５μｍ以下となるように研磨すれば、半田接合
部のボイド数を少なくする効果を得ることができる。
面の研磨により表面の凹凸の最大高低差（Ｒｍａｘ値）
を１．９μｍとしたが、これが１．９μｍ以上であって
も、２．５μｍ以下となるように研磨すれば、半田接合
部のボイド数を少なくする効果を得ることができる。
【００２９】その他、本発明は、アルミナパッケージに
限定されず、窒化アルミニウム等の他のセラミックパッ
ケージにも適用可能である。
限定されず、窒化アルミニウム等の他のセラミックパッ
ケージにも適用可能である。
【００３０】
【発明の効果】以上の説明から明らかなように、本発明
によれば、めっき処理前に電極下地導体の表面を研磨し
て、表面の凹凸を少なくするようにしたので、電極下地
導体の表面にめっき液がトラップされ難くなり、半田リ
フロー時に半田接合部に発生するボイドを少なくするこ
とができ、半田接合部のボイド切れの発生率を低減でき
て、接合信頼性を向上できる（請求項１，２）。
によれば、めっき処理前に電極下地導体の表面を研磨し
て、表面の凹凸を少なくするようにしたので、電極下地
導体の表面にめっき液がトラップされ難くなり、半田リ
フロー時に半田接合部に発生するボイドを少なくするこ
とができ、半田接合部のボイド切れの発生率を低減でき
て、接合信頼性を向上できる（請求項１，２）。
【００３１】更に、めっき処理後にめっき被膜をシンタ
ー処理（熱処理）するので、めっき被膜と電極下地導体
との接着強度を高めることができると共に、めっき被膜
内に含まれる水分を更に少なくでき、上述した電極下地
導体の表面の研磨と相俟って、半田接合部のボイド数を
効果的に低減でき、接合信頼性向上の効果を大きくする
ことができる（請求項３）。
ー処理（熱処理）するので、めっき被膜と電極下地導体
との接着強度を高めることができると共に、めっき被膜
内に含まれる水分を更に少なくでき、上述した電極下地
導体の表面の研磨と相俟って、半田接合部のボイド数を
効果的に低減でき、接合信頼性向上の効果を大きくする
ことができる（請求項３）。
【図１】本発明の一実施形態を示すもので、（ａ）はめ
っき処理前のアルミナパッケージの電極下地導体部分を
示す縦断面図、（ｂ）はめっき処理後のアルミナパッケ
ージの電極構造を示す縦断面図、（ｃ）はＩＣチップの
リフロー半田付け状態を示す縦断面図
っき処理前のアルミナパッケージの電極下地導体部分を
示す縦断面図、（ｂ）はめっき処理後のアルミナパッケ
ージの電極構造を示す縦断面図、（ｃ）はＩＣチップの
リフロー半田付け状態を示す縦断面図
【図２】（ａ）は研磨前の電極下地導体の表面粗さの測
定結果を示す図、（ｂ）は研磨後の電極下地導体の表面
粗さの測定結果を示す図
定結果を示す図、（ｂ）は研磨後の電極下地導体の表面
粗さの測定結果を示す図
１０…アルミナパッケージ（セラミックパッケージ）、
１１…電極下地導体、１２…Ｎｉめっき被膜、１３…Ａ
ｕめっき被膜、１４…電極、１５…ＩＣチップ、１６…
半田バンプ。
１１…電極下地導体、１２…Ｎｉめっき被膜、１３…Ａ
ｕめっき被膜、１４…電極、１５…ＩＣチップ、１６…
半田バンプ。
Claims (3)
- 【請求項１】 セラミックパッケージにＩＣチップ、プ
リントボード等を半田で接続するためのセラミックパッ
ケージの電極構造において、 前記セラミックパッケージの表面に形成された電極下地
導体と、この電極下地導体の表面に形成されためっき被
膜とから成り、 前記電極下地導体は、めっき処理前に表面が研磨されて
いることを特徴とするセラミックパッケージの電極構
造。 - 【請求項２】 セラミックパッケージの表面に形成され
た電極下地導体の表面を研磨し、この後、該電極下地導
体の表面にめっき被膜を形成することを特徴とするセラ
ミックパッケージの電極構造の製造方法。 - 【請求項３】 前記めっき被膜を形成した後、該めっき
被膜をシンター処理することを特徴とする請求項２に記
載のセラミックパッケージの電極構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9044209A JPH10242327A (ja) | 1997-02-27 | 1997-02-27 | セラミックパッケージの電極構造及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9044209A JPH10242327A (ja) | 1997-02-27 | 1997-02-27 | セラミックパッケージの電極構造及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10242327A true JPH10242327A (ja) | 1998-09-11 |
Family
ID=12685174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9044209A Pending JPH10242327A (ja) | 1997-02-27 | 1997-02-27 | セラミックパッケージの電極構造及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10242327A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1191829A3 (en) * | 2000-09-21 | 2005-12-21 | TDK Corporation | Surface electrode structure on ceramic multi-layer substrate and process for producing the same |
| JP2006258919A (ja) * | 2005-03-15 | 2006-09-28 | Olympus Medical Systems Corp | 光学ユニット及びその製造方法 |
| JP2018018992A (ja) * | 2016-07-29 | 2018-02-01 | Ｄｏｗａメタルテック株式会社 | 金属−セラミックス回路基板およびその製造方法 |
| CN114096078A (zh) * | 2021-11-25 | 2022-02-25 | 四川九洲电器集团有限责任公司 | 不耐高温器件的印制板保护罩制备方法、保护罩及应用 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01240669A (ja) * | 1988-03-18 | 1989-09-26 | Hitachi Ltd | 無電解めっきの前処理方法 |
| JPH05315731A (ja) * | 1992-05-07 | 1993-11-26 | Hitachi Ltd | 配線基板の接続パッドの製造方法 |
| JPH06216485A (ja) * | 1993-01-20 | 1994-08-05 | Hitachi Ltd | セラミック配線板の接続用導体形成方法 |
-
1997
- 1997-02-27 JP JP9044209A patent/JPH10242327A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01240669A (ja) * | 1988-03-18 | 1989-09-26 | Hitachi Ltd | 無電解めっきの前処理方法 |
| JPH05315731A (ja) * | 1992-05-07 | 1993-11-26 | Hitachi Ltd | 配線基板の接続パッドの製造方法 |
| JPH06216485A (ja) * | 1993-01-20 | 1994-08-05 | Hitachi Ltd | セラミック配線板の接続用導体形成方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1191829A3 (en) * | 2000-09-21 | 2005-12-21 | TDK Corporation | Surface electrode structure on ceramic multi-layer substrate and process for producing the same |
| JP2006258919A (ja) * | 2005-03-15 | 2006-09-28 | Olympus Medical Systems Corp | 光学ユニット及びその製造方法 |
| JP2018018992A (ja) * | 2016-07-29 | 2018-02-01 | Ｄｏｗａメタルテック株式会社 | 金属−セラミックス回路基板およびその製造方法 |
| CN114096078A (zh) * | 2021-11-25 | 2022-02-25 | 四川九洲电器集团有限责任公司 | 不耐高温器件的印制板保护罩制备方法、保护罩及应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5160450B2 (ja) | 回路基板上への半導体部品の搭載方法 | |
| JPWO2006027876A1 (ja) | チップ型電子部品を搭載したセラミック基板の製造方法 | |
| US8046911B2 (en) | Method for mounting electronic component on substrate and method for forming solder surface | |
| US20060091184A1 (en) | Method of mitigating voids during solder reflow | |
| TW490833B (en) | Substrate having pins | |
| JPH10242327A (ja) | セラミックパッケージの電極構造及びその製造方法 | |
| US6686665B1 (en) | Solder pad structure for low temperature co-fired ceramic package and method for making the same | |
| JPH104127A (ja) | 半田バンプを有する基板の製造方法 | |
| WO1998058409A1 (en) | Process for mounting semiconductor chip, process for manufacturing chip-on-chip structure, and process for manufacturing chip-on-board structure | |
| JPH09102560A (ja) | 低温焼成セラミック基板の外部リードピン接合構造 | |
| JPH10144813A (ja) | Ｉｃパッケージの電極構造及びその製造方法 | |
| JP2003218161A (ja) | 半田バンプ平坦化用プレス治具およびこれを用いた配線基板の製造方法 | |
| JPH10209591A (ja) | 配線基板 | |
| JP3823881B2 (ja) | 回路基板間の接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品 | |
| JP3887993B2 (ja) | Ｉｃチップと回路基板との接続方法 | |
| JPH02312240A (ja) | バンプ形成方法およびバンプ形成装置およびバンプ | |
| JP3024506B2 (ja) | Ｓｉチップとパッケージの接続方法 | |
| JPH08255851A (ja) | 半導体用パッケージ | |
| JP2004327945A (ja) | セラミック電子回路部品 | |
| JPH1041626A (ja) | フリップチップ用セラミック多層基板及びその製造方法 | |
| JPH05136216A (ja) | 半導体取付装置 | |
| JP4129212B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| WO2021152934A1 (ja) | 電極付き受動部品及び電極付き受動部品の集合体 | |
| JPH09199851A (ja) | フリップチップ用セラミック多層基板の製造方法 | |
| JP3370540B2 (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050720 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051115 |